JP2001046370A - パルス増幅器及びそれを用いた超音波診断装置 - Google Patents
パルス増幅器及びそれを用いた超音波診断装置Info
- Publication number
- JP2001046370A JP2001046370A JP11225679A JP22567999A JP2001046370A JP 2001046370 A JP2001046370 A JP 2001046370A JP 11225679 A JP11225679 A JP 11225679A JP 22567999 A JP22567999 A JP 22567999A JP 2001046370 A JP2001046370 A JP 2001046370A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- amplifier
- circuit
- stage
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 小信号増幅段とパワー増幅段との２段増幅回
路構成のパルス増幅器のノイズ特性を改善する。 【解決手段】 小信号増幅段としての演算増幅器２２１
と、パワー増幅段としてのパワー増幅回路２２２との２
段増幅回路構成のパルス増幅器において、演算増幅器２
２１とパワー増幅回路２２２との間にノイズ遮断用のス
イッチ回路２２４を設けるとともに、パワー増幅回路２
２２とその出力端子ＯＵＴとの間にもノイズ遮断用のス
イッチ回路２２３を設ける。
路構成のパルス増幅器のノイズ特性を改善する。 【解決手段】 小信号増幅段としての演算増幅器２２１
と、パワー増幅段としてのパワー増幅回路２２２との２
段増幅回路構成のパルス増幅器において、演算増幅器２
２１とパワー増幅回路２２２との間にノイズ遮断用のス
イッチ回路２２４を設けるとともに、パワー増幅回路２
２２とその出力端子ＯＵＴとの間にもノイズ遮断用のス
イッチ回路２２３を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、パルス増幅器に係
り、特にそのノイズ特性を向上する技術に関するもので
あり、またその増幅器を利用して超音波診断装置の画質
を向上する技術に関するものである。
り、特にそのノイズ特性を向上する技術に関するもので
あり、またその増幅器を利用して超音波診断装置の画質
を向上する技術に関するものである。
【０００２】
【従来の技術】超音波診断装置は探触子内に配列状に配
置された超音波振動子へパルス電圧を供給して、振動子
より超音波を発生させ、その超音波を生体内へ送波し、
生体内の音響インピーダンスの異なる境界で反射して来
る超音波を同じ探触子で受信し、その受信信号を画像処
理してディスプレイ装置へ表示し、医療診断に供するも
のであり、広く普及している。
置された超音波振動子へパルス電圧を供給して、振動子
より超音波を発生させ、その超音波を生体内へ送波し、
生体内の音響インピーダンスの異なる境界で反射して来
る超音波を同じ探触子で受信し、その受信信号を画像処
理してディスプレイ装置へ表示し、医療診断に供するも
のであり、広く普及している。
【０００３】超音波振動子を駆動する駆動信号はパルス
発生器の出力をパルス増幅回路で増幅したパルス電圧が
用いられている。このパルス電圧を発生する部分を超音
波装置では送波パルス発生器と称していて、一般的にパ
ルス発生器と増幅器とで構成されている。パルス発生器
は、所定の周波数、波数、任意の振幅のパルス信号を発
生できるように構成され、増幅器はそのパルス信号を振
動子を駆動できるレベルの電圧に増幅する。
発生器の出力をパルス増幅回路で増幅したパルス電圧が
用いられている。このパルス電圧を発生する部分を超音
波装置では送波パルス発生器と称していて、一般的にパ
ルス発生器と増幅器とで構成されている。パルス発生器
は、所定の周波数、波数、任意の振幅のパルス信号を発
生できるように構成され、増幅器はそのパルス信号を振
動子を駆動できるレベルの電圧に増幅する。
【０００４】この増幅器は高い出力電圧を得るために、
小信号を増幅するための演算増幅器と、この演算増幅器
の出力信号を振動子駆動レベルの高電圧まで増幅するた
めのパワー増幅回路との２段増幅回路の構成が採用され
ている。そのパワー増幅回路は、Ｎチャンネルの電界効
果トランジスタ（以下、ＭＯＳ ＦＥＴと記す。）とＰ
チャンネルのＭＯＳ ＦＥＴのドレインを共通接続して
構成されている。演算増幅器の高周波出力信号はパワー
増幅回路の各ＭＯＳ ＦＥＴのゲートにキャパシタを介
して印加され、これらのＭＯＳ ＦＥＴが駆動される。
小信号を増幅するための演算増幅器と、この演算増幅器
の出力信号を振動子駆動レベルの高電圧まで増幅するた
めのパワー増幅回路との２段増幅回路の構成が採用され
ている。そのパワー増幅回路は、Ｎチャンネルの電界効
果トランジスタ（以下、ＭＯＳ ＦＥＴと記す。）とＰ
チャンネルのＭＯＳ ＦＥＴのドレインを共通接続して
構成されている。演算増幅器の高周波出力信号はパワー
増幅回路の各ＭＯＳ ＦＥＴのゲートにキャパシタを介
して印加され、これらのＭＯＳ ＦＥＴが駆動される。
【０００５】初段の演算増幅器の利得の値を小さくする
ことにより増幅器の直流出力電位のドリフトを小さくす
ることができる。その結果、演算増幅器の直流出力電位
が安定するため、最大の出力振幅が得られるような動作
点となり、高周波利得も大きくすることができる。
ことにより増幅器の直流出力電位のドリフトを小さくす
ることができる。その結果、演算増幅器の直流出力電位
が安定するため、最大の出力振幅が得られるような動作
点となり、高周波利得も大きくすることができる。
【０００６】２段増幅回路のパワー増幅回路の出力はス
イッチ回路を介して出力される。このスイッチ回路はノ
イズ遮断用のスイッチ回路で、一例としてダイオードの
逆並列回路を信号経路とし、その両端を略同電位となる
ようにバイアスした回路が設けられる。また、他の例と
して、ＦＥＴ等のスイッチング素子を超音波打ち出し時
間のみ閉じ、エコーの受信期間中は開くように制御する
回路を用いる構成もある。
イッチ回路を介して出力される。このスイッチ回路はノ
イズ遮断用のスイッチ回路で、一例としてダイオードの
逆並列回路を信号経路とし、その両端を略同電位となる
ようにバイアスした回路が設けられる。また、他の例と
して、ＦＥＴ等のスイッチング素子を超音波打ち出し時
間のみ閉じ、エコーの受信期間中は開くように制御する
回路を用いる構成もある。
【０００７】
【発明が解決しようとする課題】前述の例においては、
各ＭＯＳ ＦＥＴの動作点は、ＦＥＴのソース・ゲート
間電圧により与えられる。２つのＭＯＳ ＦＥＴの動作
抵抗が等しくなるように回路抵抗の値を定めると、無信
号時における増幅器の出力端子ＯＵＴの電位が電源電圧
の１／２となり、２つのＭＯＳ ＦＥＴが平衡して動作
するような動作電圧が与えられる。
各ＭＯＳ ＦＥＴの動作点は、ＦＥＴのソース・ゲート
間電圧により与えられる。２つのＭＯＳ ＦＥＴの動作
抵抗が等しくなるように回路抵抗の値を定めると、無信
号時における増幅器の出力端子ＯＵＴの電位が電源電圧
の１／２となり、２つのＭＯＳ ＦＥＴが平衡して動作
するような動作電圧が与えられる。
【０００８】しかし、個々のＭＯＳ ＦＥＴには静特性
にバラツキがあるため、常 に出力端子の直流電位を零
電位にするにはＭＯＳ ＦＥＴの特性に合わせて抵抗を
選択して使用することが必要となるという問題を抱えて
いる。
にバラツキがあるため、常 に出力端子の直流電位を零
電位にするにはＭＯＳ ＦＥＴの特性に合わせて抵抗を
選択して使用することが必要となるという問題を抱えて
いる。
【０００９】また、ＭＯＳ ＦＥＴは使用する環境の温
度変化により、特性が変動し、ＭＯＳ ＦＥＴの動作点
の変動が避けられないという問題も抱えている。
度変化により、特性が変動し、ＭＯＳ ＦＥＴの動作点
の変動が避けられないという問題も抱えている。
【００１０】さらに、大振幅を得るために終段にも相当
のゲインを持たせる必要があるため、前段までのノイズ
電圧が非常に大きな出力となって最終出力段のノイズ遮
断スイッチの非線形障壁電圧を超え、負荷に対して、ま
た、受信入力端にノイズを出力してしまうという問題が
生ずる。
のゲインを持たせる必要があるため、前段までのノイズ
電圧が非常に大きな出力となって最終出力段のノイズ遮
断スイッチの非線形障壁電圧を超え、負荷に対して、ま
た、受信入力端にノイズを出力してしまうという問題が
生ずる。
【００１１】本発明は、このような問題に鑑みて、高電
圧パルスを発生でき、信号入力期間中はノイズ出力を抑
制できるパルス増幅器を提供することを第１の目的とし
てなされたものである。
圧パルスを発生でき、信号入力期間中はノイズ出力を抑
制できるパルス増幅器を提供することを第１の目的とし
てなされたものである。
【００１２】また、本発明は、本発明の第１の目的を解
決した特定発明としてのパルス増幅器を超音波診断装置
の送信回路に用いて、超音波画像の画質を向上すること
を第２の目的としてなされたものである。
決した特定発明としてのパルス増幅器を超音波診断装置
の送信回路に用いて、超音波画像の画質を向上すること
を第２の目的としてなされたものである。
【００１３】
【課題を解決するための手段】本発明は、上記第１の目
的を達成するために、小信号増幅段としての初段増幅回
路とパワー増幅段としてのパワー増幅回路とを有した多
段増幅回路を有したパルス増幅器において、少なくとも
初段増幅回路と終段増幅回路との間に、及び終段増幅回
路とその出力端子との間にノイズ遮断用スイッチ回路を
設けたことを特徴としている。
的を達成するために、小信号増幅段としての初段増幅回
路とパワー増幅段としてのパワー増幅回路とを有した多
段増幅回路を有したパルス増幅器において、少なくとも
初段増幅回路と終段増幅回路との間に、及び終段増幅回
路とその出力端子との間にノイズ遮断用スイッチ回路を
設けたことを特徴としている。
【００１４】また、本発明は、上記第２の目的を達成す
るために、複数の配列振動子を有し超音波を送受信する
探触子と、この探触子内の各振動子を駆動する駆動パル
スを発生するパルス発生器と、このパルス発生器にて発
生されたパルス電圧信号を増幅して前記探触子の各振動
子へ出力するパルス増幅回路を備えた超音波診断装置に
おいて、前記パルス増幅回路へ請求項１に記載のパルス
増幅器を用いたことを特徴としている。
るために、複数の配列振動子を有し超音波を送受信する
探触子と、この探触子内の各振動子を駆動する駆動パル
スを発生するパルス発生器と、このパルス発生器にて発
生されたパルス電圧信号を増幅して前記探触子の各振動
子へ出力するパルス増幅回路を備えた超音波診断装置に
おいて、前記パルス増幅回路へ請求項１に記載のパルス
増幅器を用いたことを特徴としている。
【００１５】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を用いて説明する。図１は、本発明のパルス増幅器の
回路構成を示すブロックである。図１において、パルス
信号は左端の入力端子ＩＮから入力し、これから説明す
る増幅回路によって増幅され右端の出力端子ＯＵＴへ出
力される。１は負荷を示し、本実施の形態では超音波診
断装置における送波パルスが入力される超音波振動子を
示している。図１において、２２１及び２２２はパワー
増幅器の初段増幅器としての演算増幅器及びパワー増幅
回路である。本発明では、パワー増幅回路２２２と出力
端子ＯＵＴとの間にノイズを遮断するスイッチ回路
（２）２２３を設ける他に、演算増幅器２２１とパワー
増幅回路２２２との間にもノイズを遮断するスイッチ回
路（１）２２４を設け、このスイッチ回路（１）２２４
で演算増幅器２２１から電圧利得を持つパワー増幅段へ
入力され増幅されてしまうノイズ信号を遮断する。
面を用いて説明する。図１は、本発明のパルス増幅器の
回路構成を示すブロックである。図１において、パルス
信号は左端の入力端子ＩＮから入力し、これから説明す
る増幅回路によって増幅され右端の出力端子ＯＵＴへ出
力される。１は負荷を示し、本実施の形態では超音波診
断装置における送波パルスが入力される超音波振動子を
示している。図１において、２２１及び２２２はパワー
増幅器の初段増幅器としての演算増幅器及びパワー増幅
回路である。本発明では、パワー増幅回路２２２と出力
端子ＯＵＴとの間にノイズを遮断するスイッチ回路
（２）２２３を設ける他に、演算増幅器２２１とパワー
増幅回路２２２との間にもノイズを遮断するスイッチ回
路（１）２２４を設け、このスイッチ回路（１）２２４
で演算増幅器２２１から電圧利得を持つパワー増幅段へ
入力され増幅されてしまうノイズ信号を遮断する。
【００１６】パワー増幅回路２２２の詳細な構成を図２
に示す。図２において、６及び７はＰチャンネルのＭＯ
Ｓ ＦＥＴで、これらの２つのＭＯＳ ＦＥＴ６、７のド
レインが共通接続されており、演算増幅器２２１はこの
パワー増幅回路のＭＯＳ ＦＥＴ６、７のゲートを駆動
する。ＭＯＳ ＦＥＴ６とＭＯＳ ＦＥＴ７のゲートには
キャパシタＣ1とＣ2を介して演算増幅器２２１の高周波
出力電圧が印加されるが、この演算増幅器２２１の利得
は、抵抗Ｒi’，Ｒf’の値によって設定される。そし
て、ＭＯＳ ＦＥＴ６，７のゲートバイアス電圧は２つ
のＭＯＳ ＦＥＴの接続中点の電位が電源電圧の半分の
値とされるようになっていて、ＭＯＳ ＦＥＴ６とＭＯ
Ｓ ＦＥＴ７は演算増幅器２２１の出力に応じて相補的
に動作し、出力端子ＯＵＴへ高電圧のパルス信号を出力
するようになっている。なお、ここで、抵抗Ｒ1乃至Ｒ4
は 、ＭＯＳ ＦＥＴ６とＭＯＳ ＦＥＴ７のゲートにそ
れぞれ一定のバイアス電圧を与えるための抵抗である。
に示す。図２において、６及び７はＰチャンネルのＭＯ
Ｓ ＦＥＴで、これらの２つのＭＯＳ ＦＥＴ６、７のド
レインが共通接続されており、演算増幅器２２１はこの
パワー増幅回路のＭＯＳ ＦＥＴ６、７のゲートを駆動
する。ＭＯＳ ＦＥＴ６とＭＯＳ ＦＥＴ７のゲートには
キャパシタＣ1とＣ2を介して演算増幅器２２１の高周波
出力電圧が印加されるが、この演算増幅器２２１の利得
は、抵抗Ｒi’，Ｒf’の値によって設定される。そし
て、ＭＯＳ ＦＥＴ６，７のゲートバイアス電圧は２つ
のＭＯＳ ＦＥＴの接続中点の電位が電源電圧の半分の
値とされるようになっていて、ＭＯＳ ＦＥＴ６とＭＯ
Ｓ ＦＥＴ７は演算増幅器２２１の出力に応じて相補的
に動作し、出力端子ＯＵＴへ高電圧のパルス信号を出力
するようになっている。なお、ここで、抵抗Ｒ1乃至Ｒ4
は 、ＭＯＳ ＦＥＴ６とＭＯＳ ＦＥＴ７のゲートにそ
れぞれ一定のバイアス電圧を与えるための抵抗である。
【００１７】図３はスイッチ回路（１）２２４及びスイ
ッチ回路（２）２２３の構成を示している。これらのス
イッチ回路はダイオードの逆並列接続回路を信号経路と
し、その両端を略同電位とするためのＦＥＴとで構成し
たものである。
ッチ回路（２）２２３の構成を示している。これらのス
イッチ回路はダイオードの逆並列接続回路を信号経路と
し、その両端を略同電位とするためのＦＥＴとで構成し
たものである。
【００１８】図４は、本発明のパルス増幅器の詳細な回
路構成の一例を示す。図４において、演算増幅器２２１
とパワー増幅回路の主たる構成は図２に示すものとほぼ
同じである。この例において、ＭＯＳ ＦＥＴ７のバイ
アス電圧は、演算増幅器９により抵抗Ｒ2を介して与え
られ、ＰチャンネルのＭＯＳ ＦＥＴ６とＮチャンネル
のＭＯＳ ＦＥＴ７のドレインは共通接続され、ＭＯＳ
ＦＥＴ６とＭＯＳ ＦＥＴ７が相補的な動作をするよう
にこれらのＭＯＳ ＦＥＴの動作電流と電圧とがほぼ等
しくなるための動作点として、ＭＯＳ ＦＥＴ６とＭＯ
Ｓ ＦＥＴ７のドレインの電位を電源電圧の１／２、す
なわち（＋Ｖ／２）となるごとく演算増幅器９により負
帰還を施してある。つまり、このドレインの電位は、抵
抗６と抵抗５とにより分圧されて基準電圧と比較される
が、その誤差電圧が小さくなるようにＭＯＳ ＦＥＴ７
のゲートに負帰還を施す。なお、ＭＯＳ ＦＥＴ６とＭ
ＯＳ ＦＥＴ７のドレインに現われる高周波信号が前記
負帰還ループに入り込むのを防止するために、抵抗とキ
ャパシタにより演算増幅器９には帯域制限を施してい
る。
路構成の一例を示す。図４において、演算増幅器２２１
とパワー増幅回路の主たる構成は図２に示すものとほぼ
同じである。この例において、ＭＯＳ ＦＥＴ７のバイ
アス電圧は、演算増幅器９により抵抗Ｒ2を介して与え
られ、ＰチャンネルのＭＯＳ ＦＥＴ６とＮチャンネル
のＭＯＳ ＦＥＴ７のドレインは共通接続され、ＭＯＳ
ＦＥＴ６とＭＯＳ ＦＥＴ７が相補的な動作をするよう
にこれらのＭＯＳ ＦＥＴの動作電流と電圧とがほぼ等
しくなるための動作点として、ＭＯＳ ＦＥＴ６とＭＯ
Ｓ ＦＥＴ７のドレインの電位を電源電圧の１／２、す
なわち（＋Ｖ／２）となるごとく演算増幅器９により負
帰還を施してある。つまり、このドレインの電位は、抵
抗６と抵抗５とにより分圧されて基準電圧と比較される
が、その誤差電圧が小さくなるようにＭＯＳ ＦＥＴ７
のゲートに負帰還を施す。なお、ＭＯＳ ＦＥＴ６とＭ
ＯＳ ＦＥＴ７のドレインに現われる高周波信号が前記
負帰還ループに入り込むのを防止するために、抵抗とキ
ャパシタにより演算増幅器９には帯域制限を施してい
る。
【００１９】このようにして、図示の回路構成により、
ＭＯＳ ＦＥＴ６とＭＯＳ ＦＥＴ７の特性のバラツキ、
あるいは周囲環境の温度変動により、これらが完全に相
補的な静特性を呈さない場合においても、ＭＯＳ ＦＥ
Ｔ７のドレイン・ソース間電圧をＭＯＳ ＦＥＴ６のそ
れと等しくすることができる。
ＭＯＳ ＦＥＴ６とＭＯＳ ＦＥＴ７の特性のバラツキ、
あるいは周囲環境の温度変動により、これらが完全に相
補的な静特性を呈さない場合においても、ＭＯＳ ＦＥ
Ｔ７のドレイン・ソース間電圧をＭＯＳ ＦＥＴ６のそ
れと等しくすることができる。
【００２０】次に、上記パルス増幅器の用途の一例を説
明する。図６はこのパルス増幅器を適用した超音波診断
装置の送受信回路の一部をブロック図として示してい
る。図において、１Ａは超音波探触子を示し、この探触
子１Ａの内部には１1，１2，…，１nのＮ個の超音波振
動子が配列状に設けられている。２1，２2，…，２nは
超音波振動子から超音波を送信するために振動子へ高電
圧パルスを供給するための送波パルス発生器で、この例
では各振動子毎に設けられている。３1，３2，…，３n
は超音波振動子で受信した生体内からのエコー信号を増
幅する増幅器で、この例ではこれらも各振動子毎に設け
られている。
明する。図６はこのパルス増幅器を適用した超音波診断
装置の送受信回路の一部をブロック図として示してい
る。図において、１Ａは超音波探触子を示し、この探触
子１Ａの内部には１1，１2，…，１nのＮ個の超音波振
動子が配列状に設けられている。２1，２2，…，２nは
超音波振動子から超音波を送信するために振動子へ高電
圧パルスを供給するための送波パルス発生器で、この例
では各振動子毎に設けられている。３1，３2，…，３n
は超音波振動子で受信した生体内からのエコー信号を増
幅する増幅器で、この例ではこれらも各振動子毎に設け
られている。
【００２１】図７は上記送波パルス発生器の構成を示す
ブロック図である。送波パルス発生器２はパルス発生器
２１と増幅器２２とからなる。パルス発生器２１は当分
野では公知であるので、説明は省略する。また、増幅器
２２は上記で説明したものを用いる。
ブロック図である。送波パルス発生器２はパルス発生器
２１と増幅器２２とからなる。パルス発生器２１は当分
野では公知であるので、説明は省略する。また、増幅器
２２は上記で説明したものを用いる。
【００２２】次に、図６に記載の構成についてその動作
を説明する。超音波を送信する操作を操作者が行うと、
送波パルス発生器２のパルス発生器２１から１個乃至数
個のパルス信号が出力され、その信号が増幅器２２へ入
力する。増幅器２２は図１に記載された構成をしてお
り、パルス信号は図１の入力端子ＩＮから演算増幅器２
２１へ入力する。演算増幅器２２１においてパルス信号
は抵抗Ｒi’とＲf’との値により定まる利得分の小レベ
ルの増幅をされ、スイッチ回路２２４に入力される。ス
イッチ回路２２４はパルス信号の有信号期間はオンし、
無信号期間はオフしてその期間のノイズ信号を遮断す
る。
を説明する。超音波を送信する操作を操作者が行うと、
送波パルス発生器２のパルス発生器２１から１個乃至数
個のパルス信号が出力され、その信号が増幅器２２へ入
力する。増幅器２２は図１に記載された構成をしてお
り、パルス信号は図１の入力端子ＩＮから演算増幅器２
２１へ入力する。演算増幅器２２１においてパルス信号
は抵抗Ｒi’とＲf’との値により定まる利得分の小レベ
ルの増幅をされ、スイッチ回路２２４に入力される。ス
イッチ回路２２４はパルス信号の有信号期間はオンし、
無信号期間はオフしてその期間のノイズ信号を遮断す
る。
【００２３】スイッチ回路２２４からの信号はパワー増
幅回路２２２へ入力される。パワー増幅回路２２２はＭ
ＯＳ ＦＥＴ６とＭＯＳ ＦＥＴ７を相補的に動作して、
入力したパルス信号を振動子を駆動するレベルの高電圧
に増幅する。この増幅されたパルス信号はスイッチ回路
２２３へ入力され、スイッチ回路２２４と同様にパルス
信号の無信号期間のみノイズを遮断されて出力端子ＯＵ
Ｔを介し超音波振動子へ供給される。これにより振動子
から超音波が出力され、被検体内へ超音波が送信され
る。なお、１1，１2，…，１nの各振動子へのパルス信
号は送波超音波の収束のために通常は所定の遅延時間を
与えられて振動子へ供給されるが、ここではその詳細な
説明は省略する。
幅回路２２２へ入力される。パワー増幅回路２２２はＭ
ＯＳ ＦＥＴ６とＭＯＳ ＦＥＴ７を相補的に動作して、
入力したパルス信号を振動子を駆動するレベルの高電圧
に増幅する。この増幅されたパルス信号はスイッチ回路
２２３へ入力され、スイッチ回路２２４と同様にパルス
信号の無信号期間のみノイズを遮断されて出力端子ＯＵ
Ｔを介し超音波振動子へ供給される。これにより振動子
から超音波が出力され、被検体内へ超音波が送信され
る。なお、１1，１2，…，１nの各振動子へのパルス信
号は送波超音波の収束のために通常は所定の遅延時間を
与えられて振動子へ供給されるが、ここではその詳細な
説明は省略する。
【００２４】被検体内で反射した超音波は探触子で受信
され、受信増幅器で増幅される。その後図示を省力した
整相処理、検波処理、画像処理を施されてエコー信号は
モニタへ超音波画像として表示される。
され、受信増幅器で増幅される。その後図示を省力した
整相処理、検波処理、画像処理を施されてエコー信号は
モニタへ超音波画像として表示される。
【００２５】
【発明の効果】以上述べたように、本発明によれば、電
圧利得を持つパワー増幅段において増幅されてしまうノ
イズを前段に設けたスイッチ回路で遮断することができ
るので、出力特性の良いパルス増幅器を提供することが
できる。そしてまた、本発明のパルス増幅器はＭＯＳ
ＦＥＴの個体の特性バラツキを補償することができるの
で、コスト低減にも寄与することができる。また、上記
特定発明としてのパルス増幅器を超音波診断装置の送波
パルス発生器へ用いると、超音波振動子へ供給される駆
動パルスはノイズが少ないので、きれいな波形のパルス
信号となり、したがって、超音波振動子からは理想的な
波形に近い超音波が被検体内へ送信されるので、超音波
画像の画質向上が計れる。
圧利得を持つパワー増幅段において増幅されてしまうノ
イズを前段に設けたスイッチ回路で遮断することができ
るので、出力特性の良いパルス増幅器を提供することが
できる。そしてまた、本発明のパルス増幅器はＭＯＳ
ＦＥＴの個体の特性バラツキを補償することができるの
で、コスト低減にも寄与することができる。また、上記
特定発明としてのパルス増幅器を超音波診断装置の送波
パルス発生器へ用いると、超音波振動子へ供給される駆
動パルスはノイズが少ないので、きれいな波形のパルス
信号となり、したがって、超音波振動子からは理想的な
波形に近い超音波が被検体内へ送信されるので、超音波
画像の画質向上が計れる。
【図１】本発明のパルス増幅器の一実施形態の構成を示
すブロック図。
すブロック図。
【図２】図１内のパワー増幅器の構成を示す回路図。
【図３】図１内のスイッチ回路の構成を示す回路図。
【図４】本発明のパルス増幅器の回路構成の一例を示す
図。
図。
【図５】従来のパルス増幅器の構成を示すブロック図。
【図６】超音波診断装置の送受信に関係する要部のブロ
ック図。
ック図。
【図７】送波パルス発生器の構成を示すブロック図。
２…送波パルス発生器 ６，７…ＭＯＳ ＦＥＴ ２２１…演算増幅器 ２２２…パワー増幅器
Claims (2)
- 【請求項１】 小信号増幅段としての初段増幅回路とパ
ワー増幅段としてのパワー増幅回路とを有した多段増幅
回路を有したパルス増幅器において、少なくとも初段増
幅回路と終段増幅回路との間に、及び終段増幅回路とそ
の出力端子との間にノイズ遮断用スイッチ回路を設けた
ことを特徴とするパルス増幅器。 - 【請求項２】複数の配列振動子を有し超音波を送受信す
る探触子と、この探触子内の各振動子を駆動する駆動パ
ルスを発生するパルス発生器と、このパルス発生器にて
発生されたパルス電圧信号を増幅して前記探触子の各振
動子へ出力するパルス増幅回路を備えた超音波診断装置
において、前記パルス増幅回路へ請求項１に記載のパル
ス増幅器を用いたことを特徴とする超音波診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22567999A JP4313905B2 (ja) | 1999-08-09 | 1999-08-09 | パルス増幅器及びそれを用いた超音波診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22567999A JP4313905B2 (ja) | 1999-08-09 | 1999-08-09 | パルス増幅器及びそれを用いた超音波診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001046370A true JP2001046370A (ja) | 2001-02-20 |
| JP4313905B2 JP4313905B2 (ja) | 2009-08-12 |
Family
ID=16833096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22567999A Expired - Fee Related JP4313905B2 (ja) | 1999-08-09 | 1999-08-09 | パルス増幅器及びそれを用いた超音波診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4313905B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008188321A (ja) * | 2007-02-07 | 2008-08-21 | Hitachi Medical Corp | 超音波診断装置 |
| JP2010069090A (ja) * | 2008-09-19 | 2010-04-02 | Aloka Co Ltd | 超音波診断装置の送信回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101872828B1 (ko) * | 2016-12-14 | 2018-06-29 | 주식회사 유라코퍼레이션 | Ｐｗｍ 신호의 노이즈 저감회로 |
-
1999
- 1999-08-09 JP JP22567999A patent/JP4313905B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008188321A (ja) * | 2007-02-07 | 2008-08-21 | Hitachi Medical Corp | 超音波診断装置 |
| JP2010069090A (ja) * | 2008-09-19 | 2010-04-02 | Aloka Co Ltd | 超音波診断装置の送信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4313905B2 (ja) | 2009-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2807853B2 (ja) | 出力回路 | |
| US20110133841A1 (en) | Low Noise Binary-Coded Gain Amplifier And Method For Time-Gain Compensation In Medical Ultrasound Imaging | |
| US20040158147A1 (en) | Transmit circuit for imaging with ultrasound | |
| KR101024849B1 (ko) | 가변 이득 증폭기 | |
| KR20200020798A (ko) | 초음파 디바이스를 위한 멀티-스테이지 트랜스-임피던스 증폭기(tia) | |
| WO2002045254A1 (fr) | Amplificateur haute-frequence et melangeur haute frequence | |
| Sun et al. | A 180-V pp integrated linear amplifier for ultrasonic imaging applications in a high-voltage CMOS SOI technology | |
| KR101051531B1 (ko) | 클리핑 기능의 광대역 증폭기 | |
| US6998898B2 (en) | Programmable front end for a receiving channel | |
| US8721550B2 (en) | High voltage ultrasound transmitter with symmetrical high and low side drivers comprising stacked transistors and fast discharge | |
| JP4313905B2 (ja) | パルス増幅器及びそれを用いた超音波診断装置 | |
| KR101626507B1 (ko) | 고집적 고전압 아날로그 프론트엔드 집적회로 및 이를 이용하는 초음파 영상시스템 | |
| US8715192B2 (en) | High voltage ultrasound transmitter with symmetrical high and low side drivers comprising stacked transistors | |
| JP4956211B2 (ja) | 超音波診断装置 | |
| JP2001245881A (ja) | 超音波診断装置用送信回路 | |
| JP2004008684A (ja) | 超音波診断装置 | |
| JP2002065672A (ja) | 超音波診断装置 | |
| CN113258908A (zh) | 用于开环脉宽调制驱动器的双自举 | |
| JP2008289780A (ja) | 超音波診断装置および超音波プローブ | |
| JP2906564B2 (ja) | Ｐｗｍ増幅器 | |
| JPH0933638A (ja) | 超音波送受波回路 | |
| JP2004089512A (ja) | 超音波診断装置 | |
| JPH11342127A (ja) | 超音波診断装置用送信回路 | |
| JP2002272742A (ja) | 超音波診断装置のフロントエンド | |
| JP3468438B2 (ja) | スイッチ回路及びそれを用いた超音波診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |