JP2001044856A - 符号化装置および方法、並びに提供媒体 - Google Patents
符号化装置および方法、並びに提供媒体Info
- Publication number
- JP2001044856A JP2001044856A JP11218350A JP21835099A JP2001044856A JP 2001044856 A JP2001044856 A JP 2001044856A JP 11218350 A JP11218350 A JP 11218350A JP 21835099 A JP21835099 A JP 21835099A JP 2001044856 A JP2001044856 A JP 2001044856A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- convolutional
- encoding
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2742—Irregular interleaver wherein the permutation pattern is not obtained by a computation rule, e.g. interleaver based on random generators
- H03M13/2746—S-random interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2939—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using convolutional codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 符号を、１個の伝送シンボルにマッピングす
ることができるようにする。 【解決手段】 外符号を行う畳み込み符号化器２０１
は、入力されるデータに対して、符号化率が２／３の畳
み込み演算を行い、演算結果をインタリーバ２０２に出
力する。インタリーバ２０２は、畳み込み符号化器２０
１から入力されるデータをインタリーブし、畳み込み符
号化器２０３に出力する。内符号を行う畳み込み符号化
器２０３は、インタリーバ２０２からのデータに対し
て、符号化率が１（＝３／３）の畳み込み演算を行い、
演算結果を多値変調マッピング回路２０４に出力する。
多値変調マッピング回路２０４は、畳み込み符号化器２
０３から入力されるデータを、８PSK変調方式の伝送シ
ンボルにマッピングする。
ることができるようにする。 【解決手段】 外符号を行う畳み込み符号化器２０１
は、入力されるデータに対して、符号化率が２／３の畳
み込み演算を行い、演算結果をインタリーバ２０２に出
力する。インタリーバ２０２は、畳み込み符号化器２０
１から入力されるデータをインタリーブし、畳み込み符
号化器２０３に出力する。内符号を行う畳み込み符号化
器２０３は、インタリーバ２０２からのデータに対し
て、符号化率が１（＝３／３）の畳み込み演算を行い、
演算結果を多値変調マッピング回路２０４に出力する。
多値変調マッピング回路２０４は、畳み込み符号化器２
０３から入力されるデータを、８PSK変調方式の伝送シ
ンボルにマッピングする。
Description
【０００１】
【発明の属する技術分野】本発明は、符号化装置および
方法、並びに提供媒体に関し、特に、構成を複雑にする
ことなく、縦列連接符号化と多値変調を利用した符号化
ができるようにし、そしてそれにより符号化されたデー
タを復号することができるようにした符号化装置および
方法、並びに提供媒体に関する。
方法、並びに提供媒体に関し、特に、構成を複雑にする
ことなく、縦列連接符号化と多値変調を利用した符号化
ができるようにし、そしてそれにより符号化されたデー
タを復号することができるようにした符号化装置および
方法、並びに提供媒体に関する。
【０００２】
【従来の技術】図１は、デジタルデータ伝送システムの
構成を示している。送信装置１は、入力されるデジタル
データに対して、符号化率が１／３の縦列連接畳み込み
演算を行い、演算結果を伝送媒体２を介して受信装置３
に出力する。受信装置３は、伝送媒体２を介して伝送さ
れてきた、畳み込み符号化されたデータを受信するとと
もに、それを復号する。
構成を示している。送信装置１は、入力されるデジタル
データに対して、符号化率が１／３の縦列連接畳み込み
演算を行い、演算結果を伝送媒体２を介して受信装置３
に出力する。受信装置３は、伝送媒体２を介して伝送さ
れてきた、畳み込み符号化されたデータを受信するとと
もに、それを復号する。
【０００３】図２は、送信装置１に設けられ、符号化率
が１／３の縦列連接畳み込み演算を行う符号化装置１０
の構成例を示している。外符号を行う畳み込み符号化器
１１は、入力されるデータに対し、符号化率が１／２の
畳み込み演算を行い、演算結果をインタリーバ１２に出
力する。すなわち、入力された１ビットの分のデータ
が、２ビットの符号に変換される。
が１／３の縦列連接畳み込み演算を行う符号化装置１０
の構成例を示している。外符号を行う畳み込み符号化器
１１は、入力されるデータに対し、符号化率が１／２の
畳み込み演算を行い、演算結果をインタリーバ１２に出
力する。すなわち、入力された１ビットの分のデータ
が、２ビットの符号に変換される。
【０００４】インタリーバ１２は、畳み込み符号化器１
１から入力されるデータをインタリーブし、畳み込み符
号化器１３に出力する。
１から入力されるデータをインタリーブし、畳み込み符
号化器１３に出力する。
【０００５】内符号を行う畳み込み符号化器１３は、イ
ンタリーバ１２から入力されるデータに対して、符号化
率が２／３の畳み込み演算を行う。すなわち、入力され
る２ビットのデータが、３ビットの符号に変換される。
畳み込み符号化器１３における畳み込み符号化演算の演
算結果は、伝送媒体２を介して受信装置３に出力され
る。
ンタリーバ１２から入力されるデータに対して、符号化
率が２／３の畳み込み演算を行う。すなわち、入力され
る２ビットのデータが、３ビットの符号に変換される。
畳み込み符号化器１３における畳み込み符号化演算の演
算結果は、伝送媒体２を介して受信装置３に出力され
る。
【０００６】すなわち、符号化装置１０の全体として
は、入力されるデータに対して、符号化率が１／３（＝
（１／２）×（２／３））の縦列連接畳み込み演算が行
われる。
は、入力されるデータに対して、符号化率が１／３（＝
（１／２）×（２／３））の縦列連接畳み込み演算が行
われる。
【０００７】図３は、畳み込み符号化器１１の構成例を
示している。入力端子Ｉ11から入力されるデータは、そ
のまま出力端子Ｏ11を介してインタリーバ１２に出力さ
れるとともに、排他的論理和回路２１に入力される。排
他的論理和回路２１は、入力端子Ｉ11からのデータと、
排他的論理和回路２２から入力されるデータを用いて排
他的論理和演算を実行し、演算結果をシフトレジスタ２
３および排他的論理和回路２５に出力する。
示している。入力端子Ｉ11から入力されるデータは、そ
のまま出力端子Ｏ11を介してインタリーバ１２に出力さ
れるとともに、排他的論理和回路２１に入力される。排
他的論理和回路２１は、入力端子Ｉ11からのデータと、
排他的論理和回路２２から入力されるデータを用いて排
他的論理和演算を実行し、演算結果をシフトレジスタ２
３および排他的論理和回路２５に出力する。
【０００８】シフトレジスタ２３は、排他的論理和回路
２１から入力されたデータを記憶し、記憶したデータを
クロックに同期して、排他的論理和回路２２およびシフ
トレジスタ２４に出力する。
２１から入力されたデータを記憶し、記憶したデータを
クロックに同期して、排他的論理和回路２２およびシフ
トレジスタ２４に出力する。
【０００９】シフトレジスタ２４は、シフトレジスタ２
３からのデータを記憶し、記憶したデータをクロックに
同期して排他的論理和回路２２および排他的論理和回路
２５に出力する。
３からのデータを記憶し、記憶したデータをクロックに
同期して排他的論理和回路２２および排他的論理和回路
２５に出力する。
【００１０】排他的論理和回路２５は、排他的論理和回
路２１からのデータおよびシフトレジスタ２４からのデ
ータを用いて、排他的論理和演算を実行し、演算結果を
出力端子Ｏ12を介して、インタリーバ１２に出力する。
路２１からのデータおよびシフトレジスタ２４からのデ
ータを用いて、排他的論理和演算を実行し、演算結果を
出力端子Ｏ12を介して、インタリーバ１２に出力する。
【００１１】次に、畳み込み符号化器１１の動作を説明
する。排他的論理和回路２１には、入力端子Ｉ11から入
力されるデータの１ビットが、クロックに同期して順次
入力される。排他的論理和回路２１は、入力された１ビ
ットのデータと、排他的論理和回路２２からの１ビット
のデータに対して排他的論理和演算を実行し、演算結果
としての１ビットのデータを、シフトレジスタ２３およ
び排他的論理和回路２５に出力する。
する。排他的論理和回路２１には、入力端子Ｉ11から入
力されるデータの１ビットが、クロックに同期して順次
入力される。排他的論理和回路２１は、入力された１ビ
ットのデータと、排他的論理和回路２２からの１ビット
のデータに対して排他的論理和演算を実行し、演算結果
としての１ビットのデータを、シフトレジスタ２３およ
び排他的論理和回路２５に出力する。
【００１２】シフトレジスタ２３は、排他的論理和回路
２１から、１ビットのデータが入力されると、このとき
記憶していた１ビットのデータを排他的論理和回路２２
およびシフトレジスタ２４に出力（シフト）し、代わり
に、入力されてきた１ビットのデータを記憶する。シフ
トレジスタ２４は、シフトレジスタ２３から、１ビット
のデータが入力されると、このとき記憶していた１ビッ
トのデータを排他的論理和回路２２および排他的論理和
回路２５に出力し、代わりに、入力されてきた１ビット
のデータを記憶する。
２１から、１ビットのデータが入力されると、このとき
記憶していた１ビットのデータを排他的論理和回路２２
およびシフトレジスタ２４に出力（シフト）し、代わり
に、入力されてきた１ビットのデータを記憶する。シフ
トレジスタ２４は、シフトレジスタ２３から、１ビット
のデータが入力されると、このとき記憶していた１ビッ
トのデータを排他的論理和回路２２および排他的論理和
回路２５に出力し、代わりに、入力されてきた１ビット
のデータを記憶する。
【００１３】排他的論理和回路２５は、排他的論理和回
路２１からの１ビットのデータおよびシフトレジスタ２
４からの１ビットのデータを用いて、排他的論理和演算
を実行し、演算結果としての１ビットのデータを出力端
子Ｏ12を介して、インタリーバ１２に出力する。
路２１からの１ビットのデータおよびシフトレジスタ２
４からの１ビットのデータを用いて、排他的論理和演算
を実行し、演算結果としての１ビットのデータを出力端
子Ｏ12を介して、インタリーバ１２に出力する。
【００１４】このようにして、符号化率が１／２の畳み
込み符号化処理が行われ、入力された１ビットのデータ
は、２ビットの符号に変換される。
込み符号化処理が行われ、入力された１ビットのデータ
は、２ビットの符号に変換される。
【００１５】図４は、インタリーバ１２の構成例を示し
ている。入力データ保持メモリ３１には、畳み込み符号
化器１１からのデータが入力される。入力データ保持メ
モリ３１は、入力されたデータを記憶し、記憶したデー
タを所定のタイミングでデータ置換回路３２に出力す
る。データ置換回路３２は、入力データ保持メモリ３１
から入力されたデータを、置換データROM３３に記憶さ
れている乱数情報に基づいてインタリーブし、出力デー
タ保持メモリ３４に出力する。出力データ保持メモリ３
４は、データ置換回路３２からのデータを記憶し、記憶
したデータを所定のタイミングで畳み込み符号化器１３
に出力する。
ている。入力データ保持メモリ３１には、畳み込み符号
化器１１からのデータが入力される。入力データ保持メ
モリ３１は、入力されたデータを記憶し、記憶したデー
タを所定のタイミングでデータ置換回路３２に出力す
る。データ置換回路３２は、入力データ保持メモリ３１
から入力されたデータを、置換データROM３３に記憶さ
れている乱数情報に基づいてインタリーブし、出力デー
タ保持メモリ３４に出力する。出力データ保持メモリ３
４は、データ置換回路３２からのデータを記憶し、記憶
したデータを所定のタイミングで畳み込み符号化器１３
に出力する。
【００１６】次に、インタリーバ１２の動作を説明す
る。入力データ保持メモリ３１には、畳み込み符号化器
１１から出力された２ビットのデータが、それぞれ順次
入力される。入力データ保持メモリ３１は、入力された
２ビットのデータをそれぞれ記憶し、所定のタイミング
で（例えば、それぞれＮ（＝１，２，・・・）ビットの
データが保持され、Ｎビットからなる２個のビット系列
が生成されたとき）、その保持したデータをデータ置換
回路３２に出力する。データ置換回路３２は、入力デー
タ保持メモリ３１から入力された２個のビット系列の各
ビット（合計（Ｎ×２）ビット）の順番を、置換データ
ROM３３に記憶されている乱数情報に基づいて、置き換
え（インタリーブし）、出力データ保持メモリ３４に出
力する。出力データ保持メモリ３４は、データ置換回路
３２からそれぞれ入力されてきた１ビットのデータを記
憶し、記憶したデータを所定のタイミングで畳み込み符
号化器１３に出力する。
る。入力データ保持メモリ３１には、畳み込み符号化器
１１から出力された２ビットのデータが、それぞれ順次
入力される。入力データ保持メモリ３１は、入力された
２ビットのデータをそれぞれ記憶し、所定のタイミング
で（例えば、それぞれＮ（＝１，２，・・・）ビットの
データが保持され、Ｎビットからなる２個のビット系列
が生成されたとき）、その保持したデータをデータ置換
回路３２に出力する。データ置換回路３２は、入力デー
タ保持メモリ３１から入力された２個のビット系列の各
ビット（合計（Ｎ×２）ビット）の順番を、置換データ
ROM３３に記憶されている乱数情報に基づいて、置き換
え（インタリーブし）、出力データ保持メモリ３４に出
力する。出力データ保持メモリ３４は、データ置換回路
３２からそれぞれ入力されてきた１ビットのデータを記
憶し、記憶したデータを所定のタイミングで畳み込み符
号化器１３に出力する。
【００１７】このようにして、畳み込み符号化器１１か
らのデータは、インタリーブされる。
らのデータは、インタリーブされる。
【００１８】図５は、畳み込み符号化器１３の構成例を
示している。入力端子Ｉ41から入力される、インタリー
バ１２から入力されるデータは、そのまま出力端子Ｏ41
から出力されるとともに、排他的論理和回路４１，４５
に入力される。
示している。入力端子Ｉ41から入力される、インタリー
バ１２から入力されるデータは、そのまま出力端子Ｏ41
から出力されるとともに、排他的論理和回路４１，４５
に入力される。
【００１９】入力端子Ｉ42から入力される、インタリー
バ１２からの他のデータは、そのまま出力端子Ｏ42から
出力されるとともに、排他的論理和回路４３，４５に入
力される。
バ１２からの他のデータは、そのまま出力端子Ｏ42から
出力されるとともに、排他的論理和回路４３，４５に入
力される。
【００２０】排他的論理和回路４１は、入力端子Ｉ41か
ら入力されるデータと、排他的論理和回路４５から入力
されるデータを用いて、排他的論理和演算を実行し、演
算結果をシフトレジスタ４２に出力する。
ら入力されるデータと、排他的論理和回路４５から入力
されるデータを用いて、排他的論理和演算を実行し、演
算結果をシフトレジスタ４２に出力する。
【００２１】シフトレジスタ４２は、排他的論理和回路
４１からのデータを記憶し、記憶したデータをクロック
に同期して排他的論理和回路４３に出力する。排他的論
理和回路４３は、シフトレジスタ４２、入力端子Ｉ42、
および排他的論理和回路４５からのデータを用いて、排
他的論理和演算を実行し、演算結果をシフトレジスタ４
４に出力する。
４１からのデータを記憶し、記憶したデータをクロック
に同期して排他的論理和回路４３に出力する。排他的論
理和回路４３は、シフトレジスタ４２、入力端子Ｉ42、
および排他的論理和回路４５からのデータを用いて、排
他的論理和演算を実行し、演算結果をシフトレジスタ４
４に出力する。
【００２２】シフトレジスタ４４は、排他的論理和回路
４３からのデータを記憶し、記憶したデータをクロック
に同期して排他的論理和回路４５に出力する。
４３からのデータを記憶し、記憶したデータをクロック
に同期して排他的論理和回路４５に出力する。
【００２３】排他的論理和回路４５は、シフトレジスタ
４４、入力端子Ｉ41、および入力端子Ｉ42からのデータ
を用いて、排他的論理和演算を実行し、演算結果を出力
端子Ｏ43から出力する。
４４、入力端子Ｉ41、および入力端子Ｉ42からのデータ
を用いて、排他的論理和演算を実行し、演算結果を出力
端子Ｏ43から出力する。
【００２４】出力端子Ｏ41乃至Ｏ43から出力されるデー
タは、伝送媒体２を介して、受信装置３に伝送される。
タは、伝送媒体２を介して、受信装置３に伝送される。
【００２５】畳み込み符号化器１３の排他的論理和回路
４１，４３，４５は、畳み込み符号化器１１の排他的論
理和回路２１，２２，２５と、そして畳み込み符号化器
１３のシフトレジスタ４２，４４は、畳み込み符号化器
１１のシフトレジスタ２３，２４と、基本的に同様に動
作するので、ここでは、畳み込み符号化器１３の動作の
詳細な説明は省略するが、畳み込み符号化器１３におい
て、符号化率が２／３の畳み込み符号化処理が実行さ
れ、入力された２ビットのデータは、３ビットの符号に
変換される。
４１，４３，４５は、畳み込み符号化器１１の排他的論
理和回路２１，２２，２５と、そして畳み込み符号化器
１３のシフトレジスタ４２，４４は、畳み込み符号化器
１１のシフトレジスタ２３，２４と、基本的に同様に動
作するので、ここでは、畳み込み符号化器１３の動作の
詳細な説明は省略するが、畳み込み符号化器１３におい
て、符号化率が２／３の畳み込み符号化処理が実行さ
れ、入力された２ビットのデータは、３ビットの符号に
変換される。
【００２６】図６は、受信装置３に設けられ、図２の符
号化装置１０により符号化されたデータを復号する復号
装置５０の構成例を示している。内符号を復号する軟出
力復号回路５１には、受信装置３により受信された、符
号化装置１０から伝送されてきたデータが入力される
が、このデータは、伝送媒体２上で発生したノイズを含
んでおり、アナログ化された軟入力となっている。軟出
力復号回路５１にはまた、インタリーバ５４からのデー
タ（軟入力）が入力される。
号化装置１０により符号化されたデータを復号する復号
装置５０の構成例を示している。内符号を復号する軟出
力復号回路５１には、受信装置３により受信された、符
号化装置１０から伝送されてきたデータが入力される
が、このデータは、伝送媒体２上で発生したノイズを含
んでおり、アナログ化された軟入力となっている。軟出
力復号回路５１にはまた、インタリーバ５４からのデー
タ（軟入力）が入力される。
【００２７】軟出力復号回路５１は、入力された、符号
化装置１０から伝送されてきた軟入力、またはインタリ
ーバ５４からの軟入力が、１である確立または０である
確率を算出し、算出結果（軟出力）をデインタリーバ５
２に出力する。
化装置１０から伝送されてきた軟入力、またはインタリ
ーバ５４からの軟入力が、１である確立または０である
確率を算出し、算出結果（軟出力）をデインタリーバ５
２に出力する。
【００２８】デインタリーバ５２に入力される、軟出力
復号回路５１からの軟出力は、符号化装置１０のインタ
リーバ１２によりインタリーブされたデータに対応して
いる。そこで、デインタリーバ５２は、符号化装置１０
のインタリーバ１２によりインタリーブされたデータ
を、元の状態（データの各ビットが、インタリーブされ
る前の順番で配列されている状態）になるように、軟出
力復号回路５１からのデータをデインタリーブする。
復号回路５１からの軟出力は、符号化装置１０のインタ
リーバ１２によりインタリーブされたデータに対応して
いる。そこで、デインタリーバ５２は、符号化装置１０
のインタリーバ１２によりインタリーブされたデータ
を、元の状態（データの各ビットが、インタリーブされ
る前の順番で配列されている状態）になるように、軟出
力復号回路５１からのデータをデインタリーブする。
【００２９】外符号を復号する軟出力復号回路５３は、
デインタリーバ５２からのデータ（軟入力）から、それ
が１である確率または０である確率を算出し、算出結果
（軟出力）をインタリーバ５４に出力する。軟出力復号
回路５３はまた、算出結果に基づいて、デインタリーバ
５２からのデータが１であるかまたは０であるかを判定
し、判定結果（１または０）を出力する。
デインタリーバ５２からのデータ（軟入力）から、それ
が１である確率または０である確率を算出し、算出結果
（軟出力）をインタリーバ５４に出力する。軟出力復号
回路５３はまた、算出結果に基づいて、デインタリーバ
５２からのデータが１であるかまたは０であるかを判定
し、判定結果（１または０）を出力する。
【００３０】インタリーバ５４は、デインタリーバ５２
によりデインタリーブされる前の状態に戻すように、軟
出力復号回路５３からの軟出力をインタリーブし、軟出
力復号回路５１に出力する。
によりデインタリーブされる前の状態に戻すように、軟
出力復号回路５３からの軟出力をインタリーブし、軟出
力復号回路５１に出力する。
【００３１】次に、復号装置５０の動作について説明す
る。軟出力復号回路５１には、符号化装置１０の畳み込
み符号化器１３から出力されるデータが入力される。す
なわち、３ビットのデータに対応する３個の軟入力が順
次入力される。軟出力復号回路５１は、３個の軟入力が
入力されると、それらが１または０である確率を、それ
ぞれ算出し、算出結果（軟出力）をデインタリーバ５２
に出力する。
る。軟出力復号回路５１には、符号化装置１０の畳み込
み符号化器１３から出力されるデータが入力される。す
なわち、３ビットのデータに対応する３個の軟入力が順
次入力される。軟出力復号回路５１は、３個の軟入力が
入力されると、それらが１または０である確率を、それ
ぞれ算出し、算出結果（軟出力）をデインタリーバ５２
に出力する。
【００３２】デインタリーバ５２は、符号化装置１０の
インタリーバ１２によりインタリーブされる前の順番、
すなわち、畳み込み符号化器１１により符号化されたと
きのビット配列に戻すように、軟出力復号回路５１から
の軟出力をデインタリーブする。
インタリーバ１２によりインタリーブされる前の順番、
すなわち、畳み込み符号化器１１により符号化されたと
きのビット配列に戻すように、軟出力復号回路５１から
の軟出力をデインタリーブする。
【００３３】軟出力復号回路５３は、デインタリーバ５
２からの軟出力が、１である確率または０である確率を
算出するとともに、その確率の算出回数をカウントす
る。軟出力復号回路５３は、カウントした算出回数が所
定の回数になったか否かを判定し、所定の回数になって
いないと判定した場合、算出結果をインタリーバ５４に
出力する（戻す）。
２からの軟出力が、１である確率または０である確率を
算出するとともに、その確率の算出回数をカウントす
る。軟出力復号回路５３は、カウントした算出回数が所
定の回数になったか否かを判定し、所定の回数になって
いないと判定した場合、算出結果をインタリーバ５４に
出力する（戻す）。
【００３４】インタリーバ５４は、軟出力復号回路５３
からのデータに対して、インタリーブ処理を施し、軟出
力復号回路５１に出力する（戻す）。
からのデータに対して、インタリーブ処理を施し、軟出
力復号回路５１に出力する（戻す）。
【００３５】軟出力復号回路５１は、このように、イン
タリーバ５４から軟入力が入力された場合、入力された
軟入力が１である確率または０である確率を再び算出
し、デインタリーバ５２に出力する。デインタリーバ５
２は、入力されたデータに対して、デインタリーブ処理
を施し、軟出力復号回路５３に出力する。すなわち、軟
出力復号回路５３が、カウントした算出回数が所定の回
数になったと判定するまで、上述した軟出力復号回路５
１乃至インタリーバ５４における処理が繰り返し実行さ
れる。
タリーバ５４から軟入力が入力された場合、入力された
軟入力が１である確率または０である確率を再び算出
し、デインタリーバ５２に出力する。デインタリーバ５
２は、入力されたデータに対して、デインタリーブ処理
を施し、軟出力復号回路５３に出力する。すなわち、軟
出力復号回路５３が、カウントした算出回数が所定の回
数になったと判定するまで、上述した軟出力復号回路５
１乃至インタリーバ５４における処理が繰り返し実行さ
れる。
【００３６】軟出力復号回路５３が、カウントした算出
回数が所定の回数になったと判定した場合、その算出結
果（１である確率または０である確率）に基づいて、軟
判定を行い、その判定結果を出力する。すなわち、１で
ある確率が高い場合（０である確率が低い場合）、軟出
力復号回路５３は、１を出力し、また、０である確率が
高い場合（１である確率が低い場合）、０を出力する。
回数が所定の回数になったと判定した場合、その算出結
果（１である確率または０である確率）に基づいて、軟
判定を行い、その判定結果を出力する。すなわち、１で
ある確率が高い場合（０である確率が低い場合）、軟出
力復号回路５３は、１を出力し、また、０である確率が
高い場合（１である確率が低い場合）、０を出力する。
【００３７】以上のようにして、復号装置５０に入力さ
れたデータが復号される。なお、縦列連接符号化の詳細
については、文献「S.Benedetto, G.Montorsi, D.Divsa
lar,F.Pollara, "Serial Concatenation of Interleav
ed Codes: Performance Analysis, Design, and Iterat
ive Decoding", TDA Progress Report 42-126, JetProp
ulsion Laboratory, Pasadena, California, Aug. 15,1
996」に記載されている。
れたデータが復号される。なお、縦列連接符号化の詳細
については、文献「S.Benedetto, G.Montorsi, D.Divsa
lar,F.Pollara, "Serial Concatenation of Interleav
ed Codes: Performance Analysis, Design, and Iterat
ive Decoding", TDA Progress Report 42-126, JetProp
ulsion Laboratory, Pasadena, California, Aug. 15,1
996」に記載されている。
【００３８】図７は、符号化装置１０の他の構成例を示
している。この符号化装置１０は、上述した縦列連接畳
み込み符号化と多値変調とを組み合わせた符号化（SCTC
M( Serial Concatenated Trellis Coded Modulation
)）を実行する。なお、SCTCM方式の詳細は、D.Divsala
r, F.Pollars, "Serial and Hybrid Concatenation Cod
es with applications," in Proc., Int. Symp. on Tur
bo Codes and Related Topics, Brest, France, pp 80-
87, Sept. 1997に記載されている。
している。この符号化装置１０は、上述した縦列連接畳
み込み符号化と多値変調とを組み合わせた符号化（SCTC
M( Serial Concatenated Trellis Coded Modulation
)）を実行する。なお、SCTCM方式の詳細は、D.Divsala
r, F.Pollars, "Serial and Hybrid Concatenation Cod
es with applications," in Proc., Int. Symp. on Tur
bo Codes and Related Topics, Brest, France, pp 80-
87, Sept. 1997に記載されている。
【００３９】外符号を行う畳み込み符号化器１０１は、
入力されるデータに対して、符号化率が４／５での畳み
込み演算処理を行い、演算結果をインタリーバ１０２に
出力する。すなわち、入力された４ビットのデータは、
５ビットの符号に変換される。
入力されるデータに対して、符号化率が４／５での畳み
込み演算処理を行い、演算結果をインタリーバ１０２に
出力する。すなわち、入力された４ビットのデータは、
５ビットの符号に変換される。
【００４０】インタリーバ１０２は、畳み込み符号化器
１０１から入力されるデータをインタリーブし、畳み込
み符号化器１０３に出力する。
１０１から入力されるデータをインタリーブし、畳み込
み符号化器１０３に出力する。
【００４１】内符号を行う畳み込み符号化器１０３は、
インタリーバ１０２からのデータに対して、符号化率が
５／６の畳み込み演算を行い、演算結果を多値変調マッ
ピング回路１０４に出力する。すなわち、入力された５
ビットのデータは、６ビットのデータに変換される。
インタリーバ１０２からのデータに対して、符号化率が
５／６の畳み込み演算を行い、演算結果を多値変調マッ
ピング回路１０４に出力する。すなわち、入力された５
ビットのデータは、６ビットのデータに変換される。
【００４２】多値変調マッピング回路１０４は、畳み込
み符号化器１０３から入力されるデータを、クロックに
同期して８PSK変調方式の伝送シンボルにマッピングす
る。８PSK変調方式の１個の伝送シンボルの信号点は３
ビットのデータであるので、この例の場合、畳み込み符
号化器１０３から入力された６ビットのデータは、３ビ
ットのデータずつ、１個の伝送シンボルにマッピングさ
れる。すなわち、この場合、２個の伝送シンボルが生成
される。
み符号化器１０３から入力されるデータを、クロックに
同期して８PSK変調方式の伝送シンボルにマッピングす
る。８PSK変調方式の１個の伝送シンボルの信号点は３
ビットのデータであるので、この例の場合、畳み込み符
号化器１０３から入力された６ビットのデータは、３ビ
ットのデータずつ、１個の伝送シンボルにマッピングさ
れる。すなわち、この場合、２個の伝送シンボルが生成
される。
【００４３】デマルチプレクサ１０５は、多値変調マッ
ピング回路１０４からの２個の伝送シンボルをデマルチ
プレクサし、伝送シンボルが生成されたときのクロック
の１／２の周期のクロックに同期し、伝送シンボルを１
個ずつ、伝送媒体２上に出力する。
ピング回路１０４からの２個の伝送シンボルをデマルチ
プレクサし、伝送シンボルが生成されたときのクロック
の１／２の周期のクロックに同期し、伝送シンボルを１
個ずつ、伝送媒体２上に出力する。
【００４４】すなわち、この例の場合、符号化装置１０
の全体としては、符号化率が２／３（＝（４／６）＝
（４／５）×（５／６））の縦列連接畳み込み符号化処
理が実行され、入力された４ビットのデータは、６ビッ
トの符号に変換される。
の全体としては、符号化率が２／３（＝（４／６）＝
（４／５）×（５／６））の縦列連接畳み込み符号化処
理が実行され、入力された４ビットのデータは、６ビッ
トの符号に変換される。
【００４５】
【発明が解決しようとする課題】通常は、縦列連接符号
化と多値変調を組み合わせて符号化を行う場合、最終的
に、ｂ（＝１，２・・・）／（ｂ＋１）の符号化率が必
要とされる。そこで、図７の符号化装置１０のような、
縦列連接畳み込み符号化と多値変調を組み合わせて符号
化を行う符号化装置（以下、SCTCM符号化装置と称す
る）においては、図８に示すように、外符号の符号化率
が２ｂ／（２ｂ＋１）とされ、内符号の符号化率が（２
ｂ＋１）／（２ｂ＋２）とされて、装置としての符号化
率がｂ／（ｂ＋１）となるようになされ、符号が、２個
の伝送シンボルにマッピングされるようになされてい
る。
化と多値変調を組み合わせて符号化を行う場合、最終的
に、ｂ（＝１，２・・・）／（ｂ＋１）の符号化率が必
要とされる。そこで、図７の符号化装置１０のような、
縦列連接畳み込み符号化と多値変調を組み合わせて符号
化を行う符号化装置（以下、SCTCM符号化装置と称す
る）においては、図８に示すように、外符号の符号化率
が２ｂ／（２ｂ＋１）とされ、内符号の符号化率が（２
ｂ＋１）／（２ｂ＋２）とされて、装置としての符号化
率がｂ／（ｂ＋１）となるようになされ、符号が、２個
の伝送シンボルにマッピングされるようになされてい
る。
【００４６】内符号を行う畳み込み符号化器Ａは、入力
される２ｂビットのデータを、（２ｂ＋１）ビットの符
号に変換する。また外符号を行う畳み込み符号化器Ｃ
は、インタリーバＢによりインタリーブされた、畳み込
み符号化器Ａからの（２ｂ＋１）ビットのデータを、
（２ｂ＋２）ビットの符号に変換する。
される２ｂビットのデータを、（２ｂ＋１）ビットの符
号に変換する。また外符号を行う畳み込み符号化器Ｃ
は、インタリーバＢによりインタリーブされた、畳み込
み符号化器Ａからの（２ｂ＋１）ビットのデータを、
（２ｂ＋２）ビットの符号に変換する。
【００４７】多値変調マッピング回路Ｄは、畳み込み符
号化器Ｃから入力された（２ｂ＋２）ビットのデータ
を、（ｂ＋１）ビットのデータ毎に、伝送シンボルにマ
ッピングする。すなわち、これにより、２個の伝送シン
ボルが生成される。
号化器Ｃから入力された（２ｂ＋２）ビットのデータ
を、（ｂ＋１）ビットのデータ毎に、伝送シンボルにマ
ッピングする。すなわち、これにより、２個の伝送シン
ボルが生成される。
【００４８】例えば、図７の符号化装置１０の場合、ｂ
＝２であり、畳み込み符号化器１０１は、入力される４
ビット（＝２×２）分のデータを、５（＝２×２＋１）
ビットの符号に変換する。
＝２であり、畳み込み符号化器１０１は、入力される４
ビット（＝２×２）分のデータを、５（＝２×２＋１）
ビットの符号に変換する。
【００４９】畳み込み符号化器１０３は、入力される、
インタリーバ１０２によりインタリーブされた、畳み込
み符号化器１０１からの５（２×２＋１）ビットのデー
タを６（＝２×２＋２）ビットのデータに変換する。
インタリーバ１０２によりインタリーブされた、畳み込
み符号化器１０１からの５（２×２＋１）ビットのデー
タを６（＝２×２＋２）ビットのデータに変換する。
【００５０】多値変調マッピング回路１０４は、畳み込
み符号化器１０３から入力された６（＝２×２＋２）ビ
ットのデータを、３（＝２＋１）ビットのデータ毎に、
８PSK変調方式の伝送シンボルにマッピングする。これ
により、２個の８PSK変調方式の伝送シンボルが生成さ
れる。
み符号化器１０３から入力された６（＝２×２＋２）ビ
ットのデータを、３（＝２＋１）ビットのデータ毎に、
８PSK変調方式の伝送シンボルにマッピングする。これ
により、２個の８PSK変調方式の伝送シンボルが生成さ
れる。
【００５１】このように、SCTCM符号化装置では、ｂ／
（ｂ＋１）の符号化を確保するために、外符号の符号化
率が２ｂ／（２ｂ＋１）とされ、外符号の符号化率が
（２ｂ＋１）／（２ｂ＋１）とされ、そして２個の伝送
シンボルが生成されるようになされている。その結果、
図９乃至図１１に示されるように、SCTCM符号化装置
（この例の場合、符号化装置１０）の各部（この例の場
合、畳み込み符号化器１０１乃至デマルチプレクサ１０
５）において処理されるビット数が多くなり、そのため
各部の構成が複雑になる課題があった。また復号装置
も、図１２に示すように、その構成が複雑になる課題が
あった。
（ｂ＋１）の符号化を確保するために、外符号の符号化
率が２ｂ／（２ｂ＋１）とされ、外符号の符号化率が
（２ｂ＋１）／（２ｂ＋１）とされ、そして２個の伝送
シンボルが生成されるようになされている。その結果、
図９乃至図１１に示されるように、SCTCM符号化装置
（この例の場合、符号化装置１０）の各部（この例の場
合、畳み込み符号化器１０１乃至デマルチプレクサ１０
５）において処理されるビット数が多くなり、そのため
各部の構成が複雑になる課題があった。また復号装置
も、図１２に示すように、その構成が複雑になる課題が
あった。
【００５２】図９は、畳み込み符号化器１０１の構成例
を示している。入力端子Ｉ111から入力されるデータ
は、シフトレジスタ１１１および排他的論理和回路１１
８に入力される。入力端子Ｉ112から入力されるデータ
は、シフトレジスタ１１２、および排他的論理和回路１
１７，１１８に入力される。
を示している。入力端子Ｉ111から入力されるデータ
は、シフトレジスタ１１１および排他的論理和回路１１
８に入力される。入力端子Ｉ112から入力されるデータ
は、シフトレジスタ１１２、および排他的論理和回路１
１７，１１８に入力される。
【００５３】入力端子Ｉ113から入力されるデータは、
シフトレジスタ１１３、および排他的論理和回路１１
６，１１７に入力される。入力端子Ｉ114から入力され
るデータは、排他的論理和回路１１４，１１５，１１
６，１１８に入力される。
シフトレジスタ１１３、および排他的論理和回路１１
６，１１７に入力される。入力端子Ｉ114から入力され
るデータは、排他的論理和回路１１４，１１５，１１
６，１１８に入力される。
【００５４】シフトレジスタ１１１は、入力されるデー
タを記憶し、記憶したデータをクロックに同期して、排
他的論理和回路１１４，１１５，１１６，１１７に出力
する。
タを記憶し、記憶したデータをクロックに同期して、排
他的論理和回路１１４，１１５，１１６，１１７に出力
する。
【００５５】シフトレジスタ１１２は、入力されるデー
タを記憶し、記憶したデータをクロックに同期して、排
他的論理和回路１１４，１１６に出力する。シフトレジ
スタ１１３は、入力されるデータを記憶し、記憶したデ
ータをクロックに同期して、排他的論理和回路１１４，
１１５に出力する。
タを記憶し、記憶したデータをクロックに同期して、排
他的論理和回路１１４，１１６に出力する。シフトレジ
スタ１１３は、入力されるデータを記憶し、記憶したデ
ータをクロックに同期して、排他的論理和回路１１４，
１１５に出力する。
【００５６】排他的論理和回路１１４は、シフトレジス
タ１１１，１１２，１１３、および入力端子Ｉ114から
入力されるデータを用いて、排他的論理和演算を実行
し、演算結果を、出力端子Ｏ111を介して、インタリー
バ１０２に出力する。排他的論理和回路１１５は、シフ
トレジスタ１１１，１１３、および入力端子Ｉ114から
入力されるデータを用いて、排他的論理和演算を実行
し、演算結果を、出力端子Ｏ11２を介して、インタリー
バ１０２に出力する。
タ１１１，１１２，１１３、および入力端子Ｉ114から
入力されるデータを用いて、排他的論理和演算を実行
し、演算結果を、出力端子Ｏ111を介して、インタリー
バ１０２に出力する。排他的論理和回路１１５は、シフ
トレジスタ１１１，１１３、および入力端子Ｉ114から
入力されるデータを用いて、排他的論理和演算を実行
し、演算結果を、出力端子Ｏ11２を介して、インタリー
バ１０２に出力する。
【００５７】排他的論理和回路１１６は、シフトレジス
タ１１１，１１２、および入力端子Ｉ113，Ｉ114から入
力されるデータを用いて、排他的論理和演算を実行し、
演算結果を、出力端子Ｏ113を介して、インタリーバ１
０２に出力する。排他的論理和回路１１７は、シフトレ
ジスタ１１１、および入力端子Ｉ112，Ｉ113から入力さ
れるデータを用いて、排他的論理和演算を実行し、演算
結果を、出力端子Ｏ114を介して、インタリーバ１０２
に出力する。排他的論理和回路１１８は、入力端子Ｉ11
1，Ｉ112，Ｉ114から入力されるデータを用いて、排他
的論理和演算を実行し、演算結果を、出力端子Ｏ115を
介して、インタリーバ１０２に出力する。
タ１１１，１１２、および入力端子Ｉ113，Ｉ114から入
力されるデータを用いて、排他的論理和演算を実行し、
演算結果を、出力端子Ｏ113を介して、インタリーバ１
０２に出力する。排他的論理和回路１１７は、シフトレ
ジスタ１１１、および入力端子Ｉ112，Ｉ113から入力さ
れるデータを用いて、排他的論理和演算を実行し、演算
結果を、出力端子Ｏ114を介して、インタリーバ１０２
に出力する。排他的論理和回路１１８は、入力端子Ｉ11
1，Ｉ112，Ｉ114から入力されるデータを用いて、排他
的論理和演算を実行し、演算結果を、出力端子Ｏ115を
介して、インタリーバ１０２に出力する。
【００５８】畳み込み符号化器１０１の排他的論理和回
路１１４乃至１１８は、畳み込み符号化器１１の排他的
論理和回路２１，２２，２５と、畳み込み符号化器１０
１のシフトレジスタ１１１乃至１１３は、畳み込み符号
化器１１のシフトレジスタ２３，２４と、基本的に同様
に動作するので、ここでは、畳み込み符号化器１０１の
動作の詳細な説明は省略するが、畳み込み符号化器１０
１において、符号化率が４／５の畳み込み符号化処理が
実行され、入力された４ビットのデータが、５ビットの
符号に変換される。
路１１４乃至１１８は、畳み込み符号化器１１の排他的
論理和回路２１，２２，２５と、畳み込み符号化器１０
１のシフトレジスタ１１１乃至１１３は、畳み込み符号
化器１１のシフトレジスタ２３，２４と、基本的に同様
に動作するので、ここでは、畳み込み符号化器１０１の
動作の詳細な説明は省略するが、畳み込み符号化器１０
１において、符号化率が４／５の畳み込み符号化処理が
実行され、入力された４ビットのデータが、５ビットの
符号に変換される。
【００５９】図１０は、インタリーバ１０２の構成例を
示している。入力データ保持メモリ１２１には、畳み込
み符号化器１０１から出力されたデータが入力される。
入力データ保持メモリ１２１は、入力されるデータを記
憶し、記憶したデータを所定のタイミングでデータ置換
回路１２２に出力する。データ置換回路１２２は、入力
データ保持メモリ１２１から入力されたデータを、置換
データROM１２３に記憶されている乱数情報に基づいて
インタリーブし、出力データ保持メモリ１２４に出力す
る。出力データ保持メモリ１２４は、データ置換回路１
２２からのデータを記憶し、記憶したデータを所定のタ
イミングで畳み込み符号化器１０３に出力する。
示している。入力データ保持メモリ１２１には、畳み込
み符号化器１０１から出力されたデータが入力される。
入力データ保持メモリ１２１は、入力されるデータを記
憶し、記憶したデータを所定のタイミングでデータ置換
回路１２２に出力する。データ置換回路１２２は、入力
データ保持メモリ１２１から入力されたデータを、置換
データROM１２３に記憶されている乱数情報に基づいて
インタリーブし、出力データ保持メモリ１２４に出力す
る。出力データ保持メモリ１２４は、データ置換回路１
２２からのデータを記憶し、記憶したデータを所定のタ
イミングで畳み込み符号化器１０３に出力する。
【００６０】インタリーバ１０２の入力データ保持メモ
リ１２１乃至出力データ保持メモリ１２４は、それぞれ
対応する、インタリーバ１２の入力データ保持メモリ３
１乃至出力データ保持メモリ３４と基本的に同様に動作
するので、ここでは、インタリーバ１０２の動作の詳細
な説明は省略するが、インタリーバ１０２においては、
インタリーブ処理が実行され、畳み込み符号化器１０１
から入力されたデータが、インタリーブされる。
リ１２１乃至出力データ保持メモリ１２４は、それぞれ
対応する、インタリーバ１２の入力データ保持メモリ３
１乃至出力データ保持メモリ３４と基本的に同様に動作
するので、ここでは、インタリーバ１０２の動作の詳細
な説明は省略するが、インタリーバ１０２においては、
インタリーブ処理が実行され、畳み込み符号化器１０１
から入力されたデータが、インタリーブされる。
【００６１】図１１は、畳み込み符号化器１０３の構成
例を示している。入力端子Ｉ131から入力されたデータ
は、そのまま出力端子Ｏ131から出力されるとともに、
排他的論理和回路１３１に入力される。入力端子Ｉ132
から入力されたデータは、そのまま出力端子Ｏ132から
出力されるとともに、排他的論理和回路１３１に入力さ
れる。
例を示している。入力端子Ｉ131から入力されたデータ
は、そのまま出力端子Ｏ131から出力されるとともに、
排他的論理和回路１３１に入力される。入力端子Ｉ132
から入力されたデータは、そのまま出力端子Ｏ132から
出力されるとともに、排他的論理和回路１３１に入力さ
れる。
【００６２】入力端子Ｉ133から入力されるデータは、
排他的論理和回路１３２に入力される。入力端子Ｉ134
から入力されるデータは、そのまま出力端子Ｏ１３４か
ら出力されるとともに、排他的論理和回路１３３に入力
される。入力端子Ｉ135から入力されるデータは、その
まま出力端子Ｏ135から出力されるとともに、排他的論
理和回路１３４に入力される。
排他的論理和回路１３２に入力される。入力端子Ｉ134
から入力されるデータは、そのまま出力端子Ｏ１３４か
ら出力されるとともに、排他的論理和回路１３３に入力
される。入力端子Ｉ135から入力されるデータは、その
まま出力端子Ｏ135から出力されるとともに、排他的論
理和回路１３４に入力される。
【００６３】排他的論理和回路１３１は、入力端子Ｉ13
1，Ｉ132から入力されるデータを用いて、排他的論理和
演算を実行し、演算結果を排他的論理和回路１３２に出
力する。
1，Ｉ132から入力されるデータを用いて、排他的論理和
演算を実行し、演算結果を排他的論理和回路１３２に出
力する。
【００６４】排他的論理和回路１３２は、入力端子Ｉ13
3および排他的論理和回路１３１から入力されるデータ
を用いて、排他的論理和演算を実行し、演算結果を排他
的論理和回路１３３に出力する。
3および排他的論理和回路１３１から入力されるデータ
を用いて、排他的論理和演算を実行し、演算結果を排他
的論理和回路１３３に出力する。
【００６５】排他的論理和回路１３３は、入力端子Ｉ13
4および排他的論理和回路１３２から入力されるデータ
を用いて、排他的論理和演算を実行し、演算結果を排他
的論理和回路１３４に出力する。排他的論理和回路１３
４は、入力端子Ｉ135および排他的論理和回路１３３か
ら入力されるデータを用いて、排他的論理和演算を実行
し、演算結果を排他的論理和回路１３５および出力端子
Ｏ136に出力する排他的論理和回路１３５は、排他的論
理和回路１３４およびシフトレジスタ１３６からのデー
タを用いて、排他的論理和演算を実行し、演算結果をシ
フトレジスタ１３６および出力端子Ｏ133に出力する。
4および排他的論理和回路１３２から入力されるデータ
を用いて、排他的論理和演算を実行し、演算結果を排他
的論理和回路１３４に出力する。排他的論理和回路１３
４は、入力端子Ｉ135および排他的論理和回路１３３か
ら入力されるデータを用いて、排他的論理和演算を実行
し、演算結果を排他的論理和回路１３５および出力端子
Ｏ136に出力する排他的論理和回路１３５は、排他的論
理和回路１３４およびシフトレジスタ１３６からのデー
タを用いて、排他的論理和演算を実行し、演算結果をシ
フトレジスタ１３６および出力端子Ｏ133に出力する。
【００６６】シフトレジスタ１３６は、排他的論理和回
路１３５からのデータを記憶し、記憶したデータをクロ
ックに同期して排他的論理和回路１３５に出力する。
路１３５からのデータを記憶し、記憶したデータをクロ
ックに同期して排他的論理和回路１３５に出力する。
【００６７】畳み込み符号化器１０３の排他的論理和回
路１３１乃至１３５は、畳み込み符号化器１１の２１，
２２，２５と、そして畳み込み符号化器１０３のシフト
レジスタ１３６は、畳み込み符号化器１１のシフトレジ
スタ２３，２４と、基本的に同様に動作するので、ここ
では、畳み込み符号化器１０３の動作の詳細な説明は省
略するが、畳み込み符号化器１０３において、符号化率
が５／６の畳み込み符号化処理が行われ、入力された５
ビットのデータが、６ビットの符号に変換される。
路１３１乃至１３５は、畳み込み符号化器１１の２１，
２２，２５と、そして畳み込み符号化器１０３のシフト
レジスタ１３６は、畳み込み符号化器１１のシフトレジ
スタ２３，２４と、基本的に同様に動作するので、ここ
では、畳み込み符号化器１０３の動作の詳細な説明は省
略するが、畳み込み符号化器１０３において、符号化率
が５／６の畳み込み符号化処理が行われ、入力された５
ビットのデータが、６ビットの符号に変換される。
【００６８】図１２は、復号装置５０の他の構成例を表
している。この復号装置５０は、図７の符号化装置１０
により符号化されたデータを復号する。マルチプレクサ
１５１には、受信装置３により受信された、図７の符号
化装置１０から伝送されてきた伝送シンボルが入力され
る。マルチプレクサ１５１は、入力された伝送シンボル
のうち、対応する２個の伝送シンボルをまとめて軟出力
復号装置１５２に出力する。軟出力復号回路１５２乃至
インタリーバ１５５は、図６の復号装置５０の軟出力復
号回路５１乃至インタリーバ５４と基本的に同様の機能
を有するので、その説明は省略する。
している。この復号装置５０は、図７の符号化装置１０
により符号化されたデータを復号する。マルチプレクサ
１５１には、受信装置３により受信された、図７の符号
化装置１０から伝送されてきた伝送シンボルが入力され
る。マルチプレクサ１５１は、入力された伝送シンボル
のうち、対応する２個の伝送シンボルをまとめて軟出力
復号装置１５２に出力する。軟出力復号回路１５２乃至
インタリーバ１５５は、図６の復号装置５０の軟出力復
号回路５１乃至インタリーバ５４と基本的に同様の機能
を有するので、その説明は省略する。
【００６９】以上のように、復号装置５０の構成が複雑
になる。
になる。
【００７０】本発明はこのような状況に鑑みてなされた
ものであり、十分な符号化率を確保しつつ、符号化装置
および復号装置の構成を簡単にすることができるように
するものである。
ものであり、十分な符号化率を確保しつつ、符号化装置
および復号装置の構成を簡単にすることができるように
するものである。
【００７１】
【課題を解決するための手段】請求項１に記載の符号化
装置は、入力されたｂビットのデータを、（ｂ＋１）ビ
ットの外符号に変換する第１の変換手段と、第１の変換
手段により変換された、外符号をインタリーブするイン
タリーブ手段と、インタリーブ手段によりインタリーブ
された、第１の変換手段により変換された（ｂ＋１）ビ
ットの外符号を、（ｂ＋１）ビット以下のビット数の内
符号に変換する第２の変換手段と、第２の変換手段によ
り変換された内符号を、所定の変調方式の１個の伝送シ
ンボルにマッピングするマッピング手段とを備えること
を特徴とする。
装置は、入力されたｂビットのデータを、（ｂ＋１）ビ
ットの外符号に変換する第１の変換手段と、第１の変換
手段により変換された、外符号をインタリーブするイン
タリーブ手段と、インタリーブ手段によりインタリーブ
された、第１の変換手段により変換された（ｂ＋１）ビ
ットの外符号を、（ｂ＋１）ビット以下のビット数の内
符号に変換する第２の変換手段と、第２の変換手段によ
り変換された内符号を、所定の変調方式の１個の伝送シ
ンボルにマッピングするマッピング手段とを備えること
を特徴とする。
【００７２】請求項２に記載の符号化装置は、第１の変
換手段に入力されたｂビットのデータのうち、所定のビ
ットのデータを０に固定し、第２の変換手段に入力され
る、インタリーブ手段によりインタリーブされた、（ｂ
＋１）ビットの外符号のうち、所定のビットを０の値に
固定することを特徴とする。
換手段に入力されたｂビットのデータのうち、所定のビ
ットのデータを０に固定し、第２の変換手段に入力され
る、インタリーブ手段によりインタリーブされた、（ｂ
＋１）ビットの外符号のうち、所定のビットを０の値に
固定することを特徴とする。
【００７３】請求項３に記載の符号化装置は、第１の変
換手段により変換された、（ｂ＋１）ビットの外符号の
うち、所定のビットを０に固定し、第２の変換手段によ
り変換された、（ｂ＋１）ビットまたはそれ以下のビッ
トの内符号のうち、所定のビットのデータを０に固定す
ることを特徴とする。
換手段により変換された、（ｂ＋１）ビットの外符号の
うち、所定のビットを０に固定し、第２の変換手段によ
り変換された、（ｂ＋１）ビットまたはそれ以下のビッ
トの内符号のうち、所定のビットのデータを０に固定す
ることを特徴とする。
【００７４】請求項４に記載の符号化方法は、入力され
るｂビットのデータを、（ｂ＋１）ビットの外符号に変
換する第１の変換ステップと、第１の変換ステップで変
換された、外符号をインタリーブするインタリーブステ
ップと、インタリーブステップでインタリーブされた、
第１の変換ステップで変換された（ｂ＋１）ビットの外
符号を、（ｂ＋１）ビット以下のビット数の内符号に変
換する第２の変換ステップと、第２の変換ステップで変
換された、内符号を、所定の変調方式の１個の伝送シン
ボルにマッピングするマッピングステップとを含むこと
を特徴とする。
るｂビットのデータを、（ｂ＋１）ビットの外符号に変
換する第１の変換ステップと、第１の変換ステップで変
換された、外符号をインタリーブするインタリーブステ
ップと、インタリーブステップでインタリーブされた、
第１の変換ステップで変換された（ｂ＋１）ビットの外
符号を、（ｂ＋１）ビット以下のビット数の内符号に変
換する第２の変換ステップと、第２の変換ステップで変
換された、内符号を、所定の変調方式の１個の伝送シン
ボルにマッピングするマッピングステップとを含むこと
を特徴とする。
【００７５】請求項５に記載の提供媒体は、入力される
ｂビットのデータを、（ｂ＋１）ビットの外符号に変換
する第１の変換ステップと、第１の変換ステップで変換
された、外符号をインタリーブするインタリーブステッ
プと、インタリーブステップでインタリーブされた、第
１の変換ステップで変換された（ｂ＋１）ビットの外符
号を、（ｂ＋１）ビット以下のビット数の内符号に変換
する第２の変換ステップと、第２の変換ステップで変換
された、内符号を、所定の変調方式の１個の伝送シンボ
ルにマッピングするマッピングステップとをからなるこ
とを特徴する。
ｂビットのデータを、（ｂ＋１）ビットの外符号に変換
する第１の変換ステップと、第１の変換ステップで変換
された、外符号をインタリーブするインタリーブステッ
プと、インタリーブステップでインタリーブされた、第
１の変換ステップで変換された（ｂ＋１）ビットの外符
号を、（ｂ＋１）ビット以下のビット数の内符号に変換
する第２の変換ステップと、第２の変換ステップで変換
された、内符号を、所定の変調方式の１個の伝送シンボ
ルにマッピングするマッピングステップとをからなるこ
とを特徴する。
【００７６】請求項１に記載の符号化装置、請求項４に
記載の符号化方法、および請求項５に記載の提供媒体に
おいては、入力されるｂビットのデータが、（ｂ＋１）
ビットの外符号に変換され、変換された、外符号がイン
タリーブされ、インタリーブされた、変換された（ｂ＋
１）ビットの外符号が、（ｂ＋１）ビット以下のビット
数の内符号に変換され、変換された、内符号が、所定の
変調方式の１個の伝送シンボルにマッピングされる。
記載の符号化方法、および請求項５に記載の提供媒体に
おいては、入力されるｂビットのデータが、（ｂ＋１）
ビットの外符号に変換され、変換された、外符号がイン
タリーブされ、インタリーブされた、変換された（ｂ＋
１）ビットの外符号が、（ｂ＋１）ビット以下のビット
数の内符号に変換され、変換された、内符号が、所定の
変調方式の１個の伝送シンボルにマッピングされる。
【００７７】請求項７に記載の符号化装置は、先頭に配
置された畳み込み符号化部および最後に配置された畳み
込み符号化部とを含む少なくとも２個の畳み込み符号化
部、並びに各畳み込み符号化部の間に配置された少なく
とも１個のインタリーブ部とを有し、入力されたデータ
が、先頭に配置された畳み込み符号化部から各インタリ
ーブ部と各畳み込み符号化部に順次入力されるようにな
された縦列連接符号化手段と、縦列連接符号化手段の出
力を多値変調する多値変調手段とを備え、少なくとも１
つの畳み込み符号化部の符号化率を１以上とすることを
特徴する。
置された畳み込み符号化部および最後に配置された畳み
込み符号化部とを含む少なくとも２個の畳み込み符号化
部、並びに各畳み込み符号化部の間に配置された少なく
とも１個のインタリーブ部とを有し、入力されたデータ
が、先頭に配置された畳み込み符号化部から各インタリ
ーブ部と各畳み込み符号化部に順次入力されるようにな
された縦列連接符号化手段と、縦列連接符号化手段の出
力を多値変調する多値変調手段とを備え、少なくとも１
つの畳み込み符号化部の符号化率を１以上とすることを
特徴する。
【００７８】請求項８に記載の符号化装置は、先頭に配
置された畳み込み符号化部は、１未満の符号化率で畳み
込み符号化処理を実行することができる。
置された畳み込み符号化部は、１未満の符号化率で畳み
込み符号化処理を実行することができる。
【００７９】請求項７に記載の符号化装置においては、
先頭に配置された畳み込み符号化部および最後に配置さ
れた畳み込み符号化部とを含む少なくとも２個の畳み込
み符号化部、並びに各畳み込み符号化部の間に配置され
た少なくとも１個のインタリーブ部とを有し、入力され
たデータが、先頭に配置された畳み込み符号化部から各
インタリーブ部と各畳み込み符号化部に順次入力され、
縦列連接符号化手段の出力が多値変調され、少なくとも
１つの畳み込み符号化部の符号化率が１以上である。
先頭に配置された畳み込み符号化部および最後に配置さ
れた畳み込み符号化部とを含む少なくとも２個の畳み込
み符号化部、並びに各畳み込み符号化部の間に配置され
た少なくとも１個のインタリーブ部とを有し、入力され
たデータが、先頭に配置された畳み込み符号化部から各
インタリーブ部と各畳み込み符号化部に順次入力され、
縦列連接符号化手段の出力が多値変調され、少なくとも
１つの畳み込み符号化部の符号化率が１以上である。
【００８０】請求項９に記載の符号化方法は、入力され
た信号を第１の符号化率で畳み込み符号化して第１の畳
み込み符号化信号を出力する第１の畳み込み符号化ステ
ップと、入力された信号に対して自然数Ｍ回の信号処理
を行う信号処理ステップとを有し、自然数Ｍ回の各回の
信号処理ステップは、入力された信号に対してインタリ
ーブ処理をするインタリーブ処理ステップと、インタリ
ーブ処理ステップでの処理結果に対して第２の符号化率
で畳み込み符号化を行い、第２の畳み込み符号化信号を
出力する第２の畳み込み符号化ステップとからなり、信
号処理ステップへの自然数Ｍ回のうちの第１回目の入力
された信号は、第１の畳み込み符号化信号であり、自然
数Ｍ回のうちの第２回目以降の入力された信号は、第２
の畳み込み符号化信号であるとともに、第１の符号化率
および第２の符号化率の少なくとも１つの値は、１以上
であることを特徴とする。
た信号を第１の符号化率で畳み込み符号化して第１の畳
み込み符号化信号を出力する第１の畳み込み符号化ステ
ップと、入力された信号に対して自然数Ｍ回の信号処理
を行う信号処理ステップとを有し、自然数Ｍ回の各回の
信号処理ステップは、入力された信号に対してインタリ
ーブ処理をするインタリーブ処理ステップと、インタリ
ーブ処理ステップでの処理結果に対して第２の符号化率
で畳み込み符号化を行い、第２の畳み込み符号化信号を
出力する第２の畳み込み符号化ステップとからなり、信
号処理ステップへの自然数Ｍ回のうちの第１回目の入力
された信号は、第１の畳み込み符号化信号であり、自然
数Ｍ回のうちの第２回目以降の入力された信号は、第２
の畳み込み符号化信号であるとともに、第１の符号化率
および第２の符号化率の少なくとも１つの値は、１以上
であることを特徴とする。
【００８１】請求項１０に記載の符号化方法は、第２の
符号化率は、自然数Ｍ毎に異なる値であることを特徴と
する。
符号化率は、自然数Ｍ毎に異なる値であることを特徴と
する。
【００８２】請求項１１に記載の符号化方法は、第１の
符号化率は、１以上の値であることを特徴とする。
符号化率は、１以上の値であることを特徴とする。
【００８３】請求項１２に記載の提供媒体は、入力され
た信号を第１の符号化率で畳み込み符号化して第１の畳
み込み符号化信号を出力する第１の畳み込み符号化ステ
ップと、入力された信号に対して自然数Ｍ回の信号処理
を行う信号処理ステップとを有し、自然数Ｍ回の各回の
信号処理ステップは、入力された信号に対してインタリ
ーブ処理をするインタリーブ処理ステップと、インタリ
ーブ処理ステップでの処理結果に対して第２の符号化率
で畳み込み符号化を行い、第２の畳み込み符号化信号を
出力する第２の畳み込み符号化ステップとからなり、信
号処理ステップへの自然数Ｍ回のうちの第１回目の入力
された信号は、第１の畳み込み符号化信号であり、自然
数Ｍ回のうちの第２回目以降の入力された信号は、第２
の畳み込み符号化信号であるとともに、第１の符号化率
および第２の符号化率の少なくとも１つの値は、１以上
であることを特徴とする。
た信号を第１の符号化率で畳み込み符号化して第１の畳
み込み符号化信号を出力する第１の畳み込み符号化ステ
ップと、入力された信号に対して自然数Ｍ回の信号処理
を行う信号処理ステップとを有し、自然数Ｍ回の各回の
信号処理ステップは、入力された信号に対してインタリ
ーブ処理をするインタリーブ処理ステップと、インタリ
ーブ処理ステップでの処理結果に対して第２の符号化率
で畳み込み符号化を行い、第２の畳み込み符号化信号を
出力する第２の畳み込み符号化ステップとからなり、信
号処理ステップへの自然数Ｍ回のうちの第１回目の入力
された信号は、第１の畳み込み符号化信号であり、自然
数Ｍ回のうちの第２回目以降の入力された信号は、第２
の畳み込み符号化信号であるとともに、第１の符号化率
および第２の符号化率の少なくとも１つの値は、１以上
であることを特徴とする。
【００８４】請求項９に記載の符号化方法および請求項
１２に記載の提供媒体においては、入力された信号が第
１の符号化率で畳み込み符号化され第１の畳み込み符号
化信号として出力され、入力された信号に対して自然数
Ｍ回の信号処理が行われ、自然数Ｍ回の各回の信号処理
において、入力された信号に対してインタリーブ処理が
行われ、インタリーブ処理結果に対して第２の符号化率
で畳み込み符号化が行われ、第２の畳み込み符号化信号
が出力され、自然数Ｍ回のうちの第１回目の入力された
信号が、第１の畳み込み符号化信号であり、自然数Ｍ回
のうちの第２回目以降の入力された信号が、第２の畳み
込み符号化信号であるとともに、第１の符号化率および
第２の符号化率の少なくとも１つの値が、１以上であ
る。
１２に記載の提供媒体においては、入力された信号が第
１の符号化率で畳み込み符号化され第１の畳み込み符号
化信号として出力され、入力された信号に対して自然数
Ｍ回の信号処理が行われ、自然数Ｍ回の各回の信号処理
において、入力された信号に対してインタリーブ処理が
行われ、インタリーブ処理結果に対して第２の符号化率
で畳み込み符号化が行われ、第２の畳み込み符号化信号
が出力され、自然数Ｍ回のうちの第１回目の入力された
信号が、第１の畳み込み符号化信号であり、自然数Ｍ回
のうちの第２回目以降の入力された信号が、第２の畳み
込み符号化信号であるとともに、第１の符号化率および
第２の符号化率の少なくとも１つの値が、１以上であ
る。
【００８５】
【発明の実施の形態】図１３は、本発明の符号化装置２
００の第１の実施の構成例を示している。外符号を行う
畳み込み符号化器２０１は、入力されるデータに対し
て、符号化率が２／３の畳み込み演算を行い、演算結果
をインタリーバ２０２に出力する。すなわち、入力され
た２ビットのデータは、３ビットの符号に変換される。
００の第１の実施の構成例を示している。外符号を行う
畳み込み符号化器２０１は、入力されるデータに対し
て、符号化率が２／３の畳み込み演算を行い、演算結果
をインタリーバ２０２に出力する。すなわち、入力され
た２ビットのデータは、３ビットの符号に変換される。
【００８６】インタリーバ２０２は、畳み込み符号化器
２０１から入力されるデータをインタリーブし、畳み込
み符号化器２０３に出力する。
２０１から入力されるデータをインタリーブし、畳み込
み符号化器２０３に出力する。
【００８７】内符号を行う畳み込み符号化器２０３は、
インタリーバ２０２からのデータに対して、符号化率が
１（＝３／３）の畳み込み演算を行い、演算結果を多値
変調マッピング回路２０４に出力する。すなわち、入力
された３ビットのデータは、３ビットの符号に変換され
る。
インタリーバ２０２からのデータに対して、符号化率が
１（＝３／３）の畳み込み演算を行い、演算結果を多値
変調マッピング回路２０４に出力する。すなわち、入力
された３ビットのデータは、３ビットの符号に変換され
る。
【００８８】多値変調マッピング回路２０４は、畳み込
み符号化器２０３から入力されるデータを、クロックに
同期して８PSK変調方式の伝送シンボルにマッピングす
る。この例の場合、畳み込み符号化器２０３からは、３
ビットのデータが入力されるので、多値変調マッピング
回路２０４は、その３ビットのデータを信号点として１
個の伝送シンボルにマッピングする。すなわち、１個の
伝送シンボルが生成される。
み符号化器２０３から入力されるデータを、クロックに
同期して８PSK変調方式の伝送シンボルにマッピングす
る。この例の場合、畳み込み符号化器２０３からは、３
ビットのデータが入力されるので、多値変調マッピング
回路２０４は、その３ビットのデータを信号点として１
個の伝送シンボルにマッピングする。すなわち、１個の
伝送シンボルが生成される。
【００８９】図１４は、畳み込み符号化器２０１の構成
例を表している。入力端子Ｉ211から入力されるデータ
は、そのまま出力端子Ｏ211からインタリーバ２０２に
出力されるとともに、排他的論理和回路２１１，２１
３，２１５に入力される。入力端子Ｉ212から入力され
るデータは、そのまま出力端子Ｏ212からインタリーバ
２０２に出力されるとともに、排他的論理和回路２１
１，２１５に入力される。
例を表している。入力端子Ｉ211から入力されるデータ
は、そのまま出力端子Ｏ211からインタリーバ２０２に
出力されるとともに、排他的論理和回路２１１，２１
３，２１５に入力される。入力端子Ｉ212から入力され
るデータは、そのまま出力端子Ｏ212からインタリーバ
２０２に出力されるとともに、排他的論理和回路２１
１，２１５に入力される。
【００９０】排他的論理和回路２１１は、入力端子Ｉ21
1および入力端子Ｉ212から入力されるデータを用いて、
排他的論理和演算を実行し、演算結果をシフトレジスタ
２１２に出力する。
1および入力端子Ｉ212から入力されるデータを用いて、
排他的論理和演算を実行し、演算結果をシフトレジスタ
２１２に出力する。
【００９１】シフトレジスタ２１２は、排他的論理和回
路２１１からのデータを記憶し、記憶したデータをクロ
ックに同期して排他的論理和回路２１３に出力する。排
他的論理和回路２１３は、シフトレジスタ２１２および
入力端子Ｉ211から入力されるデータを用いて、排他的
論理和演算を実行し、演算結果をシフトレジスタ２１４
に出力する。
路２１１からのデータを記憶し、記憶したデータをクロ
ックに同期して排他的論理和回路２１３に出力する。排
他的論理和回路２１３は、シフトレジスタ２１２および
入力端子Ｉ211から入力されるデータを用いて、排他的
論理和演算を実行し、演算結果をシフトレジスタ２１４
に出力する。
【００９２】シフトレジスタ２１４は、排他的論理和回
路２１３から入力されるデータを記憶し、記憶したデー
タをクロックに同期して排他的論理和回路２１５に出力
する。
路２１３から入力されるデータを記憶し、記憶したデー
タをクロックに同期して排他的論理和回路２１５に出力
する。
【００９３】排他的論理和回路２１５は、シフトレジス
タ２１４、および入力端子Ｉ211，Ｉ212から入力される
データを用いて、排他的論理和演算を実行し、演算結果
を出力端子Ｏ213を介してインタリーバ２０２に出力す
る。
タ２１４、および入力端子Ｉ211，Ｉ212から入力される
データを用いて、排他的論理和演算を実行し、演算結果
を出力端子Ｏ213を介してインタリーバ２０２に出力す
る。
【００９４】畳み込み符号化器２０１の排他的論理和回
路２１１，２１３，２１５は、畳み込み符号化器１１の
排他的論理和回路２１，２２，２５と、そして畳み込み
符号化器２０１のシフトレジスタ２１２，２１４は、畳
み込み符号化器１１のシフトレジスタ２３，２４と、基
本的に同様に動作するので、ここでは、畳み込み符号化
器２０１の動作の詳細な説明は省略するが、畳み込み符
号化器２０１において、符号化率が２／３の畳み込み符
号化処理が実行され、入力された２ビットのデータが、
３ビットの符号に変換される。
路２１１，２１３，２１５は、畳み込み符号化器１１の
排他的論理和回路２１，２２，２５と、そして畳み込み
符号化器２０１のシフトレジスタ２１２，２１４は、畳
み込み符号化器１１のシフトレジスタ２３，２４と、基
本的に同様に動作するので、ここでは、畳み込み符号化
器２０１の動作の詳細な説明は省略するが、畳み込み符
号化器２０１において、符号化率が２／３の畳み込み符
号化処理が実行され、入力された２ビットのデータが、
３ビットの符号に変換される。
【００９５】図１５は、インタリーバ２０２の構成例を
示している。入力データ保持メモリ２２１には、畳み込
み符号化器２０１からのデータが入力される。入力デー
タ保持メモリ２２１は、入力されたデータを記憶し、記
憶したデータを所定のタイミングでデータ置換回路２２
２に出力する。データ置換回路２２２は、入力データ保
持メモリ２２１から入力されたデータを、置換データRO
M２２３に記憶されている乱数情報に基づいてインタリ
ーブし、出力データ保持メモリ２２４に出力する。出力
データ保持メモリ２２４は、データ置換回路２２２から
のデータを記憶し、記憶したデータを所定のタイミング
で畳み込み符号化器２０３に出力する。
示している。入力データ保持メモリ２２１には、畳み込
み符号化器２０１からのデータが入力される。入力デー
タ保持メモリ２２１は、入力されたデータを記憶し、記
憶したデータを所定のタイミングでデータ置換回路２２
２に出力する。データ置換回路２２２は、入力データ保
持メモリ２２１から入力されたデータを、置換データRO
M２２３に記憶されている乱数情報に基づいてインタリ
ーブし、出力データ保持メモリ２２４に出力する。出力
データ保持メモリ２２４は、データ置換回路２２２から
のデータを記憶し、記憶したデータを所定のタイミング
で畳み込み符号化器２０３に出力する。
【００９６】インタリーバ２０２の入力データ保持メモ
リ２２１乃至出力データ保持メモリ２２４は、それぞれ
対応するインタリーバ１２の入力データ保持メモリ３１
乃至出力データ保持メモリ３４と基本的に同様に動作す
るので、ここでは、インタリーバ２０２の動作の詳細な
説明は省略するが、インタリーバ２０２においては、イ
ンタリーブ処理が実行され、畳み込み符号化器２０１か
ら入力されたデータが、インタリーブされる。
リ２２１乃至出力データ保持メモリ２２４は、それぞれ
対応するインタリーバ１２の入力データ保持メモリ３１
乃至出力データ保持メモリ３４と基本的に同様に動作す
るので、ここでは、インタリーバ２０２の動作の詳細な
説明は省略するが、インタリーバ２０２においては、イ
ンタリーブ処理が実行され、畳み込み符号化器２０１か
ら入力されたデータが、インタリーブされる。
【００９７】図１６は、畳み込み符号化器２０３の構成
例を示している。入力端子Ｉ231から入力されたデータ
は、排他的論理和回路２３１に入力される。入力端子Ｉ
232から入力されるデータは、そのまま出力端子Ｏ231か
ら出力されるとともに、排他的論理和回路２３１に入力
される。入力端子Ｉ233から入力されたデータは、その
まま出力端子Ｏ232から出力されるとともに、排他的論
理和回路２３１に入力される。
例を示している。入力端子Ｉ231から入力されたデータ
は、排他的論理和回路２３１に入力される。入力端子Ｉ
232から入力されるデータは、そのまま出力端子Ｏ231か
ら出力されるとともに、排他的論理和回路２３１に入力
される。入力端子Ｉ233から入力されたデータは、その
まま出力端子Ｏ232から出力されるとともに、排他的論
理和回路２３１に入力される。
【００９８】排他的論理和回路２３１は、入力端子Ｉ23
1，Ｉ232，Ｉ233から入力されるデータを用いて排他的
論理和演算を実行し、演算結果を出力端子Ｏ233を介し
て出力するとともに、シフトレジスタ２３２に出力す
る。シフトレジスタ２３２は、排他的論理和回路２３１
からのデータを記憶し、記憶したデータをクロックに同
期して排他的論理和回路２３１に出力する。
1，Ｉ232，Ｉ233から入力されるデータを用いて排他的
論理和演算を実行し、演算結果を出力端子Ｏ233を介し
て出力するとともに、シフトレジスタ２３２に出力す
る。シフトレジスタ２３２は、排他的論理和回路２３１
からのデータを記憶し、記憶したデータをクロックに同
期して排他的論理和回路２３１に出力する。
【００９９】出力端子Ｏ231乃至Ｏ233から出力されるデ
ータは、伝送媒体２を介して、受信装置３に伝送され
る。
ータは、伝送媒体２を介して、受信装置３に伝送され
る。
【０１００】畳み込み符号化器２０３の排他的論理和回
路２３１は、畳み込み符号化器１１の排他的論理和回路
２１，２２，２５と、そして畳み込み符号化器２０３の
シフトレジスタ２３２は、畳み込み符号化器１１のシフ
トレジスタ２３，２４と、基本的に同様に動作するの
で、ここでは、畳み込み符号化器２０３の動作の詳細な
説明は省略するが、畳み込み符号化器２０３において、
符号化率が１（＝３／３）の畳み込み符号化処理が行わ
れ、入力された３ビットのデータは、３ビットの符号に
変換される。
路２３１は、畳み込み符号化器１１の排他的論理和回路
２１，２２，２５と、そして畳み込み符号化器２０３の
シフトレジスタ２３２は、畳み込み符号化器１１のシフ
トレジスタ２３，２４と、基本的に同様に動作するの
で、ここでは、畳み込み符号化器２０３の動作の詳細な
説明は省略するが、畳み込み符号化器２０３において、
符号化率が１（＝３／３）の畳み込み符号化処理が行わ
れ、入力された３ビットのデータは、３ビットの符号に
変換される。
【０１０１】以上のように、内符号を行う畳み込み符号
化器２０３が符号化率が１（＝３／３）の畳み込み符号
化処理を実行し、符号化装置２００に入力されたデータ
に対して、符号化率が２／３（＝（２／３）×（３／
３））、すなわち、符号化率がｂ／（ｂ＋１）の畳み込
み符号化演算が行われるようにしたので、畳み込み符号
化器２０３からの符号が１個の伝送シンボルにマッピン
グされる。
化器２０３が符号化率が１（＝３／３）の畳み込み符号
化処理を実行し、符号化装置２００に入力されたデータ
に対して、符号化率が２／３（＝（２／３）×（３／
３））、すなわち、符号化率がｂ／（ｂ＋１）の畳み込
み符号化演算が行われるようにしたので、畳み込み符号
化器２０３からの符号が１個の伝送シンボルにマッピン
グされる。
【０１０２】図１７は、符号化装置２００により符号化
されたデータを復号する復号装置２５０の構成例を表し
ている。軟出力復号回路２５１乃至インタリーバ２５４
は、図６の復号装置５０の軟出力復号装置５１乃至イン
タリーバ５４と基本的に同様の構成を有するので、その
詳細な説明は省略するが、復号装置２５０には、１個の
伝送シンボルが入力され、それに対して復号処理が実行
される。
されたデータを復号する復号装置２５０の構成例を表し
ている。軟出力復号回路２５１乃至インタリーバ２５４
は、図６の復号装置５０の軟出力復号装置５１乃至イン
タリーバ５４と基本的に同様の構成を有するので、その
詳細な説明は省略するが、復号装置２５０には、１個の
伝送シンボルが入力され、それに対して復号処理が実行
される。
【０１０３】以上のように、１個の伝送シンボルのみが
入力され、それに対して復号処理が実行されるので、復
号装置２５０の構成は、図１２の復号装置５０に比べ、
簡単なる。
入力され、それに対して復号処理が実行されるので、復
号装置２５０の構成は、図１２の復号装置５０に比べ、
簡単なる。
【０１０４】図１７は、符号化装置２００により符号化
されたデータを復号する復号装置２５０の構成例を表し
ている。内符号を復号する軟出力復号回路２５１には、
符号化装置２００から伝送されてきたデータ（符号化装
置２００の多値変調マッピング回路２０４から出力され
た、３ビットのデータが信号点としてマッピングされて
る伝送シンボル）が入力されるが、このデータは、伝送
時に発生したノイズを含んでおり、アナログ化された軟
入力となっている。軟出力復号回路２５１にはまた、イ
ンタリーバ２５４からのデータ（軟入力）が入力され
る。
されたデータを復号する復号装置２５０の構成例を表し
ている。内符号を復号する軟出力復号回路２５１には、
符号化装置２００から伝送されてきたデータ（符号化装
置２００の多値変調マッピング回路２０４から出力され
た、３ビットのデータが信号点としてマッピングされて
る伝送シンボル）が入力されるが、このデータは、伝送
時に発生したノイズを含んでおり、アナログ化された軟
入力となっている。軟出力復号回路２５１にはまた、イ
ンタリーバ２５４からのデータ（軟入力）が入力され
る。
【０１０５】軟出力復号回路２５１は、入力された、符
号化装置２００から伝送されてきた軟入力、またはイン
タリーバ２５４からの軟入力が、１である確立または０
である確率を算出し、算出結果（軟出力）をデインタリ
ーバ２５２に出力する。
号化装置２００から伝送されてきた軟入力、またはイン
タリーバ２５４からの軟入力が、１である確立または０
である確率を算出し、算出結果（軟出力）をデインタリ
ーバ２５２に出力する。
【０１０６】デインタリーバ２５２に入力される、軟出
力復号回路２５１からの軟出力は、符号化装置２００の
インタリーバ２０２によりインタリーブされたデータに
対応している。そこで、デインタリーバ２５２は、符号
化装置２００のインタリーバ２０２によりインタリーブ
されたデータを、元の状態（データの各ビットが、イン
タリーブされる前の順番で配列されている状態）になる
ように、軟出力復号回路２５１からのデータをデインタ
リーブする。
力復号回路２５１からの軟出力は、符号化装置２００の
インタリーバ２０２によりインタリーブされたデータに
対応している。そこで、デインタリーバ２５２は、符号
化装置２００のインタリーバ２０２によりインタリーブ
されたデータを、元の状態（データの各ビットが、イン
タリーブされる前の順番で配列されている状態）になる
ように、軟出力復号回路２５１からのデータをデインタ
リーブする。
【０１０７】外符号を復号する軟出力復号回路２５３
は、デインタリーバ２５２からのデータ（軟入力）か
ら、それが１である確率または０である確率を算出し、
算出結果（軟出力）をインタリーバ２５４に出力する。
軟出力復号回路２５３はまた、算出結果に基づいて、デ
インタリーバ２５２からのデータが１であるかまたは０
であるかを判定し、判定結果（１または０）を出力す
る。
は、デインタリーバ２５２からのデータ（軟入力）か
ら、それが１である確率または０である確率を算出し、
算出結果（軟出力）をインタリーバ２５４に出力する。
軟出力復号回路２５３はまた、算出結果に基づいて、デ
インタリーバ２５２からのデータが１であるかまたは０
であるかを判定し、判定結果（１または０）を出力す
る。
【０１０８】インタリーバ２５４は、デインタリーバ２
５２によりデインタリーブされる前の状態に戻すよう
に、軟出力復号回路２５３からの軟出力をインタリーブ
し、軟出力復号回路２５１に出力する。
５２によりデインタリーブされる前の状態に戻すよう
に、軟出力復号回路２５３からの軟出力をインタリーブ
し、軟出力復号回路２５１に出力する。
【０１０９】次に、復号装置２５０の動作について説明
する。軟出力復号回路２５１には、符号化装置２００の
多値変調マッピング回路２０４から出力されるデータ
（３ビットのデータが信号点としてマッピングされてる
伝送シンボル）が入力される。すなわち、３ビットのデ
ータに対応する３個の軟入力が順次入力される。軟出力
復号回路２５１は、３個の軟入力が入力されると、それ
らが１または０である確率を、それぞれ算出し、算出結
果（軟出力）をデインタリーバ２５２に出力する。
する。軟出力復号回路２５１には、符号化装置２００の
多値変調マッピング回路２０４から出力されるデータ
（３ビットのデータが信号点としてマッピングされてる
伝送シンボル）が入力される。すなわち、３ビットのデ
ータに対応する３個の軟入力が順次入力される。軟出力
復号回路２５１は、３個の軟入力が入力されると、それ
らが１または０である確率を、それぞれ算出し、算出結
果（軟出力）をデインタリーバ２５２に出力する。
【０１１０】デインタリーバ２５２は、符号化装置２０
０のインタリーバ２０２によりインタリーブされる前の
順番、すなわち、畳み込み符号化器２０１により符号化
されたときのビット配列に戻すように、軟出力復号回路
２５１からの軟出力をデインタリーブする。
０のインタリーバ２０２によりインタリーブされる前の
順番、すなわち、畳み込み符号化器２０１により符号化
されたときのビット配列に戻すように、軟出力復号回路
２５１からの軟出力をデインタリーブする。
【０１１１】軟出力復号回路２５３は、デインタリーバ
２５２からの軟出力が、１である確率または０である確
率を算出するとともに、その確率の算出回数をカウント
する。軟出力復号回路２５３は、カウントした算出回数
が所定の回数になったか否かを判定し、所定の回数にな
っていないと判定した場合、算出結果をインタリーバ２
５４に出力する（戻す）。
２５２からの軟出力が、１である確率または０である確
率を算出するとともに、その確率の算出回数をカウント
する。軟出力復号回路２５３は、カウントした算出回数
が所定の回数になったか否かを判定し、所定の回数にな
っていないと判定した場合、算出結果をインタリーバ２
５４に出力する（戻す）。
【０１１２】インタリーバ２５４は、軟出力復号回路２
５３からのデータに対して、インタリーブ処理を施し、
軟出力復号回路２５１に出力する（戻す）。
５３からのデータに対して、インタリーブ処理を施し、
軟出力復号回路２５１に出力する（戻す）。
【０１１３】軟出力復号回路２５１は、このように、イ
ンタリーバ２５４から軟入力が入力された場合、入力さ
れた軟入力が１である確率または０である確率を再び算
出し、デインタリーバ２５２に出力する。デインタリー
バ２５２は、入力されたデータに対して、デインタリー
ブ処理を施し、軟出力復号回路２５３に出力する。すな
わち、軟出力復号回路２５３が、カウントした算出回数
が所定の回数になったと判定するまで、上述した軟出力
復号回路２５１乃至インタリーバ２５４における処理が
繰り返し実行される。
ンタリーバ２５４から軟入力が入力された場合、入力さ
れた軟入力が１である確率または０である確率を再び算
出し、デインタリーバ２５２に出力する。デインタリー
バ２５２は、入力されたデータに対して、デインタリー
ブ処理を施し、軟出力復号回路２５３に出力する。すな
わち、軟出力復号回路２５３が、カウントした算出回数
が所定の回数になったと判定するまで、上述した軟出力
復号回路２５１乃至インタリーバ２５４における処理が
繰り返し実行される。
【０１１４】軟出力復号回路２５３が、カウントした算
出回数が所定の回数になったと判定した場合、その算出
結果（１である確率または０である確率）に基づいて、
軟判定を行い、その判定結果を出力する。すなわち、１
である確率が高い場合（０である確率が低い場合）、軟
出力復号回路２５３は、１を出力し、また、０である確
率が高い場合（１である確率が低い場合）、０を出力す
る。
出回数が所定の回数になったと判定した場合、その算出
結果（１である確率または０である確率）に基づいて、
軟判定を行い、その判定結果を出力する。すなわち、１
である確率が高い場合（０である確率が低い場合）、軟
出力復号回路２５３は、１を出力し、また、０である確
率が高い場合（１である確率が低い場合）、０を出力す
る。
【０１１５】以上のようにして、復号装置２５０に入力
されたデータが復号されるが、このように、１個の伝送
シンボルのみが入力され、それに対して復号処理が実行
されるので、復号装置２５０の構成は、例えば、図１２
の復号装置５０に比べ、簡単になる。
されたデータが復号されるが、このように、１個の伝送
シンボルのみが入力され、それに対して復号処理が実行
されるので、復号装置２５０の構成は、例えば、図１２
の復号装置５０に比べ、簡単になる。
【０１１６】図１８は、符号化装置２００の第２の実施
の形態の構成例を表している。この符号化装置には、図
１３の符号化装置２００の畳み込み符号化器２０１に代
えて、畳み込み符号化器３０１が設けられ、インタリー
バ２０２に代えて、２個のインタリーバ３０２−１，３
０２−２が設けられている。
の形態の構成例を表している。この符号化装置には、図
１３の符号化装置２００の畳み込み符号化器２０１に代
えて、畳み込み符号化器３０１が設けられ、インタリー
バ２０２に代えて、２個のインタリーバ３０２−１，３
０２−２が設けられている。
【０１１７】図１９は、畳み込み符号化器３０１の構成
例を表している。入力端子Ｉ311から入力されるデータ
は、そのまま出力端子Ｏ311を介してインタリーバ３０
２−１に出力されるとともに、排他的論理和回路３１２
に入力される。入力端子Ｉ312から入力されるデータ
は、シフトレジスタ３１１、および排他的論理和回路３
１５，３１６に入力される。
例を表している。入力端子Ｉ311から入力されるデータ
は、そのまま出力端子Ｏ311を介してインタリーバ３０
２−１に出力されるとともに、排他的論理和回路３１２
に入力される。入力端子Ｉ312から入力されるデータ
は、シフトレジスタ３１１、および排他的論理和回路３
１５，３１６に入力される。
【０１１８】シフトレジスタ３１１は、入力端子Ｉ312
から入力されるデータを記憶し、記憶したデータをクロ
ックに同期して排他的論理和回路３１２に出力する。排
他的論理和回路３１２は、入力端子Ｉ311およびシフト
レジスタ３１１からのデータを用いて、排他的論理和演
算を実行し、演算結果をシフトレジスタ３１３および排
他的論理和回路３１５に出力する。
から入力されるデータを記憶し、記憶したデータをクロ
ックに同期して排他的論理和回路３１２に出力する。排
他的論理和回路３１２は、入力端子Ｉ311およびシフト
レジスタ３１１からのデータを用いて、排他的論理和演
算を実行し、演算結果をシフトレジスタ３１３および排
他的論理和回路３１５に出力する。
【０１１９】シフトレジスタ３１３は、排他的論理和回
路３１２からのデータを記憶し、記憶したデータをクロ
ックに同期して排他的論理和回路３１４，３１６に出力
する。排他的論理和回路３１４は、シフトレジスタ３１
３および排他的論理和回路３１５からのデータを用い
て、排他的論理和演算を実行し、演算結果を出力端子Ｏ
312を介して、インタリーバ３０２−２に出力する。
路３１２からのデータを記憶し、記憶したデータをクロ
ックに同期して排他的論理和回路３１４，３１６に出力
する。排他的論理和回路３１４は、シフトレジスタ３１
３および排他的論理和回路３１５からのデータを用い
て、排他的論理和演算を実行し、演算結果を出力端子Ｏ
312を介して、インタリーバ３０２−２に出力する。
【０１２０】排他的論理和回路３１５は、入力端子Ｉ31
2および排他的論理和回路３１２からのデータ用いて、
排他的論理和演算を実行し、演算結果を排他的論理和回
路３１４に出力する。排他的論理和回路３１６は、入力
端子Ｉ312およびシフトレジスタ３１３からのデータを
用いて、排他的論理和演算を実行し、演算結果を出力端
子Ｏ313を介して、シフトレジスタ３０２−２に出力す
る。
2および排他的論理和回路３１２からのデータ用いて、
排他的論理和演算を実行し、演算結果を排他的論理和回
路３１４に出力する。排他的論理和回路３１６は、入力
端子Ｉ312およびシフトレジスタ３１３からのデータを
用いて、排他的論理和演算を実行し、演算結果を出力端
子Ｏ313を介して、シフトレジスタ３０２−２に出力す
る。
【０１２１】インタリーバ３０１−１は、畳み込み符号
化装置３０１の出力端子Ｏ311からのデータをインタリ
ーブし、畳み込み符号化器２０３に出力する。インタリ
ーバ３０２−２は、畳み込み符号化器３０１の出力端子
Ｏ312，Ｏ313からのデータをインタリーブし、畳み込み
符号化器２０３に出力する。
化装置３０１の出力端子Ｏ311からのデータをインタリ
ーブし、畳み込み符号化器２０３に出力する。インタリ
ーバ３０２−２は、畳み込み符号化器３０１の出力端子
Ｏ312，Ｏ313からのデータをインタリーブし、畳み込み
符号化器２０３に出力する。
【０１２２】符号化装置２００の第２の実施の形態にお
いても、第１の実施の形態における場合と同様に、入力
されるデータに対して、符号化率が２／３の縦列連接畳
み込み演算が行われ、演算結果が１個の８PSK変調方式
の伝送シンボルにマッピングされる。
いても、第１の実施の形態における場合と同様に、入力
されるデータに対して、符号化率が２／３の縦列連接畳
み込み演算が行われ、演算結果が１個の８PSK変調方式
の伝送シンボルにマッピングされる。
【０１２３】ところで、符号化装置２００の第２の実施
の形態において、畳み込み符号化器３０１の入力端子Ｉ
311，Ｉ312のいずれか一方、例えば、入力端子Ｉ311か
らのデータを０に固定し、畳み込み符号化器３０１の構
成を、あたかも図２０のようにして、その符号化率を１
／２になるようにし、かつ、畳み込み符号化器２０３
（図１６）の入力端子Ｉ231からのデータを０に固定
し、畳み込み符号化器２０３の構成を、あたかも図２１
に示すようにして、その符号化率を２／３になるように
することにより、図２の符号化装置１０と同じ符号化率
（＝１／３）で符号化を行うことができる。また、この
とき、図２０の畳み込み符号化器３０１のトリレスは、
図２２に示すようになるが、これは、図１９の畳み込み
符号化器３０１の、図２３に示すトリレスの一部（図２
３中、実線部が、図２２のトリレス部分）となる。同様
に、図２１の畳み込み符号化器２０３のトリレスも、図
１６の畳み込み符号化器２０３のトリレスの一部とな
る。すなわち、このことより、図１８の符号化装置２０
０において、その符号化率が、２／３から１／３へ、ま
たは１／３から２／３へ変更されて符号化されても、１
式の復号装置で、それを復号することができる。
の形態において、畳み込み符号化器３０１の入力端子Ｉ
311，Ｉ312のいずれか一方、例えば、入力端子Ｉ311か
らのデータを０に固定し、畳み込み符号化器３０１の構
成を、あたかも図２０のようにして、その符号化率を１
／２になるようにし、かつ、畳み込み符号化器２０３
（図１６）の入力端子Ｉ231からのデータを０に固定
し、畳み込み符号化器２０３の構成を、あたかも図２１
に示すようにして、その符号化率を２／３になるように
することにより、図２の符号化装置１０と同じ符号化率
（＝１／３）で符号化を行うことができる。また、この
とき、図２０の畳み込み符号化器３０１のトリレスは、
図２２に示すようになるが、これは、図１９の畳み込み
符号化器３０１の、図２３に示すトリレスの一部（図２
３中、実線部が、図２２のトリレス部分）となる。同様
に、図２１の畳み込み符号化器２０３のトリレスも、図
１６の畳み込み符号化器２０３のトリレスの一部とな
る。すなわち、このことより、図１８の符号化装置２０
０において、その符号化率が、２／３から１／３へ、ま
たは１／３から２／３へ変更されて符号化されても、１
式の復号装置で、それを復号することができる。
【０１２４】また、図２１の畳み込み符号化器２０３の
出力端子Ｏ232からの出力を０に固定し（パンクチャ
し）、畳み込み符号化器２０３の構成を、あたかも図２
４に示すようにして、その符号化率を１（＝２／２）に
することもできる。この場合のトレリスは、図２１の畳
み込み符号化器２０３のトレリスの一部となるので、図
２０の畳み込み符号化器３０１と図２４の畳み込み符号
化器２０３を利用した図１８の符号化装置２００により
符号化されたデータも、図２の符号化装置１０において
符号化されたデータを復号する復号装置により復号され
る。
出力端子Ｏ232からの出力を０に固定し（パンクチャ
し）、畳み込み符号化器２０３の構成を、あたかも図２
４に示すようにして、その符号化率を１（＝２／２）に
することもできる。この場合のトレリスは、図２１の畳
み込み符号化器２０３のトレリスの一部となるので、図
２０の畳み込み符号化器３０１と図２４の畳み込み符号
化器２０３を利用した図１８の符号化装置２００により
符号化されたデータも、図２の符号化装置１０において
符号化されたデータを復号する復号装置により復号され
る。
【０１２５】以上のように、図１８の符号化装置２００
において、その畳み込み符号化器３０１または畳み込み
符号化２０３の符号化率が変更されて符号化されても、
その符号は、１式の復号装置に復号される。
において、その畳み込み符号化器３０１または畳み込み
符号化２０３の符号化率が変更されて符号化されても、
その符号は、１式の復号装置に復号される。
【０１２６】以上においては、外符号の符号化率が２／
３であり、内符号の符号化率が１（＝３／３）である場
合を例として説明したが、例えば、外符号の符号化率を
２／４とし、内符号の符号化率を４／３とするようにし
て（符号化率を１以上にして）、符号化装置全体として
の符号化率をｂ／（ｂ＋１）（＝２／３）とする場合に
も応用することができる。
３であり、内符号の符号化率が１（＝３／３）である場
合を例として説明したが、例えば、外符号の符号化率を
２／４とし、内符号の符号化率を４／３とするようにし
て（符号化率を１以上にして）、符号化装置全体として
の符号化率をｂ／（ｂ＋１）（＝２／３）とする場合に
も応用することができる。
【０１２７】また、図１３の符号化装置２００におい
て、インタリーバ２０２および畳み込み符号化器２０３
がそれぞれ複数段設けられている場合においても、畳み
込み符号化器２０１および複数段設けられた畳み込み符
号化器２０３のうち、少なくとも１個の畳み込み符号化
器の符号化率を１以上にすることにより、本発明を利用
することができる。さらに、複数段設けられた畳み込み
符号化器２０３の符号化率がそれぞれ異なる場合におい
ても本発明を利用することができる。
て、インタリーバ２０２および畳み込み符号化器２０３
がそれぞれ複数段設けられている場合においても、畳み
込み符号化器２０１および複数段設けられた畳み込み符
号化器２０３のうち、少なくとも１個の畳み込み符号化
器の符号化率を１以上にすることにより、本発明を利用
することができる。さらに、複数段設けられた畳み込み
符号化器２０３の符号化率がそれぞれ異なる場合におい
ても本発明を利用することができる。
【０１２８】また、以上においては、８PSK変調方式の
伝送シンボルに符号化されたデータをマッピングする場
合を例として説明したが、符号化装置全体の符号化率を
３／４とし、１６QAM変調方式の伝送シンボルにマッピ
ングする場合など、他の多値変調を利用した場合にも応
用することができる。
伝送シンボルに符号化されたデータをマッピングする場
合を例として説明したが、符号化装置全体の符号化率を
３／４とし、１６QAM変調方式の伝送シンボルにマッピ
ングする場合など、他の多値変調を利用した場合にも応
用することができる。
【０１２９】上述した一連の処理は、ハードウエアによ
り実行させることもできるが、ソフトウエアにより実行
させることもできる。一連の処理をソフトウエアにより
実行する符号化装置について、図２５を参照して説明す
る。
り実行させることもできるが、ソフトウエアにより実行
させることもできる。一連の処理をソフトウエアにより
実行する符号化装置について、図２５を参照して説明す
る。
【０１３０】図２５の符号化装置５０１は、例えばコン
ピュータで構成される。CPU（Central Processing Uni
t）５１１にはバス５１５を介して入出力インタフェー
ス５１６が接続されており、CPU５１１は、入出力イン
タフェース５１６を介して、ユーザから、キーボード、
マウスなどよりなる入力部５１８から指令が入力される
と、提供媒体、すなわち、例えば、ROM（Read Only Mem
ory）５１２、ハードディスク５１４、若しくはドライ
ブ５２０に装着される磁気ディスク５３１、光ディスク
５３２、光磁気ディスク５３３などの記録媒体、または
衛星若しくはネットワークなどから転送され、通信部１
９を介して受信されてハードディスク５１４に格納され
ているプログラムを、RAM（Random Access Memory）５
１３にロードして実行する。さらに、CPU５１１は、そ
の処理結果を、例えば、入出力インタフェース５１６を
介して、LCD（Liquid Crystal Display）などよりなる
表示部５１７に必要に応じて出力する。
ピュータで構成される。CPU（Central Processing Uni
t）５１１にはバス５１５を介して入出力インタフェー
ス５１６が接続されており、CPU５１１は、入出力イン
タフェース５１６を介して、ユーザから、キーボード、
マウスなどよりなる入力部５１８から指令が入力される
と、提供媒体、すなわち、例えば、ROM（Read Only Mem
ory）５１２、ハードディスク５１４、若しくはドライ
ブ５２０に装着される磁気ディスク５３１、光ディスク
５３２、光磁気ディスク５３３などの記録媒体、または
衛星若しくはネットワークなどから転送され、通信部１
９を介して受信されてハードディスク５１４に格納され
ているプログラムを、RAM（Random Access Memory）５
１３にロードして実行する。さらに、CPU５１１は、そ
の処理結果を、例えば、入出力インタフェース５１６を
介して、LCD（Liquid Crystal Display）などよりなる
表示部５１７に必要に応じて出力する。
【０１３１】以下に、ハードディスク５１４に格納され
ているプログラムをRAM５１３にロードすることで実行
されるCPU５１１の動作を、図２６のフローチャートを
参照して説明する。ステップＳ１において、CPU５１１
は、例えば、通信部５１９を介して受信され、ハードデ
ィスク５１４に記録されているデータを読み出し、符号
化率が２／３の畳み込み符号化処理（外符号）を実行
し、例えば、２ビットのデータを３ビットの符号に変換
する。ステップＳ２において、CPU５１１は、ステップ
Ｓ１で畳み込み符号化処理を施したデータをインタリー
ブする。
ているプログラムをRAM５１３にロードすることで実行
されるCPU５１１の動作を、図２６のフローチャートを
参照して説明する。ステップＳ１において、CPU５１１
は、例えば、通信部５１９を介して受信され、ハードデ
ィスク５１４に記録されているデータを読み出し、符号
化率が２／３の畳み込み符号化処理（外符号）を実行
し、例えば、２ビットのデータを３ビットの符号に変換
する。ステップＳ２において、CPU５１１は、ステップ
Ｓ１で畳み込み符号化処理を施したデータをインタリー
ブする。
【０１３２】ステップＳ３において、CPU５１１は、ス
テップＳ２でインタリーブしたデータに対して、符号化
率が３／３の畳み込み符号化処理（内符号）を実行し、
例えば、３ビットのデータを３ビットの符号に変換す
る。ステップＳ４において、CPU５１１は、ステップＳ
３で畳み込み符号化処理を施したデータ（例えば、３ビ
ットの符号）を、１個の伝送シンボルにマッピングす
る。
テップＳ２でインタリーブしたデータに対して、符号化
率が３／３の畳み込み符号化処理（内符号）を実行し、
例えば、３ビットのデータを３ビットの符号に変換す
る。ステップＳ４において、CPU５１１は、ステップＳ
３で畳み込み符号化処理を施したデータ（例えば、３ビ
ットの符号）を、１個の伝送シンボルにマッピングす
る。
【０１３３】すなわち、この例の場合、符号化率が１
（＝３／３）の畳み込み符号化処理を実行し（ステップ
Ｓ３）、入力されたデータに対して、全体としての符号
化率が２／３（＝（２／３）×（３／３））、すなわ
ち、符号化率がｂ／（ｂ＋１）の畳み込み符号化処理を
行うようにしたので、符号が１個の伝送シンボルにマッ
ピングされる。
（＝３／３）の畳み込み符号化処理を実行し（ステップ
Ｓ３）、入力されたデータに対して、全体としての符号
化率が２／３（＝（２／３）×（３／３））、すなわ
ち、符号化率がｂ／（ｂ＋１）の畳み込み符号化処理を
行うようにしたので、符号が１個の伝送シンボルにマッ
ピングされる。
【０１３４】ステップＳ４でマッピングされたデータ
は、そのまま又は一旦ハードディスク５１４等に記録さ
れた後、所望のタイミングで読み出され、通信部５１９
を介して送信される。
は、そのまま又は一旦ハードディスク５１４等に記録さ
れた後、所望のタイミングで読み出され、通信部５１９
を介して送信される。
【０１３５】なお、本明細書において、システムとは、
複数の装置により構成される装置全体を表すものであ
る。
複数の装置により構成される装置全体を表すものであ
る。
【０１３６】
【発明の効果】請求項１に記載の符号化装置、請求項４
に記載の符号化方法、および請求項５に記載の提供媒体
によれば、（ｂ＋１）ビットの外符号を、（ｂ＋１）ビ
ット以下のビット数の内符号に変換するようにしたの
で、復号装置の構成を簡単にすることができる。
に記載の符号化方法、および請求項５に記載の提供媒体
によれば、（ｂ＋１）ビットの外符号を、（ｂ＋１）ビ
ット以下のビット数の内符号に変換するようにしたの
で、復号装置の構成を簡単にすることができる。
【０１３７】請求項７に記載の符号化装置、請求項９に
記載の符号化方法、および請求項１２に記載の提供媒体
によれば、少なくとも１回は、１以上の符号化率で畳み
込み符号化処理を施すようにしたので、復号装置の構成
を簡単にすることができる。
記載の符号化方法、および請求項１２に記載の提供媒体
によれば、少なくとも１回は、１以上の符号化率で畳み
込み符号化処理を施すようにしたので、復号装置の構成
を簡単にすることができる。
【図１】デジタルデータ伝送システムを説明する図であ
る。
る。
【図２】符号化装置１０の構成例を示すブロック図であ
る。
る。
【図３】図２の畳み込み符号化器１１の構成例を示すブ
ロック図である。
ロック図である。
【図４】図２のインタリーバ１２の構成例を示すブロッ
ク図である。
ク図である。
【図５】図２の畳み込み符号化器１３の構成例を示すブ
ロック図である。
ロック図である。
【図６】復号装置５０の構成例を示すブロック図であ
る。
る。
【図７】符号化装置１０の他の構成例を示すブロック図
である。
である。
【図８】縦列連接符号化と多値変調を利用した符号化装
置の符号化率を説明する図である。
置の符号化率を説明する図である。
【図９】図７の畳み込み符号化器１０１の構成例を示す
ブロック図である。
ブロック図である。
【図１０】図７のインタリーバ１０２の構成例を示すブ
ロック図である。
ロック図である。
【図１１】図７の畳み込み符号化器１０３の構成例を示
すブロック図である。
すブロック図である。
【図１２】復号装置５０の他の構成例を示すブロック図
である。
である。
【図１３】本発明の符号化装置２００の第１の実施の形
態の構成例を示すブロック図である。
態の構成例を示すブロック図である。
【図１４】図１３の畳み込み符号化器２０１の構成例を
示すブロック図である。
示すブロック図である。
【図１５】図１３のインタリーバ２０２の構成例を示す
ブロック図である。
ブロック図である。
【図１６】図１３の畳み込み符号化器２０３の構成例を
示すブロック図である。
示すブロック図である。
【図１７】本発明を適用した復号装置２５０の構成例を
示すブロック図である。
示すブロック図である。
【図１８】符号化装置２００の第２の実施の形態の構成
例を示すブロック図である。
例を示すブロック図である。
【図１９】図１８の畳み込み符号化器３０１の構成例を
示すブロック図である。
示すブロック図である。
【図２０】図１８の畳み込み符号化器３０１の他の構成
例を示すブロック図である。
例を示すブロック図である。
【図２１】図１８の畳み込み符号化器２０３の他の構成
例を示すブロック図である。
例を示すブロック図である。
【図２２】図２０の畳み込み符号化器３０１のトレリス
を示す図である。
を示す図である。
【図２３】図１９の畳み込み符号化器３０１のトレリス
を示す図である。
を示す図である。
【図２４】図１８の畳み込み符号化器２０３の他の構成
例を示すブロック図である。
例を示すブロック図である。
【図２５】パーソナルコンピュータ５０１の構成例を示
すブロック図である。
すブロック図である。
【図２６】パーソナルコンピュータ５０１のCPU５１１
の動作を説明するフローチャートである。
の動作を説明するフローチャートである。
２００ 符号化装置， ２０１ 畳み込み符号化器，
２０２ インタリーバ， ２０３ 畳み込み符号化器，
２０４ 多値変調マッピング回路， ２５０復号装
置， ２５１ 軟出力復号回路， ２５２ デインタリ
ーバ， ２５３軟出力復号回路， ２５４ インタリー
バ， ３０１ 畳み込み符号化器，３０２ インタリー
バ
２０２ インタリーバ， ２０３ 畳み込み符号化器，
２０４ 多値変調マッピング回路， ２５０復号装
置， ２５１ 軟出力復号回路， ２５２ デインタリ
ーバ， ２５３軟出力復号回路， ２５４ インタリー
バ， ３０１ 畳み込み符号化器，３０２ インタリー
バ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 雅之 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5J065 AC02 AC03 AD10 AF03 AG06 AH04 AH05 AH06 AH07 AH16 AH19 AH21 AH22 5K004 AA05 FA06 FD05
Claims (13)
- 【請求項１】 入力されたｂビットのデータを、（ｂ＋
１）ビットの外符号に変換する第１の変換手段と、 前記第１の変換手段により変換された、前記外符号をイ
ンタリーブするインタリーブ手段と、 前記インタリーブ手段によりインタリーブされた、前記
第１の変換手段により変換された（ｂ＋１）ビットの前
記外符号を、（ｂ＋１）ビット以下のビット数の内符号
に変換する第２の変換手段と、 前記第２の変換手段により変換された前記内符号を、所
定の変調方式の１個の伝送シンボルにマッピングするマ
ッピング手段とを備えることを特徴とする符号化装置。 - 【請求項２】 前記第１の変換手段に入力されたｂビッ
トのデータのうち、所定のビットのデータを０に固定
し、 前記第２の変換手段に入力される、前記インタリーブ手
段によりインタリーブされた（ｂ＋１）ビットの前記外
符号のうち、所定のビットを０の値に固定することを特
徴とする請求項１に記載の符号化装置。 - 【請求項３】 前記第１の変換手段により変換された、
（ｂ＋１）ビットの前記外符号のうち、所定のビットを
０に固定し、 前記第２の変換手段により変換された、（ｂ＋１）ビッ
トまたはそれ以下のビットの前記内符号のうち、所定の
ビットのデータを０に固定することを特徴とする符号化
装置。 - 【請求項４】 入力されるｂビットのデータを、（ｂ＋
１）ビットの外符号に変換する第１の変換ステップと、 前記第１の変換ステップで変換された、前記外符号をイ
ンタリーブするインタリーブステップと、 前記インタリーブステップでインタリーブされた、前記
第１の変換ステップで変換された（ｂ＋１）ビットの前
記外符号を、（ｂ＋１）ビット以下のビット数の内符号
に変換する第２の変換ステップと、 前記第２の変換ステップで変換された、前記内符号を、
所定の変調方式の１個の伝送シンボルにマッピングする
マッピングステップとを含むことを特徴とする符号化方
法。 - 【請求項５】 入力されるｂビットのデータを、（ｂ＋
１）ビットの外符号に変換する第１の変換ステップと、 前記第１の変換ステップで変換された、前記外符号をイ
ンタリーブするインタリーブステップと、 前記インタリーブステップでインタリーブされた、前記
第１の変換ステップで変換された（ｂ＋１）ビットの前
記外符号を、（ｂ＋１）ビット以下のビット数の内符号
に変換する第２の変換ステップと、 前記第２の変換ステップで変換された、前記内符号を、
所定の変調方式の１個の伝送シンボルにマッピングする
マッピングステップとからなることを特徴とするコンピ
ュータ制御可能なプログラムを提供する提供媒体。 - 【請求項６】 前記提供媒体は、前記プログラムが記録
された記録媒体であることを特徴とする請求項５に記載
の提供媒体。 - 【請求項７】 先頭に配置された畳み込み符号化部およ
び最後に配置された畳み込み符号化部とを含む少なくと
も２個の畳み込み符号化部、並びに各畳み込み符号化部
の間に配置された少なくとも１個のインタリーブ部とを
有し、入力されたデータが、前記先頭に配置された畳み
込み符号化部から各インタリーブ部と各畳み込み符号化
部に順次入力されるようになされた縦列連接符号化手段
と、 前記縦列連接符号化手段の出力を多値変調する多値変調
手段とを備え、 少なくとも１つの前記畳み込み符号化部の符号化率を１
以上とすることを特徴する符号化装置。 - 【請求項８】 前記先頭に配置された畳み込み符号化部
は、１未満の符号化率で畳み込み符号化処理を実行する
ことを特徴とする請求項７に記載の符号化装置。 - 【請求項９】 入力された信号を第１の符号化率で畳み
込み符号化して第１の畳み込み符号化信号を出力する第
１の畳み込み符号化ステップと、 入力された信号に対して自然数Ｍ回の信号処理を行う信
号処理ステップとを有し、 前記自然数Ｍ回の各回の前記信号処理ステップは、 入力された信号に対してインタリーブ処理をするインタ
リーブ処理ステップと、 前記インタリーブ処理ステップでの処理結果に対して第
２の符号化率で畳み込み符号化を行い、第２の畳み込み
符号化信号を出力する第２の畳み込み符号化ステップと
からなり、 前記信号処理ステップへの前記自然数Ｍ回のうちの第１
回目の入力された信号は、前記第１の畳み込み符号化信
号であり、前記自然数Ｍ回のうちの第２回目以降の入力
された信号は、前記第２の畳み込み符号化信号であると
ともに、 前記第１の符号化率および前記第２の符号化率の少なく
とも１つの値は、１以上であることを特徴とする符号化
方法。 - 【請求項１０】 前記第２の符号化率は、前記自然数Ｍ
毎に異なる値であることを特徴とする請求項９に記載の
符号化方法。 - 【請求項１１】 前記第１の符号化率は、１以上の値で
あることを特徴とする請求項９に記載の符号化方法。 - 【請求項１２】 入力された信号を第１の符号化率で畳
み込み符号化して第１の畳み込み符号化信号を出力する
第１の畳み込み符号化ステップと、 入力された信号に対して自然数Ｍ回の信号処理を行う信
号処理ステップとを有し、 前記自然数Ｍ回の各回の前記信号処理ステップは、入力
された信号に対してインタリーブ処理をするインタリー
ブ処理ステップと、前記インタリーブ処理ステップでの
処理結果に対して第２の符号化率で畳み込み符号化を行
い、第２の畳み込み符号化信号を出力する第２の畳み込
み符号化ステップとからなり、 前記信号処理ステップへの前記自然数Ｍ回のうちの第１
回目の入力された信号は、前記第１の畳み込み符号化信
号であり、前記自然数Ｍ回のうちの第２回目以降の入力
された信号は、前記第２の畳み込み符号化信号であると
ともに、 前記第１の符号化率および前記第２の符号化率の少なく
とも１つの値は、１以上であることを特徴とするコンピ
ュータ制御可能なプログラムを提供する提供媒体。 - 【請求項１３】 前記提供媒体は、前記プログラムが記
憶された記録媒体であることを特徴とする請求項１２の
提供媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21835099A JP4045521B2 (ja) | 1999-08-02 | 1999-08-02 | 符号化装置および方法 |
| EP00306555A EP1075088A3 (en) | 1999-08-02 | 2000-08-02 | Encoding apparatus, encoding method, and providing medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21835099A JP4045521B2 (ja) | 1999-08-02 | 1999-08-02 | 符号化装置および方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001044856A true JP2001044856A (ja) | 2001-02-16 |
| JP2001044856A5 JP2001044856A5 (ja) | 2006-04-27 |
| JP4045521B2 JP4045521B2 (ja) | 2008-02-13 |
Family
ID=16718509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21835099A Expired - Fee Related JP4045521B2 (ja) | 1999-08-02 | 1999-08-02 | 符号化装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP1075088A3 (ja) |
| JP (1) | JP4045521B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100898467B1 (ko) * | 2001-09-20 | 2009-05-21 | 콸콤 인코포레이티드 | 데이터를 병렬로 인코딩하기 위한 방법 및 장치 |
| JP2011071837A (ja) * | 2009-09-28 | 2011-04-07 | Mitsubishi Electric Corp | マルチメディア多重化伝送装置及びマルチメディア受信装置 |
| JP2012023713A (ja) * | 2010-06-17 | 2012-02-02 | Fujitsu Ltd | プロセッサ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274698A (ja) * | 2000-03-24 | 2001-10-05 | Sony Corp | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 |
| JP2001285375A (ja) | 2000-03-30 | 2001-10-12 | Sony Corp | 符号化装置、符号化方法及び符号化プログラムが記録された記録媒体、並びに、復号装置、復号方法及び復号プログラムが記録された記録媒体 |
| KR100630143B1 (ko) * | 2002-09-30 | 2006-09-29 | 삼성전자주식회사 | 통신 시스템에서 셔플링 데이터의 수신 방법 및 장치 |
| JP2008501278A (ja) | 2004-05-28 | 2008-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 拡張コンボルーションコード |
| CN112234999B (zh) * | 2015-03-02 | 2023-08-29 | 三星电子株式会社 | 发送方法和接收方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5633881A (en) * | 1993-02-22 | 1997-05-27 | Qualcomm Incorporated | Trellis encoder and decoder based upon punctured rate 1/2 convolutional codes |
| CN1109704A (zh) * | 1993-05-07 | 1995-10-04 | 莫托罗拉公司 | 编码数据的方法和装置 |
| JPH0846655A (ja) * | 1994-07-29 | 1996-02-16 | Toshiba Corp | 重み付け伝送方式及びその装置 |
| US5938787A (en) * | 1997-03-27 | 1999-08-17 | Ericsson Inc. | Communications systems and methods employing code rate partitioning with nonorthogonal modulation |
-
1999
- 1999-08-02 JP JP21835099A patent/JP4045521B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-02 EP EP00306555A patent/EP1075088A3/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100898467B1 (ko) * | 2001-09-20 | 2009-05-21 | 콸콤 인코포레이티드 | 데이터를 병렬로 인코딩하기 위한 방법 및 장치 |
| JP2011071837A (ja) * | 2009-09-28 | 2011-04-07 | Mitsubishi Electric Corp | マルチメディア多重化伝送装置及びマルチメディア受信装置 |
| JP2012023713A (ja) * | 2010-06-17 | 2012-02-02 | Fujitsu Ltd | プロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1075088A2 (en) | 2001-02-07 |
| EP1075088A3 (en) | 2003-05-14 |
| JP4045521B2 (ja) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1176727A2 (en) | Parallel punctured convolutional encoder | |
| JP2000068862A (ja) | 誤り訂正符号化装置 | |
| JP2011072009A (ja) | 高並列ｍａｐ復号器 | |
| KR20000046050A (ko) | 이동통신시스템에서 터보 인코더의 펑처링 장치 및 방법 | |
| KR20050045996A (ko) | 병렬 콘볼루션 부호화기 | |
| US6523146B1 (en) | Operation processing apparatus and operation processing method | |
| US8769371B2 (en) | Inter-sequence permutation turbo code system and operation methods thereof | |
| JP2009512353A (ja) | 低フレーム誤り率のために改善されたターボ符号インターリーバ | |
| JP4045521B2 (ja) | 符号化装置および方法 | |
| KR100628201B1 (ko) | 터보 디코딩 방법 | |
| US7725798B2 (en) | Method for recovering information from channel-coded data streams | |
| KR100468249B1 (ko) | 인터리브 어드레스 생성 장치, 터보 부호화 장치, 터보 복호화 장치, 통신 단말 장치, 기지국 장치 및 인터리브 어드레스 생성 방법 | |
| CN1614898B (zh) | Turbo码编码器及其编码方法 | |
| KR20030080066A (ko) | 터보 복호기와 터보 복호 방법 및 그 방법을 기억한 기억매체 | |
| JP2003264533A (ja) | ターボ復号器並びにターボ符号器及びターボ符号器、復号器を含む無線基地局 | |
| EP2323302A1 (en) | Improved HARQ | |
| CN112073071A (zh) | 卷积码的编码、译码及信号传输方法 | |
| EP3767457A1 (en) | Data communication | |
| JP3452345B2 (ja) | 演算処理装置とその利用装置 | |
| JP2002271209A (ja) | ターボ符号器およびターボ復号器 | |
| JP3345396B2 (ja) | インターリーブアドレス生成装置及びインターリーブアドレス生成方法 | |
| JP2002084200A (ja) | ターボ符号器およびターボ符号器におけるデータ処理方法 | |
| CN101562457A (zh) | 编码输入序列时用于执行比特咬尾的编码器和方法 | |
| KR950010428B1 (ko) | 길쌈 부호화 방법 | |
| KR100447175B1 (ko) | 터보 디코딩 방법 및 이를 위한 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060313 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071026 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |