JP2001042364A - Electro-optical device - Google Patents

Electro-optical device

Info

Publication number
JP2001042364A
JP2001042364A JP2000183975A JP2000183975A JP2001042364A JP 2001042364 A JP2001042364 A JP 2001042364A JP 2000183975 A JP2000183975 A JP 2000183975A JP 2000183975 A JP2000183975 A JP 2000183975A JP 2001042364 A JP2001042364 A JP 2001042364A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
signal
thin film
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000183975A
Other languages
Japanese (ja)
Other versions
JP3380794B2 (en
Inventor
正明 ▲ひろ▼木
Masaaki Hiroki
Akira Mase
晃 間瀬
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP41572190A external-priority patent/JP3270485B2/en
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000183975A priority Critical patent/JP3380794B2/en
Publication of JP2001042364A publication Critical patent/JP2001042364A/en
Application granted granted Critical
Publication of JP3380794B2 publication Critical patent/JP3380794B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain stable display by constituting the gate electrode of each of a first P channel (PT) type thin film transistor and a second N channel (NT) type thin film transistor from a metal film or a metal film and metal silicide film, and a silicon film into which phosphorus is introduced. SOLUTION: A silicon oxide film as a blocking layer 51 is formed into specified thickness on a glass 50 having durability against specified temperature by a magnetron high frequency sputtering method. Then a silicon film is formed by a low pressure vapor phase method, sputtering method or the like. Then after a silicon film in an amorphous state is formed into specified thickness, the film is heat-treated at a specified temperature for a specified time in a nonoxidative atmosphere. Thereby, the whole film is uniformly annealed by heating so that the film has an amorphous structure during film-forming. The silicon film changes from the amorphous structure to a highly ordered state by annealing and shows a crystal state. Thus, in the obtained film, regions having high crystallinity, namely clusters are coupled with silicon atoms.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、アクティブ型表示装
置、特に、アクティブ型液晶表示装置に関するもので、
それぞれの画素に相補型にPチャネル型およびNチャネ
ル型の2つの薄膜型絶縁ゲイト電界効果トランジスタ
(以下TFTという) を設けてピクセルを構成した電気
光学装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active display device, and more particularly to an active liquid crystal display device.
The present invention relates to an electro-optical device in which each pixel is provided with two thin-film insulated gate field effect transistors (hereinafter referred to as TFTs) of a P-channel type and an N-channel type in a complementary manner to form a pixel.

【0002】[0002]

【従来の技術】従来、表示装置として有効なものに、T
FTを用いたアクティブ型の液晶表示装置が知られてい
る。この場合、TFTには、アモルファスまたは多結晶
構造の半導体を用い、1つの画素にPまたはN型のいず
れか一方の導電型のみのTFTを用いたものである。即
ち、一般にはNチャネル型TFT(NTFTという) を
画素に直列に連結している。その代表例を図8に示す。
2. Description of the Related Art Conventionally, an effective display device has been
2. Description of the Related Art An active liquid crystal display device using an FT is known. In this case, a semiconductor having an amorphous or polycrystalline structure is used for the TFT, and a TFT using only one of the P and N conductivity types is used for one pixel. That is, generally, an N-channel TFT (referred to as NTFT) is connected in series to the pixel. FIG. 8 shows a typical example.

【0003】一般に、アクティブマトリクス型の液晶表
示装置は480×640、または1260×960と非
常に多くの画素を有している。図8ではこれらと同じ意
味を示すもので、説明を簡単にするために2×2のマト
リクス配列で示している。複数のゲイト線G1,2 と複
数のデータ線D1,2 とを直交して配置し、そのマトリ
クス状の交差部に画素表示素子を設けている。この画素
表示素子は、液晶部102とTFT部101で構成され
ている。それぞれの画素に対して周辺回路106、10
7から信号を加えて所定の画素を選択的にオンまたはオ
フして表示を行う。
In general, an active matrix type liquid crystal display device has a very large number of pixels of 480 × 640 or 1260 × 960. FIG. 8 shows the same meaning as above, and is shown in a 2 × 2 matrix arrangement for simplicity of explanation. Arranged orthogonally plurality of gate lines G 1, G 2 and a plurality of data lines D 1, and D 2, is provided with a pixel display element at the intersection of the matrix. This pixel display element includes a liquid crystal unit 102 and a TFT unit 101. Peripheral circuits 106, 10 for each pixel
7, a signal is added, and a predetermined pixel is selectively turned on or off to perform display.

【0004】しかし、実際にこれらの液晶表示装置を作
製して表示をさせた場合、TFTの出力、即ち、液晶に
とっての入力(液晶電位という) の電圧VLC100は、
しばしば"1"(High) となるべき時に"1"(High) になら
ず、また、逆に"0"(Low)となるべき時に"0"(Low)になら
ない。これは、画素に信号を加えるスィッチング素子、
つまり、TFTの特性に対称性がないために発生する。
すなわち、画素電極への充電の様子と放電の様子に電気
特性上のかたよりがあるためである。そして、液晶10
2は、その動作において本来絶縁性であり、また、TF
Tがオフの時に液晶電位(VLC) は浮いた状態になる。こ
の液晶102は、等価的にキャパシタであるため、そこ
に蓄積された電荷によりVLCが決められる。この電荷
は、液晶がR LCで比較的小さい抵抗となったり、ゴミや
イオン性不純物の存在によりリ−クしたり、またTFT
のゲイト絶縁膜のピンホ−ルによりRGS105が生じた
場合にはそこから電荷がもれ、VLCは中途半端な状態に
なってしまう。このため、1つのパネル中に20万〜500
万個の画素を有する液晶表示装置においては、高い歩留
まりを成就することができないという問題があった。
However, these liquid crystal display devices were actually manufactured.
When the display is manufactured and displayed, the output of the TFT, ie, the liquid crystal
The input voltage (referred to as the liquid crystal potential) VLC100 is
Often when "1" (High) should be "1" (High)
And if it is "0" (Low) when it should be "0" (Low)
Absent. This is a switching element that applies a signal to the pixel,
That is, it occurs because there is no symmetry in the characteristics of the TFT.
In other words, the state of charging and discharging of the pixel electrode
This is because there is a bias on the characteristics. And the liquid crystal 10
2 are inherently insulating in their operation, and
When T is off, the liquid crystal potential (VLC) Floats. This
Liquid crystal 102 is equivalent to a capacitor,
V due to the charge stored inLCIs determined. This charge
Means that the liquid crystal is R LCWith relatively small resistance,
Leakage due to the presence of ionic impurities, or TFT
R due to the pinhole of the gate insulating filmGS105 has occurred
In that case, the charge leaks from it and VLCIs in an incomplete state
turn into. For this reason, 200,000 to 500 in one panel
High yield in a liquid crystal display device with 10,000 pixels
There was a problem that Mari could not be achieved.

【0005】液晶102は、一般には、TN(ツイステ
ッドネマティック) 液晶が用いられる。その液晶の配向
のためにそれぞれの電極上にラビングした配向膜を設け
る。このラビング工程のため発生する静電気により弱い
絶縁破壊が起こり、隣の画素との間または隣の導線との
間でリ−クしたり、またゲイト絶縁膜が弱く、リ−クを
したりしてしまう。
As the liquid crystal 102, a TN (twisted nematic) liquid crystal is generally used. A rubbed alignment film is provided on each electrode to align the liquid crystal. A weak dielectric breakdown occurs due to static electricity generated by the rubbing process, leading to leakage between adjacent pixels or adjacent conductors, or leakage due to weak gate insulating film. I will.

【0006】[0006]

【発明が解決しようとする課題】アクティブ型の液晶表
示装置においては、液晶電位を1フレ−ムの間はたえず
初期値と同じ値として所定のレベルを保つことがきわめ
て重要である。しかし、実際はアクティブ素子の動作不
良が多く、必ずしも液晶電位を1フレ−ムの間は、たえ
ず初期値と同じ値として所定のレベルを保てないのが実
情である。また、液晶等の駆動において、印加する信号
により、液晶に加わる電圧が+または−の何れかに偏っ
た場合、電気分解等が発生して、液晶材料を分解、変性
して表示が十分に行えないことが発生する。この場合、
印加する信号を交流化して液晶材料に加わる電圧に偏り
が発生しないようにするが、この交流化信号が非常に複
雑であった。
In an active type liquid crystal display device, it is extremely important to keep the liquid crystal potential at the same level as the initial value during one frame to keep a predetermined level. However, in practice, there are many malfunctions of the active element, and in reality, it is not always possible to keep the liquid crystal potential at the same level as the initial value and the predetermined level during one frame. In addition, in driving a liquid crystal or the like, when a voltage applied to the liquid crystal is biased to either + or-due to a signal to be applied, electrolysis or the like occurs, and the liquid crystal material is decomposed and denatured so that display can be sufficiently performed. Nothing happens. in this case,
The applied signal is converted into an alternating current so that the voltage applied to the liquid crystal material is not biased. However, the alternating signal is very complicated.

【0007】本発明は、上述のような問題を解決し、よ
り電流マ−ジンを大とする、即ち、応答速度を大とす
る。また、各ピクセルにおける画素の電位、即ち、液晶
電位V LCが"1","0" に充分安定して固定され、1フレ−
ム中にそのレベルがドリフトしないようにしたものであ
る。
The present invention solves the above-mentioned problems, and
To increase the current margin, that is, to increase the response speed.
You. Also, the potential of the pixel in each pixel, that is, the liquid crystal
Potential V LCIs fixed to "1" and "0" stably enough, and 1 frame
To prevent the level from drifting during
You.

【0008】また、表示装置のカラー化、高品質化等の
要求のため、階調表示がつようく求められているが階調
表示の駆動方法は非常に複雑であった。
Further, gray scale display is demanded to meet the demand for color display and high quality display devices, but the driving method for gray scale display is very complicated.

【0009】[0009]

【課題を解決するための手段】本発明は、画素に対して
NTFTとPTFTとを相補構成として有し、前記NT
FTのソース(ドレイン)部を一対の信号線のうちの第
1の信号線に接続し、前記PTFTのソース(ドレイ
ン)部を一対の信号線のうちの第2の信号線に接続し、
前記NTFTとPTFTのゲイト電極を共通に第3の信
号線に接続し、前記NTFTおよびPTFTのドレイン
(ソース)部を画素電極と接続して設けられている表示
装置の駆動方法であって、前記一対の第1および第2の
信号線に対して、信号波形が印加されている期間に前記
第3の信号線に対して、信号波形を印加することにより
前記相補構成の薄膜トランジスタ(以下C/TFTとい
う)を駆動し、画素の表示をオンまたはオフする表示装
置の駆動方法である。加えて、第3の信号線に印加する
信号の電圧の高低に対応して液晶に加える電位差を変化
させて、階調表示を可能とするものである。
According to the present invention, an NTFT and a PTFT are provided for a pixel in a complementary configuration, and the NTFT and the PTFT are provided.
A source (drain) portion of the FT is connected to a first signal line of the pair of signal lines, a source (drain) portion of the PTFT is connected to a second signal line of the pair of signal lines,
A method for driving a display device, wherein a gate electrode of the NTFT and a PTFT is commonly connected to a third signal line, and a drain (source) portion of the NTFT and a PTFT is connected to a pixel electrode. By applying a signal waveform to the third signal line during a period when a signal waveform is applied to the pair of first and second signal lines, the complementary thin film transistor (hereinafter referred to as C / TFT) is applied. ) To drive the display of the pixel on or off. In addition, the potential difference applied to the liquid crystal is changed according to the level of the voltage of the signal applied to the third signal line, thereby enabling gray scale display.

【0010】本発明の駆動方法を適用可能な表示装置の
構成としては、1つの画素に2つまたはそれ以上のC/
TFTを連結して1つのピクセルを構成せしめてもよ
い。さらに、1つのピクセルを2つまたはそれ以上に分
割し、それぞれにC/TFTを1つまたは複数個連結し
てもよい。
As a configuration of a display device to which the driving method of the present invention can be applied, two or more C / Cs are provided for one pixel.
One pixel may be formed by connecting TFTs. Further, one pixel may be divided into two or more, and one or more C / TFTs may be connected to each.

【0011】本発明の駆動方法を適用可能な表示装置の
構成の代表例を図2、図3、図4に回路図として示す。
また、実際のパタ−ンレイアウト(配置図)の例をそれ
ぞれに対応して図5、図6、図7に示す。説明を簡単に
するため、ここでは2×2のマトリクス構成を例として
説明を行う。図2の2×2のマトリクスの例において、
NTFTとPTFTとのゲイトを互いに連結し、さら
に、Y軸方向の第3の信号線3または4に連結し、ま
た、C/TFTの共通出力端を液晶15に連結してい
る。NTFTの入力端(10側) をX軸方向の一対の信
号線のうちの第1の信号線5または6に連結し、PTF
Tの入力端(20側)をX軸方向の一対の信号線のうち
の第2の信号線8または7に連結させている。
A typical example of the configuration of a display device to which the driving method of the present invention can be applied is shown as a circuit diagram in FIGS.
FIGS. 5, 6, and 7 show examples of actual pattern layouts (arrangement diagrams), respectively. For the sake of simplicity, a description will be given of a 2 × 2 matrix configuration as an example. In the example of the 2 × 2 matrix in FIG.
The gates of the NTFT and PTFT are connected to each other, further connected to the third signal line 3 or 4 in the Y-axis direction, and the common output terminal of the C / TFT is connected to the liquid crystal 15. An input terminal (10 side) of the NTFT is connected to a first signal line 5 or 6 of a pair of signal lines in the X-axis direction, and a PTF
The input terminal (20 side) of T is connected to the second signal line 8 or 7 of the pair of signal lines in the X-axis direction.

【0012】この様な構成において、図1に示されてい
るように一対の第1の信号線5と第2の信号線8間にオ
ンの信号波形が印加されている期間に第3の信号線3に
対しオンの信号波形を印加した時、液晶電位(VLC)1
4は、第1の信号線に印加された電圧VGG−Vthとな
る。また、一対の第1の信号線5と第2の信号線8間に
オフの信号波形が印加されている期間に第3の信号線3
もオフの信号波形が印加された時、液晶電位(VLC)1
4は電位を持たない。さらにまた、一対の第1の信号線
5と第2の信号線8間にオンの信号波形が印加されてい
る期間に第3の信号線3に対しオンの信号波形を印加し
ない時、液晶電位(VLC)14は、同様に電位を持たな
い。かくの如く、液晶電位(VLC)14は、第3の信号
線に印加する電圧に従って与えられるものであり、この
信号線に加える信号の電圧を可変することにより液晶に
加える電位差を任意に可変することができる。
In such a configuration, as shown in FIG. 1, the third signal is applied during the period in which the ON signal waveform is applied between the pair of the first signal line 5 and the second signal line 8. When an ON signal waveform is applied to line 3, the liquid crystal potential (V LC ) 1
4 is the voltage V GG -Vth applied to the first signal line. Further, the third signal line 3 is turned on during a period in which the off signal waveform is applied between the pair of the first signal line 5 and the second signal line 8.
When the OFF signal waveform is applied, the liquid crystal potential (V LC ) 1
4 has no potential. Further, when the ON signal waveform is not applied to the third signal line 3 during the period when the ON signal waveform is applied between the pair of the first signal line 5 and the second signal line 8, the liquid crystal potential (V LC ) 14 similarly has no potential. As described above, the liquid crystal potential (V LC ) 14 is given according to the voltage applied to the third signal line, and the potential difference applied to the liquid crystal can be arbitrarily changed by changing the voltage of the signal applied to this signal line. can do.

【0013】また、対抗電極16は、オフセット電圧V
OFFSETが印加されており、実際に液晶15に加わる電圧
はVGG+VOFFSET−Vth、あるいはVOFFSETの2値とな
る。本発明の駆動方法では、対抗電極に加えるオフセッ
ト電圧VOFFSETを可変して、液晶駆動のオンとオフを任
意に変更することができる。また、液晶を実際に駆動す
る際のしきい値が液晶材料よって異なっているため、そ
の液晶の持つ値に合わせ為にこのオフセット電圧V
OFFSETを可変するだけで、任意のしきい値合わせること
ができる。
The counter electrode 16 has an offset voltage V
The OFFSET is applied, and the voltage actually applied to the liquid crystal 15 has two values of V GG + V OFFSET −Vth or V OFFSET . According to the driving method of the present invention, the on / off of the liquid crystal driving can be arbitrarily changed by changing the offset voltage V OFFSET applied to the counter electrode. Also, since the threshold value for actually driving the liquid crystal differs depending on the liquid crystal material, the offset voltage V is adjusted to match the value of the liquid crystal.
Any threshold can be adjusted simply by changing OFFSET .

【0014】また、液晶等の駆動において、印加する信
号により、液晶に加わる電圧が+、または−の何れかに
偏った場合、電気分解等が発生して、液晶材料を分解、
変性して表示が十分に行えないことが発生するこの場
合、印加する信号を交流化して液晶材料に加わる電圧に
偏りが発生しないようにするが、本発明の駆動方法によ
ると対抗電極に印加するオフセット電圧VOFFSETの極性
とデータ信号線に加える選択信号の論理を反転するのみ
で、非常に容易に交流化信号を発生させることができる
特徴をもつ。
In driving a liquid crystal or the like, if a voltage applied to the liquid crystal is biased to either + or-by an applied signal, electrolysis or the like occurs to decompose the liquid crystal material.
In such a case that the display cannot be performed sufficiently due to denaturation. In this case, the applied signal is converted into an alternating current so that the voltage applied to the liquid crystal material is not biased. However, according to the driving method of the present invention, the applied voltage is applied to the counter electrode. An AC signal can be generated very easily only by inverting the polarity of the offset voltage V OFFSET and the logic of the selection signal applied to the data signal line.

【0015】図3の例において、第1のC/TFTを構
成するNTFT13PTFT22と第2のC/TFTを
構成するNTFT24、PTFT25の4つのゲイト電
極を共通してY方向の第3の信号線3に連結せしめ、N
TFT13とNTFT24入力端を共通化してX方向の
第1の信号線5にPTFT22とPTFT25入力端を
共通化してX方向の第2の信号線8に接続させた。ま
た、その2つのC/TFTの出力を共通にして1つの液
晶15の一方の電極である画素電極17に連結させてい
る。かくすると、2つのNTFTまたは2つのPTFT
のいずれか一方が多少リ−クしても同相であるためその
画素を駆動させることができる。
In the example shown in FIG. 3, the third signal line 3 in the Y direction shares the four gate electrodes of the NTFT 13 PTFT 22 forming the first C / TFT and the NTFT 24 and PTFT 25 forming the second C / TFT. To N
The input terminals of the TFT 13 and the NTFT 24 are made common, and the input terminals of the PTFT 22 and PTFT 25 are made common and connected to the second signal line 8 in the X direction. In addition, the outputs of the two C / TFTs are shared and connected to a pixel electrode 17 which is one electrode of one liquid crystal 15. Thus, two NTFTs or two PTFTs
Even if either one of them leaks to some extent, the pixel is driven because it is in phase.

【0016】図4は1つのピクセル23において、2つ
の画素電極17、26とそのそれぞれに対応してC/T
FTを2つ設けたものである。2つのC/TFTのゲイ
ト電極を共通とせしめ、第1の入力を行う。また、それ
ぞれのC/TFTのそれぞれのNTFTおよびそれぞれ
のPTFTの入力を第1の信号線5および第2の信号線
8に連結したものである。かくすることにより、1つの
ピクセルの2つの画素のうち一方がTFTのリ−ク等の
不良により非動作とならない。また、遅れた動作となっ
ても、他方が正常動作するため、マトリクス構成動作に
おいて不良が目立ちにくいという特長を有する。
FIG. 4 shows that in one pixel 23, two pixel electrodes 17, 26 and their corresponding C / T
In this example, two FTs are provided. The gate electrode of the two C / TFTs is made common, and the first input is performed. The input of each NTFT and each PTFT of each C / TFT is connected to a first signal line 5 and a second signal line 8. Thus, one of the two pixels in one pixel does not become inoperative due to a defect such as a leak of the TFT. Further, even if the operation is delayed, the other operates normally, so that a defect is less noticeable in the matrix configuration operation.

【0017】[0017]

【実施例1】本実施例では、図2に示すような回路構成
の液晶表示装置を用いて説明を行う。この回路構成に対
応する実際の電極等の配置構成を図5に示している。こ
れらは説明を簡単にする為2×2に相当する部分のみ記
載されている。また、実際の駆動信号波形を図9に示
す。これも説明を簡単にする為に4×4のマトリクス構
成とした場合の信号波形で説明を行う。
[Embodiment 1] In this embodiment, description will be made using a liquid crystal display device having a circuit configuration as shown in FIG. FIG. 5 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration. For simplification of description, only portions corresponding to 2 × 2 are described. FIG. 9 shows an actual drive signal waveform. For the sake of simplicity, the description will be made using signal waveforms in the case of a 4 × 4 matrix configuration.

【0018】まず、本実施例で使用する液晶表示装置の
作製方法を図13を使用して説明する。図13(A)に
おいて、石英ガラス等の高価でない700℃以下、例え
ば約600℃の熱処理に耐え得るガラス50上にマグネ
トロンRF(高周波) スパッタ法を用いてブロッキング
層51としての酸化珪素膜を1000〜3000Åの厚
さに作製する。プロセス条件は、酸素100%雰囲気、
成膜温度15℃、出力400〜800W、圧力0.5P
aとした。タ−ゲットに石英または単結晶シリコンを用
いた成膜速度は30〜100Å/分であった。
First, a method for manufacturing a liquid crystal display device used in this embodiment will be described with reference to FIGS. In FIG. 13A, a silicon oxide film as a blocking layer 51 is formed on a glass 50, such as quartz glass, which can withstand a heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C., using a magnetron RF (high frequency) sputtering method. It is made to a thickness of 3000 mm. The process conditions are 100% oxygen atmosphere,
Film formation temperature 15 ° C, output 400-800W, pressure 0.5P
a. The film formation rate using quartz or single crystal silicon as a target was 30 to 100 ° / min.

【0019】この上にシリコン膜をLPCVD(減圧気
相)法、スパッタ法またはプラズマCVD法により形成
した。減圧気相法で形成する場合、結晶化温度よりも1
00〜200℃低い450〜550℃、例えば530℃
でジシラン(Si2H6) またはトリシラン(Si3H8) をCVD
装置に供給して成膜した。反応炉内圧力は、30〜30
0Paとした。成膜速度は、50〜250Å/ 分であっ
た。NTFTとPTFTとのスレッシュホ−ルド電圧
(Vth)に概略同一に制御するため、ホウ素をジボラン
を用いて1×1015〜1×1018cm-3の濃度として成膜中に
添加してもよい。
A silicon film was formed thereon by LPCVD (low pressure gas phase), sputtering or plasma CVD. When formed by the reduced pressure gas phase method, the temperature is 1
450-550 ° C lower by 00-200 ° C, for example 530 ° C
CVD of disilane (Si 2 H 6 ) or trisilane (Si 3 H 8 )
The film was supplied to the apparatus to form a film. The pressure inside the reactor is 30-30
0 Pa was set. The deposition rate was 50-250 ° / min. In order to control the threshold voltage (Vth) of the NTFT and PTFT substantially the same, boron may be added at a concentration of 1 × 10 15 to 1 × 10 18 cm −3 during the film formation using diborane. .

【0020】スパッタ法で行う場合、スパッタ前の背圧
を1×10-5Pa以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を20〜80%混入した雰囲気
で行った。例えば、アルゴン20%、水素80%とし
た。成膜温度は150℃、周波数は13.56MHz、
スパッタ出力は400〜800W、圧力は0.5Paで
あった。
When the sputtering method is used, the back pressure before the sputtering is set to 1 × 10 −5 Pa or less, and single crystal silicon is used as a target in an atmosphere in which hydrogen is mixed with 20 to 80% of argon. For example, argon was 20% and hydrogen was 80%. The deposition temperature is 150 ° C., the frequency is 13.56 MHz,
The sputter output was 400-800 W and the pressure was 0.5 Pa.

【0021】プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH4)ま
たはジシラン(Si2H6) を用いた。これらをPCVD装置
内に導入し、13.56MHzの高周波電力を加えて成
膜した。
When a silicon film is formed by the plasma CVD method, the temperature is, for example, 300 ° C., and monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used. These were introduced into a PCVD apparatus, and a high-frequency power of 13.56 MHz was applied to form a film.

【0022】これらの方法によって形成された被膜は、
酸素が5×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高く、または熱アニ−ル時間を長くしなければならな
い。また、少なすぎると、バックライトによりオフ状態
のリ−ク電流が増加してしまう。そのため、4×1019
4×1021cm-3の範囲とした。水素は、4×1020cm-3であ
り、珪素4×1022cm-3として比較すると1原子%であっ
た。また、ソ−ス、ドレインに対してより結晶化を助長
させるため、酸素濃度を7×1019cm-3以下、好ましくは
1×1019cm-3以下とし、ピクセル構成するTFTのチャ
ネル形成領域のみに酸素をイオン注入法により5×1020
〜5×1021cm-3となるように添加してもよい。その時、
周辺回路を構成するTFTには、光照射がなされないた
め、この酸素の混入をより少なくし、より大きいキャリ
ア移動度を有せしめることは、高周波動作をさせるため
る有効である。
The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. If the oxygen concentration is high, it is difficult to crystallize, and the thermal annealing temperature must be high or the thermal annealing time must be long. If the amount is too small, the leakage current in the off state increases due to the backlight. Therefore, 4 × 10 19 ~
The range was 4 × 10 21 cm −3 . Hydrogen was 4 × 10 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 . In order to further promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 19 cm −3 or less, preferably 1 × 10 19 cm −3 or less, and a channel forming region of a TFT constituting a pixel is formed. 5 × 10 20 only by oxygen ion implantation
You may add so that it may be set to about 5 * 10 < 21 > cm < -3 >. At that time,
Since light irradiation is not performed on the TFTs constituting the peripheral circuit, it is effective to reduce the mixing of oxygen and to have a higher carrier mobility for high-frequency operation.

【0023】次に、アモルファス状態の珪素膜を500
〜5000Å、例えば1500Åの厚さに作製の後、4
50〜700℃の温度にて、12〜70時間非酸化物雰
囲気にて中温の加熱処理、例えば水素雰囲気下にて60
0℃の温度で保持した。珪素膜の下の基板表面にアモル
ファス構造の酸化珪素膜が形成されているため、この熱
処理で特定の核が存在せず、全体が均一に加熱アニ−ル
される。即ち、成膜時はアモルファス構造を有し、また
水素は単に混入しているのみである。
Next, the silicon film in an amorphous state is
After fabrication to a thickness of ~ 5000mm, for example 1500mm, 4
Medium-temperature heat treatment in a non-oxide atmosphere at a temperature of 50 to 700 ° C. for 12 to 70 hours, for example, 60 hours in a hydrogen atmosphere
It was kept at a temperature of 0 ° C. Since a silicon oxide film having an amorphous structure is formed on the surface of the substrate under the silicon film, no specific nucleus is present in this heat treatment, and the whole is annealed uniformly. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein.

【0024】アニ−ルにより、珪素膜は、アモルファス
構造から秩序性の高い状態に移り、一部は結晶状態を呈
する。特に、シリコンの成膜後の状態で比較的秩序性の
高い領域は、特に、結晶化をして結晶状態となろうとす
る。しかし、これらの領域間に存在する珪素により互い
の結合がなされるため、珪素同志は、互いにひっぱりあ
う。レ−ザラマン分光により測定すると単結晶の珪素の
ピ−ク522cm-1より低周波側にシフトしたピ−クが観
察される。それの見掛け上の粒径は、半値巾から計算す
ると、50〜500Åとマイクロクリスタルのようにな
っているが、実際は、この結晶性の高い領域は多数あっ
てクラスタ構造を有し、各クラスタ間は、互いに珪素同
志で結合(アンカリング) がされたセミアモルファス構
造の被膜を形成させることができた。
By the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized into a crystalline state. However, since the silicon existing between these regions is bonded to each other, the silicon mutually pulls each other. When measured by laser Raman spectroscopy, a peak shifted from the single crystal silicon peak 522 cm -1 to a lower frequency side is observed. The apparent grain size of the crystal is 50 to 500 ° when calculated from the half-value width, which is like a microcrystal. However, in actuality, there are many regions having high crystallinity and a cluster structure. Was able to form a film having a semi-amorphous structure in which silicon bonds with each other (anchoring).

【0025】結果として、被膜は、実質的にグレインバ
ウンダリ(以下GBという)がないといってもよい状態
を呈する。キャリアは、各クラスタ間をアンカリングさ
れた個所を通じ互いに容易に移動し得るため、いわゆる
GBの明確に存在する多結晶珪素よりも高いキャリア移動
度となる。即ち、ホ−ル移動度(μh)=10〜200
cm/VSec、電子移動度(μe )=15〜300
cmVSec が得られる。
As a result, the coating exhibits a state substantially free of grain boundaries (hereinafter referred to as GB). Carriers can easily move between each cluster through anchored locations, so-called so-called
Higher carrier mobility than polycrystalline silicon which is clearly present in GB. That is, the hole mobility (μh) = 10 to 200
cm 2 / VSec, electron mobility (μe) = 15 to 300
cm 2 VSec is obtained.

【0026】他方、上記の如き中温でのアニ−ルではな
く、900〜1200℃の高温アニ−ルにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、GBには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、GBでのバリ
ア(障壁)を作って、そこでのキャリアの移動を阻害し
てしまう。結果として、10cm2/Vsec以上の移動度がな
かなか得られないのが実情である。即ち、本実施例で
は、かくの如き理由により、セミアモルファスまたはセ
ミクリスタル構造を有するシリコン半導体を用いてい
る。
On the other hand, when the film is polycrystallized by high-temperature annealing at 900 to 1200 ° C. instead of annealing at the above-mentioned medium temperature, impurities in the film are segregated by solid phase growth from nuclei. , GB contain many impurities such as oxygen, carbon, and nitrogen, and have high mobility in the crystal. However, a barrier is formed in the GB and the movement of carriers there is hindered. As a result, a mobility of 10 cm 2 / Vsec or more cannot be easily obtained. That is, in the present embodiment, a silicon semiconductor having a semi-amorphous or semi-crystalline structure is used for such a reason.

【0027】図13(A) において、珪素膜を第1のフォ
トマスクにて、フォトエッチングを施し、PTFT用
の領域22(チャネル巾20μm)を図面の右側に、NT
FT用の領域13を左側に作製した。
In FIG. 13A, a silicon film is subjected to photoetching using a first photomask, and a PTFT region 22 (channel width 20 μm) is placed on the right side of the drawing at NT.
A region 13 for FT was formed on the left side.

【0028】この上に、酸化珪素膜をゲイト絶縁膜とし
て500〜2000Å、例えば1000Åの厚さに形成
した。これはブロッキング層としての酸化珪素膜の作製
と同一条件とした。この成膜中に弗素を少量添加し、ナ
トリウムイオンの固定化をさせてもよい。
On top of this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 Å, for example, 1000 Å. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0029】この後、この上側にリンが1〜5×1021cm
-3の濃度に入ったシリコン膜、またはこのシリコン膜と
その上にモリブデン(Mo)、タングステン(W),MoSi2 また
はWSi2との多層膜を形成した。これを第2のフォトマス
クにてパタ−ニングして図13(B) を得た。PTFT
用のゲイト電極55、NTFT用のゲイト電極56を形
成した。例えば、チャネル長10μm、ゲイト電極とし
てリンド−プ珪素を0.2μm、その上にモリブデンを
0.3μmの厚さに形成した。図13(C)において、
フォトレジスト57をフォトマスクを用いて形成し、
PTFT用のソ−ス59ドレイン58に対し、ホウ素を
1〜5×1015cm-2のド−ズ量でイオン注入法により添
加した。次に、図13(D)の如く、フォトレジスト6
1をフォトマスクを用いて形成した。NTFT用のソ
−ス64、ドレイン62としてリンを1〜5×1015cm
-2のドーズ量でイオン注入法により添加した。
Thereafter, 1 to 5 × 10 21 cm of phosphorus is placed on the upper side.
A silicon film having a concentration of -3 or a multilayer film of molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 was formed thereon. This was patterned using a second photomask to obtain FIG. 13 (B). PTFT
A gate electrode 55 for NTFT and a gate electrode 56 for NTFT were formed. For example, a channel length of 10 μm, a gate electrode of 0.2 μm of silicon-doped silicon and a thickness of 0.3 μm of molybdenum thereon were formed. In FIG. 13C,
A photoresist 57 is formed using a photomask,
Boron was added to the source 59 drain 58 for the PTFT by ion implantation at a dose of 1 to 5 × 10 15 cm −2 . Next, as shown in FIG.
1 was formed using a photomask. A source 64 for NTFT and phosphorus as drain 62 from 1 to 5 × 10 15 cm
A dose of -2 was added by ion implantation.

【0030】これらは、ゲイト絶縁膜54を通じて行っ
た。しかし、図13(B)において、ゲイト電極55、
56をマスクとしてシリコン膜上の酸化珪素を除去し、
その後、ホウ素、リンを直接珪素膜中にイオン注入して
もよい。
These operations were performed through the gate insulating film 54. However, in FIG. 13B, the gate electrode 55,
The silicon oxide on the silicon film is removed using 56 as a mask,
Thereafter, boron or phosphorus may be directly ion-implanted into the silicon film.

【0031】次に、600℃にて、10〜50時間再び
加熱アニ−ルを行った。PTFTのソ−ス59、ドレイ
ン58NTFTのソ−ス64、ドレイン62を不純物を
活性化してP+ 、N+ として作製した。また、ゲイト電
極55、56下には、チャネル形成領域60、63がセ
ミアモルファス半導体として形成されている。
Next, annealing was performed again at 600 ° C. for 10 to 50 hours. The source 59 of the PTFT and the source 64 and the drain 62 of the drain 58NTFT were formed as P + and N + by activating impurities. Channel formation regions 60 and 63 are formed below the gate electrodes 55 and 56 as semi-amorphous semiconductors.

【0032】かくすると、セルフアライン方式でありな
がらも、700℃以上にすべての工程で温度を加えるこ
とがなく、C/TFTを作ることができる。そのため、
基板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適したプ
ロセスである。
In this way, a C / TFT can be manufactured without applying a temperature to 700 ° C. or more in all steps, even though it is a self-aligned system. for that reason,
It is not necessary to use an expensive substrate such as quartz as a substrate material, and this is a process very suitable for the large pixel liquid crystal display device of the present invention.

【0033】本実施例では、熱アニ−ルは図13
(A)、(D)で2回行った。しかし、図13(A)の
アニ−ルは求める特性により省略し、双方を図13
(D)のアニ−ルにより兼ね製造時間の短縮を図っても
よい。図13(E)において、層間絶縁物65を前記し
たスパッタ法により酸化珪素膜の形成として行った。こ
の酸化珪素膜の形成は、LPCVD法、光CVD法、常
圧CVD法を用いてもよい。例えば、0.2〜0.6μ
mの厚さに形成し、その後、フォトマスクを用いて電
極用の窓66を形成した。さらに、これら全体にアルミ
ニウムをスパッタ法により形成し、リ−ド71、72お
よびコンタクト67、68をフォトマスクを用いて作
製した後、表面を平坦化用有機樹脂69例えば透光性ポ
リイミド樹脂を塗布形成し、再度の電極穴あけをフォト
マスクにて行った。
In this embodiment, the thermal annealing is performed as shown in FIG.
(A) and (D) were performed twice. However, the annealing in FIG. 13A is omitted due to the characteristics required, and both are omitted in FIG.
The annealing time of (D) may also be used to shorten the manufacturing time. In FIG. 13E, a silicon oxide film was formed on the interlayer insulator 65 by the above-described sputtering method. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, 0.2-0.6μ
m, and then a window 66 for an electrode was formed using a photomask. Further, aluminum is formed on the entire surface by sputtering, and leads 71 and 72 and contacts 67 and 68 are formed using a photomask. Then, the surface is flattened with an organic resin 69 for flattening, for example, a translucent polyimide resin. It was formed and the electrode drilling was performed again using a photomask.

【0034】図13(F)に示す如く2つのTFTを相
補型構成とし、かつその出力端を液晶装置の一方の画素
の電極を透明電極としてそれに連結するため、スパッタ
法によりITO(インジュ−ム・スズ酸化膜)を形成し
た。それをフォトマスクによりエッチングし、電極7
0を構成させた。このITOは、室温〜150℃で成膜
し、200〜400℃の酸素または大気中のアニ−ルに
より成就した。かくの如くにして、PTFT22とNT
FT13と透明導電膜の電極70とを同一ガラス基板5
0上に作製した。得られたTFTの電気的な特性はPT
FTで、移動度は20(cm2/Vs)、Vthは−5.9
(V)で、NTFTで移動度は40(cm2/Vs)、Vthは
5.0(V)であった。
As shown in FIG. 13 (F), in order to connect the two TFTs to a complementary structure and connect the output terminals thereof to the electrodes of one pixel of the liquid crystal device as transparent electrodes, ITO (indium oxide) is formed by sputtering. A tin oxide film). It is etched using a photomask and the electrodes 7
0 was configured. This ITO was formed at room temperature to 150 ° C., and was achieved by oxygen at 200 to 400 ° C. or annealing in the air. Thus, PTFT 22 and NT
The FT 13 and the transparent conductive electrode 70 are made of the same glass substrate 5.
0. The electrical characteristics of the obtained TFT are PT
In FT, the mobility is 20 (cm 2 / Vs) and Vth is −5.9.
In (V), the mobility of NTFT was 40 (cm 2 / Vs) and Vth was 5.0 (V).

【0035】上記の様な方法に従って作製された液晶装
置用の一方の基板と他方ガラス基板上に全面に透明電極
を設け、これら基板を張り合わせて液晶セルを形成し、
この中にTNの液晶材料を注入した。この液晶表示装置
の電極等の配置の様子を図6に示している。NTFT1
3を第1の走査線5とデータ線3との交差部に設け、第
1の走査線5とデータ線4との交差部にも他の画素用の
NTFTが同様に設けられている。一方、PTFTは第
2の走査線8とデータ線3との交差部に設けられてい
る。また、隣接した他の第1の走査線6とデータ線3と
の交差部には、他の画素用のNTFTが設けられてい
る。このようなC/TFTを用いたマトリクス構成を有
せしめた。NTFT13は、ドレイン10の入力端のコ
ンタクトを介し第1の走査線5に連結され、ゲイト9は
多層配線形成がなされたデータ線3に連結されている。
ソ−ス12の出力端は、コンタクトを介して画素の電極
17に連結している。
A transparent electrode is provided on the entire surface of one of the substrates for the liquid crystal device and the other glass substrate manufactured according to the method as described above, and these substrates are laminated to form a liquid crystal cell.
A TN liquid crystal material was injected therein. FIG. 6 shows the arrangement of the electrodes and the like of the liquid crystal display device. NTFT1
3 is provided at the intersection of the first scanning line 5 and the data line 3, and NTFTs for other pixels are similarly provided at the intersection of the first scanning line 5 and the data line 4. On the other hand, the PTFT is provided at the intersection of the second scanning line 8 and the data line 3. An NTFT for another pixel is provided at the intersection of the adjacent first scanning line 6 and data line 3. A matrix configuration using such a C / TFT is provided. The NTFT 13 is connected to the first scanning line 5 via a contact at the input end of the drain 10, and the gate 9 is connected to the data line 3 on which a multilayer wiring is formed.
An output terminal of the source 12 is connected to a pixel electrode 17 via a contact.

【0036】他方、PTFT22は、ドレイン20の入
力端がコンタクトを介して第2の走査線8に連結され、
ゲイト21はデータ線3に、ソ−ス18の出力端はコン
タクトを介してNTFTと同様に画素電極17に連結し
ている。かくして、一対の走査線5、8に挟まれた間
(内側) に、透明導電膜よりなる画素23とC/TFT
とにより1つのピクセルを構成せしめた。かかる構造を
左右、上下に繰り返すことにより、2×2のマトリクス
をそれを拡大した640×480、1280×960と
いった大画素の液晶表示装置とすることができる。
On the other hand, the PTFT 22 has an input terminal of the drain 20 connected to the second scanning line 8 via a contact,
The gate 21 is connected to the data line 3 and the output end of the source 18 is connected to the pixel electrode 17 via a contact in the same manner as the NTFT. Thus, the pixel 23 made of the transparent conductive film and the C / TFT are interposed (inside) between the pair of scanning lines 5 and 8.
And thereby constituted one pixel. By repeating such a structure left, right, up and down, a liquid crystal display device having a large pixel of 640 × 480 or 1280 × 960 obtained by enlarging a 2 × 2 matrix can be obtained.

【0037】ここでの特長は、1つの画素に2つのTF
Tが相補構成をして設けられていることにより、画素電
極17は3つの値の液晶電位VLCに固定されることであ
る。その動作を図9および図10を用いて説明する。図
9においては、4×4マトリクス構成の液晶表示を行う
際の本発明の回路図を示し、図10は駆動信号波形のタ
イミングチャートを示している。
The feature here is that one pixel has two TFs.
Since T is provided in a complementary configuration, the pixel electrode 17 is fixed at three values of the liquid crystal potential VLC . The operation will be described with reference to FIGS. FIG. 9 shows a circuit diagram of the present invention when performing a 4 × 4 matrix liquid crystal display, and FIG. 10 shows a timing chart of drive signal waveforms.

【0038】本実施例の場合、X1a1b、X2a2b、X
3a3b、X4a4bは各々一対の走査信号線として機能す
る。また、Y1 、Y2 、Y3 、Y4 はデータ線として機
能している。また、図9中のAA、AB・・・DDは対
応する位置の画素のアドレスを意味している。
In the case of the present embodiment, X 1a X 1b , X 2a X 2b , X
Each of 3a X 3b and X 4a X 4b functions as a pair of scanning signal lines. Y 1 , Y 2 , Y 3 , and Y 4 function as data lines. .., DD in FIG. 9 indicate the addresses of the pixels at the corresponding positions.

【0039】この様な4×4構成の表示において、今ア
ドレスAA、AB、BA、BBの4つの画素に対応す
る、信号波形と液晶電位と実際に液晶に印加される電位
差のタイミングチャートを図10に示す。図10におい
て、横軸は時間を示している。1フレームを時間T1か
らT2の間としてこの間を4つに分割して、一対の走査
線4対を順次走査して走査信号を印加している。図では
1a、X2a、X3a、X4aのみを記載しているが、実際に
はX1b、X2b、X3b、X4bにはX1a、X2a、X3a、X4a
と極性の異なる同じ波形が印加されている。また、
1 、Y2 、Y3 、Y 4 線には図10のようなデータ信
号が印加されており、時間T1からT2の間は、AAの
画素のみ選択されてオンまたはオフされる。即ち、T1
からt1 の間にデータ線Y1 に対してデータ信号を印加
して、この時間内にAAの画素の液晶にはしきい値をこ
える電圧が印加され液晶が駆動される。この時、液晶表
示装置の対抗電極にオフセット電圧が印加されている。
図10では、次の時間T2からT3にも全く同じ信号波
形を印加し、AAの表示を行っている。
In such a 4 × 4 display,
Dress AA, AB, BA, BB
The signal waveform, the liquid crystal potential and the potential actually applied to the liquid crystal
The timing chart of the difference is shown in FIG. Figure 10
The horizontal axis indicates time. 1 frame is time T1
From T2 to T2, the interval is divided into four, and a pair of scanning
Scanning signals are applied by sequentially scanning four pairs of lines. In the figure
X1a, X2a, X3a, X4aBut only actually
Is X1b, X2b, X3b, X4bX1a, X2a, X3a, X4a
And the same waveforms having different polarities are applied. Also,
Y1, YTwo, YThree, Y FourThe data signal shown in FIG.
Signal is applied, and between time T1 and T2, AA
Only the pixels are selected and turned on or off. That is, T1
To t1Data line Y1Apply data signal to
During this time, a threshold is applied to the liquid crystal of the AA pixel.
Voltage is applied to drive the liquid crystal. At this time, the liquid crystal table
An offset voltage is applied to a counter electrode of the display device.
In FIG. 10, the same signal wave is also used from the next time T2 to T3.
The shape is applied and AA is displayed.

【0040】次に、時間T3からT4及びT4からT5
では4つの画素を全く選択しない信号が印加されてい
る。さらに、時間T5からT6では再びAAの画素を選
択している信号が印加されている。
Next, from time T3 to T4 and from T4 to T5
In this example, a signal that does not select four pixels is applied. Further, from time T5 to T6, a signal for selecting the AA pixel is applied again.

【0041】次に、時間T6からT8はデータ線に印加
する信号の論理を反転させた信号が印加され、また、対
抗電極には時間T1からT6の間に印加されていた信号
とは極性の異なるオフセット電圧が印加されて、交流化
信号が液晶に加えられている。この交流化信号により、
時間T1からT6の間に正に偏っていた電荷をキャンセ
ルすることができる。すなわち、時間T2からT4に加
えられていた信号のうち、Y1 、Y2 、Y3 、Y4 線の
論理を反転し、すなわち、選択信号と非選択信号を入れ
換え、対抗電極のオフセット電圧の正負を入れ換えるこ
とにより、時間T2からT4の前半の1フレームではA
Aの画素を選択し、後半の1フレームでは4つの画素を
選択しない交流化信号を印加でき液晶を駆動することが
可能となった。これにより容易に画素に残っている電荷
をキャンセルすることができる。
Next, from time T6 to T8, a signal obtained by inverting the logic of the signal applied to the data line is applied, and the counter electrode has a polarity opposite to that of the signal applied during time T1 to T6. Different offset voltages are applied and an alternating signal is applied to the liquid crystal. With this alternating signal,
It is possible to cancel the positively biased charge between the times T1 and T6. That is, of the signal which has been applied from time T2 to T4, Y 1, Y 2, Y 3, inverts the logic of Y 4-wire, i.e., interchanged selection signal and a non-selection signal, the offset voltage of the counter electrode By exchanging the positive / negative, in the first frame of the time T2 to T4, A
The pixel A is selected, and in the latter half frame, an alternating signal that does not select four pixels can be applied, and the liquid crystal can be driven. This makes it possible to easily cancel the charge remaining in the pixel.

【0042】上述のように、液晶に実際に加わる電位差
は、第3の信号線の信号の電圧、本実施例ではデータ線
のパルス電圧と対抗電極のフセット電圧よりTFTのV
th分を差し引いた分の電位である。すなわち、データ線
のパルス電圧を任意に可変するとそれに従って液晶に実
際に加わる電位差を可変することができる。これにより
階調表示を行うことができる。特に、液晶駆動のしきい
値が明確でないもの、すなわちスレッショルドがなだら
かな分散型液晶等には特によく適した駆動法で十分な階
調表示を行うことができる。
As described above, the potential difference actually applied to the liquid crystal depends on the voltage of the signal of the third signal line, in this embodiment, the pulse voltage of the data line and the offset voltage of the counter electrode.
This is the potential obtained by subtracting th. That is, if the pulse voltage of the data line is arbitrarily changed, the potential difference actually applied to the liquid crystal can be changed accordingly. Thereby, gradation display can be performed. In particular, sufficient gradation display can be performed by a driving method particularly well suited to a liquid crystal drive whose threshold value is not clear, that is, a dispersion-type liquid crystal having a gentle threshold.

【0043】このように、本発明の駆動によると非常に
簡単な、パルス信号をデータ線および一対の走査線に加
えるだけで、液晶表示を行える。
As described above, according to the driving of the present invention, liquid crystal display can be performed only by applying a very simple pulse signal to the data line and the pair of scanning lines.

【0044】また、その他の階調法として、1つの表示
画面に対して、複数フレームの駆動信号を液晶に印加す
ることにより1画面を表示する場合は特定の画素に加え
る選択信号を全フレーム数より減らすことにより、容易
に階調表示を行うことができる。
As another gradation method, when one screen is displayed by applying a plurality of frames of driving signals to the liquid crystal for one display screen, a selection signal to be applied to a specific pixel is set to the number of frames for all frames. By reducing the number, gradation display can be easily performed.

【0045】本実施例において、液晶材料にTN液晶を
用いるならば、液晶容器の基板間隔を約10μm程度と
し、透明導電膜双方に配向膜を設け、それをラビング処
理して形成させる必要がある。
In this embodiment, if TN liquid crystal is used as the liquid crystal material, it is necessary to set the distance between the substrates of the liquid crystal container to about 10 μm, provide an alignment film on both transparent conductive films, and perform rubbing treatment. .

【0046】また、液晶材料にFLC(強誘電性) 液晶
を用いる場合は、動作電圧を±20Vとし、セルの間隔を
1.5 〜3.5 μm例えば2.3 μmとし、対抗電極16上に
のみ配向膜を設けラビング処理を施せばよい。
When an FLC (ferroelectric) liquid crystal is used as the liquid crystal material, the operating voltage is set to ± 20 V, and the cell interval is set.
The thickness may be 1.5 to 3.5 μm, for example, 2.3 μm, and an alignment film may be provided only on the counter electrode 16 and subjected to rubbing treatment.

【0047】分散型液晶またはポリマ−液晶を用いる場
合には、配向膜は不用であり、スイッチング速度を大と
するため、動作電圧は±10〜±15Vとし、セル間隔は1
〜10μmと薄くした。
When a dispersion type liquid crystal or a polymer liquid crystal is used, an alignment film is unnecessary, and an operating voltage is ± 10 to ± 15 V and a cell interval is 1 in order to increase a switching speed.
薄 く 10 μm.

【0048】特に、分散型液晶を用いる場合には、偏光
板も不用のため、反射型としても、また透過型としても
光量を大きくすることができる。そして、その液晶はス
レッシュホ−ルドがないため、本発明のように、明確な
スレッシュホ−ルド電圧が規定されるC/TFT型とす
ることにより、大きなコントラストとクロスト−ク(隣
の画素との悪干渉)を除くことができた。
In particular, when a dispersion type liquid crystal is used, since a polarizing plate is not required, the amount of light can be increased both in a reflection type and in a transmission type. Since the liquid crystal does not have a threshold, a C / TFT type in which a clear threshold voltage is defined as in the present invention provides a large contrast and crosstalk (defect with adjacent pixels). Interference) could be eliminated.

【0049】また、本実施例で使用したTFTの半導体
は本実施例で使用した材料以外をも使用できる。
Further, as the semiconductor of the TFT used in this embodiment, materials other than those used in this embodiment can be used.

【0050】[0050]

【実施例2】この実施例は図3および図7に対応した液
晶表示装置の構成を有するものを使用して、本実施例を
行った。この図面より明らかな如く、Y線の走査線3を
中央に配設し、一対のデータ線の第1のデータ線5と第
2のデータ線8に挟まれた部分を1つのピクセル23と
している。1つのピクセルは1つの透明導電膜の画素1
7および2つのNTFT13、24と、2つのPTFT
22、25よりなる2つのC/TFTに連結させてい
る。ゲイト電極はすべて走査線3に連結され、2つのN
TFTは第1のデータ線3に、また2つのPTFTは第
2のデータ線8に連結されている。これら2つのC/T
FTの一方が、ゲイト電極とチャネル形成領域との間に
リ−クがあり不良であった場合でも、ピクセルとしての
動作をさせることができる。
[Embodiment 2] In this embodiment, the present embodiment was carried out using a liquid crystal display having the structure shown in FIGS. As is apparent from this drawing, the scanning line 3 of the Y line is disposed at the center, and a portion of the pair of data lines sandwiched between the first data line 5 and the second data line 8 is defined as one pixel 23. . One pixel is one pixel of one transparent conductive film
7 and two NTFTs 13, 24 and two PTFTs
22 and 25 are connected to two C / TFTs. The gate electrodes are all connected to scan line 3 and have two N
The TFT is connected to the first data line 3 and the two PTFTs are connected to the second data line 8. These two C / T
Even if one of the FTs is defective due to a leak between the gate electrode and the channel formation region, it can be operated as a pixel.

【0051】ここでの特長は、1つの画素に2つのC/
TFTが設けられていることにより、画素電極17は3
つの値の液晶電位VLCに固定されることである。その動
作を図9および図11を用いて説明する。図9において
は、4×4マトリクス構成の液晶表示を行う際の本発明
の回路図を示し、図11は駆動信号波形のタイミングチ
ャートを示している。
The feature here is that one pixel has two C /
Since the TFT is provided, the pixel electrode 17 has 3 pixels.
The liquid crystal potential VLC is fixed to two values. The operation will be described with reference to FIGS. FIG. 9 shows a circuit diagram of the present invention when a liquid crystal display of a 4 × 4 matrix configuration is performed, and FIG. 11 shows a timing chart of drive signal waveforms.

【0052】本実施例の場合、X1a1b、X2a2b、X
3a3b、X4a4bは、各々一対のデータ線として機能す
る。また、Y1 、Y2 、Y3 、Y4 は、走査線として機
能している。また、図9中のAA、AB・・・DDは対
応する位置の画素のアドレスを意味している。
In the case of this embodiment, X 1a X 1b , X 2a X 2b , X
3a X 3b and X 4a X 4b each function as a pair of data lines. Further, Y 1 , Y 2 , Y 3 , and Y 4 function as scanning lines. .., DD in FIG. 9 indicate the addresses of the pixels at the corresponding positions.

【0053】この様な4×4構成の表示において、今ア
ドレスAA、AB、BA、BBの4つの画素に対応す
る、信号波形と液晶電位と実際に液晶に印加される電位
差のタイミングチャートを図11に示す。図11におい
て、横軸は時間を示している。1フレームを時間T1か
らT2の間としてこの間を4つに分割して、走査線
1、Y2 、Y3 、Y4 線には、順次走査して走査信号
を印加している。また、X1、X2 、X3 、X4 線に
は、図11のようなデータ信号が印加されている。図で
はX1a、X2a、X3a、X4aのみを記載しているが実際に
はX1b、X2b、X3b、X 4bにはX1a、X2a、X3a、X4a
と極性の異なる同じ波形が印加されており、時間T1か
らT2の間はAAの画素のみ選択されてオンまたはオフ
される。すなわち、T1 からt1 の間に一対のデータ線
1 に対してデータ信号を印加して、この時間内にAA
の画素の液晶にはしきい値をこえる電圧が印加されるこ
とになり液晶が駆動される。この時、液晶表示装置の対
抗電極にオフセット電圧が印加されている。図11では
次の時間T2からT3にも全く同じ信号波形を印加し、
AAの表示を行っている。
In such a 4 × 4 display,
Dress AA, AB, BA, BB
The signal waveform, the liquid crystal potential and the potential actually applied to the liquid crystal
FIG. 11 shows a timing chart of the difference. Figure 11
The horizontal axis indicates time. 1 frame is time T1
From T2 to T2, dividing the interval into four
Y1, YTwo, YThree, YFourLines are scanned sequentially and scanning signals
Is applied. Also, X1, XTwo, XThree, XFourOn the line
Are applied with a data signal as shown in FIG. In the figure
Is X1a, X2a, X3a, X4aOnly listed but actually
Is X1b, X2b, X3b, X 4bX1a, X2a, X3a, X4a
And the same waveform with a different polarity is applied.
Between A and T2, only AA pixels are selected and turned on or off
Is done. That is, T1To t1A pair of data lines between
X1Is applied to AA within this time.
The voltage exceeding the threshold is applied to the liquid crystal of
And the liquid crystal is driven. At this time, the pair of liquid crystal display
An offset voltage is applied to the anti-electrode. In FIG.
The same signal waveform is applied from the next time T2 to T3,
AA is displayed.

【0054】次に、時間T3からT4及びT4からT5
では4つの画素を全く選択しない信号が印加されてい
る。さらに、時間T5からT6では再びAAの画素を選
択している信号が印加されている。
Next, from time T3 to T4 and from T4 to T5
In this example, a signal that does not select four pixels is applied. Further, from time T5 to T6, a signal for selecting the AA pixel is applied again.

【0055】次、に時間T6からT8は一対のデータ線
に印加する信号の論理を反転させた信号が印加され、ま
た、対抗電極には時間T1からT6の間に印加されてい
た信号とは極性の異なるオフセット電圧が印加されて、
交流化信号が液晶に加えられている。この交流化信号に
より、時間T1からT6の間に正に偏っていた電荷をキ
ャンセルすることができる。実際には、時間T2からT
4に加えられていた信号のうち、一対のX1 、X2 、X
3 、X4 線の論理を反転し、つまり選択信号と非選択信
号を入れ換え、対抗電極のオフセット電圧の正負を入れ
換えることにより、前半のフレームではAAの画素を選
択し、後半のフレームでは4つの画素を選択しない交流
化信号を印加でき液晶を駆動することが可能となった。
Next, from time T6 to T8, a signal obtained by inverting the logic of the signal applied to the pair of data lines is applied, and the signal applied to the counter electrode during the time T1 to T6 is When offset voltages with different polarities are applied,
An alternating signal is applied to the liquid crystal. With this alternating signal, the charges that have been positively biased between times T1 and T6 can be canceled. In practice, from time T2 to T
4, a pair of X 1 , X 2 , X
3, inverts the logic of X 4-wire, i.e. interchanged selection signal and a non-selection signal, by replacing the positive and negative offset voltage of the counter electrode, in the first half of the frame to select the pixels of AA, 4 one in the second half of the frame An alternating signal that does not select a pixel can be applied, and the liquid crystal can be driven.

【0056】このように、本発明の駆動によると非常に
簡単な、パルス信号をデータ線および一対の走査線に加
えるだけで、液晶表示を行える。また、実施例1と同様
に走査線側の信号電圧を変化させて階調表示を行うこと
ができる。
As described above, according to the driving of the present invention, a liquid crystal display can be performed only by applying a pulse signal to a data line and a pair of scanning lines, which is very simple. Further, similarly to the first embodiment, gradation display can be performed by changing the signal voltage on the scanning line side.

【0057】[0057]

【実施例3】この実施例は図4および図8に対応した液
晶表示装置の構成を有するものを使用して、本実施例を
行った。この図面より明らかな如く、Y線のデータ線3
を中央に配設し、一対の走査線の第1の走査線5と第2
の走査線8に挟まれた部分を1つのピクセル23として
いる。1つのピクセルは、2つの透明導電膜の画素電極
17、26から構成され、画素17はNTFT13とP
TFT22が接続され、画素26にはNTFT24と、
PTFT25がおのおのC/TFT構成として連結させ
ている。ゲイト電極はすべてデータ線3に連結され、2
つのNTFTは第1の走査線3に、また2つのPTFT
は第2の走査線8に連結されている。これら2つのC/
TFTの一方が、ゲイト電極とチャネル形成領域との間
にリ−クがあり不良であった場合でも、ピクセルとして
の動作をさせることができる。かくすると、たとえ一方
の画素が中途半端にしか動作しなくなっても、他方の画
素が正常動作をし、カラ−化をした時、グレ−スケ−ル
の劣化の程度を下げることができた。
Embodiment 3 In this embodiment, the present embodiment was carried out using a liquid crystal display having the structure shown in FIGS. As is apparent from this drawing, the data line 3 of the Y line
Is disposed at the center, and the first scanning line 5 and the second scanning line 5
The portion between the scanning lines 8 is defined as one pixel 23. One pixel is composed of two pixel electrodes 17 and 26 made of a transparent conductive film.
The TFT 22 is connected, and the pixel 26 has an NTFT 24,
PTFTs 25 are each connected as a C / TFT configuration. The gate electrodes are all connected to data line 3 and
One NTFT is connected to the first scan line 3 and two PTFTs
Are connected to the second scanning line 8. These two C /
Even if one of the TFTs is defective due to a leak between the gate electrode and the channel formation region, the TFT can operate as a pixel. Thus, even if one of the pixels only operates halfway, the other pixel operates normally and the degree of deterioration of the gray scale can be reduced when the pixel is colorized.

【0058】その動作を図9および図12を用いて説明
する。図9においては、4×4マトリクス構成の液晶表
示を行う際の本発明の回路図を示し、図12は駆動信号
波形のタイミングチャートを示している。
The operation will be described with reference to FIGS. 9 and 12. FIG. 9 shows a circuit diagram of the present invention when a liquid crystal display of a 4 × 4 matrix configuration is performed, and FIG. 12 shows a timing chart of drive signal waveforms.

【0059】本実施例の場合、X1a1b、X2a2b、X
3a3b、X4a4bは各々一対の走査信号線として機能す
る。また、Y1 、Y2 、Y3 、Y4 はデータ線として機
能している。また、図9中のAA、AB・・・DDは対
応する位置の画素のアドレスを意味している。
In the case of this embodiment, X 1a X 1b , X 2a X 2b , X
Each of 3a X 3b and X 4a X 4b functions as a pair of scanning signal lines. Y 1 , Y 2 , Y 3 , and Y 4 function as data lines. .., DD in FIG. 9 indicate the addresses of the pixels at the corresponding positions.

【0060】この様な4×4構成の表示において、今ア
ドレスAA、AB、BA、BBの4つの画素に対応す
る、信号波形と液晶電位と実際に液晶に印加される電位
差のタイミングチャートを図12に示します。図12に
おいて、横軸は時間を示している。1フレームを時間T
1からT2の間としてこの間を16に分割して、一対の
走査線4対を順次走査して走査信号を印加している。図
ではX1a、X2a、X3a、X4aのみを記載しているが実際
にはX1b、X2b、X3b、X4bにはX1a、X2a、X 3a、X
4aと極性の異なる同じ波形が印加されている。また、Y
1 、Y2 、Y3 、Y4 線には図12のようなデータ信号
が印加されておりそのタイミングは選択する画素のアド
レスにより、1フレーム中の16分割された特定の時間
にデータ線にデータ信号が印加される、時間T1からT
2の間はAAの画素のみ選択されてオンまたはオフされ
ている。即ち、T1 からt1 の間にデータ線Y1 に対し
てデータ信号を印加して、この時間内にAAの画素の液
晶にはしきい値をこえる電圧が印加され液晶が駆動され
る。この時、液晶表示装置の対抗電極にオフセット電圧
が印加されている。次に、時間T2からT3では4つの
画素を全く選択しない信号が印加されている。
In such a 4 × 4 display,
Dress AA, AB, BA, BB
The signal waveform, the liquid crystal potential and the potential actually applied to the liquid crystal
Fig. 12 shows the timing chart of the difference. In FIG.
Here, the horizontal axis indicates time. One frame at time T
This interval is divided into 16 as between 1 and T2, and a pair of
A scanning signal is applied by sequentially scanning four pairs of scanning lines. Figure
Then X1a, X2a, X3a, X4aOnly listed but in fact
X1b, X2b, X3b, X4bX1a, X2a, X 3a, X
4aAnd the same waveforms having different polarities are applied. Also, Y
1, YTwo, YThree, YFourThe data signal as shown in FIG.
Is applied and the timing is
At a specific time divided into 16 in one frame
The data signal is applied to the data line at times T1 to T
During the period 2, only the AA pixel is selected and turned on or off.
ing. That is, T1To t1Data line Y1Against
A data signal is applied to the AA pixel within this time.
A voltage exceeding the threshold is applied to the crystal and the liquid crystal is driven.
You. At this time, the offset voltage is applied to the opposing electrode of the liquid crystal display.
Is applied. Next, from time T2 to T3, four
A signal that does not select any pixel is applied.

【0061】次に、時間T3からT4は、データ線に印
加する信号の論理を反転させた信号が印加され、また、
対抗電極には時間T1からT3の間に印加されていた信
号とは極性の異なるオフセット電圧が印加されて、交流
化信号が液晶に加えられている。この交流化信号によ
り、時間T1からT3の間に正に偏っていた電荷をキャ
ンセルすることができる。すなわち、時間T1からT2
に加えられていた信号のうち、Y1 、Y2 、Y3 、Y4
線の論理を反転し、すなわち、選択信号と非選択信号を
入れ換え、対抗電極のオフセット電圧の正負を入れ換え
ることにより、前半のフレームでは、AAの画素を選択
し、後半のフレームでは、4つの画素を選択しない交流
化信号を印加でき液晶を駆動することが可能となった。
Next, from time T3 to T4, a signal obtained by inverting the logic of the signal applied to the data line is applied.
An offset voltage having a polarity different from that of the signal applied between times T1 and T3 is applied to the counter electrode, and an alternating signal is applied to the liquid crystal. With this alternating signal, charges that have been positively biased between times T1 and T3 can be canceled. That is, from time T1 to T2
, Y 1 , Y 2 , Y 3 , Y 4
By inverting the logic of the line, that is, exchanging the selection signal and the non-selection signal and exchanging the offset voltage of the counter electrode, the AA pixel is selected in the first half frame, and four pixels are selected in the second half frame. It is possible to drive the liquid crystal by applying an alternating signal that does not select any.

【0062】このように、本発明の駆動によると非常に
簡単な、パルス信号をデータ線および一対の走査線に加
えるだけで、液晶表示を行える。本実施例においては、
走査する側をY線として、走査を行ったが、特に、この
構成に限定されることはなく、X線側を走査する側とす
ることも可能である。また、データ信号をランダムに各
データ線に印加して、画素をランダムに選択してゆくこ
とも可能である。その他、ここに記載されていないこと
は実施例1、2に記されたことと同様である。
As described above, according to the driving of the present invention, a very simple pulse signal can be applied to a data line and a pair of scanning lines to perform a liquid crystal display. In this embodiment,
Although the scanning is performed with the scanning side as the Y line, the present invention is not particularly limited to this configuration, and the scanning side may be the X-ray side. Further, it is also possible to apply a data signal to each data line at random and select pixels at random. In addition, what is not described here is the same as that described in Examples 1 and 2.

【0063】[0063]

【発明の効果】以上説明したように本発明の駆動法によ
り、液晶電位をフロ−ティングとしないため、安定した
表示を行うことができる。また、アクティブ素子として
のC/TFTの駆動能力が高いため、動作マ−ジンを拡
大でき、さらに、周辺の駆動回路をより簡単にすること
が可能で表示装置の小型化、製造コストの低減に効果が
ある。また、3本の信号線と対抗電極に非常に単純な信
号で高い駆動能力を発揮することができる。
As described above, according to the driving method of the present invention, since the liquid crystal potential is not floating, a stable display can be performed. Further, since the driving capability of the C / TFT as the active element is high, the operation margin can be expanded, and the peripheral driving circuit can be made simpler, so that the size of the display device can be reduced and the manufacturing cost can be reduced. effective. In addition, high driving capability can be exhibited with very simple signals to the three signal lines and the counter electrode.

【0064】不良TFTが一部にあっても同相出力であ
るためその補償をある程度行うことができる。
Even if some of the defective TFTs are in-phase output, it can be compensated to some extent.

【0065】さらに、液晶材料を電気分解させないため
に液晶の駆動としては、必須の交流化信号駆動をC/T
FTのゲイト信号線に加える信号の論理を反転させ、対
抗電極に印加するオフセット電圧の極性を反転するとい
う簡単なことで達成できた。
Further, in order to prevent the liquid crystal material from being electrolyzed, the driving of the liquid crystal is performed by indispensable AC / DC signal driving.
This was achieved simply by inverting the logic of the signal applied to the FT gate signal line and inverting the polarity of the offset voltage applied to the counter electrode.

【0066】また、第3の信号線の信号の電圧を任意に
可変するとそれに従って液晶に実際に加わる電位差を可
変することができる。これにより階調表示を行うことが
できる。特に、液晶駆動のしきい値が明確でないもの、
すなわち、スレッショルドがなだらかな分散型液晶等に
は、特によく適した駆動法で十分な階調表示を行うこと
ができる。また、その他の階調方法として、1つの表示
画面に対して、複数フレームの駆動信号を液晶に印加す
ることにより1画面を表示する場合は、特定の画素に加
える選択信号を全フレーム数より減らすことにより、容
易に階調表示を行うことができる。
When the voltage of the signal on the third signal line is arbitrarily changed, the potential difference actually applied to the liquid crystal can be changed accordingly. Thereby, gradation display can be performed. In particular, when the threshold for driving the liquid crystal is not clear,
That is, for a dispersion type liquid crystal having a gentle threshold, a sufficient gradation display can be performed by a driving method particularly well suited. As another gradation method, when one screen is displayed by applying drive signals of a plurality of frames to the liquid crystal for one display screen, the number of selection signals to be applied to a specific pixel is reduced from the total number of frames. Thereby, gradation display can be easily performed.

【0067】本発明における表示媒体としては、透過型
の液晶表示装置または反射型の液晶表示装置として用い
得る。また、使用可能な液晶材料としては、前術のTN
液晶、FLC液晶、分散型液晶、ポリマ型液晶を用い得
る。また、ゲストホスト型、誘電異方性型のネマチック
液晶にイオン性ド−パントを添加して電界を印加するこ
とによってネマチック液晶としコレステリック液晶との
混合体に電界を印加して、ネマチック相とコレステリッ
ク相との間で相変化を生じさせ、透明ないし白濁の表示
を実現する相転移液晶を用いることもできる。また、液
晶以外では、例えば染料で着色した有機溶媒中にこれと
色の異なる顔料粒子を分散させたいわゆる電気泳動表示
用分散系を用いることもできることを付記する。
The display medium of the present invention can be used as a transmission type liquid crystal display device or a reflection type liquid crystal display device. Also, usable liquid crystal materials include TN of the prior art.
Liquid crystal, FLC liquid crystal, dispersion type liquid crystal, and polymer type liquid crystal can be used. In addition, an ionic dopant is added to a guest-host type or dielectric anisotropic type nematic liquid crystal, and an electric field is applied to apply the electric field to a nematic liquid crystal and a mixture of the cholesteric liquid crystal and the nematic phase. A phase change liquid crystal which causes a phase change between the phases and realizes a transparent or opaque display can also be used. It should be noted that, other than liquid crystals, for example, a so-called electrophoretic display dispersion system in which pigment particles having different colors are dispersed in an organic solvent colored with a dye may be used.

【0068】本発明において、表示媒体として液晶を用
いた時、C/TFTの出力は液晶電位となる。また、液
晶以外の媒体を用いることもあるため、その場合には、
C/TFTの出力電圧と置き換えればよい。
In the present invention, when a liquid crystal is used as a display medium, the output of the C / TFT is a liquid crystal potential. In addition, since a medium other than liquid crystal may be used, in that case,
What is necessary is just to replace with the output voltage of C / TFT.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の駆動波形を示す。FIG. 1 shows a driving waveform of the present invention.

【図2】相補型TFTを用いたアクティブ型表示装置の
回路図を示す。
FIG. 2 is a circuit diagram of an active display device using complementary TFTs.

【図3】相補型TFTを用いたアクティブ型表示装置の
回路図を示す。
FIG. 3 is a circuit diagram of an active display device using complementary TFTs.

【図4】相補型TFTを用いたアクティブ型表示装置の
回路図を示す。
FIG. 4 is a circuit diagram of an active display device using complementary TFTs.

【図5】従来のアクティブ型液晶装置の回路図を示す。FIG. 5 shows a circuit diagram of a conventional active liquid crystal device.

【図6】図2に対応した液晶表示装置の一方の基板の平
面図を示す。
6 is a plan view of one substrate of the liquid crystal display device corresponding to FIG.

【図7】図3に対応した液晶表示装置の一方の基板の平
面図を示す。
7 is a plan view of one substrate of the liquid crystal display device corresponding to FIG.

【図8】図4に対応した液晶表示装置の一方の基板の平
面図を示す。
8 is a plan view of one substrate of the liquid crystal display device corresponding to FIG.

【図9】相補型TFTを用いた4×4アクティブ型液晶
装置の回路図を示す。
FIG. 9 is a circuit diagram of a 4 × 4 active liquid crystal device using complementary TFTs.

【図10】本発明の駆動信号波形とそのタイミングチャ
ートの一例を示す。
FIG. 10 shows an example of a drive signal waveform of the present invention and a timing chart thereof.

【図11】本発明の駆動信号波形とそのタイミングチャ
ートの一例を示す。
FIG. 11 shows an example of a drive signal waveform of the present invention and a timing chart thereof.

【図12】本発明の駆動信号波形とそのタイミングチャ
ートの一例を示す。
FIG. 12 shows an example of a drive signal waveform of the present invention and a timing chart thereof.

【図13】本発明で使用したC/TFTの作製工程図を
示す。
FIG. 13 shows a manufacturing process diagram of the C / TFT used in the present invention.

【符号の説明】 〜・・・フォトマスクを用いたプロセス 1、2・・・周辺回路 3、4・・・第3の信号線 5、6・・・第1の信号線 7、8・・・第2の信号線 13・・・・NTFT 16・・・・対抗電極 17・・・・画素電極 22・・・・PTFT 23・・・・画素[Description of Signs]-Process using photomask 1, 2-Peripheral circuit 3, 4-Third signal line 5, 6, ... First signal line 7, 8, ... .. Second signal line 13... NTFT 16... Counter electrode 17... Pixel electrode 22... PTFT 23.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 29/78 617M ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 29/78 617M

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】絶縁表面を有する基板と、 前記絶縁表面上に形成された第1のPチャネル型薄膜ト
ランジスタおよび第2のNチャネル型薄膜トランジスタ
を含む複数の薄膜トランジスタと、を有する電気光学装
置であって、 前記第1のPチャネル型薄膜トランジスタのゲート電極
および前記第2のNチャネル型薄膜トランジスタのゲー
ト電極は、それぞれ、金属膜または金属膜および金属シ
リサイド膜、並びにリンが導入されたシリコン膜からな
ることを特徴とする電気光学装置。
1. An electro-optical device comprising: a substrate having an insulating surface; and a plurality of thin film transistors including a first P-channel thin film transistor and a second N-channel thin film transistor formed on the insulating surface. The gate electrode of the first P-channel thin film transistor and the gate electrode of the second N-channel thin film transistor are made of a metal film or a metal film and a metal silicide film, and a silicon film into which phosphorus is introduced, respectively. Electro-optical device characterized.
【請求項2】前記リンが導入されたシリコン層のリンの
濃度は、1×1021〜5×1021cm-3であることを特
徴とする請求項1に記載の電気光学装置。
2. The electro-optical device according to claim 1, wherein the concentration of phosphorus in the silicon layer into which phosphorus has been introduced is 1 × 10 21 to 5 × 10 21 cm −3 .
【請求項3】前記金属膜は、モリブデン膜またはタング
ステン膜であることを特徴とする請求項1または2に記
載の電気光学装置。
3. The electro-optical device according to claim 1, wherein the metal film is a molybdenum film or a tungsten film.
【請求項4】前記金属シリサイド膜は、モリブデンシリ
サイドまたはタングステンシリサイドであることを特徴
とする請求項1乃至3のいずれか一に記載の電気光学装
置。
4. The electro-optical device according to claim 1, wherein the metal silicide film is made of molybdenum silicide or tungsten silicide.
【請求項5】前記第1の薄膜トランジスタおよび前記第
2の薄膜トランジスタは、相補型薄膜トランジスタを構
成することを特徴とする請求項1乃至4のいずれか一に
記載の電気光学装置。
5. The electro-optical device according to claim 1, wherein the first thin film transistor and the second thin film transistor form a complementary thin film transistor.
【請求項6】絶縁表面を有する基板と、 前記絶縁表面上に形成された複数の薄膜トランジスタ
と、 前記複数の薄膜トランジスタ上に形成され、かつ第1の
コンタクトが形成された層間絶縁膜と、 前記層間絶縁膜上に形成され、かつ前記複数の薄膜トラ
ンジスタのソースまたはドレインに接続された複数の配
線と、 前記複数の薄膜トランジスタ、前記層間絶縁膜および前
記配線上に形成された有機樹脂膜と、 前記有機樹脂膜上に形成され、かつ前記有機樹脂膜に形
成された第2のコンタクトを通して前記複数の薄膜トラ
ンジスタのぞれぞれに接続された複数の画素電極と、を
有する電気光学装置。
6. A substrate having an insulating surface; a plurality of thin film transistors formed on the insulating surface; an interlayer insulating film formed on the plurality of thin film transistors and having a first contact formed thereon; A plurality of wirings formed on an insulating film and connected to a source or a drain of the plurality of thin film transistors; an organic resin film formed on the plurality of thin film transistors, the interlayer insulating film and the wiring; An electro-optical device comprising: a plurality of pixel electrodes formed on a film and connected to each of the plurality of thin film transistors through a second contact formed on the organic resin film.
【請求項7】前記画素電極は、透明導電膜であることを
特徴とする請求項6に記載の電気光学装置。
7. The electro-optical device according to claim 6, wherein the pixel electrode is a transparent conductive film.
【請求項8】前記透明導電膜は、ITOであることを特
徴とする請求項7に記載の電気光学装置。
8. The electro-optical device according to claim 7, wherein the transparent conductive film is made of ITO.
【請求項9】前記有機樹脂膜は、透光性ポリイミド樹脂
膜であることを特徴とする請求項6乃至8に記載の電気
光学装置。
9. The electro-optical device according to claim 6, wherein the organic resin film is a translucent polyimide resin film.
【請求項10】前記複数の薄膜トランジスタは、Nチャ
ネル型薄膜トランジスタおよびPチャネル型薄膜トラン
ジスタを含むことを特徴とする請求項6乃至9に記載の
電気光学装置。
10. The electro-optical device according to claim 6, wherein the plurality of thin film transistors include an N-channel thin film transistor and a P-channel thin film transistor.
JP2000183975A 1990-12-10 2000-06-20 Electro-optical device Expired - Lifetime JP3380794B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000183975A JP3380794B2 (en) 1990-12-10 2000-06-20 Electro-optical device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP41572190A JP3270485B2 (en) 1990-12-10 1990-12-10 Driving method of display device
JP2000183975A JP3380794B2 (en) 1990-12-10 2000-06-20 Electro-optical device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP41572190A Division JP3270485B2 (en) 1990-11-26 1990-12-10 Driving method of display device

Publications (2)

Publication Number Publication Date
JP2001042364A true JP2001042364A (en) 2001-02-16
JP3380794B2 JP3380794B2 (en) 2003-02-24

Family

ID=26583044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000183975A Expired - Lifetime JP3380794B2 (en) 1990-12-10 2000-06-20 Electro-optical device

Country Status (1)

Country Link
JP (1) JP3380794B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020090669A (en) * 2001-05-29 2002-12-05 삼성코닝 주식회사 Method for the preparation of thin film transistor comprising polysilicon active layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020090669A (en) * 2001-05-29 2002-12-05 삼성코닝 주식회사 Method for the preparation of thin film transistor comprising polysilicon active layer

Also Published As

Publication number Publication date
JP3380794B2 (en) 2003-02-24

Similar Documents

Publication Publication Date Title
JP2999271B2 (en) Display device
KR960010723B1 (en) Liquid crystal electro-optical device
US5218464A (en) Electro-optical device
JP3300700B2 (en) Thin film transistor
JP3270485B2 (en) Driving method of display device
JP2990232B2 (en) Liquid crystal electro-optical device
JP3300701B2 (en) Electro-optical device
JP2002131784A (en) Reflection type liquid crystal display device
JP3297674B2 (en) Display device
JP3000174B2 (en) Driving method of display device
JP3380794B2 (en) Electro-optical device
JP3161707B2 (en) Electro-optical device
JP3441701B2 (en) Manufacturing method of electro-optical device
JP3668416B2 (en) Electro-optic device
JP2707157B2 (en) Display device
JP3000177B2 (en) Display device
JP2742725B2 (en) Display device
JP3651731B2 (en) Display device
JP3350528B2 (en) Active matrix display
JP3210307B2 (en) TV receiver
JP3220092B2 (en) Display device
JP3330910B2 (en) Electro-optical device
JP3283855B2 (en) Projection display device
JP3431874B2 (en) Projection and reflective displays
JP3431875B2 (en) Active matrix display

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101213

Year of fee payment: 8

EXPY Cancellation because of completion of term