JP2001036366A - Gain variable amplifier circuit, gain control circuit and communication equipment - Google Patents
Gain variable amplifier circuit, gain control circuit and communication equipmentInfo
- Publication number
- JP2001036366A JP2001036366A JP11205322A JP20532299A JP2001036366A JP 2001036366 A JP2001036366 A JP 2001036366A JP 11205322 A JP11205322 A JP 11205322A JP 20532299 A JP20532299 A JP 20532299A JP 2001036366 A JP2001036366 A JP 2001036366A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- amplifier circuit
- circuit
- agc
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 57
- 230000008859 change Effects 0.000 claims description 16
- 230000014509 gene expression Effects 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 8
- 230000007423 decrease Effects 0.000 abstract description 5
- 239000002131 composite material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 17
- 238000012937 correction Methods 0.000 description 14
- 102100036601 Aggrecan core protein Human genes 0.000 description 11
- 108091006419 SLC25A12 Proteins 0.000 description 11
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 102100033007 Carbonic anhydrase 14 Human genes 0.000 description 2
- 101000867862 Homo sapiens Carbonic anhydrase 14 Proteins 0.000 description 2
- 108091006418 SLC25A13 Proteins 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101100321669 Fagopyrum esculentum FA02 gene Proteins 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、利得の制御機能を
備えた利得可変増幅回路および利得の可変的な制御を行
う利得制御回路並びに利得可変増幅回路を用いて信号の
送受信に関する処理を行う携帯電話機等の通信機器に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifier having a gain control function, a gain control circuit for performing variable gain control, and a portable apparatus for performing processing related to signal transmission and reception using the variable gain amplifier. The present invention relates to a communication device such as a telephone.
【0002】[0002]
【従来の技術】利得制御回路は、入力信号等に応じて増
幅回路の利得を可変的に制御することにより、増幅回路
の出力信号を所望のレベルに制御するものである。この
ような利得制御を入力信号等に応じて自動的に行う回路
は、「AGC(Automatic GainControl)回路」と呼ば
れている。このAGC回路によるAGC機能を利用して
利得を可変的に増幅する利得可変増幅回路(以下、「A
GC増幅回路」という。)は、例えば、携帯電話機等の
信号処理回路において利用されている。2. Description of the Related Art A gain control circuit controls the output signal of an amplifier circuit to a desired level by variably controlling the gain of the amplifier circuit according to an input signal or the like. A circuit that automatically performs such gain control according to an input signal or the like is called an “AGC (Automatic Gain Control) circuit”. A variable gain amplifier circuit (hereinafter, “A”) that variably amplifies the gain using the AGC function of the AGC circuit.
GC amplifier circuit ". ) Is used in, for example, a signal processing circuit of a mobile phone or the like.
【0003】例えば、CDMA(Code Division Multip
le Access :符号分割多元接続)方式の携帯電話機にお
いては、受信信号の強度と基地局における到達信号の強
度とを均一に維持するために、受信信号のレベルを基準
として、送信電力の制御を行っている。より具体的に
は、例えば、移動局(携帯電話機)と基地局との距離が
大きくなるに従って、移動局の信号出力のレベルを大き
くするような制御を行う。このような制御を行うため
に、CDMA方式の携帯電話機では、受信回路および送
信回路に、利得を直線的に80dB以上可変できるよう
なAGC増幅回路が必要とされる。CDMA方式の携帯
電話機では、このように受信信号の信号レベルを送信電
力に反映させることで、1つの周波数帯に割り当てられ
た40以上のユーザの通信の維持を行う。For example, CDMA (Code Division Multip
In the mobile phone of the le access (code division multiple access) system, the transmission power is controlled on the basis of the level of the received signal in order to maintain the strength of the received signal and the intensity of the arrival signal at the base station uniform. ing. More specifically, for example, control is performed so as to increase the level of the signal output of the mobile station as the distance between the mobile station (cellular phone) and the base station increases. In order to perform such control, a mobile phone of the CDMA system requires an AGC amplifier circuit capable of linearly varying the gain by 80 dB or more in the receiving circuit and the transmitting circuit. By reflecting the signal level of the received signal on the transmission power, the CDMA mobile phone maintains communication of 40 or more users assigned to one frequency band.
【0004】なお、受信信号の信号レベルを送信電力に
反映させるためには、送信側のAGC増幅回路と受信側
のAGC増幅回路とを連動して動作させる必要がある
が、このためには、80dB以上の広範囲のダイナミッ
クレンジにわたって、各AGC増幅回路に入力されるA
GC電圧の値と、各AGC増幅回路における利得との間
に優れた直線性の関係があることが必要とされる。In order to reflect the signal level of the received signal on the transmission power, it is necessary to operate the AGC amplifier circuit on the transmitting side and the AGC amplifier circuit on the receiving side in conjunction with each other. A input to each AGC amplifier circuit over a wide dynamic range of 80 dB or more.
It is necessary that there be an excellent linearity relationship between the value of the GC voltage and the gain in each AGC amplifier circuit.
【0005】図8は、CDMA方式の携帯電話機等に利
用される一般的なAGC増幅回路の構成例を示すもので
ある。この図に示したAGC増幅回路は、入力信号IN
を可変的に増幅可能な可変増幅回路101と、この可変
増幅回路101における利得の制御を行うコントロール
回路102とを備えている。この図に示したAGC増幅
回路には、可変増幅回路101の入力端子114,11
5を介して入力信号INが入力され、コントロール回路
102の入力端子113を介してAGC電圧(利得制御
電圧)VAGC が入力されるようになっている。また、こ
の図に示したAGC増幅回路においては、出力端子11
7,118を介して可変増幅回路101によって増幅さ
れた出力信号OUTが出力されるようになっている。FIG. 8 shows a configuration example of a general AGC amplifier circuit used for a CDMA type portable telephone or the like. The AGC amplifier circuit shown in FIG.
And a control circuit 102 for controlling the gain of the variable amplifier circuit 101. In the AGC amplifier circuit shown in FIG.
5, an input signal IN is inputted, and an AGC voltage (gain control voltage) V AGC is inputted through an input terminal 113 of the control circuit 102. Further, in the AGC amplifier circuit shown in FIG.
The output signal OUT amplified by the variable amplifying circuit 101 is output via the elements 7, 118.
【0006】可変増幅回路101は、負荷抵抗として設
けられた抵抗R111,R112と、増幅用に設けられ
た一対のトランジスタT107,T108と、可変増幅
回路101における電流源となるトランジスタT104
とを有している。この可変増幅回路101には、入力端
子116を介して電源電圧Vccが印加されるようにな
っている。The variable amplifying circuit 101 includes resistors R111 and R112 provided as load resistors, a pair of transistors T107 and T108 provided for amplification, and a transistor T104 serving as a current source in the variable amplifying circuit 101.
And The power supply voltage Vcc is applied to the variable amplifier circuit 101 via the input terminal 116.
【0007】この可変増幅回路101において、抵抗R
111,R112の一端は、電源電圧Vccが印加され
る入力端子116に共通接続されている。抵抗R111
の他端は、トランジスタT107のコレクタ端子に接続
されている。抵抗R112の他端は、トランジスタT1
08のコレクタ端子に接続されている。抵抗R111と
トランジスタT107のコレクタ端子との間には、出力
信号OUTを出力するための出力端子117が接続され
ている。抵抗R112とトランジスタT108のコレク
タ端子との間には、出力信号OUTを出力するための出
力端子118接続されている。トランジスタT107、
T108のベース端子は、それぞれ入力信号INが入力
される入力端子114,115に接続されている。トラ
ンジスタT107、T108のエミッタ端子は、トラン
ジスタT104のコレクタ端子に共通接続されている。
トランジスタT104のエミッタ端子は、接地されてい
る。トランジスタT104のベース端子は、コントロー
ル回路102に接続されている。In this variable amplifier circuit 101, a resistor R
One ends of 111 and R112 are commonly connected to an input terminal 116 to which the power supply voltage Vcc is applied. Resistance R111
Is connected to the collector terminal of the transistor T107. The other end of the resistor R112 is connected to the transistor T1.
08 is connected to the collector terminal. An output terminal 117 for outputting the output signal OUT is connected between the resistor R111 and the collector terminal of the transistor T107. An output terminal 118 for outputting the output signal OUT is connected between the resistor R112 and the collector terminal of the transistor T108. Transistor T107,
The base terminal of T108 is connected to input terminals 114 and 115 to which the input signal IN is input, respectively. The emitter terminals of the transistors T107 and T108 are commonly connected to the collector terminal of the transistor T104.
The emitter terminal of the transistor T104 is grounded. The base terminal of the transistor T104 is connected to the control circuit 102.
【0008】コントロール回路102は、可変増幅回路
101に対するいわゆるAGC機能を実現するための回
路である。このコントロール回路102は、電圧/電流
変換作用を有する一対のトランジスタT101,T10
2と、可変増幅回路101のトランジスタT104とで
カレントミラー回路104を形成するトランジスタT1
03と、カレントミラー回路103を形成する一対のト
ランジスタT109,T110とを有している。このコ
ントロール回路102には、入力端子111,112を
介して電源電圧Vccが印加されるようになっている。[0008] The control circuit 102 is a circuit for realizing a so-called AGC function for the variable amplifier circuit 101. The control circuit 102 includes a pair of transistors T101 and T10 having a voltage / current conversion function.
2 and a transistor T1 forming a current mirror circuit 104 by the transistor T104 of the variable amplifier circuit 101.
03, and a pair of transistors T109 and T110 forming the current mirror circuit 103. The power supply voltage Vcc is applied to the control circuit 102 via input terminals 111 and 112.
【0009】このコントロール回路102において、ト
ランジスタT101のベース端子には、AGC電圧V
AGC が入力される入力端子113が接続されている。ト
ランジスタT101のコレクタ端子は、カレントミラー
回路103に接続されている。トランジスタT101,
T102のエミッタ端子は、電流値I0の電流を供給す
る電流源Iaに共通接続されている。トランジスタT1
02のベース端子には、固定電圧VBが印加されてい
る。トランジスタT102のコレクタ端子には、電源電
圧Vccが印加される入力端子112が接続されてい
る。In the control circuit 102, the AGC voltage V is applied to the base terminal of the transistor T101.
An input terminal 113 to which AGC is input is connected. The collector terminal of the transistor T101 is connected to the current mirror circuit 103. Transistor T101,
The emitter terminal of T102 is commonly connected to a current source Ia that supplies a current having a current value I0. Transistor T1
The fixed voltage VB is applied to the base terminal 02. The input terminal 112 to which the power supply voltage Vcc is applied is connected to the collector terminal of the transistor T102.
【0010】カレントミラー回路103を形成している
一対のトランジスタT109,T110のベース端子
は、互いのベース端子に共通接続されている。また、ト
ランジスタT109,T110のベース端子は、トラン
ジスタT109のコレクタ端子にダイオード接続されて
いる。トランジスタT109,T110のエミッタ端子
は、電源電圧Vccが印加される入力端子111に共通
接続されている。トランジスタT109のコレクタ端子
は、トランジスタT101のコレクタ端子に接続されて
いる。トランジスタT110のコレクタ端子は、トラン
ジスタT103のコレクタ端子に接続されている。トラ
ンジスタT103のベース端子は、可変増幅回路101
におけるトランジスタT104のベース端子に接続さ
れ、トランジスタT104とでカレントミラー回路10
4を形成している。また、トランジスタT103のベー
ス端子は、自身のコレクタ端子にダイオード接続されて
いる。トランジスタT103のエミッタ端子は、接地さ
れている。The base terminals of a pair of transistors T109 and T110 forming the current mirror circuit 103 are commonly connected to each other. The base terminals of the transistors T109 and T110 are diode-connected to the collector terminal of the transistor T109. The emitter terminals of the transistors T109 and T110 are commonly connected to an input terminal 111 to which the power supply voltage Vcc is applied. The collector terminal of the transistor T109 is connected to the collector terminal of the transistor T101. The collector terminal of the transistor T110 is connected to the collector terminal of the transistor T103. The base terminal of the transistor T103 is
Is connected to the base terminal of the transistor T104, and the current mirror circuit 10 is connected to the transistor T104.
4 are formed. The base terminal of the transistor T103 is diode-connected to its own collector terminal. The emitter terminal of the transistor T103 is grounded.
【0011】なお、同図では、可変増幅回路101を1
段のみの構成としているが、1段の可変増幅回路101
によって得られる利得の可変量は、30〜40dB程度
である。従って、通常のCDMA方式の携帯電話機に必
要とされる80dB以上の利得の可変量を実現するため
には、実際には、可変増幅回路101と同等の回路を3
段以上従属接続する必要がある。この接続は、同図に示
したように、トランジスタT104に相当するトランジ
スタT105,T106,…のベース端子を、トランジ
スタT104のベース端子に共通接続すると共に、コン
トロール回路102におけるトランジスタT103のベ
ース端子に接続し、トランジスタT104によって形成
されるカレントミラー回路104と同様に、トランジス
タT103とトランジスタT105,T106,…とで
それぞれカレントミラー回路が形成されるようにして行
う。In FIG. 1, the variable amplifier circuit 101 has one
Although only a single-stage variable amplifying circuit 101 is used,
The variable amount of gain obtained by the above is about 30 to 40 dB. Therefore, in order to realize a variable amount of gain of 80 dB or more required for a normal CDMA mobile phone, a circuit equivalent to the variable amplifying circuit 101 is actually provided by three.
It is necessary to cascade more than one step. In this connection, as shown in the figure, the base terminals of the transistors T105, T106,... Corresponding to the transistor T104 are commonly connected to the base terminal of the transistor T104, and also connected to the base terminal of the transistor T103 in the control circuit 102. Then, similarly to the current mirror circuit 104 formed by the transistor T104, the current mirror circuit is formed by the transistor T103 and the transistors T105, T106,.
【0012】以上のような構成のAGC増幅回路では、
AGC電圧VAGC が入力されると、コントロール回路1
02における一対のトランジスタT101,T102の
電圧/電流変換作用により、トランジスタT101にA
GC電圧VAGC の大きさに応じたコレクタ電流I101
が流れる。また、トランジスタT103には、カレント
ミラー回路103の作用により、トランジスタT101
におけるコレクタ電流I101に連動してコレクタ電流
I102が流れる。更に、可変増幅回路101のトラン
ジスタT104には、カレントミラー回路104の作用
により、トランジスタT103におけるコレクタ電流I
102に連動してコレクタ電流IAGC1が流れる。可変増
幅回路101を複数従属接続した場合には、従属接続さ
れた他の可変増幅回路のトランジスタT105,T10
6,…に、可変増幅回路101のトランジスタT104
と同様に、トランジスタT103におけるコレクタ電流
I102に連動してコレクタ電流IAGC2,IAGC3,…が
流れる。In the AGC amplifier circuit having the above configuration,
When the AGC voltage V AGC is input, the control circuit 1
02 by the voltage / current conversion action of the pair of transistors T101 and T102 in the transistor T101.
Collector current I101 according to the magnitude of GC voltage V AGC
Flows. Further, the transistor T103 is connected to the transistor T103 by the operation of the current mirror circuit 103.
, A collector current I102 flows in conjunction with the collector current I101. Further, the collector current I in the transistor T103 is applied to the transistor T104 of the variable amplifier circuit 101 by the operation of the current mirror circuit 104.
The collector current I AGC1 flows in conjunction with 102. When a plurality of variable amplifying circuits 101 are cascaded, the transistors T105 and T10 of another cascaded variable amplifying circuit are connected.
6, the transistor T104 of the variable amplifier circuit 101
Similarly, the collector currents I AGC2 , I AGC3 ,... Flow in conjunction with the collector current I102 in the transistor T103.
【0013】ここで、可変増幅回路101においては、
理論的に、コレクタ電流IAGC1が指数関数的にコントロ
ールされると、トランジスタT107,T108の利得
が直線的に変化する。従って、コントロール回路102
において、AGC電圧VAGCに応じて流れるトランジス
タT101のコレクタ電流I101が指数関数的に制御
されれば、可変増幅回路101におけるコレクタ電流I
AGC1が指数関数的にコントロールされることになり、ト
ランジスタT107,T108の利得を直線的に制御す
ることが可能となる。これは、可変増幅回路101を複
数従属接続した場合の他の可変増幅回路についても同様
である。Here, in the variable amplifier circuit 101,
Theoretically, when the collector current I AGC1 is controlled exponentially, the gains of the transistors T107 and T108 change linearly. Therefore, the control circuit 102
, If the collector current I101 of the transistor T101 flowing according to the AGC voltage V AGC is controlled exponentially,
Since AGC1 is controlled exponentially, the gain of the transistors T107 and T108 can be controlled linearly. The same applies to other variable amplifier circuits when a plurality of variable amplifier circuits 101 are connected in cascade.
【0014】次に、以上のようなAGC増幅回路によっ
て得られる利得PG[dB]について説明する。Next, the gain PG [dB] obtained by the above AGC amplifier circuit will be described.
【0015】一般に、上述したAGC増幅回路において
は、以下の式(A)で表される関係がある。なお、式
(A)において、qは電子の単位電荷、kはボルツマン
定数、Tは絶対温度である。式(A)は、可変増幅回路
101において、定電流源に相当するトランジスタT1
04のコレクタ電流IAGC1が指数関数的に制御される
と、トランジスタT107,T108の電力利得PG
〔dB〕が直線的に変化することを示している。In general, the above-mentioned AGC amplifier circuit has a relationship represented by the following equation (A). In the formula (A), q is a unit charge of an electron, k is a Boltzmann constant, and T is an absolute temperature. Equation (A) shows that the variable amplifier circuit 101 includes a transistor T1 corresponding to a constant current source.
When 04 of the collector current I AGC1 is exponentially controlled transistor T107, T108 of the power gain PG
[DB] linearly changes.
【0016】 PG∝20log (IAGC1*q/kT)…(A)[0016] PGα20log (I AGC1 * q / kT ) ... (A)
【0017】また、上述したAGC増幅回路において
は、以下の式(B)で表される関係がある。なお、式
(B)において、IsはトランジスタT104の逆方向
飽和電流である。式(B)は、直線的に変化するAGC
電圧VAGC に対して可変増幅回路101のコレクタ電流
IAGC1が、指数関数的に変化することを示している。以
上の式(A),式(B)から分かるように、図8に示し
たAGC増幅回路の電力利得PGは、AGC電圧VAGC
の直線的な変化に応じて、同様に直線的に変化する。In the above-mentioned AGC amplifier circuit, there is a relationship represented by the following equation (B). In the equation (B), Is is a reverse saturation current of the transistor T104. Equation (B) shows a linearly changing AGC
This shows that the collector current I AGC1 of the variable amplifier circuit 101 changes exponentially with respect to the voltage V AGC . Or of formula (A), as can be seen from equation (B), the power gain PG of the AGC amplifier circuit shown in FIG. 8, AGC voltage V AGC
Also changes linearly in accordance with the linear change of.
【0018】 IAGC1∝Is*exp (VAGC *q/kT)…(B)[0018] I AGC1 αIs * exp (V AGC * q / kT) ... (B)
【0019】[0019]
【0020】上述のように、AGC増幅回路では、理論
的に、可変増幅回路101においてコレクタ電流IAGC1
が指数関数的にコントロールされると、トランジスタT
107,T108の利得が直線的に変化する。このと
き、電流IAGC1は、コントロール回路102のトランジ
スタT101,102によって指数関数的にコントロー
ルされるので、AGC増幅回路の電力利得PGは、AG
C電圧VAGC の直線的な変化に応じて、直線的に変化す
る。ここで、AGC電圧VAGC と可変増幅回路101の
利得との関係は、例えば、温度等の外部環境に変化があ
った場合においても、一定に保たれていることが望まし
い。しかしながら、従来のAGC増幅回路では、以下で
説明するように、例えば、温度によって、AGC電圧V
AGC と可変増幅回路101の利得との関係が崩れてしま
うという問題があった。As described above, in the AGC amplifier circuit, the collector current I AGC1 is theoretically generated in the variable amplifier circuit 101 .
Is controlled exponentially, the transistor T
The gains of 107 and T108 change linearly. At this time, current I AGC1 Since is exponentially controlled by transistors T101,102 control circuit 102, power gain PG of the AGC amplifier circuit, AG
It changes linearly according to the linear change of the C voltage VAGC . Here, it is desirable that the relationship between the AGC voltage V AGC and the gain of the variable amplifier circuit 101 be kept constant even when the external environment such as temperature changes. However, in the conventional AGC amplifier circuit, as described below, for example, the AGC voltage V
There is a problem that the relationship between the AGC and the gain of the variable amplifier circuit 101 is broken.
【0021】図9は、AGC電圧VAGC とトランジスタ
T101のコレクタ電流I101とにおける温度依存性
の関係について示す図であり、横軸がAGC電圧VAGC
を示し、縦軸が、コレクタ電流I101を示している。
また、図10は、AGC電圧VAGC と可変増幅回路10
1の利得PGとにおける温度依存性の関係について示す
図であり、横軸がAGC電圧VAGC を示し、縦軸が、利
得PGを示している。これらの図では、それぞれ温度が
75°C(符号104,107),25°C(符号10
3,106),−25°C(符号105,108)の3
つの場合の関係について示している。FIG. 9 is a diagram showing the relationship between the AGC voltage V AGC and the temperature dependence of the collector current I101 of the transistor T101. The horizontal axis represents the AGC voltage V AGC.
The vertical axis indicates the collector current I101.
FIG. 10 shows the AGC voltage V AGC and the variable amplifier circuit 10.
FIG. 5 is a diagram showing a relationship between temperature dependency and a gain PG of No. 1, in which a horizontal axis indicates an AGC voltage V AGC and a vertical axis indicates a gain PG. In these figures, the temperatures are respectively 75 ° C. (reference numerals 104 and 107) and 25 ° C. (reference numerals 10 and 10).
3, 106), 3 at -25 ° C (codes 105, 108)
The relationship between the two cases is shown.
【0022】図9に示したように、AGC電圧VAGC に
対するトランジスタT101のコレクタ電流I101の
関係は、温度が75°Cの場合、25°Cの場合、−2
5°Cの場合でそれぞれ異なっている。このとき、AG
C電圧VAGC の値が、トランジスタT102のベース端
子に印加される固定電圧VBとほぼ同値である点を境に
して、温度特性がほぼ対称となるような関係となってい
る。例えば、温度が75°Cの場合には、AGC電圧V
AGC の値がVBより小さいときには温度特性が25°C
の場合に対してマイナスであり、コレクタ電流I101
が減少する。逆に、AGC電圧VAGC の値がVBより大
きいときには温度特性が25°Cの場合に対してプラス
であり、コレクタ電流I101が増加する。また、温度
が−25°Cの場合には、温度が75°Cの場合におけ
る温度特性とは反対の傾向となっている。なお、AGC
電圧VAGC の値がVBのときには、トランジスタT10
1のコレクタ電流I101の値は、トランジスタT10
1,T102に接続された電流源Iaから供給される電
流値I0の1/2となっている。なお、コレクタ電流I
101が温度依存性をもつ原因は、トランジスタT10
1のベース・エミッタ間の電圧Vbeの温度特性に起因
している。As shown in FIG. 9, the relationship between the AGC voltage V AGC and the collector current I101 of the transistor T101 is as follows: when the temperature is 75 ° C., when the temperature is 25 ° C., -2.
It is different in the case of 5 ° C. At this time, AG
The relationship is such that the temperature characteristic is substantially symmetrical from the point where the value of the C voltage V AGC is substantially equal to the fixed voltage VB applied to the base terminal of the transistor T102. For example, when the temperature is 75 ° C., the AGC voltage V
When AGC value is smaller than VB, temperature characteristic is 25 ° C
The collector current I101
Decrease. Conversely, when the value of the AGC voltage V AGC is higher than VB, the temperature characteristic is positive compared to the case of 25 ° C., and the collector current I101 increases. When the temperature is −25 ° C., the tendency is opposite to the temperature characteristic when the temperature is 75 ° C. AGC
When the value of the voltage V AGC is VB, the transistor T10
1 is equal to the value of the collector current I101 of the transistor T10.
1, 1/2 of the current value I0 supplied from the current source Ia connected to T102. Note that the collector current I
The cause of the temperature dependency of the transistor 101 is that the transistor T10
This is due to the temperature characteristic of the voltage Vbe between the base and the emitter of the first transistor.
【0023】このようにAGC電圧VAGC に対するトラ
ンジスタT101のコレクタ電流I101が温度依存性
を持っているため、AGC電圧VAGC に対するトランジ
スタT107、108の利得PGは、図10に示すよう
に、AGC電圧VAGC に対するコレクタ電流I101と
同様の温度依存性を持ってしまう。As described above, since the collector current I101 of the transistor T101 with respect to the AGC voltage V AGC has temperature dependence, the gain PG of the transistors T107 and T108 with respect to the AGC voltage V AGC is, as shown in FIG. It would have similar temperature dependence as the collector current I101 for V AGC.
【0024】以上のように、従来のAGC増幅回路で
は、AGC電圧VAGC に対して電圧/電流変換作用を有
するトランジスタT101、T102に温度依存性があ
るため、温度によってAGC増幅回路の利得が変動し、
AGC電圧VAGC に対する利得PGの傾斜が変化すると
いう問題があった。このような温度依存性は、特に、可
変増幅回路101を複数従属接続した場合には、更に大
きな問題となる。また、AGC電圧VAGC に対する利得
PGに温度依存性が大きいと、例えば、CDMA方式の
携帯電話機においては、送信電力をAGC電圧VAGC に
基づいてコントロールしているため、温度変化によって
送信電力に誤差が生じ、通信に支障をきたす虞があると
いう問題がある。このように、従来では、必ずしも所望
とする利得性能を得ることができていないという問題が
あった。As described above, in the conventional AGC amplifier circuit, since the transistors T101 and T102 having a voltage / current conversion function with respect to the AGC voltage V AGC have temperature dependence, the gain of the AGC amplifier circuit varies depending on the temperature. And
There is a problem that the slope of the gain PG changes with respect to the AGC voltage V AGC . Such a temperature dependency becomes a more serious problem particularly when a plurality of variable amplifier circuits 101 are cascaded. Also, if the gain PG with respect to the AGC voltage V AGC has a large temperature dependency, for example, in a CDMA mobile phone, the transmission power is controlled based on the AGC voltage V AGC , so that an error in the transmission power due to a temperature change is caused. This causes a problem that communication may be hindered. As described above, conventionally, there has been a problem that a desired gain performance has not always been obtained.
【0025】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、例えば温度依存性等が小さくなるよ
うな所望の利得性能を得ることが可能となる利得可変増
幅回路および利得制御回路並びに通信機器を提供するこ
とにある。The present invention has been made in view of the above problems, and has as its object to provide a variable gain amplifier circuit and a gain control circuit capable of obtaining desired gain performance such as, for example, reducing temperature dependence. Another object of the present invention is to provide a communication device.
【0026】[0026]
【課題を解決するための手段】請求項1記載の利得可変
増幅回路は、利得を変化させることが可能な可変増幅回
路と、互いに並列接続された複数の差動増幅回路を有す
ると共に、複数の差動増幅回路に入力された利得制御用
の利得制御電圧に対応して流れる複数の制御電流を合成
し、その合成した制御電流に基づいて、可変増幅回路の
利得を制御する制御回路とを備えたものである。According to a first aspect of the present invention, there is provided a variable gain amplifying circuit having a variable amplifying circuit capable of changing a gain and a plurality of differential amplifying circuits connected in parallel to each other. A control circuit that combines a plurality of control currents that flow in accordance with the gain control voltage for gain control input to the differential amplifier circuit, and controls the gain of the variable amplifier circuit based on the combined control current. It is a thing.
【0027】この利得可変増幅回路では、制御回路によ
って、複数の差動増幅回路に入力された利得制御用の利
得制御電圧に対応して流れる複数の制御電流が合成さ
れ、その合成された電流に基づいて、可変増幅回路の利
得が制御される。In this variable gain amplifier circuit, the control circuit combines a plurality of control currents corresponding to the gain control voltages for gain control input to the plurality of differential amplifier circuits, and combines the control currents with the combined current. Based on this, the gain of the variable amplifier circuit is controlled.
【0028】請求項2記載の利得可変増幅回路は、請求
項1記載の利得可変増幅回路において、複数の差動増幅
回路に、それぞれの電流を合成した場合に、結果として
利得制御電圧に対する温度依存性が減少するような、互
いに異なる温度依存性を有する制御電流が流れるように
したものである。The variable gain amplifying circuit according to the second aspect of the present invention is characterized in that, in the variable gain amplifying circuit according to the first aspect, when respective currents are combined in a plurality of differential amplifying circuits, the temperature dependence on the gain control voltage results. In this case, control currents having different temperature dependencies such that the characteristics are reduced flow.
【0029】この利得可変増幅回路では、複数の差動増
幅回路に、互いに異なる温度依存性を有する制御電流が
流れ、それぞれの電流を合成した場合に、結果として利
得制御電圧に対する温度依存性が減少させられる。In this variable gain amplifier circuit, control currents having different temperature dependencies flow through the plurality of differential amplifier circuits, and when the respective currents are combined, the temperature dependency on the gain control voltage decreases as a result. Let me do.
【0030】請求項3記載の利得可変増幅回路は、請求
項1または2記載の利得可変増幅回路において、複数の
差動増幅回路に、それぞれの電流を合成した場合に、結
果として利得制御電圧に対する直線性が改善されるよう
な、互いに異なる値の制御電流が流れるようにしたもの
である。According to a third aspect of the present invention, in the variable gain amplifying circuit according to the first or second aspect, when the respective currents are combined in a plurality of differential amplifying circuits, the gain control voltage is consequently reduced. Control currents having different values from each other flow so as to improve the linearity.
【0031】この利得可変増幅回路では、複数の差動増
幅回路に、互いに異なる値の制御電流が流れ、それぞれ
の電流を合成した場合に、結果として利得制御電圧に対
する直線性が改善される。In this variable gain amplifier circuit, control currents having different values flow through a plurality of differential amplifier circuits, and when the respective currents are combined, as a result, the linearity with respect to the gain control voltage is improved.
【0032】請求項4記載の利得可変増幅回路は、請求
項1ないし3のいずれか1項に記載の利得可変増幅回路
において、複数の差動増幅回路が、それぞれ一対のトラ
ンジスタを含み、複数の差動増幅回路に、一対のトラン
ジスタのうちの第1のトランジスタのベース端子を介し
て、利得制御電圧が共通に印加されるようにしたもので
ある。According to a fourth aspect of the present invention, in the variable gain amplifying circuit according to any one of the first to third aspects, each of the plurality of differential amplifying circuits includes a pair of transistors, The gain control voltage is commonly applied to the differential amplifier circuit via the base terminal of the first transistor of the pair of transistors.
【0033】この利得可変増幅回路では、それぞれ一対
のトランジスタを含んだ複数の差動増幅回路において、
一対のトランジスタのうちの第1のトランジスタのベー
ス端子を介して、利得制御電圧が共通に印加される。In this variable gain amplifier circuit, in a plurality of differential amplifier circuits each including a pair of transistors,
A gain control voltage is commonly applied through a base terminal of a first transistor of the pair of transistors.
【0034】請求項5記載の利得可変増幅回路は、請求
項4記載の利得可変増幅回路において、更に、複数の差
動増幅回路に、それぞれ異なる電流を供給する電流源が
接続されていると共に、一対のトランジスタのうちの第
2のトランジスタのベース端子を介して、それぞれ異な
る値の電圧が印加されるようにしたものである。According to a fifth aspect of the present invention, in the variable gain amplifying circuit according to the fourth aspect, a current source for supplying a different current to each of the plurality of differential amplifying circuits is connected. Different values of voltage are applied via the base terminal of the second transistor of the pair of transistors.
【0035】この利得可変増幅回路では、複数の差動増
幅回路に、それぞれ異なる電流が供給されると共に、複
数の差動増幅回路における一対のトランジスタのうちの
第2のトランジスタのベース端子に、それぞれ異なる値
の電圧が印加されるので、利得制御用の利得制御電圧に
対応して流れる複数の差動増幅回路における制御電流
を、それぞれ異ならせることが可能とされる。可変増幅
回路の利得は、複数の差動増幅回路における制御電流を
合成した電流に基づいて制御されるので、複数の差動増
幅回路における制御電流を適宜異ならせることにより、
所望の性能で利得の制御が可能とされる。In this variable gain amplifier circuit, different currents are supplied to the plurality of differential amplifier circuits, respectively, and the base terminals of the second transistor of the pair of transistors in the plurality of differential amplifier circuits are respectively connected to the plurality of differential amplifier circuits. Since voltages of different values are applied, it is possible to make control currents in a plurality of differential amplifier circuits flowing corresponding to gain control voltages for gain control different from each other. Since the gain of the variable amplifier circuit is controlled based on the current obtained by combining the control currents in the plurality of differential amplifier circuits, the control current in the plurality of differential amplifier circuits is appropriately changed,
The gain can be controlled with desired performance.
【0036】請求項6記載の利得可変増幅回路は、請求
項5記載の利得可変増幅回路において、複数の差動増幅
回路のそれぞれの第2のトランジスタのベース端子に印
加される電圧値をV1 ,V2 ,V3 ,…Vn (nは整
数)とすると、「V1 −V2 =V2 −V3 =…=Vn-1
−Vn 」の条件式を満足するようにしたものである。According to a sixth aspect of the present invention, in the variable gain amplifying circuit according to the fifth aspect, the voltage value applied to the base terminal of each of the second transistors of the plurality of differential amplifying circuits is V 1. , V 2, V 3, ... V n if (n is an integer) to "V 1 -V 2 = V 2 -V 3 = ... = V n-1
−V n ”.
【0037】この利得可変増幅回路では、複数の差動増
幅回路のそれぞれの第2のトランジスタのベース端子に
印加される電圧値が、「V1 −V2 =V2 −V3 =…=
Vn-1 −Vn 」の条件式を満足することにより、主とし
て利得制御電圧に対する温度依存性が改善される。In this variable gain amplifier circuit, the voltage value applied to the base terminal of each of the second transistors of the plurality of differential amplifier circuits is "V 1 -V 2 = V 2 -V 3 =... =
By satisfying the conditional expression ( Vn -1- Vn), the temperature dependency on the gain control voltage is mainly improved.
【0038】請求項7記載の利得可変増幅回路は、請求
項6記載の利得可変増幅回路における条件式の「V1 −
V2 ,V2 −V3 ,…Vn-1 −Vn 」の値が部分的に異
なるようにしたものである。The variable gain amplifying circuit according to claim 7 is the same as the variable gain amplifying circuit according to claim 6, except that “V 1 −
V 2 , V 2 −V 3 ,..., V n−1 −V n ”.
【0039】この利得可変増幅回路では、条件式の「V
1 −V2 ,V2 −V3 ,…Vn-1 −Vn 」の値を部分的
に異ならせることで、例えば、利得制御電圧に対する直
線性を部分的に改善させることが可能とされる。In this variable gain amplifying circuit, the conditional expression "V
By making the values of 1− V 2 , V 2 −V 3 ,..., V n−1 −V n partially different, for example, it is possible to partially improve the linearity with respect to the gain control voltage. You.
【0040】請求項8記載の利得可変増幅回路は、請求
項5記載の利得可変増幅回路において、複数の差動増幅
回路において、連続配置された少なくとも4つの差動増
幅回路のそれぞれの第1のトランジスタのコレクタ端子
に流れる制御電流としてのコレクタ電流をI1 ,I2 ,
…In (nは整数)とすると、「(In-3 +In-2 )<
(In-1 +In )」の条件を満足するようにしたもので
ある。The variable gain amplifier circuit according to claim 8 is the variable gain amplifier circuit according to claim 5, wherein in the plurality of differential amplifier circuits, the first of each of at least four differential amplifier circuits arranged in series is arranged. Collector currents as control currents flowing through the collector terminals of the transistors are represented by I 1 , I 2 ,
... I n (n is an integer), “(I n−3 + I n−2 ) <
(I n-1 + I n ) ".
【0041】この利得可変増幅回路では、複数の差動増
幅回路において、連続配置された少なくとも4つの差動
増幅回路のそれぞれの第1のトランジスタのコレクタ端
子に流れる制御電流としてのコレクタ電流が、「(I
n-3 +In-2 )<(In-1 +In )」の条件を満足する
ことにより、主として利得制御電圧に対する直線性が改
善される。In this variable gain amplifier circuit, in a plurality of differential amplifier circuits, the collector current as a control current flowing through the collector terminal of each first transistor of at least four consecutively arranged differential amplifier circuits is " (I
By satisfying n-3 + I n-2 ) <(it n-1 + I n) "condition, linearity is improved with respect to primarily the gain control voltage.
【0042】請求項9記載の利得可変増幅回路は、請求
項4記載の利得可変増幅回路において、電流源が、複数
の差動増幅回路に供給する電流を変更可能に構成されて
いるものである。According to a ninth aspect of the present invention, in the variable gain amplifying circuit according to the fourth aspect, the current source is configured to be capable of changing the current supplied to the plurality of differential amplifying circuits. .
【0043】この利得可変増幅回路では、電流源から供
給される電流が、適宜変更可能となり、例えば、利得制
御電圧に対する利得の関係が適宜変更可能とされる。In this variable gain amplifier circuit, the current supplied from the current source can be changed as appropriate, for example, the relationship between the gain and the gain control voltage can be changed as appropriate.
【0044】請求項10記載の利得制御回路は、利得を
変化させることが可能な可変増幅回路を制御するための
利得制御回路であって、互いに並列接続された複数の差
動増幅回路を有すると共に、複数の差動増幅回路に入力
された利得制御用の利得制御電圧に対応して流れる複数
の制御電流を合成し、その合成した制御電流に基づい
て、可変増幅回路の利得を制御する制御回路を備えたも
のである。According to a tenth aspect of the present invention, there is provided a gain control circuit for controlling a variable amplifying circuit capable of changing a gain, comprising a plurality of differential amplifying circuits connected in parallel with each other. A control circuit that combines a plurality of control currents that flow in accordance with gain control voltages for gain control input to the plurality of differential amplifier circuits, and controls the gain of the variable amplifier circuit based on the combined control current It is provided with.
【0045】この利得制御回路では、制御回路によっ
て、複数の差動増幅回路に入力された利得制御用の利得
制御電圧に対応して流れる複数の制御電流が合成され、
その合成された電流に基づいて、可変増幅回路の利得が
制御される。In this gain control circuit, the control circuit combines a plurality of control currents flowing in accordance with the gain control voltage for gain control input to the plurality of differential amplifier circuits,
The gain of the variable amplifier circuit is controlled based on the combined current.
【0046】請求項11記載の通信機器は、送信信号に
対する信号処理を行う送信装置と、受信信号に対する信
号処理を行う受信装置と、送信装置または受信装置の少
なくとも一方に設けられ、送信信号または受信信号を可
変的に増幅する利得可変増幅回路とを備えた通信機器で
あって、利得可変増幅回路が、利得を変化させることが
可能な可変増幅回路と、互いに並列接続された複数の差
動増幅回路を有すると共に、複数の差動増幅回路に入力
された利得制御用の利得制御電圧に対応して流れる複数
の制御電流を合成し、その合成した制御電流に基づい
て、可変増幅回路の利得を制御する制御回路とを備えた
ものである。According to another aspect of the present invention, a communication device is provided in at least one of a transmission device for performing signal processing on a transmission signal, a reception device for performing signal processing on a reception signal, and a transmission device or a reception device. A communication device comprising a variable gain amplifier circuit for variably amplifying a signal, wherein the variable gain amplifier circuit includes a variable amplifier circuit capable of changing a gain, and a plurality of differential amplifiers connected in parallel to each other. A plurality of control currents flowing in accordance with gain control voltages for gain control input to the plurality of differential amplifier circuits, and a gain of the variable amplifier circuit is determined based on the synthesized control current. And a control circuit for controlling.
【0047】この通信機器では、利得可変増幅回路にお
ける制御回路によって、複数の差動増幅回路に入力され
た利得制御用の利得制御電圧に対応して流れる複数の制
御電流が合成され、その合成された電流に基づいて、可
変増幅回路の利得が制御される。送信信号または受信信
号は、利得可変増幅回路によって制御された利得に基づ
いて、可変的に増幅される。In this communication device, the control circuit in the variable gain amplifier circuit combines a plurality of control currents flowing in accordance with the gain control voltages for gain control input to the plurality of differential amplifier circuits, and combines the control currents. The gain of the variable amplifier circuit is controlled based on the supplied current. The transmission signal or the reception signal is variably amplified based on the gain controlled by the variable gain amplifier circuit.
【0048】[0048]
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。Embodiments of the present invention will be described below in detail with reference to the drawings.
【0049】図1は、本発明の一実施の形態に係る通信
機器としての携帯電話機の構成を示すブロック図であ
る。なお、図では、携帯電話機の一構成例として、CD
MA方式とFM方式のデュアルモードを有するものにつ
いて、高周波信号を扱う部分を中心に示している。この
図に示した携帯電話機は、送信信号に対する信号処理を
行う送信(TX)系回路1と、受信信号に対する信号処
理を行う受信(RX)系回路2と、送信系回路1に対し
て処理すべき送信信号を変調して出力すると共に、受信
系回路2において処理された受信信号が入力されるモデ
ム3と、送信信号および受信信号の分離を行うデュプレ
クサ4と、送信すべき信号電波の放射を行うと共に、図
示しない基地局からの信号電波を受信する共用アンテナ
5とを備えている。FIG. 1 is a block diagram showing a configuration of a mobile phone as a communication device according to one embodiment of the present invention. In the figure, a CD is used as an example of the configuration of the mobile phone.
The parts having dual modes of the MA system and the FM system are shown mainly with respect to a part handling a high-frequency signal. The mobile phone shown in this figure processes a transmission (TX) circuit 1 that performs signal processing on a transmission signal, a reception (RX) circuit 2 that performs signal processing on a reception signal, and a transmission circuit 1. A modem 3 to which a transmission signal to be transmitted is modulated and output and to which a reception signal processed in the reception system circuit 2 is inputted, a duplexer 4 for separating the transmission signal and the reception signal, and a radiation of a signal radio wave to be transmitted. And a common antenna 5 for receiving signal radio waves from a base station (not shown).
【0050】ここで、送信系回路1および受信系回路2
が、それぞれ本発明における「送信装置」および「受信
装置」の一具体例に対応する。Here, the transmission system circuit 1 and the reception system circuit 2
Correspond to specific examples of the “transmitting device” and the “receiving device” in the present invention, respectively.
【0051】送信系回路1は、モデム3から出力された
ベースバンド送信信号をQPSK(Quadrature Phase S
hift Keying :4相位相シフト)変調してIF(中間周
波)送信信号を出力するQPSK変調回路11と、IF
送信信号を送信側AGC電圧(利得制御電圧)VTX-AGC
に応じて可変的に増幅する送信側AGC増幅回路12
と、増幅されたIF送信信号を、局部発振器16からの
局部発振信号と混合してRF(高周波)送信信号に変換
して出力するミキサ13と、RF送信信号に含まれる不
要信号成分を除去するためのバンドパスフィルタ14
と、バンドパスフィルタ14から出力されたRF送信信
号を増幅してデュプレクサ4に出力するパワーアンプ
(PA)15とを備えている。The transmission system circuit 1 converts the baseband transmission signal output from the modem 3 into a QPSK (Quadrature Phase S
hift Keying: a QPSK modulation circuit 11 that modulates and outputs an IF (intermediate frequency) transmission signal by four-phase shift, and an IF
Transmits the transmission signal to the transmission side AGC voltage (gain control voltage) V TX-AGC
AGC amplifier circuit 12 that variably amplifies according to
And a mixer 13 that mixes the amplified IF transmission signal with a local oscillation signal from a local oscillator 16 to convert it to an RF (high frequency) transmission signal and outputs the RF signal, and removes unnecessary signal components included in the RF transmission signal. Bandpass filter 14 for
And a power amplifier (PA) 15 for amplifying the RF transmission signal output from the band-pass filter 14 and outputting the amplified RF transmission signal to the duplexer 4.
【0052】受信系回路2は、デュプレクサ4を介して
入力されたRF受信信号を増幅するためのローノイズア
ンプ(LNA)21と、RF受信信号に含まれる不要信
号成分を除去するためのバンドパスフィルタ22と、R
F受信信号を局部発振器16からの局部発振信号と混合
してIF受信信号に変換するためのミキサ23と、入力
されたIF受信信号をCDMA用の信号成分に変換する
ためのCDMA用バンドパスフィルタ24と、入力され
たIF受信信号をFM用の信号成分に変換するためのF
M用バンドパスフィルタ25と、選択的に入力されたC
DMA用の受信信号およびFM用の受信信号を受信側A
GC電圧(利得制御電圧)VRX-AGCに応じて可変的に増
幅する受信側AGC増幅回路26と、増幅された受信信
号をQPSK復調するためのQPSK復調回路27とを
備えている。The reception system circuit 2 includes a low noise amplifier (LNA) 21 for amplifying the RF reception signal input via the duplexer 4 and a band-pass filter for removing unnecessary signal components included in the RF reception signal. 22 and R
A mixer 23 for mixing the F reception signal with a local oscillation signal from the local oscillator 16 to convert the F reception signal into an IF reception signal, and a CDMA bandpass filter for converting the input IF reception signal into a CDMA signal component. 24 and an F for converting the input IF reception signal into a signal component for FM.
M band-pass filter 25 and selectively input C
A receiving signal for DMA and a receiving signal for FM
A receiving-side AGC amplifier 26 variably amplifies according to a GC voltage (gain control voltage) V RX-AGC , and a QPSK demodulator 27 for QPSK demodulating the amplified received signal.
【0053】ここで、送信側AGC増幅回路12および
受信側AGC増幅回路26のそれぞれが、本発明におけ
る「利得可変増幅回路」の一具体例に対応する。Here, each of the transmission-side AGC amplifier circuit 12 and the reception-side AGC amplifier circuit 26 corresponds to a specific example of the “variable gain amplifier circuit” in the present invention.
【0054】モデム3は、入力された受信信号の強度
(受信強度)を検出するための受信信号強度検出回路
(RSSI)33と、受信強度と強度基準データD11
とを比較し、その差分を示す信号を出力する比較回路3
4と、送信側AGC増幅回路12の利得を制御するため
の送信出力補正回路35とを備えている。The modem 3 includes a received signal strength detection circuit (RSSI) 33 for detecting the strength (received strength) of the input received signal, and received strength and strength reference data D11.
And outputs a signal indicative of the difference.
4 and a transmission output correction circuit 35 for controlling the gain of the transmission-side AGC amplifier circuit 12.
【0055】比較回路34からの差分を示す信号は、図
示しない受信側AGC電圧補正回路を介して受信側AG
C増幅回路26に出力されるようになっている。また、
比較回路34からの差分を示す信号は、送信出力補正回
路35にも出力される。図示しない受信側AGC電圧補
正回路は、比較回路34からの信号によって示される差
分が「0」になるように、受信側AGC電圧VRX-AGCを
出力して受信側AGC増幅回路26の利得を制御するよ
うになっている。送信出力補正回路35は、比較回路3
4から入力された差分を示す信号と、別途入力された送
信出力補正データD12とに基づいて、送信側AGC電
圧VTX-AGCを出力して送信側AGC増幅回路26の利得
を制御するようになっている。The signal indicating the difference from the comparison circuit 34 is supplied to the reception-side AG via a reception-side AGC voltage correction circuit (not shown).
The signal is output to the C amplifier circuit 26. Also,
The signal indicating the difference from the comparison circuit 34 is also output to the transmission output correction circuit 35. The reception-side AGC voltage correction circuit (not shown) outputs the reception-side AGC voltage V RX-AGC and adjusts the gain of the reception-side AGC amplification circuit 26 so that the difference indicated by the signal from the comparison circuit 34 becomes “0”. Control. The transmission output correction circuit 35 includes the comparison circuit 3
4 based on the signal indicating the difference input from No. 4 and the transmission output correction data D12 separately input so as to control the gain of the transmission-side AGC amplifier circuit 26 by outputting the transmission-side AGC voltage V TX-AGC. Has become.
【0056】ここで、本実施の形態に係る携帯電話機
は、実質的な通信の有無に関わらず、受信信号の信号レ
ベルの検出を行うために常時動作状態にある。なお、こ
こでいう「実質的な通信」とは、通話を伴う通信のこと
をいう。また、本実施の形態において、「受信信号」に
は、着信を伴わない単なる信号レベルのチェック用の信
号も含まれるものとする。Here, the portable telephone according to the present embodiment is always in operation to detect the signal level of the received signal irrespective of the presence or absence of substantial communication. Here, the “substantial communication” refers to communication involving a telephone call. Further, in the present embodiment, the “received signal” includes a signal for simply checking the signal level without an incoming call.
【0057】図2は、送信側AGC増幅回路12および
受信側AGC増幅回路26に適用されるAGC増幅回路
の構成例を示す回路図である。この図に示したAGC増
幅回路は、入力信号INを可変的に増幅可能な可変増幅
回路41と、この可変増幅回路41における利得の制御
を行うコントロール回路42とを備えている。この図に
示したAGC増幅回路には、可変増幅回路41の入力端
子54,55を介して入力信号INが入力され、コント
ロール回路42の入力端子53を介して送信側AGC電
圧VTX-AGCまたは受信側AGC電圧VRX-AGC(以下、こ
れらの電圧を「AGC電圧VAGC 」と総称する。)が入
力されるようになっている。また、この図に示したAG
C増幅回路においては、出力端子57,58を介して可
変増幅回路41によって増幅された出力信号OUTが出
力されるようになっている。なお、ここで、コントロー
ル回路42が、本発明における「利得制御回路」の一具
体例に対応する。FIG. 2 is a circuit diagram showing a configuration example of an AGC amplifier circuit applied to the transmitting AGC amplifier circuit 12 and the receiving AGC amplifier circuit 26. The AGC amplifier circuit shown in this figure includes a variable amplifier circuit 41 capable of variably amplifying an input signal IN, and a control circuit 42 for controlling the gain of the variable amplifier circuit 41. The input signal IN is input to the AGC amplifier circuit shown in FIG. 10 via input terminals 54 and 55 of the variable amplifier circuit 41, and the transmission-side AGC voltage V TX-AGC or The receiving-side AGC voltage V RX-AGC (hereinafter, these voltages are collectively referred to as “AGC voltage V AGC ”) is input. Also, the AG shown in FIG.
In the C amplifier circuit, an output signal OUT amplified by the variable amplifier circuit 41 is output via output terminals 57 and 58. Here, the control circuit 42 corresponds to a specific example of the “gain control circuit” in the present invention.
【0058】可変増幅回路41は、負荷抵抗として設け
られた抵抗R11,R12と、増幅用に設けられた一対
のトランジスタT27,T28と、可変増幅回路41に
おける電流源となるトランジスタT24とを有してい
る。この可変増幅回路41には、入力端子56を介して
電源電圧Vccが印加されるようになっている。The variable amplifier circuit 41 has resistors R11 and R12 provided as load resistors, a pair of transistors T27 and T28 provided for amplification, and a transistor T24 serving as a current source in the variable amplifier circuit 41. ing. The power supply voltage Vcc is applied to the variable amplifier circuit 41 via an input terminal 56.
【0059】この可変増幅回路41において、抵抗R1
1,R12の一端は、電源電圧Vccが印加される入力
端子56に共通接続されている。抵抗R11の他端は、
トランジスタT27のコレクタ端子に接続されている。
抵抗R12の他端は、トランジスタT28のコレクタ端
子に接続されている。抵抗R11とトランジスタT27
のコレクタ端子との間には、出力信号OUTを出力する
ための出力端子57が接続されている。抵抗R12とト
ランジスタT28のコレクタ端子との間には、出力信号
OUTを出力するための出力端子58が接続されてい
る。トランジスタT27、T28のベース端子は、それ
ぞれ入力信号INが入力される入力端子54,55に接
続されている。トランジスタT27、T28のエミッタ
端子は、トランジスタT24のコレクタ端子に共通接続
されている。トランジスタT24のエミッタ端子は、接
地されている。トランジスタT24のベース端子は、コ
ントロール回路42に接続されている。In the variable amplifier circuit 41, the resistor R1
1 and one end of R12 are commonly connected to an input terminal 56 to which a power supply voltage Vcc is applied. The other end of the resistor R11 is
Connected to the collector terminal of transistor T27.
The other end of the resistor R12 is connected to the collector terminal of the transistor T28. Resistor R11 and transistor T27
And an output terminal 57 for outputting the output signal OUT. An output terminal 58 for outputting the output signal OUT is connected between the resistor R12 and the collector terminal of the transistor T28. The base terminals of the transistors T27 and T28 are connected to input terminals 54 and 55, respectively, to which an input signal IN is input. The emitter terminals of the transistors T27 and T28 are commonly connected to the collector terminal of the transistor T24. The emitter terminal of the transistor T24 is grounded. The base terminal of the transistor T24 is connected to the control circuit 42.
【0060】コントロール回路42は、可変増幅回路4
1に対するいわゆるAGC機能を実現するための回路で
ある。このコントロール回路42は、カレントミラー回
路44を形成する一対のトランジスタT21,T22
と、可変増幅回路41のトランジスタT24とでカレン
トミラー回路46を形成するトランジスタT23と、電
圧/電流変換作用を有する複数の差動増幅回路が並列接
続された差動増幅部45と、直列的に接続された複数の
抵抗Ra1 ,Ra2 ,…,Ran+1 (nは、2以上の整
数)とを有している。このコントロール回路42には、
入力端子51,52を介して電源電圧Vccが印加され
るようになっている。複数の抵抗Ra1 ,Ra2 ,…,
Ran+1 は、差動増幅部45の複数の差動増幅回路に印
加する電圧を分割するようになっている。The control circuit 42 includes the variable amplifying circuit 4
1 is a circuit for realizing a so-called AGC function for 1. The control circuit 42 includes a pair of transistors T21 and T22 forming a current mirror circuit 44.
And a transistor T23 forming a current mirror circuit 46 with the transistor T24 of the variable amplifier circuit 41, and a differential amplifier 45 in which a plurality of differential amplifier circuits having a voltage / current conversion action are connected in parallel. , Ra n +1 (n is an integer of 2 or more) connected to a plurality of resistors Ra 1 , Ra 2 ,. This control circuit 42 includes:
A power supply voltage Vcc is applied via input terminals 51 and 52. A plurality of resistors Ra 1 , Ra 2 ,.
Ra n + 1 divides the voltage applied to the plurality of differential amplifier circuits of the differential amplifier 45.
【0061】差動増幅部45は、複数のトランジスタT
a1 ,Ta2 ,…,Ta2nを有している。差動増幅部4
5においては、2つのトランジスタ(Ta1 ,T
a2 ),(Ta3 ,Ta4 ),…(Ta2n-1,Ta2n)
をそれぞれ1組として、複数の差動増幅回路が形成さ
れ、これら複数の差動増幅回路が並列的に接続されてい
る。これら複数の差動増幅回路の段数は、差動増幅部4
5の出力電流Itのダイナミックレンジに応じて決定さ
れる。The differential amplifier 45 includes a plurality of transistors T
a 1, Ta 2, ..., has a Ta 2n. Differential amplifier 4
5, two transistors (Ta 1 , T 1
a 2 ), (Ta 3 , Ta 4 ),... (Ta 2n−1 , Ta 2n )
Are formed as a set, a plurality of differential amplifier circuits are formed, and the plurality of differential amplifier circuits are connected in parallel. The number of stages of the plurality of differential amplifier circuits is
5 is determined according to the dynamic range of the output current It.
【0062】差動増幅回路を形成するトランジスタ対
(Ta1 ,Ta2 ),(Ta3 ,Ta4 ),…(Ta
2n-1,Ta2n)における第1,第2のトランジスタのエ
ミッタ端子は、各組毎に、それぞれ異なる電流を供給す
る電流源Ia1 ,Ia2 ,…,Ian に共通接続されて
いる。Transistor pairs (Ta 1 , Ta 2 ), (Ta 3 , Ta 4 ),... (Ta
2n-1, first in the Ta 2n), the emitter terminal of the second transistor, for each set, a current source for supplying different currents respectively Ia 1, Ia 2, ..., are connected in common to Ia n.
【0063】トランジスタ対(Ta1 ,Ta2 ),(T
a3 ,Ta4 ),…(Ta2n-1,Ta2n)における第1
のトランジスタTa1 ,Ta3 ,…Ta2n-1の各ベース
端子は、入力端子53に接続され、AGC電圧VAGC が
共通に入力されるようになっている。トランジスタ対
(Ta1 ,Ta2 ),(Ta3 ,Ta4 ),…(Ta
2n-1,Ta2n)における第1のトランジスタTa1 ,T
a3 ,…Ta2n-1の各コレクタ端子は、カレントミラー
回路44に共通接続されている。The transistor pairs (Ta 1 , Ta 2 ), (T
a 3 , Ta 4 ),... (Ta 2n−1 , Ta 2n )
The base terminals of the transistors Ta 1 , Ta 3 ,... Ta 2n-1 are connected to the input terminal 53 so that the AGC voltage V AGC is commonly input. Transistor pairs (Ta 1 , Ta 2 ), (Ta 3 , Ta 4 ),.
2n-1, Ta 2n) first transistor Ta 1, T in
The collector terminals of a 3 ,..., Ta 2n−1 are commonly connected to a current mirror circuit 44.
【0064】トランジスタ対(Ta1 ,Ta2 ),(T
a3 ,Ta4 ),…(Ta2n-1,Ta2n)における第2
のトランジスタTa2 ,Ta4 ,…Ta2nの各コレクタ
端子は、電源電圧Vccが印加される入力端子51と、
カレントミラー回路44内のトランジスタT21,T2
2のエミッタ端子とに共通接続されている。また、トラ
ンジスタ対(Ta1 ,Ta2 ),(Ta3 ,Ta4 ),
…(Ta2n-1,Ta2n)における第2のトランジスタT
a2 ,Ta4 ,…Ta2nの各ベース端子は、それぞれ抵
抗Ra1 と抵抗Ra2 の間、抵抗Ra2 と抵抗Ra3 の
間、…抵抗Ran と抵抗Ran+1 の間に接続されること
により、それぞれ異なる電圧V1 ,V2,…,Vn が印
加されるようになっている。なお、電圧V1 ,V2 ,
…,Vn の具体的な設定値については後述する。The transistor pairs (Ta 1 , Ta 2 ), (T
a 3 , Ta 4 ),... (Ta 2n−1 , Ta 2n )
The collector terminals of the transistors Ta 2 , Ta 4 ,... Ta 2n are connected to an input terminal 51 to which a power supply voltage Vcc is applied,
Transistors T21 and T2 in current mirror circuit 44
2 are commonly connected to two emitter terminals. Further, a transistor pair (Ta 1 , Ta 2 ), (Ta 3 , Ta 4 ),
.. The second transistor T in (Ta 2n-1 , Ta 2n )
a 2, Ta 4, ... each base terminal of Ta 2n, respectively between the resistors Ra 1 and the resistor Ra 2, between resistors Ra 2 and the resistor Ra 3, connecting ... between the resistor Ra n of resistors Ra n + 1 Thus, different voltages V 1 , V 2 ,..., V n are applied. The voltages V 1 , V 2 ,
..., it will be described in detail later set value of V n.
【0065】複数の差動増幅回路に対するそれぞれの電
流源Ia1 ,Ia2 ,Ia3 ,…,Ian の電流値は、
例えば、I0,I0/2,I0/4,…,I0/2n-1
に設定されている。なお、電流源Ia1 ,Ia2 ,…,
Ian の具体的な構成例については、後に図面を参照し
て説明する。[0065] Each of the current sources Ia 1 for a plurality of differential amplifier circuits, Ia 2, Ia 3, ..., the current value of Ia n is
For example, I0, I0 / 2, I0 / 4, ..., I0 / 2 n-1
Is set to The current sources Ia 1 , Ia 2 ,.
The specific configuration example of Ia n, will be described with reference to the drawings later.
【0066】カレントミラー回路44を形成している一
対のトランジスタT21,T22のベース端子は、互い
のベース端子に共通接続されている。また、トランジス
タT21,T22のベース端子は、トランジスタT21
のコレクタ端子にダイオード接続されている。トランジ
スタT21,T22のエミッタ端子は、電源電圧Vcc
が印加される入力端子51に共通接続されている。トラ
ンジスタT21のコレクタ端子は、複数の差動増幅回路
を形成するトランジスタ対(Ta1 ,Ta2 ),(Ta
3 ,Ta4 ),…(Ta2n-1,Ta2n)の第1のトラン
ジスタTa1 ,Ta3 ,…Ta2n-1の各コレクタ端子に
接続されている。トランジスタT22のコレクタ端子
は、トランジスタT23のコレクタ端子に接続されてい
る。トランジスタT23のベース端子は、可変増幅回路
41におけるトランジスタT24のベース端子に接続さ
れ、トランジスタT24とでカレントミラー回路46を
形成している。また、トランジスタT23のベース端子
は、自身のコレクタ端子にダイオード接続されている。
トランジスタT23のエミッタ端子は、接地されてい
る。The base terminals of a pair of transistors T21 and T22 forming the current mirror circuit 44 are commonly connected to each other. The base terminals of the transistors T21 and T22 are connected to the transistor T21.
Is diode-connected to the collector terminal. The emitter terminals of the transistors T21 and T22 are connected to the power supply voltage Vcc.
Are connected in common to an input terminal 51 to which is applied. The collector terminal of the transistor T21 is connected to a pair of transistors (Ta 1 , Ta 2 ), (Ta
3, Ta 4), ... ( Ta 2n-1, Ta 2n first transistor Ta 1), Ta 3, and is connected ... to each collector terminal of Ta 2n-1. The collector terminal of the transistor T22 is connected to the collector terminal of the transistor T23. The base terminal of the transistor T23 is connected to the base terminal of the transistor T24 in the variable amplifier circuit 41, and forms a current mirror circuit 46 with the transistor T24. The base terminal of the transistor T23 is diode-connected to its own collector terminal.
The emitter terminal of the transistor T23 is grounded.
【0067】ここで、本実施の形態においては、上述の
ように差動増幅部45における複数の差動増幅回路に、
それぞれ異なる電圧V1 ,V2 ,…,Vn が印加される
と共に、それぞれ異なる電流源Ia1 ,Ia2 ,I
a3 ,…,Ian から電流が供給されるので、トランジ
スタ対(Ta1 ,Ta2 ),(Ta3 ,Ta4 ),…
(Ta2n-1,Ta2n)における第1のトランジスタTa
1 ,Ta3 ,…Ta2n-1を流れるコレクタ電流I1 ,I
2 ,I3 ,…,In は、異なる値となる。Here, in the present embodiment, as described above, the plurality of differential amplifier circuits in the differential amplifier 45 are:
Different voltages V 1 , V 2 ,..., V n are applied, and different current sources Ia 1 , Ia 2 , I
a 3, ..., the current is supplied from Ia n, transistor pair (Ta 1, Ta 2), (Ta 3, Ta 4), ...
(Ta 2n−1 , Ta 2n ), the first transistor Ta
1, Ta 3, ... Ta collector current I 1 flowing through 2n-1, I
2, I 3, ..., I n is a different value.
【0068】差動増幅部45における複数の差動増幅回
路に流れるコレクタ電流I1 ,I2,I3 ,…,I
n は、最終的には、加算されて合成されるようになって
いる。この合成された合成コレクタ電流Itは、差動増
幅回路の作用により、AGC電圧VAGC に対して指数関
数的に制御される。なお、コレクタ電流I1 ,I2 ,I
3,…,In は、それぞれの電流を合成した場合に、結
果としてAGC電圧VAGCに対する温度依存性が減少す
るような、互いに異なる温度依存性を有している。ま
た、コレクタ電流I1 ,I2 ,I3 ,…,In は、それ
ぞれの電流を合成した場合に、結果としてAGC電圧V
AGC に対する直線性が改善されるように、互いに異なる
値の電流となっている。このような、コレクタ電流
I1 ,I2 ,I3 ,…,In によって及ぼされる作用に
ついては、後に図5等を参照して説明する。なお、コレ
クタ電流I1 ,I2 ,I3 ,…,In が、本発明におけ
る「複数の制御電流」の一具体例に対応する。The collector currents I 1 , I 2 , I 3 ,..., I flowing through the plurality of differential amplifier circuits in the differential amplifier 45
n is finally added and combined. The combined collector current It is controlled exponentially with respect to the AGC voltage V AGC by the operation of the differential amplifier circuit. The collector currents I 1 , I 2 , I
3, ..., I n, when obtained by combining the respective current, resulting such that the temperature dependence of the AGC voltage V AGC is decreased have different temperature dependencies to each other. The collector current I 1, I 2, I 3 , ..., I n , when obtained by combining the respective current result as an AGC voltage V
The currents have different values so that the linearity with respect to the AGC is improved. Such collector currents I 1, I 2, I 3 , ..., for the effects exerted by I n, with reference to FIG. 5 or the like will be described later. Incidentally, the collector currents I 1, I 2, I 3 , ..., I n corresponds to a specific example of "a plurality of control current" in the present invention.
【0069】合成コレクタ電流Itは、カレントミラー
回路44およびカレントミラー回路46を介して、可変
増幅回路41に入力され、可変増幅回路41の制御に供
される。このように、本実施の形態においては、複数の
差動増幅回路に流れるコレクタ電流I1 ,I2 ,I3 ,
…,In を合成した合成コレクタ電流Itに基づいて、
可変増幅回路41の増幅用のトランジスタT27、T2
8の電流が制御され、その結果として、トランジスタT
27、T28の利得が制御されるようになっている。従
って、合成コレクタ電流ItのAGC電圧VAGC に対す
る温度依存性や直線性が改善されれば、AGC電圧V
AGC に対する可変増幅回路41の利得の温度依存性や直
線性が改善される。The combined collector current It is input to the variable amplifier circuit 41 via the current mirror circuit 44 and the current mirror circuit 46, and is used for controlling the variable amplifier circuit 41. As described above, in the present embodiment, the collector currents I 1 , I 2 , I 3 ,
..., based on the combined collector current It obtained by combining the I n,
Transistors T27 and T2 for amplification of the variable amplifier circuit 41
8 is controlled so that the transistor T
27, the gain of T28 is controlled. Therefore, if the temperature dependency and the linearity of the combined collector current It with respect to the AGC voltage V AGC are improved, the AGC voltage V
The temperature dependence and the linearity of the gain of the variable amplifier circuit 41 with respect to the AGC are improved.
【0070】なお、図2では、可変増幅回路41を1段
のみの構成としているが、1段の可変増幅回路41によ
って得られる利得の可変量は、30〜40dB程度であ
る。従って、通常のCDMA方式の携帯電話機に必要と
される80dB以上の利得の可変量を実現するために
は、実際には、可変増幅回路41と同等の回路を3段以
上従属接続する必要がある。この接続は、同図に示した
ように、トランジスタT24に相当するトランジスタT
25,T26のベース端子を、トランジスタT24のベ
ース端子に共通接続すると共に、コントロール回路42
におけるトランジスタT23のベース端子に接続し、ト
ランジスタT24によって形成されるカレントミラー回
路46と同様に、トランジスタT23とトランジスタT
25,T26とでそれぞれカレントミラー回路が形成さ
れるようにして行う。In FIG. 2, the variable amplifier circuit 41 has only one stage, but the variable amount of gain obtained by the single-stage variable amplifier circuit 41 is about 30 to 40 dB. Therefore, in order to realize a variable amount of gain of 80 dB or more required for a normal CDMA mobile phone, it is actually necessary to cascade three or more circuits equivalent to the variable amplifier circuit 41. . This connection is made by a transistor T24 corresponding to the transistor T24 as shown in FIG.
The base terminals of the transistors T25 and T26 are commonly connected to the base terminal of the transistor T24.
And the transistor T23 and the transistor T23, like the current mirror circuit 46 formed by the transistor T24.
The current mirror circuit is formed by each of T25 and T26.
【0071】図3は、図2に示したAGC増幅回路にお
ける電流源Ia1 ,Ia2 ,…,Ian に適用される電
流回路の一構成例を示す回路図である。この図に示した
電流回路は、抵抗R51と、トランジスタT51,T5
2と、トランジスタTb1 ,Ib2 ,…,Tbn とを有
している。この図に示した電流回路には、入力端子61
を介して電源電圧Vccが印加される。[0071] Figure 3 is a current source Ia 1, Ia 2 in the AGC amplifier circuit shown in FIG. 2, ..., is a circuit diagram showing a structural example of a current circuit applied to Ia n. The current circuit shown in this figure includes a resistor R51 and transistors T51 and T5.
2 and transistors Tb 1 , Ib 2 ,..., Tb n . The current circuit shown in FIG.
Is applied via the power supply voltage Vcc.
【0072】同図に示した回路において、抵抗R51の
一端は、電源電圧Vccが印加される入力端子61に接
続されている。抵抗R51の他端は、トランジスタT5
2のコレクタ端子に接続されている。トランジスタT5
2のベース端子は、自身のコレクタ端子にダイオード接
続されている。トランジスタT52のエミッタ端子は、
トランジスタT51のコレクタ端子に接続されている。
トランジスタT51のエミッタ端子は、接地されてい
る。トランジスタT51のベース端子は、自身のコレク
タ端子にダイオード接続されている。In the circuit shown in the figure, one end of a resistor R51 is connected to an input terminal 61 to which a power supply voltage Vcc is applied. The other end of the resistor R51 is connected to a transistor T5
2 collector terminal. Transistor T5
The second base terminal is diode-connected to its own collector terminal. The emitter terminal of the transistor T52 is
It is connected to the collector terminal of transistor T51.
The emitter terminal of the transistor T51 is grounded. The base terminal of the transistor T51 is diode-connected to its own collector terminal.
【0073】トランジスタT51のベース端子は、更
に、トランジスタTb1 ,Ib2 ,…,Tbn のベース
端子に共通接続されている。トランジスタTb1 ,Ib
2 ,…,Tbn のそれぞれのベース端子は、互いに共通
接続されている。トランジスタTb1 ,Ib2 ,…,T
bn のそれぞれのエミッタ端子は、接地されている。同
図に示した回路において、トランジスタTb1 ,T
b2 ,…,Tbn のそれぞれと、トランジスタT51と
で、複数のカレントミラー回路が形成されている。The base terminal of the transistor T51 is further commonly connected to the base terminals of the transistors Tb 1 , Ib 2 ,..., Tb n . Transistors Tb 1 and Ib
The base terminals of 2 ,..., Tb n are commonly connected to each other. Transistors Tb 1 , Ib 2 ,..., T
The respective emitter terminals of b n are grounded. In the circuit shown in the figure, the transistor Tb 1, T
Each of b 2 ,..., Tb n and the transistor T51 form a plurality of current mirror circuits.
【0074】同図に示した回路において、トランジスタ
Tb1 ,Ib2 ,…,Tbn のコレクタ電流は、図2に
示した電流源Ia1 ,Ia2 ,Ia3 ,…,Ian の電
流に相当している。従って、トランジスタTb1 ,Tb
2 ,Tb3 ,…,Tbn のコレクタ電流の値は、例え
ば、I0,I0/2,I0/4,…,I0/2n-1 に設
定されている。このような電流値の設定は、トランジス
タTb2 ,Tb3 ,…,Tbn の素子サイズを、トラン
ジスタTb1 の素子サイズに対して、それぞれ1/2,
1/4,…,1/2n-1 にすることで実現される。[0074] In the circuit shown in the figure, the transistor Tb 1, Ib 2, ..., the collector current of Tb n, the current source shown in FIG. 2 Ia 1, Ia 2, Ia 3, ..., the current Ia n Is equivalent. Therefore, the transistors Tb 1 , Tb
2, Tb 3, ..., the value of the collector current of Tb n, for example, I0, I0 / 2, I0 / 4, ..., are set to I0 / 2 n-1. Such setting of the current value, the transistor Tb 2, Tb 3, ..., the element size of the Tb n, the element size of the transistor Tb 1, respectively 1/2,
.., 1/2 n−1 .
【0075】ここで、抵抗R51、トランジスタT5
2、T51で決まる電流I51を温度特性を有するよう
にすると、後述の図6に示す合成コレクタ電流Itの特
性曲線が、上下に平行移動したように動くため、AGC
増幅回路に、任意の温度特性を持たせることができる。Here, the resistor R51 and the transistor T5
2. If the current I51 determined by T51 has a temperature characteristic, a characteristic curve of a combined collector current It shown in FIG.
The amplifier circuit can have any temperature characteristics.
【0076】図4は、図2に示したAGC増幅回路にお
ける電流源Ia1 ,Ia2 ,…,Ian に適用される電
流回路の他の構成例を示す回路図である。この図に示し
た電流源回路は、図3に示した回路における抵抗R51
に相当する部分を、スイッチ部SW1と抵抗R57〜R
60とで置き換えた構成となっている。他の構成要素に
ついては、図3に示した回路と同様である。[0076] Figure 4 is a current source Ia 1, Ia 2 in the AGC amplifier circuit shown in FIG. 2, ..., is a circuit diagram showing another configuration example of the current circuit applied to Ia n. The current source circuit shown in this diagram is the same as the resistor R51 in the circuit shown in FIG.
Is equivalent to the switch section SW1 and the resistors R57 to R57.
60. Other components are the same as those in the circuit shown in FIG.
【0077】同図に示した電流回路において、スイッチ
部SW1は、複数のスイッチS1〜S4を有している。
スイッチS1〜S4は、例えば、CMOS(Metal-Oxid
e Semiconductor )トランジスタ等のスイッチング素子
によって構成される。スイッチS1〜S4は、それぞれ
並列的に配置されている。スイッチS1〜S4の一端
は、電源電圧Vccが印加される入力端子62に共通接
続されている。抵抗R57〜R60は、それぞれ並列的
に配置されると共に、一端がスイッチS1〜S4に接続
されている。抵抗S1〜S4の他端は、トランジスタT
52のコレクタ端子に接続されている。In the current circuit shown in the figure, the switch section SW1 has a plurality of switches S1 to S4.
The switches S1 to S4 are, for example, CMOS (Metal-Oxid
e Semiconductor) It is composed of switching elements such as transistors. The switches S1 to S4 are respectively arranged in parallel. One ends of the switches S1 to S4 are commonly connected to an input terminal 62 to which the power supply voltage Vcc is applied. The resistors R57 to R60 are respectively arranged in parallel, and one end is connected to the switches S1 to S4. The other ends of the resistors S1 to S4 are connected to a transistor T
52 is connected to the collector terminal.
【0078】同図に示した電流源回路では、スイッチS
1〜S4を選択的にオン/オフ制御することにより、電
流I51を変更可能になっている。電流I51を変更可
能にすることにより、電流源Ia1 ,Ia2 ,Ia3 ,
…,Ian の電流に相当するトランジスタTb1 ,Tb
2 ,…,Tbn のコレクタ電流が変更されるので、図2
に示した差動増幅部45におけるコレクタ電流I1 ,I
2 ,I3 ,…,In が変更され、後述する図5で示され
るような「AGC電圧VAGC 対合成コレクタ電流It」
の関係に相当する「AGC電圧VAGC 対利得PG」の傾
斜を保った状態で、図2に示した可変増幅回路41の利
得PGを変更できる。例えば、スイッチS1〜S4を選
択的にオン/オフ制御することにより、電流I51を少
なめにすることで、「AGC電圧VAGC 対利得PG」の
傾斜を保った状態で、AGC電圧VAGC に対する利得P
Gを全体的に小さくすることができる。すなわち、後述
する図5で示されるような「AGC電圧VAGC 対合成コ
レクタ電流It」の関係を全体的に上下にシフトさせる
ことができる。In the current source circuit shown in FIG.
The current I51 can be changed by selectively turning on / off 1 to S4. By making the current I51 changeable, the current sources Ia 1 , Ia 2 , Ia 3 ,
..., the transistor Tb 1 which corresponds to the current of Ia n, Tb
Since the collector currents of 2 ,..., Tb n are changed, FIG.
The collector currents I 1 and I 1 in the differential amplifier 45 shown in FIG.
2, I 3, ..., is changed I n, as shown in Figure 5 to be described later, "AGC voltage V AGC relative to the synthetic collector current It '
The gain PG of the variable amplifying circuit 41 shown in FIG. 2 can be changed while maintaining the slope of “AGC voltage V AGC vs. gain PG” corresponding to the relationship. For example, by selectively turning on / off the switches S1 to S4 to reduce the current I51, the gain with respect to the AGC voltage V AGC is maintained while maintaining the slope of “AGC voltage V AGC vs. gain PG”. P
G can be reduced as a whole. That is, the relationship between “AGC voltage V AGC and combined collector current It” as shown in FIG. 5 described later can be shifted up and down as a whole.
【0079】次に、上記のような構成の携帯電話機の動
作について説明する。Next, the operation of the portable telephone having the above configuration will be described.
【0080】まず、送信時の動作について説明する。モ
デム3により変調されたベースバンド送信信号は、ま
ず、送信系回路1のQPSK変調回路11に入力され
る。QPSK変調回路11は、ベースバンド送信信号を
QPSK変調して、例えば、130MHzのIF送信信
号に変換し、送信側AGC増幅回路12に出力する。次
に、送信側AGC増幅回路12は、IF送信信号を増幅
し、ミキサ13に出力する。ミキサ13は、増幅された
IF送信信号を局部発振器16からの局部発振信号と混
合し、例えば、800MHzのRF送信信号に変換し
て、バンドパスフィルタ14に出力する。バンドパスフ
ィルタ14は、RF送信信号に含まれる不要信号成分を
除去した後、パワーアンプ15に出力する。パワーアン
プ15は、不要信号成分が除去されたRF送信信号を増
幅して、デュプレクサ4に出力する。デュプレクサ4に
出力されたRF送信信号は、共用アンテナ5から空間中
に放射される。First, the operation at the time of transmission will be described. The baseband transmission signal modulated by the modem 3 is first input to the QPSK modulation circuit 11 of the transmission system circuit 1. The QPSK modulation circuit 11 QPSK-modulates the baseband transmission signal, converts it to, for example, a 130 MHz IF transmission signal, and outputs the IF transmission signal to the transmission-side AGC amplifier circuit 12. Next, the transmission-side AGC amplifier circuit 12 amplifies the IF transmission signal and outputs the amplified signal to the mixer 13. The mixer 13 mixes the amplified IF transmission signal with the local oscillation signal from the local oscillator 16, converts it to, for example, an 800 MHz RF transmission signal, and outputs the RF transmission signal to the bandpass filter 14. The band-pass filter 14 removes an unnecessary signal component included in the RF transmission signal, and outputs the signal to the power amplifier 15. The power amplifier 15 amplifies the RF transmission signal from which the unnecessary signal component has been removed, and outputs the amplified RF transmission signal to the duplexer 4. The RF transmission signal output to the duplexer 4 is radiated from the shared antenna 5 into space.
【0081】次に、受信時の動作について説明する。共
用アンテナ5によって捕捉された信号電波は、デュプレ
クサ4を介して、電気的なRF受信信号に変換され、受
信系回路2のローノイズアンプ21に出力される。ロー
ノイズアンプ21は、入力されたRF受信信号を増幅
し、バンドパスフィルタ22に出力する。バンドパスフ
ィルタ22は、RF受信信号に含まれる不要信号成分を
除去した後、ミキサ23aに出力する。ミキサ23は、
RF受信信号を局部発振器16からの局部発振信号と混
合し、例えば、85MHzのIF受信信号に変換して、
CDMA用バンドパスフィルタ24とFM用バンドパス
フィルタ25とに出力する。CDMA用バンドパスフィ
ルタ24およびFM用バンドパスフィルタ25は、それ
ぞれ入力されたIF受信信号を、CDMA用の信号成
分、FM用の信号成分に変換する。CDMA用バンドパ
スフィルタ24およびFM用バンドパスフィルタ25に
よって変換されたCDMA用の受信信号およびFM用の
受信信号は、設定モードに応じて、いずれか一方の信号
成分のみが、次段の受信側AGC増幅回路26に選択的
に出力される。受信側AGC増幅回路26は、選択的に
入力されたCDMA用の受信信号またはFM用の受信信
号を増幅し、QPSK復調回路27に出力する。QPS
K復調回路27は、増幅された受信信号をQPSK復調
してモデム3に出力する。Next, the operation at the time of reception will be described. The signal radio wave captured by the common antenna 5 is converted into an electric RF reception signal via the duplexer 4 and output to the low noise amplifier 21 of the reception circuit 2. The low noise amplifier 21 amplifies the input RF reception signal and outputs the amplified signal to the bandpass filter 22. The bandpass filter 22 removes an unnecessary signal component included in the RF reception signal and outputs the signal to the mixer 23a. The mixer 23
The RF reception signal is mixed with the local oscillation signal from the local oscillator 16 and converted into, for example, an IF reception signal of 85 MHz,
Output to the CDMA bandpass filter 24 and the FM bandpass filter 25. The CDMA band-pass filter 24 and the FM band-pass filter 25 convert the input IF reception signal into a CDMA signal component and an FM signal component, respectively. The CDMA reception signal and the FM reception signal converted by the CDMA band-pass filter 24 and the FM band-pass filter 25 have only one of the signal components according to the setting mode. The signal is selectively output to the AGC amplifier circuit 26. The reception-side AGC amplification circuit 26 amplifies the selectively input CDMA reception signal or FM reception signal and outputs the amplified signal to the QPSK demodulation circuit 27. QPS
K demodulation circuit 27 performs QPSK demodulation on the amplified received signal and outputs it to modem 3.
【0082】モデム3内に入力された受信信号は、受信
信号強度検出回路33によってその受信強度(信号レベ
ル)が検出される。受信信号強度検出回路33によって
検出された受信強度を示す信号は、比較回路34に出力
される。比較回路34は、受信強度と、別途入力された
強度基準データD11とを比較し、その差分を示す信号
を図示しない受信側AGC電圧補正回路を介して受信側
AGC増幅回路26に出力する。また、比較回路34か
らの差分を示す信号は、送信出力補正回路35にも出力
される。図示しない受信側AGC電圧補正回路は、比較
回路34からの信号によって示された差分が「0」にな
るように、すなわち受信信号強度検出回路33の出力が
強度基準データD11と一致するように受信側AGC電
圧VRX-AGCを出力して受信側AGC増幅回路26の利得
を制御する。The reception intensity (signal level) of the reception signal input into the modem 3 is detected by the reception signal intensity detection circuit 33. A signal indicating the reception strength detected by the reception signal strength detection circuit 33 is output to the comparison circuit 34. The comparison circuit 34 compares the received intensity with the separately input intensity reference data D11, and outputs a signal indicating the difference to the reception-side AGC amplifier circuit 26 via a reception-side AGC voltage correction circuit (not shown). The signal indicating the difference from the comparison circuit 34 is also output to the transmission output correction circuit 35. The reception-side AGC voltage correction circuit (not shown) receives the signal such that the difference indicated by the signal from the comparison circuit 34 becomes “0”, that is, the output of the reception signal strength detection circuit 33 matches the strength reference data D11. It outputs the side AGC voltage V RX-AGC and controls the gain of the reception side AGC amplifier circuit 26.
【0083】送信出力補正回路35は、比較回路34か
ら入力された差分を示す信号と、別途入力された送信出
力補正データD12とに基づいて、送信側AGC増幅回
路12の利得を制御する。なお、送信出力補正データD
12は、携帯電話機と図示しない基地局との間の回線状
況に応じたデータである。また、送信出力補正回路35
による利得の制御は、被変調信号が受信信号のレベルに
逆比例するように、且つ、送信出力補正データD12に
応じた制御がなされるように送信側AGC増幅回路12
に送信側AGC電圧VTX-AGCを出力することにより行わ
れる。The transmission output correction circuit 35 controls the gain of the transmission-side AGC amplifier circuit 12 based on the signal indicating the difference input from the comparison circuit 34 and the separately input transmission output correction data D12. The transmission output correction data D
Reference numeral 12 denotes data according to the line status between the mobile phone and a base station (not shown). Also, the transmission output correction circuit 35
Is controlled by the transmission-side AGC amplifier circuit 12 so that the modulated signal is inversely proportional to the level of the received signal, and is controlled in accordance with the transmission output correction data D12.
Is output by outputting the transmission side AGC voltage V TX-AGC .
【0084】次に、本発明の特徴部分である送信側AG
C増幅回路12および受信側AGC増幅回路26に適用
されるAGC増幅回路の動作について説明する。Next, the transmission side AG which is a characteristic part of the present invention
The operation of the AGC amplification circuit applied to the C amplification circuit 12 and the reception AGC amplification circuit 26 will be described.
【0085】図2に示したAGC増幅回路では、AGC
電圧VAGC は、入力端子53を介して、コントロール回
路42の差動増幅部45に入力される。より具体的に
は、AGC電圧VAGC は、差動増幅部45において、複
数の差動増幅回路を形成するトランジスタ対(Ta1 ,
Ta2 ),(Ta3 ,Ta4 ),…(Ta2n-1,T
a2n)の第1のトランジスタTa1 ,Ta3 ,…Ta
2n-1の各ベース端子に入力される。差動増幅部45にA
GC電圧VAGC が入力されると、トランジスタ対(Ta
1 ,Ta2 ),(Ta3 ,Ta4 ),…(Ta2n-1,T
a2n)の電圧/電流変換作用により、各トランジスタT
a1 ,Ta3 ,…Ta2n-1に、AGC電圧VAGCの大き
さに応じたコレクタ電流I1 ,I2 ,I3 ,…,In が
流れる。In the AGC amplifier circuit shown in FIG.
The voltage V AGC is input to the differential amplifier 45 of the control circuit 42 via the input terminal 53. More specifically, the AGC voltage V AGC is supplied to the transistor pair (Ta 1 , Ta 1 ,
Ta 2 ), (Ta 3 , Ta 4 ),... (Ta 2n−1 , T
a 2n ) of the first transistors Ta 1 , Ta 3 ,.
Input to each base terminal of 2n-1 . A is used for the differential amplifier 45
When the GC voltage V AGC is input, the transistor pair (Ta
1 , Ta 2 ), (Ta 3 , Ta 4 ),... (Ta 2n−1 , T
a 2n ), each transistor T
a 1, Ta 3, ... in Ta 2n-1, the collector current I 1 corresponding to the magnitude of the AGC voltage V AGC, I 2, I 3 , ..., flows I n.
【0086】ここで、差動増幅部45における複数の差
動増幅回路には、それぞれ異なる電圧V1 ,V2 ,…,
Vn が印加されると共に、それぞれ異なる電流源I
a1 ,Ia2 ,Ia3 ,…,Ian から電流が供給され
ているので、トランジスタ対(Ta1 ,Ta2 ),(T
a3 ,Ta4 ),…(Ta2n-1,Ta2n)における第1
のトランジスタTa1 ,Ta3 ,…Ta2n-1には、異な
る値のコレクタ電流I1 ,I2 ,I3 ,…,In が流れ
る。コレクタ電流I1 ,I2 ,I3 ,…,In は、互い
に異なる温度依存性を有しており、それぞれの電流を合
成した合成コレクタ電流Itは、結果としてAGC電圧
VAGC に対する温度依存性が減少する。また、コレクタ
電流I1 ,I2 ,I3 ,…,In は、それぞれの電流を
合成した場合に、AGC電圧VAGC に対する直線性が改
善されるような値の電流となっており、合成コレクタ電
流ItのAGC電圧VAGC に対する直線性が改善され
る。Here, different voltages V 1 , V 2 ,...
With V n are applied, different current sources I
a 1, Ia 2, Ia 3 , ..., because the current from the Ia n is supplied, the transistor pair (Ta 1, Ta 2), (T
a 3 , Ta 4 ),... (Ta 2n−1 , Ta 2n )
Transistors Ta 1, Ta 3, ... in the Ta 2n-1, the collector current of different values I 1, I 2, I 3 , ..., flows I n. Collector currents I 1, I 2, I 3 , ..., I n has a different temperature dependent with each other, synthetic collector current It obtained by combining the respective current temperature dependence on the AGC voltage V AGC as a result Decrease. The collector current I 1, I 2, I 3 , ..., I n , when obtained by combining the respective current has a current value that linearity is improved with respect to the AGC voltage V AGC, synthetic The linearity of the collector current It with respect to the AGC voltage V AGC is improved.
【0087】コレクタ電流I1 ,I2 ,I3 ,…,In
が合成された合成コレクタ電流Itは、カレントミラー
回路44の作用により、トランジスタT23のコレクタ
電流として与えられる。可変増幅回路41のトランジス
タT24には、カレントミラー回路46の作用により、
トランジスタT23に流れる合成コレクタ電流Itに連
動してコレクタ電流IAGC1が流れる。可変増幅回路41
を複数従属接続した場合には、従属接続された他の可変
増幅回路のトランジスタT25,T26,…に、可変増
幅回路41のトランジスタT24と同様に、トランジス
タT23に流れる合成コレクタ電流Itに連動してコレ
クタ電流IAGC2,IAGC3,…が流れる。[0087] collector current I 1, I 2, I 3 , ..., I n
Is given as a collector current of the transistor T23 by the operation of the current mirror circuit 44. Due to the action of the current mirror circuit 46, the transistor T24 of the variable amplifier circuit 41
The collector current IAGC1 flows in conjunction with the combined collector current It flowing through the transistor T23. Variable amplification circuit 41
Are connected in cascade, the transistors T25, T26,... Of the other cascade-connected variable amplifier circuits are linked to the combined collector current It flowing through the transistor T23, similarly to the transistor T24 of the variable amplifier circuit 41. Collector currents I AGC2 , I AGC3 ,... Flow .
【0088】ここで、可変増幅回路41においては、理
論的に、コレクタ電流IAGC1が指数関数的にコントロー
ルされると、トランジスタT27,T28の利得が直線
的に変化する。従って、コントロール回路42におい
て、AGC電圧VAGC に応じて流れる差動増幅部45の
各トランジスタTa1 ,Ta3 ,…Ta2n-1の合成コレ
クタ電流Itが指数関数的に制御されれば、可変増幅回
路41におけるコレクタ電流IAGC1が指数関数的にコン
トロールされることになり、トランジスタT27,T2
8の利得を直線的に制御することが可能となる。これ
は、可変増幅回路41を複数従属接続した場合の他の可
変増幅回路についても同様である。Here, in the variable amplifier circuit 41, theoretically, when the collector current I AGC1 is controlled exponentially, the gains of the transistors T27 and T28 change linearly. Therefore, if the combined collector current It of the transistors Ta 1 , Ta 3 ,... Ta 2n -1 of the differential amplifier 45 flowing in accordance with the AGC voltage V AGC is controlled exponentially in the control circuit 42, The collector current I AGC1 in the amplifier circuit 41 is controlled exponentially, and the transistors T27, T2
8 can be linearly controlled. The same applies to other variable amplifier circuits when a plurality of variable amplifier circuits 41 are connected in cascade.
【0089】このように、本実施の形態においては、複
数の差動増幅回路に流れるコレクタ電流I1 ,I2 ,I
3 ,…,In を合成した合成コレクタ電流Itに基づい
て、可変増幅回路41の増幅用のトランジスタT27、
T28の電流が制御され、その結果として、トランジス
タT27、T28の利得が制御される。このとき、合成
コレクタ電流ItのAGC電圧VAGC に対する温度依存
性や直線性は、コレクタ電流I1 ,I2 ,I3 ,…,I
n のそれぞれの温度特性や電流値を最適化することによ
り改善されているので、最終的に、AGC電圧VAGC に
対する可変増幅回路41の利得の温度依存性や直線性が
改善される。As described above, in the present embodiment, the collector currents I 1 , I 2 , I 2 flowing through the plurality of differential amplifier circuits are provided.
3, ..., based on the combined collector current It obtained by combining the I n, transistor for amplification of the variable amplifier circuit 41 T27,
The current of T28 is controlled, and consequently the gain of transistors T27, T28 is controlled. At this time, the temperature dependence and linearity of the combined collector current It with respect to the AGC voltage V AGC are determined by the collector currents I 1 , I 2 , I 3 ,.
Since the temperature characteristics and the current value of n are improved by optimizing the temperature characteristics, the temperature dependence and the linearity of the gain of the variable amplifier circuit 41 with respect to the AGC voltage VAGC are finally improved.
【0090】次に、図5〜図7を参照して、複数のコレ
クタ電流I1 ,I2 ,I3 ,…,In によって及ぼされ
る作用について説明する。なお、図5〜図7において、
横軸は、AGC電圧VAGC [V]を示し、縦軸は電流
[μA]を示している。これらの図に示したように、例
えば、合成コレクタ電流Itの10[μA]〜100
[μA]の変化量は、可変増幅回路41の1段当たりの
利得変化量ΔPGの20[dB]に相当する。[0090] Next, with reference to FIGS. 5 to 7, a plurality of collector currents I 1, I 2, I 3 , ..., a description will be given of the operation exerted by I n. In FIGS. 5 to 7,
The horizontal axis indicates the AGC voltage V AGC [V], and the vertical axis indicates the current [μA]. As shown in these figures, for example, 10 [μA] to 100
The change amount of [μA] corresponds to 20 [dB] of the gain change amount ΔPG per stage of the variable amplifier circuit 41.
【0091】図5は、AGC電圧VAGC に対する各コレ
クタ電流I1 ,I2 ,I3 ,…,I n および合成コレク
タ電流Itの関係を示したものである。同図に示した関
係は、図2に示したコントロール回路2において、以下
の条件式(1),(2)を満足することにより得られた
ものである。条件式(1)において、V1 ,V2 ,
V3 ,…Vn は、図2に示したように、差動増幅部45
の第2のトランジスタTa2 ,Ta4 ,…Ta2nの各ベ
ース端子に印加される電圧である。FIG. 5 shows the AGC voltage VAGCFor each kore
Current I1, ITwo, IThree, ..., I nAnd synthetic collections
3 shows the relationship between the current It. The function shown in the figure
In the control circuit 2 shown in FIG.
Is obtained by satisfying the conditional expressions (1) and (2).
Things. In conditional expression (1), V1, VTwo,
VThree, ... VnIs a differential amplifier 45 as shown in FIG.
Of the second transistor TaTwo, TaFour, ... Ta2nEach
Voltage applied to the source terminal.
【0092】 V1 −V2 =V2 −V3 =…=Vn-1 −Vn …(1) (In-3 +In-2 )<(In-1 +In ) …(2)V 1 −V 2 = V 2 −V 3 =... = V n−1 −V n (1) (I n−3 + I n−2 ) <(I n−1 + I n ) (2) )
【0093】ここで、条件式(1)は、主としてAGC
電圧VAGC に対する合成コレクタ電流Itの温度依存性
の改善に寄与する。条件式(1)においては、例えば、
Vn-1 −Vn =50mVに設定される。また、条件式
(2)は、主としてAGC電圧VAGC に対する合成コレ
クタ電流Itの直線性の改善に寄与する。図5に示した
ように、各コレクタ電流I1 ,I2 ,I3 ,…,I
n は、AGC電圧VAGC に対して直線的ではないが、条
件式(2)により、各コレクタ電流I1 ,I2 ,I3,
…,In を合成した合成コレクタ電流Itは、AGC電
圧VAGC に対して直線的になる。Here, conditional expression (1) is mainly based on AGC
This contributes to improving the temperature dependency of the combined collector current It with respect to the voltage V AGC . In conditional expression (1), for example,
V n-1 -V n = 50 mV is set. Conditional expression (2) mainly contributes to improving the linearity of the combined collector current It with respect to the AGC voltage V AGC . As shown in FIG. 5, each collector current I 1 , I 2 , I 3 ,.
n is not linear with respect to the AGC voltage V AGC , but according to the conditional expression (2), each collector current I 1 , I 2 , I 3 ,
..., synthetic collector current It obtained by combining the I n is a straight line with respect to the AGC voltage V AGC.
【0094】次に、合成コレクタ電流Itの温度依存性
が改善される原理について、図5および図6を参照して
説明する。図6は、合成コレクタ電流Itの温度特性
を、差動増幅部45の1段目の差動増幅器におけるコレ
クタ電流I1 の温度特性と共に示している。以下では、
図5および図6におけるVAGC =1.9Vの点に関して
説明する。Next, the principle of improving the temperature dependency of the combined collector current It will be described with reference to FIGS. 6, the temperature characteristics of the synthetic collector current It, shows the temperature characteristics of the collector current I 1 in the first-stage differential amplifier of the differential amplifier 45. Below,
The point of V AGC = 1.9 V in FIGS. 5 and 6 will be described.
【0095】図5に示したように、VAGC =1.9Vに
おける合成コレクタ電流Itは、コレクタ電流I1 ,I
2 ,I3 ,I4 の合成電流となっている。ここで、コレ
クタ電流I1 ,I2 は、VAGC =1.9Vの点において
は、負の温度係数を有している。逆に、コレクタ電流I
3 ,I4 は、VAGC =1.9Vの点においては、正の温
度係数を有している。なお、負の温度係数とは、例え
ば、温度が上昇した場合に、同一のAGC電圧VAGC に
対して出力される電流が減少するような特性をもたらす
係数である。また、正の温度係数とは、負の温度係数の
特性とは、逆の特性をもたらす係数である。例えば、図
6に示したように、コレクタ電流I1 は、VAGC =1.
9Vの点において、温度が25°Cの場合における電流
I1Aよりも、温度が75°Cの場合における電流I1Bの
方が減少しており、負の温度係数を有していることが分
かる。なお、同じコレクタ電流I1 であっても、AGC
電圧VAGC が異なる位置においては、逆の温度係数を有
している。例えば、図6に示したように、コレクタ電流
I1 は、VAGC =2.0Vの点において、温度が25°
Cの場合における電流I1Aよりも、温度が75°Cの場
合における電流I1Bの方が増加しており、正の温度係数
を有していることが分かる。As shown in FIG. 5, the combined collector current It at V AGC = 1.9 V is equal to the collector currents I 1 and I
2 , I 3 and I 4 . Here, the collector currents I 1 and I 2 have negative temperature coefficients at the point of V AGC = 1.9V. Conversely, the collector current I
3 and I 4 have positive temperature coefficients at the point of V AGC = 1.9V. The negative temperature coefficient is, for example, a coefficient that gives a characteristic that the current output for the same AGC voltage V AGC decreases when the temperature rises. Further, the positive temperature coefficient is a coefficient that provides a characteristic opposite to the characteristic of the negative temperature coefficient. For example, as shown in FIG. 6, the collector current I 1 is V AGC = 1.
At the point of 9 V, the current I 1B at the temperature of 75 ° C. is smaller than the current I 1A at the temperature of 25 ° C., indicating that the current I 1B has a negative temperature coefficient. . Note that even if the collector current I 1 is the same, the AGC
At the position where the voltage V AGC is different, it has the opposite temperature coefficient. For example, as shown in FIG. 6, the collector current I 1 is 25 ° C. at the point of V AGC = 2.0 V.
It can be seen that the current I 1B when the temperature is 75 ° C. is higher than the current I 1A in the case C and has a positive temperature coefficient.
【0096】このように、正と負の逆の特性の温度係数
を有するコレクタ電流I1 ,I2 ,I3 ,I4 を合成す
ることにより、温度変化にによって生ずるコレクタ電流
I1,I2 の変化量(ΔI1 +ΔI2 )と、コレクタ電
流I3 ,I4 の変化量(ΔI3 +ΔI4 )とが互いに相
殺するように作用し、結果的に合成コレクタ電流Itの
温度依存性が小さくなる。このことは、図6に示した温
度特性からも明らかである。すなわち、コレクタ電流I
1 単独では、温度が25°Cの場合(電流I1A)と、温
度が75°Cの場合(電流I1B)とで大きく異なり、温
度依存性が大きくなっているのに対し、合成コレクタ電
流Itの温度特性は、温度が25°Cの場合(電流It
A)と、温度が75°Cの場合(電流ItB)とで変化
量が小さく、温度依存性が小さくなっている。[0096] Thus, by combining the collector currents I 1, I 2, I 3 , I 4 having a positive temperature coefficient and negative opposite characteristics, the collector current I 1 caused by the temperature change, I 2 (ΔI 1 + ΔI 2 ) and the variations (ΔI 3 + ΔI 4 ) of the collector currents I 3 , I 4 act so as to cancel each other out. As a result, the temperature dependency of the combined collector current It is small. Become. This is clear from the temperature characteristics shown in FIG. That is, the collector current I
1 alone shows a large difference between a case where the temperature is 25 ° C. (current I 1A ) and a case where the temperature is 75 ° C. (current I 1B ). It has a temperature characteristic of 25 ° C. (current It
A) and the case where the temperature is 75 ° C. (current ItB), the amount of change is small, and the temperature dependency is small.
【0097】本実施の形態では、図6に示したような温
度依存性の小さい合成コレクタ電流Itに基づいて、可
変増幅回路41におけるトランジスタT27,T28が
制御されるため、AGC電圧VAGC に対して、優れた利
得可変傾斜と優れた温度特性を有することになる。[0097] In this embodiment, on the basis of small synthetic collector current It temperature dependency was as shown in FIG. 6, the transistor T27, T28 in the variable amplifier 41 is controlled, with respect to the AGC voltage V AGC Thus, it has excellent gain variable slope and excellent temperature characteristics.
【0098】なお、上述の条件式(1)で示した「V1
−V2 ,V2 −V3 ,…Vn-1 −Vn 」の条件を、差動
増幅部45のそれぞれの差動増幅回路に対して個別に設
定することで、AGC電圧VAGC に対する合成コレクタ
電流Itの傾斜を任意に変えることが可能である。Note that “V 1 ” shown in the above conditional expression (1) is satisfied.
−V 2 , V 2 −V 3 ,..., V n−1 −V n ”are individually set for each of the differential amplifier circuits of the differential amplifying unit 45, so that the AGC voltage VAGC It is possible to arbitrarily change the slope of the combined collector current It.
【0099】図7は、V1 −V2 =40mVとし、他の
部分、すなわち、V2 −V3 =…=Vn-1 −Vn につい
ては、50mVとすることにより得られた、AGC電圧
VAGC に対する合成コレクタ電流Itの関係を示したも
のである。同図において、符号It1で示した部分が図
5に示した合成コレクタ電流Itの特性に相当し、符号
It2で示した部分が、V1 −V2 のみ40mVとした
ことにより得られた特性を示している。また、同図にお
いて、符号I1 ′で示した部分が、V1 −V2=40m
Vとすることにより、変化したコレクタ電流I1 の特性
を示している。このように、V1 −V2 のみ40mVと
した場合には、AGC電圧VAGC =2V付近における、
合成コレクタ電流ItのAGC電圧VAGC 対する直線性
が改善されている。FIG. 7 shows an AGC obtained by setting V 1 -V 2 = 40 mV and setting 50 mV for the other parts, ie, V 2 -V 3 =... = V n-1 -V n. It shows the relationship between the voltage V AGC and the combined collector current It. In the figure, the portion indicated by the symbol It1 corresponds to the characteristic of the combined collector current It shown in FIG. 5, and the portion indicated by the symbol It2 represents the characteristic obtained by setting only V 1 -V 2 to 40 mV. Is shown. In the same figure, the portion indicated by reference numeral I 1 ′ is V 1 −V 2 = 40 m
By by V, shows a change with collector current I 1 of the characteristic. As described above, when only V 1 -V 2 is set to 40 mV, the AGC voltage V AGC near 2 V
The linearity of the combined collector current It with respect to the AGC voltage V AGC is improved.
【0100】ところで、一般の高周波回路用のデバイス
では、浮遊容量や残留インダクタンスの影響で、高い周
波数域において、電流の大きいところで利得の変化が小
さくなると共に、電流の小さいところで利得の変化が大
きくなるという傾向がある。従って、図2に示したAG
C増幅回路において、例えば、可変増幅回路41のトラ
ンジスタT27,T28の利得は、AGC電圧VAGC =
2V付近における合成コレクタ電流Itに対して指数関
数的には変化しなくなる。このような領域において、上
述の「V1 −V2 ,V2 −V3 ,…Vn-1 −Vn 」の条
件を、他の領域とは異ならせることで、AGC電圧V
AGC に対する利得の傾斜が直線的になるように改善する
ことが可能となる。By the way, in a general high-frequency circuit device, in a high frequency range, a change in gain is small at a large current and a change in gain is large at a small current due to the influence of stray capacitance and residual inductance. There is a tendency. Therefore, the AG shown in FIG.
In the C amplifying circuit, for example, the gain of the transistors T27 and T28 of the variable amplifying circuit 41 is AGC voltage VAGC =
It does not change exponentially with respect to the combined collector current It near 2V. In such a region, the condition of “V 1 −V 2 , V 2 −V 3 ,..., V n−1 −V n ” is made different from the other regions, so that the AGC voltage V
The gain can be improved so that the slope of the gain with respect to the AGC becomes linear.
【0101】以上説明したように、本実施の形態に係る
AGC増幅回路または携帯電話機によれば、コントロー
ル回路42において、差動増幅部45における複数の差
動増幅回路に入力されたAGC電圧VAGC に対応して流
れる複数のコレクタ電流I1,I2 ,I3 ,…,In を
合成し、その合成した合成コレクタ電流Itに基づい
て、可変増幅回路41の利得を制御するようにしたの
で、例えば、複数のコレクタ電流I1 ,I2 ,I3 ,
…,In を適宜調整することで、例えば温度依存性等が
小さくなるような所望の利得性能を得ることが可能とな
る。As described above, according to the AGC amplifier circuit or the portable telephone according to the present embodiment, in control circuit 42, AGC voltage V AGC input to a plurality of differential amplifier circuits in differential amplifier 45 is provided. , I n, and a plurality of collector currents I 1 , I 2 , I 3 ,..., In flowing in response to the above, and the gain of the variable amplifier circuit 41 is controlled based on the synthesized collector current It. , For example, a plurality of collector currents I 1 , I 2 , I 3 ,
..., by appropriately adjusting the I n, it becomes possible to obtain a desired gain performance as for example, temperature dependence, etc. is reduced.
【0102】例えば、本実施の形態によれば、複数のコ
レクタ電流I1 ,I2 ,I3 ,…,In が、互いに異な
る温度依存性を有し、それぞれの電流を合成した場合
に、結果としてAGC電圧VAGC に対する温度依存性が
減少するように設定されているので、可変増幅回路41
の利得を制御するための合成コレクタ電流Itの温度依
存性を改善することができ、これにより、可変増幅回路
41の利得の温度依存性を改善することができる。ま
た、本実施の形態によれば、例えば、複数のコレクタ電
流I1 ,I2 ,I3 ,…,In が、互いに異なる電流と
なっており、それぞれの電流を合成した場合に、結果と
してAGC電圧VAGC に対する直線性が改善されるよう
に設定されているので、可変増幅回路41の利得を制御
するための合成コレクタ電流ItのAGC電圧VAGC に
対する直線性を改善することができ、これにより、AG
C電圧VAGC に対する可変増幅回路41の利得の直線性
を改善することができる。[0102] For example, according to this embodiment, a plurality of collector currents I 1, I 2, I 3 , ..., when I n has a different temperature dependent with each other, were synthesized respective current, As a result, the temperature dependency on the AGC voltage V AGC is set to be reduced.
, The temperature dependency of the combined collector current It for controlling the gain of the variable amplifier circuit 41 can be improved. Further, according to this embodiment, for example, a plurality of collector currents I 1, I 2, I 3 , ..., if I n is, has a different current, obtained by combining the respective current, as a result Since the linearity with respect to the AGC voltage VAGC is set to be improved, the linearity of the combined collector current It for controlling the gain of the variable amplifier circuit 41 with respect to the AGC voltage VAGC can be improved. By AG
The linearity of the gain of the variable amplifier circuit 41 with respect to the C voltage V AGC can be improved.
【0103】以上のように、本実施の形態に係る携帯電
話機によれば、AGC電圧VAGC に対する直線性や温度
依存性が改善されるので、例えば、温度変化によって送
信電力に誤差が生じ、通信に支障をきたすような事態を
防止することができ、良好な通信状態を維持することが
可能となる。As described above, according to the portable telephone according to the present embodiment, the linearity and the temperature dependency with respect to the AGC voltage V AGC are improved. Can be prevented, and a good communication state can be maintained.
【0104】なお、本発明は、上記実施の形態に限定さ
れず種々の変形実施が可能である。例えば、上記実施の
形態では、CDMA方式およびFM方式のデュアルモー
ドで動作する場合について説明したが、本発明は、CD
MA方式およびFM方式のうちのいずれか一方の方式の
みで動作する場合にも適用することが可能である。ま
た、CDMA方式やFM方式に限らず、例えば、TDM
A(Time Division Multiple Access :時間分割多元接
続)方式やFDMA(Frequency Division Multiple Acc
ess :周波数分割多重)方式等の他の方式の通信機器に
も適用することが可能である。更に、本発明の利得可変
増幅回路および利得制御回路は、通信機器に限らず、内
部に利得を制御するための回路を必要とするその他の機
器全般に適用可能である。The present invention is not limited to the above-described embodiment, and various modifications can be made. For example, in the above embodiment, a case has been described in which operation is performed in the dual mode of the CDMA system and the FM system.
The present invention can also be applied to a case where only one of the MA system and the FM system operates. In addition to the CDMA method and the FM method, for example, TDM
A (Time Division Multiple Access) system and FDMA (Frequency Division Multiple Acc
It can be applied to other types of communication equipment such as the ess (frequency division multiplexing) system. Further, the variable gain amplifier circuit and the gain control circuit of the present invention are applicable not only to communication equipment but also to any other equipment which requires a circuit for controlling the gain inside.
【0105】[0105]
【発明の効果】以上説明したように、請求項1ないし9
のいずれか1項に記載の利得可変増幅回路ないしは請求
項10記載の利得制御回路または請求項11記載の通信
機器によれば、制御回路において、複数の差動増幅回路
に入力された利得制御用の利得制御電圧に対応して流れ
る複数の制御電流を合成し、その合成した制御電流に基
づいて、可変増幅回路の利得を制御するようにしたの
で、例えば、複数の差動増幅回路に流れる制御電流を適
宜調整することで、例えば温度依存性等が小さくなるよ
うな所望の利得性能を得ることが可能となるという効果
を奏する。As described above, claims 1 to 9 are described.
According to the variable gain amplifier circuit according to any one of the above, the gain control circuit according to claim 10, or the communication device according to claim 11, the control circuit uses the variable gain amplifier circuit for controlling the gain input to the plurality of differential amplifier circuits. A plurality of control currents flowing in accordance with the gain control voltages are combined, and the gain of the variable amplifier circuit is controlled based on the combined control current. By appropriately adjusting the current, it is possible to obtain a desired gain performance in which, for example, the temperature dependency is reduced.
【0106】特に、請求項2記載の利得可変増幅回路に
よれば、請求項1記載の利得可変増幅回路において、複
数の差動増幅回路に、それぞれの電流を合成した場合
に、結果として利得制御電圧に対する温度依存性が減少
するような、互いに異なる温度依存性を有する制御電流
が流れるようにしたので、可変増幅回路の利得を制御す
るための合成の制御電流の温度依存性を改善することが
でき、これにより、可変増幅回路の利得の温度依存性を
改善することができるいう効果を奏する。In particular, according to the variable gain amplifying circuit according to the second aspect, in the variable gain amplifying circuit according to the first aspect, when each of the currents is combined with a plurality of differential amplifier circuits, the gain control results. Since the control currents having different temperature dependencies such that the temperature dependency on the voltage is reduced flow, it is possible to improve the temperature dependency of the combined control current for controlling the gain of the variable amplifier circuit. Accordingly, there is an effect that the temperature dependence of the gain of the variable amplifier circuit can be improved.
【0107】また特に、請求項3記載の利得可変増幅回
路によれば、請求項1または2記載の利得可変増幅回路
において、複数の差動増幅回路に、それぞれの電流を合
成した場合に、結果として利得制御電圧に対する直線性
が改善されるような、互いに異なる値の制御電流が流れ
るようにしたので、可変増幅回路の利得を制御するため
の合成の制御電流の利得制御電圧に対する直線性を改善
することができ、これにより、利得制御電圧に対する可
変増幅回路の利得の直線性を改善することができるとい
う効果を奏する。According to the variable gain amplifying circuit according to the third aspect, in the variable gain amplifying circuit according to the first or second aspect, when the respective currents are combined in a plurality of differential amplifying circuits, a result is obtained. Since the control currents of different values are made to flow such that the linearity with respect to the gain control voltage is improved, the linearity of the combined control current for controlling the gain of the variable amplifier circuit with respect to the gain control voltage is improved. Therefore, the linearity of the gain of the variable amplifier circuit with respect to the gain control voltage can be improved.
【0108】特に、請求項5記載の利得可変増幅回路に
よれば、請求項4記載の利得可変増幅回路において、複
数の差動増幅回路に、それぞれ異なる電流を供給する電
流源が接続されていると共に、一対のトランジスタのう
ちの第2のトランジスタのベース端子を介して、それぞ
れ異なる値の電圧が印加されるようにしたので、利得制
御用の利得制御電圧に対応して流れる複数の差動増幅回
路における制御電流を、それぞれ異ならせることが可能
となる。可変増幅回路の利得は、複数の差動増幅回路に
おける制御電流を合成した電流に基づいて制御されるの
で、複数の差動増幅回路における制御電流を適宜異なら
せることにより、所望の性能で利得の制御を行うことが
可能となる。In particular, according to the variable gain amplifying circuit according to the fifth aspect, in the variable gain amplifying circuit according to the fourth aspect, a current source for supplying a different current to each of the plurality of differential amplifier circuits is connected. At the same time, voltages of different values are applied via the base terminal of the second transistor of the pair of transistors, so that a plurality of differential amplifiers flowing corresponding to the gain control voltage for gain control are provided. The control currents in the circuits can be made different from each other. Since the gain of the variable amplifier circuit is controlled based on the current obtained by combining the control currents in the plurality of differential amplifier circuits, the gain of the desired performance can be obtained by appropriately varying the control current in the plurality of differential amplifier circuits. Control can be performed.
【0109】また特に、請求項8記載の利得可変増幅回
路によれば、請求項6記載の利得可変増幅回路におい
て、「V1 −V2 =V2 −V3 =…=Vn-1 −Vn 」の
条件式における「V1 −V2 ,V2 −V3 ,…Vn-1 −
Vn 」の値を部分的に異ならせるようにしたので、例え
ば、利得制御電圧に対する直線性を部分的に改善させる
ことが可能となる。According to the variable gain amplifier circuit of the eighth aspect, in the variable gain amplifier circuit of the sixth aspect, "V 1 -V 2 = V 2 -V 3 =... = V n-1- "V 1 -V 2 , V 2 -V 3 ,... V n-1- " in the conditional expression of "V n ".
Since the value of “V n ” is made partially different, for example, it is possible to partially improve the linearity with respect to the gain control voltage.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の一実施の形態に係る通信機器としての
携帯電話機の概略構成を示すブロック図である。FIG. 1 is a block diagram showing a schematic configuration of a mobile phone as a communication device according to an embodiment of the present invention.
【図2】図1に示した携帯電話機におけるAGC増幅回
路の詳細な構成例を示す回路図である。FIG. 2 is a circuit diagram showing a detailed configuration example of an AGC amplifier circuit in the mobile phone shown in FIG.
【図3】図2に示したAGC増幅回路における電流源に
適用される電流回路の一構成例を示す回路図である。FIG. 3 is a circuit diagram showing a configuration example of a current circuit applied to a current source in the AGC amplifier circuit shown in FIG.
【図4】図2に示したAGC増幅回路における電流源に
適用される電流回路の他の構成例を示す回路図である。FIG. 4 is a circuit diagram showing another configuration example of the current circuit applied to the current source in the AGC amplifier circuit shown in FIG.
【図5】図2に示したAGC増幅回路の各部を流れる制
御電流について示す説明図である。FIG. 5 is an explanatory diagram showing a control current flowing through each part of the AGC amplifier circuit shown in FIG. 2;
【図6】図2に示したAGC増幅回路の各部を流れる制
御電流の温度特性について説明するための特性図であ
る。FIG. 6 is a characteristic diagram for describing temperature characteristics of a control current flowing through each unit of the AGC amplifier circuit shown in FIG. 2;
【図7】図2に示したAGC増幅回路の各部を流れる制
御電流に対する設定方法の変形例について示す説明図で
ある。FIG. 7 is an explanatory diagram showing a modification of a method of setting a control current flowing through each part of the AGC amplifier circuit shown in FIG. 2;
【図8】従来の一般的なAGC増幅回路の構成を示すブ
ロック図である。FIG. 8 is a block diagram showing a configuration of a conventional general AGC amplifier circuit.
【図9】図8に示したAGC増幅回路におけるコントロ
ール回路に流れる制御電流の温度依存性について説明す
るための特性図である。9 is a characteristic diagram for describing temperature dependency of a control current flowing in a control circuit in the AGC amplifier circuit shown in FIG.
【図10】図8に示したAGC増幅回路における利得の
温度依存性について説明するための特性図である。FIG. 10 is a characteristic diagram for describing temperature dependency of gain in the AGC amplifier circuit shown in FIG. 8;
1 送信系回路 2 受信系回路 3 モデム 4 デュプレクサ 5 共用アンテナ 11 QPSK変調回路 12 送信側AGC増幅回路 15 パワーアンプ(PA) 16 局部発振器 21 ローノイズアンプ(LNA) 24 CDMA用バンドパスフィルタ 25 FM用バンドパスフィルタ 26 受信側AGC増幅回路 27 QPSK復調回路 33 受信信号強度検出回路(RSSI) 34 比較回路 41 可変増幅回路 42 コントロール回路 44,46 カレントミラー回路 45 差動増幅部 DESCRIPTION OF SYMBOLS 1 Transmission circuit 2 Receiving circuit 3 Modem 4 Duplexer 5 Shared antenna 11 QPSK modulation circuit 12 Transmission side AGC amplifier circuit 15 Power amplifier (PA) 16 Local oscillator 21 Low noise amplifier (LNA) 24 CDMA bandpass filter 25 FM band Pass filter 26 Receiver AGC amplifier circuit 27 QPSK demodulator circuit 33 Received signal strength detection circuit (RSSI) 34 Comparison circuit 41 Variable amplifier circuit 42 Control circuit 44, 46 Current mirror circuit 45 Differential amplifier
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J066 AA03 AA12 AA43 CA02 CA14 FA05 HA01 HA25 KA02 KA06 KA09 KA44 KA68 MA13 ND24 SA13 TA01 TA02 5J090 AA03 AA12 AA43 AA59 CA02 CA14 CN01 FA05 FN10 FN11 GN08 HA01 HA25 HN16 KA02 KA06 KA09 KA44 KA68 MA13 MN01 NN06 SA13 TA01 TA02 5J100 AA18 BA05 BB01 BB07 BB22 BC05 CA01 CA05 CA19 CA21 CA31 DA06 FA01 FA02 JA01 LA03 QA01 QA03 SA01 SA02 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J066 AA03 AA12 AA43 CA02 CA14 FA05 HA01 HA25 KA02 KA06 KA09 KA44 KA68 MA13 ND24 SA13 TA01 TA02 5J090 AA03 AA12 AA43 AA59 CA02 CA14 CN01 FA05 FN10 FN11 KA08 HA01 HA25 KA68 MA13 MN01 NN06 SA13 TA01 TA02 5J100 AA18 BA05 BB01 BB07 BB22 BC05 CA01 CA05 CA19 CA21 CA31 DA06 FA01 FA02 JA01 LA03 QA01 QA03 SA01 SA02
Claims (11)
回路と、 互いに並列接続された複数の差動増幅回路を有すると共
に、前記複数の差動増幅回路に入力された利得制御用の
利得制御電圧に対応して流れる複数の制御電流を合成
し、その合成した制御電流に基づいて、前記可変増幅回
路の利得を制御する制御回路とを備えたことを特徴とす
る利得可変増幅回路。1. A variable amplifier circuit capable of changing a gain, a plurality of differential amplifier circuits connected in parallel to each other, and gain control for gain control input to the plurality of differential amplifier circuits. A variable gain amplifier circuit comprising: a control circuit that combines a plurality of control currents that flow in accordance with a voltage, and controls a gain of the variable amplifier circuit based on the combined control current.
の電流を合成した場合に、結果として前記利得制御電圧
に対する温度依存性が減少するような、互いに異なる温
度依存性を有する制御電流が流れることを特徴とする請
求項1記載の利得可変増幅回路。2. Control currents having different temperature dependencies, such that when the respective currents are combined, the temperature dependency on the gain control voltage is reduced in the plurality of differential amplifier circuits. 2. The variable gain amplifier circuit according to claim 1, wherein said variable gain amplifier circuit flows.
の電流を合成した場合に、結果として前記利得制御電圧
に対する直線性が改善されるような、互いに異なる値の
制御電流が流れることを特徴とする請求項1または2記
載の利得可変増幅回路。3. When a plurality of currents are combined in the plurality of differential amplifier circuits, control currents having different values from each other so that linearity with respect to the gain control voltage is improved as a result. 3. The variable gain amplifier circuit according to claim 1, wherein:
対のトランジスタを含み、 前記複数の差動増幅回路には、前記一対のトランジスタ
のうちの第1のトランジスタのベース端子を介して、前
記利得制御電圧が共通に印加されることを特徴とする請
求項1ないし3のいずれか1項に記載の利得可変増幅回
路。4. The plurality of differential amplifier circuits each include a pair of transistors, and the plurality of differential amplifier circuits are connected via a base terminal of a first transistor of the pair of transistors. 4. The variable gain amplifier circuit according to claim 1, wherein a common gain control voltage is applied.
れぞれ異なる電流を供給する電流源が接続されていると
共に、前記一対のトランジスタのうちの第2のトランジ
スタのベース端子を介して、それぞれ異なる値の電圧が
印加されることを特徴とする請求項4記載の利得可変増
幅回路。5. A current source for supplying a different current to each of the plurality of differential amplifier circuits, and a base terminal of a second transistor of the pair of transistors. 5. The variable gain amplifier circuit according to claim 4, wherein voltages of different values are applied.
2のトランジスタのベース端子に印加される電圧値をV
1 ,V2 ,V3 ,…Vn (nは整数)とすると、 V1 −V2 =V2 −V3 =…=Vn-1 −Vn の条件式を満足することを特徴とする請求項5記載の利
得可変増幅回路。6. A voltage applied to a base terminal of a second transistor of each of the plurality of differential amplifier circuits is represented by V
1, V 2, V 3, ... the (n is an integer) V n to a satisfies the V 1 -V 2 = V 2 -V 3 = ... = V n-1 -V n conditional expressions The variable gain amplifier circuit according to claim 5.
−V3 ,…Vn-1 −Vn 」の値が部分的に異なっている
ことを特徴とする請求項6記載の利得可変増幅回路。7. The condition “V 1 −V 2 , V 2 ” in the conditional expression
-V 3, ... variable gain amplifier circuit according to claim 6, wherein the value of V n-1 -V n "is characterized in that partially different.
配置された少なくとも4つの差動増幅回路のそれぞれの
第1のトランジスタのコレクタ端子に流れる前記制御電
流としてのコレクタ電流をI1 ,I2 ,…In (nは整
数)とすると、 (In-3 +In-2 )<(In-1 +In ) の条件を満足することを特徴とする請求項5記載の利得
可変増幅回路。8. In the plurality of differential amplifier circuits, a collector current as a control current flowing through a collector terminal of a first transistor of each of at least four differential amplifier circuits arranged in series is defined as I 1 , I 2 , ... When I n (n is an integer), (I n-3 + I n-2) <(I n-1 + I n) variable gain amplifier circuit according to claim 5, characterized by satisfying the condition of .
に供給する電流を変更可能に構成されていることを特徴
とする請求項4記載の利得可変増幅回路。9. The variable gain amplifier circuit according to claim 4, wherein said current source is configured to change a current supplied to said plurality of differential amplifier circuits.
幅回路を制御するための利得制御回路であって、 互いに並列接続された複数の差動増幅回路を有すると共
に、前記複数の差動増幅回路に入力された利得制御用の
利得制御電圧に対応して流れる複数の制御電流を合成
し、その合成した制御電流に基づいて、前記可変増幅回
路の利得を制御する制御回路を備えたことを特徴とする
利得制御回路。10. A gain control circuit for controlling a variable amplifier circuit capable of changing a gain, comprising: a plurality of differential amplifier circuits connected in parallel to each other; A control circuit that combines a plurality of control currents that flow in accordance with the gain control voltage for gain control input to the amplifier, and controls the gain of the variable amplifier circuit based on the combined control current. Gain control circuit.
装置と、受信信号に対する信号処理を行う受信装置と、
前記送信装置または前記受信装置の少なくとも一方に設
けられ、前記送信信号または前記受信信号を可変的に増
幅する利得可変増幅回路とを備えた通信機器であって、 前記利得可変増幅回路は、 利得を変化させることが可能な可変増幅回路と、 互いに並列接続された複数の差動増幅回路を有すると共
に、前記複数の差動増幅回路に入力された利得制御用の
利得制御電圧に対応して流れる複数の制御電流を合成
し、その合成した制御電流に基づいて、前記可変増幅回
路の利得を制御する制御回路とを備えたことを特徴とす
る通信機器。11. A transmission device for performing signal processing on a transmission signal, a reception device for performing signal processing on a reception signal,
A variable gain amplifier circuit variably amplifying the transmission signal or the reception signal, the communication device being provided in at least one of the transmission device and the reception device, wherein the variable gain amplifier circuit has a gain of: A variable amplifier circuit capable of changing, a plurality of differential amplifier circuits connected in parallel to each other, and a plurality of differential amplifier circuits flowing in correspondence with a gain control voltage for gain control input to the plurality of differential amplifier circuits. And a control circuit for controlling the gain of the variable amplifier circuit based on the combined control current.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20532299A JP4310003B2 (en) | 1999-07-19 | 1999-07-19 | Variable gain amplifier circuit, gain control circuit, and communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20532299A JP4310003B2 (en) | 1999-07-19 | 1999-07-19 | Variable gain amplifier circuit, gain control circuit, and communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001036366A true JP2001036366A (en) | 2001-02-09 |
JP4310003B2 JP4310003B2 (en) | 2009-08-05 |
Family
ID=16505030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20532299A Expired - Fee Related JP4310003B2 (en) | 1999-07-19 | 1999-07-19 | Variable gain amplifier circuit, gain control circuit, and communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4310003B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005277985A (en) * | 2004-03-26 | 2005-10-06 | Sony Corp | Variable gain circuit |
JP2006511143A (en) * | 2002-12-19 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Power amplifier with bias control |
JP2007097056A (en) * | 2005-09-30 | 2007-04-12 | Sanyo Electric Co Ltd | Temperature compensation circuit |
US7514980B2 (en) | 2005-06-23 | 2009-04-07 | Samsung Electro-Mechanics Co., Ltd. | Exponential function generator and variable gain amplifier using the same |
-
1999
- 1999-07-19 JP JP20532299A patent/JP4310003B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006511143A (en) * | 2002-12-19 | 2006-03-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Power amplifier with bias control |
JP2005277985A (en) * | 2004-03-26 | 2005-10-06 | Sony Corp | Variable gain circuit |
US7514980B2 (en) | 2005-06-23 | 2009-04-07 | Samsung Electro-Mechanics Co., Ltd. | Exponential function generator and variable gain amplifier using the same |
JP2007097056A (en) * | 2005-09-30 | 2007-04-12 | Sanyo Electric Co Ltd | Temperature compensation circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4310003B2 (en) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
US8548390B2 (en) | Method and system for transmitter output power compensation | |
JP4264623B2 (en) | Gain control amplifier, receiving circuit, and wireless communication device | |
US7880546B2 (en) | Amplifier and the method thereof | |
JP4095398B2 (en) | Amplifier and radio communication apparatus using the same | |
JP2003218649A (en) | Communication semiconductor integrated circuit and wireless communication device | |
JP2008182755A (en) | High dynamic range variable gain amplifier | |
US20060088136A1 (en) | Complex filter circuit and receiver circuit | |
US8050642B2 (en) | Variable gain amplifier and receiver including the same | |
EP1568236B1 (en) | Continuously variable gain radio frequency driver amplifier having linear in decibel gain control characteristics | |
KR101127461B1 (en) | Highly Linear Variable Gain Amplifier | |
US20050221779A1 (en) | AGC circuit | |
US7501892B2 (en) | Amplifier circuit and communication device | |
KR100344928B1 (en) | A transmitting circuit and radio transmitting device | |
JP2001036366A (en) | Gain variable amplifier circuit, gain control circuit and communication equipment | |
US6876257B2 (en) | Gain control circuit, and a radio communication apparatus using the same | |
US7496338B1 (en) | Multi-segment gain control system | |
US6980052B1 (en) | Low-voltage pre-distortion circuit for linear-in-dB variable-gain cells | |
US6642783B2 (en) | Amplification device with optimized linearity | |
US7474155B2 (en) | Power amplifier | |
JP3315948B2 (en) | Radio apparatus and gain control method | |
JP2007036621A (en) | Automatic gain control circuit and receiver | |
JP2003174339A (en) | Variable-gain power amplifier and transmitter using the same | |
JP3638909B2 (en) | Phase distortion correction amplifier | |
JP2009021656A (en) | RECEIVING CIRCUIT, SEMICONDUCTOR DEVICE, RADIO COMMUNICATION DEVICE, AND RECEIVING CIRCUIT CONTROL METHOD |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090511 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |