JP2001036099A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001036099A JP2001036099A JP20354699A JP20354699A JP2001036099A JP 2001036099 A JP2001036099 A JP 2001036099A JP 20354699 A JP20354699 A JP 20354699A JP 20354699 A JP20354699 A JP 20354699A JP 2001036099 A JP2001036099 A JP 2001036099A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- light
- package
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 270
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 207
- 229920005989 resin Polymers 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 15
- 238000005520 cutting process Methods 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 abstract description 10
- 239000011521 glass Substances 0.000 abstract description 5
- 230000000149 penetrating effect Effects 0.000 abstract description 2
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 半導体チップのパッケージベースに対向する
面を発光面あるいは受光面とする光半導体装置として機
能させると共に、発光もしくは受光する光を部分的に遮
光することが可能な半導体装置及びその製造方法を提供
すること。 【解決手段】 透光性ガラスからなるパッケージ基板２
０の他方の面２０ａに、開口部２８を有した遮光部２７
を形成し、半導体基板１０の一方の面１０ａをパッケー
ジ基板２０の一方の面２０ａと対向させた状態で、半導
体基板１０をパッケージ基板２０に搭載して、パッケー
ジ基板２０の第１配線電極２１と半導体基板１０のバン
プ１３とを電気接続し、半導体基板１０とパッケージ基
板２０とを一体化する。この一体化の後に、半導体基板
１０とパッケージ基板２０とを一体的に且つ貫通孔２５
を横断して切断して、複数個の半導体チップ１とパッケ
ージベース２とに分離して個々の半導体装置Ａを形成す
る。
面を発光面あるいは受光面とする光半導体装置として機
能させると共に、発光もしくは受光する光を部分的に遮
光することが可能な半導体装置及びその製造方法を提供
すること。 【解決手段】 透光性ガラスからなるパッケージ基板２
０の他方の面２０ａに、開口部２８を有した遮光部２７
を形成し、半導体基板１０の一方の面１０ａをパッケー
ジ基板２０の一方の面２０ａと対向させた状態で、半導
体基板１０をパッケージ基板２０に搭載して、パッケー
ジ基板２０の第１配線電極２１と半導体基板１０のバン
プ１３とを電気接続し、半導体基板１０とパッケージ基
板２０とを一体化する。この一体化の後に、半導体基板
１０とパッケージ基板２０とを一体的に且つ貫通孔２５
を横断して切断して、複数個の半導体チップ１とパッケ
ージベース２とに分離して個々の半導体装置Ａを形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップをワ
イヤボンディングを用いることなくパッケージする半導
体装置とその製造方法に関する。
イヤボンディングを用いることなくパッケージする半導
体装置とその製造方法に関する。
【０００２】
【従来の技術】従来、半導体チップのパッケージ構造と
して、ワイヤボンディングを用いない構造が提案されて
いる。例えば、特許第２８００８０６号公報には、複数
の半導体チップに相当する素子が形成されている半導体
基板を、半導体チップを個々に搭載可能な電極及び外部
接続用電極が形成されているパッケージ基板に搭載し、
半導体基板とパッケージ基板とを相互に電気接続し、そ
の後半導体基板とパッケージ基板とを一体的に切断し
て、複数個の半導体チップとパッケージベースとに分離
して、パッケージベースと半導体チップとが同一平面形
状及び平面寸法に形成する半導体装置が開示されてい
る。
して、ワイヤボンディングを用いない構造が提案されて
いる。例えば、特許第２８００８０６号公報には、複数
の半導体チップに相当する素子が形成されている半導体
基板を、半導体チップを個々に搭載可能な電極及び外部
接続用電極が形成されているパッケージ基板に搭載し、
半導体基板とパッケージ基板とを相互に電気接続し、そ
の後半導体基板とパッケージ基板とを一体的に切断し
て、複数個の半導体チップとパッケージベースとに分離
して、パッケージベースと半導体チップとが同一平面形
状及び平面寸法に形成する半導体装置が開示されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、特許第
２８００８０６号公報においては、上述した構成の半導
体装置を光半導体装置として機能させる点については、
何ら配慮がなされていない。例えば、特許第２８００８
０６号公報に開示された半導体装置を光半導体装置とし
て機能させるためには、半導体チップのパッケージベー
スに対向する面の裏面から光を発光もしくは受光する必
要があり、半導体チップのパッケージベースに対向する
面を発光面あるいは受光面とすることは不可能であっ
た。また、特許第２８００８０６号公報においては、発
光もしくは受光する光を部分的に遮光する詳細な構成に
ついても、何ら開示、示唆されていない。
２８００８０６号公報においては、上述した構成の半導
体装置を光半導体装置として機能させる点については、
何ら配慮がなされていない。例えば、特許第２８００８
０６号公報に開示された半導体装置を光半導体装置とし
て機能させるためには、半導体チップのパッケージベー
スに対向する面の裏面から光を発光もしくは受光する必
要があり、半導体チップのパッケージベースに対向する
面を発光面あるいは受光面とすることは不可能であっ
た。また、特許第２８００８０６号公報においては、発
光もしくは受光する光を部分的に遮光する詳細な構成に
ついても、何ら開示、示唆されていない。
【０００４】本発明は上述の点に鑑みてなされたもの
で、パッケージベースに半導体チップが搭載され、この
パッケージベースに設けられた外部接続用電極と前記半
導体チップとが電気接続される構成の半導体装置であっ
て、半導体チップのパッケージベースに対向する面を発
光面あるいは受光面とする光半導体装置として機能させ
ると共に、発光もしくは受光する光を部分的に遮光する
ことが可能な半導体装置及びその製造方法を提供するこ
とを目的とする。
で、パッケージベースに半導体チップが搭載され、この
パッケージベースに設けられた外部接続用電極と前記半
導体チップとが電気接続される構成の半導体装置であっ
て、半導体チップのパッケージベースに対向する面を発
光面あるいは受光面とする光半導体装置として機能させ
ると共に、発光もしくは受光する光を部分的に遮光する
ことが可能な半導体装置及びその製造方法を提供するこ
とを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
は、パッケージベースに半導体チップが搭載され、パッ
ケージベースに設けられた外部接続用電極と半導体チッ
プとが電気接続されてなる半導体装置であって、半導体
チップのパッケージベースに対向する面には、光を受光
する受光部あるいは発光する発光部が設けられ、パッケ
ージベースは、光学的に透明な部材からなると共に、遮
光する遮光部が設けられており、遮光部には、所定位置
に光を透過させる開口部が形成されていることを特徴と
している。
は、パッケージベースに半導体チップが搭載され、パッ
ケージベースに設けられた外部接続用電極と半導体チッ
プとが電気接続されてなる半導体装置であって、半導体
チップのパッケージベースに対向する面には、光を受光
する受光部あるいは発光する発光部が設けられ、パッケ
ージベースは、光学的に透明な部材からなると共に、遮
光する遮光部が設けられており、遮光部には、所定位置
に光を透過させる開口部が形成されていることを特徴と
している。
【０００６】このような構成を採用した場合、半導体チ
ップのパッケージベースに対向する面に設けられた光を
受光する受光部あるいは発光する発光部に対して、パッ
ケージベースは光を透過させるので、半導体装置自体
を、半導体チップのパッケージベースに対向する面を発
光面あるいは受光面とする光半導体装置として機能させ
ることが可能である。また、遮光部には、所定位置に光
を透過させる開口部が形成されているので、発光もしく
は受光する光を部分的に遮光することが可能となる。こ
こで、光学的に透明とは、所定波長の光に対して透過性
の極めて高い状態のことをいう。
ップのパッケージベースに対向する面に設けられた光を
受光する受光部あるいは発光する発光部に対して、パッ
ケージベースは光を透過させるので、半導体装置自体
を、半導体チップのパッケージベースに対向する面を発
光面あるいは受光面とする光半導体装置として機能させ
ることが可能である。また、遮光部には、所定位置に光
を透過させる開口部が形成されているので、発光もしく
は受光する光を部分的に遮光することが可能となる。こ
こで、光学的に透明とは、所定波長の光に対して透過性
の極めて高い状態のことをいう。
【０００７】また、遮光部は、パッケージベースの半導
体チップと対向する面あるいはその裏面の少なくとも一
方に、設けられていることが好ましい。このような構成
を採用した場合、発光もしくは受光する光を部分的に遮
光する遮光部を容易に形成することが可能となる。
体チップと対向する面あるいはその裏面の少なくとも一
方に、設けられていることが好ましい。このような構成
を採用した場合、発光もしくは受光する光を部分的に遮
光する遮光部を容易に形成することが可能となる。
【０００８】また、遮光部は、パッケージベースの半導
体チップと対向する面及びその裏面に設けられており、
開口部の形状あるいは形成位置が各遮光部で異なること
が好ましい。このような構成を採用した場合、各遮光部
にて開口部の形状あるいは形成位置を異ならせているた
め、素子にて受光あるいは発光する光に指向性を持たせ
ることが可能となる。素子にて受光あるいは発光する光
の指向性は、パッケージベースの厚みにより管理される
ことにもなり、この指向性に関して、個々の半導体装置
ごとでバラツキが生じることを抑制することが可能とな
る。
体チップと対向する面及びその裏面に設けられており、
開口部の形状あるいは形成位置が各遮光部で異なること
が好ましい。このような構成を採用した場合、各遮光部
にて開口部の形状あるいは形成位置を異ならせているた
め、素子にて受光あるいは発光する光に指向性を持たせ
ることが可能となる。素子にて受光あるいは発光する光
の指向性は、パッケージベースの厚みにより管理される
ことにもなり、この指向性に関して、個々の半導体装置
ごとでバラツキが生じることを抑制することが可能とな
る。
【０００９】また、パッケージベースの半導体チップと
対向する面の裏面に、パッケージベースの位置合わせ用
の凹部が形成されていることが好ましい。このような構
成を採用した場合、パッケージベースの半導体チップと
対向する面の裏面を搭載面とし、パッケージベースの半
導体チップと対向する面の裏面に形成された凹部を基準
として、半導体装置の搭載位置、搭載方向等の位置合わ
せを行えるので、外部基板等に半導体装置を搭載する際
の位置合わせ精度を向上させる、特に、素子による受光
指向性あるいは発光指向性のバラツキ発生を抑制でき、
光半導体装置としての半導体装置を高精度に搭載するこ
とが可能となる。
対向する面の裏面に、パッケージベースの位置合わせ用
の凹部が形成されていることが好ましい。このような構
成を採用した場合、パッケージベースの半導体チップと
対向する面の裏面を搭載面とし、パッケージベースの半
導体チップと対向する面の裏面に形成された凹部を基準
として、半導体装置の搭載位置、搭載方向等の位置合わ
せを行えるので、外部基板等に半導体装置を搭載する際
の位置合わせ精度を向上させる、特に、素子による受光
指向性あるいは発光指向性のバラツキ発生を抑制でき、
光半導体装置としての半導体装置を高精度に搭載するこ
とが可能となる。
【００１０】また、凹部は、半導体チップの受光部ある
いは発光部が形成された部分の外側部分に対向するパッ
ケージベース部分の裏面に形成されていることが好まし
い。このような構成を採用した場合、凹部が平面視で素
子の受光部あるいは発光部と重ならない位置に形成され
ることになるため、凹部により素子の受光あるいは発光
が妨げられることを回避し、素子の受光性能あるいは発
光性能が低下することを防止することが可能となる。
いは発光部が形成された部分の外側部分に対向するパッ
ケージベース部分の裏面に形成されていることが好まし
い。このような構成を採用した場合、凹部が平面視で素
子の受光部あるいは発光部と重ならない位置に形成され
ることになるため、凹部により素子の受光あるいは発光
が妨げられることを回避し、素子の受光性能あるいは発
光性能が低下することを防止することが可能となる。
【００１１】また、凹部は、パッケージベースを貫通し
て形成され、半導体チップとパッケージベースとの間に
所定幅の間隙を形成した状態で、半導体チップと外部接
続用電極とが電気接続されており、半導体チップとパッ
ケージベースとの間に形成された所定幅の間隙には、絶
縁性樹脂が注入されて、硬化されていることが好まし
い。このような構成を採用した場合、絶縁性樹脂を注入
する際に、半導体チップとパッケージベースとの間に形
成された間隙に存在するエアが凹部を介して排出される
ので、絶縁性樹脂を速やかに注入することができると共
に、絶縁性樹脂を注入した後のエア残りの発生を抑制す
ることができる。特に、エア残りの発生を抑制すること
により、半導体装置の温度変化により生じる応力の分布
をより均一にでき、素子あるいは半導体チップとパッケ
ージベースとの電気接続部への応力の作用が抑制され
て、これらの部分の破損を防ぎ、半導体装置の温度変化
に対する信頼性の低下を防ぐことが可能となる。
て形成され、半導体チップとパッケージベースとの間に
所定幅の間隙を形成した状態で、半導体チップと外部接
続用電極とが電気接続されており、半導体チップとパッ
ケージベースとの間に形成された所定幅の間隙には、絶
縁性樹脂が注入されて、硬化されていることが好まし
い。このような構成を採用した場合、絶縁性樹脂を注入
する際に、半導体チップとパッケージベースとの間に形
成された間隙に存在するエアが凹部を介して排出される
ので、絶縁性樹脂を速やかに注入することができると共
に、絶縁性樹脂を注入した後のエア残りの発生を抑制す
ることができる。特に、エア残りの発生を抑制すること
により、半導体装置の温度変化により生じる応力の分布
をより均一にでき、素子あるいは半導体チップとパッケ
ージベースとの電気接続部への応力の作用が抑制され
て、これらの部分の破損を防ぎ、半導体装置の温度変化
に対する信頼性の低下を防ぐことが可能となる。
【００１２】本発明に係る半導体装置の製造方法は、複
数の半導体チップに相当し、光を受光する受光部あるい
は発光する発光部が一方の面に形成されている半導体基
板を、半導体チップを個々に搭載可能な電極及び外部接
続用電極が形成され、光学的に透明な部材からなると共
に、所定位置に光を透過させる開口部を有する遮光部が
形成されているパッケージ基板に対して、素子が形成さ
れている面をパッケージ基板に対向させた状態で搭載
し、半導体基板とパッケージ基板とを相互に電気接続す
る工程と、半導体基板とパッケージ基板とを一体的に切
断して、複数個の半導体チップとパッケージベースとに
分離する工程と、を含むことを特徴としている。
数の半導体チップに相当し、光を受光する受光部あるい
は発光する発光部が一方の面に形成されている半導体基
板を、半導体チップを個々に搭載可能な電極及び外部接
続用電極が形成され、光学的に透明な部材からなると共
に、所定位置に光を透過させる開口部を有する遮光部が
形成されているパッケージ基板に対して、素子が形成さ
れている面をパッケージ基板に対向させた状態で搭載
し、半導体基板とパッケージ基板とを相互に電気接続す
る工程と、半導体基板とパッケージ基板とを一体的に切
断して、複数個の半導体チップとパッケージベースとに
分離する工程と、を含むことを特徴としている。
【００１３】このような構成を採用した場合、光を受光
する受光部あるいは発光する発光部が一方の面に形成さ
れている半導体基板を、光学的に透明な部材からなるパ
ッケージ基板に対して、素子が形成されている面をパッ
ケージ基板に対向させた状態で搭載した後に、半導体基
板とパッケージ基板とを一体的に切断して、複数個の半
導体チップとパッケージベースとに分離して個々の半導
体装置を形成しているので、半導体チップのパッケージ
ベースに対向する面を発光面あるいは受光面とする光半
導体装置として機能させることのできる半導体装置を容
易に製造することが可能である。また、遮光部には、所
定位置に光を透過させる開口部が形成されているので、
発光もしくは受光する光を部分的に遮光することが可能
となる。ここで、光学的に透明とは、所定波長の光に対
して透過性の極めて高い状態のことをいう。
する受光部あるいは発光する発光部が一方の面に形成さ
れている半導体基板を、光学的に透明な部材からなるパ
ッケージ基板に対して、素子が形成されている面をパッ
ケージ基板に対向させた状態で搭載した後に、半導体基
板とパッケージ基板とを一体的に切断して、複数個の半
導体チップとパッケージベースとに分離して個々の半導
体装置を形成しているので、半導体チップのパッケージ
ベースに対向する面を発光面あるいは受光面とする光半
導体装置として機能させることのできる半導体装置を容
易に製造することが可能である。また、遮光部には、所
定位置に光を透過させる開口部が形成されているので、
発光もしくは受光する光を部分的に遮光することが可能
となる。ここで、光学的に透明とは、所定波長の光に対
して透過性の極めて高い状態のことをいう。
【００１４】また、遮光部を、パッケージベースの半導
体チップと対向する面あるいはその裏面の少なくとも一
方に、設けることが好ましい。このような構成を採用し
た場合、発光もしくは受光する光を部分的に遮光する遮
光部を容易に形成することが可能となる。
体チップと対向する面あるいはその裏面の少なくとも一
方に、設けることが好ましい。このような構成を採用し
た場合、発光もしくは受光する光を部分的に遮光する遮
光部を容易に形成することが可能となる。
【００１５】また、遮光部を、パッケージベースの半導
体チップと対向する面及びその裏面に設け、開口部の形
状あるいは形成位置を各遮光部で異ならすことことが好
ましい。このような構成を採用した場合、各遮光部にて
開口部の形状あるいは形成位置を異ならせているため、
素子にて受光あるいは発光する光に指向性を持たせるこ
とが可能となる。素子にて受光あるいは発光する光の指
向性は、パッケージベースの厚みにより管理されること
にもなり、この指向性に関して、個々の半導体装置ごと
でバラツキが生じることを抑制することが可能となる。
体チップと対向する面及びその裏面に設け、開口部の形
状あるいは形成位置を各遮光部で異ならすことことが好
ましい。このような構成を採用した場合、各遮光部にて
開口部の形状あるいは形成位置を異ならせているため、
素子にて受光あるいは発光する光に指向性を持たせるこ
とが可能となる。素子にて受光あるいは発光する光の指
向性は、パッケージベースの厚みにより管理されること
にもなり、この指向性に関して、個々の半導体装置ごと
でバラツキが生じることを抑制することが可能となる。
【００１６】また、パッケージベースの半導体チップと
対向する面の裏面に凹部を設けることが好ましい。この
ような構成を採用した場合、パッケージベースの半導体
チップと対向する面の裏面を搭載面とし、パッケージベ
ースの半導体チップと対向する面の裏面に形成された凹
部を基準として、半導体装置の搭載位置、搭載方向等の
位置合わせを行えるので、外部基板等に半導体装置を搭
載する際の位置合わせ精度を向上させる、特に、素子に
よる受光指向性あるいは発光指向性のバラツキ発生を抑
制でき、光半導体装置としての半導体装置を高精度に搭
載することが可能となる。
対向する面の裏面に凹部を設けることが好ましい。この
ような構成を採用した場合、パッケージベースの半導体
チップと対向する面の裏面を搭載面とし、パッケージベ
ースの半導体チップと対向する面の裏面に形成された凹
部を基準として、半導体装置の搭載位置、搭載方向等の
位置合わせを行えるので、外部基板等に半導体装置を搭
載する際の位置合わせ精度を向上させる、特に、素子に
よる受光指向性あるいは発光指向性のバラツキ発生を抑
制でき、光半導体装置としての半導体装置を高精度に搭
載することが可能となる。
【００１７】また、凹部を、半導体基板とパッケージ基
板とを一体的に切断する際の切断軌跡上に形成し、半導
体基板とパッケージ基板とを一体的に切断する際に、凹
部を横断して切断することが好ましい。このような構成
を採用した場合、凹部を横断して、半導体基板とパッケ
ージ基板とを一体的に切断するので、個々の半導体装置
に分離した際に、凹部の一部がパッケージベースの端部
に切り欠かれた状態で残ることになる。このパッケージ
ベースの端部に切り欠かれた状態で残る凹部の一部を位
置決め用の位置決め部として用いることができ、パッケ
ージベースの端部に容易に位置決め用の位置決め部を設
けることが可能となる。また、凹部を平面視で素子の受
光部あるいは発光部と重ならない位置に形成することも
でき、凹部により素子の受光あるいは発光が妨げられる
ことを回避し、素子の受光性能あるいは発光性能が低下
することを防止することが可能となる。
板とを一体的に切断する際の切断軌跡上に形成し、半導
体基板とパッケージ基板とを一体的に切断する際に、凹
部を横断して切断することが好ましい。このような構成
を採用した場合、凹部を横断して、半導体基板とパッケ
ージ基板とを一体的に切断するので、個々の半導体装置
に分離した際に、凹部の一部がパッケージベースの端部
に切り欠かれた状態で残ることになる。このパッケージ
ベースの端部に切り欠かれた状態で残る凹部の一部を位
置決め用の位置決め部として用いることができ、パッケ
ージベースの端部に容易に位置決め用の位置決め部を設
けることが可能となる。また、凹部を平面視で素子の受
光部あるいは発光部と重ならない位置に形成することも
でき、凹部により素子の受光あるいは発光が妨げられる
ことを回避し、素子の受光性能あるいは発光性能が低下
することを防止することが可能となる。
【００１８】また、凹部を、パッケージ基板を貫通して
形成し、半導体基板をパッケージ基板に搭載する際に、
半導体基板とパッケージ基板との間に所定幅の間隙を形
成し、間隙に、絶縁性樹脂を注入する工程を含むことが
好ましい。このような構成を採用した場合、絶縁性樹脂
を注入する際に、半導体基板とパッケージ基板との間に
形成された間隙に存在するエアが凹部を介して排出され
るので、絶縁性樹脂を速やかに注入することができると
共に、絶縁性樹脂を注入した後のエア残りの発生を抑制
することができる。特に、エア残りの発生を抑制するこ
とにより、半導体装置の温度変化により生じる応力の分
布をより均一にでき、素子あるいは半導体基板とパッケ
ージ基板との電気接続部への応力の作用が抑制されて、
これらの部分の破損を防ぎ、半導体装置の温度変化に対
する信頼性の低下を防ぐことが可能となる。
形成し、半導体基板をパッケージ基板に搭載する際に、
半導体基板とパッケージ基板との間に所定幅の間隙を形
成し、間隙に、絶縁性樹脂を注入する工程を含むことが
好ましい。このような構成を採用した場合、絶縁性樹脂
を注入する際に、半導体基板とパッケージ基板との間に
形成された間隙に存在するエアが凹部を介して排出され
るので、絶縁性樹脂を速やかに注入することができると
共に、絶縁性樹脂を注入した後のエア残りの発生を抑制
することができる。特に、エア残りの発生を抑制するこ
とにより、半導体装置の温度変化により生じる応力の分
布をより均一にでき、素子あるいは半導体基板とパッケ
ージ基板との電気接続部への応力の作用が抑制されて、
これらの部分の破損を防ぎ、半導体装置の温度変化に対
する信頼性の低下を防ぐことが可能となる。
【００１９】また、半導体基板のパッケージ基板と対向
する面の一部にアライメントパターンを形成し、パッケ
ージ基板の半導体基板と対向する面あるいはその裏面の
一部にアライメントパターンを形成し、半導体基板をパ
ッケージ基板に搭載する際に、これらのアライメントパ
ターンを利用して両者の位置決めを行うことが好まし
い。このような構成を採用した場合、パッケージ基板が
光学的に透明であることを利用して、パッケージ基板側
に位置決め用窓等を新たに形成することなく、半導体基
板とパッケージ基板との位置決めを行うことができ、半
導体装置の製造工程の簡略化を図ることが可能となる。
する面の一部にアライメントパターンを形成し、パッケ
ージ基板の半導体基板と対向する面あるいはその裏面の
一部にアライメントパターンを形成し、半導体基板をパ
ッケージ基板に搭載する際に、これらのアライメントパ
ターンを利用して両者の位置決めを行うことが好まし
い。このような構成を採用した場合、パッケージ基板が
光学的に透明であることを利用して、パッケージ基板側
に位置決め用窓等を新たに形成することなく、半導体基
板とパッケージ基板との位置決めを行うことができ、半
導体装置の製造工程の簡略化を図ることが可能となる。
【００２０】
【発明の実施の形態】本発明の実施の形態を図面に基づ
いて説明する。なお、図面の説明において同一の要素に
は同一の符号を付しており、重複する説明は省略する。
いて説明する。なお、図面の説明において同一の要素に
は同一の符号を付しており、重複する説明は省略する。
【００２１】図１は、本発明による半導体装置の実施形
態を、製造工程順に説明する説明図であり、図２は半導
体基板の平面図、図４はパッケージ基板の平面図であ
る。図１（ａ）に示されるように、シリコン等の半導体
基板１０は、一方の面１０ａに、ボンディングパッド１
１と、パッケージ基板２０に対する半導体基板１０の位
置合わせを行うための第１アライメントパターン１２が
形成されている。ボンディングパッド１１上には、電気
接続用に、Ａｕあるいは半田等によるバンプ１３が設け
られている。
態を、製造工程順に説明する説明図であり、図２は半導
体基板の平面図、図４はパッケージ基板の平面図であ
る。図１（ａ）に示されるように、シリコン等の半導体
基板１０は、一方の面１０ａに、ボンディングパッド１
１と、パッケージ基板２０に対する半導体基板１０の位
置合わせを行うための第１アライメントパターン１２が
形成されている。ボンディングパッド１１上には、電気
接続用に、Ａｕあるいは半田等によるバンプ１３が設け
られている。
【００２２】半導体基板１０は、図２に示されるよう
に、後に切断分離される多数個の半導体チップ１を含ん
でいる。各半導体チップ１は、図３に示されるように、
所定波長（例えば、近紫外から近赤外までの波長）の光
を受光する受光部１４を有しており、受光部１４の外側
にボンディングパッド１１（本実施形態においては、４
箇所）が設けられている。第１アライメントパターン１
２は、図２に示されるように、半導体基板１０の直径方
向の外周部分の２箇所に設けられており、フォトエッチ
ング技術等を用いて「＋」字状に形成されている。この
第１アライメントパターン１２は、ボンディングパッド
１１と同じ配線を利用して形成することも可能である。
に、後に切断分離される多数個の半導体チップ１を含ん
でいる。各半導体チップ１は、図３に示されるように、
所定波長（例えば、近紫外から近赤外までの波長）の光
を受光する受光部１４を有しており、受光部１４の外側
にボンディングパッド１１（本実施形態においては、４
箇所）が設けられている。第１アライメントパターン１
２は、図２に示されるように、半導体基板１０の直径方
向の外周部分の２箇所に設けられており、フォトエッチ
ング技術等を用いて「＋」字状に形成されている。この
第１アライメントパターン１２は、ボンディングパッド
１１と同じ配線を利用して形成することも可能である。
【００２３】先ず、この半導体基板１０を、図１（ｂ）
に示されるように、半導体基板１０より大きい面積を有
した矩形のパッケージ基板２０上に搭載し、一体化す
る。パッケージ基板２０は、受光部１４が受光する光の
波長に対して光学的に透明な、透光性ガラスからなる。
パッケージ基板２０の一方の面２０ａには、第１配線電
極２１と、パッケージ基板２０に対する半導体基板１０
の位置合わせを行うための第２アライメントパターン２
２とが形成されている。パッケージ基板２０の他方の面
２０ｂには、外部基板（図示せず）と接続される第２配
線電極２３が形成されており、この第２配線電極２３に
は、外部基板（図示せず）との接続用に、Ａｕあるいは
半田等によるバンプ２４が設けられている。また、パッ
ケージ基板２０には、図１（ｂ）及び図４に示されるよ
うに、パッケージ基板２０を貫通する貫通孔２５が、フ
ォトエッチング技術を用いて形成されている。ここで、
第１配線電極２１及び第２配線電極２３は、各請求項に
おける外部接続用電極を構成している。貫通孔２５は、
各請求項における凹部を構成している。
に示されるように、半導体基板１０より大きい面積を有
した矩形のパッケージ基板２０上に搭載し、一体化す
る。パッケージ基板２０は、受光部１４が受光する光の
波長に対して光学的に透明な、透光性ガラスからなる。
パッケージ基板２０の一方の面２０ａには、第１配線電
極２１と、パッケージ基板２０に対する半導体基板１０
の位置合わせを行うための第２アライメントパターン２
２とが形成されている。パッケージ基板２０の他方の面
２０ｂには、外部基板（図示せず）と接続される第２配
線電極２３が形成されており、この第２配線電極２３に
は、外部基板（図示せず）との接続用に、Ａｕあるいは
半田等によるバンプ２４が設けられている。また、パッ
ケージ基板２０には、図１（ｂ）及び図４に示されるよ
うに、パッケージ基板２０を貫通する貫通孔２５が、フ
ォトエッチング技術を用いて形成されている。ここで、
第１配線電極２１及び第２配線電極２３は、各請求項に
おける外部接続用電極を構成している。貫通孔２５は、
各請求項における凹部を構成している。
【００２４】第１配線電極２１は、図４及び図５に示さ
れるように、受光部１４に対応する位置の外側で半導体
基板１０のバンプ１３（ボンディングパッド１１）と対
応する位置に設けられており、パッケージ基板２０を貫
通して設けられたスルーホール２６内部の配線電極（図
示せず）を介して第２配線電極２３と導通されている。
第２アライメントパターン２２は、同じく図４に示され
るように、半導体基板１０の第１アライメントパターン
１２が形成された位置に対応する位置に、２箇所設けら
れており、フォトエッチング技術等を用いて第１アライ
メントパターン１２より大きい「＋」字状に形成されて
いる。貫通孔２５は、図５に示されるように、後に半導
体基板１０とパッケージ基板２０とを一体的に切断する
際の切断軌跡Ｃ上に形成されており、受光部１４に対応
する位置Ｄの外側で、矩形に形成される各半導体チップ
１の角部に対応する位置するように設けられる。
れるように、受光部１４に対応する位置の外側で半導体
基板１０のバンプ１３（ボンディングパッド１１）と対
応する位置に設けられており、パッケージ基板２０を貫
通して設けられたスルーホール２６内部の配線電極（図
示せず）を介して第２配線電極２３と導通されている。
第２アライメントパターン２２は、同じく図４に示され
るように、半導体基板１０の第１アライメントパターン
１２が形成された位置に対応する位置に、２箇所設けら
れており、フォトエッチング技術等を用いて第１アライ
メントパターン１２より大きい「＋」字状に形成されて
いる。貫通孔２５は、図５に示されるように、後に半導
体基板１０とパッケージ基板２０とを一体的に切断する
際の切断軌跡Ｃ上に形成されており、受光部１４に対応
する位置Ｄの外側で、矩形に形成される各半導体チップ
１の角部に対応する位置するように設けられる。
【００２５】パッケージ基板２０の他方の面２０ｂに
は、図１（ｂ）に示されるように、受光部１４が受光す
る波長の光を遮光する遮光部２７が印刷技術等を用いて
形成されている。遮光部２７は、受光部１４が受光する
波長の光を透過するスリット状の開口部２８を有し、こ
の開口部２８は、図５に示されるように、平面視でパッ
ケージ基板２０の受光部１４に対応する位置Ｄ内に設け
られている。
は、図１（ｂ）に示されるように、受光部１４が受光す
る波長の光を遮光する遮光部２７が印刷技術等を用いて
形成されている。遮光部２７は、受光部１４が受光する
波長の光を透過するスリット状の開口部２８を有し、こ
の開口部２８は、図５に示されるように、平面視でパッ
ケージ基板２０の受光部１４に対応する位置Ｄ内に設け
られている。
【００２６】半導体基板１０をパッケージ基板２０に搭
載する際には、半導体基板１０の受光部１４及び第１ア
ライメントパターン１２が形成された一方の面１０ａと
パッケージ基板２０の第２アライメントパターン２２が
形成された一方の面２０ａとを対向させた状態で、パッ
ケージ基板２０に形成された第２アライメントパターン
２２と半導体基板１０に形成された第１アライメントパ
ターン１２とを合致させて、位置合わせを行う。半導体
基板１０とパッケージ基板２０との位置合わせが終わっ
た後、パッケージ基板２０の第１配線電極２１と半導体
基板１０のバンプ１３とを公知の熱圧着等の接続技術を
用いて接続（フリップチップ接続）する。半導体基板１
０とパッケージ基板２０とが電気接続された状態（図１
（ｂ）に示された状態）において、半導体基板１０とパ
ッケージ基板２０との間には所定幅（例えば、１００μ
m程度）の間隙３０が形成されており、この間隙３０の
幅はボンディングパッド１１、バンプ１３及び第１配線
電極２１の厚さにより規定、管理されることになる。
載する際には、半導体基板１０の受光部１４及び第１ア
ライメントパターン１２が形成された一方の面１０ａと
パッケージ基板２０の第２アライメントパターン２２が
形成された一方の面２０ａとを対向させた状態で、パッ
ケージ基板２０に形成された第２アライメントパターン
２２と半導体基板１０に形成された第１アライメントパ
ターン１２とを合致させて、位置合わせを行う。半導体
基板１０とパッケージ基板２０との位置合わせが終わっ
た後、パッケージ基板２０の第１配線電極２１と半導体
基板１０のバンプ１３とを公知の熱圧着等の接続技術を
用いて接続（フリップチップ接続）する。半導体基板１
０とパッケージ基板２０とが電気接続された状態（図１
（ｂ）に示された状態）において、半導体基板１０とパ
ッケージ基板２０との間には所定幅（例えば、１００μ
m程度）の間隙３０が形成されており、この間隙３０の
幅はボンディングパッド１１、バンプ１３及び第１配線
電極２１の厚さにより規定、管理されることになる。
【００２７】半導体基板１０をパッケージ基板２０に搭
載し一体化すると、図１（ｃ）に示されるように、半導
体基板１０とパッケージ基板２０との間に形成された間
隙３０に、アンダーフィル樹脂３１を充填し、硬化させ
る。アンダーフィル樹脂３１は、受光部１４が受光する
光の波長に対して光学的に透明で且つ絶縁性を有してお
り、例えば、シリコーン樹脂等にて構成される。
載し一体化すると、図１（ｃ）に示されるように、半導
体基板１０とパッケージ基板２０との間に形成された間
隙３０に、アンダーフィル樹脂３１を充填し、硬化させ
る。アンダーフィル樹脂３１は、受光部１４が受光する
光の波長に対して光学的に透明で且つ絶縁性を有してお
り、例えば、シリコーン樹脂等にて構成される。
【００２８】しかる上で、公知のダイシング技術等を用
いて、一体化された半導体基板１０及びパッケージ基板
２０を同時に切断する。一体化された半導体基板１０及
びパッケージ基板２０は、半導体基板１０の他方の面１
０ｂ（パッケージ基板２０と対向する面の裏面）を下面
とされた状態（図１（ｃ）に示される状態）で、ダイシ
ング装置（図示せず）に固定される。半導体基板１０及
びパッケージ基板２０がダイシング装置に固定される
と、パッケージ基板２０の他方の面２０ｂ（半導体基板
１０と対向する面の裏面）に形成された目印パターン
（図示せず）等を基準として、一体化された半導体基板
１０及びパッケージ基板２０が一体的に切断されて、図
１（ｄ）に示されるように、複数個の半導体装置Ａに分
離される。半導体基板１０及びパッケージ基板２０は、
２５μｍ程度の厚さを有する切刃を用いて、貫通孔２５
を横断して切断される。
いて、一体化された半導体基板１０及びパッケージ基板
２０を同時に切断する。一体化された半導体基板１０及
びパッケージ基板２０は、半導体基板１０の他方の面１
０ｂ（パッケージ基板２０と対向する面の裏面）を下面
とされた状態（図１（ｃ）に示される状態）で、ダイシ
ング装置（図示せず）に固定される。半導体基板１０及
びパッケージ基板２０がダイシング装置に固定される
と、パッケージ基板２０の他方の面２０ｂ（半導体基板
１０と対向する面の裏面）に形成された目印パターン
（図示せず）等を基準として、一体化された半導体基板
１０及びパッケージ基板２０が一体的に切断されて、図
１（ｄ）に示されるように、複数個の半導体装置Ａに分
離される。半導体基板１０及びパッケージ基板２０は、
２５μｍ程度の厚さを有する切刃を用いて、貫通孔２５
を横断して切断される。
【００２９】上述したようにして製造された半導体装置
Ａは、図１（ｄ）及び図６に示されるように、パッケー
ジ基板２０から分割された平面視矩形の四角が欠けた形
状のパッケージベース２と、半導体基板１０から分割さ
れた平面視矩形の半導体チップ１とを有することにな
る。半導体チップ１の一方の面を１ａ、他方の面を１
ｂ、パッケージベース２の一方の面を２ａ、他方の面を
２ｂとする。半導体チップ１の一方の面１ａ（パッケー
ジベース２と対向する面）には、受光部１４が設けられ
ており、パッケージベース２の他方の面２ｂ（半導体チ
ップ１と対向する面の裏面）には、開口部２８を有した
遮光部２７が設けられている。
Ａは、図１（ｄ）及び図６に示されるように、パッケー
ジ基板２０から分割された平面視矩形の四角が欠けた形
状のパッケージベース２と、半導体基板１０から分割さ
れた平面視矩形の半導体チップ１とを有することにな
る。半導体チップ１の一方の面を１ａ、他方の面を１
ｂ、パッケージベース２の一方の面を２ａ、他方の面を
２ｂとする。半導体チップ１の一方の面１ａ（パッケー
ジベース２と対向する面）には、受光部１４が設けられ
ており、パッケージベース２の他方の面２ｂ（半導体チ
ップ１と対向する面の裏面）には、開口部２８を有した
遮光部２７が設けられている。
【００３０】受光部１４が遮光部２７の開口部２８を透
過した所定波長の光を受光することにより生成される信
号は、受光部１４からボンディングパッド１１、バンプ
１３、第１配線電極２１、スルーホール２６内部の配線
電極（図示せず）、第２配線電極２３及びバンプ２４を
介して、外部基板の電極（図示せず）に送られる。パッ
ケージベース２の角部（４箇所）には、貫通孔２５を横
断して半導体基板１０とパッケージ基板２０とを一体的
に切断したので、個々の半導体装置Ａに分離した際に、
貫通孔２５の一部がパッケージベース２の角部を切り欠
いた状態の凹部３として残り、この凹部３が位置決め用
の位置決め部として用いられる。この半導体装置Ａを外
部基板（図示せず）に搭載する際には、対角２箇所の凹
部３に対して外部基板側に設けられるガイドピン（図示
せず）を立てて位置合わせを行う。
過した所定波長の光を受光することにより生成される信
号は、受光部１４からボンディングパッド１１、バンプ
１３、第１配線電極２１、スルーホール２６内部の配線
電極（図示せず）、第２配線電極２３及びバンプ２４を
介して、外部基板の電極（図示せず）に送られる。パッ
ケージベース２の角部（４箇所）には、貫通孔２５を横
断して半導体基板１０とパッケージ基板２０とを一体的
に切断したので、個々の半導体装置Ａに分離した際に、
貫通孔２５の一部がパッケージベース２の角部を切り欠
いた状態の凹部３として残り、この凹部３が位置決め用
の位置決め部として用いられる。この半導体装置Ａを外
部基板（図示せず）に搭載する際には、対角２箇所の凹
部３に対して外部基板側に設けられるガイドピン（図示
せず）を立てて位置合わせを行う。
【００３１】上述した第１実施形態によれば、透光性ガ
ラスからなるパッケージ基板２０の他方の面２０ｂ（半
導体基板１０に対向する面の裏面）に、開口部２８を有
した遮光部２７を、各受光素子（半導体チップ１）毎に
形成し、半導体基板１０の一方の面１０ａをパッケージ
基板２０の一方の面２０ａと対向させた状態で、半導体
基板１０をパッケージ基板２０に搭載した後に、半導体
基板１０とパッケージ基板２０とを一体的に切断して、
複数個の半導体チップ１とパッケージベース２とに分離
して個々の半導体装置Ａを形成しているので、半導体チ
ップ１の一方の面１ａ側を受光面とし、受光部１４にて
受光する光を部分的に遮光し得る光半導体装置として機
能させることのできる半導体装置Ａを容易に製造するこ
とが可能となる。遮光部２７（開口部２８）は、パッケ
ージ基板２０と一体形成されているため、パッケージ基
板２０が半導体基板１０に対して位置合わせがなされる
と、（開口部２８）と受光部１４との位置合わせもなさ
れることになるため、（開口部２８）と受光部１４との
位置合わせも高精度に行われる。
ラスからなるパッケージ基板２０の他方の面２０ｂ（半
導体基板１０に対向する面の裏面）に、開口部２８を有
した遮光部２７を、各受光素子（半導体チップ１）毎に
形成し、半導体基板１０の一方の面１０ａをパッケージ
基板２０の一方の面２０ａと対向させた状態で、半導体
基板１０をパッケージ基板２０に搭載した後に、半導体
基板１０とパッケージ基板２０とを一体的に切断して、
複数個の半導体チップ１とパッケージベース２とに分離
して個々の半導体装置Ａを形成しているので、半導体チ
ップ１の一方の面１ａ側を受光面とし、受光部１４にて
受光する光を部分的に遮光し得る光半導体装置として機
能させることのできる半導体装置Ａを容易に製造するこ
とが可能となる。遮光部２７（開口部２８）は、パッケ
ージ基板２０と一体形成されているため、パッケージ基
板２０が半導体基板１０に対して位置合わせがなされる
と、（開口部２８）と受光部１４との位置合わせもなさ
れることになるため、（開口部２８）と受光部１４との
位置合わせも高精度に行われる。
【００３２】また、後に半導体基板１０とパッケージ基
板２０とを一体的に切断する際の切断軌跡Ｃ上となる、
各受光部１４に対応する位置Ｄの外側で且つ矩形に形成
される各半導体チップ１の角部に対応する位置するよう
に貫通孔２５をパッケージ基板２０に形成し、半導体基
板１０とパッケージ基板２０とを一体的に且つ貫通孔２
５を横断して切断して、複数個の半導体チップ１とパッ
ケージベース２とに分離して個々の半導体装置Ａを形成
しているので、個々の半導体装置Ａに分離した際に、貫
通孔２５の一部がパッケージベース２の端部に切り欠い
た状態の凹部３として残ることになり、パッケージベー
ス２の角部に容易に位置決め用の位置決め部を設けるこ
とでき、パッケージベース２に位置合わせ用の凹部３が
形成された半導体装置Ａを容易に製造することも可能と
なる。
板２０とを一体的に切断する際の切断軌跡Ｃ上となる、
各受光部１４に対応する位置Ｄの外側で且つ矩形に形成
される各半導体チップ１の角部に対応する位置するよう
に貫通孔２５をパッケージ基板２０に形成し、半導体基
板１０とパッケージ基板２０とを一体的に且つ貫通孔２
５を横断して切断して、複数個の半導体チップ１とパッ
ケージベース２とに分離して個々の半導体装置Ａを形成
しているので、個々の半導体装置Ａに分離した際に、貫
通孔２５の一部がパッケージベース２の端部に切り欠い
た状態の凹部３として残ることになり、パッケージベー
ス２の角部に容易に位置決め用の位置決め部を設けるこ
とでき、パッケージベース２に位置合わせ用の凹部３が
形成された半導体装置Ａを容易に製造することも可能と
なる。
【００３３】また、パッケージ基板２０に貫通孔２５を
形成し、半導体基板１０とパッケージ基板２０との間に
所定幅の間隙３０を形成して半導体基板１０をパッケー
ジ基板２０に搭載し、この間隙３０に、アンダーフィル
樹脂３１を充填するので、アンダーフィル樹脂３１によ
りパッケージ基板２０に形成された第１配線電極２１と
半導体基板１０に形成されたバンプ１３との接続部位、
及び、バンプ１３とボンディングパッド１１との接続部
位を確実に保護することができると共に、半導体基板１
０とパッケージ基板２０とがアンダーフィル樹脂３１に
より接続され、機械的強度を増大させることができる。
アンダーフィル樹脂３１を充填する際に、半導体基板１
０とパッケージ基板２０との間に形成された間隙３０に
存在するエアが貫通孔２５を介して排出されるので、ア
ンダーフィル樹脂３１を速やかに充填することができる
と共に、アンダーフィル樹脂３１を充填した後のエア残
りの発生を抑制することができる。特に、エア残りの発
生を抑制することにより、半導体装置Ａの温度変化によ
り生じるアンダーフィル樹脂３１内での応力分布をより
均一化でき、受光素子（半導体チップ１）自体、あるい
は、上述された接続部位への応力の作用が抑制されて、
これらの部分の破損を防ぎ、半導体装置Ａの温度変化に
対する信頼性の低下を防ぐことが可能となる。
形成し、半導体基板１０とパッケージ基板２０との間に
所定幅の間隙３０を形成して半導体基板１０をパッケー
ジ基板２０に搭載し、この間隙３０に、アンダーフィル
樹脂３１を充填するので、アンダーフィル樹脂３１によ
りパッケージ基板２０に形成された第１配線電極２１と
半導体基板１０に形成されたバンプ１３との接続部位、
及び、バンプ１３とボンディングパッド１１との接続部
位を確実に保護することができると共に、半導体基板１
０とパッケージ基板２０とがアンダーフィル樹脂３１に
より接続され、機械的強度を増大させることができる。
アンダーフィル樹脂３１を充填する際に、半導体基板１
０とパッケージ基板２０との間に形成された間隙３０に
存在するエアが貫通孔２５を介して排出されるので、ア
ンダーフィル樹脂３１を速やかに充填することができる
と共に、アンダーフィル樹脂３１を充填した後のエア残
りの発生を抑制することができる。特に、エア残りの発
生を抑制することにより、半導体装置Ａの温度変化によ
り生じるアンダーフィル樹脂３１内での応力分布をより
均一化でき、受光素子（半導体チップ１）自体、あるい
は、上述された接続部位への応力の作用が抑制されて、
これらの部分の破損を防ぎ、半導体装置Ａの温度変化に
対する信頼性の低下を防ぐことが可能となる。
【００３４】また、パッケージ基板２０は、所定波長の
光に対して光学的に透明な透光性ガラスからなり、半導
体基板１０の一方の面１０ａ（パッケージ基板２０と対
向する面）の直径方向の外周部分に第１アライメントパ
ターン１２を形成し、パッケージ基板２０の一方の面２
０ａ（半導体基板１０と対向する面）の第１アライメン
トパターン１２と対応する位置に第２アライメントパタ
ーン２２を形成し、半導体基板１０をパッケージ基板２
０に搭載する際に、第１アライメントパターン１２及び
第２アライメントパターン２２を利用して両者の位置決
めを行うので、パッケージ基板２０が所定波長の光に対
して光学的に透明であることを利用して、パッケージ基
板２０側に位置決め用窓等を新たに形成することなく、
半導体基板１０とパッケージ基板２０との位置決めを行
うことができ、半導体装置Ａの製造工程の簡略化を図る
ことが可能となる。
光に対して光学的に透明な透光性ガラスからなり、半導
体基板１０の一方の面１０ａ（パッケージ基板２０と対
向する面）の直径方向の外周部分に第１アライメントパ
ターン１２を形成し、パッケージ基板２０の一方の面２
０ａ（半導体基板１０と対向する面）の第１アライメン
トパターン１２と対応する位置に第２アライメントパタ
ーン２２を形成し、半導体基板１０をパッケージ基板２
０に搭載する際に、第１アライメントパターン１２及び
第２アライメントパターン２２を利用して両者の位置決
めを行うので、パッケージ基板２０が所定波長の光に対
して光学的に透明であることを利用して、パッケージ基
板２０側に位置決め用窓等を新たに形成することなく、
半導体基板１０とパッケージ基板２０との位置決めを行
うことができ、半導体装置Ａの製造工程の簡略化を図る
ことが可能となる。
【００３５】一方、半導体装置Ａについては、半導体装
置Ａ自体を、半導体チップ１の一方の面１ａ側を受光面
とし、開口部２８を有した遮光部２７により受光部１４
にて受光する光を部分的に遮光し得る光半導体装置とし
て機能させることが可能である。
置Ａ自体を、半導体チップ１の一方の面１ａ側を受光面
とし、開口部２８を有した遮光部２７により受光部１４
にて受光する光を部分的に遮光し得る光半導体装置とし
て機能させることが可能である。
【００３６】また、個々の半導体装置Ａに分離した際
に、貫通孔２５の一部がパッケージベース２の角部を切
り欠いた状態の凹部３として残り、この凹部３を基準と
して、半導体装置Ａの搭載位置、搭載方向等の位置合わ
せを行え、外部基板（図示せず）への半導体装置Ａを搭
載する際の位置合わせ精度を向上させることが可能とな
る。また、貫通孔２５はフォトエッチング技術を用いて
形成されるので、より高精度に位置合わせを行うことが
できる。本実施形態においては、特に、半導体チップ１
を受光素子としていることから、受光部１４が適切に光
を受光するように、半導体チップ１（半導体装置Ａ）の
搭載位置、搭載方向等の位置合わせに対して、高精度さ
が求められるが、パッケージベース２（半導体装置Ａ）
に位置決め用の凹部３が形成されるため、高精度に半導
体チップ１（半導体装置Ａ）を搭載することが可能とな
る。
に、貫通孔２５の一部がパッケージベース２の角部を切
り欠いた状態の凹部３として残り、この凹部３を基準と
して、半導体装置Ａの搭載位置、搭載方向等の位置合わ
せを行え、外部基板（図示せず）への半導体装置Ａを搭
載する際の位置合わせ精度を向上させることが可能とな
る。また、貫通孔２５はフォトエッチング技術を用いて
形成されるので、より高精度に位置合わせを行うことが
できる。本実施形態においては、特に、半導体チップ１
を受光素子としていることから、受光部１４が適切に光
を受光するように、半導体チップ１（半導体装置Ａ）の
搭載位置、搭載方向等の位置合わせに対して、高精度さ
が求められるが、パッケージベース２（半導体装置Ａ）
に位置決め用の凹部３が形成されるため、高精度に半導
体チップ１（半導体装置Ａ）を搭載することが可能とな
る。
【００３７】また、凹部３が、平面視矩形の四角が欠け
た形状ののパッケージベース２の各角部に設けられるこ
とから、受光素子（半導体チップ１）に対して複数箇所
設けられることになるので、半導体装置Ａの搭載位置の
位置合わせを更に確実に行え、外部基板（図示せず）へ
の半導体装置Ａを搭載する際の位置合わせ精度を更に向
上させることが可能となる。
た形状ののパッケージベース２の各角部に設けられるこ
とから、受光素子（半導体チップ１）に対して複数箇所
設けられることになるので、半導体装置Ａの搭載位置の
位置合わせを更に確実に行え、外部基板（図示せず）へ
の半導体装置Ａを搭載する際の位置合わせ精度を更に向
上させることが可能となる。
【００３８】また、貫通孔２５は、各受光部１４に対応
する位置Ｄの外側で且つ矩形に形成される各半導体チッ
プ１の角部に対応する位置するようにパッケージ基板２
０に形成されるので、個々の半導体装置Ａに分離した際
に、貫通孔２５の一部で構成される凹部３が、平面視
で、素子の受光部１４と重ならない位置に形成されるこ
とになり、受光部１４での光の受光が凹部３で妨げられ
ることが回避され、受光部１４（受光素子）の受光性能
の低下を防止することが可能となる。
する位置Ｄの外側で且つ矩形に形成される各半導体チッ
プ１の角部に対応する位置するようにパッケージ基板２
０に形成されるので、個々の半導体装置Ａに分離した際
に、貫通孔２５の一部で構成される凹部３が、平面視
で、素子の受光部１４と重ならない位置に形成されるこ
とになり、受光部１４での光の受光が凹部３で妨げられ
ることが回避され、受光部１４（受光素子）の受光性能
の低下を防止することが可能となる。
【００３９】パッケージベース２（パッケージ基板２
０）に形成される遮光部２７の変形例として、図７に示
されるように、遮光部２７に対して複数の開口部２８を
設けるようにしてもよい。また、図８に示されるよう
に、パッケージベース２の一方の面２ａ（半導体チップ
１に対向する面）に、開口部２８を有する遮光部２７を
形成するようにしてもよい。
０）に形成される遮光部２７の変形例として、図７に示
されるように、遮光部２７に対して複数の開口部２８を
設けるようにしてもよい。また、図８に示されるよう
に、パッケージベース２の一方の面２ａ（半導体チップ
１に対向する面）に、開口部２８を有する遮光部２７を
形成するようにしてもよい。
【００４０】更に、図９及び図１０に示されるように、
パッケージベース２の一方の面２ａ（半導体チップ１に
対向する面）及び他方の面２ｂ（半導体チップ１に対向
する面の裏面）に開口部２８を有する遮光部２７を形成
するようにしてもよい。パッケージベース２の一方の面
２ａ（半導体チップ１に対向する面）及び他方の面２ｂ
（半導体チップ１に対向する面の裏面）に遮光部２７を
形成することにより、受光素子にて受光する光に指向性
を持たせることができる。また、受光素子にて受光する
光の指向性は、パッケージベース（パッケージ基板）の
厚みにより管理されることになるので、個々の半導体装
置Ａ毎で上述した指向性のバラツキが生じることを抑制
することも可能である。
パッケージベース２の一方の面２ａ（半導体チップ１に
対向する面）及び他方の面２ｂ（半導体チップ１に対向
する面の裏面）に開口部２８を有する遮光部２７を形成
するようにしてもよい。パッケージベース２の一方の面
２ａ（半導体チップ１に対向する面）及び他方の面２ｂ
（半導体チップ１に対向する面の裏面）に遮光部２７を
形成することにより、受光素子にて受光する光に指向性
を持たせることができる。また、受光素子にて受光する
光の指向性は、パッケージベース（パッケージ基板）の
厚みにより管理されることになるので、個々の半導体装
置Ａ毎で上述した指向性のバラツキが生じることを抑制
することも可能である。
【００４１】なお、半導体基板１０（半導体チップ１）
に形成される受光部１４は、上述した波長範囲を受光す
るものに限られるものではなく、狭帯域の波長を選択的
に受光するものでもよく、半導体基板１０（半導体チッ
プ１）には、受光部１４に限らず、所定波長の光を発光
する発光部が形成されてもよい。また、第２アライメン
トパターン２２をパッケージ基板２０の一方の面２０ａ
（半導体基板１０と対向する面）に形成しているが、パ
ッケージ基板２０は透光性ガラスからなるため、パッケ
ージ基板２０の他方の面２０ｂ（半導体基板１０と対向
する面の裏面）に形成してもよい。
に形成される受光部１４は、上述した波長範囲を受光す
るものに限られるものではなく、狭帯域の波長を選択的
に受光するものでもよく、半導体基板１０（半導体チッ
プ１）には、受光部１４に限らず、所定波長の光を発光
する発光部が形成されてもよい。また、第２アライメン
トパターン２２をパッケージ基板２０の一方の面２０ａ
（半導体基板１０と対向する面）に形成しているが、パ
ッケージ基板２０は透光性ガラスからなるため、パッケ
ージ基板２０の他方の面２０ｂ（半導体基板１０と対向
する面の裏面）に形成してもよい。
【００４２】また、パッケージ基板２０に形成される貫
通孔２５は、上述した位置に限られることなく、貫通孔
２５を、半導体基板１０とパッケージ基板２０とを一体
的に切断する際の切断軌跡Ｃ上に形成し、受光部１４に
対応する位置Ｄの外側で、矩形に形成される各半導体チ
ップ１の辺部に対応する位置、あるいは、パッケージ基
板２０の半導体チップ１に対応する平面内の位置に設け
てもよい。また、貫通孔２５（凹部３）の数も、上述し
た数に限られるものではない。
通孔２５は、上述した位置に限られることなく、貫通孔
２５を、半導体基板１０とパッケージ基板２０とを一体
的に切断する際の切断軌跡Ｃ上に形成し、受光部１４に
対応する位置Ｄの外側で、矩形に形成される各半導体チ
ップ１の辺部に対応する位置、あるいは、パッケージ基
板２０の半導体チップ１に対応する平面内の位置に設け
てもよい。また、貫通孔２５（凹部３）の数も、上述し
た数に限られるものではない。
【００４３】また、パッケージ基板２０に貫通孔２５を
設け、切断分離後の半導体装置Ａの位置決め用の凹部３
を形成していたが、パッケージ基板２０の他方の面２０
ｂ側からパッケージ基板２０の略半分の厚さまで切削し
て凹部を形成し、切断分離後の半導体装置の位置決め用
の凹部としてもよい。
設け、切断分離後の半導体装置Ａの位置決め用の凹部３
を形成していたが、パッケージ基板２０の他方の面２０
ｂ側からパッケージ基板２０の略半分の厚さまで切削し
て凹部を形成し、切断分離後の半導体装置の位置決め用
の凹部としてもよい。
【００４４】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、パッケージベースに半導体チップが搭載され、
このパッケージベースに設けられた外部接続用電極と前
記半導体チップとが電気接続される構成の半導体装置で
あって、半導体チップのパッケージベースに対向する面
を発光面あるいは受光面とする光半導体装置として機能
させると共に、発光もしくは受光する光を部分的に遮光
することが可能な半導体装置及びその製造方法を提供す
ることができる。
よれば、パッケージベースに半導体チップが搭載され、
このパッケージベースに設けられた外部接続用電極と前
記半導体チップとが電気接続される構成の半導体装置で
あって、半導体チップのパッケージベースに対向する面
を発光面あるいは受光面とする光半導体装置として機能
させると共に、発光もしくは受光する光を部分的に遮光
することが可能な半導体装置及びその製造方法を提供す
ることができる。
【図１】本発明による半導体装置の実施形態を、製造工
程順に説明する説明図である。
程順に説明する説明図である。
【図２】本発明による半導体装置の実施形態に含まれ
る、半導体基板の平面図である。
る、半導体基板の平面図である。
【図３】本発明による半導体装置の実施形態に含まれ
る、半導体基板の要部拡大平面図である。
る、半導体基板の要部拡大平面図である。
【図４】本発明による半導体装置の実施形態に含まれ
る、パッケージ基板の平面図である。
る、パッケージ基板の平面図である。
【図５】本発明による半導体装置の実施形態に含まれ
る、パッケージ基板の要部拡大平面図である。
る、パッケージ基板の要部拡大平面図である。
【図６】本発明による半導体装置の実施形態を示す斜視
図である。
図である。
【図７】本発明による半導体装置の実施形態の変形例を
示す断面図である。
示す断面図である。
【図８】本発明による半導体装置の実施形態の変形例を
示す断面図である。
示す断面図である。
【図９】本発明による半導体装置の実施形態の変形例を
示す断面図である。
示す断面図である。
【図１０】本発明による半導体装置の実施形態の変形例
を示す平面図である。
を示す平面図である。
１…半導体チップ、２…パッケージベース、３…凹部、
１０…半導体基板、１１…ボンディングパッド、１２…
第１アライメントパターン、１４…受光部、２０…パッ
ケージ基板、２１…第１配線電極、２２…第２アライメ
ントパターン、２３…第２配線電極、２５…貫通孔、２
７…遮光部、２８…開口部、３０…間隙、３１…アンダ
ーフィル樹脂、Ａ…半導体装置、Ｃ…切断軌跡、Ｄ…パ
ッケージ基板（パッケージベース）の受光素子に対応す
る位置。
１０…半導体基板、１１…ボンディングパッド、１２…
第１アライメントパターン、１４…受光部、２０…パッ
ケージ基板、２１…第１配線電極、２２…第２アライメ
ントパターン、２３…第２配線電極、２５…貫通孔、２
７…遮光部、２８…開口部、３０…間隙、３１…アンダ
ーフィル樹脂、Ａ…半導体装置、Ｃ…切断軌跡、Ｄ…パ
ッケージ基板（パッケージベース）の受光素子に対応す
る位置。
フロントページの続き Ｆターム(参考） 4M109 AA01 BA03 CA05 DB16 EA10 EE12 EE13 GA01 5F041 AA37 CA91 DA04 DA09 DA20 DA43 5F044 KK06 KK21 KK27 LL02 RR19 5F088 BA16 BA18 CB20 FA09 HA10 HA20 JA03 JA18
Claims (13)
- 【請求項１】 パッケージベースに半導体チップが搭載
され、前記パッケージベースに設けられた外部接続用電
極と前記半導体チップとが電気接続されてなる半導体装
置であって、 前記半導体チップの前記パッケージベースに対向する面
には、光を受光する受光部あるいは発光する発光部が設
けられ、 前記パッケージベースは、光学的に透明な部材からなる
と共に、遮光する遮光部が設けられており、 前記遮光部には、所定位置に光を透過させる開口部が形
成されていることを特徴とする半導体装置。 - 【請求項２】 前記遮光部は、前記パッケージベースの
前記半導体チップと対向する面あるいはその裏面の少な
くとも一方に、設けられていることを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】 前記遮光部は、前記パッケージベースの
前記半導体チップと対向する面及びその裏面に設けられ
ており、 前記開口部の形状あるいは形成位置が前記各遮光部で異
なることを特徴とする請求項２に記載の半導体装置。 - 【請求項４】 前記パッケージベースの前記半導体チッ
プと対向する面の裏面に、前記パッケージベースの位置
合わせ用の凹部が形成されていることを特徴とする請求
項１〜３のいずれか一項に記載の半導体装置。 - 【請求項５】 前記凹部は、前記半導体チップの受光部
あるいは発光部が形成された部分の外側部分に対向する
前記パッケージベース部分の裏面に形成されていること
を特徴とする請求項４に記載の半導体装置。 - 【請求項６】 前記凹部は、前記パッケージベースを貫
通して形成され、 前記半導体チップと前記パッケージベースとの間に所定
幅の間隙を形成した状態で、前記半導体チップと前記外
部接続用電極とが電気接続されており、 前記半導体チップと前記パッケージベースとの間に形成
された所定幅の間隙には、絶縁性樹脂が注入されて、硬
化されていることを特徴とする請求項４又は５に記載の
半導体装置。 - 【請求項７】 複数の半導体チップに相当し、光を受光
する受光部あるいは発光する発光部が一方の面に形成さ
れている半導体基板を、前記半導体チップを個々に搭載
可能な電極及び外部接続用電極が形成され、光学的に透
明な部材からなると共に、所定位置に光を透過させる開
口部を有する遮光部が形成されているパッケージ基板に
対して、前記素子が形成されている面を前記パッケージ
基板に対向させた状態で搭載し、前記半導体基板と前記
パッケージ基板とを相互に電気接続する工程と、 前記半導体基板と前記パッケージ基板とを一体的に切断
して、複数個の半導体チップとパッケージベースとに分
離する工程と、を含むことを特徴とする半導体装置の製
造方法。 - 【請求項８】 前記遮光部を、前記パッケージベースの
前記半導体チップと対向する面あるいはその裏面の少な
くとも一方に、設けることを特徴とする請求項７に記載
の半導体装置の製造方法。 - 【請求項９】 前記遮光部を、前記パッケージベースの
前記半導体チップと対向する面及びその裏面に設け、 前記開口部の形状あるいは形成位置を前記各遮光部で異
ならすことを特徴とする請求項８に記載の半導体装置の
製造方法。 - 【請求項１０】 前記パッケージベースの前記半導体チ
ップと対向する面の裏面に凹部を設けることを特徴とす
る請求項７〜９に記載の半導体装置の製造方法。 - 【請求項１１】 前記凹部を、前記半導体基板と前記パ
ッケージ基板とを一体的に切断する際の切断軌跡上に形
成し、 前記半導体基板と前記パッケージ基板とを一体的に切断
する際に、前記凹部を横断して切断することを特徴とす
る請求項１０に記載の半導体装置の製造方法。 - 【請求項１２】 前記凹部を、前記パッケージ基板を貫
通して形成し、 前記半導体基板を前記パッケージ基板に搭載する際に、
前記半導体基板と前記パッケージ基板との間に所定幅の
間隙を形成し、 前記間隙に、絶縁性樹脂を注入する工程を含むことを特
徴とする請求項１０又は１１に記載の半導体装置の製造
方法。 - 【請求項１３】 前記半導体基板の前記パッケージ基板
と対向する面の一部にアライメントパターンを形成し、 前記パッケージ基板の前記半導体基板と対向する面ある
いはその裏面の一部にアライメントパターンを形成し、 前記半導体基板を前記パッケージ基板に搭載する際に、
これらのアライメントパターンを利用して両者の位置決
めを行うことを特徴とする請求項７〜１２に記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20354699A JP4298857B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20354699A JP4298857B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001036099A true JP2001036099A (ja) | 2001-02-09 |
| JP2001036099A5 JP2001036099A5 (ja) | 2006-08-31 |
| JP4298857B2 JP4298857B2 (ja) | 2009-07-22 |
Family
ID=16475940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20354699A Expired - Fee Related JP4298857B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4298857B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1981084A3 (en) * | 2003-12-18 | 2009-02-18 | Panasonic Corporation | Solid-state imaging device, its production method, camera with the solid-state imaging device and light-receiving chip |
-
1999
- 1999-07-16 JP JP20354699A patent/JP4298857B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1981084A3 (en) * | 2003-12-18 | 2009-02-18 | Panasonic Corporation | Solid-state imaging device, its production method, camera with the solid-state imaging device and light-receiving chip |
| US7859586B2 (en) | 2003-12-18 | 2010-12-28 | Panasonic Corporation | Solid-state imaging device, its production method, camera with the solid-state imaging device, and light receiving chip |
| US8319871B2 (en) | 2003-12-18 | 2012-11-27 | Panasonic Corporation | Solid-state imaging device, its production method, camera with the solid-state imaging device, and light receiving chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4298857B2 (ja) | 2009-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI657597B (zh) | 側照式發光二極體結構及其製造方法 | |
| JP4234269B2 (ja) | 半導体装置及びその製造方法 | |
| KR100708511B1 (ko) | 반도체 발광장치 및 면 발광장치 | |
| KR20120091839A (ko) | 플립칩 발광소자 패키지 및 그 제조 방법 | |
| JP2002118192A (ja) | 半導体装置およびその製造方法 | |
| JP2016181689A (ja) | 発光ダイオード及びその製造方法 | |
| US6959125B2 (en) | Printed board unit for optical transmission and mounting method | |
| CN110178231B (zh) | 发光元件及包括该发光元件的发光模块 | |
| US7820462B2 (en) | Encapsulated optical package | |
| JPH10229097A (ja) | チップ型半導体の製造方法 | |
| US20080111229A1 (en) | Semiconductor package and method for manufacturing the same | |
| JP2001036099A (ja) | 半導体装置及びその製造方法 | |
| JP4443397B2 (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 | |
| JP2001036098A (ja) | 半導体装置及びその製造方法 | |
| US20190189675A1 (en) | Chip packaging method and chip package | |
| JP2001035865A (ja) | 半導体装置の製造方法 | |
| JP4234270B2 (ja) | 半導体装置の製造方法 | |
| CN112913092B (zh) | 光半导体装置、光模块以及光半导体装置的制造方法 | |
| JP2006310563A (ja) | 光通信モジュール | |
| CN114783959A (zh) | 一种封装结构及封装方法 | |
| JP4119053B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001150718A (ja) | 発光素子アレイ | |
| EP4213188A1 (en) | Semiconductor chip, production method | |
| US9069145B2 (en) | Optical communication module and method for making the same | |
| US20230253251A1 (en) | Singulating semiconductor wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090416 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |