JP2001028541A - 位相検出器のオフセット電流を補償するための装置 - Google Patents

位相検出器のオフセット電流を補償するための装置

Info

Publication number
JP2001028541A
JP2001028541A JP2000174774A JP2000174774A JP2001028541A JP 2001028541 A JP2001028541 A JP 2001028541A JP 2000174774 A JP2000174774 A JP 2000174774A JP 2000174774 A JP2000174774 A JP 2000174774A JP 2001028541 A JP2001028541 A JP 2001028541A
Authority
JP
Japan
Prior art keywords
phase
current
locked loop
offset
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000174774A
Other languages
English (en)
Inventor
Hans-Juergen Kuehn
ハンス‐ユルゲン、キューン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2001028541A publication Critical patent/JP2001028541A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 （修正有） 【課題】フェーズロックループ２内に設けられた位相検
出器４のオフセット電流を補償するための装置の提供。 【解決手段】フェーズロックループ２に捕捉回路７が設
けられ、捕捉回路７は、フェーズロックループ２のスイ
ッチオンフェーズにおいて、捕捉パルスを、フェーズロ
ックループ２内に配置されたループフィルタ５に、入力
信号をフェーズロックループ２に加える前に、フェーズ
ロックループ内の可変発振器６の動作周波数を所定の周
波数ウィンドウ内に導くために供給するようになってい
る装置において、上記装置１は、捕捉パルスが発生する
スイッチオンフェーズの少なくとも一つの時間期間にお
いてオフセット補正電流を決定し、このオフセット補正
電流は、前記位相検出器４のオフセット電流を補償する
役割を担う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フェーズロックル
ープ内に設けられた位相検出器のオフセット電流を補償
するための装置に関する。フェーズロックループに対し
て、捕捉回路が割当てられ、捕捉回路は、フェーズロッ
クループ２のスイッチオンフェーズにおいて、捕捉パル
スを、フェーズロックループ内に配置されたループフィ
ルタに、入力信号をフェーズロックループに加える前
に、フェーズロックループ内の可変発振器の動作周波数
が所定の周波数ウィンドウ内に入るように導くために供
給する。
【０００２】
【従来の技術】捕捉回路を割当てられたフェーズロック
ループがPCT特許出願98-5355482(PHN16366)において開
示されている。捕捉回路が、フェーズロックループの可
変発振器の動作周波数を、電流源がスイッチオンされた
後及び／又はフェーズロックループのリセットの後に、
所定の周波数ウィンドウ内に入るように導くために用い
られ、こうして、フェーズロックループは、入力信号が
フェーズロックループに加えられたとき、入力信号の周
波数に固定される。これは、特に、フェーズロックルー
プの設計が狭帯域幅である場合は、これなしではフェー
ズロックループが入力信号の周波数に固定できないため
に必要である。この捕捉回路は、こうして、ある種のロ
ックイン手段を供給するが、これは、ループフィルタに
供給される捕捉パルスによって実現され、これら捕捉パ
ルスによって可変発振器の周波数が、その周波数が所定
の周波数ウィンドウ内に入るまで、制御される。
【０００３】
【発明が解決しようとする課題】この構成は、フェーズ
ロックループを入力信号に固定する動作を簡素化できる
点ではロックイン手段として適当であるが、ただし、位
相検出器のオフセット電流を補償する能力は持たない。
フェーズロックループの位相検出器がオフセット電流の
問題を抱える場合でも、捕捉回路によりフェーズロック
ループを入力信号の周波数に固定（調整）することはで
きるが、ただし、フェーズロックループが位相検出器の
オフセット電流を絶えず補償することを要求されるため
に、正しく動作しない。つまり、位相検出器のオフセッ
ト電流を疑似的に補償することを要求されるために、位
相検出器の２つの入力信号は互いに所望の位相位置を取
らず、位相位置が互いにずれる。
【０００４】
【課題を解決するための手段】本発明の一つの目的は、
捕捉回路を設けられたフェーズロックループ内の位相検
出器のオフセット電流を補償するための装置を提供する
ことにある。本発明によれば、フェーズロックループ内
に設けられた位相検出器のオフセット電流を補償するた
めの装置１によってこの目的が解決される。特徴とし
て、この装置は、捕捉パルスが発生するスイッチオンフ
ェーズの少なくとも一つの時間期間においてオフセット
補正電流を決定する。オフセット補正電流は、位相検出
器のオフセット電流を補償する役割を担い、オフセット
補正電流の値と符号は、捕捉パルスの速度（レート）と
符号に依存して、前記スイッチオンフェーズの終端まで
に捕捉パルスが全く、あるいは極めて稀にしか発生しな
くなるように選択される。この装置は、こうして決定さ
れたオフセット補正電流を前記位相比較器（検出器）の
出力信号の上にフェーズロックループが前記スイッチオ
ンフェーズの外側で動作している際にも重ね合わせる
（加減する）。
【０００５】本発明によるオフセット電流を補償するた
めの装置は、位相比較器（検出器）のオフセット電流を
補償するために、捕捉回路および捕捉回路によって供給
される捕捉パルスを利用する。可変発振器の動作周波数
が少なくとも一時的にでも所定の周波数ウィンドウ内に
あるときに捕捉パルスが発生した場合、これは可変発振
器の動作周波数がオフセット電流の影響を受けているこ
とを示す。このため、本発明による装置は、スイッチオ
ンフェーズの時間期間、好ましくは、スイッチオンフェ
ーズの終端に近い時間期間において、捕捉パルスが発生
した場合、オフセット補正電流を供給する。このオフセ
ット補正電流は、フェーズロックループの位相検出器の
オフセット電流を補償する役割を担い、フェーズロック
ループに直接に供給することも、位相検出器自体に供給
することもできる。オフセット補正電流が、幾つの捕捉
パルスが発生したかおよびそれらがどちらの符号を持つ
かに依存して、もはやスイッチオフフェーズの終端にお
いて捕捉パルスが発生しなくなるように決定される。捕
捉パルスが発生しなくなったということは、可変発振器
の動作周波数が、オフセット電流の補償の結果として、
安定したことを意味する。この状態では、位相検出器は
もはやオフセット電流を供給せず、オフセット電流のた
めに可変発振器の動作周波数がドリフトすることはなく
なる。
【０００６】オフセット補正電流は、少なくともスイッ
チオンフェーズの時間期間において決定される。最も単
純な場合は、オフセット補正電流の値およびその符号の
決定は、スイッチオンフェーズ全体に渡って遂行され
る。スイッチオンフェーズの開始時では、このフェーズ
においては可変発振器の周波数がまだ捕捉回路によって
所定の周波数ウィンドウ内に導かれていないために、決
定されるオフセット補正電流は誤ったものとなる。ただ
し、スイッチオンフェーズの終端に向かっては（この長
さは、捕捉回路が可変発振器の周波数を所定の周波数ウ
ィンドウ内に導くのに十分な期間に選択される）、可変
発振器の動作周波数は、所定の周波数ウィンドウ内に入
り、スイッチオンフェーズのこの最後のフェーズにおい
てオフセット補正電流を決定した場合は、正しいオフセ
ット補正電流を得ることができる。ただし、より好まし
くは、オフセット電流の決定は、スイッチオフフェーズ
の終端に当たる時間期間において行なわれる。これは、
この時点においてもっぱらオフセット補正電流に起因す
る捕捉パルスが発生する可能性が最も高くなるためであ
る。
【０００７】本発明による装置の上述のモードおよびオ
フセット補正電流の決定は、入力信号がフェーズロック
ループに加えられていないスイッチオンフェーズにおい
て行なわれる。本発明による装置によるオフセット補正
電流の決定が終わり、スイッチオンフェーズが終端する
と、フェーズロックループが固定される入力信号がフェ
ーズロックループに加えられる。このスイッチオンフェ
ーズの終端の後にも、決定されたオフセット補正電流が
スイッチオンされた状態にとどまることは必須である。
これは、今度は、このオフセット補正電流が、フェーズ
ロックループの位相検出器のオフセット電流を、フェー
ズロックループが正常な動作を展開する通常の動作モー
ドにおいて補正する役割を担うためである。つまり、捕
捉パルスは、フェーズロックループの通常の動作におい
てはもはやスイッチオンされないが、これとは対照的に
オフセット補正電流はスイッチオンされた状態にとどま
る。
【０００８】この結果としてフェーズロックループはも
はや非対称には動作せず、最適なモードにて動作する。
つまり、たとえ位相検出器がオフセット電流を供給して
も、そのオフセット電流は、本発明によるオフセット補
正電流によって補償される。こうして、オフセット電流
の存在およびその値とは関係なく、フェーズロックルー
プが最適モードにて動作することが常に保障される。こ
れは、とりわけ、しばしば、フェーズロックループが通
常は、集積され、このような集積回路内の回路要素の公
差が比較的大きく、非対称性その他の効果のために、集
積回路の位相検出器が、大きなオフセット電流を供給
し、このために回路全体が使用不能となることがあるた
めに非常に重要である。本発明による装置を用いるとオ
フセット電流が補償されるために、このような使用不能
な回路も最適に動作することができ不良品とみなす必要
はなくなる。
【０００９】請求項２に記載される本発明の一つの実施
例においては、オフセット補正電流の値および符号は段
階的に決定される。本発明の装置は、いわゆる補正サイ
クルにて動作し、捕捉パルスの発生及びおそらくはその
符号が、各サイクルにおいて観測される。あるサイクル
において捕捉パルスが発生した場合、捕捉パルスの符号
に依存して、可変発振器のドリフト、つまり、位相検出
器のオフセット電流を低減するのに適当な補正サブ電流
がオフセット補正電流に加えられる。
【００１０】この過程が、各補正サイクルにおいて反復
され、各補正サイクルにおいて補正サブ電流が追加さ
れ、結果としてのオフセット補正電流は、次第に理想的
な値に接近する。こうして、このオフセット補正電流を
複数の補正サイクルに分けて実際に存在するオフセット
電流に段階的に適応化させるやり方が、好ましくは、請
求項３に記載の本発明のもう一つの実施例において実現
される。この目的のために、補正サブ電流をスイッチす
る役割と同時に、決定された補正サブ電流を格納する役
割を担うレジスタが設けられる。これは、補正サブ電流
および従ってオフセット電流が、通常の動作において絶
えずスイッチオンされた状態にとどまるために必須であ
る。
【００１１】請求項４に記載される本発明のもう一つの
実施例においては、同一の値を持つ複数の電流源が設け
られる。これら電流源は、半分は正の符号を持ち、半分
は負の符号を持つが、ただし、全て同一の値を持つ。こ
れらｎ個の補正サブ電流はレジスタによりスイッチされ
る。この実施例では、例えば、複数の出力トランジスタ
から構成される単一の電流ミラーによりこれら電流源を
実現することが可能となる。
【００１２】本発明の装置の動作のオフセット補正電流
の最適値を決定する補正サイクルの期間は、請求項５に
記載されるもう一つの実施例においては、捕捉回路の動
作サイクルの期間に基づいて選択される。これは、各サ
イクルにおいて評価されるべき捕捉パルスが、この期間
においては１つしか発生しないことが期待できるためで
ある。
【００１３】請求項８に記載される本発明のもう一つの
実施例においては、オフセット補正電流の値は、可変発
振器の動作周波数が所定の周波数ウィンドウ内に導かれ
た後にあるいはその近傍において決定される。この近傍
においては、可変発振器のさらなる周波数のドリフト
は、もっぱらオフセット電流に起因するものと期待でき
るためである。
【００１４】請求項９および１０に記載される本発明の
別の実施例においては、オフセット補正電流は、位相比
較器（検出器）の出力信号に供給され、その後、ループ
フィルタの入力信号に供給されるか、あるいは位相検出
器内でオフセット電流を低減する目的で用いられる。こ
れは、例えば、オフセット補正電流の上に位相検出器内
の差動増幅器に対する電流源から供給される電流を重ね
ることで実現される。この場合は、オフセット電流の原
因は直接に補正される。
【００１５】本発明のこれらおよびその他の面につい
て、様々な実施例を用いて説明する。
【発明の実施の形態】図１のブロック図は、フェーズロ
ックループ２に対して用いられる本発明によるオフセッ
ト電流を補償するための装置１を示す。
【００１６】フェーズロックループ２の前には、スイッ
チ３が配置され、この入力は入力信号Finを受信する。
入力信号はスイッチ３を介してフェーズロックループ２
内の位相検出器４に加えられる。位相検出器４は、ルー
プフィルタ５および可変発振器６の前に配置され、可変
発振器６の出力信号は、フェーズロックループの出力信
号を表し、これが、図面ではFoutとして示される。可変
発振器６のこの出力信号は位相検出器４の第二の入力に
も加えられる。
【００１７】フェーズロックループ２より前にフィルタ
を配置するのを回避するために、これらフェーズロック
ループは、通常、それらが自身の選択性を持つように、
狭帯域を持つように形成される。ただし、この場合は、
これらフェーズロックループが非常に狭い周波数レンジ
内に固定する（ロックインする）という問題、つまり、
入力信号Finの周波数は、これらフェーズロックループ
の非常に狭い固定（ロックイン）周波数レンジ内の周波
数にしか調整できないという問題が発生する。
【００１８】このため、好ましくは、フェーズロックル
ープ２に、捕捉回路７が割当てられる。捕捉回路７は、
当分野において周知であり、フェーズロックループ２の
可変発振器６の動作周波数を、入力信号Finが加えられ
ていないときに、周波数ウィンドウ内に入れる役割を担
う。可変発振器６の動作周波数がこの周波数ウィンドウ
内に来るように調整された上で入力信号を加えること
で、フェーズロックループを入力信号Finの周波数に固
定することが可能となる。
【００１９】これを達成するために、捕捉回路７内に制
御回路８が配置される。制御回路は、フェーズロックル
ープ２の可変発振器６の動作周波数を決定し、その瞬間
動作周波数に基づいて、制御信号を、捕捉回路７の出力
段９に加える。出力段９は、ループフィルタ５に供給さ
れる信号に対する捕捉パルスを供給する。これら捕捉パ
ルスの速度（レート）および符号は、可変発振器６の動
作周波数がこれら捕捉パルスによって所定の周波数ウィ
ンドウ内に向かって変化するように選択される。例え
ば、可変発振器の動作周波数がスイッチオンフェーズ
（このときは入力信号Finはまだフェーズロックループ
２に加えられていない）においてスイッチオンされたと
き、明らかに所定の周波数ウィンドウよりも低い場合
は、捕捉回路７は、それによって可変発振器６の動作周
波数が増加するような捕捉パルスをループフィルタ５に
供給する。好ましくは、捕捉回路７はサイクルにて動作
し、各サイクルにおいて可変発振器の周波数が再度測定
され、必要であれば、新たな捕捉パルスが生成および供
給される。この過程が、可変発振器６の動作周波数が所
定の周波数ウィンドウ内に納まるまで反復される。
【００２０】フェーズロックループ、とりわけその位相
検出器４の動作の最適モードにおいては、可変発振器６
の動作周波数は、常に所定のウィンドウ内に納まり、こ
のため、捕捉パルスをそれ以上供給する必要はなくな
る。ただし、実際には、多くの位相検出器は、可変発振
器６の動作周波数が捕捉パルスによって既に所定の周波
数ウィンドウ内に来るように調整されているのにもかか
わらず、オフセット電流を供給し、可変発振器６の動作
周波数をさらにドリフトさせる。このドリフトの符号
は、オフセット電流の符号に依存する。換言すれば、可
変発振器６の動作周波数は、オフセット電流が発生する
と一定でなくなり、このため捕捉パルスによって、何度
も、何度も、所定の周波数ウィンドウ内に引き戻すこと
を要求される。
【００２１】こうして、捕捉パルスによって可変発振器
６の周波数を繰り返し調整することで、入力信号がフェ
ーズロックループ２に供給されたときに、フェーズロッ
クループ２の入力信号Finの周波数への固定が達成され
る。ただし、位相検出器４がオフセット電流を供給する
と、フェーズロックループの動作は非対称となる。ここ
で、非対称とは、位相検出器４の２つの入力信号の位相
関係が所望の相対関係を持たないこと、つまり、例え
ば、厳密に９０度の相対位相を持たないことを意味す
る。位相検出器４によって供給されるオフセット電流の
ために、入力信号は互いにずれた位相位置を持つことと
なり、このため位相検出器のオフセット電流を補償する
ことが必要となる。多くの用途において、２つの信号の
位相位置は、極めて重要であるために、この事態（位相
検出器４がオフセット電流を供給し、入力信号の位相位
置がずれること）は、絶対に回避されるべきである。
【００２２】これを達成するために、本発明は、オフセ
ット電流を補償するための装置１を提供する。装置１
は、オフセット補正電流Ccを供給するが、この補正電流
は、位相検出器の出力とループフィルタ５の入力との間
の信号経路内に供給されるか、あるいは、位相検出器４
に直接に加えられ、この補正電流は、例えば、位相検出
器の差分増幅器に供給する電流源によって供給される電
流上に重ね合わせられる。
【００２３】いずれにしても、このオフセット補正電流
Ccの値の決定は、スイッチオンフェーズにおいて遂行す
る必要がある。これは、このスイッチオンフェーズにお
いては、入力信号Finは、まだ、フェーズロックループ
２には加えられておらず、フェーズロックループ２は、
まだ、自由に動作しているためである。
【００２４】上述のように、可変発振器６の動作周波数
は、スイッチオンフェーズにおいて、捕捉回路７によっ
て、捕捉パルスを介して補正される。本発明による装置
１は、これら捕捉パルスあるいは捕捉パルスによって解
放される制御信号を利用する。より具体的には、これら
信号の発生およびそれらの符号を評価し、これから、オ
フセット補正電流Ccの最適値を決定する。
【００２５】いずれにしても、本発明による装置が動作
する時間期間は、スイッチオンフェーズ内である必要が
ある。極端な場合は、スイッチオンフェーズ全体に渡っ
て動作することもできるが、ただし、好ましくは、スイ
ッチオンフェーズの終端の時間期間が選択される。
【００２６】本発明によるオフセット電流を補償するた
めの装置１が動作する時間期間は、タイミング制御回路
１０によって規定されるが、この回路は、この時間期間
を示す信号Ｔｉを供給する。この信号は、本発明による
装置１に加えられる。
【００２７】タイミング制御回路１０は、さらに、サイ
クル信号Cyも供給し、これは、捕捉回路７と、本発明に
よる装置１の両方において、動作サイクルを決定するた
めに用いられる。これは、本発明による装置１の動作サ
イクルを捕捉回路７の動作サイクルに適応させ、本発明
による装置１の動作サイクル当たり最大で１つの捕捉パ
ルスが発生するようにするために重要である。
【００２８】図１の実施例においては、本発明による装
置１は、捕捉回路７の捕捉パルスを直接に評価する代わ
りに、捕捉回路７の制御回路８によって供給される制御
信号PnおよびPoを評価する。これは制御信号を評価する
方が捕捉パルスを直接に評価するよりも遥かに簡単なた
めである。ただし、捕捉パルスを直接に評価することも
できる。
【００２９】制御信号Pn内のパルスは、捕捉回路７の出
力段９が捕捉パルスを供給したときに発生する。他方、
制御信号Poは、捕捉パルスの符号に関する情報を供給す
る。本発明によるオフセット電流を補償するための装置
１は、これらの信号を評価する。好ましくは、各動作サ
イクルにおいて、捕捉回路７が捕捉パルスを生成したか
否か、および生成した場合は、そのパルスがいずれの符
号を持つか決定される。装置１は、この情報から可変発
振器６の動作周波数の補正をどちらの方向に遂行すべき
かを決定する。
【００３０】上述のように、とりわけスイッチオンフェ
ーズの終端に向かって可変発振器６の動作周波数が所定
の周波数ウィンドウ内に入り、一定にとどまることが要
求される。ただし、捕捉パルスがまだ発生する場合は、
これは、フェーズロックループ２の位相比較器（検出
器）４がオフセット電流を供給しており、このため可変
発振器６の動作周波数がドリフトすることを意味する。
【００３１】本発明による装置１によって補償すべきも
のは、まさにこのオフセット電流である。こうして、上
述の動作サイクルにおいてオフセット補正電流Ccの値
が、発生している捕捉パルスおよびそれらの符号に基づ
いて捕捉パルスがもはや発生しなくなるまで変化させら
れる。捕捉パルスがもはや発生しないとうことは、可変
発振器の動作周波数が、一定となり、所定の周波数ウィ
ンドウ内に納まっており、もはやそれ以上の補正は必要
ないことを意味する。こうして位相検出器４のオフセッ
ト電流の最適な補正が達成される。
【００３２】スイッチオンフェーズの終端の後、および
このオフセット電流の最適な補償が達成された後に、タ
イミング制御回路１０によってスイッチ３が閉じられ、
結果として、入力信号Finがフェーズロックループ２に
加えられる。フェーズロックループの可変発振器６の動
作周波数は、所定の周波数ウィンドウ内にあるために、
フェーズロックループは、フェーズロックループ２が設
計上狭い帯域幅を持つ場合でも、入力信号Finの周波数
に固定することができる。
【００３３】こうして、本発明による装置１のために、
フェーズロックループ２の安全なロックイン（固定）が
確保されるばかりか、フェーズロックループの最適なモ
ードでの動作が確保される。つまり、本発明による装置
１のために、位相検出器４から供給されるオフセット補
正電流が補正され、位相検出器４の２つの入力信号が所
望の相対位相位置を持つことが保障される。特に注意す
べき点として、装置全体は、しばしば、一つの回路内に
集積され、場合によっては回路要素が幅広く分布し、こ
のため、位相検出器４のオフセット電流がかなり大きな
値に達し、これが阻害源となったり、ときには、大きく
なり過ぎて、回路全体が使用不能となることがあるが、
本発明による装置１を用いることで、長所として、これ
ら全ての状況において、最適モードの動作を達成するこ
とが可能となる。
【００３４】図２は、図１に示す本発明によるオフセッ
ト電流を補償するための装置１をブロック図にてより詳
細に示す。
【００３５】スイッチ２１が回路の入力の所に配置され
る。スイッチ２１は、本発明による装置の動作位相を示
す信号Tiによって制御され、スイッチに加えられる捕捉
パルスを制御する制御信号Pnを制御する。こうして、制
御信号Pnは、本発明による装置の動作フェーズにおいて
デコーダ２２に加えられる。デコーダ２２は、さらに、
補正サイクルを決定するサイクル信号も受信する。デコ
ーダ２２は、ある動作サイクルにおいて制御信号Pn内に
捕捉パルスが発生するか否か調べる。捕捉パルスが発生
した場合は、デコーダ２２は対応する制御信号をレジス
タ２３に供給し、レジスタ２３は、この制御信号に応答
して、オフセット補正電流にさらなる補正サブ電流を追
加する。追加される補正サブ電流の符号は、レジスタ２
３に加えられる信号Poによって制御される。
【００３６】こうして、装置１の出力から供給されるオ
フセット補正電流Ccが、各補正サイクルにおいて、補正
サブ電流だけ増減される。レジスタ２３の出力は、後に
配置される電流源２４に対応する制御信号＋ＩＯ１から
＋ＩＯnおよび−ＩＯ１から−ＩＯnを供給する。
【００３７】図２においてブロックとして示される電流
源２４は、例えば、所望の補正サブ電流の数に対応する
複数の出力トランジスタを備える電流ミラーから構成さ
れる。
【００３８】各補正サイクルにおいて、捕捉パルスが発
生した場合は、新たな補正サブ電流が追加される。追加
される補正サブ電流の符号は、捕捉パルスに依存し、追
加された補正サブ電流が図１に示す回路の可変発振器６
の動作周波数のドリフトを相殺するように選択される。
【００３９】次に、図１および図２に示す本発明による
オフセット電流を補償するための装置１の動作のモード
について、図３のタイミング図を用いて説明する。
【００４０】図３のタイミング図には、信号Tiが示され
るが、この信号は、本発明による装置１が動作するスイ
ッチオンフェーズの時間期間を示す。この時間期間は、
好ましくは、フェーズロックループのスイッチオンフェ
ーズの終端に来るように選択される。図３のタイミング
図においてもこの条件が想定される。
【００４１】図３に示すように、信号Tiは、この時間期
間においては、ハイレベルを取り、残りの時間期間にお
いては、ローレベルを取る。信号Tiのハイレベルが終端
したとき、フェーズロックループのスイッチオンフェー
ズも終端する。
【００４２】図３には、さらに、サイクル信号Cyも示さ
れるが、この信号は、図１に示す回路の捕捉回路７の動
作サイクル、並びに、本発明による装置１の補正サイク
ルを規定する。
【００４３】図３には、さらに、制御信号Pnが示される
が、この信号は、捕捉パルスをトリガする。制御信号Pn
内にパルスが発生すると、図１の捕捉回路７は捕捉パル
スを供給する。
【００４４】示される捕捉パルスの符号は、これも図３
に示される制御信号Poによって制御される。捕捉パルス
は、制御信号Poがハイレベルにあるときは正の符号を持
ち、制御信号がローレベルにあるときは負の符号を持
つ。
【００４５】図３には、さらに、３つの補正サブ電流＋
ＩＯ１、＋ＩＯ2、＋ＩＯ3、および−ＩＯ１が示される
が、これら電流の生成については以下に説明する。これ
ら４つの補正サブ電流は、全体として、これも図３に示
されるオフセット補正電流Ccとして重ね合わせられ、こ
れらは、図１に示す回路のフェーズロックループ２の位
相検出器４のオフセット電流を補正する役割を担う。
【００４６】オフセット電流を補償するための装置１
は、信号Pnが、動作フェーズ、つまり信号Tiがハイレベ
ルになることで規定される動作フェーズの際に、捕捉パ
ルスを示すか否かを調べる。より具体的には、信号Cyに
よって規定される各補正サイクルにおいて、捕捉パルス
が存在するか否か、および存在する場合は、その符号が
決定される。図３の例では、動作フェーズの開始時に、
信号Pn内にパルスが存在し、信号Poは、その捕捉パルス
が正の符号を持つことを示す。このため、補正サブ電流
＋ＩＯ1がオフセット補正電流Ccに加えられる。これ
は、図３においては、信号＋ＩＯ1がローレベルからハ
イレベルに変わり、このためオフセット補正電流Ccの値
が増加することで示される。信号Cyによって規定される
次の補正サイクルにおいては、信号Pn内に捕捉パルスは
発生しない。ただし、本発明による装置１の第三の補正
サイクルにおいては捕捉パルスが発生し、このパルスは
このときも正の符号を持つ。このため、次の補正サブ電
流＋ＩＯ2がオフセット補正電流Ccに加えられる。続く
２つの補正サイクルにおいては、捕捉パルスは発生しな
いが、その次の補正サイクルにおいて、再び、これも正
の符号を持つ捕捉パルスが発生し、このため、さらなる
補正サブ電流＋ＩＯ3がオフセット補正電流Ccに加えら
れる。
【００４７】図３には、こうしてオフセット補正電流が
さらに追加され、結果として３つの補正サブ電流が総和
された値が示される。
【００４８】その後、暫らくは、捕捉パルスは発生しな
いが、ただし、この時間期間終端に向かって捕捉パルス
が再び発生する。ただし、このパルスは、今回は信号Po
によって示されるように負の符号を持つ。可変発振器６
の動作周波数は、今度は、反対の方向にドリフトしてお
り、このため、反対の方向に補正する必要がある。これ
は、捕捉回路によって、負の符号を持つ捕捉パルスを用
いて達成される。
【００４９】ただし、本発明による装置では、これは、
図３において−ＩＯ1にて示される負の符号を持つオフ
セット補正サブ電流が加えられることを意味する。
【００５０】図３には、オフセット補正電流Ccの総量が
その分だけ低減される様子が示される。
【００５１】この補正サイクルの後に、スイッチオンフ
ェーズおよび本発明による装置が動作する時間期間の両
方が終端し、オフセット補正電流Ccの総量が決定され、
こうして、本発明の装置１を介して位相検出器４から供
給されるオフセット電流が補償され、図１に示す回路の
フェーズロックループ２が最適なモードにて動作するこ
とが確保される。
【図面の簡単な説明】
【図１】フェーズロックループ、関連する捕捉回路、お
よび本発明によるオフセット電流を補償するための装置
を示すブロック図である。
【図２】図１に示すオフセット電流を補償するための装
置のブロック図である。
【図３】スイッチオンフェーズの終端フェーズにおいて
図１に示す装置との関連で現われる幾つかの信号を時間
の関数として示す。
【符号の説明】
１ オフセット電流を補償するための装置 ２ フェーズロックループ ３ スイッチ ４ 位相検出器（比較器） ５ ループフィルタ ６ 可変発振器 ７ 捕捉回路 ８ 制御回路 ９ 捕捉回路の出力段 １０ タイミング制御回路 ２１ スイッチ ２２ デコーダ ２３ レジスタ ２４ 電流源
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】フェーズロックループ内に設けられた位相
    検出器のオフセット電流を補償するための装置であっ
    て、前記フェーズロックループに対して捕捉回路が割当
    てられており、捕捉回路は、フェーズロックループのス
    イッチオンフェーズにおいて、捕捉パルスを、フェーズ
    ロックループ内に配置されたループフィルタに、入力信
    号をフェーズロックループに加える前に、フェーズロッ
    クループ内の可変発振器の動作周波数を所定の周波数ウ
    ィンドウ内に導くために供給するようになっている装置
    において、前記装置は、捕捉パルスが発生するスイッチ
    オンフェーズの少なくとも一つの時間期間においてオフ
    セット補正電流を決定し、このオフセット補正電流は、
    前記位相検出器のオフセット電流を補償する役割を担
    い、前記オフセット補正電流の値と符号は、捕捉パルス
    の速度（レート）と符号に依存して、前記スイッチオン
    フェーズの終端までには捕捉パルスが発生しなくなるよ
    うに選択され、前記装置は、こうして決定されたオフセ
    ット補正電流を前記位相比較器（位相検出器）の出力信
    号の上に前記フェーズロックループが前記スイッチオン
    フェーズの外側で動作している間においても重ね合わせ
    ることを特徴とする装置。
  2. 【請求項２】前記装置は、前記オフセット補正電流の値
    と符号を補正サイクルにおいて決定し、各補正サイクル
    においてオフセット電流を低減するのに適当な符号を持
    つ補正サブ電流を捕捉パルスの発生およびその符号に基
    づいて加えることを特徴とする請求項１の装置。
  3. 【請求項３】前記装置１は、デコーダを備え、デコーダ
    が、捕捉パルスおよびそれらの符号を制御する制御信号
    を評価し、補正サブ電流をスイッチするレジスタを制御
    し、これらサブ電流が電流源によって供給され、これら
    のサブ電流が値は同一であるが、ただし、両方の符号を
    持つことを特徴とする請求項２の装置。
  4. 【請求項４】前記レジスタおよび電流源により、おのお
    の同一の値を持つ正と負の符号のｎ個の補正サブ電流を
    スイッチできることを特徴とする請求項３の装置。
  5. 【請求項５】前記補正サイクルは、前記捕捉回路の動作
    サイクルに基づいて選択されることを特徴とする請求項
    ２の装置。
  6. 【請求項６】前記装置は、少なくとも前記スイッチオン
    フェーズの時間期間において前記フェーズロックループ
    の各電流源の起動の後にオフセット補正電流を再決定す
    ることを特徴とする請求項１の装置。
  7. 【請求項７】前記フェーズロックループの前にスイッチ
    が配置され、スイッチは入力信号を、スイッチオンフェ
    ーズが終端した後に初めて、フェーズロックループに加
    えることを特徴とする請求項１の装置。
  8. 【請求項８】前記装置は、所定の時間期間において前記
    捕捉パルスを評価し、前記オフセット補正電流を決定す
    るものであり、この所定の時間期間は、スイッチオンフ
    ェーズの終端におけるものであり、かつ、前記捕捉回路
    が捕捉パルスにより前記可変発振器の動作周波数を少な
    くとも前記周波数ウィンドウの近傍まで導いた後に開始
    するように選択されることを特徴とする請求項１の装
    置。
  9. 【請求項９】電流が前記位相比較器（位相検出器）内の
    オフセット補正電流に重ね合わせられ、これらの電流
    は、位相比較器内の差動増幅器に割当てられた電流源に
    よって生成されることを特徴とする請求項１の装置。
  10. 【請求項１０】前記オフセット補正電流は、前記位相比
    較器（位相検出器）の出力信号の上に重ね合わせられる
    ことを特徴とする請求項１の装置。
  11. 【請求項１１】請求項１乃至１０のいずれかに記載のオ
    フセット電流を補償するための装置を備えるフェーズロ
    ックループ。
JP2000174774A 1999-06-11 2000-06-12 位相検出器のオフセット電流を補償するための装置 Pending JP2001028541A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19926666A DE19926666A1 (de) 1999-06-11 1999-06-11 Anordnung zur Offsetstromkompensation eines Phasendetektors
DE19926666.2 1999-06-11

Publications (1)

Publication Number Publication Date
JP2001028541A true JP2001028541A (ja) 2001-01-30

Family

ID=7910930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000174774A Pending JP2001028541A (ja) 1999-06-11 2000-06-12 位相検出器のオフセット電流を補償するための装置

Country Status (4)

Country Link
US (1) US6300808B1 (ja)
EP (1) EP1059730A3 (ja)
JP (1) JP2001028541A (ja)
DE (1) DE19926666A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512920A (ja) * 2004-09-13 2008-04-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 補償された高速ｐｌｌ回路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542978B2 (ja) * 2001-05-29 2004-07-14 埼玉日本電気株式会社 周波数同期装置および周波数同期制御方法
FR2859329A1 (fr) * 2003-09-02 2005-03-04 St Microelectronics Sa Procede et dispositif de traitement du decalage frequentiel de la frequence porteuse d'un signal module avec une modulation monoporteuse continue en quadrature
CN112994687B (zh) * 2019-12-18 2021-12-17 澜至科技(上海)有限公司 一种参考时钟信号注入锁相环电路及消除失调方法
CN112070469B (zh) * 2020-09-01 2023-06-13 中国联合网络通信集团有限公司 业务办理时长优化方法、系统、终端设备及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646031A (en) * 1985-02-07 1987-02-24 Fast Raymond D Narrowband phase-lock loop circuit with automatic convergence
US5091702A (en) * 1990-12-21 1992-02-25 Magnavox Government And Industrial Electronics Company Automatic sweep-to-lock circuit for a phase-locked loop
US5394115A (en) * 1994-04-01 1995-02-28 Conifer Corporation Automatic sweep acquisition circuit for a phase-locked-loop
US6141394A (en) * 1997-12-22 2000-10-31 Philips Electronics North America Corporation Fractional-N frequency synthesizer with jitter compensation
US6114888A (en) * 1998-09-25 2000-09-05 Conexant Systems, Inc. Digital phase lock loop divider cycling method, apparatus, and communication system incorporating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008512920A (ja) * 2004-09-13 2008-04-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 補償された高速ｐｌｌ回路
JP4815572B2 (ja) * 2004-09-13 2011-11-16 エスティー‐エリクソン、ソシエテ、アノニム 補償された高速ｐｌｌ回路

Also Published As

Publication number Publication date
EP1059730A2 (de) 2000-12-13
EP1059730A3 (de) 2003-11-05
US6300808B1 (en) 2001-10-09
DE19926666A1 (de) 2000-12-14

Similar Documents

Publication Publication Date Title
JP3804763B2 (ja) デューティサイクル補正回路及び方法
KR970701453A (ko) 지연 동기 루프(delay-locked loop)
EP1764922B1 (en) Clock generation circuit and clock generation method
US20040027182A1 (en) Duty-cycle correction circuit
KR100857855B1 (ko) 반도체 메모리 장치 및 그 구동방법
JP2000347765A (ja) 内部クロック発生回路
US6456133B1 (en) Duty cycle control loop
JP2002064379A (ja) クロック再生装置
US20040232998A1 (en) Phase-locked loop circuit and data reproduction apparatus
KR101309465B1 (ko) 듀티 사이클 보정장치
EP1657813A4 (en) BROADBAND MODULATION PLL TIME ERROR CORRECTION SYSTEM A BROADBAND MODULATION PLL, MODULATION TIME ERROR CORRECTION METHOD AND METHOD FOR SETTING A RADIO COMMUNICATION DEVICE WITH A BROADBAND MODULATION PLL
JP2001028541A (ja) 位相検出器のオフセット電流を補償するための装置
US7405633B2 (en) Methods and apparatus for loop bandwidth control for a phase-locked loop
JP3562815B2 (ja) 同期回路及び方法
US6795043B2 (en) Clock generation circuit having PLL circuit
KR20030084168A (ko) 듀티 정정을 기반으로 하는 주파수 체배기
KR20080011527A (ko) 클럭 및 데이터 복원장치 및 그 제어방법
WO2020123587A1 (en) Phase-locked loop (pll) with direct feedforward circuit
US7916819B2 (en) Receiver system and method for automatic skew-tuning
KR100698864B1 (ko) 클록 발생 회로 및 클록 발생 방법
US7453971B2 (en) Sampling-error phase compensating apparatus and method thereof
US20050105660A1 (en) Programmable frequency detector for use with a phase-locked loop
US20020180536A1 (en) Frequency synchronous apparatus and frequency synchronous control method
JPH1032489A (ja) ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ
JP4179869B2 (ja) Ａｍ検波装置