JP2001028343A - Thin-film processing method and liquid-crystal display - Google Patents

Thin-film processing method and liquid-crystal display

Info

Publication number
JP2001028343A
JP2001028343A JP11201300A JP20130099A JP2001028343A JP 2001028343 A JP2001028343 A JP 2001028343A JP 11201300 A JP11201300 A JP 11201300A JP 20130099 A JP20130099 A JP 20130099A JP 2001028343 A JP2001028343 A JP 2001028343A
Authority
JP
Japan
Prior art keywords
electron beam
reaction chamber
gas
sample
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11201300A
Other languages
Japanese (ja)
Inventor
Kenichi Chiyabara
健一 茶原
Kenichi Kizawa
賢一 鬼沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11201300A priority Critical patent/JP2001028343A/en
Publication of JP2001028343A publication Critical patent/JP2001028343A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve purity of a sample by eliminating the constraint on the pressure of gas for processing a sample, while promoting chemical reaction by generation of low molecular weight active species through gas decomposition. SOLUTION: A gas is introduced through a gas inlet 18, so that arc discharge is generated between an anode 24 and a cathode 22, to generate a plasma. An electron beam 34 is extracted from the plasma, and the electron beam 34 is guided into a reaction chamber 14 via a decompression chamber 12. The gas in the reaction chamber 14 is irradiated with electron beam 34 to generates a plasma 50, and a substrate 48 is processed with the plasma 50.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜処理工程に係
り、特に、電子ビームをガスに照射し、ガスの一部を分
解して低分子活性種を発生させることにより化学反応を
促進させて試料の純度を向上するに好適な薄膜処理工程
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film processing step, and more particularly to a method of irradiating a gas with an electron beam to decompose a part of the gas to generate low molecular active species, thereby promoting a chemical reaction. The present invention relates to a thin film processing step suitable for improving the purity of a sample.

【0002】[0002]

【従来の技術】従来、プラズマ処理装置として、プラズ
マ化学気相成長装置,プラズマドライエッチング装置が
知られている。これらの装置は、反応ガスを収納する容
器内に一対の電極を相対向させて平行に配置するととも
に、一方の電極上に試料として基板を配置し、平行平板
の電極間に高周波あるいは直流の電圧を印加してガスを
電離し、このガスの電離により電極間にプラズマを発生
させて、基板に成膜処理やエッチング処理などを施すよ
うに構成されている。例えば、プラズマ化学気相成長法
及びこれを用いた処理装置についてはエレクトロケミカ
ルソサイアティ(1974年,19頁)に、プラズマド
ライエッチング法及びこれを用いた処理装置については
エレクトロケミカルソサイアティ(1974年,19
頁)に、プラズマエッチング技術,電子材料(1978
年,54〜59頁が知られている)。
2. Description of the Related Art Conventionally, a plasma chemical vapor deposition apparatus and a plasma dry etching apparatus have been known as plasma processing apparatuses. In these devices, a pair of electrodes are arranged in parallel in a container containing a reaction gas so as to face each other, a substrate is arranged as a sample on one of the electrodes, and a high-frequency or DC voltage is applied between the parallel plate electrodes. Is applied to ionize the gas, plasma is generated between the electrodes by ionization of the gas, and the substrate is subjected to a film forming process, an etching process, or the like. For example, the plasma chemical vapor deposition method and the processing apparatus using the same are described in Electrochemical Society (1974, p. 19), and the plasma dry etching method and the processing apparatus using the same are described in the Electrochemical Society (1974, 1978).
Page), plasma etching technology, electronic materials (1978)
Year, pages 54 to 59 are known).

【0003】[0003]

【発明が解決しようとする課題】従来技術では、単一の
容器内に電極やプラズマを収納するようになっているの
で、平行平板の電極間で均一な放電をさせるために、容
器内のガス圧が数Pa(パスカル)から数10Paに制
限されている。すなわち、容器内のガス圧を設定値より
高くすると、平行平板の電極間で均一な放電ができなく
なり、局部に集中した放電が生じ、基板に均一な成膜処
理を施すことができない。逆に、容器内のガス圧を設定
値より低くすると、放電が不安定になるかあるいは全く
放電しない状態となり、基板に成膜処理を施すことが困
難になる。
In the prior art, the electrodes and the plasma are housed in a single container. Therefore, in order to cause a uniform discharge between the parallel plate electrodes, the gas in the container is The pressure is limited to several Pa (pascal) to several tens Pa. That is, if the gas pressure in the container is higher than the set value, uniform discharge cannot be performed between the electrodes of the parallel plate, and a localized discharge occurs, so that a uniform film forming process cannot be performed on the substrate. Conversely, if the gas pressure in the container is lower than the set value, the discharge becomes unstable or does not discharge at all, and it becomes difficult to perform the film forming process on the substrate.

【0004】本発明の目的は、試料を処理するためのガ
スの圧力に対する制約をなくし、これによりガスの分解
による低分子活性種を発生させることにより化学反応を
促進させて試料の純度を向上するに好適な薄膜処理工程
を提供することにある。
[0004] It is an object of the present invention to remove restrictions on the pressure of a gas for processing a sample, thereby promoting the chemical reaction by generating low molecular active species by decomposition of the gas, thereby improving the purity of the sample. It is an object of the present invention to provide a thin film processing step suitable for the above.

【0005】[0005]

【課題を解決するための手段】前記目的を達成するため
に、本発明は、電子ビームを発生する電子ビーム源と、
試料とともにガスを収納しガスが満たされた雰囲気中に
前記電子ビームを導入してガスを電離しこのガスの電離
によりプラズマを生成して試料に処理を施す反応室と、
前記電子ビーム源と前記反応室との間に配置されて両者
を分離するとともに前記電子ビーム源からの電子ビーム
を前記反応室に導く電子ビーム伝送路を形成する分離手
段とを備えてなる薄膜処理工程を構成したものである。
前記薄膜処理工程を構成するに際しては、分離手段の代
わりに、前記反応室のガス圧よりも圧力が低い空間部と
して前記電子ビーム源と前記反応室との間に配置されて
前記電子ビーム源からの電子ビームを前記反応室に導く
減圧室を設けることができる。さらに、反応室として、
電子ビーム源からの電子ビームを前記試料に照射して前
記試料を加熱する機能を有するもので構成することがで
きる。
To achieve the above object, the present invention provides an electron beam source for generating an electron beam;
A reaction chamber for storing the gas together with the sample, introducing the electron beam into an atmosphere filled with the gas, ionizing the gas, generating plasma by ionization of the gas, and processing the sample;
A thin film processing apparatus comprising: a separation unit disposed between the electron beam source and the reaction chamber to separate them from each other and form an electron beam transmission path for guiding an electron beam from the electron beam source to the reaction chamber. It constitutes the process.
In constituting the thin film processing step, instead of the separating means, as a space portion having a pressure lower than the gas pressure of the reaction chamber, the space portion is disposed between the electron beam source and the reaction chamber and is separated from the electron beam source. A decompression chamber for guiding the electron beam to the reaction chamber can be provided. Furthermore, as a reaction chamber,
The sample may be configured to have a function of irradiating the sample with an electron beam from an electron beam source to heat the sample.

【0006】前記各プラズマ処理装置を構成するに際し
ては、以下の要素を付加することができる。
In configuring each of the plasma processing apparatuses, the following elements can be added.

【0007】(1)前記電子ビーム源は、電子ビームの
ビーム径を絞る電界レンズを有し、前記電界レンズは単
一の電子ビームを発生してなり、前記減圧室内には前記
電界レンズを通過した電子ビームのビーム径を絞る磁界
レンズが配置されてなる。
(1) The electron beam source has an electric field lens for narrowing the beam diameter of the electron beam. The electric field lens generates a single electron beam, and passes through the electric field lens in the decompression chamber. And a magnetic field lens for reducing the beam diameter of the electron beam.

【0008】(2)前記電子ビーム源は、電子ビームの
ビーム径を絞る電界レンズを有し、前記電界レンズは単
一の電子ビームを発生してなり、前記減圧室を複数室備
え、前記各減圧室は互いに隣接して配置され、前記各減
圧室内には前記電界レンズを通過した電子ビームまたは
他の減圧室内を通過した電子ビームのビーム径を絞る磁
界レンズが配置されてなる。
(2) The electron beam source has an electric field lens for narrowing the beam diameter of the electron beam, the electric field lens generates a single electron beam, and has a plurality of decompression chambers. The decompression chambers are arranged adjacent to each other, and in each of the decompression chambers, a magnetic field lens for reducing the beam diameter of the electron beam passing through the electric field lens or the electron beam passing through another decompression chamber is disposed.

【0009】(3)前記電子ビームの照射に伴う前記試
料の帯電量を調整する帯電量調整手段と、前記処理室内
のプラズマに含まれる正イオンの前記試料への流入によ
る中和量を調整する中和量調整手段とを備えてなる。
(3) Charge amount adjusting means for adjusting the charge amount of the sample accompanying the irradiation of the electron beam, and adjusting the neutralization amount of positive ions contained in the plasma in the processing chamber by flowing into the sample. And a neutralization amount adjusting means.

【0010】(4)前記電子ビーム源は、ガスを導入し
て貯留する容器と、パルス信号に応答して前記容器内に
アーク放電を発生させるとともに熱電子を放出して前記
容器内にプラズマを生成する一対の電極と、前記一対の
電極間に印加するパルス信号のパルス幅とパルス間隔を
調整するパルス信号調整手段と、電圧の印加により前記
容器内から電子ビームを引き出す複数の引出電極と、前
記複数の引出電極間に印加する電圧を調整する電圧調整
手段とを備えてなり、前記反応室には、前記反応室のガ
ス圧を調整するガス圧調整手段が接続されてなる。
(4) The electron beam source comprises: a container for introducing and storing a gas; generating an arc discharge in the container in response to a pulse signal and emitting thermal electrons to generate plasma in the container. A pair of electrodes to be generated, pulse signal adjusting means for adjusting a pulse width and a pulse interval of a pulse signal applied between the pair of electrodes, and a plurality of extraction electrodes for extracting an electron beam from inside the container by applying a voltage, Voltage adjusting means for adjusting a voltage applied between the plurality of extraction electrodes, and a gas pressure adjusting means for adjusting a gas pressure of the reaction chamber is connected to the reaction chamber.

【0011】(5)前記反応室には、前記試料の周囲に
磁場を形成して前記反応室内のプラズマを前記試料の被
処理面側に閉じ込める磁性体が配置されてなる。
(5) The reaction chamber is provided with a magnetic material for forming a magnetic field around the sample and confining the plasma in the reaction chamber to the surface of the sample to be processed.

【0012】(6)前記ガスに少なくとも、SiF4
SiCl4 ,SiH4 ,MgCl3,SiBr4 ,MgB
3 ,AlCl3 ,PCl3 ,PBr3 ,PH3,Ti
Cl4,CrCl3 ,CuCl2 ,CCl4 ,Cu2Cl
2 ,GeCl4 ,AsCl3,AsH3 ,ZrF3 ,A
gCl,AgBr,InCl3 ,InBr3,SnC
4,NdCl3 ,LaCl3 ,CeCl3 ,PrCl
3 ,SmCl3 ,SmCl2,EuCl3 ,EuCl2
GdCl3 ,TbCl3 ,DyCl3 ,HoCl3 ,E
rCl3 ,TmCl3 ,YbCl3 ,LuCl3 ,CO
2 ,B26、GeH4,SiI4 ,AsO3 ,Si34
CH4 ,O2 ,N2 ,N2O,Si(OCH3)3,Si2
6 ,Si(OC25)4 ,Si(OC37)4,Si(OC4
9)4,Si38,SiF(OC25)3,SiH22,S
iH2Cl2 ,SiHCl3 ,SiI4 の何れかを用い
る。
(6) At least SiF 4 ,
SiCl 4 , SiH 4 , MgCl 3 , SiBr 4 , MgB
r 3 , AlCl 3 , PCl 3 , PBr 3 , PH 3 , Ti
Cl 4 , CrCl 3 , CuCl 2 , CCl 4 , Cu 2 Cl
2 , GeCl 4 , AsCl 3 , AsH 3 , ZrF 3 , A
gCl, AgBr, InCl 3 , InBr 3 , SnC
l 4, NdCl 3, LaCl 3 , CeCl 3, PrCl
3 , SmCl 3 , SmCl 2 , EuCl 3 , EuCl 2 ,
GdCl 3 , TbCl 3 , DyCl 3 , HoCl 3 , E
rCl 3, TmCl 3, YbCl 3 , LuCl 3, CO
2, B 2 H 6, GeH 4, SiI 4, AsO 3, Si 3 N 4,
CH 4 , O 2 , N 2 , N 2 O, Si (OCH 3 ) 3 , Si 2 H
6 , Si (OC 2 H 5 ) 4 , Si (OC 3 H 7 ) 4 , Si (OC 4
H 9 ) 4 , Si 3 H 8 , SiF (OC 2 H 5 ) 3 , SiH 2 F 2 , S
One of iH 2 Cl 2 , SiHCl 3 and SiI 4 is used.

【0013】(7)基板上の試料への処理工程を、チャ
ンバー内壁がSiコートされたチャンバー内で行う。
(7) The step of processing the sample on the substrate is performed in a chamber in which the inner wall of the chamber is coated with Si.

【0014】前記した手段によれば、電子ビーム源と反
応室とが分離手段あるいは減圧室によって分離されてい
るので、処理用のガスの存在する反応室のガス圧を、例
えば、成膜,エッチング,酸化,窒化などのプラズマ処
理に最適な任意のガス圧に設定することができる。試料
を処理するためのガスの圧力に対する制約をなくすこと
により、ガスの分解による低分子活性種の密度を発生さ
せることにより化学反応を促進させて試料の純度を向上
するに好適な薄膜処理工向上させ膜の純度を向上するこ
とができる。例えば、SiF4 ガスによるSi膜の形成
において、活性種はSi+ ,SiF+ ,SiF2 +,Si
3 +等が生成するが、Si+ ,SiF+生成比が高くな
り活性度が向上するため、形成するSi膜への不純物取
り込み量が減少する。また、この方法により、膜表面の
平坦性、或いは連続成膜時の多層膜界面の平坦性が向上
する。処理ガスを変更することで、液晶素子,半導体素
子,太陽電池素子等に用いられる、半導体膜,n型又は
p型にドーピングされた半導体膜,絶縁膜,電極膜等を
連続成膜可能である。また、チャンバー内壁がSiコー
トされたチャンバー内で基板上の試料の処理を行うこと
で、不純物に影響されやすいSi半導体素子への不純物
混入量が安定し、安定した電気特性のSi半導体素子の
形成が可能となる。また、電子ビームの照射に伴う試料
の帯電量を調整するとともに反応室内のプラズマに含ま
れる正イオンの試料への流入による中和量を調整するこ
とで、試料の電位を制御することができ、試料の表面に
電子ビームに起因する帯電が生じて放電破壊が生じるの
を未然に防止することが可能になる。さらに、反応室に
配置された磁性体の磁場により、反応室内のプラズマを
試料の被処理面側に閉じ込めることで、試料表面のプラ
ズマ密度を高めて電子ビームによる帯電を減らすことが
できる。
According to the above-mentioned means, since the electron beam source and the reaction chamber are separated by the separation means or the decompression chamber, the gas pressure in the reaction chamber where the processing gas is present is reduced, for example, by film formation, etching, etc. It can be set to any gas pressure that is optimal for plasma processing such as oxidation, nitriding, and the like. Eliminating restrictions on the gas pressure for processing the sample, generating a density of low-molecular-weight active species by decomposing the gas, promoting a chemical reaction, and improving the thin film processing process suitable for improving the purity of the sample. This can improve the purity of the film. For example, in the formation of a Si film using SiF 4 gas, active species are Si + , SiF + , SiF 2 + , Si
Although F 3 + and the like are generated, the production ratio of Si + and SiF + is increased and the activity is improved, so that the amount of impurities taken into the formed Si film is reduced. Further, according to this method, the flatness of the film surface or the flatness of the multilayer film interface during continuous film formation is improved. By changing the processing gas, a semiconductor film, an n-type or p-type doped semiconductor film, an insulating film, an electrode film, and the like used for a liquid crystal element, a semiconductor element, a solar cell element, and the like can be continuously formed. . Further, by processing the sample on the substrate in a chamber in which the inner wall of the chamber is coated with Si, the amount of impurities mixed into the Si semiconductor element, which is easily affected by impurities, is stabilized, and a Si semiconductor element having stable electric characteristics is formed. Becomes possible. In addition, the potential of the sample can be controlled by adjusting the charge amount of the sample accompanying the irradiation of the electron beam and adjusting the neutralization amount due to the inflow of the positive ions contained in the plasma in the reaction chamber into the sample, It is possible to prevent the occurrence of charge caused by the electron beam on the surface of the sample and the occurrence of discharge breakdown beforehand. Furthermore, by confining the plasma in the reaction chamber to the surface of the sample to be processed by the magnetic field of the magnetic substance placed in the reaction chamber, the plasma density on the sample surface can be increased and the charge by the electron beam can be reduced.

【0015】[0015]

【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0016】(実施例1)図1は本発明の薄膜処理工程
の一実施形態を行うプラズマ処理装置の縦断面図であ
る。図1において、プラズマ処理装置は、プラズマ化学
気相成長装置として、電子ビーム源10,減圧室12,
反応室14を備えて構成されており、反応室14上に減
圧室12を介して電子ビーム源10が配置されている。
電子ビーム源10は、プラズマ生成室を構成する容器1
6を備えており、容器16は、軸方向の一端が閉塞さ
れ、他端が開口された箱型形状に形成されている。この
容器16の上部側にはガス導入口18が形成されてお
り、このガス導入口18から容器16内にヘリウムガス
あるいは水素ガスが導入されるようになっている。ガス
導入口18の両側の壁には複数の絶縁材20が壁を貫通
した状態で固定されており、各絶縁材20には、タング
ステンからなるカソード(マイナスの電極)22が挿入
されている。各カソード22は熱フィラメントとしてマ
イナスの直流電源に接続されており、各カソード22か
らは熱電子が放出されるようになっている。また容器1
6の内壁面にはアノード(プラスの電極)24が設けら
れており、このアノード24はプラスの直流電源に接続
されている。そしてアノード24とカソード22との間
に直流電源から直流電圧が印加されると、各電極間にア
ーク放電が発生し、容器16内に単一のプラズマが形成
されるようになっている。また容器16の外周側には磁
性体として複数の永久磁石26が配置されている。各永
久磁石26はN極とS極が交互になるように、すなわ
ち、相隣接する他の永久磁石26の磁極が互いに異なる
ように並べられ、各永久磁石26によって多極磁界が形
成されるようになっている。そしてこの多極磁界によっ
て、容器16内に形成された単一のプラズマが容器16
内に閉じ込められるようになっている。一方、容器16
の開口端側には複数の引出電極28,30が互いに離れ
て、例えば、1〜5mm程度の絶縁距離を保って配置され
ている。引出電極28はマイナスの直流電源に接続さ
れ、引出電極30は接地されており、各引出電極28,
30には複数の引出電極孔32が形成されている。引出
電極孔32は、例えば、直径が3mmのものが300個形
成されている。そして容器16内にプラズマが生成され
た状態で、引出電極28,30間に直流電圧が印加され
ると、プラズマから電子ビーム34が引き出されるよう
になっている。この場合、各引出電極孔32から電子ビ
ーム34が引き出されることにより、容器16内のプラ
ズマから300本の電子ビーム34が引き出されること
になる。引き出される電子ビーム34のエネルギーは、
例えば、約1keVであり、300本の電子ビーム34
によって1000mAの出力電子ビーム量を有する電子ビー
ム34が減圧室12内に引き出される。減圧室12は、
電子ビーム源10と反応室14との間に配置されて両者
を分離するとともに電子ビーム源10からの電子ビーム
34を反応室14に導く電子ビーム伝送路を形成する分
離手段として、直方体形状に形成されており、排気口3
6が真空ポンプに接続されている。すなわち減圧室12
は、反応室14のガス圧よりも圧力が低い空間部とし
て、真空ポンプにより、反応室14のガス圧の1/10
程度に圧力が保たれている。また減圧室12と反応室1
4との境界となる隔壁38には直径3mmの電子ビーム通
過孔40が300個形成されており、300本の電子ビー
ム34が各電子ビーム通過孔40を介して反応室14に
導入されるようになっている。また、隔壁38に各電子
ビーム通過孔40を形成するに際しては、機械加工によ
って形成することも可能であるが、反応室14と減圧室
12との差圧を大きくすることで、真空ポンプの負担を
小さくするためには、隔壁38に直径1mm以下の孔を3
00個開けることが望ましい。しかし、300本の電子
ビーム34を全て偏芯させずに確実に各電子ビーム通過
孔40を通過させることは機械加工によるアライメント
では困難である。そこで、本実施形態においては、反応
室14,減圧室12,電子ビーム源10を組み立てた
後、平板上の隔壁38に向けて、電子ビーム源10から
の電子ビーム34を照射し、電子ビーム34によって電
子ビーム通過孔40を穿孔することとしている。この方
法を採用することで、電子ビーム通過孔40の直径を電
子ビーム34のビーム径とほぼ同じにすることができる
とともに、電子ビーム34の偏芯をゼロにすることがで
きる。
(Example 1) FIG. 1 is a longitudinal sectional view of a plasma processing apparatus for performing one embodiment of a thin film processing step of the present invention. In FIG. 1, the plasma processing apparatus is an electron beam source 10, a decompression chamber 12,
The electron beam source 10 is disposed on the reaction chamber 14 via the decompression chamber 12.
The electron beam source 10 is a container 1 forming a plasma generation chamber.
The container 16 is formed in a box-like shape with one end closed in the axial direction and the other end opened. A gas inlet 18 is formed on the upper side of the container 16, and helium gas or hydrogen gas is introduced into the container 16 from the gas inlet 18. A plurality of insulating materials 20 are fixed to the walls on both sides of the gas inlet 18 in a state penetrating the walls, and a cathode (negative electrode) 22 made of tungsten is inserted into each insulating material 20. Each cathode 22 is connected as a hot filament to a negative DC power supply, and each cathode 22 emits thermoelectrons. Container 1
An anode (positive electrode) 24 is provided on the inner wall surface of 6, and this anode 24 is connected to a positive DC power supply. When a DC voltage is applied between the anode 24 and the cathode 22 from a DC power supply, an arc discharge occurs between the electrodes, and a single plasma is formed in the container 16. A plurality of permanent magnets 26 are arranged on the outer peripheral side of the container 16 as a magnetic material. Each permanent magnet 26 is arranged so that the N pole and the S pole are alternated, that is, the magnetic poles of the other adjacent permanent magnets 26 are different from each other, and a multipolar magnetic field is formed by each permanent magnet 26. It has become. By this multi-pole magnetic field, a single plasma formed in the container 16 is
It is designed to be confined inside. On the other hand, the container 16
A plurality of extraction electrodes 28 and 30 are arranged on the opening end side of the opening and spaced apart from each other, for example, with an insulation distance of about 1 to 5 mm. The extraction electrode 28 is connected to a negative DC power source, and the extraction electrode 30 is grounded.
A plurality of extraction electrode holes 32 are formed in 30. For example, 300 extraction electrode holes 32 having a diameter of 3 mm are formed. When a DC voltage is applied between the extraction electrodes 28 and 30 in a state where the plasma is generated in the container 16, the electron beam 34 is extracted from the plasma. In this case, by extracting the electron beam 34 from each extraction electrode hole 32, 300 electron beams 34 are extracted from the plasma in the container 16. The energy of the extracted electron beam 34 is
For example, about 1 keV, 300 electron beams 34
As a result, an electron beam 34 having an output electron beam amount of 1000 mA is extracted into the decompression chamber 12. The decompression chamber 12
As a separating means which is disposed between the electron beam source 10 and the reaction chamber 14 to separate them and form an electron beam transmission path for guiding the electron beam 34 from the electron beam source 10 to the reaction chamber 14, it is formed in a rectangular parallelepiped shape. Exhaust port 3
6 is connected to a vacuum pump. That is, the decompression chamber 12
Is defined as a space having a pressure lower than the gas pressure of the reaction chamber 14 by a vacuum pump,
Pressure is maintained to a certain degree. The decompression chamber 12 and the reaction chamber 1
The partition wall 38, which is a boundary with 4, has 300 electron beam passage holes 40 having a diameter of 3 mm, and 300 electron beams 34 are introduced into the reaction chamber 14 through each electron beam passage hole 40. It has become. Further, when forming each electron beam passage hole 40 in the partition wall 38, it is possible to form the electron beam passage hole 40 by mechanical processing. However, by increasing the differential pressure between the reaction chamber 14 and the decompression chamber 12, the load on the vacuum pump is increased. In order to reduce the size, three holes with a diameter of 1 mm or less
It is desirable to open 00 pieces. However, it is difficult to ensure that all of the 300 electron beams 34 pass through the respective electron beam passage holes 40 without being decentered by alignment by machining. Therefore, in the present embodiment, after assembling the reaction chamber 14, the decompression chamber 12, and the electron beam source 10, the electron beam 34 from the electron beam source 10 is irradiated to the partition 38 on the flat plate. Is used to form the electron beam passage hole 40. By employing this method, the diameter of the electron beam passage hole 40 can be made substantially the same as the beam diameter of the electron beam 34, and the eccentricity of the electron beam 34 can be made zero.

【0017】一方、反応室14は、高さ50cm,横80
cm,奥行き80cmの直方体の部屋として構成されてお
り、反応室14の底部側にはガス導入口42と排気口4
4が形成されている。そして反応室14内には、ガス導
入口42から、処理ガスとして、例えば四フッ化シリコ
ンガスを用いたときには、基板48に成膜処理が施され
る。すなわち基板48を成膜に最適な温度に加熱するこ
とで、プラズマで分解された材料、例えば、Siの薄膜
を基板48上に成長させることができる。反応室14内
のガスの一部は排気口44から排出されるようになって
いる。この排気口44は真空ポンプに接続されており、
真空ポンプの作動により、反応室14内のガス圧は、例
えば、1〜10Pa程度に維持されるようになってい
る。また反応室14のほぼ中央部には基板ホルダ46が
固定されており、基板48とともにガスが収納された反
応室14内にガスが満たされ、この雰囲気中に300本
の電子ビーム34が導入されると、ガスが電離しプラズ
マ50が生成され、このプラズマ50によって基板48
にSiの薄膜が形成される。プラズマに含まれる活性種
Si+ ,SiF+ ,SiF2 +,SiF3 +の比は6:1
5:2:1であり、Si+,SiF+ 生成比が高い結果と
なった。表1に、基板温度を20,200,400℃と
した場合のSi膜の構造,結晶性,電界効果移動度を調
べた結果を示す。
On the other hand, the reaction chamber 14 is 50 cm high and 80 cm wide.
The reaction chamber 14 has a gas inlet 42 and an exhaust port 4 at the bottom of the reaction chamber 14.
4 are formed. In the reaction chamber 14, when, for example, silicon tetrafluoride gas is used as a processing gas from the gas inlet 42, a film is formed on the substrate 48. That is, by heating the substrate 48 to a temperature optimal for film formation, a thin film of a material decomposed by plasma, for example, Si can be grown on the substrate 48. Part of the gas in the reaction chamber 14 is exhausted from the exhaust port 44. This exhaust port 44 is connected to a vacuum pump,
By operating the vacuum pump, the gas pressure in the reaction chamber 14 is maintained at, for example, about 1 to 10 Pa. A substrate holder 46 is fixed substantially at the center of the reaction chamber 14, and the reaction chamber 14 containing the gas together with the substrate 48 is filled with the gas, and 300 electron beams 34 are introduced into this atmosphere. Then, the gas is ionized and plasma 50 is generated.
A thin film of Si is formed. The ratio of active species Si + , SiF + , SiF 2 + , and SiF 3 + contained in the plasma is 6: 1.
5: 2: 1, resulting in a high generation ratio of Si + and SiF + . Table 1 shows the results of examining the structure, crystallinity, and field-effect mobility of the Si film when the substrate temperature was set at 20, 200, and 400 ° C.

【0018】[0018]

【表1】 [Table 1]

【0019】これらのSi膜の組成分析を2次イオン質
量分析(SIMS)により行った。その結果、膜の形成
条件に依らず以下のような結果が得られた。Si+,S
iO+が検出され、SiO+ は厚さ約1nの表面酸化層
によるものであり、膜内部の酸素含有量は6×1017cm
-3であった。検出された他の微量元素は炭素,窒素,フ
ッ素,水素で、その含有量はそれぞれ、5×1017c
m-3,3×1017cm-3,7×1017cm-3,7×1017cm
-3であり、各不純物含有量が7×1017cm-3以下という
高純度なSi膜が形成された。ナトリウム,塩素は検出
限界である。膜表面の断面TEM像の観察から、表面酸
化膜と内部のSi膜との界面は、数原子層でSi膜から
表面酸化層に変化しており、良好なSi酸化膜/Siの
界面が形成された。成膜後にガス導入孔42から酸素ガ
スを導入し、積極的にSi膜の表面を酸化した試料につ
いての、断面TEM像を観察から、表面酸化膜と内部の
Si膜との界面は、同様に数原子層でSi膜から表面酸
化層に変化しており、表面酸化層の膜厚が増加している
ことがわかった。これは、酸素ガス処理をした膜のSIMS
測定で、表面でのSiO+ 検出結果の増加と一致する。
Si酸化膜/Siの界面は半導体素子の電機特性の安定
性に、特にメタル/酸化物/半導体(MOS)構造,相
補型MOS(CMOS)構造素子において重要である。
これらの理想的Si酸化膜/Si界面を持つSi酸化
膜、或いは理想的Si酸化膜/Si膜は、この上層への
プラズマCVD法によるSiO2 膜形成の下地膜として
も有効である。また、表1の基板温度の低い場合のアモ
ルファス膜にエキシマレーザー、例えばXeClエキシ
マレーザー(波長308nm)を照射すれば、低いプロ
セス温度で高純度な多結晶Si膜を作製することも可能
である。
The composition analysis of these Si films was performed by secondary ion mass spectrometry (SIMS). As a result, the following results were obtained irrespective of the film forming conditions. Si + , S
iO + was detected, SiO + was due to a surface oxide layer having a thickness of about 1 n, and the oxygen content inside the film was 6 × 10 17 cm.
Was -3 . The other trace elements detected were carbon, nitrogen, fluorine and hydrogen, the content of which was 5 × 10 17 c
m −3 , 3 × 10 17 cm −3 , 7 × 10 17 cm −3 , 7 × 10 17 cm
-3 , and a high-purity Si film having an impurity content of 7 × 10 17 cm −3 or less was formed. Sodium and chlorine are the detection limits. From the observation of the cross-sectional TEM image of the film surface, the interface between the surface oxide film and the internal Si film has changed from a Si film to a surface oxide layer in several atomic layers, and a good Si oxide film / Si interface is formed. Was done. Observation of a cross-sectional TEM image of a sample in which an oxygen gas was introduced from the gas introduction hole 42 after the film formation and the surface of the Si film was positively oxidized, the interface between the surface oxide film and the internal Si film was similarly determined. In several atomic layers, the film changed from the Si film to the surface oxide layer, and it was found that the film thickness of the surface oxide layer increased. This is the SIMS of a film treated with oxygen gas.
Measurements are consistent with an increase in the result of the SiO + detection at the surface.
The Si oxide film / Si interface is important for the stability of the electrical characteristics of the semiconductor device, particularly in a metal / oxide / semiconductor (MOS) structure and complementary MOS (CMOS) structure device.
The ideal Si oxide film / Si oxide film having an ideal Si oxide film / Si interface or the ideal Si oxide film / Si film is also effective as a base film for forming an SiO 2 film thereon by a plasma CVD method. In addition, when an excimer laser, for example, a XeCl excimer laser (wavelength: 308 nm) is irradiated to the amorphous film having a low substrate temperature in Table 1, a high-purity polycrystalline Si film can be formed at a low process temperature.

【0020】また、窒素ガスが導入されればプラズマ5
0によって基板48上の薄膜に窒化処理が施される。さ
らに電子ビーム34を基板48に照射することで、アニ
ール効果を高めることができる。すなわち、電子ビーム
34が基板48に照射されると、電子ビーム34によっ
て基板48が加熱されるので、基板48の結晶性を高め
ることができる。また基板48に電子が帯電することを
利用して、プラズマ50に含まれる正のイオンを基板4
8に向けて加速させることができるとともに、基板48
上に帯電した電子を正のイオンで中和することもでき
る。また、基板ホルダ46に高周波電圧を印加し、ガス
として反応室14内にフッ素系や塩素系の化合物ガスを
導入すると、基板48に対して方向性のあるエッチング
処理を施すことができる。本実施形態によれば、電子ビ
ーム源10と反応室14との間に減圧室12を設け、電
子ビーム源10と反応室14とを減圧室12によって分
離するようにしたため、ガスの存在する反応室14内の
ガス圧をプラズマ処理に最適な任意のガス圧に設定する
ことができる。これによりガスの分解による低分子活性
種を発生させることにより化学反応を促進させて試料の
純度を向上させることができる。
If nitrogen gas is introduced, plasma 5
With 0, the thin film on the substrate 48 is subjected to a nitriding treatment. Further, by irradiating the substrate 48 with the electron beam 34, the annealing effect can be enhanced. That is, when the electron beam 34 irradiates the substrate 48, the substrate 48 is heated by the electron beam 34, so that the crystallinity of the substrate 48 can be improved. Further, by utilizing the fact that electrons are charged on the substrate 48, positive ions contained in the plasma 50 are
8 and the substrate 48
The electrons charged above can also be neutralized with positive ions. When a high-frequency voltage is applied to the substrate holder 46 and a fluorine-based or chlorine-based compound gas is introduced into the reaction chamber 14 as a gas, a directional etching process can be performed on the substrate 48. According to the present embodiment, the decompression chamber 12 is provided between the electron beam source 10 and the reaction chamber 14, and the electron beam source 10 and the reaction chamber 14 are separated by the decompression chamber 12. The gas pressure in the chamber 14 can be set to an arbitrary gas pressure optimal for the plasma processing. Thereby, low molecular active species are generated by gas decomposition, thereby promoting the chemical reaction and improving the purity of the sample.

【0021】(実施例2)次に本発明の第2実施形態を
図2にしたがって説明する。本実施形態は、図1に示す
熱フィラメント方式の代わりに、マイクロ波方式による
電子ビーム源52を用いたものであり、他の構成は図1
と同様であるので、電子ビーム源52の構成についての
み説明する。電子ビーム源52は、カソード22の代わ
りに、容器16の上部側に、マイクロ波導波管54が接
続されて構成されている。このマイクロ波導波管54に
は、マイクロ波電源(図示省略)からマイクロ波が導入
されるようになっており、容器16内に導入された水素
ガスあるいはヘリウムガスにマイクロ波が照射されると
容器16内にプラズマが生成されるようになっている。
そしてこのプラズマは引出電極28,30によって電子
ビームとして減圧室12に引き出されるようになってい
る。本実施形態においても、マイクロ波を用いてプラズ
マを生成し、このプラズマから電子ビーム34を引き出
すことができるため、前記実施形態と同様に、電子ビー
ム源52と反応室14との間に減圧室12を設けること
で、反応室14内のガス圧を任意に設定することができ
る。
(Embodiment 2) Next, a second embodiment of the present invention will be described with reference to FIG. In the present embodiment, an electron beam source 52 based on a microwave system is used instead of the hot filament system shown in FIG.
Therefore, only the configuration of the electron beam source 52 will be described. The electron beam source 52 is configured such that a microwave waveguide 54 is connected to the upper side of the container 16 instead of the cathode 22. Microwaves are introduced into the microwave waveguide 54 from a microwave power supply (not shown). When the microwave is irradiated on the hydrogen gas or the helium gas introduced into the container 16, A plasma is generated in 16.
The plasma is extracted to the decompression chamber 12 as an electron beam by the extraction electrodes 28 and 30. Also in this embodiment, since the plasma can be generated by using the microwave and the electron beam 34 can be extracted from the plasma, the decompression chamber is provided between the electron beam source 52 and the reaction chamber 14 similarly to the above embodiment. By providing 12, the gas pressure in the reaction chamber 14 can be set arbitrarily.

【0022】(実施例3)次に、本発明の第3実施形態
を図3にしたがって説明する。本実施形態におけるプラ
ズマ処理装置は、電子ビーム源56,減圧室58,60
を備えて構成されており、処理室を構成する大気の中に
基板48,基板ホルダ46が配置されている。電子ビー
ム源56は、水素ガスあるいはヘリウムガスを収納する
容器62を備え、容器62の一端にはタングステンフィ
ラメント62が設けられ、容器62の他端には電界レン
ズ66が配置されている。この電子ビーム源56は、容
器62の内壁に設けられたアノード(図示省略)とフィ
ラメント64との間に直流電圧が印加されるとともに容
器62内に水素ガスあるいはヘリウムガスが導入される
ことにより、容器62内に単一のプラズマを生成し、引
出電極28,30と同一の機能を有する電界レンズ66
によってプラズマから単一の電子ビーム68を引き出す
とともに、電子ビーム68のビーム径を絞るように構成
されている。減圧室58,60は電子ビーム68を伝送
するための電子ビーム伝送路を形成する部屋として構成
されており、各減圧室58,60にはそれぞれ磁界レン
ズ70,72が電界レンズ66と同心条に配置されてい
る。各磁界レンズ70,72は、例えば、ソレノイドコ
イルで構成されており、ソレノイドコイルから発生する
磁場を電子ビーム68に与えて、電子ビーム68のビー
ム径を絞るように構成されている。そして電子ビーム6
8は、磁界レンズ70,72でビーム径が絞られた状態
で、ビーム通過孔74,76を通過して基板48上に照
射されるようになっている。なお電子ビーム孔74,7
6は減圧室58,60の隔壁78,80にそれぞれ電子
ビーム68を照射することで形成するようになってい
る。また各減圧室58,60はそれぞれ排気口82,8
4を介して真空ポンプに接続されており、各真空ポンプ
の作動により、減圧室58,60は指定のガス圧に維持
されている。
(Embodiment 3) Next, a third embodiment of the present invention will be described with reference to FIG. The plasma processing apparatus according to the present embodiment includes an electron beam source 56, decompression chambers 58 and 60.
The substrate 48 and the substrate holder 46 are arranged in the atmosphere constituting the processing chamber. The electron beam source 56 includes a container 62 for storing a hydrogen gas or a helium gas. A tungsten filament 62 is provided at one end of the container 62, and an electric field lens 66 is provided at the other end of the container 62. In the electron beam source 56, a DC voltage is applied between an anode (not shown) provided on the inner wall of the container 62 and the filament 64, and a hydrogen gas or a helium gas is introduced into the container 62. An electric field lens 66 that generates a single plasma in the container 62 and has the same function as the extraction electrodes 28 and 30
And a single electron beam 68 is extracted from the plasma, and the beam diameter of the electron beam 68 is reduced. The decompression chambers 58 and 60 are configured as rooms for forming an electron beam transmission path for transmitting the electron beam 68. In each of the decompression chambers 58 and 60, magnetic lenses 70 and 72 are concentric with the electric field lens 66, respectively. Are located. Each of the magnetic lenses 70 and 72 is formed of, for example, a solenoid coil, and is configured to apply a magnetic field generated from the solenoid coil to the electron beam 68 so as to reduce the beam diameter of the electron beam 68. And electron beam 6
Numeral 8 is applied to the substrate 48 through the beam passage holes 74 and 76 in a state where the beam diameter is narrowed by the magnetic lenses 70 and 72. The electron beam holes 74, 7
6 is formed by irradiating the partition walls 78, 80 of the decompression chambers 58, 60 with an electron beam 68, respectively. The decompression chambers 58 and 60 are provided with exhaust ports 82 and 8 respectively.
The vacuum pumps are connected to each other via a vacuum pump 4, and the vacuum pumps 58 and 60 are maintained at designated gas pressures by operating the vacuum pumps.

【0023】本実施形態において、減圧室58,60内
のガス圧を順次大気圧よりも低くすることで、基板48
を大気圧の雰囲気中で処理することができる。この場
合、単一の電子ビーム68を基板48上に照射している
ため、基板48を電子ビーム68と交差する方向に移動
させることで基板48の全面に渡って処理を施すことが
できる。なお、基板48が配置された領域のうちガスや
プラズマが満たされた領域は反応室と同一の機能を構成
することになる。本実施形態においては、電子ビーム6
8が基板48に照射されているため、アニール効果を高
めることができる。またプラズマに含まれるプラスイオ
ンが基板48に流入することで基板48に帯電した電荷
を中和することができ、基板48の帯電を防止すること
ができる。本実施形態においては、タングステンフィラ
メント64あるいはLaB6 (ランタン)を加熱して熱
電子を発生させ、この熱電子を直接引き出して電子ビー
ム68を生成することもできる。また、本実施形態にお
いては、減圧室として二つの減圧室58,60を設けて
いるため、多段の差動排気で真空ポンプの負担を軽減す
ることができる。
In this embodiment, the gas pressure in the decompression chambers 58 and 60 is successively made lower than the atmospheric pressure, so that the substrate 48
Can be treated in an atmosphere at atmospheric pressure. In this case, since the single electron beam 68 is irradiated on the substrate 48, the processing can be performed over the entire surface of the substrate 48 by moving the substrate 48 in a direction crossing the electron beam 68. Note that, of the region where the substrate 48 is arranged, the region filled with gas or plasma has the same function as the reaction chamber. In the present embodiment, the electron beam 6
Since the substrate 8 is irradiated with 8, the annealing effect can be enhanced. In addition, since the positive ions included in the plasma flow into the substrate 48, the electric charges charged on the substrate 48 can be neutralized, and the charging of the substrate 48 can be prevented. In the present embodiment, the tungsten filament 64 or LaB 6 (lanthanum) may be heated to generate thermal electrons, and the thermal electrons may be directly extracted to generate the electron beam 68. Further, in the present embodiment, since the two decompression chambers 58 and 60 are provided as decompression chambers, the load on the vacuum pump can be reduced by multi-stage differential evacuation.

【0024】(実施例4)次に、本発明の第4実施形態
を図4にしたがって説明する。本実施形態は、電子ビー
ム源として、パルス電子ビーム源86を用い、パルス電
子ビーム源86から単一または300本のパルス電子ビ
ーム88を発生させるとともに、基板48の背面側に、
複数の永久磁石90を相対向させて配置し、各永久磁石
90によってマグネトロン磁場92を形成し、反応室1
4内のプラズマを基板48の被処理面側(表面側)に閉
じ込めるようにしたものである。パルス電子ビーム源8
6は、単一のパルス電子ビーム88を発生するときには
電子ビーム源56を用い、複数のパルス電子ビーム88
を発生させるときには電子ビーム源10を用いて構成す
ることができる。この場合、電界レンズまたはアノード
24とカソード22間に100〜200V程度のパルス
信号を周期的に印加し、周期的にパルスアーク放電を発
生させる。そしてパルス信号を発生するパルス信号発生
器のパルス幅とパルス間隔をパルス信号発生器のパルス
信号調整手段によって調整する。すなわち、電界レンズ
66やアノード24,カソード22に印加されるパルス
信号の印加時間はパルス電子ビーム88のパルス幅にな
り、あるパルス信号の印加時間と次のパルス信号の印加
時間の間隔はパルス電子ビーム88のパルス間隔になる
ため、パルス信号発生器から発生するパルス信号のパル
ス幅とパルス信号の発生間隔を、例えば、電源の入り切
りのタイミングや電源オン時間等で調整する。また、電
界レンズ66またはアノード24とカソード22に印加
するパルス信号の電圧を調整することで、パルス電子ビ
ーム88のエネルギーを調整する。例えば、2枚の電極
間に約1kVの電圧を印加することにより、約1keV
のエネルギーで、300本のパルス電子ビーム88によ
って1000mAの出力パルス電子ビーム量を有するパ
ルス電子ビームとして引き出すことができる。さらに、
反応室14内にガスを流入するときのガス流量をニード
ル弁(図示省略)により調整するとともに、反応室14
内のガスを排出する排気系に設けられたゲートバルブ
(図示省略)の開閉の程度を調整することで、反応室1
4内のガス圧を調整する。本実施形態において、反応室
14内の圧力を大気圧よりも減圧することができるとと
もに、マグネトロン磁場92により基板48表面のプラ
ズマ密度を高めてパルス電子ビーム88による帯電を減
らすことができる。また、本実施形態においては、パル
ス電子ビーム88のエネルギーとパルス幅およびパルス
間隔を調整するとともに、反応室14内のガス圧を調整
して基板48の帯電量と反応室14内のプラズマに含ま
れる正イオンの基板48への流入による中和量を調整し
て基板48の電位を制御することができるため、基板4
8の表面にパルス電子ビーム88が照射されることに起
因して帯電が生じ、この帯電に伴って放電破壊が発生す
るのを防止することができる。また、前記各実施形態に
おいては、反応室と減圧室を有するものについて述べた
が、ガス圧の低い条件下では、反応室14と減圧室12
を同一の部屋にすることも可能である。
(Embodiment 4) Next, a fourth embodiment of the present invention will be described with reference to FIG. In this embodiment, a pulsed electron beam source 86 is used as an electron beam source, and a single or 300 pulsed electron beams 88 are generated from the pulsed electron beam source 86, and on the back side of the substrate 48,
A plurality of permanent magnets 90 are arranged so as to face each other, and a magnetron magnetic field 92 is formed by each of the permanent magnets 90.
4 is confined on the processing surface side (front surface side) of the substrate 48. Pulsed electron beam source 8
6 uses the electron beam source 56 when generating a single pulsed electron beam 88, and
Is generated using the electron beam source 10. In this case, a pulse signal of about 100 to 200 V is periodically applied between the electric field lens or the anode 24 and the cathode 22 to periodically generate a pulse arc discharge. Then, the pulse width and the pulse interval of the pulse signal generator for generating the pulse signal are adjusted by the pulse signal adjusting means of the pulse signal generator. That is, the application time of the pulse signal applied to the electric field lens 66, the anode 24, and the cathode 22 becomes the pulse width of the pulse electron beam 88, and the interval between the application time of one pulse signal and the application time of the next pulse signal is the pulse electron beam. Since the pulse interval of the beam 88 is used, the pulse width of the pulse signal generated from the pulse signal generator and the pulse signal generation interval are adjusted by, for example, the power-on / off timing and the power-on time. The energy of the pulsed electron beam 88 is adjusted by adjusting the voltage of the pulse signal applied to the electric field lens 66 or the anode 24 and the cathode 22. For example, by applying a voltage of about 1 kV between two electrodes, about 1 keV
With this energy, a pulsed electron beam having an output pulsed electron beam amount of 1000 mA can be extracted by 300 pulsed electron beams 88. further,
The gas flow rate when gas flows into the reaction chamber 14 is adjusted by a needle valve (not shown),
By adjusting the degree of opening and closing of a gate valve (not shown) provided in an exhaust system that discharges gas in the reaction chamber 1,
Adjust the gas pressure in 4. In the present embodiment, the pressure in the reaction chamber 14 can be reduced below the atmospheric pressure, and the plasma density on the surface of the substrate 48 can be increased by the magnetron magnetic field 92 to reduce charging by the pulsed electron beam 88. In this embodiment, the energy of the pulsed electron beam 88, the pulse width, and the pulse interval are adjusted, and the gas pressure in the reaction chamber 14 is adjusted to include the charge amount of the substrate 48 and the plasma in the reaction chamber 14. Since the potential of the substrate 48 can be controlled by adjusting the amount of neutralization of the positive ions flowing into the substrate 48,
Irradiation with the pulsed electron beam 88 on the surface of the substrate 8 causes charging, and it is possible to prevent the occurrence of discharge breakdown due to the charging. In each of the above embodiments, the case where the reaction chamber and the decompression chamber are provided has been described.
Can be in the same room.

【0025】(実施例5)図5は、実施例1から6の方
法で作製したSi膜を用いて周辺駆動回路とTFTアクテ
ィブマトリックスを同一基板上に集積した、表示装置全
体の等価回路である。画素部150およびTFT151
と、これを駆動する垂直走査回路153,一走査線分の
ビデオ信号を複数のブロックに分割して時分割的に供給
するための水平走査回路154,ビデオ信号Dataを供
給するデータ信号線Vdr1,Vdg1,Vdb1,…、ビデオ信
号を分割ブロック毎に画素部へ供給するスイッチマトリ
ックス回路155および、ゲート配線156,ドレーン
配線157からなる。図6および図7に本実施例のTF
Tアクティブマトリックス部の単位画素の平面図および
断面図を示す。図13中A−A′で示した点線部での断
面構造が図7に対応する。アクティブマトリックスはガ
ラス基板上に形成したゲート配線156と、これに交差
するように形成されたドレーン電極157と、これらの
電極の交差部付近に形成されたTFT151と、前記T
FTのソース電極158に保護絶縁膜159に設けたコ
ンタクトホール160と介して接続された画素電極16
1とから構成される。画素電極161の他端は保護絶縁
膜に設けたコンタクトホール160と介して容量電極1
62に接続され、容量電極162は隣接するゲート電極
86との間で付加容量を形成している。A−A′断面は
下から、ガラス基板168,バッファ層169,真性半
導体層100,低抵抗n型半導体層102,高抵抗n型
半導体層103,ゲート絶縁膜104,スルーホール部
105,ソース電極158,ドレーン配線157,層間
絶縁膜106,コンタクトホール160,第一のゲート電極
107,第二のゲート電極108からなる。図8は、液
晶表示装置の駆動回路に使用される、本発明の工程で形
成したSi膜を適用したCMOS型薄膜トランジスタ(TF
T)の断面図である。図中左側はCMOS周辺駆動回路
のn型TFTを、右側はCMOS駆動回路に用いられる
p型TFTを示す。TFTはガラス基板110上に形成
されたバッファ絶縁膜111の上に形成されている。バ
ッファ層111はSiO2 膜であり、ガラス基板110
からの不純物の拡散を防止する役割を持つ。バッファ絶
縁膜111上に真性多結晶Si(poly−Si)膜120が
形成され、その真性poly−Si膜120に一対の高抵抗
のn型poly−Si層121および一対の高抵抗p型poly
−Si層122が接している。さらにこれら一対の高抵
抗poly−Si層121,122のそれぞれに低抵抗のn
型poly−Si層123およびp型poly−Si層124が
接している。これら一連のpoly−Si層の上にはSiO
2 からなるゲート絶縁膜125を介して、Alからなる
第1のゲート配線126が形成されており、この第1の
ゲート配線を被覆するようにNbからなる第2のゲート
電極127が形成されている。上記部材全部を被覆する
ようにSiO2 からなる層間絶縁膜128が形成され、
層間絶縁膜に設けたコンタクトホールを介してドレイン
電極およびソース電極130が前記低抵抗n型poly−S
i層123、に接続されている。素子全体はSi34
らなる保護絶縁膜131によって被覆されている。前記
一対の高抵抗poly−Si層121あるいは122は第1
のゲート配線126のパターンに対して自己整合的に形
成されている。即ち、真性poly−Si層120と高抵抗
poly−Si層121あるいは122の境界と第1のゲー
ト電極126のパターン端の位置が一致している。ま
た、前記第2のゲート電極127の一部と前記高抵抗po
ly−Si層121,122の一部はゲート絶縁膜を介して
重畳されている。このように、ゲート電極の一部と高抵
抗poly−Si層121、121の一部を重畳し高抵抗po
ly−Si層121,122の抵抗をゲート電極により低
下させることにより高抵抗poly−Si層121,1
22の横方向電界を緩和し素子の信頼性が向上する。ま
た、本実施例では第1のゲート電極126に抵抗の低い
Alを用いたので、配線抵抗に起因する信号遅延を小さ
くでき表示装置の大面積化,高精細化を達成できる。さ
らに、Alを高融点金属であるNbで被覆することによ
り、熱処理工程によるAlのヒロック成長を抑制できる
ので上層配線との短絡不良を防止できる効果がある。本
実施例では、実施例1から4に示した方法で形成した高
純度なSi膜,酸化Si膜を用いた。TFTの基本的特
性である電界効果移動度,フラットバンド電圧,しきい
値電圧を求めた。電界効果移動度は真性シリコンの結晶
性を反映し大きい程よく、フラットバンド電圧は絶縁膜
中の不純物による固定電荷量と関係し小さい程よく、し
きい値電圧はトランジスタの動作電圧を示し低い程よ
い。電界効果移動度,フラットバンド電圧,しきい値電
圧は、それぞれ272cm2/Vs,1.2V,0.8Vであ
り、高純度な膜により非常に良好なデバイス特性が得ら
れていることがわかる。図9は、液晶表示装置の駆動回
路に使用される、本発明の工程で形成したSi膜を適用
したCMOS型薄膜トランジスタ(TFT)の別の例の
断面図である。本実施例は前記第1の実施例とほぼ同様
な構成を有するが、第2のゲート電極127が第1のゲ
ート電極126の側面にのみ形成され、側面でコンタク
トしている点が第1の実施例とは異なる。また、本実施
例では第1のゲート電極にNbを第2のゲート電極にN
bNを用いた。このような、側面にのみ電極を形成する
ことは、基板全面にNbNを形成後、これを異方性の強
いリアクティブイオンエッチング法によりエッチングす
ることにより達成される。機能的には第2のゲート電極
127は第1のゲート電極126に接続されている点
は、第1の実施例と同様であるので同様に高抵抗poly−
Si層121,122内の横方向電界を緩和し素子の信
頼性が向上する効果がある。また、本実施例の構造では
第2のゲート電極127を加工するためのホトレジスト
形成工程が不要である。アルカリ金属等の不純物はTF
T特性に悪影響を及ぼすが、特に液晶表示装置の製造に
おいてはガラス基板が大きいため、基板の洗浄不足等で
基板表面に付着した不純物が素子部に拡散混入し易い。
酸化シリコン膜の密度が約2.3 であるのに対し、窒化
シリコン膜の密度は約3.0 であり、この緻密な窒化シ
リコン膜を下地層に用いれば、ガラス基板からの不純物
の拡散が防止できる。下地層の構成は、窒化シリコン膜
単層,酸化シリコン膜上層/窒化シリコン膜下層,窒化
シリコン膜上層/酸化シリコン膜下層,窒化シリコン膜
上層/酸化シリコン膜中間層/窒化シリコン膜下層とで
きる。図10,図11はそれぞれ窒化シリコン膜上層2
00/酸化シリコン膜下層201,窒化シリコン膜上層
202/酸化シリコン膜中間層203/窒化シリコン膜
下層204の場合の素子断面である。上述のように、こ
れらの膜は高純度な膜で構成され、界面も良好な多層構
造を有する。
(Embodiment 5) FIG. 5 is an equivalent circuit of an entire display device in which a peripheral driving circuit and a TFT active matrix are integrated on the same substrate using the Si films produced by the methods of Embodiments 1 to 6. . Pixel unit 150 and TFT 151
And a vertical scanning circuit 153 for driving the video signal, a horizontal scanning circuit 154 for dividing a video signal for one scanning line into a plurality of blocks and supplying them in a time-division manner, and a data signal line Vdr1 for supplying a video signal Data. , Vdg1, Vdb1,..., A switch matrix circuit 155 for supplying a video signal to the pixel unit for each divided block, a gate wiring 156, and a drain wiring 157. FIGS. 6 and 7 show the TF of the present embodiment.
2A and 2B are a plan view and a sectional view of a unit pixel of a T active matrix section. The cross-sectional structure taken along the dotted line AA 'in FIG. 13 corresponds to FIG. The active matrix includes a gate wiring 156 formed on a glass substrate, a drain electrode 157 formed to intersect the gate wiring 156, a TFT 151 formed near an intersection of these electrodes,
The pixel electrode 16 connected to the source electrode 158 of the FT via the contact hole 160 provided in the protective insulating film 159
And 1. The other end of the pixel electrode 161 is connected to the capacitor electrode 1 through a contact hole 160 provided in the protective insulating film.
The capacitor electrode 162 forms an additional capacitance with the adjacent gate electrode 86. AA 'cross section is from the bottom, from the bottom, a glass substrate 168, a buffer layer 169, an intrinsic semiconductor layer 100, a low-resistance n-type semiconductor layer 102, a high-resistance n-type semiconductor layer 103, a gate insulating film 104, a through-hole portion 105, and a source electrode. 158, a drain wiring 157, an interlayer insulating film 106, a contact hole 160, a first gate electrode 107, and a second gate electrode 108. FIG. 8 shows a CMOS thin film transistor (TF) to which a Si film formed in the process of the present invention is applied, which is used for a driving circuit of a liquid crystal display device.
It is sectional drawing of T). In the figure, the left side shows the n-type TFT of the CMOS peripheral driving circuit, and the right side shows the p-type TFT used in the CMOS driving circuit. The TFT is formed on a buffer insulating film 111 formed on a glass substrate 110. The buffer layer 111 is an SiO 2 film, and the glass substrate 110
It has the role of preventing diffusion of impurities from the surface. An intrinsic polycrystalline Si (poly-Si) film 120 is formed on the buffer insulating film 111, and a pair of high-resistance n-type poly-Si layers 121 and a pair of high-resistance p-type poly are formed on the intrinsic poly-Si film 120.
-Si layer 122 is in contact. Further, each of the pair of high-resistance poly-Si layers 121 and 122 has a low-resistance n-type layer.
The type poly-Si layer 123 and the p-type poly-Si layer 124 are in contact. On top of these series of poly-Si layers is SiO
A first gate line 126 made of Al is formed via a gate insulating film 125 made of 2, and a second gate electrode 127 made of Nb is formed so as to cover the first gate line. I have. An interlayer insulating film 128 made of SiO 2 is formed so as to cover all the members,
The drain electrode and the source electrode 130 are connected to the low-resistance n-type poly-S through a contact hole provided in the interlayer insulating film.
i layer 123. The entire device is covered with a protective insulating film 131 made of Si 3 N 4 . The pair of high resistance poly-Si layers 121 or 122 is a first
Is formed in a self-aligned manner with respect to the pattern of the gate wiring 126. That is, the intrinsic poly-Si layer 120 and the high resistance
The boundary of the poly-Si layer 121 or 122 coincides with the position of the pattern end of the first gate electrode 126. Also, a part of the second gate electrode 127 and the high resistance po
Some of the ly-Si layers 121 and 122 overlap with a gate insulating film interposed therebetween. As described above, a part of the gate electrode and a part of the high-resistance poly-Si layers 121 and 121 are overlapped to form a high-resistance poly-Si layer 121.
By reducing the resistance of the ly-Si layers 121 and 122 by the gate electrode, the high-resistance poly-Si layers 121 and 1 are reduced.
22 reduces the lateral electric field and improves the reliability of the device. Further, in this embodiment, since Al having a low resistance is used for the first gate electrode 126, a signal delay caused by wiring resistance can be reduced, and a large-area and high-definition display device can be achieved. Furthermore, by coating Al with Nb, which is a high melting point metal, hillock growth of Al due to the heat treatment step can be suppressed, so that there is an effect that short circuit failure with the upper wiring can be prevented. In this embodiment, a high-purity Si film and a silicon oxide film formed by the methods shown in the first to fourth embodiments are used. The field effect mobility, flat band voltage, and threshold voltage, which are basic characteristics of the TFT, were obtained. The field-effect mobility reflects the crystallinity of intrinsic silicon, and is preferably as large as possible. The flat-band voltage is preferably as small as possible in relation to the fixed charge amount due to impurities in the insulating film, and the threshold voltage is as low as the operating voltage of the transistor. The field-effect mobility, the flat band voltage, and the threshold voltage were 272 cm 2 / Vs, 1.2 V, and 0.8 V, respectively, indicating that very good device characteristics were obtained by the high-purity film. . FIG. 9 is a cross-sectional view of another example of a CMOS thin film transistor (TFT) to which a Si film formed in the process of the present invention is applied, which is used for a driving circuit of a liquid crystal display device. This embodiment has substantially the same configuration as the first embodiment, except that the second gate electrode 127 is formed only on the side surface of the first gate electrode 126 and the first gate electrode 126 is in contact with the first side. Different from the embodiment. In this embodiment, Nb is used for the first gate electrode and Nb is used for the second gate electrode.
bN was used. Such formation of the electrodes only on the side surfaces is achieved by forming NbN on the entire surface of the substrate and then etching the NbN by reactive ion etching having a strong anisotropy. Functionally, the point that the second gate electrode 127 is connected to the first gate electrode 126 is the same as in the first embodiment.
This has the effect of reducing the lateral electric field in the Si layers 121 and 122 and improving the reliability of the device. Further, in the structure of this embodiment, a photoresist forming step for processing the second gate electrode 127 is unnecessary. Impurities such as alkali metals are TF
Although the T characteristics are adversely affected, particularly in the manufacture of a liquid crystal display device, since the glass substrate is large, impurities adhered to the substrate surface easily diffuse into the element portion due to insufficient cleaning of the substrate or the like.
The density of the silicon oxide film is about 2.3, while the density of the silicon nitride film is about 3.0. If this dense silicon nitride film is used as an underlayer, diffusion of impurities from the glass substrate can be prevented. Can be prevented. The underlayer may be composed of a single layer of a silicon nitride film, a silicon oxide film upper layer / a silicon nitride film lower layer, a silicon nitride film upper layer / a silicon oxide film lower layer, and a silicon nitride film upper layer / a silicon oxide film intermediate layer / a silicon nitride film lower layer. 10 and 11 show the upper layer 2 of the silicon nitride film, respectively.
FIG. 2 is a cross section of the element in the case of 00 / silicon oxide film lower layer 201, silicon nitride film upper layer 202 / silicon oxide film intermediate layer 203 / silicon nitride film lower layer 204. As described above, these films are composed of high-purity films, and have a multilayer structure with good interfaces.

【0026】[0026]

【発明の効果】以上説明したように、本発明の薄膜処理
工程によれば、電子ビーム源と処理室とが分離手段ある
いは減圧室によって分離されているので、処理用のガス
の存在する反応室のガス圧をプラズマ処理に最適な任意
のガス圧に設定することができ、ガスの分解による低分
子活性種を発生により化学反応を促進させて試料の純度
を向上させることができる。また、電子ビームの照射に
伴う試料の帯電量を調整するとともに処理室内のプラズ
マに含まれる正イオンの試料への流入による中和量を調
整することで、試料の電位を制御することができ、試料
の表面に電子ビームに起因する帯電が生じて放電破壊が
生じるのを未然に防止することが可能になる。
As described above, according to the thin film processing step of the present invention, since the electron beam source and the processing chamber are separated by the separation means or the decompression chamber, the reaction chamber in which the processing gas exists is present. Can be set to an arbitrary gas pressure that is optimal for the plasma treatment, and a low molecular active species is generated by gas decomposition to promote a chemical reaction, thereby improving the purity of the sample. In addition, the potential of the sample can be controlled by adjusting the charge amount of the sample due to the electron beam irradiation and adjusting the neutralization amount due to the inflow of positive ions contained in the plasma in the processing chamber into the sample, It is possible to prevent the occurrence of charge caused by the electron beam on the surface of the sample and the occurrence of discharge breakdown beforehand.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態を示す薄膜処理装置の縦
断面図である。
FIG. 1 is a longitudinal sectional view of a thin film processing apparatus according to a first embodiment of the present invention.

【図2】本発明の第2実施形態を示す電子ビーム源の要
部断面図である。
FIG. 2 is a sectional view of a main part of an electron beam source according to a second embodiment of the present invention.

【図3】本発明の第3実施形態を示すプラズマ処理装置
の縦断面図である。
FIG. 3 is a longitudinal sectional view of a plasma processing apparatus according to a third embodiment of the present invention.

【図4】本発明の第4実施形態を示す要部模式図であ
る。
FIG. 4 is a schematic diagram of a main part showing a fourth embodiment of the present invention.

【図5】液晶表示装置の全体構成図。FIG. 5 is an overall configuration diagram of a liquid crystal display device.

【図6】液晶表示装置の画素の平面図。FIG. 6 is a plan view of a pixel of a liquid crystal display device.

【図7】液晶表示装置の画素の断面図。FIG. 7 is a cross-sectional view of a pixel of a liquid crystal display device.

【図8】液晶表示装置に用いられる薄膜トランジスタの
断面模式図。
FIG. 8 is a schematic cross-sectional view of a thin film transistor used for a liquid crystal display device.

【図9】液晶表示装置に用いられる薄膜トランジスタの
断面模式図。
FIG. 9 is a schematic cross-sectional view of a thin film transistor used for a liquid crystal display device.

【図10】液晶表示装置に用いられる薄膜トランジスタ
の断面模式図。
FIG. 10 is a schematic cross-sectional view of a thin film transistor used for a liquid crystal display device.

【図11】液晶表示装置に用いられる薄膜トランジスタ
の断面模式図。
FIG. 11 is a schematic cross-sectional view of a thin film transistor used for a liquid crystal display device.

【符号の説明】[Explanation of symbols]

10…ビーム源、12,58,60…減圧室、14…反
応室、16…容器、18…ガス導入口、22…カソー
ド、24…アノード、26,90…永久磁石、28,3
0…引出電極、34…電子ビーム、40…通過孔、46
…基板ホルダ、48…基板、50…プラズマ、52,5
6…電子ビーム源、54…マイクロ波導波管、66…電
界レンズ、70,72…磁界レンズ、86…パルス電子
ビーム源、88…パルス電子ビーム、89…パルス電子
ビーム容器、91…マグネトロン磁界、92…2次電子
ビーム、93…Siイオン、94…ガス供給、95…ガ
ス供給容器、100…真性半導体層、102…低抵抗n
型半導体層、103…高抵抗n型半導体層、104,1
25…ゲート絶縁膜、105…スルーホール部、106
…層間絶縁膜、107…第一のゲート電極、108…第
二のゲート電極、110…ガラス基板、111…バッフ
ァ絶縁膜、120…真性多結晶Si(poly−Si)膜、
121…高抵抗n型poly−Si層、122…高抵抗p型
poly−Si層、123…低抵抗n型poly−Si層、12
4…低抵抗p型poly−Si層、126…第1のゲート配
線、127…第2のゲート電極、128…層間絶縁膜、
130…ドレイン電極およびソース電極、131…保護
絶縁膜、150…画素部、151…TFT、153…垂直
走査回路、154…水平走査回路、155…スイッチマ
トリックス回路、156…ゲート配線、157…ドレー
ン配線、158…ソース電極、159…保護絶縁膜、1
60…コンタクトホール、161…画素電極、162…
容量電極、168…ガラス基板、169…バッファ層、
200,202…窒化シリコン膜上層、201…酸化シ
リコン膜下層、203…酸化シリコン膜中間層、204
…窒化シリコン膜下層。
Reference Signs List 10: beam source, 12, 58, 60: decompression chamber, 14: reaction chamber, 16: container, 18: gas inlet, 22: cathode, 24: anode, 26, 90: permanent magnet, 28, 3
0: extraction electrode, 34: electron beam, 40: passage hole, 46
... substrate holder, 48 ... substrate, 50 ... plasma, 52, 5
6 electron beam source, 54 microwave waveguide, 66 electric field lens, 70, 72 magnetic field lens, 86 pulse electron beam source, 88 pulse electron beam, 89 pulse electron beam container, 91 magnetron magnetic field, 92: secondary electron beam, 93: Si ion, 94: gas supply, 95: gas supply container, 100: intrinsic semiconductor layer, 102: low resistance n
Semiconductor layer, 103... High-resistance n-type semiconductor layer, 104, 1
25: gate insulating film, 105: through hole portion, 106
... Interlayer insulating film, 107 first gate electrode, 108 second gate electrode, 110 glass substrate, 111 buffer insulating film, 120 intrinsic polycrystalline Si (poly-Si) film,
121: High resistance n-type poly-Si layer, 122: High resistance p-type
poly-Si layer, 123... low-resistance n-type poly-Si layer, 12
4: low resistance p-type poly-Si layer; 126: first gate wiring; 127: second gate electrode; 128: interlayer insulating film;
130: drain electrode and source electrode, 131: protective insulating film, 150: pixel portion, 151: TFT, 153: vertical scanning circuit, 154: horizontal scanning circuit, 155: switch matrix circuit, 156: gate wiring, 157: drain wiring 158, source electrode, 159, protective insulating film, 1
60 contact hole, 161 pixel electrode, 162
Capacitance electrode, 168: glass substrate, 169: buffer layer,
200, 202: upper layer of silicon nitride film, 201: lower layer of silicon oxide film, 203: intermediate layer of silicon oxide film, 204
... Lower layer of silicon nitride film.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 JA24 JA37 MA08 MA15 MA19 PA01 5F045 AA08 AB02 AB32 AC01 AC02 AC03 AC04 AC05 AC08 AC09 AC17 BB16 DP04 EH04 EH06 EH16 EH19 5F110 AA01 AA03 AA08 AA26 BB02 BB04 CC02 DD02 DD13 DD14 DD17 EE03 EE04 EE14 FF02 GG02 GG13 GG35 HM17 HM18 NN03 NN23 NN24 PP03 PP04 QQ11  ──────────────────────────────────────────────────続 き Continued on front page F term (reference) 2H092 JA24 JA37 MA08 MA15 MA19 PA01 5F045 AA08 AB02 AB32 AC01 AC02 AC03 AC04 AC05 AC08 AC09 AC17 BB16 DP04 EH04 EH06 EH16 EH19 5F110 AA01 AA03 AA08 AA26 BB02 BB04 DD02 DD03 DD02 EE04 EE14 FF02 GG02 GG13 GG35 HM17 HM18 NN03 NN23 NN24 PP03 PP04 QQ11

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】電子ビーム源を有する電子ビームを発生す
る工程と、試料とともにガスを収納し、前記電子ビーム
の導入によるガスの電離により生成したプラズマを基板
上の試料に照射する反応室を有した処理工程と、前記電
子ビーム源と前記反応室との間に配置されて両者を分離
するとともに前記電子ビーム源からの電子ビームを前記
反応室に導く電子ビームの伝送路によって、電子ビーム
を伝送する工程とを有する薄膜処理工程。
A reaction chamber for generating an electron beam having an electron beam source, containing a gas together with a sample, and irradiating a sample on a substrate with plasma generated by ionization of the gas by introduction of the electron beam. The electron beam is transmitted by an electron beam transmission path that is disposed between the electron beam source and the reaction chamber, separates the two, and guides the electron beam from the electron beam source to the reaction chamber. And a thin film processing step.
【請求項2】前記ガスが少なくとも、SiF4 ,SiC
4 ,SiH4 ,MgCl3 ,MgBr3 ,AlC
3 ,PCl3 ,PBr3 ,PH3 ,TiCl4,Cr
Cl3,CuCl2 ,CCl4 ,Cu2Cl2 ,GeCl
4 ,AsCl3 ,AsH3 ,ZrF3 ,AgCl,Ag
Br,InCl3,InBr3,SnCl4,NdCl3
LaCl3 ,CeCl3 ,PrCl3 ,SmCl3 ,S
mCl2 ,EuCl3,EuCl2 ,GdCl3 ,TbC
3 ,DyCl3 ,HoCl3 ,ErCl3 ,TmCl
3 ,YbCl3 ,LuCl3 ,CO2 ,B26,GeH
4 ,SiI4 ,AsO3 ,Si34,CH4 ,O2 ,N
2 ,N2O,Si(OCH3)3,Si26,Si(OC25)
4,Si(OC37)4,Si(OC49)4,Si38,S
iBr4 ,SiF(OC25)3,SiH22,SiH2
2 ,SiHCl3 ,SiI4 の何れかを含む薄膜処理
方法。
2. The method according to claim 1, wherein the gas is at least SiF 4 , SiC
l 4 , SiH 4 , MgCl 3 , MgBr 3 , AlC
l 3 , PCl 3 , PBr 3 , PH 3 , TiCl 4 , Cr
Cl 3 , CuCl 2 , CCl 4 , Cu 2 Cl 2 , GeCl
4 , AsCl 3 , AsH 3 , ZrF 3 , AgCl, Ag
Br, InCl 3 , InBr 3 , SnCl 4 , NdCl 3 ,
LaCl 3 , CeCl 3 , PrCl 3 , SmCl 3 , S
mCl 2 , EuCl 3 , EuCl 2 , GdCl 3 , TbC
l 3 , DyCl 3 , HoCl 3 , ErCl 3 , TmCl
3 , YbCl 3 , LuCl 3 , CO 2 , B 2 H 6 , GeH
4, SiI 4, AsO 3, Si 3 N 4, CH 4, O 2, N
2, N 2 O, Si ( OCH 3) 3, Si 2 H 6, Si (OC 2 H 5)
4 , Si (OC 3 H 7 ) 4 , Si (OC 4 H 9 ) 4 , Si 3 H 8 , S
iBr 4 , SiF (OC 2 H 5 ) 3 , SiH 2 F 2 , SiH 2 C
A thin film processing method including any one of l 2 , SiHCl 3 , and SiI 4 .
【請求項3】電子ビーム源を有する電子ビームを発生す
る工程と、試料とともにガスを収納し、前記電子ビーム
の導入によるガスの電離により生成したプラズマを基板
上の試料に照射する反応室を有した処理工程と、前記電
子ビーム源と前記反応室との間に配置されて反応室のガ
ス圧力よりも低圧力の空間部である減圧室を有する電子
ビームを前記反応室に導く工程とを有する薄膜処理方
法。
3. A reaction chamber for generating an electron beam having an electron beam source, a reaction chamber for accommodating a gas together with the sample, and irradiating the sample on the substrate with plasma generated by ionization of the gas by introduction of the electron beam. And a step of introducing an electron beam having a decompression chamber, which is a space part having a lower pressure than the gas pressure of the reaction chamber, disposed between the electron beam source and the reaction chamber, to the reaction chamber. Thin film processing method.
【請求項4】電子ビーム源を有する電子ビームを発生す
る工程と、試料とともにガスを収納し、前記電子ビーム
の導入によるガスの電離により生成したプラズマを基板
上の試料に照射する反応室を有した処理工程と、前記電
子ビームを前記試料に照射して前記試料を加熱する工程
と、前記電子ビーム源と前記反応室との間に配置されて
反応室のガス圧力よりも低圧力の空間部である減圧室を
有する電子ビームを前記反応室に導く工程とを有する薄
膜処理方法。
4. A process for generating an electron beam having an electron beam source, a reaction chamber for accommodating a gas together with a sample, and irradiating a sample on a substrate with plasma generated by ionization of the gas by introduction of the electron beam. And heating the sample by irradiating the sample with the electron beam, and a space disposed between the electron beam source and the reaction chamber and having a lower pressure than a gas pressure of the reaction chamber. Introducing an electron beam having a reduced pressure chamber into the reaction chamber.
【請求項5】前記電子ビームを発生する工程は、電子ビ
ームのビーム径を絞る電界レンズを有し、前記電界レン
ズは単一の電子ビームを発生してなり、前記減圧室内に
は前記電界レンズを通過した電子ビームのビーム径を絞
る磁界レンズが配置されてなることを特徴とする請求項
1〜4のいずれかに記載の薄膜処理方法。
5. The step of generating an electron beam includes an electric field lens for narrowing a beam diameter of the electron beam, wherein the electric field lens generates a single electron beam, and the electric field lens is provided in the decompression chamber. 5. The thin film processing method according to claim 1, further comprising a magnetic field lens for narrowing a beam diameter of the electron beam passing through the thin film.
【請求項6】前記電子ビームを発生する工程は、電子ビ
ームのビーム径を絞る電界レンズを有し、前記電界レン
ズは単一の電子ビームを発生してなり、前記減圧室を複
数室備え、前記各減圧室は互いに隣接して配置され、前
記各減圧室内には前記電界レンズを通過した電子ビーム
または他の減圧室内を通過した電子ビームのビーム径を
絞る磁界レンズが配置されてなることを特徴とする請求
項1〜5のいずれかに記載の薄膜処理方法。
6. The step of generating an electron beam includes an electric field lens for narrowing a beam diameter of the electron beam, wherein the electric field lens generates a single electron beam, and includes a plurality of the decompression chambers. The decompression chambers are arranged adjacent to each other, and a magnetic lens for narrowing the beam diameter of the electron beam passing through the electric field lens or the electron beam passing through another decompression chamber is arranged in each decompression chamber. The method for processing a thin film according to claim 1, wherein:
【請求項7】前記電子ビームの照射に伴う前記基板上の
試料の帯電量を調整する帯電量調整の工程と、前記処理
室内のプラズマに含まれる正イオンの前記基板上の試料
への流入による中和量を調整する中和量調整する工程と
からなることを特徴とする請求項1〜6のいずれかに記
載の薄膜処理方法。
7. A charge amount adjusting step of adjusting a charge amount of the sample on the substrate accompanying the irradiation of the electron beam, and a step of flowing positive ions contained in plasma in the processing chamber into the sample on the substrate. 7. The thin film processing method according to claim 1, comprising a step of adjusting the amount of neutralization to adjust the amount of neutralization.
【請求項8】前記電子ビームを発生する工程は、ガスを
導入して貯留する工程と、パルス信号に応答して前記容
器内にアーク放電を発生させるとともに熱電子を放出し
て前記容器内にプラズマを生成する一対の電極間に印加
するパルス信号のパルス幅とパルス間隔を調整するパル
ス信号調整の工程と、電圧の印加により前記容器内から
電子ビームを引き出す複数の引出電極に印加する電圧を
調整する電圧調整の工程からなり、反応室のガス圧を調
整するガス圧を調整する工程とを特徴とする請求項1〜
6のいずれかに記載の薄膜処理方法。
8. The step of generating an electron beam includes the steps of: introducing and storing a gas; and generating an arc discharge in the container in response to a pulse signal and emitting thermoelectrons in the container. A pulse signal adjusting step of adjusting a pulse width and a pulse interval of a pulse signal applied between a pair of electrodes for generating plasma, and applying a voltage to a plurality of extraction electrodes for extracting an electron beam from the container by applying a voltage. Adjusting the gas pressure for adjusting the gas pressure of the reaction chamber, comprising the step of adjusting the voltage of the reaction chamber.
7. The method for treating a thin film according to any one of 6.
【請求項9】前記反応室での反応工程において、前記試
料の周囲に磁場を形成して前記反応室内のプラズマを前
記試料の被処理面側に閉じ込める工程があることを特徴
とする請求項1〜8のいずれかに記載の薄膜処理方法。
9. The reaction step in the reaction chamber, wherein a step of forming a magnetic field around the sample and confining plasma in the reaction chamber to a surface to be processed of the sample is provided. 9. The method for treating a thin film according to any one of items 1 to 8.
【請求項10】前記基板上の試料への処理工程が、チャ
ンバー内壁がSiコートされたチャンバー内で行われる
請求項1〜9のいずれかに記載の薄膜処理方法。
10. The thin film processing method according to claim 1, wherein the step of processing the sample on the substrate is performed in a chamber whose inner wall is coated with Si.
【請求項11】少なくとも一方が透明な一対の基板と、
この基板に挟持された液晶層と、前記一対の基板の一方
の基板にはマトリクス状に配置されたシリコン膜,酸化
シリコン膜を用いた複数の半導体素子を有する液晶表示
装置であって、前記シリコン膜,前記酸化シリコン膜の
少なくとも一方が請求項1から10の工程で作製された
シリコン膜又は酸化シリコン膜であることを特徴とする
液晶表示装置。
11. A pair of substrates, at least one of which is transparent;
A liquid crystal display device comprising: a liquid crystal layer sandwiched between the substrates; and a plurality of semiconductor elements using a silicon film and a silicon oxide film arranged in a matrix on one of the pair of substrates. 11. A liquid crystal display device, wherein at least one of the film and the silicon oxide film is a silicon film or a silicon oxide film manufactured in the steps of claims 1 to 10.
【請求項12】請求項11の液晶表示装置であって、前
記シリコン膜又は酸化シリコン膜であることを特徴とす
る液晶表示装置。
12. The liquid crystal display device according to claim 11, wherein said silicon film or silicon oxide film is used.
JP11201300A 1999-07-15 1999-07-15 Thin-film processing method and liquid-crystal display Pending JP2001028343A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11201300A JP2001028343A (en) 1999-07-15 1999-07-15 Thin-film processing method and liquid-crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11201300A JP2001028343A (en) 1999-07-15 1999-07-15 Thin-film processing method and liquid-crystal display

Publications (1)

Publication Number Publication Date
JP2001028343A true JP2001028343A (en) 2001-01-30

Family

ID=16438718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11201300A Pending JP2001028343A (en) 1999-07-15 1999-07-15 Thin-film processing method and liquid-crystal display

Country Status (1)

Country Link
JP (1) JP2001028343A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002049746A1 (en) 2000-12-18 2002-06-27 Mitsubishi Rayon Co., Ltd. Hollow fiber membrane module, method of manufacturing the hollow fiber membrane module, and housing for hollow fiber membrane module
CN110612365A (en) * 2017-05-19 2019-12-24 昭和电工株式会社 Method for electrochemically producing germane
CN113164899A (en) * 2018-12-12 2021-07-23 株式会社日立制作所 Nanopore formation method and analysis method
WO2023199892A1 (en) * 2022-04-13 2023-10-19 株式会社SteraVision Liquid crystal panel, optical switching element, and method for manufacturing liquid crystal panel substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153078A (en) * 1980-04-30 1981-11-26 Matsushita Electric Works Ltd Transom containing lighting device for opening for porch,window and others
JPH0392204U (en) * 1990-01-11 1991-09-19
JPH1069806A (en) * 1996-08-29 1998-03-10 Matsushita Electric Works Ltd Entrance door with luminaire
JP2000027350A (en) * 1998-07-13 2000-01-25 Sekisui Chem Co Ltd Eave with luminaire

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56153078A (en) * 1980-04-30 1981-11-26 Matsushita Electric Works Ltd Transom containing lighting device for opening for porch,window and others
JPH0392204U (en) * 1990-01-11 1991-09-19
JPH1069806A (en) * 1996-08-29 1998-03-10 Matsushita Electric Works Ltd Entrance door with luminaire
JP2000027350A (en) * 1998-07-13 2000-01-25 Sekisui Chem Co Ltd Eave with luminaire

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002049746A1 (en) 2000-12-18 2002-06-27 Mitsubishi Rayon Co., Ltd. Hollow fiber membrane module, method of manufacturing the hollow fiber membrane module, and housing for hollow fiber membrane module
CN110612365A (en) * 2017-05-19 2019-12-24 昭和电工株式会社 Method for electrochemically producing germane
CN110612365B (en) * 2017-05-19 2022-04-05 昭和电工株式会社 Method for electrochemically producing germane
CN113164899A (en) * 2018-12-12 2021-07-23 株式会社日立制作所 Nanopore formation method and analysis method
WO2023199892A1 (en) * 2022-04-13 2023-10-19 株式会社SteraVision Liquid crystal panel, optical switching element, and method for manufacturing liquid crystal panel substrate
JP7393066B2 (en) 2022-04-13 2023-12-06 株式会社SteraVision Liquid crystal panels and optical switching elements

Similar Documents

Publication Publication Date Title
US6424008B1 (en) Memory device having a floating gate
US5672541A (en) Ultra-shallow junction semiconductor device fabrication
TWI505352B (en) Processing system for producing a negative ion plasma
JP5116357B2 (en) Method for introducing dopant element into silicon layer, method for manufacturing polysilicon solar cell, method for manufacturing polysilicon type thin film transistor
KR100730352B1 (en) Ion doping system, ion doping method and semiconductor device
JPS63194326A (en) Manufacture of semiconductor device
JPH03269940A (en) Manufacture of ion implantation device and semiconductor integrated circuit device thereof
JP2001028343A (en) Thin-film processing method and liquid-crystal display
JP2007287451A (en) Device for doping ion, method for doping ion, manufacturing method of semiconductor device, and manufacturing method of thin-film transistor
US7011993B2 (en) Transistor and method for manufacturing the same
JP5827499B2 (en) Surface treatment method for equipment
JP3612280B2 (en) Thin film forming method, thin film and flat display device using the same
JP4037149B2 (en) Ion doping apparatus and ion doping method
JP2003003265A (en) Plasma sample treatment method, thin film and plane display device
JPH06104280A (en) Thin film transistor and manufacture thereof
JP4184846B2 (en) Ion generator for ion implanter
JPH08293279A (en) Non-mass separation type ion injector
JP2002203860A (en) Thin film treating method and manufacturing method of transistor using the same
US6123774A (en) Apparatus and method of manufacturing semiconductor element
JPH0855818A (en) Manufacturing device of semiconductor element and method of manufacture
JP4553076B2 (en) Manufacturing method of semiconductor device
JP2003347313A (en) Thin-film transistor and manufacturing method thereof
JP2753018B2 (en) Method for manufacturing thin film transistor
JPH01243359A (en) Plasma doping
JP3535825B2 (en) Method for manufacturing semiconductor device