JP2001025018A

JP2001025018A - ウェーブレット変換装置、符号化復号化装置、ウェーブレット変換処理方法、及び、記録媒体

Info

Publication number: JP2001025018A
Application number: JP19158099A
Authority: JP
Inventors: 啓行 ▲高▼橋; Hiroyuki Takahashi
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1999-07-06
Filing date: 1999-07-06
Publication date: 2001-01-26
Anticipated expiration: 2019-07-06
Also published as: JP4097108B2

Abstract

(57)【要約】【課題】任意のレベルの周波数帯信号を任意の順に生
成し、あるいは高いレベルの周波数帯信号ほど早い時点
で生成する、高速のウェーブレット変換装置を実現す
る。【解決手段】ウェーブレット変換の水平／垂直処理用
のフィルタ２５０，２５１のほかに、ＳＳ係数データ計
算用フィルタ２５２を備え、予めレベル１，２，３のＳ
Ｓ係数データを計算してメモリ要素２０２，２０３，２
０４に書き込む。その後に、フィルタ２５０，２５１を
用いてウェーブレット変換を行う。各メモリ要素２０１
〜２０４を独立した４つメモリに分割し、２つのフィル
タ２５０，２５１を用いた並列処理により各レベルの水
平／垂直処理を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データ等の圧
縮・伸長の分野に係り、特に、ウェーブレット変換装置
と、ウェーブレット変換を利用する符号化復号化装置に
関する。

【０００２】

【従来の技術】ウェーブレット変換は、周波数領域と時
間領域を同時に表現できるという、フーリエ変換等には
無い特長を有することで注目され、近年応用分野が広が
りつつある。特に、デ−タ圧縮ヘの応用は、大量のデー
タの蓄積及び伝送のために非常に有用である。例えば、
文書のファクシミリ伝送、あるいはワールドワイドウエ
ブのような画像の伝送に要する時間は、圧縮を使ってそ
の画像の再生に必要とされるビット数を滅らすと、飛躍
的に短縮される。

【０００３】従来より、多くの様々なデ−タ圧縮手法が
存在している。最も広く普及している圧縮方式としてＪ
ＰＥＧ（Joint Photographic Experts Group）がある。
ＪＰＥＧにおいては、入力シンボルまたは輝度デ−タは
量子化されてから出力符号語ヘ変換される。量子化は、
データの重要な特徴量を保存する一方、重要でない特徴
量を除去することを目的としている。量子化に先立ち、
エネルギー集中のために変換が用いられるが、この変換
として採用されているのがＤＣＴ（DiscreteCosine Tra
nsform）である。ところが、このＤＣＴを用いているＪ
ＰＥＧに対して、さまざまな欠点が指摘されている。例
えば、ブロックノイズやモスキートノイズが発生する問
題である。画像信号処理の応用においては、これらの欠
点を解消する、効率的かつ高精度のデータ圧縮符号化方
式を追求することに関心が集中している。その方式の中
に、ウェーブレット（waveletｅ）処理方式がある。

【０００４】２次元信号にウェーブレット変換を適用す
る場合には、水平方向低域通過型フィルタＨＬ（Horizo
ntal Low）及び水平方向高域通過型フィルタＨＨ（Hori
zon−tal High）を使用して水平方向低域信号（Ｓ（Smo
oth）係数）及び水平方向高域信号（Ｄ(Detail)係数）
に分離し、さらに各々のＳ係数及びＤ係数に対して垂直
方向低域通過型フィルタＶＬ（Vertical Low）及び垂直
方向高域通過型フィルタＶＨ（Vertical High）を使用
して水平方向低域−垂直方向低域信号（ＳＳ係数）、水
平方向低域−垂直方向高域信号（ＳＤ係数）、水平方向
高域−垂直方向低域言号（ＤＳ係数）、及び水平方向高
域−垂直方向高域信号（ＤＤ係数）に分離する。水平処
理と垂直処理を１回行った出力をレべル１の出力と呼
ぶ。また、上記の４種類の信号を周波数帯信号と呼ぶ。
レべル２以上の出カを希望するのであれば、この処理を
ＳＳ係数に対して再帰的に行えばよい。レべル２ではＳ
Ｓ係数と、１ＳＤ係数及び２ＳＤ係数、１ＤＳ係数及び
２ＤＳ係数、１ＤＤ係数及び２ＤＤ係数、の７つの周波
数帯信号が得られる。最初に水平方向にフィルタを用
い、次に垂直方向にフィルタを用いる場合について説明
したが、この順序は逆でもよい。

【０００５】ウェーブレット変換を利用する符号化復号
化装置においては、以上の過程を経て得られた各周波数
帯信号が符号化復号化部で圧縮される。圧縮は周波数帯
信号毎にビット単位で行われる。ある周波数帯信号の、
一番最初の画素のＭＳＢが処理の対象となる。この画素
自身の状態と、周辺の画素の状態及び１つ上のレべルの
状態が参照され、出カが決定される。次は、２番目の画
素のＭＳＢが処理の対象となるのであるが、この際は一
番最初に処理された画素の状態も参照される。以下、符
号化されるべき領域に対しての一達の処理が終了する
と、一番最初の画素の１つ下位の（ＭＳＢ―１）ビット
が処理の対象となる。この際は同じビット深さの周辺画
素の状態に加えて、ＭＳＢの状態も参照される。このよ
うにして、符号化されるべき領域に対してＬＳＢまで符
号化が行われる。復号化もほぼ同じ手順を経て行われ
る。

【０００６】従来のウェーブレット変換装置は、タイル
メモリ、制御部及びフィルタから構成される。符号化復
号化装置においては、さらに符号化復号化部が付加され
た構成となる。フィルタにはどのような構成のものを用
いてもよいが、ここでは低域通過型フィルタとしては、
２組のデータを用いて演算を行う２タップのフィルタを
使用するものとする。また、高域通過型フィルタとして
は、低域通過型フィルタの出力であるＳ係数のうち、現
在の位置と１つ前及び１つ後の合計３組のデータを用い
て演算を行う６タップのフィルタを使用するものとす
る。

【０００７】図１５に、上記フィルタを用いた場合のウ
ェーブレット変換の処理の例を示す。（ａ）が水平方向
の処理を示し、（ｂ）が垂直方向の処理を示す。同図
（ａ）において、例えば００は０ライン目の０画素目の
デ‐タを意味し、１２は１ライン目の２画素目のデ−タ
を意味する（ライン、画素とも０番目から数えるものと
する）。水平処理においては、同図（ａ）に示すよう
に、水平方向低域通通型フィルタＨＬの０画素目の出力
Ｓ００は、データ００と０１から求められ、１画素目の
出力Ｓ０１はデータ０２と０８から求められる。また、
水平方向高城通通型フィルタＨＨの０画素目の出力Ｈ０
０は、データ００の２つ前と１つ前のデータ（実在しな
い）、デ−タ００と０１、デ‐タ０２と０３から求めら
れる。また、垂直処理においては、同図（ｂ）に示すよ
うに、垂直方向低域通過型フィルタＶＬの出力ＳＳ００
は、データＳ００とＳ１０から求められる。垂直方向高
域通過型フィルタＶＨの出力ＳＤ００は、データＳ００
の２つ前と１つ前のデータ（実在しない）、データＳ０
０とＳ１０、データＳ２０とＳ３０から求められる。

【０００８】図１６は、ウェーブレット変換が施される
前のデータの状態を示している。このデータに対し、初
めに水平方向の処理が施される。具体的には、データ０
０の２つ前及び１つ前のデ−タに、図１７に示すような
マッピングでＳ係数及びＤ係数を書き込んでいく。図
中、例えば１Ｓ００はレべル１のアドレス００のＳ係数
を意味する。図１８は、垂直処理を行った後の各係数を
書き込む際のマッビングの例である。ここまでがレべル
１の各係数の格納方法である。

【０００９】図１９は、レべル２の水平方向の各係数の
格納方法の例である。レべル２の処理は１ＳＳ係数に対
してのみ行われるため、斜線で示した部分のデ−タは用
いられないことに注意されたい。次いで、図２０に示す
ようなマッピングでレべル２の各係数が格納され、レべ
ル２の処理が終丁する。以下、所望レべルの周波数帯信
号が得られるまで順次処理が施される。

【００１０】図２１に、従来の一般的なウェーブレット
変換装置のタイミングチャ‐トを示す。データのサイズ
を、Ｘ方向（画素方向）が１２８、Ｙ方向（ライン方
向）が１２８、トー夕ル１６ｋＢ（ただし、１ｋ＝１０
２４）とし、レべル４までの処理を行う場合の処理時間
について、図２１のタイミングチャートを参照しながら
説明する。

【００１１】時刻ｔ０でデ−タの入力が開始し、同時に
レべル１の水平処理（１Ｈ）が開始する。時刻ｔ１まで
１Ｈの処理が行われるのであるが、ｔ０からｔ１の期間
ではデ−タの読み込みと、フィルタリング処理及びタイ
ルメモリヘの書込みを並行して行うことができるため、
この期間でのクロック数（１個のデ−タを入カするのに
要する時間を１クロックとする）は１６ｋクロック（１
ｋ＝１０２４）となる。次に、時刻ｔ１からｔ２までは
レべル１の垂直処理（１Ｖ）が行われるのであるが、こ
こではタイルメモリに対して読み出し及び書込みが行わ
れるため、ｔ０からｔ１の期間の２倍の時間を必要とす
る。従って、ｔ１からｔ２の期間で８２ｋクロツクを要
する。レベル２の水平処理（２Ｈ）と垂直処理（２Ｖ）
では、１Ｖの処理と同様にタイルメモリに対して入出力
が行われるが、デ‐タ数は１／４となっている。従っ
て、ｔ２からｔ３の期間は１６ｋクロックとなる。同様
に、ｔ３からｔ４の期間は４ｋクロック、ｔ４からｔ５
の期間は１ｋクロックとなる。したがって、４レベルの
ウェーブレット変換のためのトータル時間は６９ｋクロ
ックとなる。

【００１２】符号化復号化装置においては、ウェーブレ
ット変換の終了後、タイルメモリに書き込まれた各周波
数帯信号が符号化復号化部によって符号化される。画像
信号は、隣接画素の相関、特に同一ビットプレ‐ン内で
の相関が高いという特性を活かして圧縮率を上げてい
る。このため、まとまった領域のデ‐タをビット単位で
扱っている。復号化は以上述べた動作のほぼ逆順で得ら
れる。

【００１３】なお、本発明に関連する符号化復号化装
置、ウェーブレット変換装置、ウェーブレット変換のた
めのフィル夕に関するより詳細な情報は、特開平８−１
３９９３５号公報などに見られる。また、符号化復号化
部については、特開平９−１２１１６８号公報に詳し
い。更に、類似のウェーブレット変換装置に関する公知
文献としては、特開平３−２７６８７号公報、特開平５
−１６７９９７号公報、特開平５−１８３８８６号公報
などがある。

【００１４】

【発明が解決しようとする課題】以上に述べたような従
来技術では、ウェーブレット変換に時間がかかるという
問題があった。上に述べたように、例えぱデ−タ数が１
２８×１２８＝１６ｋＢの場合でも、レべル４までの処
理を行うためには６９ｋクロック（デ−タを単純に読み
出すために必要な時間の約４．３倍）もかかっていた。
また、ウェーブレット変換を、低いレべルから高いレベ
ルへ向かって順次に行うため、符号化復号化部が高いレ
べルの周波数帯信号を先に要求する場合でも、そのレベ
ルまでウェーブレット変換がほぼ終了するまで符号化復
号化部は処理を開始できず、符号化復号化部における待
ち時間が長いという問題があった。

【００１５】よって、本発明の１つの目的は、高速処理
が可能で、かつ、任意のレべルの周波数帯信号を任意の
順で得ることができるウェーブレット変換装置及びウェ
ーブレット変換処理方法を提供することにある。本発明
のもう一つの目的は、高いレべルの周波数帯信号ほど早
い時点で生成できる、高速処理が可能なウェーブレット
変換装置及びウェーブレット変換処理方法を提供するこ
とにある。本発明の他の目的は、符号化復号化部のウェ
ーブレット変換のための待ち時間を減らし、高速処理が
可能な符号化復号化装置を提供することにある。

【００１６】

【課題を解決するための手段】上記目的を達成するため
の本発明の符号化復号化装置及びウェーブレット変換装
置の主要な特徴は、ウェーブレット変換装置に、ウェー
ブレット変換の対応したレベルのデータを記憶するため
の、独立してアクセス可能な複数のメモリ要素と、ウェ
ーブレット変換の水平処理及び垂直処理のためのフィル
タと、ウェーブレット変換のＳＳ係数の計算のためのフ
ィルタとを具備させることである。もう１つの特徴は、
ＳＳ係数データの計算のためのフィルタを複数個具備さ
せることである。他の特徴は、水平処理及び垂直処理の
ためのフィルタを複数個具備させることである。もう一
つの特徴は、各メモリ要素を、独立してアクセス可能な
４個のメモリに分割した構成とすることである。

【００１７】また、本発明のウェーブレット変換処理方
法の主要な特徴は、各レベルのＳＳ係数データを計算し
て保存する処理を行った後に、保存されているＳＳ係数
データを用いてレベル２以上の各レベルのウェーブレッ
ト変換の処理を行うことである。もう１つの特徴は、各
レベルのＳＳ係数データを計算して保存する処理と、低
いレベルより順に各レベルのウェーブレット変換を行う
処理とを並行して遂行し、レベル２以上の各レベルのウ
ェーブレット変換には、その開始前に計算されて保存さ
れているＳＳ係数データを用いることである。

【００１８】本発明の上記各特徴及び他の特徴と、その
効果について、以下の説明において詳細に説明する。

【００１９】

【発明の実施の形態】以下、添付図面を参照し、本発明
の実施の形態について説明する。なお、説明を簡略にす
るため、添付図面中の複数の図面において同一部分又は
対応部分には同一又は同様の参照番号を用いる。

【００２０】図１は、本発明による符号化復号化装置の
全体的構成の一例を示すブロック図である。この符号化
復号化装置は、本発明によるウェーブレット変換装置１
００と、符号化復号化部１０４とからなる。本発明のウ
ェーブレット変換装置１００は、外部から入力するデー
タｄａｔａを周波数帯信号に変換するウェーブレット変
換と、符号化復号化部１０４により復号された周波数帯
信号からデータｄａｔａを復元する逆ウェーブレット変
換を行うもので、メモリ部１０１とフィルタ部１０２と
制御部１０３とから構成される。符号化復号化部１０４
は、ウェーブレット変換装置１００のメモリ部１０１を
制御部１０３を介してアクセス可能であり、メモリ部１
０１に得られた周波数帯信号を符号化し、符号化データ
ｃｏｄｅを出力し、また、外部から入力する符号化デー
タｃｏｄｅを復号化してウェーブレット変換の周波数帯
信号を復元するものである。符号化復号化部１０４は、
この種符号化復号化装置における従来の符号化復号化部
と同様の構成でよい。

【００２１】本発明の符号化復号化装置及びウェーブレ
ット変換装置の第１の実施例によれば、図１に示した全
体的構成において、ウェーブレット変換装置１００が図
２に示すような構成とされる。

【００２２】図２に見られるように、メモリ部１０１
は、所望のウェーブレット変換のレべル数と等しい個数
の独立したメモリ要素から構成されている。ここでは、
レベル数を４としているため、メモリ部１０１は、４個
のメモリ要素、すなわちレベル１に対応したメモリ要素
（Ｌ１）２０１、レベル２に対応したメモリ要素（Ｌ
２）２０２、レベル３に対応したメモリ要素（Ｌ３）２
０３、レベル４に対応したメモリ要素（Ｌ４）２０４か
ら構成されている。また、これらの各メモリ要素２０１
〜２０４は、図中にＳＳ、ＤＳ、ＳＤ及びＤＤと記され
た、独立してアクセス可能な４個のメモリから構成され
ている。各メモリ要素内のＳＳ〜ＤＳの４個のメモリの
ワード数は等しいが、そのビット深さはフィルタの構成
によって異なることがある。また、メモリ要素２０１〜
２０４のワード数、すなわち、それを構成するＳＳ〜Ｄ
Ｄの４個のメモリの総ワ−ド数は、レベルによって異な
る。すなわち、レべル１のメモリ要素（Ｌ１）２０１の
ワード数は、入力される総デ‐タ数と等しい。レべル２
のメモリ要素（Ｌ２）２０２のワード数は、レべル１の
メモリ要素（Ｌ１）２０１のワ‐ド数の１／４であり、
同様に、レべル３のメモリ要素（Ｌ３）のワード数はレ
ベル２のメモリ要素（Ｌ２）２０２のワード数の１／４
で、レべル４のメモリ要素（Ｌ４）２０４のワード数
は、レべル３のメモリ要素（Ｌ３）２０３のワード数の
１／４である。レべル５以上が存在する場合も、同様の
ルールが適用される。以上に述べたメモリ部１０１の構
成は、後述の他の実施例においても同様とする。

【００２３】フィルタ部１０２は、低域通過型フィルタ
及び高域通過型フィルタの両方を備えた２組のフィル
タ、すなわちフィルタ（Ａ）２５０及びフィルタ（Ｂ）
２５１と、低域通過型フィルタであるフィルタ（ＳＳ）
２５２から構成される。フィルタ（Ａ）２５０とフィル
タ（Ｂ）２５１は同一の構成のもので、ウェーブレット
変換の水平処理、垂直処理のいずれににも使用可能であ
る。フィルタ（ＳＳ）２５２は、外部から入力された生
データ又は前レベルのＳＳ係数データからＳＳ係数デー
タを生成するために利用されるものである。

【００２４】制御部１０３は、メモリ部１０１の各メモ
リ要素２０１〜２０４を構成する各メモリのアクセス
や、メモリ部１０１、フィルタ部１０２、入力データの
ソース及び符号化復号化部１０４の相互間のデータ転送
などを制御する部分である。符号化復号化部１０４は、
制御部１０４を介してメモリ部１０１の各メモリ要素２
０１〜２０４の構成メモリをアクセス可能である。

【００２５】図３は、本実施例のウェーブレット変換装
置１００のタイミングチャートの一例を示す。図３の時
刻ｔ０からｔ１の間で、データｄａｔａが順次入力さ
れ、これがメモリ要素（Ｌ１）２０１に書込まれる
（“Ｗ”は書き込みを意味する）。この際、入力データ
は、図４のメモリマップに示すような規則に従って、メ
モリ要素（Ｌ１）２０１を構成するＳＳ、ＤＳ、ＳＤ、
ＤＤの各メモリに振り分けて書き込まれる。この操り分
けの規則は次の通りである。ＳＳメモリの０ライン目の
０画素目には０ライン目の０画素目のデータが書き込ま
れ、ＳＤメモリの０ライン目の０画素目には０ライン目
の１画素目のデータが書き込まれる。また、ＤＳメモリ
の０ライン目の０画素目には１ライン目の０画素目のデ
−タが書き込まれ、ＤＤメモリの０ライン目の０画素目
には１ライン目の１画素目のデータが書き込まれる。す
なわち、偶数ライン目（０ライン目も偶数と数える）の
偶数画素目（０画素目も偶数と数える）がＳＳメモリに
書き込まれ、偶数ライン目の奇数画素目がＳＤメモリに
書き込まれ、奇数ライン目の偶数画素目がＤＳメモリに
書き込まれ、奇数ライン目の奇数画素目がＤＤメモリに
書き込まれるのである。

【００２６】続いて、時刻ｔ１からｔ２の間で、メモリ
要素（Ｌ１）２０１からデータ（外部からの入力データ
そのもの）が読み出され（”Ｒ”は読み出しを意味す
る）、フィルタ（ＳＳ）２５２に入力されてレべル１の
ＳＳ係数が計算され、得られたＳＳ係数データが、図４
に関連して説明した規則と同様の規則に従って、メモリ
要素（Ｌ２）２０２の４個のメモリに振り分けられて書
き込まれる（“Ｗ”は書き込みを意味する）。次の時刻
ｔ２からｔ３の期間に、メモリ要素（Ｌ２）２０２から
データ（レベル１のＳＳ係数データ）が読み出されてフ
ィルタ（ＳＳ）２５２へ入力され、レベル２のＳＳ係数
が計算され、このＳＳ係数データも同様な規則に従っ
て、レベル３のメモリ要素（Ｌ３）２０３の４個のメモ
リに振り分けられて書き込まれる。次の時刻ｔ３からｔ
４の期間に、メモリ要素（Ｌ３）２０３からデータ（レ
ベル２のＳＳ係数データ）が読み出されてフィルタ（Ｓ
Ｓ）２５２へ入力され、レベル３のＳＳ係数が計算さ
れ、このＳＳ係数データも同様な規則に従って、レベル
４のメモリ要素（Ｌ４）２０４の４個のメモリに振り分
けられて書き込まれる。

【００２７】時刻ｔ４からウェーブレット変換が開始す
る。まず、時刻ｔ４からｔ５の期間に、メモリ要素（Ｌ
１）２０１に格納されているデータに対するレベル１の
水平処理（”Ｈ”は水平処理を意味する）が行われ、続
いて垂直処理（”Ｖ”は垂直処理を意味する）が行われ
る。ここでは、入力デ−タのサイズが１２８（画素方
向）×１２８（ライン方向）＝１６ｋＢ（１ｋ＝１０２
４）で、低域通過型フィルタには従来技術で説明した２
タップのフィルタ、高域通過型フィルタには同様に６タ
ップのフィルタを用いるものとして説明する。

【００２８】水平処理の場合、メモリ要素（Ｌ１）のＳ
Ｓ，ＳＤの各メモリとフィルタ（Ａ）２５０、ＤＳ，Ｄ
Ｄの各メモリとフィルタ（Ｂ）２５１とが、それぞれ図
５に示すように接続されて、２組のフィルタによる処理
が並行して行われる。すなわち、偶数ライン目をフィル
タ（Ａ）２５０で、奇数ライン目をフィルタ（Ｂ）２５
１で並列に処理し、その結果をそれぞれのメモリに書き
込むのである。このような処理が可能であるのは、ＳＳ
〜ＤＤの４つのメモリが各々独立しており、同時刻に読
み出し又は書き込みを行うことが可能であるからであ
る。なお、フィルタ（Ａ）２５０とフィルタ（Ｂ）２５
１を入れ替えて接続してもよい。

【００２９】次の垂直処理の場合には、メモリ要素（Ｌ
１）のＳＳ，ＤＳの各メモリとフィルタ（Ａ）２５０、
ＳＤ，ＤＤの各メモリとフィルタ（Ｂ）２５１とが、そ
れぞれ図６に示すように接続されて、２組のフィルタに
よる処理が並行して行われる。すなわち、偶数画素目を
フィルタ（Ａ）２５０で処理し、奇数画素目をフィルタ
（Ｂ）２５１で処理し、結果を各々のメモリに同時に書
き込むのである。

【００３０】続いて、時刻ｔ５からｔ６の期間で、メモ
リ要素（Ｌ２）２０２上のデータに対しレべル２の水平
処理と垂直処理が２つのフィルタ（Ａ）２５０及びフィ
ルタ（Ｂ）２５１を使用して実行され、続いて時刻ｔ６
からｔ７の期間にレべル３の処理が同様に行われ、続い
て時刻ｔ７からｔ８の期間にレべル４の処理が同様に行
われる。

【００３１】ここでは、レベル１〜レベル４まで、この
順でウェーブレット変換が行われたが、これは一例であ
って、任意の順序で各レベルのウェーブレット変換を行
うことができる。また、全てのレベルのウェーブレット
変換を行う必要はなく、任意に選択したレベルのウェー
ブレット変換だけを行うこともできる。このようなこと
が可能であるのは、時刻ｔ４までに、各レベルのウェー
ブレット変換処理の対象となるデータ（入力されたデー
タ又は直前レベルのＳＳ係数データ）が、対応したメモ
リ要素２０１〜２０４上に既に準備されているため、時
刻ｔ４以降のどの時点でも、各レベルのウェーブレット
変換を、他のレベルのウェーブレット変換とは無関係に
開始できるからである。ただし、本実施例ではウェーブ
レット変換のためのフィルタが、フィルタ（Ａ）２５０
とフィルタ（Ｂ）２５１の２組しかないため、複数のレ
ベルの処理を同時に行うことはできない。

【００３２】さて、本実施例のウェーブレット変換装置
の処理時間について述べる。ＳＳ係数の計算及びデータ
の振り分けにかかる時間は、時刻ｔ０からｔ１が１２８
×１２８＝１６ｋクロック、時刻ｔ１からｔ２が６４×
６４＝４ｋクロック、時刻ｔ２からｔ３が３２×３２＝
１ｋクロック、時刻ｔ３からｔ４が１６×１６＝０．２
５ｋクロックで、合計２１．２５ｋクロックとなる。−
方、ウェーブレット変換にかかる時間は、時刻ｔ４から
ｔ５が６４×６４×２＝８ｋクロック、時刻ｔ５からｔ
６が３２×３２×２＝２ｋクロック、時刻ｔ６からｔ７
が１６×１６×２＝０．５ｋクロック、時刻ｔ７からｔ
８が８×８×２＝０．１２５ｋクロックで、合計１０．
６２５ｋクロックである。トータルの処理時間は３１．
８７５ｋクロックとなり、これは前述の従来技術の処理
時間６９ｋクロックの約４６％であるから、ウェーブレ
ット変換処理の大幅な高速化を達成できる。また、一部
レベルの周波数帯信号が不要な場合には、そのレベルの
ためのウェーブレット変換処理を省くことができるか
ら、処理時間はさらに短縮される。

【００３３】さて、上に述べたように、任意に選んだレ
ベルのウェーブレット変換だけを、任意の順序で実行す
ることが可能であることは、符号化復号化部１０４で符
号化又は復号化を行う上で大きな利益をもたらす。以
下、これについて説明する。

【００３４】図１３は、ウェーブレット変換により得ら
れた各レべルの各周波数帯信号が重要度により並べ替え
られる「アライメント（alignment）」と呼ばれる概念
を表している。図１３において、１つの長方形が、ある
レべルのある周波数帯信号を示し、その大きさがビット
深さを表している。ビット深さは、フィルタの構成によ
り異なってくるが、ここではＳＤ係数及びＤＳ係数が同
じビット深さを有し、ＤＤ係数はＳＤ係数及びＤＳ係数
より１ビットだけビット深さが深いものとして描かれて
いる。

【００３５】符号化復号化部１０４では、重要度の高い
レべル及び周波数帯信号から符号化又は復号化を行う。
例えば、図１３のような重要度が各レべル及び各周波数
帯信号に割り当てられたとすると、レべル４のＳＤ係数
が一番最初に符号化又は復号化される。また、符号化復
号化部１０４においては、例えば画像を扱うような場合
は、圧縮率を上げるためにデータの切り捨てを行うこと
がある。アライメントは、その切り捨て方を決めるため
の１つの手段として用いられ、重要度の低いビットのデ
ータが切り捨てられる。

【００３６】図１４はビットプレーンと呼ばれる概念を
表す図である。デ−タが例えば画像デ−タであれば、あ
る画素（ｐｉｘｅｌ）は（ｘ、ｙ）で表されるアドレス
空間と、ビット深さを持っている。図中、斜線で示した
部分（例えば、ＭＳＢの部分）のような、あるビット位
置の全画素のビットの集合をビットプレーンと呼ぶ。符
号化復号化部１０４では、ビットプレーン単位で、何画
素かのかたまりで処理が行われる。これは、画像データ
は、ある画素に着目した場合、その周辺の画素との相関
が高いことを利用して、圧縮率を高めるためである。

【００３７】さて、ウェーブレット変換を利用する符号
化復号化装置においては、一般的に、高レべルの周波数
帯信号から先に符号化もしくは復号化が行われ、また、
データの切り捨てが行われる場合は低レべルの周波数帯
信号から先に切り捨てが行われる。しかるに、従来技術
では、ウェーブレット変換は低いレベルから順に行わ
れ、高いレべルの周波数帯信号は、それより下位のほぼ
全てのレべルのウェーブレット変換が終了するまで得ら
れなかったため、高レベルのウェーブレット変換が終了
するまで符号化を開始できず、そのための待ち時間が長
いという問題があった。また、あるレべル以下の周波数
帯信号が切り捨てられると分かっている場含でも、全レ
べルについてウェーブレット変換を行う必要があるとい
う無駄があった。

【００３８】これに対し、本実施例のウェーブレット変
換装置１００は、前述のように、ウェーブレット変換を
実行するレベルと、その順序を任意に選ぶことが可能で
あるから、符号化復号化部１０４で必要なレベルとその
処理の順序を指定することにより、必要なレベルの周波
数帯信号を必要な順序で最短の時間で得ることができ、
したがって従来技術に比べ待ち時間を大幅に減らすこと
ができる。さらに、あるレべル以下の全デ−タを切り捨
てる場合は、それらのレべルのウェーブレット変換を行
わせないようにすることで、無駄な処理時間を省くこと
ができる。かくして、本実施例によれば、従来の符号化
復号化装置に比べ高速の処理が可能となる。

【００３９】本発明の符号化復号化装置及びウェーブレ
ット変換装置の第２の実施例によれば、図１に示す全体
構成の符号化復号化装置において、ウェーブレット変換
装置１００のフィルタ部１０２が図７に示すような構成
とされる。ウェーブレット変換装置１００のそれ以外の
構成は前記第１実施例と同一である。

【００４０】図７に見られるように、本実施例によれ
ば、ウェーブレット変換装置１００のフィルタ部１０２
は、（メモリ要素個数−１）個のＳＳ係数計算専用のフ
ィルタ、すなわち、フィルタ（ＳＳ２）２５２＿２、フ
ィルタ（ＳＳ３）２５２＿３、及びフィルタ（ＳＳ４）
２５２＿４を備え、また、前記第１実施例と同様の低域
通過型フィルタ及び高域通過型フィルタの両方を備えた
フィルタ（Ａ）２５０とフィルタ（Ｂ）２５１を備えた
構成とされる。

【００４１】図８は、本実施例のウェーブレット変換装
置１００のタイミングチャートである。図８のタイミン
グチャ−トを参照して動作を説明すれば、時刻ｔ０から
ｔ１の間で、入力データがメモリ要素（Ｌ１）２０１に
書込まれるが、これ並行して、入力データがフィルタ
（ＳＳ２）２５２＿２，フィルタ（ＳＳ３）２５２＿３
及びフィルタ（ＳＳ４）２５２＿４に入力され、それぞ
れによりレベル１のＳＳ係数、レベル２のＳＳ係数及び
レベル３のＳＳ係数が計算され、得られたレベル１、レ
ベル２及びレベル３のＳＳ係数データがそれぞれメモリ
要素（Ｌ２）２０２、メモリ要素（Ｌ３）２０２及びメ
モリ要素（Ｌ４）２０４に書き込まれる。この書き込み
の際に、前記第１実施例で説明したと同様の規則によ
り、データは各メモリ要素を構成する４個のメモリに振
り分けられる。このように、レベル対応のＳＳ係数計算
専用の、独立して動作する３個のフィルタ２５２＿２，
２５２＿３，２５２＿４をフィルタ部１０２に備えるた
め、入力データのメモリ要素２０１への書き込みと同時
にメモリ要素２０２，２０３，２０４へのＳＳ係数デー
タの書き込みが可能であり、時刻ｔ１から直ちに通常の
ウェーブレット変換処理を開始できる。

【００４２】時刻ｔ１の時点で、各レべルに対応したメ
モリ要素２０１〜２０４には既にウェーブレット処理を
いつでも実行できるよう必要なデ−タが準備されている
ので、前記第１実施例の場合と同様に、ウェーブレット
変換を行うレべルの順番を任意に選択することができる
が、図８のフローチャートではレベル１からレベル４へ
と順に処理が行われる場合の動作が示されている。すな
わち、時刻ｔ１からｔ２の期間に、図５に示すようなメ
モリ要素（Ｌ１）のＳＳ，ＳＤ，ＤＳ，ＤＤの各メモリ
とフィルタ（Ａ）２５０及びフィルタ（Ｂ）２５１が接
続されて、レベル１のウェーブレット変換の水平処理が
行われ、次に図６の様な接続で垂直処理が行われる。続
いて時刻ｔ２からｔ３の期間にレベル２のウェーブレッ
ト変換が行われ、次に時刻ｔ３からｔ４の期間にレベル
３のウェーブレット変換が行われ、時刻ｔ４からｔ５の
期間にレベル４のウェーブレット変換が行われる。

【００４３】本実施例におけるウェーブレット変換装置
１００の処理時間であるが、ＳＳ係数の計算及びＳＳ係
数データの振り分けにかかる時間は、時刻ｔ０からｔ１
が１２８×１２８＝１６ｋクロックである。一方、ウェ
ーブレット変換にかかる時間は、前記第１実施例の場合
と同様で、時刻ｔ１からｔ２が６４×６４×２＝８ｋク
ロック、時刻ｔ２からｔ３がＳ２×３２×２＝２ｋクロ
ック、時刻ｔ３からｔ４が１６×１６ｘ２＝０．５ｋク
ロック、時刻ｔ４からｔ５が８×８×２＝０．１２５ｋ
クロックで、合計１０．６２５ｋクロックである。ト−
タルでの処理時間は２６．６２５ｋクロックとなる。す
なわち、従来技術の６９ｋクロックの約３９％の処理時
間で済むため、従来技術より大幅な処理の高速化が可能
であるが、さらに前記第１実施例１に比べても約８５％
の処理時間で済むため、より高速の処理が可能である。

【００４４】また、本実施例のウェーブレット変換装置
１００は、ウェーブレット変換を実行するレベルと、そ
の順序を任意に選ぶことが可能であるから、前記第１実
施例に関連して説明したように、符号化復号化部１０４
で必要なレベルとその処理の順序を指定することによ
り、必要なレベルの周波数帯信号を必要な順に最短の時
間で得ることができ、したがって従来技術に比べ待ち時
間を大幅に減らすことができ、また、あるレべル以下の
全データを切り捨てる場合は、それらのレべルのウェー
ブレット変換を行わせないようにすることで、無駄な処
理時間を省くことができる。

【００４５】本発明の符号化復号化装置及びウェーブレ
ット変換装置の第３の実施例によれば、図１に示す全体
的構成において、ウェーブレット変換装置１００のフィ
ルタ部１０２が図９に示すような構成とされる。ウェー
ブレット変換装置１００のそれ以外の構成は前記第１実
施例と同一である。

【００４６】図９に見られるように、本実施例によれ
ば、フィルタ部１０２は、低域通過型フィルタと高域通
過型フィルタの両方を備えた水平、垂直処理用のフィル
タとして、レベル１専用のフィルタ（Ａ１）２５０＿１
とフィルタ（Ｂ１）２５１＿１、レベル２専用のフィル
タ（Ａ２）２５０＿２とフィルタ（Ｂ２）２５１＿２、
レベル３専用のフィルタ（Ａ３）２５０＿３とフィルタ
（Ｂ３）２５１＿３、レベル４専用のフィルタ（Ａ４）
２５０＿４とフィルタ（Ｂ４）２５１＿４を具備し、ま
た、ＳＳ係数計算のための低域通過型フィルタであるフ
ィルタ（ＳＳ）２５２を具備する構成とされる。

【００４７】図１０は、本実施例によるウェーブレット
変換装置１００のタイミングチャートである。このタイ
ミングチャートに示したように、時刻ｔ０からｔ１の間
で、入カデータがメモリ要素（Ｌ１）２０１の４つのメ
モリに、前記第１実施例と同様な規則で振り分けられて
書込まれる。時刻ｔ１からｔ２の期間では、メモリ要素
（Ｌ１）２０１からデータが読み出され、フィルタ（Ｓ
Ｓ）２５２によりレべル１のＳＳ係数が計算され、得ら
れたＳＳ係数データはメモリ要素（Ｌ２）２０２を構成
する４つのメモリに前述の規則に従い振り分けられて書
込まれる。時刻ｔ２でこの処理が終了すると、直ちにフ
ィルタ（Ａ１）２５０＿１及びフィルタ（Ｂ１）を使用
してレべル１のウェーブレット変換の処理が開始する。
同時に、メモリ要素（Ｌ２）２０２からＳＳ係数デ−タ
が読み出され、フィルタ（ＳＳ）２５２でレベル２のＳ
Ｓ係数が計算され、得られたＳＳ係数データがメモリ要
素（Ｌ３）２０３を構成する４つのメモリに振り分けら
れて書込まれる。この処理が時刻ｔ３で終了すると、フ
ィルタ（Ａ２）２５０＿２及びフィルタ（Ｂ２）２５０
＿２を使用してレベル２のウェーブレット変換の処理が
開始する。同時に、メモリ要素（Ｌ３）２０３からＳＳ
係数データが読み出されてフィルタ（ＳＳ）２５２によ
りレベル３のＳＳ係数が計算され、そのＳＳ係数データ
がメモリ要素（Ｌ４）２０４の構成メモリに振り分けら
れて書き込まれる。この処理が終了すると、フィルタ
（Ａ３）２５０＿３とフィルタ（Ｂ３）２５１＿３を使
用したレベル３のウェーブレット変換処理と、フィルタ
（Ａ４）２５０＿４とフィルタ（Ｂ４）２５１＿４を使
用したレベル４のウェーブレット変換処理が同時に開始
する。データ数が小さいレベル４のウェーブレット変換
処理が最も早い時刻ｔ４で終了し、続いてレベル３のウ
ェーブレット変換処理が時刻ｔ５に終了する。続いて時
刻ｔ６でレベル２のウェーブレット変換処理が終わり、
最後に時刻ｔ７でレベル１のウェーブレット変換処理が
終了する。このように、本実施例では、データ数の少な
い最も高いレべルから、順にウェーブレット変換が終了
していく。

【００４８】本実施例のウェーブレット変換装置１００
の処理時間であるが、レべル１のデータ数が最も多いの
で、全体の処理時間もレべル１の処理に要する時間で決
まる。データの読み込み時間が時刻ｔ０からｔ１の１２
８×１２８＝１６ｋクロック、レべル２のＳＳの計算及
び振り分けにかかる時間が、時刻ｔ１からｔ２の６４×
６４＝４ｋクロック、ウェーブレット変換にかかる時間
が時刻ｔ２からｔ７の６４×６４×２＝８ｋクロックで
ある。ト‐タルの処理時間は２８ｋクロックとなり、従
来技術の６９ｋクロックの約４１％の処理時間で済み、
高速処理が可能である。

【００４９】前記第１実施例に関連して説明したよう
に、符号化復号化装置の符号化復号化部１０４は、一般
に、高レべルの周波数帯信号から先に符号化もしくは復
号化を行い、切り捨てが行われる場合は低レべルの周波
数帯信号から先に切り捨てを行う。本実施例のウェーブ
レット変換装置１００は、上に述べたように高レベルの
ウェーブレット変換ほど早く処理が終わるため、符号化
符号化部１０４において、高いレベルの周波数帯信号ほ
ど早く得ることができるため、待ち時間が少なくなる。
また、あるレべル以下の周波数帯信号が切り捨てられる
と分かっている場合は、全レべルについてウェーブレッ
ト変換を行う無駄を省くことができる。

【００５０】本発明の符号化復号化装置及びウェーブレ
ット変換装置の第４の実施例によれば、図１に示す全体
的構成において、ウェーブレット変換装置１００のフィ
ルタ部１０２が図１１に示すような構成とされる。ウェ
ーブレット変換装置１００のこれ以外の構成は前記第１
実施例と同一である。

【００５１】図１１に見られるように、本実施例によれ
ば、フィルタ部１０２は、前記第３実施例と同様に、低
域通過型フィルタと高域通過型フィルタの両方を備えた
水平、垂直処理用のフィルタとして、レベル１専用のフ
ィルタ（Ａ１）２５０＿１とフィルタ（Ｂ１）２５１＿
１、レベル２専用のフィルタ（Ａ２）２５０＿２とフィ
ルタ（Ｂ２）２５１＿２、レベル３専用のフィルタ（Ａ
３）２５０＿３とフィルタ（Ｂ３）２５１＿３、レベル
４専用のフィルタ（Ａ４）２５０＿４とフィルタ（Ｂ
４）２５１＿４を具備し、また、前記第２実施例と同様
に、ＳＳ係数計算専用のフィルタとして、フィルタ（Ｓ
Ｓ２）２５２＿２、フィルタ（ＳＳ３）２５２＿３、及
びフィルタ（ＳＳ４）２５２＿４を具備する構成とされ
る。

【００５２】図１２は、本実施例のウェーブレット変換
装置１００のタイミングチャートである。このタイミン
グチャートに示すように、時刻ｔ０からｔ１の期間で、
前記第２実施例の場合と同様に、入力データのメモリ要
素（Ｌ１）２０１への書き込みと、フィルタ（ＳＳ２）
２５２＿２，フィルタ（ＳＳ３）２５２＿３及びフィル
タ（ＳＳ４）２５２＿４によるレベル１、レベル２及び
レベル３のＳＳ係数の計算と、そのＳＳ係数データのメ
モリ要素（Ｌ２）２０２、メモリ要素（Ｌ３）２０２及
びメモリ要素（Ｌ４）２０４への書き込みとが並行して
行われる。

【００５３】この処理が終了した時刻ｔ１から、フィル
タ（Ａ１）２５０＿１とフィルタ（Ｂ１）２５１＿１を
使用したレベル１のウェーブレット変換、フィルタ（Ａ
２）２５０＿２とフィルタ（Ｂ２）２５１＿２を使用し
たレベル２のウェーブレット変換、フィルタ（Ａ３）２
５０＿３とフィルタ（Ｂ３）２５１＿３を使用したレベ
ル３のウェーブレット変換、フィルタ（Ａ４）２５０＿
４とフィルタ（Ｂ４）２５１＿４を使用したレベル４の
ウェーブレット変換が開始する。そして、データ数が最
も少ないレベル４の処理が最も早い時刻ｔ２で終了し、
その次にデータ数が少ないレベル３の処理が時刻ｔ３で
終わり、その次にデータ数が少ないレベル２の処理が時
刻ｔ４で終了し、最後に最もデータ数の多いレベル１の
処理が時刻ｔ５で終了する。このように、データ数の少
ない高いレべルから、ウェーブレット変換が順次終了し
ていく。

【００５４】本実施例のウェーブレット変換装置１００
の処理時間であるが、レべル１のデータ数が最も多いの
で、全体の処理時間もレべル１の処理に要する時間で決
まる。デ−タの読み込み時間が時刻ｔ０からｔ１の１２
８×１２８＝１６ｋクロック、レべル１のウェーブレッ
ト変換にかかる時間が時刻ｔ１からｔ５の６４×６４×
２＝８ｋクロックであるから、トータルの処理時間は２
４ｋクロックとなる。この処理時間は従来技術の６９ｋ
クロックの約３５％の処理時間で済むから、従来技術に
比べ非常に高速なウェーブレット変換処理が可能である
が、さらに前記第３実施例に比べても約８６％の処理時
聞で済み、より一層の高速処理が可能である。

【００５５】本実施例による符号化復号化装置は、前記
第３実施例と同様に、符号化符号化部１０４において、
高いレベルの周波数帯信号ほど先に得ることができるた
め、待ち時間が少なくなり、従来技術のものより高速な
処理が可能である。

【００５６】本発明のウェーブレット変換装置の構成
は、前記各実施例の構成のみに限定されるものではな
く、それを様々に変形した構成もとり得る。

【００５７】例えば、前記第１又は第２実施例におい
て、フィルタ部１０２の水平処理及び垂直処理のための
フィルタを１個のみにした変形構成も可能である。この
場合、各メモリ要素２０１〜２０４を必ずしも独立した
４個のメモリに分割しなくてもよい。このような変形構
成では、各レベルのウェーブレット変換において、図５
及び図６に示すような接続による並列処理は不可能であ
るため、その分だけ処理時間は増加するが、この点を除
けば前述したような前記第１又は第２実施例と同様の効
果を奏することができる。

【００５８】同様に、前記第３又は第４実施例におい
て、フィルタ部１０２の水平処理及び垂直処理のための
フィルタの個数を半減し、各レベルのウェーブレット変
換の水平処理及び垂直処理を１つのフィルタを使用して
実行させるような変形構成も可能である。この場合、各
メモリ要素２０１〜２０４を必ずしも独立した４個のメ
モリに分割しなくてもよい。このような変形構成によれ
ば、各レベルのウェーブレット変換処理の時間は増加す
るが、それ以外は前記第３又は第４実施例と同様の効果
を奏することができる。

【００５９】図２２は、本発明のウェーブレット変換処
理方法の第１の実施例を示すフローチャートである。本
実施例の処理は、デジタル信号処理専用プロセッサ（Ｄ
ＳＰ）又は汎用プロセッサを用いても実行可能である
が、図２のブロック図に示したような構成の専用のハー
ドウエアを用いれば、図３のタイミングチャートに関連
して説明したように極めて高速な実行が可能である。

【００６０】図２２において、まず処理ブロック３００
で外部からデータを取り込み記憶手段に保存する。次
に、処理ブロック３１０において、ウェーブレット変換
の各レベルのＳＳ係数データを順次計算し記憶手段に保
存する。ここでは、レベル数を４とすると、処理ブロッ
ク３００で取り込まれた入力データを用いたフィルタ演
算によりレベル１のＳＳ係数データを計算して保存し
（ステップ３１０＿１）、次に、このレベル１のＳＳ係
数データを用いたフィルタ演算によりレベル２のＳＳ係
数データを計算して保存し（ステップ３１０＿２）、最
後に、レベル２のＳＳ係数データを用いたフィルタ演算
によりレベル３のＳＳ係数データを計算して保存する
（ステップ３１０＿３）。このようなＳＳ係数データの
計算と保存の処理が終わると、次の処理ブロック３２０
において、保存されている入力データを用いたレベル１
のウェーブレット変換と、予め計算して保存してあるレ
ベル１，２，３のＳＳ係数データを用いたレベル２，
３，４のウェーブレット変換を行う。いずれのレベルの
ウェーブレット変換を行うためのデータも予め保存され
ているため、各レベルのウェーブレット変換を実行する
順序は任意に選ぶことができ、また、任意に選択したレ
ベルのウェーブレット変換だけを行うことができる。こ
のことは、図１３及び図１４に関連して説明したよう
に、ウェーブレット変換を利用する符号化復号化装置に
おいて大きな利益をもたらすものである。

【００６１】図２３は、本発明のウェーブレット変換処
理方法の第２の実施例を示すフローチャートである。本
実施例の処理は、デジタル信号処理専用プロセッサ（Ｄ
ＳＰ）又は汎用プロセッサを用いても実行可能である
が、図７又は図１１のブロック図に示したようなＳＳ係
数データ計算用フィルタを複数個備える構成の専用のハ
ードウエアを用いれば、図８又は図１２のタイミングチ
ャートに関連して説明したような極めて高速な実行が可
能である。

【００６２】図２３において、まず処理ブロック３３０
で外部からデータを取り込み記憶手段に保存する。この
入力処理と並行して、処理ブロック３４０で、入力デー
タを用いたフィルタ演算によりレベル１，２，３（ここ
ではレベル数を４とする）のＳＳ係数データが計算され
て記憶手段に保存される。この各レベルのＳＳ係数デー
タの計算を並列に行うためには、前述のように図７又は
図１１のブロック図に示したような構成のハードウェア
を利用するのが有利である訳である。ただし、処理時間
は増加するが、各レベルのＳＳ係数データの計算を順次
に行うことも可能である。

【００６３】このようなデータの入力とＳＳ係数データ
の計算の処理が終わると、次の処理ブロック３５０にお
いて、保存されている入力データを用いたレベル１のウ
ェーブレット変換と、予め計算して保存してあるレベル
１，２，３のＳＳ係数データを用いたレベル２，３，４
のウェーブレット変換を行う。いずれのレベルのウェー
ブレット変換を行うためのデータも予め保存されている
ため、各レベルのウェーブレット変換を実行する順序は
任意に選ぶことができ、また、任意に選択したレベルの
ウェーブレット変換だけを行うことができる。このこと
は、図１３及び図１４に関連して説明したように、ウェ
ーブレット変換を利用する符号化復号化装置において大
きな利益をもたらすものである。また、図１１のブロッ
ク図に示したような各レベルに対応した複数の水平／垂
直処理用のフィルタを備えた構成のハードウェアを利用
し、全レベル又は複数レベルのウェーブレット変換を同
時に開始し並列的に実行すれば、高いレベルの周波数帯
信号ほど早い時点で生成することができ、これは前述の
ように符号化復号化装置において大きな利益をもたらす
ものである。

【００６４】図２４は、本発明のウェーブレット変換処
理方法の第３の実施例を示すフローチャートである。本
実施例の処理も、デジタル信号処理専用プロセッサ（Ｄ
ＳＰ）又は汎用プロセッサを用いても実行可能である
が、図９のブロック図に示したような構成のハードウエ
アを用いれば、図１０のタイミングチャートに関連して
説明したように極めて高速に実行可能である。

【００６５】図２４において、まず処理ブロック３６０
で外部からデータを取り込み記憶手段に保存する。デー
タ入力の処理が終了すると、処理ブロック３７０で、図
２２の処理ブロック３１０と同様にレベル１，２，３
（ここではレベル数を４とする）のＳＳ係数データの計
算と保存を順次行う。このＳＳ係数データの計算処理と
並行して処理ブロックでレベル１，２，３，４のウェー
ブレット変換を実行する。すなわち、処理ブロック３８
０においては、レベル１のＳＳ係数データの計算が終了
すると、入力データを用いてレベル１のウェーブレット
変換（ステップ３８０＿１）を開始する。続いて、レベ
ル２のＳＳ係数データの計算が終わると、保存されてい
るレベル１のＳＳ係数データを用いたレベル２のウェー
ブレット変換（ステップ３８０＿２）を開始する。そし
て、レベル３のＳＳ係数データの計算が終了すると、保
存されているレベル２のＳＳ係数データを用いたレベル
３のウェーブレット変換（ステップ３８０＿３）と、保
存されているレベル３のＳＳ係数データを用いたウェー
ブレット変換（３８０＿４）とを同時に開始する。高い
レベルほど処理対象データ数が少ないため、レベル４の
ウェーブレット変換（ステップ３８０＿４）が最初に終
了し、次にレベル３のウェーブレット変換（ステップ３
８０＿３）が終了し、次にレベル２のウェーブレット変
換（ステップ３８０＿２）が終了し、最後にレベル１の
ウェーブレット変換（３８０＿１）が終了する。このよ
うに、高いレベルの周波数帯信号ほど早い時点で生成さ
れることは、図１３及び図１４に関連して説明したよう
に、符号化復号化装置において大きな利益をもたらすも
のである。

【００６６】なお、図２２、図２３又は図２４の各処理
ブロックを一般的なコンピュータに実行させるためのプ
ログラムが記録されたフロッピーディスク、ＣＤ−ＲＯ
Ｍ等の各種の記録媒体も、本発明に包含される。

【００６７】

【発明の効果】請求項１記載の発明によれば、高速のウ
ェーブレット変換処理が可能になるとともに、ウェーブ
レット変換処理を任意のレベルについて任意の順序で実
行することが可能になる。

【００６８】請求項２記載の発明によれば、複数レベル
のＳＳ係数データの計算を並列に行うことにより、請求
項１記載の発明よりもさらに高速の処理が可能になり、
また、ウェーブレット変換処理を任意のレベルについて
任意の順序で実行することが可能になる。

【００６９】請求項３記載の発明によれば、装置が処理
可能な全レベルのＳＳ係数データの計算を並列に行うこ
とにより、全レベルのウェーブレット変換処理を高速に
行うことが可能になり、また、任意のレベルについて任
意の順序でウェーブレット変換処理を実行することが可
能になる。

【００７０】請求項４記載の発明によれば、複数のレベ
ルのウェーブレット変換処理を並列化することにより処
理の一層の高速化が可能になり、複数レベルのウェーブ
レット変換処理を並行して実行して高いレベルの周波数
帯信号ほど早い時点で生成することが可能になる。

【００７１】請求項５記載の発明によれば、複数レベル
のＳＳ係数データの計算の並列化と、複数レベルのウェ
ーブレット変換処理の並列化により、処理の一層の高速
化が可能になり、複数レベルのウェーブレット変換処理
を並行して実行し、高いレベルの周波数帯信号ほど早い
時点で生成することが可能になる。

【００７２】請求項６記載の発明によれば、必要な全て
のレベルのＳＳ係数データの計算を並列に行うことがで
きるため、請求項５記載の発明よりも処理をさらに高速
化することができる。

【００７３】請求項７記載の発明によれば、装置が処理
可能な全レベルのウェーブレット変換処理を並列化する
ことにより処理の一層の高速化が可能になり、また、全
レベルのウェーブレット変換処理を並行して実行し、高
いレベルから周波数帯信号を順次生成することが可能に
なる。

【００７４】請求項８記載の発明によれば、装置が処理
可能な全レベルのウェーブレット変換処理の並列化と複
数レベルのＳＳ係数データの計算の並列化により、請求
項７記載の発明よりも一層の処理の高速化が可能にな
り、また、全レベルのウェーブレット変換処理を並行し
て実行して高いレベルから周波数帯信号を順に生成する
ことが可能になる。

【００７５】請求項９記載の発明によれば、必要な全て
のレベルのＳＳ係数データの計算を並列化することによ
り、請求項８記載の発明よりもさらに処理の高速化が可
能になる。

【００７６】請求項１０記載の発明によれば、各レベル
のウェーブレット変換処理を２つのフィルタを使用して
並列化することにより、請求項４記載の発明よりさらに
処理の高速化が可能になる。

【００７７】請求項１１記載の発明によれば、各レベル
のウェーブレット変換処理を２つのフィルタを使用して
並列化し、かつ、必要な全てのレベルのＳＳ係数データ
の計算を並列化することにより、請求項５記載の発明よ
りさらに処理の高速化が可能になる。

【００７８】請求項１２記載の発明によれば、各レベル
のウェーブレット変換処理を２つのフィルタを使用して
並列化し、かつ、装置が処理可能な全てのレベルのウェ
ーブレット変換処理を並列化することにより、請求項１
０記載の発明よりさらに処理の高速化が可能になる。

【００７９】請求項１３記載の発明によれば、各レベル
のウェーブレット変換処理を２つのフィルタを使用して
並列化し、かつ、装置が処理可能な全てのレベルのウェ
ーブレット変換処理を並列化することにより、請求項６
記載の発明よりさらに処理の高速化が可能になる。

【００８０】請求項１４記載の発明によれば、ウェーブ
レット変換装置において、ウェーブレット変換の高速処
理が可能であり、かつ、任意に選択したレベルについて
任意に指定した順序でウェーブレット変換を実行させる
ことが可能であり、あるいは、複数のレベルのウェーブ
レット変換処理を並行して実行して高いレベルから周波
数帯信号を順に生成させることが可能であるため、符号
化復号化部におけるウェーブレット変換のための待ち時
間を減らすることでき、また、周波数帯信号の切り捨て
を行う場合には不要なレベルのウェーブレット変換を行
う無駄を省くことができ、したがって、高速の符号化復
号化処理が可能になる。

【００８１】請求項１５記載の発明によれば、任意に選
択したレベルのウェーブレット変換を任意の順序で実行
することが可能であるため、符号化復号化処理における
待ち時間を減少させることができ、また、データの切り
捨てを行う場合に不要なレベルの周波数帯信号を生成さ
せる無駄を省くことができる。

【００８２】請求項１６記載の発明によれば、高いレベ
ルの周波数帯信号ほど早い時点で生成させることが可能
であるため、符号化復号化処理における待ち時間を減少
させることができる。

【００８３】請求項１７記載の発明によれば、一般的な
コンピュータを利用して容易に、請求項１５又は１６記
載の発明を実施可能になる。

【図面の簡単な説明】

【図１】本発明による符号化復号化装置の全体的構成の
一例を示すブロック図である。

【図２】本発明の符号化復号化装置及びウェーブレット
変換装置の第１実施例におけるウェーブレット変換装置
の構成を示すブロック図である。

【図３】第１実施例におけるウェーブレット変換装置の
タイミングチャートである。

【図４】メモリ要素を構成する４つのメモリへのデータ
の振り分けを示す図である。

【図５】水平方向処理時のフィルタとメモリの接続方法
を示す図である。

【図６】垂直方向処理時のフィルタとメモリの接続方法
を示す図である。

【図７】本発明の符号化復号化装置及びウェーブレット
変換装置の第２実施例におけるウェーブレット変換装置
のフィルタ部の構成を示すブロック図である。

【図８】第２実施例におけるウェーブレット変換装置の
タイミングチャートである。

【図９】本発明の符号化復号化装置及びウェーブレット
変換装置の第３実施例におけるウェーブレット変換装置
のフィルタ部の構成を示すブロック図である。

【図１０】第３実施例におけるウェーブレット変換装置
のタイミングチャートである。

【図１１】本発明の符号化復号化装置及びウェーブレッ
ト変換装置の第４実施例におけるウェーブレット変換装
置のフィルタ部の構成を示すブロック図である。

【図１２】第４実施例におけるウェーブレット変換装置
のタイミングチャートである。

【図１３】周波数帯信号のアライメントの説明図であ
る。

【図１４】ビットプレーンの説明図である。

【図１５】ウェーブレット変換の水平処理及び垂直処理
のためのフィルタ演算の説明図である。

【図１６】ウェーブレット変換前のイメージデータのメ
モリマップの一例を示す図である。

【図１７】１Ｓ係数及び１Ｄ係数のためのメモリマップ
の一例を示す図である。

【図１８】１ＳＳ係数、１ＳＤ係数、１ＤＳ係数及び１
ＤＤ係数のためのメモリマツプの一例を示す図である。

【図１９】２Ｓ係数及び２Ｄ係数のためのメモリマッブ
の一例を示す図である。

【図２０】２ＳＳ係数、２ＳＤ係数、２ＤＳ係数及び２
ＤＤ係数のためのメモリマップの一例を示す図である。

【図２１】従来の一般的なウェーブレット変換装置のタ
イミングチャートである。

【図２２】本発明のウェーブレット変換処理方法の一実
施例を説明するためのフローチャートである。

【図２３】本発明のウェーブレット変換処理方法の他の
実施例を説明するためのフローチャートである。

【図２４】本発明のウェーブレット変換処理方法のもう
一つの実施例を説明するためのフローチャートである。

【符号の説明】

１００ウェーブレット変換装置１０１メモリ部１０２フィルタ部１０３制御部１０４符号化復号化部２０１，２０２，２０３，２０４メモリ要素２５０，２５１水平処理及び垂直処理用のフィルタ２５２ＳＳ係数データ計算用のフィルタ

Claims

【特許請求の範囲】

【請求項１】ウェーブレット変換の対応したレベルの
データを記憶するための、独立してアクセス可能な複数
のメモリ要素と、ウェーブレット変換の水平処理及び垂
直処理のためのフィルタと、ウェーブレット変換のＳＳ
係数の計算のためのフィルタとを具備することを特徴と
するウェーブレット変換装置。
【請求項２】ウェーブレット変換の対応したレベルの
データを記憶するための、独立してアクセス可能な複数
のメモリ要素と、ウェーブレット変換の水平処理及び垂
直処理のためのフィルタと、ウェーブレット変換のＳＳ
係数の計算のための複数のフィルタとを具備することを
特徴とするウェーブレット変換装置。
【請求項３】ウェーブレット変換の対応したレベルの
データを記憶するための、独立してアクセス可能な複数
のメモリ要素と、ウェーブレット変換の水平処理及び垂
直処理のためのフィルタと、ウェーブレット変換のＳＳ
係数の計算のための（メモリ要素の個数−１）個以上の
フィルタとを具備することを特徴とするウェーブレット
変換装置。
【請求項４】ウェーブレット変換の対応したレベルの
データを記憶するための、独立してアクセス可能な複数
のメモリ要素と、ウェーブレット変換の水平処理及び垂
直処理のための複数のフィルタと、ウェーブレット変換
のＳＳ係数の計算のためのフィルタとを具備することを
特徴とするウェーブレット変換装置。
【請求項５】ウェーブレット変換の対応したレベルの
データを記憶するための、独立してアクセス可能な複数
のメモリ要素と、ウェーブレット変換の水平処理及び垂
直処理のための複数のフィルタと、ウェーブレット変換
のＳＳ係数の計算のための複数のフィルタとを具備する
ことを特徴とするウェーブレット変換装置
【請求項６】ウェーブレット変換の対応したレベルの
データを記憶するための、独立してアクセス可能な複数
のメモリ要素と、ウェーブレット変換の水平処理及び垂
直処理のための複数のフィルタと、ウェーブレット変換
のＳＳ係数の計算のための（メモリ要素の個数−１）個
のフィルタとを具備することを特徴とするウェーブレッ
ト変換装置
【請求項７】ウェーブレット変換の対応したレベルの
データを記憶するための、独立してアクセス可能な複数
のメモリ要素と、ウェーブレット変換の水平処理及び垂
直処理のための、メモリ要素と同数のフィルタと、ウェ
ーブレット変換のＳＳ係数の計算のためのフィルタとを
具備することを特徴とするウェーブレット変換装置。
【請求項８】ウェーブレット変換の対応したレベルの
データを記憶するための、独立してアクセス可能な複数
のメモリ要素と、ウェーブレット変換の水平処理及び垂
直処理のためのメモリ要素と同数のフィルタと、ウェー
ブレット変換のＳＳ係数の計算のための複数のフィルタ
とを具備することを特徴とするウェーブレット変換装
置。
【請求項９】ウェーブレット変換の対応したレベルの
データを記憶するための、独立してアクセス可能な複数
のメモリ要素と、ウェーブレット変換の水平処理及び垂
直処理のためのメモリ要素と同数のフィルタと、ＳＳ係
数の計算のための（メモリ要素の個数−１）個のフィル
タとを具備することを特徴とするウェーブレット変換装
置。
【請求項１０】各メモリ要素が、独立してアクセス可
能な４つのメモリからなることを特徴とする請求項４項
記載のウェーブレット変換装置。
【請求項１１】各メモリ要素が独立してアクセス可能
な４つのメモリからなり、ＳＳ計数計算のためのフィル
タを（メモリ要素の個数−１）個具備することを特徴と
する請求項５記載のウェーブレット変換装置。
【請求項１２】各メモリ要素が独立してアクセス可能
な４つのメモリからなり、ウェーブレット変換の水平処
理及び垂直処理のためのフィルタを、メモリ要素の個数
の２倍の個数具備することを特徴とする請求項４記載の
ウェーブレット変換装置。
【請求項１３】各メモリ要素が独立してアクセス可能
な４つのメモリからなり、ウェーブレット変換の水平処
理及び垂直処理のためのフィルタを、メモリ要素の個数
の２倍の個数具備することを特徴とする請求項６記載の
ウェーブレット変換装置。
【請求項１４】請求項１乃至１３のいずれか１項記載
のウェーブレット変換装置と、このウェーブレット変換
装置の各メモリ要素にアクセス可能な、ウェーブレット
変換による周波数帯域信号の符号化及びその符号化デー
タの復号化を行うための符号化復号化部とを具備するこ
とを特徴とする符号化復号化装置。
【請求項１５】各レベルのＳＳ係数データを計算して
保存する処理を行った後、保存されているＳＳ係数デー
タを用いてレベル２以上の各レベルのウェーブレット変
換の処理を行うことを特徴とするウェーブレット変換処
理方法。
【請求項１６】各レベルのＳＳ係数データを計算して
保存する処理と、低いレベルより順に各レベルのウェー
ブレット変換を行う処理とを並行して遂行し、レベル２
以上の各レベルのウェーブレット変換には、その開始前
に計算されて保存されているＳＳ係数データを用いるこ
とを特徴とするウェーブレット変換処理方法。
【請求項１７】請求項１５又は１６記載のウェーブレ
ット変換処理方法の各処理をコンピュータに実行させる
ためのプログラムが記録されたことを特徴とするコンピ
ュータ読み取り可能記録媒体。