JP2001024724A - 遅延検波復調器 - Google Patents
遅延検波復調器Info
- Publication number
- JP2001024724A JP2001024724A JP11193976A JP19397699A JP2001024724A JP 2001024724 A JP2001024724 A JP 2001024724A JP 11193976 A JP11193976 A JP 11193976A JP 19397699 A JP19397699 A JP 19397699A JP 2001024724 A JP2001024724 A JP 2001024724A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- filter
- roll
- input
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】ロールオフフィルタを介した復調信号から局部
発振器と入力信号のキャリア周波数との周波数誤差を推
定して、ロールオフフィルタ前段で周波数補償するAFC
回路を有する復調器において、フレーム受信での固定パ
ターンにおけるAFC回路の高速引き込みをロールオフフ
ィルタの遅延を含まずに行う復調器構成を提供する。 【解決手段】ロールオフフィルタ前段に復調する手段
と、その復調信号とロールオフフィルタ後段からの復調
信号とを選択する切替スイッチを設け、フレーム受信で
の固定パターン入力時においては前段の復調信号を選択
し、ロールオフフィルタを介さない復調信号から周波数
補償を行うことにより、ロールオフフィルタの遅延を含
まずにAFC回路の引き込みを可能とする復調器。
発振器と入力信号のキャリア周波数との周波数誤差を推
定して、ロールオフフィルタ前段で周波数補償するAFC
回路を有する復調器において、フレーム受信での固定パ
ターンにおけるAFC回路の高速引き込みをロールオフフ
ィルタの遅延を含まずに行う復調器構成を提供する。 【解決手段】ロールオフフィルタ前段に復調する手段
と、その復調信号とロールオフフィルタ後段からの復調
信号とを選択する切替スイッチを設け、フレーム受信で
の固定パターン入力時においては前段の復調信号を選択
し、ロールオフフィルタを介さない復調信号から周波数
補償を行うことにより、ロールオフフィルタの遅延を含
まずにAFC回路の引き込みを可能とする復調器。
Description
【０００１】
【発明の属する利用分野】本発明は、遅延検波復調器に
関わり、特にフレーム受信での固定パターンによるAFC
回路の引き込みに関するものである。
関わり、特にフレーム受信での固定パターンによるAFC
回路の引き込みに関するものである。
【０００２】
【従来の技術】ディジタル位相変調信号に対してディジ
タル信号処理を行う復調器に用いるAFC（Auto Freqency
Control）回路の一方式として、局部発振器と入力信号
のキャリア周波数との偏差を復調信号から得て周波数誤
差を推定し、周波数補償を行う方法がある。図２を用い
て従来の技術を説明する。
タル信号処理を行う復調器に用いるAFC（Auto Freqency
Control）回路の一方式として、局部発振器と入力信号
のキャリア周波数との偏差を復調信号から得て周波数誤
差を推定し、周波数補償を行う方法がある。図２を用い
て従来の技術を説明する。
【０００３】図２はπ/4シフトQPSK変調方式での遅延検
波復調器の構成を示すブロック図である。10は入力端
子、1は帯域制限フィルタ、21は分配器、2aと2bはミキ
サ、3aと3bはA/D変換器、4はAFC回路、5はロールオフフ
ィルタ、6aは遅延検波器、7はπ/2移相器、8は局部発振
器，20aと20bは出力端子である。
波復調器の構成を示すブロック図である。10は入力端
子、1は帯域制限フィルタ、21は分配器、2aと2bはミキ
サ、3aと3bはA/D変換器、4はAFC回路、5はロールオフフ
ィルタ、6aは遅延検波器、7はπ/2移相器、8は局部発振
器，20aと20bは出力端子である。
【０００４】入力端子10から入力したπ/4シフトQPSK変
調信号は、帯域制限フィルタ1に送られる。帯域制限フ
ィルタ1は入力したπ/4シフトQPSK変調信号より不要な
信号成分を除去し、帯域制限した変調信号を分配器21に
入力する。分配器21は帯域制限した変調信号をミキサ2a
とミキサ2bに送り、ミキサ2aとミキサ2bでは局部発振器
8が出力するキャリア周波数を用いて準同期検波を行
う。即ち、局部発振器8はキャリア周波数の信号を生成
してミキサ2aとπ/2移相器7に出力する。π/2移相器7は
キャリア周波数の信号の位相を90度移相してからミキサ
2bに出力する。ミキサ2aからは同相成分（I成分）が出
力され、キャリア周波数をπ/2移相した信号を混合する
ミキサ2bからは直交成分（Q成分）が出力される。そし
てI成分はA/D変換器3aによってディジタル信号に変換さ
れ、AFC回路4に送られる。また、Q成分もA/D変換器3bに
よってディジタル信号に変換され、AFC回路4に送られ
る。ＡＦＣ回路４は入力したI成分とQ成分の信号につい
てそれぞれ、局部発振器8と入力キャリア信号との周波
数誤差の補償を行い、ロールオフフィルタ5に送る。ロ
ールオフフィルタ5では入力したI成分とQ成分の信号に
ついて波形成形し、それぞれ遅延検波器6aを介して出力
端子20aからI成分の復調信号を出力し、出力端子20bか
らQ成分の復調信号を出力する。ここで、ロールオフフ
ィルタ5は中心周波数0の低域通過フィルタであり、あら
かじめ係数が定められたトランスバーサル形などのディ
ジタルフィルタで構成されている。したがって、入力信
号に周波数誤差が存在したままロールオフフィルタ5に
よる処理を行うと、出力波形が歪み、伝送品質が劣化す
る。このため、ロールオフフィルタ5の前段にAFC回路4
を設け、周波数誤差の補償を行い入力信号の中心周波数
を0にしてから、ロールオフフィルタ5による処理を行っ
ている。また、遅延検波器6aの出力信号には周波数誤差
による定常的な位相回転成分が含まれているので、この
位相回転成分をAFC回路4に取込んで、周波数誤差を推定
して、補償する。
調信号は、帯域制限フィルタ1に送られる。帯域制限フ
ィルタ1は入力したπ/4シフトQPSK変調信号より不要な
信号成分を除去し、帯域制限した変調信号を分配器21に
入力する。分配器21は帯域制限した変調信号をミキサ2a
とミキサ2bに送り、ミキサ2aとミキサ2bでは局部発振器
8が出力するキャリア周波数を用いて準同期検波を行
う。即ち、局部発振器8はキャリア周波数の信号を生成
してミキサ2aとπ/2移相器7に出力する。π/2移相器7は
キャリア周波数の信号の位相を90度移相してからミキサ
2bに出力する。ミキサ2aからは同相成分（I成分）が出
力され、キャリア周波数をπ/2移相した信号を混合する
ミキサ2bからは直交成分（Q成分）が出力される。そし
てI成分はA/D変換器3aによってディジタル信号に変換さ
れ、AFC回路4に送られる。また、Q成分もA/D変換器3bに
よってディジタル信号に変換され、AFC回路4に送られ
る。ＡＦＣ回路４は入力したI成分とQ成分の信号につい
てそれぞれ、局部発振器8と入力キャリア信号との周波
数誤差の補償を行い、ロールオフフィルタ5に送る。ロ
ールオフフィルタ5では入力したI成分とQ成分の信号に
ついて波形成形し、それぞれ遅延検波器6aを介して出力
端子20aからI成分の復調信号を出力し、出力端子20bか
らQ成分の復調信号を出力する。ここで、ロールオフフ
ィルタ5は中心周波数0の低域通過フィルタであり、あら
かじめ係数が定められたトランスバーサル形などのディ
ジタルフィルタで構成されている。したがって、入力信
号に周波数誤差が存在したままロールオフフィルタ5に
よる処理を行うと、出力波形が歪み、伝送品質が劣化す
る。このため、ロールオフフィルタ5の前段にAFC回路4
を設け、周波数誤差の補償を行い入力信号の中心周波数
を0にしてから、ロールオフフィルタ5による処理を行っ
ている。また、遅延検波器6aの出力信号には周波数誤差
による定常的な位相回転成分が含まれているので、この
位相回転成分をAFC回路4に取込んで、周波数誤差を推定
して、補償する。
【０００５】伝送開始時の通信リンクの確立を目的とし
て、受信機がビット同期を確立するためにあらかじめ決
められたパターン（固定パターン）を一般的に使用して
いる。上述の復調器の構成では、伝送開始時に、AFC回
路4がフレーム受信での固定パターンによる高速での引
き込みを必要とする時に、復調信号から周波数補償を行
うまでにディジタルフィルタで構成されているロールオ
フフィルタがあるため、引き込み動作時にはこのロール
オフフィルタの遅延分が含まれ、高速引き込みができ
ず、出力端子20a，20b以降のデータ伝送の品質が劣化す
る。
て、受信機がビット同期を確立するためにあらかじめ決
められたパターン（固定パターン）を一般的に使用して
いる。上述の復調器の構成では、伝送開始時に、AFC回
路4がフレーム受信での固定パターンによる高速での引
き込みを必要とする時に、復調信号から周波数補償を行
うまでにディジタルフィルタで構成されているロールオ
フフィルタがあるため、引き込み動作時にはこのロール
オフフィルタの遅延分が含まれ、高速引き込みができ
ず、出力端子20a，20b以降のデータ伝送の品質が劣化す
る。
【０００６】
【発明が解決しようとする課題】前述の従来技術には、
高速引き込みが行えず、復調後のデータ伝送の品質が劣
化する欠点があった。
高速引き込みが行えず、復調後のデータ伝送の品質が劣
化する欠点があった。
【０００７】本発明の目的は、上記のような欠点を除去
し、データ伝送の品質を確保したまま高速の引き込みが
可能な復調器を提供することにある。
し、データ伝送の品質を確保したまま高速の引き込みが
可能な復調器を提供することにある。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の遅延検波復調器は、ロールオフフィルタ
を通さない復調信号と、ロールオフフィルタを通した復
調信号とを選択する切替スイッチを設けて、固定パター
ン入力時にはロールオフフィルタを通さない復調信号を
選択し、通常伝送時にはロールオフフィルタを通した復
調信号を選択することで、通常伝送時における伝送品質
の確保を実現したものである。
めに、本発明の遅延検波復調器は、ロールオフフィルタ
を通さない復調信号と、ロールオフフィルタを通した復
調信号とを選択する切替スイッチを設けて、固定パター
ン入力時にはロールオフフィルタを通さない復調信号を
選択し、通常伝送時にはロールオフフィルタを通した復
調信号を選択することで、通常伝送時における伝送品質
の確保を実現したものである。
【０００９】
【発明の実施の形態】本発明の一実施例を図１及び図３
並びに図４によって説明する。図１はπ/4シフトQPSK変
調方式での遅延検波復調器の構成を示すブロック図であ
る。図２と同一の構成要素には図２と同一の番号を付し
た。その他、6bは遅延検波器、9は切替スイッチ、30は
切替信号入力端子である。また、図３は遅延検波器6bの
出力信号の複素平面図である。横軸はI成分、縦軸はQ成
分、実線は△f=0の時の位相遷移、点線は△fが存在する
（△f≠0）時の位相遷移、△θは位相誤差である。ま
た、図４はπ/4シフトQPSK変調の位相遷移を表す図であ
り、第１ビットが“1”，第２ビットが“1”の時は位相
遷移量が“-3π/4”ラジアン、第１ビットが“0”，第
２ビットが“1”の時は位相遷移量が“3π/4”ラジア
ン、第１ビットが“0”，第２ビットが“0”の時は位相
遷移量が“π/4”ラジアン、第１ビットが“1”，第２
ビットが“0”の時は位相遷移量が“-π/4”ラジアンで
あることを示している。この実施例は、フレーム受信で
の固定パターン入力時には、ロールオフフィルタを通さ
ない復調信号から周波数補償ができることから、ロール
オフフィルタ5の前段に直交検波出力を入力とする遅延
検波器6bを設け、フレーム受信での固定パターンによる
高速な引き込みを行った。また、この遅延検波出力信号
とロールオフフィルタ5の後段の遅延検波出力信号とを
切替える切替スイッチ9を設けた。以下、動作説明をす
る。
並びに図４によって説明する。図１はπ/4シフトQPSK変
調方式での遅延検波復調器の構成を示すブロック図であ
る。図２と同一の構成要素には図２と同一の番号を付し
た。その他、6bは遅延検波器、9は切替スイッチ、30は
切替信号入力端子である。また、図３は遅延検波器6bの
出力信号の複素平面図である。横軸はI成分、縦軸はQ成
分、実線は△f=0の時の位相遷移、点線は△fが存在する
（△f≠0）時の位相遷移、△θは位相誤差である。ま
た、図４はπ/4シフトQPSK変調の位相遷移を表す図であ
り、第１ビットが“1”，第２ビットが“1”の時は位相
遷移量が“-3π/4”ラジアン、第１ビットが“0”，第
２ビットが“1”の時は位相遷移量が“3π/4”ラジア
ン、第１ビットが“0”，第２ビットが“0”の時は位相
遷移量が“π/4”ラジアン、第１ビットが“1”，第２
ビットが“0”の時は位相遷移量が“-π/4”ラジアンで
あることを示している。この実施例は、フレーム受信で
の固定パターン入力時には、ロールオフフィルタを通さ
ない復調信号から周波数補償ができることから、ロール
オフフィルタ5の前段に直交検波出力を入力とする遅延
検波器6bを設け、フレーム受信での固定パターンによる
高速な引き込みを行った。また、この遅延検波出力信号
とロールオフフィルタ5の後段の遅延検波出力信号とを
切替える切替スイッチ9を設けた。以下、動作説明をす
る。
【００１０】図１において、まず、固定パターン入力時
には、切替信号入力端子30から制御信号を入力し、切替
スイッチ9をA側に切替え、AFC回路4に入力する遅延検波
信号を遅延検波器6bの出力信号とする。ここで、入力端
子10から入力する固定パターンは、“１，０，０，１，
１，０，０，１，‥‥‥”の繰返しパターンである。ま
た、π/4シフトQPSK変調の位相遷移を図４のようにす
る。π/4シフトQPSK入力信号（固定パターン）は、入力
端子10を介して帯域制限フィルタ1に入力する。この入
力信号は、帯域制限フィルタ1で不要な信号成分を除去
され、分配器21に入力し、２つに分配されてミキサ2aと
2bとにそれぞれ送られる。ミキサ2aと2bでは、分配器21
によって分配されたそれぞれの信号は、局部発振器8の
信号とそれをπ/2ラジアン移相した信号により、それぞ
れI成分とQ成分に直交変調されて出力される。これらI
成分とQ成分の信号はそれぞれ、A/D変換器3aと3bに入力
する。A/D変換器3aと3bに入力したI成分とQ成分の信号
はそれぞれ、ディジタル信号に変換された後、それぞ
れ、AFC回路4と遅延検波器6bに入力する。遅延検波器6b
に入力したI成分とQ成分の信号は、遅延検波され、切替
スイッチ9にそれぞれ送られる。
には、切替信号入力端子30から制御信号を入力し、切替
スイッチ9をA側に切替え、AFC回路4に入力する遅延検波
信号を遅延検波器6bの出力信号とする。ここで、入力端
子10から入力する固定パターンは、“１，０，０，１，
１，０，０，１，‥‥‥”の繰返しパターンである。ま
た、π/4シフトQPSK変調の位相遷移を図４のようにす
る。π/4シフトQPSK入力信号（固定パターン）は、入力
端子10を介して帯域制限フィルタ1に入力する。この入
力信号は、帯域制限フィルタ1で不要な信号成分を除去
され、分配器21に入力し、２つに分配されてミキサ2aと
2bとにそれぞれ送られる。ミキサ2aと2bでは、分配器21
によって分配されたそれぞれの信号は、局部発振器8の
信号とそれをπ/2ラジアン移相した信号により、それぞ
れI成分とQ成分に直交変調されて出力される。これらI
成分とQ成分の信号はそれぞれ、A/D変換器3aと3bに入力
する。A/D変換器3aと3bに入力したI成分とQ成分の信号
はそれぞれ、ディジタル信号に変換された後、それぞ
れ、AFC回路4と遅延検波器6bに入力する。遅延検波器6b
に入力したI成分とQ成分の信号は、遅延検波され、切替
スイッチ9にそれぞれ送られる。
【００１１】ここで、遅延検波器6bの出力信号の複素平
面図を図３に示す。入力端子10に入力するπ/4シフトQP
SK入力信号と局部発振器8の出力信号とに周波数誤差△f
が存在しないとき（△f=0）の位相遷移は固定パターン
は、“1，0，0，1，1，0，0，1，‥‥‥”の繰返しパタ
ーンのため、第１ビットと第２ビットは“1，0”、
“0，1”、“1，0”、“0，1”、‥‥‥の繰返しとなり
図４に示した位相遷移に従い、“-π/4”ラジアンと“3
π/4”ラジアンの２つの位相を示す。しかし、周波数誤
差△fが存在するとき（△f≠0）はそれに対応した位相
誤差△θが定常的に現れる。AFC回路4では切替スイッチ
9を介してこの遅延検波出力信号を入力し位相誤差△θ
から周波数誤差△fを導き出して周波数の補償を行う。
面図を図３に示す。入力端子10に入力するπ/4シフトQP
SK入力信号と局部発振器8の出力信号とに周波数誤差△f
が存在しないとき（△f=0）の位相遷移は固定パターン
は、“1，0，0，1，1，0，0，1，‥‥‥”の繰返しパタ
ーンのため、第１ビットと第２ビットは“1，0”、
“0，1”、“1，0”、“0，1”、‥‥‥の繰返しとなり
図４に示した位相遷移に従い、“-π/4”ラジアンと“3
π/4”ラジアンの２つの位相を示す。しかし、周波数誤
差△fが存在するとき（△f≠0）はそれに対応した位相
誤差△θが定常的に現れる。AFC回路4では切替スイッチ
9を介してこの遅延検波出力信号を入力し位相誤差△θ
から周波数誤差△fを導き出して周波数の補償を行う。
【００１２】上記のように、固定パターンによるAFC回
路4による引き込み動作が終了し、通信リンクを確立し
たと判断した場合に、通常の伝送状態（通信状態）に切
替える。通常伝送状態に切替える時には、切替信号入力
端子30を介して制御信号を入力し、切替スイッチ9の入
力接続をB側に切替える。以降の動作は、従来技術（図
２）で説明した動作と同一なので、説明を省略するが、
図２と同じ動作で、ロールオフフィルタ5を介した信号
を遅延検波器6aで復調し、復調信号のI成分を出力端子2
0aから出力しQ成分を20bから出力する。この時、復調信
号の一部を分岐して、切替スイッチ9を介してAFC回路4
の遅延検波信号として入力し、周波数補償を行うことに
より伝送品質を良好な状態に保つ。
路4による引き込み動作が終了し、通信リンクを確立し
たと判断した場合に、通常の伝送状態（通信状態）に切
替える。通常伝送状態に切替える時には、切替信号入力
端子30を介して制御信号を入力し、切替スイッチ9の入
力接続をB側に切替える。以降の動作は、従来技術（図
２）で説明した動作と同一なので、説明を省略するが、
図２と同じ動作で、ロールオフフィルタ5を介した信号
を遅延検波器6aで復調し、復調信号のI成分を出力端子2
0aから出力しQ成分を20bから出力する。この時、復調信
号の一部を分岐して、切替スイッチ9を介してAFC回路4
の遅延検波信号として入力し、周波数補償を行うことに
より伝送品質を良好な状態に保つ。
【００１３】また本発明の他の実施例として、固定パタ
ーン入力時に、ロールオフフィルタ処理を行わずに、AF
C回路4の出力信号をそのまま後段の遅延検波器6aで復調
処理するようにすることによって、遅延検波器6bを省
き、遅延検波器6aだけで実現することもできる。その一
例を図５に示す。図５はπ/4シフトQPSK変調方式での遅
延検波復調器の構成を示すブロック図である。図１及び
図２と同一の構成要素には図１及び図２と同一の番号を
付した。その他、9´は切替スイッチ、30´は切替信号
入力端子である。図５では、固定パターン入力時には、
AFC回路4から切替信号入力端子30´に入力するI成分とQ
成分の信号を、切替信号入力端子30´から制御信号をに
よって切替スイッチ9´の出力を切替え、AFC回路4の出
力信号を直接遅延検波器6aに送る。これによって、ロー
ルオフフィルタ5を通さずに遅延検波器6aによって復調
された復調信号をAFC回路４に帰還して周波数補償を行
う。その後、通常伝送状態にするために、切替信号入力
端子30´を介して制御信号を入力し、切替スイッチ9´
の出力接続をB側に切替える。
ーン入力時に、ロールオフフィルタ処理を行わずに、AF
C回路4の出力信号をそのまま後段の遅延検波器6aで復調
処理するようにすることによって、遅延検波器6bを省
き、遅延検波器6aだけで実現することもできる。その一
例を図５に示す。図５はπ/4シフトQPSK変調方式での遅
延検波復調器の構成を示すブロック図である。図１及び
図２と同一の構成要素には図１及び図２と同一の番号を
付した。その他、9´は切替スイッチ、30´は切替信号
入力端子である。図５では、固定パターン入力時には、
AFC回路4から切替信号入力端子30´に入力するI成分とQ
成分の信号を、切替信号入力端子30´から制御信号をに
よって切替スイッチ9´の出力を切替え、AFC回路4の出
力信号を直接遅延検波器6aに送る。これによって、ロー
ルオフフィルタ5を通さずに遅延検波器6aによって復調
された復調信号をAFC回路４に帰還して周波数補償を行
う。その後、通常伝送状態にするために、切替信号入力
端子30´を介して制御信号を入力し、切替スイッチ9´
の出力接続をB側に切替える。
【００１４】なお、上述の実施例は、π/4シフトQPSK変
調方式の遅延検波復調器であったが、例えば16QAM変調
方法式等、ディジタル信号処理を用いた他の変調方式で
も容易に実現できることは、当業者にとって自明であ
る。
調方式の遅延検波復調器であったが、例えば16QAM変調
方法式等、ディジタル信号処理を用いた他の変調方式で
も容易に実現できることは、当業者にとって自明であ
る。
【００１５】
【発明の効果】以上のように本発明によれば、ロールオ
フフィルタでの波形整形をしないで復調した信号を用い
て周波数補償を行うことによって引き込み動作が高速に
実行できる。またその後、通常伝送時にはロールオフフ
ィルタでの波形整形をして復調した信号信号を用いて周
波数補償を行うことによって、伝送品質の確保が可能と
なる。
フフィルタでの波形整形をしないで復調した信号を用い
て周波数補償を行うことによって引き込み動作が高速に
実行できる。またその後、通常伝送時にはロールオフフ
ィルタでの波形整形をして復調した信号信号を用いて周
波数補償を行うことによって、伝送品質の確保が可能と
なる。
【図１】 本発明の一実施例を示す構成ブロック図。
【図２】 従来技術の一実施例を示す構成ブロック図。
【図３】 遅延検波出力の複素平面図。
【図４】 π/4シフトQPSK変調の位相遷移を表す図。
【図５】 本発明の一実施例を示す構成ブロック図。
1：帯域制限フィルタ、 2a，2b：ミキサ、 3a，3b：A
/D変換器、 4：AFC回路、 5：ロールオフフィルタ、
6a，6b：遅延検波器、 7：π/2移相器、 8：局部発
振器、 9，9´：切替スイッチ， 10：入力端子、 20
a，20B：出力端子、 21：分配器、30，30´：切替信号
入力端子、
/D変換器、 4：AFC回路、 5：ロールオフフィルタ、
6a，6b：遅延検波器、 7：π/2移相器、 8：局部発
振器、 9，9´：切替スイッチ， 10：入力端子、 20
a，20B：出力端子、 21：分配器、30，30´：切替信号
入力端子、
Claims (1)
- 【請求項１】 入力するディジタル直交変調信号を遅延
検波する直交復調器において、 前記入力する直交変調信号を、ロールオフフィルタによ
って波形整形し、該波形整形後に遅延検波した信号をも
とに周波数補償を行う第１の信号経路と、 前記入力する直交変調信号を、前記ロールオフフィルタ
による波形整形を行わないで遅延検波した信号をもとに
周波数補償する第２の信号経路と、 前記第１の信号経路と、前記第２の信号経路とを切替え
る切替手段を有し、 該切替手段を制御することによって、固定パターンによ
る引き込みを行う時には、前記第２の信号経路によって
直交復調し、通常伝送時には前記第１の信号経路によっ
て直交復調することを特徴とした遅延検波復調器。 【請求項１】 ディジタル直交変調信号を入力し、復調
信号を出力する遅延検波器であって、 該遅延検波器の出力である前記復調信号の一部を帰還す
る帰還手段と、 該帰還手段によって帰還した前記復調信号の一部と、前
記入力した変調信号と周波数誤差を推定し、該推定した
周波数誤差によって、前記入力した変調信号の周波数補
償を行うAFC（Auto Frequency Control）回路と、 該AFC回路が周波数補償した信号の波形整形を行うロー
ルオフフィルタと、 該ロールオフフィルタによって波形整形された信号を遅
延検波する検波手段とを備え、 前記入力する直交変調信号を遅延検波する復調器におい
て、 前記入力した直交変調信号が、前記ロールオフフィルタ
に入力せず、直接前記検波手段に入力するように信号経
路を切替える切替手段を有し、 該切替手段を制御することによって、固定パターンによ
る引き込みを行う時には、前記AFC手段が、前記ロール
オフフィルタでの波形整形をしないで復調した信号を用
いて周波数補償を行い、通常伝送時にはロールオフフィ
ルタでの波形整形をして復調した信号を用いて周波数補
償を行うことを特徴とした遅延検波復調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11193976A JP2001024724A (ja) | 1999-07-08 | 1999-07-08 | 遅延検波復調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11193976A JP2001024724A (ja) | 1999-07-08 | 1999-07-08 | 遅延検波復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024724A true JP2001024724A (ja) | 2001-01-26 |
Family
ID=16316916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11193976A Pending JP2001024724A (ja) | 1999-07-08 | 1999-07-08 | 遅延検波復調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001024724A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7133469B2 (en) | 2001-08-03 | 2006-11-07 | Nec Corporation | Quadrature demodulator |
-
1999
- 1999-07-08 JP JP11193976A patent/JP2001024724A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7133469B2 (en) | 2001-08-03 | 2006-11-07 | Nec Corporation | Quadrature demodulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5440267A (en) | Demodulator | |
| JP5213469B2 (ja) | 変調装置及び復調装置 | |
| JP3337795B2 (ja) | 中継装置 | |
| JP3566788B2 (ja) | 交差偏波間補償装置 | |
| WO2009081842A1 (ja) | 位相雑音補正回路、送信装置、受信装置、無線装置、無線通信システム、及び位相雑音補正方法 | |
| EP1689112A2 (en) | A quadrature demodulator employing timing recovery interpolator | |
| US8098769B2 (en) | Circuit and method for recovering a carrier | |
| JPS59104847A (ja) | 無線通信方式 | |
| JP4791468B2 (ja) | 無線受信装置 | |
| US5442653A (en) | Signal transmitting and receiving apparatus | |
| JP3206553B2 (ja) | 復調装置 | |
| JP2001024724A (ja) | 遅延検波復調器 | |
| US6057730A (en) | Digital demodulator | |
| JPS6211347A (ja) | ４相ｐｓｋ復調装置 | |
| US5592507A (en) | Intermediate relay station of a digital microwave communication system using service channel for monitoring and controlling space and/or time diversity, heterodyne relay, phase control, frequency control, with phase shift keying modulation | |
| JP3383318B2 (ja) | デジタル変調波の復調装置 | |
| JP4448942B2 (ja) | 無線通信方法及び無線通信システム | |
| JP2000134271A (ja) | 復調装置及び復調方法 | |
| EP3493498B1 (en) | Receiving device and method, and demodulation device | |
| JP3588403B2 (ja) | 移動中継伝送方法 | |
| JPH10210092A (ja) | 位相検波回路 | |
| JP2526684B2 (ja) | 搬送波再生回路 | |
| JP2001333119A (ja) | 位相同期回路 | |
| Tsou | The effect of phase and amplitude imbalance on the performance of offset quadrature phase-shift-keyed (OQPSK) communication systems | |
| JPH05236041A (ja) | 復調器 |