JP2001024340A - Manufacture of printed wiring board and the printed wiring board - Google Patents

Manufacture of printed wiring board and the printed wiring board

Info

Publication number
JP2001024340A
JP2001024340A JP19311099A JP19311099A JP2001024340A JP 2001024340 A JP2001024340 A JP 2001024340A JP 19311099 A JP19311099 A JP 19311099A JP 19311099 A JP19311099 A JP 19311099A JP 2001024340 A JP2001024340 A JP 2001024340A
Authority
JP
Japan
Prior art keywords
insulating substrate
pattern
forming
circuit pattern
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19311099A
Other languages
Japanese (ja)
Inventor
Kenichi Matsumura
健一 松村
Yoshitaka Fukuoka
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19311099A priority Critical patent/JP2001024340A/en
Publication of JP2001024340A publication Critical patent/JP2001024340A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer printed wiring board where disconnection is not generated in the direction of board thickness. SOLUTION: A first reinforcing pattern 14a and a first circuit pattern 14b are formed on a conductor plate 14 of the upper surface side of a first core member 15, and a second reinforcing pattern and a second circuit pattern are formed on a conductor layer 21 of the lower surface side of a second core member. Each of the reinforcing patterns is made into a shape, capable of preventing contraction in the surface direction of the board without exerting electrical influence on each of the circuit patterns. Conductive pillars 16, 16, etc., of almost conical types are formed on the first circuit pattern 14b. After an insulating board 30 which is yet to be cured is interposed between the conductive pillars 16, 16, etc., and the conductor layer 21 and pressed, the insulating board 30 is cured, and the outer peripheral edge of the obtained multilayer board is trimmed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はプリント配線基板に
係り、更に詳細にはいわゆる多層板を構成するプリント
配線基板及びプリント配線基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed wiring board, and more particularly to a printed wiring board constituting a so-called multilayer board and a method of manufacturing the printed wiring board.

【0002】[0002]

【従来の技術】従来より多層板を形成する方法のひとつ
として、プリプレグ、即ちエポキシ樹脂などのシート状
熱硬化性樹脂からなる未硬化の絶縁性基板に、金属粉な
どの導電性材料を樹脂中に分散させたものを略円錐型に
成形した導電性ピラーを配設した導体層を押圧して前記
プリプレグに前記導電性ピラーを貫通させ、これにより
絶縁性基板の厚さ方向での電気的導通を形成する方法が
ある。
2. Description of the Related Art Conventionally, as one method of forming a multilayer board, a prepreg, that is, an uncured insulating substrate made of a sheet-like thermosetting resin such as an epoxy resin, is coated with a conductive material such as a metal powder in a resin. The conductive layer provided with conductive pillars formed into a substantially conical shape by dispersing the conductive pillars into the prepreg penetrates the conductive pillars, thereby providing electrical conduction in the thickness direction of the insulating substrate. Is formed.

【0003】図11は導電性ピラーを貫通させて絶縁性
基板の電気的導通を形成する方法(以下、この方法を単
に「貫通法」という。)を模式的に示した図である。
FIG. 11 is a diagram schematically showing a method of forming an electrical connection of an insulating substrate by penetrating conductive pillars (hereinafter, this method is simply referred to as “penetration method”).

【0004】図11に示したように、この貫通法では、
第1の導体層101上に複数個の略円錐型の導電性ピラ
ー102,102,…を形成し、この導電性ピラー10
2,102,…の上側に絶縁性基板のプリプレグ103
を配置する(図11(a))。 しかる後に前記第1の
導体層101とプリプレグ103とを押圧し、前記導電
性ピラー102,102…をしてプリプレグ103を貫
通せしめる。この状態で加熱等によりプリプレグ103
を硬化させる。
As shown in FIG. 11, in this penetration method,
A plurality of substantially conical conductive pillars 102, 102,... Are formed on the first conductive layer 101.
The prepreg 103 of an insulating substrate is provided on the upper side of 2, 102,.
Are arranged (FIG. 11A). Thereafter, the first conductor layer 101 and the prepreg 103 are pressed, and the conductive pillars 102, 102,... Are made to penetrate the prepreg 103. In this state, the prepreg 103 is heated or the like.
To cure.

【0005】次いで、プリプレグ103の図中上面上に
第2の導体層104を形成し、「コア材」と呼ばれる、
絶縁性基板の両面に導体層が形成されたプリント配線基
板の基本的な要素が形成される。なお、多層板を形成す
るにはこのようなコア材どうしを別のプリプレグを介し
て積層して多層化する。
Next, a second conductor layer 104 is formed on the upper surface of the prepreg 103 in the figure, and is called a “core material”.
Basic elements of a printed wiring board in which conductor layers are formed on both surfaces of an insulating substrate are formed. In order to form a multilayer board, such core materials are laminated via another prepreg to form a multilayer.

【0006】[0006]

【発明が解決しようとする課題】しかるに、一般に導体
層は銅箔などの金属層であり、絶縁性基板はエポキシ樹
脂などの樹脂材料からなり、両者の熱膨張率は異なる。
熱膨張率が異なる二つの材料層を積層して加熱すると、
各層は異なる割合で膨張や収縮を行うので層と層との境
界面で歪が生じ、これが引き金となって基板の撓みや絶
縁性基板と導体層との間でのズレを生じる。
However, in general, the conductor layer is a metal layer such as a copper foil, and the insulating substrate is made of a resin material such as an epoxy resin, and the two have different coefficients of thermal expansion.
When two material layers with different coefficients of thermal expansion are laminated and heated,
Since each layer expands and contracts at a different rate, distortion occurs at the interface between the layers, which triggers the bending of the substrate and the displacement between the insulating substrate and the conductor layer.

【0007】基板の撓みや絶縁性基板と導体層との間で
のズレを生じると、導電性ピラー102と導体層10
1,104との接触が破壊され、電気的導通がなくなり
多層板とのしての機能が致命的な打撃を蒙るという問題
がある。特に、貫通法を採用する基板では高集積化の要
望に応えるために絶縁性基板も導体層101,104も
薄く形成されているため、基板の撓みや層間てのズレに
よる基板の厚さ方向での断線が生じやすいという問題が
ある。
When the substrate is bent or a gap between the insulating substrate and the conductor layer occurs, the conductive pillar 102 and the conductor layer 10
There is a problem in that the contact with 1,104 is broken, the electrical conduction is lost, and the function as a multilayer board suffers a fatal impact. In particular, in the case of a substrate employing the penetration method, both the insulating substrate and the conductor layers 101 and 104 are formed thin in order to meet the demand for high integration. There is a problem that disconnection easily occurs.

【0008】本発明はこのような問題を解決するために
なされた発明である。即ち、本発明は基板の厚さ方向で
の断線を生じることのないプリント配線基板およびプリ
ント配線基板の製造方法を提供することを目的とする。
The present invention has been made to solve such a problem. That is, an object of the present invention is to provide a printed wiring board and a method for manufacturing the printed wiring board which do not cause disconnection in the thickness direction of the board.

【0009】[0009]

【課題を解決するための手段】本発明の方法は、第1の
コア材の第1の面に第1の補強パターン及び第1の回路
パターンを形成する工程と、第2のコア材の第2の面に
第2の補強パターン及び第2の回路パターンを形成する
工程と、前記第1の回路パターン上に略円錐型の導電性
ピラーを形成する工程と、未硬化の絶縁性基板を介挿し
て前記第1の面と前記第2の面とを対向配置する工程
と、前記第1のコア材、絶縁性基板、及び第2のコア材
とを押圧して前記絶縁性基板に前記導電性ピラーを貫通
させ、それにより前記第一の回路パターンと前記第2回
路のパターンとを電気的に接続する工程と、前記絶縁性
基板を硬化して多層基板を形成する工程と、を具備す
る。
SUMMARY OF THE INVENTION The method of the present invention comprises the steps of forming a first reinforcing pattern and a first circuit pattern on a first surface of a first core material; Forming a second reinforcing pattern and a second circuit pattern on the second surface, forming a substantially conical conductive pillar on the first circuit pattern, and interposing an uncured insulating substrate. Inserting the first surface and the second surface so as to face each other, and pressing the first core material, the insulating substrate, and the second core material so that the conductive material is applied to the insulating substrate. A step of electrically connecting the first circuit pattern and the pattern of the second circuit with each other, and a step of curing the insulating substrate to form a multilayer substrate. .

【0010】上記発明において、「コア材」とは絶縁性
基板の表面に導体層を形成したものをいい、貫通法によ
り形成されたもの、及び貫通法によらずに形成されたも
のの双方を含む。
In the above invention, the term "core material" refers to a material obtained by forming a conductive layer on the surface of an insulating substrate, and includes both a material formed by a penetration method and a material formed without a penetration method. .

【0011】上記発明において、回路パターンとは、半
導体素子などを実装したときに必要な電気的回路を形成
するパターンである。
In the above invention, the circuit pattern is a pattern for forming an electric circuit required when a semiconductor element or the like is mounted.

【0012】一方、補強パターンとは、加熱時の基板の
収縮や撓みなどの変形を防止するために機械的に補強す
るためのパターンであり、前記回路パターンに対して電
気的に影響を及ぼさない形状や形態に形成する。この補
強パターンの例としては、例えば、前記回路パターンの
外周縁に形成された作業領域に形成された枠状のパター
ン等が挙げられる。また、この枠状のパターンにはガス
抜きのための間欠部を形成しても良い。
On the other hand, the reinforcing pattern is a pattern for mechanically reinforcing the substrate to prevent deformation such as shrinkage or bending of the substrate during heating, and does not electrically affect the circuit pattern. Form into a shape or form. As an example of the reinforcing pattern, for example, a frame-like pattern formed in a work area formed on an outer peripheral edge of the circuit pattern, and the like can be given. Further, an intermittent portion for venting gas may be formed in this frame-shaped pattern.

【0013】また、本発明の他の方法は、第1の導体層
上に略円錐型の導電性ピラーを形成する工程と、前記導
電性ピラー上に未硬化の絶縁性基板を配置する工程と、
前記第1の導体層と絶縁性基板とを押圧して前記絶縁性
基板に前記導電性ピラーを貫通させる工程と、前記絶縁
性基板の前記導電性ピラー先端が貫通した面上に第2の
導体層を形成する工程と、前記第1の導体層上に第1の
補強パターン及び第1の回路パターンを形成する工程
と、前記第2の導体層上に第2の補強パターン及び第2
の回路パターンを形成する工程と、前記絶縁性基板を硬
化する工程と、を具備する。
Further, another method of the present invention includes a step of forming a substantially conical conductive pillar on the first conductive layer, and a step of disposing an uncured insulating substrate on the conductive pillar. ,
Pressing the first conductor layer and the insulating substrate to allow the conductive pillar to penetrate the insulating substrate; and forming a second conductor on the surface of the insulating substrate through which the tip of the conductive pillar has penetrated. Forming a layer, forming a first reinforcing pattern and a first circuit pattern on the first conductive layer, and forming a second reinforcing pattern and a second circuit pattern on the second conductive layer.
Forming a circuit pattern, and curing the insulating substrate.

【0014】上記方法では、前記コア材が形成される。
このコア材を複数個用いて前記方法により多層板を形成
することもできる。
In the above method, the core material is formed.
A multilayer board can be formed by the above method using a plurality of the core materials.

【0015】このようなコア材では絶縁性基板の第1の
面に形成した回路パターンの占有面積の割合と、第2の
面に形成した回路パターンの占有面積の割合とが近接し
ていることが望ましい。回路パターンの占有面積が絶縁
性基板の両面で近接していると、各面での収縮率が近く
なり、変形させる力が相殺するためである。具体的には
占有面積の割合の差は絶縁性基板の第1の面と第2の面
とで0〜5%の範囲にあることが望ましい。
In such a core material, the ratio of the occupied area of the circuit pattern formed on the first surface of the insulating substrate is close to the ratio of the occupied area of the circuit pattern formed on the second surface. Is desirable. This is because if the occupied area of the circuit pattern is close on both sides of the insulating substrate, the shrinkage ratio on each side becomes close, and the force for deformation is offset. Specifically, it is desirable that the difference in the ratio of the occupied area is in the range of 0 to 5% between the first surface and the second surface of the insulating substrate.

【0016】ここでパターンの占有面積の割合の差の好
ましい範囲を上記範囲としたのは、この範囲を上下回る
と、導体の密なる方へ絶縁性基板の反りが発生する、と
いう弊害を生じるからである。
The reason why the preferable range of the difference in the ratio of the occupied area of the pattern is set to the above range is that if the range exceeds or falls below this range, a problem arises in that the insulating substrate is warped toward a denser conductor. Because.

【0017】また、導体占有面積が小さいと基板の収縮
が大きくなってしまう。
On the other hand, if the conductor occupying area is small, the shrinkage of the substrate will increase.

【0018】更に、この方法で形成したコア材に更に積
層することにより多層板を形成することもできる。例え
ば、以下のような方法である。
Further, a multilayer board can be formed by further laminating the core material formed by this method. For example, the following method is used.

【0019】第1の導体層上に略円錐型の導電性ピラー
を形成する工程と、前記導電性ピラー上に未硬化の第1
の絶縁性基板を配置する工程と、前記第1の導体層と前
記第1の絶縁性基板とを押圧して前記第1の絶縁性基板
に前記導電性ピラーを貫通させる工程と、前記第1の絶
縁性基板の前記導電性ピラー先端が貫通した面上に第2
の導体層を形成する工程と、前記第1の導体層上に第1
の補強パターン及び第1の回路パターンを形成する工程
と、前記第2の導体層上に第2の補強パターン及び第2
の回路パターンを形成する工程と、前記絶縁性基板を硬
化して第1のコア材を形成する工程と、前記第2の回路
パターン上に略円錐型の第2の導電性ピラーを形成する
工程と、前記第2の導電性ピラーの上に未硬化の第2の
絶縁性基板を配置する工程と、前記第1のコア材と前記
第2の絶縁性基板とを押圧して前記第2の絶縁性基板に
前記第2の導電性ピラーを貫通させる工程と、前記第2
の絶縁性基板の前記第2の導電性ピラー先端が貫通した
面上に第3の導体層を形成する工程と、前記第3の導体
層上に第3の補強パターン及び第3の回路パターンを形
成する工程と、前記第2の絶縁性基板を硬化させて多層
基板を形成する工程と、を具備することを特徴とするプ
リント配線基板の製造方法。
Forming a substantially conical conductive pillar on the first conductive layer; and forming an uncured first conductive pillar on the conductive pillar.
Disposing an insulative substrate; pressing the first conductive layer and the first insulative substrate to penetrate the conductive pillar through the first insulative substrate; The surface of the insulating substrate through which the tip of the conductive pillar penetrates,
Forming a first conductive layer; and forming a first conductive layer on the first conductive layer.
Forming a second reinforcing pattern and a second circuit pattern on the second conductor layer.
Forming a first core material by curing the insulating substrate; and forming a substantially conical second conductive pillar on the second circuit pattern. Disposing an uncured second insulating substrate on the second conductive pillar; and pressing the first core material and the second insulating substrate to form the second insulating substrate. A step of penetrating the second conductive pillar through an insulating substrate;
Forming a third conductive layer on the surface of the insulating substrate through which the tip of the second conductive pillar penetrates; and forming a third reinforcing pattern and a third circuit pattern on the third conductive layer. A method for manufacturing a printed wiring board, comprising: a step of forming; and a step of curing the second insulating substrate to form a multilayer substrate.

【0020】上記本発明によれば、補強パターンが形成
されているので加熱時の収縮や膨張により基板の撓みや
表面方向のズレが防止される。その結果絶縁性基板の厚
さ方向での電気的な断線が起こることが防止される。
According to the present invention, since the reinforcing pattern is formed, the substrate is prevented from being bent or displaced in the surface direction due to contraction or expansion during heating. As a result, electrical disconnection in the thickness direction of the insulating substrate is prevented.

【0021】[0021]

【発明の実施の形態】(第1の実施形態)以下、本発明
の実施の形態に係るプリント配線基板の製造方法につい
て説明する。図1は本実施形態に係るプリント配線基板
の製造手順を模式的に描いた垂直断面図であり、図2は
同手順を図示したフローチャートである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) Hereinafter, a method for manufacturing a printed wiring board according to an embodiment of the present invention will be described. FIG. 1 is a vertical sectional view schematically illustrating a procedure for manufacturing a printed wiring board according to the present embodiment, and FIG. 2 is a flowchart illustrating the procedure.

【0022】まず図1に示すようにしてコア材、即ち絶
縁性基板の両面に導体層を設けたものを作成する。図1
(a)に示すように第1の導体層としての薄板状の導
体、例えば銅箔のような薄板状の導体板1を用意し(S
TEP1)、この導体板1上に所定の回路パターンに沿
って複数個の略円錐型の導電性ピラー2,2,…を印刷
などを用いて形成する(図1(b)/STEP2)。し
かる後に前記導電性ピラー2,2,…の上に未硬化の絶
縁性基板(プリプレグ)3を配置する(図1(c)/S
TEP3)。次いでこれら導体板1と絶縁性基板3とを
押圧してこの絶縁性基板3に前記導電性ピラー2,2,
…を貫通させる(図1(d)/STEP4)。 更に絶
縁性基板の前記導電性ピラー2,2,…の先端が貫通し
た面、即ち図中3a面上に第2の導体層としての金属
層、例えば銅箔層4を貼り付けて形成する(図1(e)
/STEP5)。しかる後に加熱などにより絶縁性基板
3を硬化することによりコア材5が完成する(STEP
6)。
First, as shown in FIG. 1, a core material, that is, an insulating substrate provided with conductor layers on both surfaces thereof is prepared. FIG.
As shown in FIG. 2A, a thin conductor as a first conductor layer, for example, a thin conductor plate 1 such as a copper foil is prepared (S).
(STEP1), a plurality of substantially conical conductive pillars 2, 2,... Are formed on the conductive plate 1 along a predetermined circuit pattern by printing or the like (FIG. 1B / STEP2). Thereafter, an uncured insulating substrate (prepreg) 3 is arranged on the conductive pillars 2, 2,... (FIG. 1 (c) / S).
TEP3). Then, the conductor plate 1 and the insulating substrate 3 are pressed to apply the conductive pillars 2, 2, 2 to the insulating substrate 3.
(FIG. 1 (d) / STEP4). Further, a metal layer as a second conductor layer, for example, a copper foil layer 4 is formed on the surface of the insulating substrate through which the tips of the conductive pillars 2, 2,. FIG. 1 (e)
/ STEP5). Thereafter, the insulating material 3 is cured by heating or the like to complete the core material 5 (STEP).
6).

【0023】図3はこうして得られた未硬化のコア材5
を導電性ピラー2,2,…の頂点を通る平面で切断した
ところを部分的に拡大した斜視図である。
FIG. 3 shows the uncured core material 5 thus obtained.
Is a partially enlarged perspective view of a section taken along a plane passing through vertices of conductive pillars 2, 2,....

【0024】図3に示したように、コア材5では未硬化
の絶縁性基板(プリプレグ)3の上下両面に平板状の導
体板1,4が設けられており、これらの導体板1と導体
板4との間は絶縁性基板3を貫通する略円錐型の導電性
ピラー2,2,…で電気的に接続されている。このコア
材5ではプリプレグ3を2枚の導体板1及び4で挟持し
た状態で硬化させるので、導体板1及び4が補強材とし
て働き、コア材5の撓みや変形が防止される。
As shown in FIG. 3, in the core member 5, flat conductor plates 1 and 4 are provided on the upper and lower surfaces of an uncured insulating substrate (prepreg) 3, and these conductor plates 1 and conductors are provided. The plate 4 is electrically connected to a substantially conical conductive pillar 2, 2,. In this core material 5, the prepreg 3 is cured while being sandwiched between the two conductor plates 1 and 4, so that the conductor plates 1 and 4 serve as a reinforcing material, and the core material 5 is prevented from bending or deforming.

【0025】次にこのようなコア材5を用いて更に多層
化した多層板の製造工程について説明する。図4は多層
板の製造手順を図示した垂直断面図であり、図5は同手
順を図示したフローチャートである。
Next, a description will be given of a process of manufacturing a multilayer board further multilayered using such a core material 5. FIG. 4 is a vertical sectional view illustrating a procedure for manufacturing the multilayer board, and FIG. 5 is a flowchart illustrating the procedure.

【0026】まず図4(a)に示したように第1のコア
材としてのコア材15を用意し(STEP8)、このコ
ア材15の第1の面としての導体板14に第1の補強パ
ターン及び第1の回路パターンをエッチング処理等の方
法により形成する(STEP9)。
First, as shown in FIG. 4A, a core material 15 as a first core material is prepared (STEP 8), and a first reinforcing member is attached to a conductor plate 14 as a first surface of the core material 15. A pattern and a first circuit pattern are formed by a method such as an etching process (STEP 9).

【0027】図6はコア材15の平面図である。図6に
示すように、コア材15の上面側に配設された導体板1
4には第1の補強パターン14a及び第1の回路パター
ン14bとが形成されている。尚、第1の補強パターン
は図示した斜線部全体に形成されているが、第1の回路
パターン14bはその形成部を格子状に図示したのみ
で、パターンの詳細を省略している。
FIG. 6 is a plan view of the core material 15. As shown in FIG. 6, the conductor plate 1 disposed on the upper surface side of the core material 15
4, a first reinforcement pattern 14a and a first circuit pattern 14b are formed. Although the first reinforcement pattern is formed on the entire shaded portion shown in the figure, the first circuit pattern 14b is shown in a lattice shape only, and the details of the pattern are omitted.

【0028】同様に第1のコア材15と同じコア材25
を用意し、このコア材25の第2の面としての導体板2
1に第2の補強パターン及び第2の回路パターンをエッ
チング処理等の方法により形成する(STEP9)。図
示は省略したが、コア材25の下面側に配設された導体
板24には前記第1の補強パターン14a及び第1の回
路パターン14bと同様の第2の補強パターン及び第2
の回路パターンが形成されている。
Similarly, the same core material 25 as the first core material 15 is used.
Is prepared, and the conductor plate 2 as a second surface of the core material 25 is prepared.
First, a second reinforcement pattern and a second circuit pattern are formed by a method such as an etching process (STEP 9). Although not shown, the second reinforcing pattern and the second reinforcing pattern similar to the first reinforcing pattern 14a and the first circuit pattern 14b are provided on the conductor plate 24 disposed on the lower surface side of the core material 25.
Circuit pattern is formed.

【0029】次に、図4(b)に示すように導体板14
で形成された第1の回路パターン14bに沿って所定の
位置に複数個の略円錐型の導電性ピラー16,16,…
を印刷技術などにより形成する(STEP10)。しか
る後に図4(c)に示すように、未硬化の絶縁性基板3
0を第一のコア材15と第2のコア材25との間に介挿
して前記導電性ピラー16,16,…と前記第2のコア
材25の下面側に形成された第2の回路パターンとを対
向配置する(STEP11)。
Next, as shown in FIG.
A plurality of substantially conical conductive pillars 16, 16, ... at predetermined positions along the first circuit pattern 14b formed by
Is formed by a printing technique or the like (STEP 10). Thereafter, as shown in FIG. 4C, the uncured insulating substrate 3
. 0 are inserted between the first core material 15 and the second core material 25 and the second circuit formed on the lower surface side of the conductive pillars 16, 16,. The pattern and the pattern are arranged to face each other (STEP 11).

【0030】この状態で、前記第1のコア材15、絶縁
性基板30、及び第2のコア材25とを押圧して前記絶
縁性基板30に前記導電性ピラー16,16,…を貫通
させ、それにより前記第一の回路パターン14bと導体
板21上に形成された前記第2の回路パターンとを電気
的に接続する(図3(d)/STEP12)。また、そ
れと同時に加熱などを施すことにより絶縁性基板30を
硬化させる(STEP13)。
In this state, the first pillar 15, the insulating substrate 30, and the second core 25 are pressed to allow the conductive pillars 16, 16,... To penetrate the insulating substrate 30. Thereby, the first circuit pattern 14b is electrically connected to the second circuit pattern formed on the conductor plate 21 (FIG. 3D / STEP 12). At the same time, the insulating substrate 30 is cured by heating or the like (STEP 13).

【0031】図7はこうして得た多層板40の平面図で
ある。図7でも図6と同様に回路パターンの詳細は省略
している。かくして得られた多層板40を図中の点線を
通る垂直平面で切断(トリミング)し、外周縁部に形成
された作業領域を切り取り除去する。このトリミングに
より前記補強パターンの一部又は全部が取り除かれる。
図8はトリミングして得られた多層板40の完成品を
導電性ピラー16,16,…の頂点を通る垂直断面の斜
視図である。
FIG. 7 is a plan view of the multilayer board 40 thus obtained. 7, details of the circuit pattern are omitted as in FIG. The multilayer board 40 thus obtained is cut (trimmed) on a vertical plane passing through the dotted line in the figure, and the work area formed on the outer peripheral edge is cut out and removed. This trimming removes part or all of the reinforcing pattern.
FIG. 8 is a perspective view of a vertical section passing through the apexes of the conductive pillars 16, 16,... Of the finished product of the multilayer board 40 obtained by trimming.

【0032】以上説明したように、本発明の方法によれ
ば、未硬化の絶縁性基板(プリプレグ)30を挟持する
二つの導体板14と21上に補強パターンが形成されて
いるので、前記絶縁性基板30を加熱硬化させる際にこ
の補強パターンが機能して、絶縁性基板30が絶縁性基
板30の表面に平行な方向、即ち図中左右の方向に収縮
するのを防止する。そのため、この収縮により惹起され
る多層板40の撓みや絶縁性基板と導体板との間で起こ
る基板表面方向のズレが防止される。この撓みやズレが
防止されることにより導電性ピラーと導体板との接触が
破壊されることがなくなり、多層板40の厚さ方向での
断線が未然に防止され、多層板としての信頼性が向上す
る。
As described above, according to the method of the present invention, since the reinforcing pattern is formed on the two conductor plates 14 and 21 which sandwich the uncured insulating substrate (prepreg) 30, the insulating pattern is formed. When the conductive substrate 30 is cured by heating, the reinforcing pattern functions to prevent the insulating substrate 30 from shrinking in a direction parallel to the surface of the insulating substrate 30, that is, in the left and right directions in the figure. Therefore, the bending of the multilayer board 40 caused by the shrinkage and the displacement in the substrate surface direction between the insulating board and the conductor board are prevented. By preventing the bending and the displacement, the contact between the conductive pillar and the conductor plate is not broken, the disconnection in the thickness direction of the multilayer plate 40 is prevented, and the reliability as the multilayer plate is reduced. improves.

【0033】更に、絶縁性基板の両面に配設された回路
パターンの面積占有率が絶縁性基板の裏面と表面との間
で可及的に小さくなるような回路パターンを形成する場
合には、熱膨張率の違いにより絶縁性基板と回路パター
ンを構成する導体板との間に作用する力が絶縁性基板の
表面と裏面とで近接し、これらが相殺して見かけ上の撓
みが生じなくなる。そのため多層板の撓みや変形が防止
され、基板厚さ方向の断線や積層される絶縁性基板や回
路パターン相互間の基板表面方向のズレが防止される結
果、多層板の信頼性が向上する。また、各種半導体素子
を多層板に実装する際の基板の収縮やズレが防止される
ので実装時の信頼性も向上する。
Further, when forming a circuit pattern such that the area occupancy of the circuit pattern disposed on both surfaces of the insulating substrate is as small as possible between the back surface and the front surface of the insulating substrate, Due to the difference in the coefficient of thermal expansion, the force acting between the insulating substrate and the conductor plate forming the circuit pattern is close to the front surface and the rear surface of the insulating substrate, and these cancel each other out so that apparent bending does not occur. Therefore, bending and deformation of the multilayer board are prevented, and disconnection in the thickness direction of the board and displacement of the laminated insulating boards and circuit patterns in the board surface direction are prevented, so that the reliability of the multilayer board is improved. In addition, since the shrinkage and displacement of the substrate when mounting various semiconductor elements on the multilayer board are prevented, the reliability at the time of mounting is improved.

【0034】(第2の実施の形態)以下に本発明の第2
の実施の形態として、前記コア材から順次多層化する方
法について説明する。なお、本実施形態のうち、上記第
1の実施形態と重複する部分については説明を省略す
る。
(Second Embodiment) The second embodiment of the present invention will be described below.
As an embodiment of the present invention, a method of sequentially forming multiple layers from the core material will be described. Note that, in the present embodiment, the description of the same parts as those in the first embodiment will be omitted.

【0035】図9はコア材を基にして順次多層化する手
順を示した垂直断面図であり、図10は同手順を図示し
たフローチャートである。
FIG. 9 is a vertical sectional view showing a procedure for sequentially forming multiple layers based on a core material, and FIG. 10 is a flowchart showing the procedure.

【0036】まず、図9(a)に示すようにコア材35
を用意する(STEP8’)。このコア材35は上記第
1の実施形態で用いたのと同じコア材である。次にこの
コア材35の上面側の導体板34上に第1の補強パター
ン34aと第1の回路パターン34bとをエッチング等
の技法により形成する(STEP9’)。ここで形成さ
れる第1の補強パターン34aと第1の回路パターン3
4bは上記第1の実施形態で形成した第一の補強パター
ン14a、第1の回路パターン14bとそれぞれ同じも
のである。
First, as shown in FIG.
Is prepared (STEP 8 '). This core material 35 is the same core material as used in the first embodiment. Next, a first reinforcing pattern 34a and a first circuit pattern 34b are formed on the conductor plate 34 on the upper surface side of the core material 35 by a technique such as etching (STEP 9 '). The first reinforcement pattern 34a formed here and the first circuit pattern 3
4b is the same as the first reinforcing pattern 14a and the first circuit pattern 14b formed in the first embodiment, respectively.

【0037】次に、前記第1の回路パターン34b上の
所定の位置に複数の略円錐型の導電性ピラー36,3
6,…を印刷技術等により形成する(図7(b)/ST
EP10’)。次いで、図9(c)に示すように、前記
導電性ピラー36,36,…の上に未硬化の絶縁性基板
(プリプレグ)40を配置する(STEP11’)。こ
の状態でコア材35と絶縁性基板40とを押圧すること
により導電性ピラー36,36,…をして絶縁性基板4
0に貫通せしめる(図7(d)/STEP12’)。こ
の時点で導電性ピラー36,36,…の各先端は絶縁性
基板40を突き抜けて図中上側の面上に露出している。
次にこの絶縁性基板40の上面上に鍍金技術などにより
導体層50を形成する(STEP13’)。しかる後に
加熱などにより絶縁性基板40を硬化させる(STEP
14’)。次いでこの導体層50上に更に回路パターン
や補強パターンを形成する(STEP15’)。
Next, a plurality of substantially conical conductive pillars 36, 3 are provided at predetermined positions on the first circuit pattern 34b.
Are formed by a printing technique or the like (FIG. 7B / ST).
EP10 '). Next, as shown in FIG. 9C, an uncured insulating substrate (prepreg) 40 is arranged on the conductive pillars 36, 36,... (STEP 11 '). In this state, by pressing the core material 35 and the insulating substrate 40, the conductive pillars 36, 36,.
0 (FIG. 7 (d) / STEP 12 '). At this point, the tips of the conductive pillars 36, 36,... Penetrate the insulating substrate 40 and are exposed on the upper surface in the figure.
Next, a conductor layer 50 is formed on the upper surface of the insulating substrate 40 by a plating technique or the like (STEP 13 '). Thereafter, the insulating substrate 40 is cured by heating or the like (STEP
14 '). Next, a circuit pattern and a reinforcing pattern are further formed on the conductor layer 50 (STEP 15 ').

【0038】このようにして形成された多層板60につ
いて、多層化が十分なされているときは、トリミングを
行い(STEP17’)、工程を終了する(STEP1
8’)。
When the multilayer board 60 thus formed is sufficiently multilayered, trimming is performed (STEP 17 '), and the process is terminated (STEP 1).
8 ').

【0039】一方、更なる多層化が必要な場合には、上
記工程(STEP10’〜15’)を繰り返す。
On the other hand, if further multilayering is required, the above steps (STEPs 10 'to 15') are repeated.

【0040】これらの操作を繰り返して所望の階層を備
えた多層板が得られたら(STEP16’)、上記第1
の実施形態と同様にして外周縁をトリミングする(ST
EP17’)ことにより、導体層31,34,50,…
の複数層の導体層が配設された多層板60が得られる
(STEP18’)。
When a multilayer board having a desired layer is obtained by repeating these operations (STEP 16 ′), the above-mentioned first layer is obtained.
The outer peripheral edge is trimmed in the same manner as in the first embodiment (ST
EP17 '), the conductor layers 31, 34, 50, ...
Is obtained (STEP 18 ').

【0041】本実施形態の発明によれば、絶縁性基板と
導体層とを一層ずつ積層していくので、所望の階層の多
層板を形成することができる。
According to the invention of this embodiment, since the insulating substrate and the conductor layer are laminated one by one, a multilayer board of a desired hierarchy can be formed.

【0042】[0042]

【発明の効果】本発明によれば、補強パターンが形成さ
れているので加熱時の収縮や膨張により基板の撓みや表
面方向のズレが防止される。その結果絶縁性基板の厚さ
方向での電気的な断線が起こることが防止される。
According to the present invention, since the reinforcing pattern is formed, the substrate is prevented from being bent or displaced in the surface direction due to contraction or expansion during heating. As a result, electrical disconnection in the thickness direction of the insulating substrate is prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本実施形態に係るプリント配線基板の製造手順
を模式的に描いた垂直断面図である。
FIG. 1 is a vertical sectional view schematically illustrating a procedure for manufacturing a printed wiring board according to an embodiment.

【図2】本実施形態に係るプリント配線基板の製造手順
のフローチャートである。
FIG. 2 is a flowchart of a procedure for manufacturing a printed wiring board according to the embodiment.

【図3】本実施形態に係るコア材を導電性ピラーの頂点
を通る平面で切断したところを部分的に拡大した斜視図
である。
FIG. 3 is a partially enlarged perspective view of a portion of the core material according to the present embodiment cut along a plane passing through a vertex of a conductive pillar.

【図4】本実施形態に係る多層板の製造手順を図示した
垂直断面図である。
FIG. 4 is a vertical sectional view illustrating a manufacturing procedure of the multilayer board according to the embodiment.

【図5】本実施形態に係る多層板の製造手順のフローチ
ャートである。
FIG. 5 is a flowchart of a manufacturing procedure of the multilayer board according to the embodiment.

【図6】本実施形態に係る完成したコア材の平面図であ
る。
FIG. 6 is a plan view of a completed core material according to the embodiment.

【図7】本実施形態に係る多層板の平面図である。FIG. 7 is a plan view of the multilayer board according to the embodiment.

【図8】トリミングして得られた多層板の完成品を導電
性ピラーの頂点を通る垂直断面の斜視図である。
FIG. 8 is a perspective view of a vertical cross section passing through the apex of a conductive pillar of a finished product of a multilayer board obtained by trimming.

【図9】本発明の第2の実施形態に係る、コア材を基に
して順次多層化する手順を示した垂直断面図である。
FIG. 9 is a vertical cross-sectional view showing a procedure for sequentially forming multiple layers based on a core material according to a second embodiment of the present invention.

【図10】本発明の第2の実施形態に係る、コア材を基
にして順次多層化する手順のフローチャートである
FIG. 10 is a flowchart of a procedure for sequentially forming multiple layers based on a core material according to a second embodiment of the present invention.

【図11】導電性ピラーを貫通させて絶縁性基板の電気
的導通を形成する方法を模式的に示したコア材の垂直断
面図である。
FIG. 11 is a vertical cross-sectional view of a core material schematically illustrating a method of forming an electrical conduction of an insulating substrate by penetrating conductive pillars.

【符号の説明】[Explanation of symbols]

5…………コア材、 4…………導体板(第1の導体層)、 14a……第1の補強パターン、 14b……第1の回路パターン、 2…………導電性ピラー、 30,40……絶縁性基板。 5 core material, 4 conductor plate (first conductor layer), 14a first reinforcement pattern, 14b first circuit pattern, 2 conductive pillar, 30, 40 ... an insulating substrate.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E346 AA06 AA11 AA12 AA15 AA22 AA24 AA32 AA35 AA43 BB01 BB16 BB20 DD02 DD12 DD32 EE02 EE06 EE14 FF24 FF35 GG28 HH07  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E346 AA06 AA11 AA12 AA15 AA22 AA24 AA32 AA35 AA43 BB01 BB16 BB20 DD02 DD12 DD32 EE02 EE06 EE14 FF24 FF35 GG28 HH07

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 第1のコア材の第1の面に第1の補強パ
ターン及び第1の回路パターンを形成する工程と、 第2のコア材の第2の面に第2の補強パターン及び第2
の回路パターンを形成する工程と、 前記第1の回路パターン上に略円錐型の導電性ピラーを
形成する工程と、 未硬化の絶縁性基板を介挿して前記第1の面と前記第2
の面とを対向配置する工程と、 前記第1のコア材、絶縁性基板、及び第2のコア材とを
押圧して前記絶縁性基板に前記導電性ピラーを貫通さ
せ、それにより前記第一の回路パターンと前記第2回路
のパターンとを電気的に接続する工程と、 前記絶縁性基板を硬化して多層基板を形成する工程と、 を具備することを特徴とするプリント配線基板の製造方
法。
A step of forming a first reinforcing pattern and a first circuit pattern on a first surface of a first core material; and a step of forming a second reinforcing pattern and a second circuit pattern on a second surface of a second core material. Second
Forming a substantially pillar-shaped conductive pillar on the first circuit pattern; interposing an uncured insulating substrate with the first surface and the second surface;
And a step of pressing the first core material, the insulating substrate, and the second core material to cause the conductive pillar to penetrate the insulating substrate, thereby forming the first core material, the insulating substrate, and the second core material. Electrically connecting the circuit pattern to the pattern of the second circuit, and curing the insulating substrate to form a multi-layer substrate. .
【請求項2】 第1の導体層上に略円錐型の導電性ピラ
ーを形成する工程と、 前記導電性ピラー上に未硬化の絶縁性基板を配置する工
程と、 前記第1の導体層と絶縁性基板とを押圧して前記絶縁性
基板に前記導電性ピラーを貫通させる工程と、 前記絶縁性基板の前記導電性ピラー先端が貫通した面上
に第2の導体層を形成する工程と、 前記第1の導体層上に第1の補強パターン及び第1の回
路パターンを形成する工程と、 前記第2の導体層上に第2の補強パターン及び第2の回
路パターンを形成する工程と、 前記絶縁性基板を硬化する工程と、 を具備することを特徴とするプリント配線基板の製造方
法。
A step of forming a substantially conical conductive pillar on the first conductive layer; a step of disposing an uncured insulating substrate on the conductive pillar; Pressing an insulating substrate and allowing the conductive pillar to penetrate the insulating substrate; and forming a second conductive layer on a surface of the insulating substrate through which the tip of the conductive pillar has penetrated; Forming a first reinforcement pattern and a first circuit pattern on the first conductor layer; forming a second reinforcement pattern and a second circuit pattern on the second conductor layer; Curing the insulating substrate. A method for manufacturing a printed wiring board, comprising:
【請求項3】 第1の導体層上に略円錐型の導電性ピラ
ーを形成する工程と、 前記導電性ピラー上に未硬化の第1の絶縁性基板を配置
する工程と、 前記第1の導体層と前記第1の絶縁性基板とを押圧して
前記第1の絶縁性基板に前記導電性ピラーを貫通させる
工程と、 前記第1の絶縁性基板の前記導電性ピラー先端が貫通し
た面上に第2の導体層を形成する工程と、 前記第1の導体層上に第1の補強パターン及び第1の回
路パターンを形成する工程と、 前記第2の導体層上に第2の補強パターン及び第2の回
路パターンを形成する工程と、 前記絶縁性基板を硬化して第1のコア材を形成する工程
と、 前記第2の回路パターン上に略円錐型の第2の導電性ピ
ラーを形成する工程と、 前記第2の導電性ピラーの上
に未硬化の第2の絶縁性基板を配置する工程と、 前記
第1のコア材と前記第2の絶縁性基板とを押圧して前記
第2の絶縁性基板に前記第2の導電性ピラーを貫通させ
る工程と、 前記第2の絶縁性基板の前記第2の導電性ピラー先端が
貫通した面上に第3の導体層を形成する工程と、 前記第3の導体層上に補強パターン及び第3の回路パタ
ーンを形成する工程と、 前記第2の絶縁性基板を硬化
させて多層基板を形成する工程と、を具備することを特
徴とするプリント配線基板の製造方法。
A step of forming a substantially conical conductive pillar on the first conductive layer; a step of disposing an uncured first insulating substrate on the conductive pillar; Pressing a conductive layer and the first insulating substrate to penetrate the first insulating substrate through the conductive pillar; and a surface of the first insulating substrate through which the tip of the conductive pillar penetrated. Forming a second conductive layer thereon; forming a first reinforcing pattern and a first circuit pattern on the first conductive layer; and forming a second reinforcing layer on the second conductive layer. A step of forming a pattern and a second circuit pattern; a step of curing the insulating substrate to form a first core material; a substantially conical second conductive pillar on the second circuit pattern Forming an uncured second insulating substrate on the second conductive pillar Arranging; pressing the first core material and the second insulating substrate to allow the second conductive pillar to penetrate the second insulating substrate; Forming a third conductor layer on a surface of the conductive substrate through which the tip of the second conductive pillar penetrates; forming a reinforcing pattern and a third circuit pattern on the third conductor layer; Curing the second insulating substrate to form a multi-layer substrate.
【請求項4】 請求項1乃至請求項3のいずれか1項に
記載のプリント配線基板の製造方法であって、前記第1
の補強パターンは、前記第1の回路パターンの周辺に形
成されていることを特徴とする製造方法。
4. The method of manufacturing a printed wiring board according to claim 1, wherein
Wherein the reinforcing pattern is formed around the first circuit pattern.
【請求項5】 絶縁性基板と、 前記絶縁性基板の第1の面に形成された第1の回路パタ
ーンと、 前記絶縁性基板の第2の面に形成された第2の回路パタ
ーンであって、前記第2の面に対する占有面積と、前記
第1の面における前記第1の回路パターンの占有面積と
の差が0〜5%である第2の回路パターンと、を具備す
ることを特徴とするプリント配線基板。
5. An insulating substrate, a first circuit pattern formed on a first surface of the insulating substrate, and a second circuit pattern formed on a second surface of the insulating substrate. A second circuit pattern in which a difference between an occupied area of the second surface and an occupied area of the first circuit pattern on the first surface is 0 to 5%. Printed wiring board.
【請求項6】 積層された少なくとも2枚の絶縁性基板
と、 前記各絶縁性基板の各両面に配設された回路パターンで
あって、各絶縁性基板を介して対向する回路パターンど
うしの占有面積の差が0〜5%であることを特徴とする
プリント配線基板。
6. An occupation of at least two laminated insulating substrates, and circuit patterns disposed on both surfaces of each of the insulating substrates, the circuit patterns facing each other via each of the insulating substrates. A printed wiring board, wherein the difference in the area is 0 to 5%.
JP19311099A 1999-07-07 1999-07-07 Manufacture of printed wiring board and the printed wiring board Pending JP2001024340A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19311099A JP2001024340A (en) 1999-07-07 1999-07-07 Manufacture of printed wiring board and the printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19311099A JP2001024340A (en) 1999-07-07 1999-07-07 Manufacture of printed wiring board and the printed wiring board

Publications (1)

Publication Number Publication Date
JP2001024340A true JP2001024340A (en) 2001-01-26

Family

ID=16302425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19311099A Pending JP2001024340A (en) 1999-07-07 1999-07-07 Manufacture of printed wiring board and the printed wiring board

Country Status (1)

Country Link
JP (1) JP2001024340A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002080639A1 (en) * 2001-03-28 2002-10-10 North Corporation Multilayer wiring board, method for producing multilayer wiring board, polisher for multilayer wiring board, and metal sheet for producing wiring board
JP2005227625A (en) * 2004-02-13 2005-08-25 Semiconductor Energy Lab Co Ltd Display device and manufacturing method therefor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002080639A1 (en) * 2001-03-28 2002-10-10 North Corporation Multilayer wiring board, method for producing multilayer wiring board, polisher for multilayer wiring board, and metal sheet for producing wiring board
JP2005227625A (en) * 2004-02-13 2005-08-25 Semiconductor Energy Lab Co Ltd Display device and manufacturing method therefor
JP4583776B2 (en) * 2004-02-13 2010-11-17 株式会社半導体エネルギー研究所 Method for manufacturing display device

Similar Documents

Publication Publication Date Title
KR101004994B1 (en) Bending-type rigid printed wiring board and process for producing the same
US10477704B2 (en) Multilayer board and electronic device
JPH08125342A (en) Flexible multilayered wiring board and its manufacture
EP0477981A2 (en) Multi-layer circuit substrate having a non-planar shape, and a method for the manufacture thereof
JP4417938B2 (en) Method for manufacturing printed wiring board
JPH10200258A (en) Manufacture of mulitlayer printed wiring board
JP2001024340A (en) Manufacture of printed wiring board and the printed wiring board
JPH04336486A (en) Printed-circuit board
JP2003249734A (en) Laminated wiring board and method of manufacturing the same
JP2003110203A (en) Wiring board for multiple pattern and method of manufacturing the same
JP2007088140A (en) Assembled printed wiring board
JPH07283494A (en) Flexing-resistant flexible printed wiring board and its manufacture
JP3795270B2 (en) Multilayer printed wiring board manufacturing method and multilayer printed wiring board
JP3883744B2 (en) Method for manufacturing printed wiring board
JP3414653B2 (en) Method of manufacturing multilayer substrate and multilayer substrate
JP4824972B2 (en) Circuit wiring board and manufacturing method thereof
JP2002305376A (en) Printed wiring board, manufacturing method thereof, and semiconductor device
JP3509315B2 (en) Circuit board manufacturing method
JPH10303553A (en) Manufacture for printed wiring board
JP6474879B1 (en) WIRING BOARD AND WIRING BOARD MANUFACTURING METHOD
JP2001094255A (en) Printed wiring board and manufacturing method
JP2005294650A (en) Circuit board and method for manufacturing the same
US20060205243A1 (en) Pitch converting connector and method of manufacture thereof
JP2787238B2 (en) Film carrier with printing element
JPH1126906A (en) Structure for connecting printed wiring board

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060822