JP2001024181A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 同一基板に受光部及び周辺回路を形成する場
合においても、歩留まりの低下が抑制され、受光部の大
面積化が可能な固体撮像装置を提供すること。 【解決手段】 基板１０には、受光部２０、第１アナロ
グ信号読み出し部３０、第１デジタル信号読み出し部４
０、第１シフトレジスタ５０及び第２シフトレジスタ６
０が、ＣＭＯＳプロセス等を用いて設けられている。第
１アナログ信号読み出し部３０は、受光部２０の第１の
辺２０ａに沿って設けられている。第１デジタル信号読
み出し部４０は、第１の辺２０ａに対向する第２の辺２
０ｂに沿って設けられている。第１シフトレジスタ５０
は、第１の辺２０ａ及び第２の辺２０ｂに直交する第３
の辺２０ｃに沿って設けられている。第１シフトレジス
タ５０は、第１の辺２０ａ及び第２の辺２０ｂに直交し
且つ第３の辺２０ｃに対向する第４の辺２０ｄに沿って
設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力した２次元光
像を撮像する固体撮像装置に関するものである。

【０００２】

【従来の技術】電荷結合素子（ＣＣＤ）に代表される固
体撮像素子を使用した撮像装置は、家庭用ビデオをはじ
め様々な分野で使用されている。しかし、比較的大きな
受光面積を有するフォトダイオード電荷を取り扱う場合
には、ＣＣＤでは電荷転送効率が低いので、電荷の転送
をしきれないという問題を生じる。そこで、特定の分野
では、固体撮像装置の内で、電荷転送効率の問題が生じ
ないアモルファスシリコンにより形成されたイメージセ
ンサが用いられることがある。このアモルファスシリコ
ンにより形成されたイメージセンサは、入力光信号を電
流信号に変換する光電変換素子とこの光電変換素子で発
生した電流信号を流出するスイッチ素子とからなる受光
素子（画素）が、２次元に配列されている。

【０００３】

【発明が解決しようとする課題】しかしながら、アモル
ファスシリコンを用いて受光部（光電変換素子）を形成
した場合、受光部が形成されたアモルファスシリコン部
分から信号を読み出すために、信号読み出し回路、シフ
トレジスタ等の周辺回路が形成されたシリコンチップが
必要となり、受光部が形成されたアモルファスシリコン
部分とシリコンチップとをボンディングする際に、ボン
ディング不良等の問題が生じ易く、歩留まりが低下して
しまう。また、静止画像の撮像は可能であるものの、残
像等の問題から、動画像の撮像は困難とされていた。

【０００４】そこで、本発明者らは、上述した問題を解
消すべく、シリコンウェハに、受光部、周辺回路等を形
成した固体撮像装置の研究開発を進めてきた。このよう
にシリコンウェハに受光部を形成する場合、例えば８イ
ンチといった大面積のシリコンウェハを用いることによ
り、受光部の大面積化が可能となる。しかしながら、受
光部の大面積化により、１枚のシリコンウェハから得る
ことのできる固体撮像装置の数は、１つといったよう
に、極めて少なくなり、また、受光部内に欠陥画素が存
在する可能性も高くなることから、歩留まりが悪化して
しまうことが新たに判明した。

【０００５】また、周辺回路として、光電変換素子から
の出力された電流信号を読み出すための信号読み出し回
路と、この信号読み出し回路に向けて電流信号を送り出
すシフトレジスタとを同一ウェハ上に形成する場合、こ
のシフトレジスタにも欠陥の存在する可能性が高くな
り、更に歩留まりが低下してしまうことも新たに判明し
た。

【０００６】本発明は、かかる事情に鑑みてなされたも
のであり、同一基板に受光部及び周辺回路を形成する場
合においても、歩留まりの低下が抑制され、受光部の大
面積化が可能な固体撮像装置を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】本発明に係る固体撮像装
置は、入力した２次元光像を撮像する固体撮像装置であ
って、入力光信号を電流信号に変換する光電変換素子が
２次元に配列された矩形状の受光部と、矩形状の受光部
の一辺に沿って、一辺の延びる方向に配置された光電変
換素子の数に対応した数だけ設けられ、矩形状の受光部
の一辺と直交する方向に配列された光電変換素子で発生
した電流信号を読み出す第１信号読み出し回路と、一辺
と直交する２辺のうちの一方に沿って設けられ、矩形状
の受光部の一辺と直交する方向に配列された光電変換素
子で発生した電流信号を、信号読み出し回路に向けて送
り出す第１シフトレジスタと、一辺と直交する２辺のう
ちの他方に沿って設けられ、矩形状の受光部の一辺と直
交する方向に配列された光電変換素子で発生した電流信
号を、信号読み出し回路に向けて送り出す第２シフトレ
ジスタと、を同一基板に備えることを特徴としている。

【０００８】本発明に係る固体撮像装置では、同一基板
に対して、第１信号読み出し回路が沿って設けられた矩
形状の受光部の一辺と直交する２辺のうちの一方に沿っ
て第１シフトレジスタが設けられ、第１信号読み出し回
路が沿って設けられた矩形状の受光部の一辺と直交する
２辺のうちの他方に沿って第２シフトレジスタが設けら
れ、第１シフトレジスタ及び第２シフトレジスタのいず
れも、矩形状の受光部の一辺と直交する方向に配列され
た光電変換素子で発生した電流信号を、第１信号読み出
し回路に向けて送り出すので、第１シフトレジスタに欠
陥がある場合には、第２シフトレジスタにより光電変換
素子で発生した電流信号が第１信号読み出し回路に向け
て送り出されことになる。一方、第２シフトレジスタに
欠陥がある場合には、第１シフトレジスタにより光電変
換素子で発生した電流信号が第１信号読み出し回路に向
けて送り出されことになる。したがって、第１シフトレ
ジスタ及び第２シフトレジスタのいずれか一方に欠陥が
ある場合でも、第１シフトレジスタ及び第２シフトレジ
スタのいずれか他方にて光電変換素子で発生した電流信
号を送り出すことが可能となり、受光部を大面積化した
場合においても固体撮像装置の歩留まりの低下を抑制す
ることができる。また、第１シフトレジスタ及び第２シ
フトレジスタは、夫々が第１信号読み出し回路が沿って
設けられた矩形状の受光部の一辺と直交する辺に沿って
設けられるので、基板をコンパクトに構成することがで
きる。

【０００９】また、矩形状の受光部の一辺に対向する辺
に沿って、一辺の延びる方向に配置された光電変換素子
の数に対応した数だけ設けられ、矩形状の受光部の一辺
と直交する方向に配列された光電変換素子で発生した電
流信号を読み出す第２信号読み出し回路を更に同一基板
に備え、第１シフトレジスタ及び第２シフトレジスタ
は、矩形状の受光部の一辺と直交する方向に配列された
光電変換素子で発生した電流信号を、第１信号読み出し
回路側及び第２信号読み出し回路側のいずれに向けても
送り出し得ることが好ましい。この場合には、同一基板
に対して、矩形状の受光部の一辺に対向する辺に沿っ
て、一辺の延びる方向に配置された光電変換素子の数に
対応した数の第２信号読み出し回路が設けられ、第１シ
フトレジスタ及び第２シフトレジスタは、光電変換素子
で発生した電流信号を第１信号読み出し回路側及び第２
信号読み出し回路側のいずれに向けても送り出し得るの
で、第１信号読み出し回路に欠陥がある場合には、第１
シフトレジスタあるいは第２シフトレジスタにより光電
変換素子で発生した電流信号を第２信号読み出し回路側
に向けて送り出すことで、光電変換素子で発生した電流
信号が第２信号読み出し回路にて読み出され、出力され
る。一方、第２信号読み出し回路に欠陥がある場合に
は、第１シフトレジスタあるいは第２シフトレジスタに
より光電変換素子で発生した電流信号を第１信号読み出
し回路側に向けて送り出すことで、光電変換素子で発生
した電流信号が第１信号読み出し回路にて読み出され、
出力される。したがって、第１信号読み出し回路及び第
２信号読み出し回路のいずれか一方に欠陥がある場合で
も、第１シフトレジスタあるいは第２シフトレジスタに
て光電変換素子で発生した電流信号を、第１信号読み出
し回路及び第２信号読み出し回路のいずれか他方に送り
出して、この第１信号読み出し回路及び第２信号読み出
し回路のいずれか他方にて光電変換素子で発生した電流
信号を読み出すことが可能となり、受光部を大面積化し
た場合においても固体撮像装置の歩留まりの低下を更に
抑制することができる。

【００１０】本発明に係る固体撮像装置は、入力した２
次元光像を撮像する固体撮像装置であって、入力光信号
を電流信号に変換する光電変換素子と、光電変換素子の
信号出力端子に第１の端子が接続され、走査信号に応じ
て第２の端子から光電変換素子で発生した電流信号を流
出する第１のスイッチ素子とを１組の受光素子として、
第１の方向に沿って第１の数だけ配列される単位受光部
が、第２の方向に沿って第２の数だけ配列された受光部
を有し、夫々の単位受光部の一方の端部には、夫々の第
１のスイッチ素子の第２の端子と互いに電気的に接続さ
れた第１信号出力端子が設けられており、夫々の単位受
光部の第１信号出力端子から出力された信号を夫々個別
に入力し、単位受光部から出力された電流信号を読み出
す第２の数の第１信号読み出し回路と、夫々の光電変換
素子で発生した電流信号を、夫々の単位受光部の第１信
号出力端子に向けて送り出すように、走査信号を出力す
る第１シフトレジスタと、夫々の光電変換素子で発生し
た電流信号を、夫々の単位受光部の第１信号出力端子に
向けて送り出すように、走査信号を出力する第２シフト
レジスタと、を同一基板に備え、第１シフトレジスタ及
び第２シフトレジスタは、受光部を挟んで対向する位置
に、第１の方向に沿って設けられていることを特徴とし
ている。

【００１１】本発明に係る固体撮像装置では、同一基板
に対して、夫々の光電変換素子で発生した電流信号を、
夫々の単位受光部の第１信号出力端子に向けて送り出す
ように走査信号を出力する第１シフトレジスタ及び第２
シフトレジスタが、受光部を挟んで対向する位置に、第
１の方向に沿って設けられているので、第１シフトレジ
スタに欠陥がある場合には、第２シフトレジスタにより
光電変換素子で発生した電流信号が第１信号出力端子に
向けて送り出されることになる。一方、第２シフトレジ
スタに欠陥がある場合には、第１シフトレジスタにより
光電変換素子で発生した電流信号が第１信号出力端子に
向けて送り出されることになる。したがって、第１シフ
トレジスタ及び第２シフトレジスタのいずれか一方に欠
陥がある場合でも、第１シフトレジスタ及び第２シフト
レジスタのいずれか他方にて光電変換素子で発生した電
流信号を送り出すことが可能となり、受光部を大面積化
した場合においても固体撮像装置の歩留まりの低下を抑
制することができる。また、第１シフトレジスタ及び第
２シフトレジスタは、受光部を挟んで対向する位置に、
第１の方向に沿って設けられているので、基板をコンパ
クトに構成することができる。

【００１２】また、夫々の単位受光部の他方の端部に
は、夫々の第１のスイッチ素子の第２の端子と互いに電
気的に接続された第２信号出力端子が設けられており、
夫々の単位受光部の第２信号出力端子から出力された信
号を夫々個別に入力し、単位受光部から出力された電流
信号を読み出す第２の数の第２信号読み出し回路を更に
同一基板に備え、第１シフトレジスタ及び第２シフトレ
ジスタは、夫々の光電変換素子で発生した電流信号を、
夫々の単位受光部の第１信号出力端子及び第２信号出力
端子のいずれに向けても送り出し得るように、走査信号
を出力することが好ましい。この場合には、同一基板に
対して、夫々の単位受光部の第２信号出力端子から出力
された信号を夫々個別に入力し、単位受光部から出力さ
れた電流信号を読み出す第２の数の第２信号読み出し回
路が設けられ、第１シフトレジスタ及び第２シフトレジ
スタは、夫々の光電変換素子で発生した電流信号を夫々
の第１信号出力端子及び夫々の第２信号出力端子のいず
れに向けても送り出し得るので、第１信号読み出し回路
に欠陥がある場合には、第１シフトレジスタあるいは第
２シフトレジスタにより光電変換素子で発生した電流信
号を夫々の第２信号出力端子に向けて送り出すことで、
光電変換素子で発生した電流信号が第２信号読み出し回
路にて読み出され、出力される。一方、第２信号読み出
し回路に欠陥がある場合には、第１シフトレジスタある
いは第２シフトレジスタにより光電変換素子で発生した
電流信号を夫々の第１信号出力端子に向けて送り出すこ
とで、光電変換素子で発生した電流信号が第１信号読み
出し回路にて読み出され、出力される。したがって、第
１信号読み出し回路及び第２信号読み出し回路のいずれ
か一方に欠陥がある場合でも、第１シフトレジスタある
いは第２シフトレジスタにて光電変換素子で発生した電
流信号を第１信号読み出し回路及び第２信号読み出し回
路のいずれか他方に送り出して、この第１信号読み出し
回路及び第２信号読み出し回路のいずれか他方にて光電
変換素子で発生した電流信号を読み出すことが可能とな
り、受光部を大面積化した場合においても固体撮像装置
の歩留まりの低下を更に抑制することができる。

【００１３】また、第１信号読み出し回路は、光電変換
素子で発生した電流信号をアナログ信号として読み出す
第１アナログ信号読み出し回路と、第１アナログ信号読
み出し回路からの出力信号をデジタル信号に変換して読
み出す第１デジタル信号読み出し回路とを有し、第１ア
ナログ信号読み出し回路からの出力信号あるいは第１デ
ジタル信号読み出し回路からの出力信号のいずれか一方
の出力信号を選択的に出力する第１出力選択回路を更に
同一基板に備えることが好ましい。このように第１信号
読み出し回路が第１アナログ信号読み出し回路と第１デ
ジタル信号読み出し回路とを有し、第１出力選択回路を
同一基板に備えることにより、この第１出力選択回路に
て第１デジタル信号読み出し回路からの出力信号を選択
する場合には、第１アナログ信号読み出し回路からの出
力信号が第１デジタル信号読み出し回路にてデジタル信
号に変換して読み出され、第１デジタル信号読み出し回
路から出力されることになる。一方、第１デジタル信号
読み出し回路のうちのいずれかに欠陥がある場合には、
第１出力選択回路にて第１アナログ信号読み出し回路か
らの出力信号を選択し、光電変換素子で発生した電流信
号が第１アナログ信号読み出し回路にてアナログ信号と
して読み出され、第１アナログ信号読み出し回路から出
力されることになる。したがって、第１デジタル信号読
み出し回路のうちのいずれかに欠陥がある場合でも、第
１アナログ信号読み出し回路にて光電変換素子で発生し
た電流信号を読み出すことが可能となり、受光部を大面
積化した場合においても固体撮像装置の歩留まりの低下
を更に抑制することができる。また、第１デジタル信号
読み出し回路にて光電変換素子で発生した電流信号を読
み出す場合には、デジタル出力となるために、高速での
電流信号の読み出しが可能であり、外付けのＡ／Ｄ変換
器が不要となり、固体撮像装置の低コスト化が可能とな
る。また、第１アナログ信号読み出し回路にて光電変換
素子で発生した電流信号を読み出す場合には、外付けの
Ａ／Ｄ変換器を用いることで、高分解能化が可能とな
る。

【００１４】また、第１信号読み出し回路は、光電変換
素子で発生した電流信号をアナログ信号として読み出す
第１アナログ信号読み出し回路を有し、第２信号読み出
し回路は、光電変換素子で発生した電流信号をデジタル
信号として読み出す第２デジタル信号読み出し回路を有
することが好ましい。このように第１信号読み出し回路
が第１アナログ信号読み出し回路を有し、第２信号読み
出し回路が第２デジタル信号読み出し回路を有すること
により、第２デジタル信号読み出し回路側に向けて光電
変換素子で発生した電流信号を送り出す場合には、この
電流信号が第２デジタル信号読み出し回路にてデジタル
信号として読み出されることになる。一方、第２デジタ
ル信号読み出し回路のうちのいずれかに欠陥がある場合
には、第１アナログ信号読み出し回路側に向けて電流信
号を送り出すことで、この電流信号が第１アナログ信号
読み出し回路にてアナログ信号として読み出されること
になる。したがって、第２デジタル信号読み出し回路の
うちのいずれかに欠陥がある場合でも、第１アナログ信
号読み出し回路にて光電変換素子で発生した電流信号を
読み出すことが可能となり、受光部を大面積化した場合
においても固体撮像装置の歩留まりの低下を更に抑制す
ることができる。また、第２デジタル信号読み出し回路
にて光電変換素子で発生した電流信号を読み出す場合に
は、デジタル出力となるために、高速での電流信号の読
み出しが可能であり、外付けのＡ／Ｄ変換器が不要とな
り、固体撮像装置の低コスト化が可能となる。また、第
１アナログ信号読み出し回路にて光電変換素子で発生し
た電流信号を読み出す場合には、外付けのＡ／Ｄ変換器
を用いることで、高分解能化が可能となる。

【００１５】また、第１信号読み出し回路は、光電変換
素子で発生した電流信号をアナログ信号として読み出す
第１アナログ信号読み出し回路と、第１アナログ信号読
み出し回路からの出力信号をデジタル信号に変換して読
み出す第１デジタル信号読み出し回路とを有し、第２信
号読み出し回路は、光電変換素子で発生した電流信号を
アナログ信号として読み出す第２アナログ信号読み出し
回路を有し、第１アナログ信号読み出し回路からの出力
信号あるいは第１デジタル信号読み出し回路からの出力
信号のいずれか一方の出力信号を選択的に出力する第１
出力選択回路を更に同一基板に備えることが好ましい。
このように第１信号読み出し回路が第１アナログ信号読
み出し回路と第１デジタル信号読み出し回路とを有し、
第２信号読み出し回路が第２アナログ信号読み出し回路
を有し、第１出力選択回路を同一基板に備えることによ
り、この第１出力選択回路にて第１デジタル信号読み出
し回路からの出力信号を選択する場合には、第１アナロ
グ信号読み出し回路からの出力信号が第１デジタル信号
読み出し回路にてデジタル信号に変換して読み出され、
第１デジタル信号読み出し回路から出力されることにな
る。一方、第１デジタル信号読み出し回路のうちのいず
れかに欠陥がある場合には、第１出力選択回路にて第１
アナログ信号読み出し回路からの出力信号を選択し、光
電変換素子で発生した電流信号が第１アナログ信号読み
出し回路にてアナログ信号として読み出され、第１アナ
ログ信号読み出し回路から出力されることになる。ま
た、第１デジタル信号読み出し回路及び第１アナログ信
号読み出し回路に欠陥がある場合には、第２アナログ信
号読み出し回路側に向けて電流信号を送り出すことで、
この電流信号が第２アナログ信号読み出し回路にてアナ
ログ信号として読み出されることになる。したがって、
第１アナログ信号読み出し回路に欠陥がある場合には第
１デジタル信号読み出し回路にて、第１アナログ信号読
み出し回路及び第１デジタル信号読み出し回路に欠陥が
ある場合でも、第２アナログ信号読み出し回路にて光電
変換素子で発生した電流信号を読み出すことが可能とな
り、固体撮像装置の歩留まりの低下を大幅に抑制するこ
とができる。また、第１デジタル信号読み出し回路にて
光電変換素子で発生した電流信号を読み出す場合には、
デジタル出力となるために、高速での電流信号の読み出
しが可能であり、外付けのＡ／Ｄ変換器が不要となり、
固体撮像装置の低コスト化が可能となる。また、第１ア
ナログ信号読み出し回路あるいは第２アナログ信号読み
出し回路にて光電変換素子で発生した電流信号を読み出
す場合には、外付けのＡ／Ｄ変換器を用いることで、高
分解能化が可能となる。

【００１６】また、第２信号読み出し回路は、第２アナ
ログ信号読み出し回路からの出力信号をデジタル信号に
変換して読み出す第２デジタル信号読み出し回路を更に
有し、第２アナログ信号読み出し回路からの出力信号あ
るいは第２デジタル信号読み出し回路からの出力信号の
いずれか一方の出力信号を選択的に出力する第２出力選
択回路を更に同一基板に備えることが好ましい。このよ
うに第１信号読み出し回路が第１アナログ信号読み出し
回路と第１デジタル信号読み出し回路とを有し、第２信
号読み出し回路が第２アナログ信号読み出し回路と第２
デジタル信号読み出し回路とを有し、第１出力選択回路
と第２出力選択回路とを同一基板に備えることにより、
この第１出力選択回路にて第１デジタル信号読み出し回
路からの出力信号を選択する場合には、第１アナログ信
号読み出し回路からの出力信号が第１デジタル信号読み
出し回路にてデジタル信号に変換して読み出され、第１
デジタル信号読み出し回路から出力されることになる。
一方、第１デジタル信号読み出し回路のうちのいずれか
に欠陥がある場合には、第１出力選択回路にて第１アナ
ログ信号読み出し回路からの出力信号を選択し、光電変
換素子で発生した電流信号が第１アナログ信号読み出し
回路にてアナログ信号として読み出され、第１アナログ
信号読み出し回路から出力されることになる。また、第
１デジタル信号読み出し回路及び第１アナログ信号読み
出し回路に欠陥がある場合には、第２出力選択回路にて
第１デジタル信号読み出し回路からの出力信号を選択す
ることで、第２アナログ信号読み出し回路からの出力信
号が第２デジタル信号読み出し回路にてデジタル信号に
変換して読み出され、第２デジタル信号読み出し回路か
ら出力されることになる。また、第２デジタル信号読み
出し回路のうちのいずれかに欠陥がある場合には、第２
出力選択回路にて第２アナログ信号読み出し回路からの
出力信号を選択し、光電変換素子で発生した電流信号が
第２アナログ信号読み出し回路にてアナログ信号として
読み出され、第２アナログ信号読み出し回路から出力さ
れることになる。したがって、第１アナログ信号読み出
し回路に欠陥がある場合には第１デジタル信号読み出し
回路にて、第１アナログ信号読み出し回路及び第１デジ
タル信号読み出し回路に欠陥がある場合には第２デジタ
ル信号読み出し回路にて、第１アナログ信号読み出し回
路、第１デジタル信号読み出し回路及びに第２デジタル
信号読み出し回路に欠陥がある場合には第２アナログ信
号読み出し回路にて、光電変換素子で発生した電流信号
を読み出すことが可能となり、固体撮像装置の歩留まり
の低下を大幅に抑制することができる。また、第１デジ
タル信号読み出し回路あるいは第２デジタル信号読み出
し回路にて光電変換素子で発生した電流信号を読み出す
場合には、デジタル出力となるために、高速での電流信
号の読み出しが可能であり、外付けのＡ／Ｄ変換器が不
要となり、固体撮像装置の低コスト化が可能となる。ま
た、第１アナログ信号読み出し回路あるいは第２アナロ
グ信号読み出し回路にて光電変換素子で発生した電流信
号を読み出す場合には、外付けのＡ／Ｄ変換器を用いる
ことで、高分解能化が可能となる。

【００１７】

【発明の実施の形態】以下、添付図面を参照して、本発
明に係る固体撮像装置の好適な実施形態について詳細に
説明する。なお、図面の説明において同一の要素には同
一の符号を付しており、重複する説明は省略する。ま
た、Ｎは２以上の整数であり、添え字ｎは特に明示しな
い限り１からＮまでの任意の整数を示すものとする。

【００１８】（第１実施形態）先ず、本発明に係る固体
撮像装置の第１実施形態について、図１及び図２を用い
て説明する。図１は、第１実施形態に係る固体撮像装置
の概略構成を示す概念図であり、図２は、第１実施形態
に係る固体撮像装置の回路構成図である。第１実施形態
に係る固体撮像装置１は、図１に示されるように、矩形
に形成された基板１０を有し、この基板１０には、受光
部２０、第１アナログ信号読み出し部３０、第１デジタ
ル信号読み出し部４０、第１シフトレジスタ５０及び第
２シフトレジスタ６０が、ＣＭＯＳプロセス等を用いて
設けられている。基板１０にはシリコンインゴットを切
断したシリコンウェハを用いており、このシリコンウェ
ハを矩形に切断することにより基板１０が形成される。
本実施形態においては、８インチφのシリコンウェハを
用いている。

【００１９】受光部２０は、各辺が１３０ｍｍとされた
略正方形状に形成されており、この中に縦横５０μｍピ
ッチ程度で各受光素子（画素）２１_1.1〜２１_N.Nが形成
されている。第１アナログ信号読み出し部３０は、受光
部２０の第１の辺２０ａに沿って設けられている。第１
デジタル信号読み出し部４０は、受光部２０の第１の辺
２０ａに対向する第２の辺２０ｂに沿って設けられてい
る。第１シフトレジスタ５０は、受光部２０の第１の辺
２０ａ及び第２の辺２０ｂに直交する第３の辺２０ｃに
沿って設けられている。第２シフトレジスタ６０は、受
光部２０の第１の辺２０ａ及び第２の辺２０ｂに直交し
且つ第３の辺２０ｃに対向する第４の辺２０ｄに沿って
設けられている。第１アナログ信号読み出し部３０及び
第１デジタル信号読み出し部４０には、各々信号出力端
子８０，９０が接続されている。

【００２０】受光部２０は、図２に示されるように、受
光素子２１_n.nがＮ行×Ｎ列に２次元配列されている。
夫々の受光素子２１_1.1〜２１_N.Nは、入力光信号を電流
信号に変換する光電変換素子としてのフォトダイオード
２３と、第１のスイッチ素子２５とを有している。第１
のスイッチ素子２５は信号入力端子と信号出力端子を有
しており、第１のスイッチ素子２５の信号入力端子はフ
ォトダイオード２３の信号出力端子に接続されており、
第１シフトレジスタ５０あるいは第２シフトレジスタ６
０からの走査信号Ｓ_nに応じてフォトダイオード２３で
発生した電流信号を信号出力端子から流出する。このよ
うな受光素子２１_n.nが、第１の方向（第３の辺２０ｃ
あるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配
列されおり、この第１の方向に沿ってＮ個配列された受
光素子２１_n.1〜２１_n.Nは、夫々の第１のスイッチ素子
２５の信号出力端子が電気的に接続されることにより単
位受光部２２_nを構成している。この単位受光部２２
_nは、第１の方向と直交する第２の方向（第１の辺２０
ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個
配列されている。

【００２１】夫々の単位受光部２２_nの一方の端部に
は、夫々の第１のスイッチ素子２５の信号出力端子と互
いに電気的に接続された第１信号出力端子２７が設けら
れ、夫々の単位受光部２２_nの他方の端部には、夫々の
第１のスイッチ素子２５の信号出力端子と互いに電気的
に接続された第２信号出力端子２９が各々設けられてい
る。夫々の第１信号出力端子２７は、第２のスイッチ素
子７１を介して第１アナログ信号読み出し部３０に接続
される。この第２のスイッチ素子７１は、第２の方向
に、単位受光部２２_nの数（第２の方向に配置されたフ
ォトダイオード２３の数）に対応してＮ個配列されてい
る。また、夫々の第２信号出力端子２９は、第３のスイ
ッチ素子７２を介して第１デジタル信号読み出し部４０
に接続される。この第３のスイッチ素子７２は、第２の
方向に、単位受光部２２_nの数（第２の方向に配置され
たフォトダイオード２３の数）に対応してＮ個配列され
ている。第２のスイッチ素子７１及び第３のスイッチ素
子７２は、制御回路（図示せず）からの信号に応じて、
作動する。

【００２２】第１アナログ信号読み出し部３０は、図２
に示されるように、第１アナログ信号読み出し回路３１
を有している。この第１アナログ信号読み出し回路３１
は、第２の方向に、単位受光部２２_nの数（第２の方向
に配置されたフォトダイオード２３の数）に対応してＮ
個配列されて、アレイ状に形成されている。夫々の第１
アナログ信号読み出し回路３１は、積分回路３３、ＣＤ
Ｓ回路（図示せず）、等を有している。積分回路３３
は、単位受光部２２_n（第１信号出力端子２７）からの
出力信号を入力し、入力した電流信号の電荷を増幅する
電荷増幅器３５と、電荷増幅器３５の入力端子に一方の
端子が接続され、電荷増幅器３５の出力端子に他方の端
子が接続された容量素子３７と、電荷増幅器３５の入力
端子に一方の端子が接続され、電荷増幅器３５の出力端
子に他方の端子が接続され、制御回路から出力されるリ
セット信号Ｒが有意の場合には「ＯＮ」状態となり、リ
セット信号Ｒが非有意の場合には「ＯＦＦ」状態となる
第４のスイッチ素子３９とを有している。この積分回路
３３は、リセット信号Ｒが非有意の場合には、単位受光
部２２_nからの出力信号を入力し、リセット信号Ｒに応
じて単位受光部２２_nから出力された電流信号を入出力
端子間に接続された容量素子３７に積分の動作を行い、
リセット信号Ｒが有意の場合には非積分の動作を行うよ
うになる。

【００２３】単位受光部２２_n（第１信号出力端子２
７）からの電流信号は、第１アナログ信号読み出し回路
３１（積分回路３３、ＣＤＳ回路等）により、アナログ
信号として読み出され、このアナログ信号が信号出力端
子８０に向けて送り出される。夫々の第１アナログ信号
読み出し回路３１の後段（信号出力端子８０との間）に
は、第５のスイッチ素子７３が設けられている。この第
５のスイッチ素子７３は、第１アナログ信号読み出し回
路３１の数に対応してＮ個配列されており、制御回路か
らの信号に応じて、作動する。

【００２４】第１デジタル信号読み出し部４０は、図２
に示されるように、第２アナログ信号読み出し部４１
と、第１デジタル信号変換部４７とを有しており、第２
アナログ信号読み出し部４１は、第２アナログ信号読み
出し回路４２を含んでいる。この第２アナログ信号読み
出し回路４２は、第２の方向に、単位受光部２２_nの数
（第２の方向に配置されたフォトダイオード２３の数）
に対応してＮ個配列されて、アレイ状に形成されてい
る。夫々の第２アナログ信号読み出し回路４２は、積分
回路４３、ＣＤＳ回路（図示せず）等を有している。積
分回路４３は、単位受光部２２_n（第２信号出力端子２
９）からの出力信号を入力し、入力した電流信号の電荷
を増幅する電荷増幅器４４と、電荷増幅器４４の入力端
子に一方の端子が接続され、電荷増幅器４４の出力端子
に他方の端子が接続された容量素子４５と、電荷増幅器
４４の入力端子に一方の端子が接続され、電荷増幅器４
４の出力端子に他方の端子が接続され、制御回路から出
力されるリセット信号Ｒが有意の場合には「ＯＮ」状態
となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」
状態となる第６のスイッチ素子４６とを有している。こ
の積分回路４３は、リセット信号Ｒが非有意の場合に
は、単位受光部２２_nからの出力信号を入力し、リセッ
ト信号Ｒに応じて単位受光部２２_nから出力された電流
信号を入出力端子間に接続された容量素子４５に積分の
動作を行い、リセット信号Ｒが有意の場合には非積分の
動作を行うようになる。

【００２５】単位受光部２２_n（第２信号出力端子２
９）からの電流信号は、第２アナログ信号読み出し回路
４２（積分回路４３、ＣＤＳ回路等）により、アナログ
信号として読み出され、このアナログ信号が第１デジタ
ル信号変換部４７に向けて送り出される。夫々の第２ア
ナログ信号読み出し回路４２と第１デジタル信号変換部
４７との間には、第７のスイッチ素子７４が設けられて
いる。この第７のスイッチ素子７４は、第２アナログ信
号読み出し回路４２の数に対応してＮ個配列されてお
り、制御回路からの信号に応じて、作動する。

【００２６】第１デジタル信号変換部４７は、Ａ／Ｄコ
ンバータ４８を有しており、このＡ／Ｄコンバータ４８
は、第２の方向に、第２アナログ信号読み出し回路４２
の数に対応してＮ個配列されて、アレイ状に形成されて
いる。夫々のＡ／Ｄコンバータ４８は、夫々の第２アナ
ログ信号読み出し回路４２からの出力されたアナログ信
号を入力し、このアナログ信号をデジタル信号に変換し
て、データバスを介して信号出力端子９０に向けて送り
出す。

【００２７】第１シフトレジスタ５０は、夫々の受光素
子２１_n.nのフォトダイオード２３で発生した電流信号
を送り出すために、夫々の第１のスイッチ素子２５に対
して走査信号Ｓ_nを出力する。第１シフトレジスタ５０
は、図２に示されるように、第２の方向に配列された受
光素子２１_1.n〜２１_N.nの第１のスイッチ素子２５に対
して、同時に走査信号Ｓ_nを出力し得るように、これら
の第１のスイッチ素子２５に対して接続されている。

【００２８】第２シフトレジスタ６０も、第１シフトレ
ジスタ５０と同様に、夫々の受光素子２１_n.nのフォト
ダイオード２３で発生した電流信号を送り出すために、
夫々の第１のスイッチ素子２５に対して走査信号Ｓ_nを
出力する。第２シフトレジスタ６０は、図２に示される
ように、第２の方向に配列された受光素子２１_1.n〜２
１_N.nの第１のスイッチ素子２５に対して、同時に走査
信号Ｓ_nを出力し得るように、これらの第１のスイッチ
素子２５に対して接続されている。

【００２９】次に、第１実施形態の固体撮像装置１の動
作を説明する。この固体撮像装置１では、受光部２０が
入射した光が形成する光像を入力し、受光部２０のフォ
トダイオード２３に受光量に応じた電荷が蓄積される。
そして、所定の受光期間の経過後に夫々のフォトダイオ
ード２３に蓄積された電荷量を以下のようにして読み出
す。

【００３０】第１アナログ信号読み出し部３０側にて、
夫々のフォトダイオード２３に蓄積された電荷量を読み
出す場合には、まず、制御回路からの信号により、夫々
の第２のスイッチ素子７１が閉じられ、夫々の第３のス
イッチ素子７２が開かれる。また、読み出しの実行に先
立って、積分回路３３に対するリセット信号Ｒを有意と
して、第４のスイッチ素子３９を閉じて容量素子３７を
初期化する。

【００３１】次に、積分回路３３に対するリセット信号
Ｒを非有意として、第４のスイッチ素子３９を開き、第
１シフトレジスタ５０及び第２シフトレジスタ６０のい
ずれか一方から夫々の第１のスイッチ素子２５に走査信
号Ｓ_nが所定のタイミングにて有意とされる。各単位受
光部２２_nの第１の方向での走査における第１番目の受
光素子２１_1.1〜２１_N.1の第１のスイッチ素子２５のみ
を「ＯＮ」とする走査信号Ｓ₁が有意とされる。第１の
スイッチ素子２５が「ＯＮ」となると、それまでの受光
によってフォトダイオード２３に蓄積された電荷が電流
信号となって、第２のスイッチ素子７１を介して、第１
アナログ信号読み出し回路３１（第１アナログ信号読み
出し部３０）に出力される。そして、第１アナログ信号
読み出し回路３１の積分回路３３によってその帰還容量
である容量素子３７に蓄積されていき、積分回路３３の
出力端子から出力される電圧信号は次第に大きくなって
いく。

【００３２】積分回路３３から出力された電圧信号は、
ＣＤＳ回路等を介して、アナログ信号として夫々の第１
アナログ信号読み出し回路３１（第１アナログ信号読み
出し部３０）から出力され、第１の方向での走査におけ
る第１番目の受光素子２１_{1. 1}〜２１_N.1に関するデータ
読み出しを終了する。なお、夫々の第１アナログ信号読
み出し回路３１からアナログ信号が出力される際に、夫
々の第５のスイッチ素子７３に送られる信号を順次有意
として、各第１アナログ信号読み出し回路３１から順次
アナログ信号を出力させており、第２の方向での走査を
行っている。

【００３３】次いで、積分回路３３に対するリセット信
号Ｒを有意として、第４のスイッチ素子３９を閉じて容
量素子３７を初期化しながら、第１の方向での走査にお
ける第２番目以降の受光素子２１_1.n〜２１_N.nに関する
データ読み出しを実行する。

【００３４】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのアナログ信号を
得る。

【００３５】一方、第１デジタル信号読み出し部４０側
にて、夫々のフォトダイオード２３に蓄積された電荷量
を読み出す場合には、まず、制御回路からの信号によ
り、夫々の第２のスイッチ素子７１が開かれ、夫々の第
３のスイッチ素子７２及び夫々の第７のスイッチ素子７
４が閉じられる。また、読み出しの実行に先立って、積
分回路４３に対するリセット信号Ｒを有意として、第６
のスイッチ素子４６を閉じて容量素子４５を初期化す
る。

【００３６】次に、積分回路４３に対するリセット信号
Ｒを非有意として、第６のスイッチ素子４６を開き、第
１シフトレジスタ５０及び第２シフトレジスタ６０のい
ずれか一方から夫々の第１のスイッチ素子２５にＳ_nが
所定のタイミングにて有意とされる。各単位受光部２２
_nの第１の方向での走査における第１番目の受光素子２
１_1.1〜２１_N.1の第１のスイッチ素子２５のみを「Ｏ
Ｎ」とする走査信号Ｓ₁が有意とされる。第１のスイッ
チ素子２５が「ＯＮ」となると、それまでの受光によっ
てフォトダイオード２３に蓄積された電荷が電流信号と
なって、第３のスイッチ素子７２を介して、第２アナロ
グ信号読み出し回路４２（第１デジタル信号読み出し部
４０）に出力される。そして、第２アナログ信号読み出
し回路４２の積分回路４３によってその帰還容量である
容量素子４５に蓄積されていき、積分回路４３の出力端
子から出力される電圧信号は次第に大きくなっていく。

【００３７】積分回路４３から出力された電圧信号は、
ＣＤＳ回路等を介して、アナログ信号として夫々の第２
アナログ信号読み出し回路４２から夫々のＡ／Ｄコンバ
ータ４８に出力される。Ａ／Ｄコンバータ４８では、第
２アナログ信号読み出し回路４２から出力されたアナロ
グ信号がデジタル信号に変換され、このデジタル信号が
データバスに出力され、第１の方向での走査における第
１番目の受光素子２１ _1.1〜２１_N.1に関するデータ読み
出しを終了する。夫々のＡ／Ｄコンバータ４８からデジ
タル信号が出力される際に、夫々のＡ／Ｄコンバータ４
８は、制御回路からの信号に基づいて、所定タイミング
にて順次デジタル信号を出力し、第２の方向での走査を
行っている。なお、夫々の第２アナログ信号読み出し回
路４２からアナログ信号が出力される際に、夫々の第７
のスイッチ素子７４に送られる信号を順次有意として、
各第２アナログ信号読み出し回路４２から順次アナログ
信号を出力させることにより、第２の方向での走査を行
うことも可能である。

【００３８】次いで、積分回路３３に対するリセット信
号Ｒを有意として、第６のスイッチ素子４６を閉じて容
量素子４５を初期化しながら、第１の方向での走査にお
ける第２番目以降の受光素子２１_1.n〜２１_N.nに関する
データ読み出しを実行する。

【００３９】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのデジタル信号を
得る。

【００４０】以上のように、第１実施形態の固体撮像装
置１によれば、第１シフトレジスタ５０は、受光素子２
１_n.nがＮ行×Ｎ列に２次元配列された受光部２０の第
３の辺２０ｃに沿って設けられ、第２シフトレジスタ６
０は、受光部２０の第４の辺２０ｄに沿って設けられて
いる。また、この第１シフトレジスタ５０及び第２シフ
トレジスタ６０は、夫々のフォトダイオード２３で発生
した電流信号を、夫々の単位受光部２２_nの第１信号出
力端子２７及び第２信号出力端子２９のいずれに向けて
も送り出し得るように、走査信号Ｓ_nを出力するので、
第１シフトレジスタ５０及び第２シフトレジスタ６０の
いずれも、夫々の第２のスイッチ素子７１を閉じ、夫々
の第３のスイッチ素子７２を開いた場合には、各単位受
光部２２ _n（第１の方向に配列されたフォトダイオード
２３）で発生した電流信号を、第１アナログ信号読み出
し部３０に向けて送り出す。これにより、第１シフトレ
ジスタ５０に欠陥がある場合には、第２シフトレジスタ
６０により各単位受光部２２_nで発生した電流信号が第
１アナログ信号読み出し部３０に向けて送り出されこと
になる。一方、第２シフトレジスタ６０に欠陥がある場
合には、第１シフトレジスタ５０により各単位受光部２
２_nで発生した電流信号が第１アナログ信号読み出し部
３０に向けて送り出されことになる。

【００４１】同様に、夫々の第２のスイッチ素子７１を
開き、夫々の第３のスイッチ素子７２を閉じた場合に
は、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれも、各単位受光部２２_nで発生した電流信号
を、第１デジタル信号読み出し部４０に向けて送り出
す。これにより、第１シフトレジスタ５０に欠陥がある
場合には、第２シフトレジスタ６０により各単位受光部
２２_nで発生した電流信号が第１デジタル信号読み出し
部４０に向けて送り出されことになる。一方、第２シフ
トレジスタ６０に欠陥がある場合には、第１シフトレジ
スタ５０により各単位受光部２２_nで発生した電流信号
が第１デジタル信号読み出し部４０に向けて送り出され
ことになる。

【００４２】したがって、第１シフトレジスタ５０及び
第２シフトレジスタ６０のいずれか一方に欠陥がある場
合でも、第１シフトレジスタ５０及び第２シフトレジス
タ６０のいずれか他方にて、第１アナログ信号読み出し
部３０あるいは第１デジタル信号読み出し部４０に向け
て各単位受光部２２_nで発生した電流信号を送り出すこ
とが可能となり、受光部２０を大面積化し、第１アナロ
グ信号読み出し部３０、第１デジタル信号読み出し部４
０、第１シフトレジスタ５０及び第２シフトレジスタ６
０等の周辺回路を同一の基板１０に設けた場合において
も固体撮像装置１の歩留まりの低下を抑制することがで
きる。

【００４３】また、第３の辺２０ｃに沿って第１シフト
レジスタ５０を設け、第４の辺２０ｄに沿って第２シフ
トレジスタ６０を設けることで、第１シフトレジスタ５
０と第２シフトレジスタ６０とが受光部２０を挟んだ対
向する位置に設けられることになり、基板１０をコンパ
クトに構成することができる。

【００４４】また、第１アナログ信号読み出し部３０
は、受光素子２１_n.nがＮ行×Ｎ列に２次元配列された
受光部２０の第１の辺２０ａに沿って設けられ、第１デ
ジタル信号読み出し部４０は、受光部２０の第１の辺２
０ａに対向する第２の辺２０ｂに沿って設けられてい
る。また、第１アナログ信号読み出し部３０は、夫々の
単位受光部２２_nの第１信号出力端子２７から出力され
た信号を夫々個別に入力し、単位受光部２２_nから出力
された電流信号をアナログ信号として読み出すＮ個の第
１アナログ信号読み出し回路３１を有し、第１デジタル
信号読み出し部４０は、夫々の単位受光部２２_nの第２
信号出力端子２９から出力された信号を夫々個別に入力
し、単位受光部２２_nから出力された電流信号をアナロ
グ信号として読み出すＮ個の第２アナログ信号読み出し
回路４２と、夫々の第２アナログ信号読み出し回路４２
から出力されたアナログ信号をデジタル信号に変換する
Ｎ個のＡ／Ｄコンバータ４８とを有している。夫々の第
２のスイッチ素子７１を開き、夫々の第３のスイッチ素
子７２を閉じた場合には、第１シフトレジスタ５０ある
いは第２シフトレジスタ６０が第２信号出力端子２９側
に向けて電流信号を送り出すことになり、夫々の単位受
光部２２_nにおけるフォトダイオード２３で発生した電
流信号が夫々の第１デジタル信号読み出し部４０にてデ
ジタル信号として読み出されることになる。

【００４５】一方、第１デジタル信号読み出し部４０、
例えばＮ個のＡ／Ｄコンバータ４８のうちのいずれかに
欠陥がある場合には、夫々の第２のスイッチ素子７１を
閉じ、夫々の第３のスイッチ素子７２を開き、第１シフ
トレジスタ５０あるいは第２シフトレジスタ６０により
第１信号出力端子２７側に向けて電流信号を送り出すこ
とで、夫々の単位受光部２２_nにおけるフォトダイオー
ド２３で発生した電流信号が夫々の第１アナログ信号読
み出し回路３１（第１アナログ信号読み出し部３０）に
てアナログ信号として読み出されることになる。

【００４６】したがって、第１デジタル信号読み出し部
４０側に欠陥がある場合でも、第１アナログ信号読み出
し部３０側にてフォトダイオード２３で発生した電流信
号を読み出すことが可能となり、受光部２０を大面積化
し、第１アナログ信号読み出し部３０、第１デジタル信
号読み出し部４０、第１シフトレジスタ５０及び第２シ
フトレジスタ６０等の周辺回路を同一の基板１０に設け
た場合においても固体撮像装置１の歩留まりの低下を更
に抑制することができる。

【００４７】また、第１デジタル信号読み出し部４０側
にてフォトダイオード２３で発生した電流信号を読み出
す場合には、デジタル出力となるために、高速での電流
信号の読み出しが可能であり、外付けのＡ／Ｄコンバー
タが不要となり、固体撮像装置１の低コスト化が可能と
なる。また、第１デジタル信号読み出し部４０での分解
能は、同一の基板１０に設けられるためスペース的な問
題から、高くすることには限界（例えば、１１ビット程
度の分解能）があるものの、第１アナログ信号読み出し
部３０側にてフォトダイオード２３で発生した電流信号
を読み出す場合には、外付けのＡ／Ｄコンバータを用い
ることで、高分解能化（例えば１６ビット程度の分解
能）が可能となる。

【００４８】また、第１の辺２０ａに沿って第１アナロ
グ信号読み出し部３０を設け、第２の辺２０ｂに沿って
第１デジタル信号読み出し部４０を設けることで、第１
アナログ信号読み出し部３０と第１デジタル信号読み出
し部４０とが受光部２０を挟んだ対向する位置に設けら
れることになり、基板１０を更にコンパクトに構成する
ことができる。

【００４９】（第２実施形態）次に、本発明に係る固体
撮像装置の第２実施形態について、図３及び図４を用い
て説明する。図３は、第２実施形態に係る固体撮像装置
の概略構成を示す概念図であり、図３は、第２実施形態
に係る固体撮像装置の回路構成図である。第２実施形態
に係る固体撮像装置１０１は、第１実施形態に係る固体
撮像装置１と比べて、２つのアナログ信号読み出し部を
有する点で相違する。

【００５０】第２実施形態に係る固体撮像装置１０１
は、図３に示されるように、矩形に形成された基板１１
０を有し、この基板１１０には、受光部２０、第１アナ
ログ信号読み出し部１３０、第１デジタル信号読み出し
部１４０、第２アナログ信号読み出し部１５０、第１シ
フトレジスタ５０及び第２シフトレジスタ６０が、ＣＭ
ＯＳプロセス等を用いて設けられている。基板１１０に
は、第１実施形態と同様に、８インチφのシリコンウェ
ハを用いている。

【００５１】受光部２０は、各辺が１３０ｍｍとされた
略正方形状に形成されており、この中に縦横５０μｍピ
ッチ程度で各受光素子（画素）２１_1.1〜２１_N.Nが形成
されている。第１アナログ信号読み出し部１３０は、受
光部２０の第１の辺２０ａに沿って設けられている。第
１デジタル信号読み出し部１４０は、受光部２０の第１
の辺２０ａに沿って設けられた第１アナログ信号読み出
し部１３０に沿って設けられている。第２アナログ信号
読み出し部１５０は、受光部２０の第１の辺２０ａに対
向する第２の辺２０ｂに沿って設けられている。第１シ
フトレジスタ５０は、受光部２０の第１の辺２０ａ及び
第２の辺２０ｂに直交する第３の辺２０ｃに沿って設け
られている。第２シフトレジスタ６０は、受光部２０の
第１の辺２０ａ及び第２の辺２０ｂに直交し且つ第３の
辺２０ｃに対向する第４の辺２０ｄに沿って設けられて
いる。第１アナログ信号読み出し部１３０、第１デジタ
ル信号読み出し部１４０及び第２アナログ信号読み出し
部１５０には、各々信号出力端子１９１，１９２，１９
３が接続されている。

【００５２】受光部２０は、図４に示されるように、受
光素子２１_n.nがＮ行×Ｎ列に２次元配列されている。
夫々の受光素子２１_1.1〜２１_N.Nは、入力光信号を電流
信号に変換する光電変換素子としてのフォトダイオード
２３と、第１のスイッチ素子２５とを有している。第１
のスイッチ素子２５は信号入力端子と信号出力端子を有
しており、第１のスイッチ素子２５の信号入力端子はフ
ォトダイオード２３の信号出力端子に接続されており、
第１シフトレジスタ５０あるいは第２シフトレジスタ６
０からの走査信号Ｓ_nに応じてフォトダイオード２３で
発生した電流信号を信号出力端子から流出する。このよ
うな受光素子２１_n.nが、第１の方向（第３の辺２０ｃ
あるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配
列されおり、この第１の方向に沿ってＮ個配列された受
光素子２１_n.1〜２１_n.Nは、夫々の第１のスイッチ素子
２５の信号出力端子が電気的に接続されることにより単
位受光部２２_nを構成している。この単位受光部２２
_nは、第１の方向と直交する第２の方向（第１の辺２０
ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個
配列されている。

【００５３】夫々の単位受光部２２_nの一方の端部に
は、夫々の第１のスイッチ素子２５の信号出力端子と互
いに電気的に接続された第１信号出力端子２７が設けら
れ、夫々の単位受光部２２_nの他方の端部には、夫々の
第１スイッチ素子２５の信号出力端子と互いに電気的に
接続された第２信号出力端子２９が各々設けられてい
る。夫々の第１信号出力端子２７は、第２のスイッチ素
子１８１を介して第１アナログ信号読み出し部１３０に
接続される。この第２のスイッチ素子１８１は、第２の
方向に、単位受光部２２_nの数（第２の方向に配置され
たフォトダイオード２３の数）に対応してＮ個配列され
ている。また、夫々の第２信号出力端子２９は、第３の
スイッチ素子１８２を介して第２アナログ信号読み出し
部１５０に接続される。この第３のスイッチ素子１８２
は、第２の方向に、単位受光部２２_nの数（第２の方向
に配置されたフォトダイオード２３の数）に対応してＮ
個配列されている。第２のスイッチ素子１８１及び第３
のスイッチ素子１８２は、制御回路（図示せず）からの
信号に応じて、作動する。

【００５４】第１アナログ信号読み出し部１３０は、図
４に示されるように、第１アナログ信号読み出し回路１
３１を有している。この第１アナログ信号読み出し回路
１３１は、第２の方向に、単位受光部２２_nの数（第２
の方向に配置されたフォトダイオード２３の数）に対応
してＮ個配列されて、アレイ状に形成されている。夫々
の第１アナログ信号読み出し回路１３１は、積分回路１
３３、ＣＤＳ回路（図示せず）等を有している。積分回
路１３３は、単位受光部２２_n（第１信号出力端子２
７）からの出力信号を入力し、入力した電流信号の電荷
を増幅する電荷増幅器１３５と、電荷増幅器１３５の入
力端子に一方の端子が接続され、電荷増幅器１３５の出
力端子に他方の端子が接続された容量素子１３７と、電
荷増幅器１３５の入力端子に一方の端子が接続され、電
荷増幅器１３５の出力端子に他方の端子が接続され、制
御回路から出力されるリセット信号Ｒが有意の場合には
「ＯＮ」状態となり、リセット信号Ｒが非有意の場合に
は「ＯＦＦ」状態となる第４のスイッチ素子１３９とを
有している。この積分回路１３３は、リセット信号Ｒが
非有意の場合には、単位受光部２２_nからの出力信号を
入力し、リセット信号Ｒに応じて単位受光部２２_nから
出力された電流信号を入出力端子間に接続された容量素
子１３７に積分の動作を行い、リセット信号Ｒが有意の
場合には非積分の動作を行うようになる。

【００５５】単位受光部２２_n（第１信号出力端子２
７）からの電流信号は、第１アナログ信号読み出し回路
１３１（積分回路１３３、ＣＤＳ回路等）により、アナ
ログ信号として読み出され、このアナログ信号が信号出
力端子１９１に向けて送り出される。夫々の第１アナロ
グ信号読み出し回路１３１の後段（信号出力端子１９１
との間）には、第５のスイッチ素子１８３が設けられて
いる。この第５のスイッチ素子１８３は、第１アナログ
信号読み出し回路１３１の数に対応してＮ個配列されて
おり、制御回路からの信号に応じて、作動する。

【００５６】また、第１アナログ信号読み出し回路１３
１により読み出されたアナログ信号は、第１デジタル信
号読み出し部１４０に向けても送り出される。夫々の第
１アナログ信号読み出し回路１３１と第１デジタル信号
読み出し部１４０との間には、第６のスイッチ素子１８
４が設けられている。この第６のスイッチ素子１８４
は、第１アナログ信号読み出し回路１３１の数に対応し
てＮ個配列されており、制御回路からの信号に応じて、
作動する。ここで、第５のスイッチ素子１８３と第６の
スイッチ素子１８４とは、各請求項における第１出力選
択回路を構成している。

【００５７】第１デジタル信号読み出し部１４０は、Ａ
／Ｄコンバータ１４１を有しており、このＡ／Ｄコンバ
ータ１４１は、第２の方向に、第１アナログ信号読み出
し回路１３１の数に対応してＮ個配列されて、アレイ状
に形成されている。夫々のＡ／Ｄコンバータ１４１は、
夫々の第１アナログ信号読み出し回路１３１からの出力
されたアナログ信号を入力し、このアナログ信号をデジ
タル信号に変換して、データバスを介して信号出力端子
１９２に向けて送り出す。

【００５８】第２アナログ信号読み出し部１５０は、図
４に示されるように、第２アナログ信号読み出し回路１
５１を有している。この第２アナログ信号読み出し回路
１５１は、第２の方向に、単位受光部２２_nの数（第２
の方向に配置されたフォトダイオード２３の数）に対応
してＮ個配列されて、アレイ状に形成されている。夫々
の第２アナログ信号読み出し回路１５１は、積分回路１
５３、ＣＤＳ回路（図示せず）等を有している。積分回
路１５３は、単位受光部２２_n（第２信号出力端子２
９）からの出力信号を入力し、入力した電流信号の電荷
を増幅する電荷増幅器１５５と、電荷増幅器１５５の入
力端子に一方の端子が接続され、電荷増幅器１５５の出
力端子に他方の端子が接続された容量素子１５７と、電
荷増幅器１５５の入力端子に一方の端子が接続され、電
荷増幅器１５５の出力端子に他方の端子が接続され、制
御回路から出力されるリセット信号Ｒが有意の場合には
「ＯＮ」状態となり、リセット信号Ｒが非有意の場合に
は「ＯＦＦ」状態となる第７のスイッチ素子１５９とを
有している。この積分回路１５３は、リセット信号Ｒが
非有意の場合には、単位受光部２２_nからの出力信号を
入力し、リセット信号Ｒに応じて単位受光部２２_nから
出力された電流信号を入出力端子間に接続された容量素
子１５７に積分の動作を行い、リセット信号Ｒが有意の
場合には非積分の動作を行うようになる。

【００５９】単位受光部２２_n（第２信号出力端子２
９）からの電流信号は、第２アナログ信号読み出し回路
１５１（積分回路１５３、ＣＤＳ回路等）により、アナ
ログ信号として読み出され、このアナログ信号が信号出
力端子１９３に向けて送り出される。夫々の第２アナロ
グ信号読み出し回路１５１の後段（信号出力端子１９３
との間）には、第８のスイッチ素子１８５が設けられて
いる。この第８のスイッチ素子１８５は、第２アナログ
信号読み出し回路１５１の数に対応してＮ個配列されて
おり、制御回路からの信号に応じて、作動する。

【００６０】次に、第２実施形態の固体撮像装置１０１
の動作を説明する。この固体撮像装置１０１では、受光
部２０が入射した光が形成する光像を入力し、受光部２
０のフォトダイオード２３に受光量に応じた電荷が蓄積
される。そして、所定の受光期間の経過後に夫々のフォ
トダイオード２３に蓄積された電荷量を以下のようにし
て読み出す。

【００６１】第１アナログ信号読み出し部１３０側に
て、夫々のフォトダイオード２３に蓄積された電荷量を
読み出す場合には、まず、制御回路からの信号により、
夫々の第２のスイッチ素子１８１が閉じられ、夫々の第
３のスイッチ素子１８２が開かれ、夫々の第５のスイッ
チ素子１８３が閉じられ、夫々の第６のスイッチ素子１
８４が開かれる。また、読み出しの実行に先立って、積
分回路１３３に対するリセット信号Ｒを有意として、第
４のスイッチ素子１３９を閉じて容量素子１３７を初期
化する。

【００６２】次に、積分回路１３３に対するリセット信
号Ｒを非有意として、第４のスイッチ素子１３９を開
き、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれか一方から夫々の第１のスイッチ素子２５に
走査信号Ｓ_nが所定のタイミングにて有意とされる。各
単位受光部２２_nの第１の方向での走査における第１番
目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２
５のみを「ＯＮ」とする走査信号Ｓ_nが有意とされる。
第１のスイッチ素子２５が「ＯＮ」となると、それまで
の受光によってフォトダイオード２３に蓄積された電荷
が電流信号となって、第２のスイッチ素子１８１を介し
て、第１アナログ信号読み出し回路１３１（第１アナロ
グ信号読み出し部１３０）に出力される。そして、第１
アナログ信号読み出し回路１３１の積分回路１３３によ
ってその帰還容量である容量素子１３７に蓄積されてい
き、積分回路１３３の出力端子から出力される電圧信号
は次第に大きくなっていく。

【００６３】積分回路１３３から出力された電圧信号
は、ＣＤＳ回路等を介して、アナログ信号として夫々の
第１アナログ信号読み出し回路１３１（第１アナログ信
号読み出し部１３０）から出力され、第１の方向での走
査における第１番目の受光素子２１_1.1〜２１_N.1に関す
るデータ読み出しを終了する。夫々の第６のスイッチ素
子１８４は開かれているため、第１アナログ信号読み出
し回路１３１（第１アナログ信号読み出し部１３０）か
ら出力されるアナログ信号は第１デジタル信号読み出し
部１４０に送られることはない。なお、夫々の第１アナ
ログ信号読み出し回路１３１からアナログ信号が出力さ
れる際に、夫々の第５のスイッチ素子１８３に送られる
信号を順次有意として、各第１アナログ信号読み出し回
路１３１から順次アナログ信号を出力させており、第２
の方向での走査を行っている。

【００６４】次いで、積分回路１３３に対するリセット
信号Ｒを有意として、第４のスイッチ素子１３９を閉じ
て容量素子１３７を初期化しながら、第１の方向での走
査における第２番目以降の受光素子２１_1.n〜２１_N.nに
関するデータ読み出しを実行する。

【００６５】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのアナログ信号を
得る。

【００６６】一方、第１デジタル信号読み出し部１４０
側にて、夫々のフォトダイオード２３に蓄積された電荷
量を読み出す場合には、まず、制御回路からの信号によ
り、夫々の第２のスイッチ素子１８１が閉じられ、夫々
の第３のスイッチ素子１８２が開かれ、夫々の第５のス
イッチ素子１８３が開かれ、夫々の第６のスイッチ素子
１８４が閉じられる。また、読み出しの実行に先立っ
て、積分回路１３３に対するリセット信号Ｒを有意とし
て、第４のスイッチ素子１３９を閉じて容量素子１３７
を初期化する。

【００６７】次に、積分回路１３３に対するリセット信
号Ｒを非有意として、第４のスイッチ素子１３９を開
き、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれか一方から夫々の第１のスイッチ素子２５に
走査信号Ｓ_nが所定のタイミングにて有意とされる。各
単位受光部２２_nの第１の方向での走査における第１番
目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２
５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。
第１のスイッチ素子２５が「ＯＮ」となると、それまで
の受光によってフォトダイオード２３に蓄積された電荷
が電流信号となって、第２のスイッチ素子１８１を介し
て、第１アナログ信号読み出し回路１３１に出力され
る。そして、第１アナログ信号読み出し回路１３１の積
分回路１３３によってその帰還容量である容量素子１３
７に蓄積されていき、積分回路１３３の出力端子から出
力される電圧信号は次第に大きくなっていく。

【００６８】積分回路１３３から出力された電圧信号
は、ＣＤＳ回路等を介して、アナログ信号として夫々の
第１アナログ信号読み出し回路１３１から夫々のＡ／Ｄ
コンバータ１４１（第１デジタル信号読み出し部１４
０）に出力される。Ａ／Ｄコンバータ１４１では、第１
アナログ信号読み出し回路１３１から出力されたアナロ
グ信号がデジタル信号に変換され、このデジタル信号が
夫々のＡ／Ｄコンバータ１４１（第１デジタル信号読み
出し部１４０）からデータバスに出力され、第１の方向
での走査における第１番目の受光素子２１_1.1〜２１_N.1
に関するデータ読み出しを終了する。夫々のＡ／Ｄコン
バータ１４１からデジタル信号が出力される際に、夫々
のＡ／Ｄコンバータ１４１は、制御回路からの信号に基
づいて、所定タイミングにて順次デジタル信号を出力
し、第２の方向での走査を行っている。夫々の第５のス
イッチ素子１８３は開かれているため、第１アナログ信
号読み出し回路１３１（第１アナログ信号読み出し部１
３０）から出力されるアナログ信号は信号出力端子１９
１に送られることはない。なお、夫々の第１アナログ信
号読み出し回路１３１からアナログ信号が出力される際
に、夫々の第６のスイッチ素子１８４に送られる信号を
順次有意として、各第１アナログ信号読み出し回路１３
１から順次アナログ信号を出力させることにより、第２
の方向での走査を行うことも可能である。

【００６９】次いで、積分回路１３３に対するリセット
信号Ｒを有意として、第４のスイッチ素子１３９を閉じ
て容量素子１３７を初期化しながら、第１の方向での走
査における第２番目以降の受光素子２１_1.n〜２１_N.nに
関するデータ読み出しを実行する。

【００７０】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのデジタル信号を
得る。

【００７１】第２アナログ信号読み出し部１５０側に
て、夫々のフォトダイオード２３に蓄積された電荷量を
読み出す場合には、まず、制御回路からの信号により、
夫々の第２のスイッチ素子１８１が開かれ、夫々の第３
のスイッチ素子１８２が閉じられる。また、読み出しの
実行に先立って、積分回路１５３に対するリセット信号
Ｒを有意として、第７のスイッチ素子を閉じて容量素子
１５７を初期化する。

【００７２】次に、積分回路１５３に対するリセット信
号Ｒを非有意として、第７のスイッチ素子１５９を開
き、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれか一方から夫々の第１のスイッチ素子２５に
走査信号Ｓ_nが所定のタイミングにて有意とされる。各
単位受光部２２_nの第１の方向での走査における第１番
目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２
５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。
第１のスイッチ素子２５が「ＯＮ」となると、それまで
の受光によってフォトダイオード２３に蓄積された電荷
が電流信号となって、第３のスイッチ素子１８２を介し
て、第２アナログ信号読み出し回路１５１（第２アナロ
グ信号読み出し部１５０）に出力される。そして、第２
アナログ信号読み出し回路１５１の積分回路１５３によ
ってその帰還容量である容量素子１５７に蓄積されてい
き、積分回路１５３の出力端子から出力される電圧信号
は次第に大きくなっていく。

【００７３】積分回路１５３から出力された電圧信号
は、ＣＤＳ回路等を介して、アナログ信号として夫々の
第２アナログ信号読み出し回路１５１（第２アナログ信
号読み出し部１５０）から出力され、第１の方向での走
査における第１番目の受光素子２１_1.1〜２１_N.1に関す
るデータ読み出しを終了する。なお、夫々の第２アナロ
グ信号読み出し回路１５１からアナログ信号が出力され
る際に、夫々の第８のスイッチ素子１８５に送られる信
号を順次有意として、各第２アナログ信号読み出し回路
１５１から順次アナログ信号を出力させており、第２の
方向での走査を行っている。

【００７４】次いで、積分回路１５３に対するリセット
信号Ｒを有意として、第７のスイッチ素子１５９を閉じ
て容量素子１５７を初期化しながら、第１の方向での走
査における第２番目以降の受光素子２１_1.n〜２１_N.nに
関するデータ読み出しを実行する。

【００７５】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのアナログ信号を
得る。

【００７６】以上のように、第２実施形態の固体撮像装
置１０１によれば、第１シフトレジスタ５０は、受光素
子２１_n.nがＮ行×Ｎ列に２次元配列された受光部２０
の第３の辺２０ｃに沿って設けられ、第２シフトレジス
タ６０は、受光部２０の第４の辺２０ｄに沿って設けら
れている。また、この第１シフトレジスタ５０及び第２
シフトレジスタ６０は、夫々のフォトダイオード２３で
発生した電流信号を、夫々の単位受光部２２_nの第１信
号出力端子２７及び第２信号出力端子２９のいずれに向
けても送り出し得るように、走査信号Ｓ_nを出力するの
で、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれも、夫々の第２のスイッチ素子１８１を閉
じ、夫々の第３のスイッチ素子１８２を開いた場合に
は、各単位受光部２２_n（第１の方向に配列されたフォ
トダイオード２３）で発生した電流信号を、第１アナロ
グ信号読み出し部１３０に向けて送り出す。これによ
り、第１シフトレジスタ５０に欠陥がある場合には、第
２シフトレジスタ６０により各単位受光部２２_nで発生
した電流信号が第１アナログ信号読み出し部１３０に向
けて送り出されことになる。一方、第２シフトレジスタ
６０に欠陥がある場合には、第１シフトレジスタ５０に
より各単位受光部２２_nで発生した電流信号が第１アナ
ログ信号読み出し部１３０に向けて送り出されことにな
る。

【００７７】同様に、夫々の第２のスイッチ素子１８１
を開き、夫々の第３のスイッチ素子１８２を閉じた場合
には、第１シフトレジスタ５０及び第２シフトレジスタ
６０のいずれも、各単位受光部２２_nで発生した電流信
号を、第２アナログ信号読み出し部１５０に向けて送り
出す。これにより、第１シフトレジスタ５０に欠陥があ
る場合には、第２シフトレジスタ６０により各単位受光
部２２_nで発生した電流信号が第２アナログ信号読み出
し部１５０に向けて送り出されことになる。一方、第２
シフトレジスタ６０に欠陥がある場合には、第１シフト
レジスタ５０により各単位受光部２２_nで発生した電流
信号が第２アナログ信号読み出し部１５０に向けて送り
出されことになる。

【００７８】したがって、第１シフトレジスタ５０及び
第２シフトレジスタ６０のいずれか一方に欠陥がある場
合でも、第１シフトレジスタ５０及び第２シフトレジス
タ６０のいずれか他方にて、第１アナログ信号読み出し
部１３０あるいは第２アナログ信号読み出し部１５０に
向けて各単位受光部２２_nで発生した電流信号を送り出
すことが可能となり、受光部２０を大面積化し、第１ア
ナログ信号読み出し部１３０、第１デジタル信号読み出
し部１４０、第２アナログ信号読み出し部１５０、第１
シフトレジスタ５０及び第２シフトレジスタ６０等の周
辺回路を同一の基板１１０に設けた場合においても固体
撮像装置１の歩留まりの低下を抑制することができる。

【００７９】また、第３の辺２０ｃに沿って第１シフト
レジスタ５０を設け、第４の辺２０ｄに沿って第２シフ
トレジスタ６０を設けることで、第１シフトレジスタ５
０と第２シフトレジスタ６０とが受光部２０を挟んだ対
向する位置に設けられることになり、基板１１０をコン
パクトに構成することができる。

【００８０】また、第１アナログ信号読み出し部１３０
は、受光部２０の第１の辺２０ａに沿って設けられ、第
１デジタル信号読み出し部１４０は、第１アナログ信号
読み出し部１３０に沿って設けられ、第２アナログ信号
読み出し部１５０は、受光部２０の第１の辺２０ａに対
向する第２の辺２０ｂに沿って設けられている。第１ア
ナログ信号読み出し部１３０は、夫々の単位受光部２２
_nの第１信号出力端子２７から出力された信号を夫々個
別に入力し、単位受光部２２_nから出力された電流信号
をアナログ信号として読み出すＮ個の第１アナログ信号
読み出し回路１３１を有し、第１デジタル信号読み出し
部１４０は、夫々の第１アナログ信号読み出し回路１３
１から出力されたアナログ信号をデジタル信号に変換す
るＮ個のＡ／Ｄコンバータ１４１を有し、第２アナログ
信号読み出し部１５０は、夫々の単位受光部２２_nの第
２信号出力端子２９から出力された信号を夫々個別に入
力し、単位受光部２２_nから出力された電流信号をアナ
ログ信号として読み出すＮ個の第２アナログ信号読み出
し回路１５１を有している。夫々の第２のスイッチ素子
１８１を閉じ、夫々の第３のスイッチ素子１８２を開
き、夫々の第５のスイッチ素子１８３を開き、夫々の第
６のスイッチ素子１８４を閉じた場合には、第１シフト
レジスタ５０あるいは第２シフトレジスタ６０が第１信
号出力端子２７側に向けて電流信号を送り出すことにな
り、夫々の単位受光部２２_nにおけるフォトダイオード
２３で発生した電流信号が夫々の第１デジタル信号読み
出し部１４０にてデジタル信号として読み出されること
になる。

【００８１】一方、第１デジタル信号読み出し部１４
０、例えばＮ個のＡ／Ｄコンバータ１４１のうちのいず
れかに欠陥がある場合には、夫々の第２のスイッチ素子
１８１を閉じ、夫々の第３のスイッチ素子１８２を開
き、夫々の第５のスイッチ素子１８３を閉じ、夫々の第
６のスイッチ素子１８４を開き、第１シフトレジスタ５
０あるいは第２シフトレジスタ６０により第１信号出力
端子２７側に向けて電流信号を送り出すことで、夫々の
単位受光部２２_nにおけるフォトダイオード２３で発生
した電流信号が夫々の第１アナログ信号読み出し回路１
３１（第１アナログ信号読み出し部１３０）にてアナロ
グ信号として読み出されることになる。

【００８２】更に、第１デジタル信号読み出し部１４０
及び第１アナログ信号読み出し部１３０に欠陥がある場
合には、夫々の第２のスイッチ素子１８１を開き、夫々
の第３のスイッチ素子１８２を閉じ、第１シフトレジス
タ５０あるいは第２シフトレジスタ６０により第２信号
出力端子２９側に向けて電流信号を送り出すことで、夫
々の単位受光部２２_nにおけるフォトダイオード２３で
発生した電流信号が夫々の第２アナログ信号読み出し回
路１５１（第２アナログ信号読み出し部１５０）にてア
ナログ信号として読み出されることになる。

【００８３】したがって、第１デジタル信号読み出し部
１４０側に欠陥がある場合には、第１アナログ信号読み
出し部１３０側にてフォトダイオード２３で発生した電
流信号を読み出すことが可能となり、また、第１デジタ
ル信号読み出し部１４０及び第１アナログ信号読み出し
部１３０に欠陥がある場合でも、第２アナログ信号読み
出し部１５０側にてフォトダイオード２３で発生した電
流信号を読み出すことが可能となり、受光部２０を大面
積化し、第１アナログ信号読み出し部１３０、第１デジ
タル信号読み出し部１４０、第２アナログ信号読み出し
部１５０、第１シフトレジスタ５０及び第２シフトレジ
スタ６０等の周辺回路を同一の基板１１０に設けた場合
においても固体撮像装置１０１の歩留まりの低下を更に
抑制することができる。

【００８４】また、第１デジタル信号読み出し部１４０
側にてフォトダイオード２３で発生した電流信号を読み
出す場合には、デジタル出力となるために、高速での電
流信号の読み出しが可能であり、外付けのＡ／Ｄコンバ
ータが不要となり、固体撮像装置１０１の低コスト化が
可能となる。また、第１デジタル信号読み出し部１４０
での分解能は、同一の基板１１０に設けられるためスペ
ース的な問題から、高くすることには限界（例えば、１
１ビット程度の分解能）があるものの、第１アナログ信
号読み出し部１３０側あるいは第２アナログ信号読み出
し部１５０側にてフォトダイオード２３で発生した電流
信号を読み出す場合には、外付けのＡ／Ｄコンバータを
用いることで、高分解能化（例えば１６ビット程度の分
解能）が可能となる。

【００８５】また、第１の辺２０ａに沿って第１アナロ
グ信号読み出し部１３０（第１デジタル信号読み出し部
１４０）を設け、第２の辺２０ｂに沿って第２アナログ
信号読み出し部１５０を設けることで、第１アナログ信
号読み出し部１３０（第１デジタル信号読み出し部１４
０）と第１アナログ信号読み出し部１３０とが受光部２
０を挟んだ対向する位置に設けられることになり、基板
１１０を更にコンパクトに構成することができる。

【００８６】（第３実施形態）次に、本発明に係る固体
撮像装置の第３実施形態について、図５及び図６を用い
て説明する。図５は、第３実施形態に係る固体撮像装置
の概略構成を示す概念図であり、図６は、第３実施形態
に係る固体撮像装置の回路構成図である。第３実施形態
に係る固体撮像装置２０１は、第２実施形態に係る固体
撮像装置１０１と比べて、２つのデジタル信号読み出し
部を有する点で相違する。

【００８７】第３実施形態に係る固体撮像装置２０１
は、図５に示されるように、矩形に形成された基板２１
０を有し、この基板２１０には、受光部２０、第１アナ
ログ信号読み出し部２３０、第１デジタル信号読み出し
部２４０、第２アナログ信号読み出し部２５０、第２デ
ジタル信号読み出し部２６０、第１シフトレジスタ５０
及び第２シフトレジスタ６０が、ＣＭＯＳプロセス等を
用いて設けられている。基板２１０には、第１実施形態
及び第２実施形態と同様に、８インチφのシリコンウェ
ハを用いている。

【００８８】受光部２０は、各辺が１３０ｍｍとされた
略正方形状に形成されており、この中に縦横５０μｍピ
ッチ程度で各受光素子（画素）２１_1.1〜２１_N.Nが形成
されている。第１アナログ信号読み出し部２３０は、受
光部２０の第１の辺２０ａに沿って設けられている。第
１デジタル信号読み出し部２４０は、受光部２０の第１
の辺２０ａに沿って設けられた第１アナログ信号読み出
し部２３０に沿って設けられている。第２アナログ信号
読み出し部２５０は、受光部２０の第１の辺２０ａに対
向する第２の辺２０ｂに沿って設けられている。第２デ
ジタル信号読み出し部２６０は、受光部２０の第２の辺
２０ｂに沿って設けられた第２アナログ信号読み出し部
２５０に沿って設けられている。第１シフトレジスタ５
０は、受光部２０の第１の辺２０ａ及び第２の辺２０ｂ
に直交する第３の辺２０ｃに沿って設けられている。第
２シフトレジスタ６０は、受光部２０の第１の辺２０ａ
及び第２の辺２０ｂに直交し且つ第３の辺２０ｃに対向
する第４の辺２０ｄに沿って設けられている。第１アナ
ログ信号読み出し部２３０、第１デジタル信号読み出し
部２４０、第２アナログ信号読み出し部２５０及び第２
デジタル信号読み出し部２６０には、各々信号出力端子
２９１，２９２，２９３，２９４が接続されている。

【００８９】受光部２０は、図６に示されるように、受
光素子２１_n.nがＮ行×Ｎ列に２次元配列されている。
夫々の受光素子２１_1.1〜２１_N.Nは、入力光信号を電流
信号に変換する光電変換素子としてのフォトダイオード
２３と、第１のスイッチ素子２５とを有している。第１
のスイッチ素子２５は信号入力端子と信号出力端子を有
しており、第１のスイッチ素子２５の信号入力端子はフ
ォトダイオード２３の信号出力端子に接続されており、
第１シフトレジスタ５０あるいは第２シフトレジスタ６
０からの走査信号Ｓ_nに応じてフォトダイオード２３で
発生した電流信号を信号出力端子から流出する。このよ
うな受光素子２１_n.nが、第１の方向（第３の辺２０ｃ
あるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配
列されおり、この第１の方向に沿ってＮ個配列された受
光素子２１_n.1〜２１_n.Nは、夫々の第１のスイッチ素子
２５の信号出力端子が電気的に接続されることにより単
位受光部２２_nを構成している。この単位受光部２２
_nは、第１の方向と直交する第２の方向（第１の辺２０
ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個
配列されている。

【００９０】夫々の単位受光部２２_nの一方の端部に
は、夫々の第１のスイッチ素子２５の信号出力端子と互
いに電気的に接続された第１信号出力端子２７が設けら
れ、夫々の単位受光部２２_nの他方の端部には、夫々の
第１のスイッチ素子２５の信号出力端子と互いに電気的
に接続された第２信号出力端子２９が各々設けられてい
る。夫々の第１信号出力端子２７は、第２のスイッチ素
子２８１を介して第１アナログ信号読み出し部２３０に
接続される。この第２のスイッチ素子２８１は、第２の
方向に、単位受光部２２_nの数（第２の方向に配置され
たフォトダイオード２３の数）に対応してＮ個配列され
ている。また、夫々の第２信号出力端子２９は、第３の
スイッチ素子２８２を介して第２アナログ信号読み出し
部２５０に接続される。この第３のスイッチ素子２８２
は、第２の方向に、単位受光部２２ _nの数（第２の方向
に配置されたフォトダイオード２３の数）に対応してＮ
個配列されている。第２のスイッチ素子２８１及び第３
のスイッチ素子２８２は、制御回路（図示せず）からの
信号に応じて、作動する。

【００９１】第１アナログ信号読み出し部２３０は、図
６に示されるように、第１アナログ信号読み出し回路２
３１を有している。この第１アナログ信号読み出し回路
２３１は、第２の方向に、単位受光部２２_nの数（第２
の方向に配置されたフォトダイオード２３の数）に対応
してＮ個配列されて、アレイ状に形成されている。夫々
の第１アナログ信号読み出し回路２３１は、積分回路２
３３、ＣＤＳ回路（図示せず）等を有している。積分回
路２３３は、単位受光部２２_n（第１信号出力端子２
７）からの出力信号を入力し、入力した電流信号の電荷
を増幅する電荷増幅器２３７と、電荷増幅器２３７の入
力端子に一方の端子が接続され、電荷増幅器２３７の出
力端子に他方の端子が接続された容量素子２３７と、電
荷増幅器２３７の入力端子に一方の端子が接続され、電
荷増幅器２３７の出力端子に他方の端子が接続され、制
御回路から出力されるリセット信号Ｒが有意の場合には
「ＯＮ」状態となり、リセット信号Ｒが非有意の場合に
は「ＯＦＦ」状態となる第４のスイッチ素子２３９とを
有している。この積分回路２３３は、リセット信号Ｒが
非有意の場合には、単位受光部２２_nからの出力信号を
入力し、リセット信号Ｒに応じて単位受光部２２_nから
出力された電流信号を入出力端子間に接続された容量素
子２３７に積分の動作を行い、リセット信号Ｒが有意の
場合には非積分の動作を行うようになる。

【００９２】単位受光部２２_n（第１信号出力端子２
７）からの電流信号は、第１アナログ信号読み出し回路
２３１（積分回路２３３、ＣＤＳ回路等）により、アナ
ログ信号として読み出され、このアナログ信号が信号出
力端子２９１に向けて送り出される。夫々の第１アナロ
グ信号読み出し回路２３１の後段（信号出力端子２９１
との間）には、第５のスイッチ素子２８３が設けられて
いる。この第５のスイッチ素子２８３は、第１アナログ
信号読み出し回路２３１の数に対応してＮ個配列されて
おり、制御回路からの信号に応じて、作動する。

【００９３】また、第１アナログ信号読み出し回路２３
１により読み出されたアナログ信号は、第１デジタル信
号読み出し部２４０に向けても送り出される。夫々の第
１アナログ信号読み出し回路２３１と第１デジタル信号
読み出し部２４０との間には、第６のスイッチ素子２８
４が設けられている。この第６のスイッチ素子２８４
は、第１アナログ信号読み出し回路２３１の数に対応し
てＮ個配列されており、制御回路からの信号に応じて、
作動する。ここで、第５のスイッチ素子２８３と第６の
スイッチ素子２８４とは、各請求項における第１出力選
択回路を構成している。

【００９４】第１デジタル信号読み出し部２４０は、Ａ
／Ｄコンバータ２４１を有しており、このＡ／Ｄコンバ
ータ２４１は、第２の方向に、第１アナログ信号読み出
し回路２３１の数に対応してＮ個配列されて、アレイ状
に形成されている。夫々のＡ／Ｄコンバータ２４１は、
夫々の第１アナログ信号読み出し回路２３１からの出力
されたアナログ信号を入力し、このアナログ信号をデジ
タル信号に変換して、データバスを介して信号出力端子
２９２に向けて送り出す。

【００９５】第２アナログ信号読み出し部２５０は、図
６に示されるように、第２アナログ信号読み出し回路２
５１を有している。この第２アナログ信号読み出し回路
２５１は、第２の方向に、単位受光部２２_nの数（第２
の方向に配置されたフォトダイオード２３の数）に対応
してＮ個配列されて、アレイ状に形成されている。夫々
の第２アナログ信号読み出し回路２５１は、積分回路２
５３、ＣＤＳ回路（図示せず）等を有している。積分回
路２５３は、単位受光部２２_n（第２信号出力端子２
９）からの出力信号を入力し、入力した電流信号の電荷
を増幅する電荷増幅器２５７と、電荷増幅器２５７の入
力端子に一方の端子が接続され、電荷増幅器２５７の出
力端子に他方の端子が接続された容量素子２５７と、電
荷増幅器２５７の入力端子に一方の端子が接続され、電
荷増幅器２５７の出力端子に他方の端子が接続され、制
御回路から出力されるリセット信号Ｒが有意の場合には
「ＯＮ」状態となり、リセット信号Ｒが非有意の場合に
は「ＯＦＦ」状態となる第７のスイッチ素子２５９とを
有している。この積分回路２５３は、リセット信号Ｒが
非有意の場合には、単位受光部２２_nからの出力信号を
入力し、リセット信号Ｒに応じて単位受光部２２_nから
出力された電流信号を入出力端子間に接続された容量素
子２５７に積分の動作を行い、リセット信号Ｒが有意の
場合には非積分の動作を行うようになる。

【００９６】単位受光部２２_n（第２信号出力端子２
９）からの電流信号は、第２アナログ信号読み出し回路
２５１（積分回路２５３、ＣＤＳ回路等）により、アナ
ログ信号として読み出され、このアナログ信号が信号出
力端子２９３に向けて送り出される。夫々の第２アナロ
グ信号読み出し回路２５１の後段（信号出力端子２９３
との間）には、第８のスイッチ素子２８５が設けられて
いる。この第８のスイッチ素子２８５は、第２アナログ
信号読み出し回路２５１の数に対応してＮ個配列されて
おり、制御回路からの信号に応じて、作動する。

【００９７】また、第２アナログ信号読み出し回路２５
１により読み出されたアナログ信号は、第２デジタル信
号読み出し部２６０に向けても送り出される。夫々の第
２アナログ信号読み出し回路２５１と第２デジタル信号
読み出し部２６０との間には、第９のスイッチ素子２８
６が設けられている。この第９のスイッチ素子２８６
は、第２アナログ信号読み出し回路２５１の数に対応し
てＮ個配列されており、制御回路からの信号に応じて、
作動する。ここで、第８のスイッチ素子２８５と第９の
スイッチ素子２８６とは、各請求項における第２出力選
択回路を構成している。

【００９８】第２デジタル信号読み出し部２６０は、Ａ
／Ｄコンバータ２６１を有しており、このＡ／Ｄコンバ
ータ２６１は、第２の方向に、第２アナログ信号読み出
し回路２５１の数に対応してＮ個配列されて、アレイ状
に形成されている。夫々のＡ／Ｄコンバータ２６１は、
夫々の第２アナログ信号読み出し回路２５１からの出力
されたアナログ信号を入力し、このアナログ信号をデジ
タル信号に変換して、データバスを介して信号出力端子
２９４に向けて送り出す。

【００９９】次に、第３実施形態の固体撮像装置２０１
の動作を説明する。この固体撮像装置２０１では、受光
部２０が入射した光が形成する光像を入力し、受光部２
０のフォトダイオード２３に受光量に応じた電荷が蓄積
される。そして、所定の受光期間の経過後に夫々のフォ
トダイオード２３に蓄積された電荷量を以下のようにし
て読み出す。

【０１００】第１アナログ信号読み出し部２３０側に
て、夫々のフォトダイオード２３に蓄積された電荷量を
読み出す場合には、まず、制御回路からの信号により、
夫々の第２のスイッチ素子２８１が閉じられ、夫々の第
３のスイッチ素子２８２が開かれ、夫々の第５のスイッ
チ素子２８３が閉じられ、夫々の第６のスイッチ素子２
８４が開かれる。また、読み出しの実行に先立って、積
分回路２３３に対するリセット信号Ｒを有意として、第
４のスイッチ素子２３９を閉じて容量素子２３７を初期
化する。

【０１０１】次に、積分回路２３３に対するリセット信
号Ｒを非有意として、第４のスイッチ素子２３９を開
き、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれか一方から夫々の第１のスイッチ素子２５に
走査信号Ｓ_nが所定のタイミングにて有意とされる。各
単位受光部２２_nの第１の方向での走査における第１番
目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２
５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。
第１のスイッチ素子２５が「ＯＮ」となると、それまで
の受光によってフォトダイオード２３に蓄積された電荷
が電流信号となって、第２のスイッチ素子２８１を介し
て、第１アナログ信号読み出し回路２３１（第１アナロ
グ信号読み出し部２３０）に出力される。そして、第１
アナログ信号読み出し回路２３１の積分回路２３３によ
ってその帰還容量である容量素子２３７に蓄積されてい
き、積分回路２３３の出力端子から出力される電圧信号
は次第に大きくなっていく。

【０１０２】積分回路２３３から出力された電圧信号
は、ＣＤＳ回路等を介して、アナログ信号として夫々の
第１アナログ信号読み出し回路２３１（第１アナログ信
号読み出し部２３０）から出力され、第１の方向での走
査における第１番目の受光素子２１_1.1〜２１_N.1に関す
るデータ読み出しを終了する。夫々の第６のスイッチ素
子２８４は開かれているため、第１アナログ信号読み出
し回路２３１（第１アナログ信号読み出し部２３０）か
ら出力されるアナログ信号は第１デジタル信号読み出し
部２４０に送られることはない。なお、夫々の第１アナ
ログ信号読み出し回路２３１からアナログ信号が出力さ
れる際に、夫々の第５のスイッチ素子２８３に送られる
信号を順次有意として、各第１アナログ信号読み出し回
路２３１から順次アナログ信号を出力させており、第２
の方向での走査を行っている。

【０１０３】次いで、積分回路２３３に対するリセット
信号Ｒを有意として、第４のスイッチ素子２３９を閉じ
て容量素子２３７を初期化しながら、第１の方向での走
査における第２番目以降の受光素子２１_1.n〜２１_N.nに
関するデータ読み出しを実行する。

【０１０４】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのアナログ信号を
得る。

【０１０５】一方、第１デジタル信号読み出し部２４０
側にて、夫々のフォトダイオード２３に蓄積された電荷
量を読み出す場合には、まず、制御回路からの信号によ
り、夫々の第２のスイッチ素子２８１が閉じられ、夫々
の第３のスイッチ素子２８２が開かれ、夫々の第５のス
イッチ素子２８３が開かれ、夫々の第６のスイッチ素子
２８４が閉じられる。また、読み出しの実行に先立っ
て、積分回路２３３に対するリセット信号Ｒを有意とし
て、第４のスイッチ素子２３９を閉じて容量素子２３７
を初期化する。

【０１０６】次に、積分回路２３３に対するリセット信
号Ｒを非有意として、第４のスイッチ素子２３９を開
き、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれか一方から夫々の第１のスイッチ素子２５に
走査信号Ｓ_nが所定のタイミングにて有意とされる。各
単位受光部２２_nの第１の方向での走査における第１番
目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２
５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。
第１のスイッチ素子２５が「ＯＮ」となると、それまで
の受光によってフォトダイオード２３に蓄積された電荷
が電流信号となって、第２のスイッチ素子２８１を介し
て、第１アナログ信号読み出し回路２３１に出力され
る。そして、第１アナログ信号読み出し回路２３１の積
分回路２３３によってその帰還容量である容量素子２３
７に蓄積されていき、積分回路２３３の出力端子から出
力される電圧信号は次第に大きくなっていく。

【０１０７】積分回路２３３から出力された電圧信号
は、ＣＤＳ回路等を介して、アナログ信号として夫々の
第１アナログ信号読み出し回路２３１から夫々のＡ／Ｄ
コンバータ２４１（第１デジタル信号読み出し部２４
０）に出力される。Ａ／Ｄコンバータ２４１では、第１
アナログ信号読み出し回路２３１から出力されたアナロ
グ信号がデジタル信号に変換され、このデジタル信号が
夫々のＡ／Ｄコンバータ２４１（第１デジタル信号読み
出し部２４０）からデータバスに出力され、第１の方向
での走査における第１番目の受光素子２１_1.1〜２１_N.1
に関するデータ読み出しを終了する。夫々のＡ／Ｄコン
バータ２４１からデジタル信号が出力される際に、夫々
のＡ／Ｄコンバータ２４１は、制御回路からの信号に基
づいて、所定タイミングにて順次デジタル信号を出力
し、第２の方向での走査を行っている。夫々の第５のス
イッチ素子２８３は開かれているため、第１アナログ信
号読み出し回路２３１（第１アナログ信号読み出し部２
３０）から出力されるアナログ信号は信号出力端子２９
１に送られることはない。なお、夫々の第１アナログ信
号読み出し回路２３１からアナログ信号が出力される際
に、夫々の第６のスイッチ素子２８４に送られる信号を
順次有意として、各第１アナログ信号読み出し回路２３
１から順次アナログ信号を出力させることにより、第２
の方向での走査を行うことも可能である。

【０１０８】次いで、積分回路２３３に対するリセット
信号Ｒを有意として、第４のスイッチ素子２３９を閉じ
て容量素子２３７を初期化しながら、第１の方向での走
査における第２番目以降の受光素子２１_1.n〜２１_N.nに
関するデータ読み出しを実行する。

【０１０９】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのデジタル信号を
得る。

【０１１０】第２アナログ信号読み出し部２５０側に
て、夫々のフォトダイオード２３に蓄積された電荷量を
読み出す場合には、まず、制御回路からの信号により、
夫々の第２のスイッチ素子２８１が開かれ、夫々の第３
のスイッチ素子２８２が閉じられ、夫々の第８のスイッ
チ素子２８５が閉じられ、夫々の第９のスイッチ素子２
８６が開かれる。また、読み出しの実行に先立って、積
分回路２５３に対するリセット信号Ｒを有意として、第
７のスイッチ素子２５９を閉じて容量素子２５７を初期
化する。

【０１１１】次に、積分回路２５３に対するリセット信
号Ｒを非有意として、第７のスイッチ素子２５９を開
き、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれか一方から夫々の第１のスイッチ素子２５に
走査信号Ｓ_nが所定のタイミングにて有意とされる。各
単位受光部２２_nの第１の方向での走査における第１番
目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２
５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。
第１のスイッチ素子２５が「ＯＮ」となると、それまで
の受光によってフォトダイオード２３に蓄積された電荷
が電流信号となって、第３のスイッチ素子２８２を介し
て、第２アナログ信号読み出し回路２５１（第２アナロ
グ信号読み出し部２５０）に出力される。そして、第２
アナログ信号読み出し回路２５１の積分回路２５３によ
ってその帰還容量である容量素子２５７に蓄積されてい
き、積分回路２５３の出力端子から出力される電圧信号
は次第に大きくなっていく。

【０１１２】積分回路２５３から出力された電圧信号
は、ＣＤＳ回路等を介して、アナログ信号として夫々の
第２アナログ信号読み出し回路２５１（第２アナログ信
号読み出し部２５０）から出力され、第１の方向での走
査における第１番目の受光素子２１_1.1〜２１_N.1に関す
るデータ読み出しを終了する。夫々の第９のスイッチ素
子２８６は開かれているため、第２アナログ信号読み出
し回路２５１（第２アナログ信号読み出し部２５０）か
ら出力されるアナログ信号は第２デジタル信号読み出し
部２６０に送られることはない。なお、夫々の第２アナ
ログ信号読み出し回路２５１からアナログ信号が出力さ
れる際に、夫々の第８のスイッチ素子２８５に送られる
信号を順次有意として、各第２アナログ信号読み出し回
路２５１から順次アナログ信号を出力させており、第２
の方向での走査を行っている。

【０１１３】次いで、積分回路２５３に対するリセット
信号Ｒを有意として、第７のスイッチ素子２５９を閉じ
て容量素子２５７を初期化しながら、第１の方向での走
査における第２番目以降の受光素子２１_1.n〜２１_N.nに
関するデータ読み出しを実行する。

【０１１４】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのアナログ信号を
得る。

【０１１５】一方、第２デジタル信号読み出し部２６０
側にて、夫々のフォトダイオード２３に蓄積された電荷
量を読み出す場合には、まず、制御回路からの信号によ
り、夫々の第２のスイッチ素子２８１が開かれ、夫々の
第３のスイッチ素子２８２が閉じられ、夫々の第８のス
イッチ素子２８５が開かれ、夫々の第９のスイッチ素子
２８６が閉じられる。また、読み出しの実行に先立っ
て、積分回路２５３に対するリセット信号Ｒを有意とし
て、第７のスイッチ素子２５９を閉じて容量素子２５７
を初期化する。

【０１１６】次に、積分回路２５３に対するリセット信
号Ｒを非有意として、第７のスイッチ素子２５９を開
き、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれか一方から夫々の第１のスイッチ素子２５に
走査信号Ｓ_nが所定のタイミングにて有意とされる。各
単位受光部２２_nの第１の方向での走査における第１番
目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２
５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。
第１のスイッチ素子２５が「ＯＮ」となると、それまで
の受光によってフォトダイオード２３に蓄積された電荷
が電流信号となって、第３のスイッチ素子２８２を介し
て、第２アナログ信号読み出し回路２５１に出力され
る。そして、第２アナログ信号読み出し回路２５１の積
分回路２５３によってその帰還容量である容量素子２５
７に蓄積されていき、積分回路２５３の出力端子から出
力される電圧信号は次第に大きくなっていく。

【０１１７】積分回路２５３から出力された電圧信号
は、ＣＤＳ回路等を介して、アナログ信号として夫々の
第２アナログ信号読み出し回路２５１から夫々のＡ／Ｄ
コンバータ２４１（第２デジタル信号読み出し部２６
０）に出力される。Ａ／Ｄコンバータ２４１では、第２
アナログ信号読み出し回路２５１から出力されたアナロ
グ信号がデジタル信号に変換され、このデジタル信号が
夫々のＡ／Ｄコンバータ２４１（第２デジタル信号読み
出し部２６０）からデータバスに出力され、第１の方向
での走査における第１番目の受光素子２１_1.1〜２１_N.1
に関するデータ読み出しを終了する。夫々のＡ／Ｄコン
バータ２４１からデジタル信号が出力される際に、夫々
のＡ／Ｄコンバータ２４１は、制御回路からの信号に基
づいて、所定タイミングにて順次デジタル信号を出力
し、第２の方向での走査を行っている。夫々の第８のス
イッチ素子２８５は開かれているため、第２アナログ信
号読み出し回路２５１（第２アナログ信号読み出し部２
５０）から出力されるアナログ信号は信号出力端子２９
３に送られることはない。なお、夫々の第２アナログ信
号読み出し回路２５１からアナログ信号が出力される際
に、夫々の第６のスイッチ素子２８４に送られる信号を
順次有意として、各第２アナログ信号読み出し回路２５
１から順次アナログ信号を出力させることにより、第２
の方向での走査を行うことも可能である。

【０１１８】次いで、積分回路２５３に対するリセット
信号Ｒを有意として、第７のスイッチ素子２５９を閉じ
て容量素子２５７を初期化しながら、第１の方向での走
査における第２番目以降の受光素子２１_1.n〜２１_N.nに
関するデータ読み出しを実行する。

【０１１９】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのデジタル信号を
得る。

【０１２０】以上のように、第３実施形態の固体撮像装
置２０１によれば、第１シフトレジスタ５０は、受光素
子２１_n.nがＮ行×Ｎ列に２次元配列された受光部２０
の第３の辺２０ｃに沿って設けられ、第２シフトレジス
タ６０は、受光部２０の第４の辺２０ｄに沿って設けら
れている。また、この第１シフトレジスタ５０及び第２
シフトレジスタ６０は、夫々のフォトダイオード２３で
発生した電流信号を、夫々の単位受光部２２_nの第１信
号出力端子２７及び第２信号出力端子２９のいずれに向
けても送り出し得るように、走査信号Ｓ_nを出力するの
で、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれも、夫々の第２のスイッチ素子２８１を閉
じ、夫々の第３のスイッチ素子２８２を開いた場合に
は、各単位受光部２２_n（第１の方向に配列されたフォ
トダイオード２３）で発生した電流信号を、第１アナロ
グ信号読み出し部２３０に向けて送り出す。これによ
り、第１シフトレジスタ５０に欠陥がある場合には、第
２シフトレジスタ６０により各単位受光部２２_nで発生
した電流信号が第１アナログ信号読み出し部２３０に向
けて送り出されことになる。一方、第２シフトレジスタ
６０に欠陥がある場合には、第１シフトレジスタ５０に
より各単位受光部２２_nで発生した電流信号が第１アナ
ログ信号読み出し部２３０に向けて送り出されことにな
る。

【０１２１】同様に、夫々の第２のスイッチ素子２８１
を開き、夫々の第３のスイッチ素子２８２を閉じた場合
には、第１シフトレジスタ５０及び第２シフトレジスタ
６０のいずれも、各単位受光部２２_nで発生した電流信
号を、第２アナログ信号読み出し部２５０に向けて送り
出す。これにより、第１シフトレジスタ５０に欠陥があ
る場合には、第２シフトレジスタ６０により各単位受光
部２２_nで発生した電流信号が第２アナログ信号読み出
し部２５０に向けて送り出されことになる。一方、第２
シフトレジスタ６０に欠陥がある場合には、第１シフト
レジスタ５０により各単位受光部２２_nで発生した電流
信号が第２アナログ信号読み出し部２５０に向けて送り
出されことになる。

【０１２２】したがって、第１シフトレジスタ５０及び
第２シフトレジスタ６０のいずれか一方に欠陥がある場
合でも、第１シフトレジスタ５０及び第２シフトレジス
タ６０のいずれか他方にて、第１アナログ信号読み出し
部２３０あるいは第２アナログ信号読み出し部２５０に
向けて各単位受光部２２_nで発生した電流信号を送り出
すことが可能となり、受光部２０を大面積化し、第１ア
ナログ信号読み出し部２３０、第１デジタル信号読み出
し部２４０、第２アナログ信号読み出し部２５０、第２
デジタル信号読み出し部２６０、第１シフトレジスタ５
０及び第２シフトレジスタ６０等の周辺回路を同一の基
板２１０に設けた場合においても固体撮像装置１の歩留
まりの低下を抑制することができる。

【０１２３】また、第３の辺２０ｃに沿って第１シフト
レジスタ５０を設け、第４の辺２０ｄに沿って第２シフ
トレジスタ６０を設けることで、第１シフトレジスタ５
０と第２シフトレジスタ６０とが受光部２０を挟んだ対
向する位置に設けられることになり、基板２１０をコン
パクトに構成することができる。

【０１２４】また、第１アナログ信号読み出し部２３０
は、受光部２０の第１の辺２０ａに沿って設けられ、第
１デジタル信号読み出し部２４０は、第１アナログ信号
読み出し部２３０に沿って設けられ、第２アナログ信号
読み出し部２５０は、受光部２０の第１の辺２０ａに対
向する第２の辺２０ｂに沿って設けられ、第２デジタル
信号読み出し部２６０は、第２アナログ信号読み出し部
２５０に沿って設けられている。また、第１アナログ信
号読み出し部２３０は、夫々の単位受光部２２ _nの第１
信号出力端子２７から出力された信号を夫々個別に入力
し、単位受光部２２_nから出力された電流信号をアナロ
グ信号として読み出すＮ個の第１アナログ信号読み出し
回路２３１を有し、第１デジタル信号読み出し部２４０
は、夫々の第１アナログ信号読み出し回路２３１から出
力されたアナログ信号をデジタル信号に変換するＮ個の
Ａ／Ｄコンバータ２４１を有し、第２アナログ信号読み
出し部２５０は、夫々の単位受光部２２_nの第２信号出
力端子２９から出力された信号を夫々個別に入力し、単
位受光部２２_nから出力された電流信号をアナログ信号
として読み出すＮ個の第２アナログ信号読み出し回路２
５１を有し、第２デジタル信号読み出し部２６０は、夫
々の第２アナログ信号読み出し回路２５１から出力され
たアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄ
コンバータ２４１を有している。夫々の第２のスイッチ
素子２８１を閉じ、夫々の第３のスイッチ素子２８２を
開き、夫々の第５のスイッチ素子２８３を開き、夫々の
第６のスイッチ素子２８４を閉じた場合には、第１シフ
トレジスタ５０あるいは第２シフトレジスタ６０が第１
信号出力端子２７側に向けて電流信号を送り出すことに
なり、夫々の単位受光部２２_nにおけるフォトダイオー
ド２３で発生した電流信号が夫々の第１デジタル信号読
み出し部２４０にてデジタル信号として読み出されるこ
とになる。

【０１２５】一方、第１デジタル信号読み出し部２４
０、例えばＮ個のＡ／Ｄコンバータ２４１のうちのいず
れかに欠陥がある場合には、夫々の第２のスイッチ素子
２８１を閉じ、夫々の第３のスイッチ素子２８２を開
き、夫々の第５のスイッチ素子２８３を閉じ、夫々の第
６のスイッチ素子２８４を開き、第１シフトレジスタ５
０あるいは第２シフトレジスタ６０により第１信号出力
端子２７側に向けて電流信号を送り出すことで、夫々の
単位受光部２２_nにおけるフォトダイオード２３で発生
した電流信号が夫々の第１アナログ信号読み出し回路２
３１（第１アナログ信号読み出し部２３０）にてアナロ
グ信号として読み出されることになる。

【０１２６】第１デジタル信号読み出し部２４０及び第
１アナログ信号読み出し部２３０に欠陥がある場合に
は、夫々の第２のスイッチ素子２８１を開き、夫々の第
３のスイッチ素子２８２を閉じ、夫々の第８のスイッチ
素子２８５を開き、夫々の第９のスイッチ素子２８６を
閉じ、第１シフトレジスタ５０あるいは第２シフトレジ
スタ６０により第２信号出力端子２９側に向けて電流信
号を送り出すことで、夫々の単位受光部２２_nにおける
フォトダイオード２３で発生した電流信号が夫々の第２
デジタル信号読み出し部２６０にてデジタル信号として
読み出されることになる。

【０１２７】更に、第１デジタル信号読み出し部２４
０、第１アナログ信号読み出し部２３０及び第２デジタ
ル信号読み出し部２６０に欠陥がある場合には、夫々の
第２のスイッチ素子２８１を開き、夫々の第３のスイッ
チ素子２８２を閉じ、夫々の第８のスイッチ素子２８５
を閉じ、夫々の第９のスイッチ素子２８６を開き、第１
シフトレジスタ５０あるいは第２シフトレジスタ６０に
より第２信号出力端子２９側に向けて電流信号を送り出
すことで、夫々の単位受光部２２_nにおけるフォトダイ
オード２３で発生した電流信号が夫々の第２アナログ信
号読み出し回路２５１（第２アナログ信号読み出し部２
５０）にてアナログ信号として読み出されることにな
る。

【０１２８】したがって、第１デジタル信号読み出し部
２４０側に欠陥がある場合には、第１アナログ信号読み
出し部２３０側にてフォトダイオード２３で発生した電
流信号を読み出すことが可能となり、また、第１デジタ
ル信号読み出し部２４０及び第１アナログ信号読み出し
部２３０に欠陥がある場合でも、また、第２デジタル信
号読み出し部２６０側にてフォトダイオード２３で発生
した電流信号を読み出すことが可能となり、更に、第１
デジタル信号読み出し部２４０、第１アナログ信号読み
出し部２３０及び第２デジタル信号読み出し部２６０に
欠陥がある場合でも、また、第２アナログ信号読み出し
部２５０側にてフォトダイオード２３で発生した電流信
号を読み出すことが可能となり、受光部２０を大面積化
し、第１アナログ信号読み出し部２３０、第１デジタル
信号読み出し部２４０、第２アナログ信号読み出し部２
５０、第１シフトレジスタ５０及び第２シフトレジスタ
６０等の周辺回路を同一の基板２１０に設けた場合にお
いても固体撮像装置２０１の歩留まりの低下を大幅に抑
制することができる。

【０１２９】また、第１デジタル信号読み出し部２４０
側あるいは第２デジタル信号読み出し部２６０側にてフ
ォトダイオード２３で発生した電流信号を読み出す場合
には、デジタル出力となるために、高速での電流信号の
読み出しが可能であり、外付けのＡ／Ｄコンバータが不
要となり、固体撮像装置２０１の低コスト化が可能とな
る。また、第１デジタル信号読み出し部２４０での分解
能は、同一の基板２１０に設けられるためスペース的な
問題から、高くすることには限界（例えば、１１ビット
程度の分解能）があるものの、第１アナログ信号読み出
し部２３０側あるいは第２アナログ信号読み出し部２５
０側にてフォトダイオード２３で発生した電流信号を読
み出す場合には、外付けのＡ／Ｄコンバータを用いるこ
とで、高分解能化（例えば１６ビット程度の分解能）が
可能となる。

【０１３０】また、第１の辺２０ａに沿って第１アナロ
グ信号読み出し部２３０（第１デジタル信号読み出し部
２４０）を設け、第２の辺２０ｂに沿って第２アナログ
信号読み出し部２５０（第２デジタル信号読み出し部２
６０）を設けることで、第１アナログ信号読み出し部２
３０（第１デジタル信号読み出し部２４０）と第２アナ
ログ信号読み出し部２５０（第２デジタル信号読み出し
部２６０）とが受光部２０を挟んだ対向する位置に設け
られることになり、基板２１０を更にコンパクトに構成
することができる。

【０１３１】（第４実施形態）次に、本発明に係る固体
撮像装置の第４実施形態について、図７及び図８を用い
て説明する。図７は、第４実施形態に係る固体撮像装置
の概略構成を示す概念図であり、図８は、第４実施形態
に係る固体撮像装置の回路構成図である。第４実施形態
に係る固体撮像装置３０１は、第１実施形態に係る固体
撮像装置１と比べて、受光部２０の一辺側にアナログ信
号読み出し部及びデジタル信号読み出し部が設けられて
いる点で相違する。

【０１３２】第４実施形態に係る固体撮像装置３０１
は、図７に示されるように、矩形に形成された基板３１
０を有し、この基板３１０には、受光部２０、第１アナ
ログ信号読み出し部３３０、第１デジタル信号読み出し
部３４０、第１シフトレジスタ５０及び第２シフトレジ
スタ６０が、ＣＭＯＳプロセス等を用いて設けられてい
る。基板３１０には、８インチφのシリコンウェハを用
いている。

【０１３３】受光部２０は、各辺が１３０ｍｍとされた
略正方形状に形成されており、この中に縦横５０μｍピ
ッチ程度で各受光素子（画素）２１_1.1〜２１_N.Nが形成
されている。第１アナログ信号読み出し部３３０は、受
光部２０の第１の辺２０ａに沿って設けられている。第
１デジタル信号読み出し部３４０は、受光部２０の第１
の辺２０ａに沿って設けられた第１アナログ信号読み出
し部３３０に沿って設けられている。第１シフトレジス
タ５０は、受光部２０の第１の辺２０ａ及び第２の辺２
０ｂに直交する第３の辺２０ｃに沿って設けられてい
る。第２シフトレジスタ６０は、受光部２０の第１の辺
２０ａ及び第２の辺２０ｂに直交し且つ第３の辺２０ｃ
に対向する第４の辺２０ｄに沿って設けられている。第
１アナログ信号読み出し部３３０及び第１デジタル信号
読み出し部３４０には、各々信号出力端子３８０，３９
０が接続されている。

【０１３４】受光部２０は、図２に示されるように、受
光素子２１_n.nがＮ行×Ｎ列に２次元配列されている。
夫々の受光素子２１_1.1〜２１_N.Nは、入力光信号を電流
信号に変換する光電変換素子としてのフォトダイオード
２３と、第１のスイッチ素子２５とを有している。第１
のスイッチ素子２５は信号入力端子と信号出力端子を有
しており、第１のスイッチ素子２５の信号入力端子はフ
ォトダイオード２３の信号出力端子に接続されており、
第１シフトレジスタ５０あるいは第２シフトレジスタ６
０からの走査信号Ｓ_nに応じてフォトダイオード２３で
発生した電流信号を信号出力端子から流出する。このよ
うな受光素子２１_n.nが、第１の方向（第３の辺２０ｃ
あるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配
列されおり、この第１の方向に沿ってＮ個配列された受
光素子２１_n.1〜２１_n.Nは、夫々の第１のスイッチ素子
２５の信号出力端子が電気的に接続されることにより単
位受光部２２_nを構成している。この単位受光部２２
_nは、第１の方向と直交する第２の方向（第１の辺２０
ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個
配列されている。

【０１３５】夫々の単位受光部２２_nの一方の端部に
は、夫々の第１のスイッチ素子２５の信号出力端子と互
いに電気的に接続された第１信号出力端子２７が設けら
れている。夫々の第１信号出力端子２７は、第２のスイ
ッチ素子３７１を介して第１アナログ信号読み出し部３
０に接続される。この第２のスイッチ素子３７１は、第
２の方向に、単位受光部２２_nの数（第２の方向に配置
されたフォトダイオード２３の数）に対応してＮ個配列
されている。また、第２のスイッチ素子３７１は、制御
回路（図示せず）からの信号に応じて、作動する。な
お、この第２のスイッチ素子３７１は、省略してもよ
い。

【０１３６】第１アナログ信号読み出し部３３０は、図
２に示されるように、第１アナログ信号読み出し回路３
３１を有している。この第１アナログ信号読み出し回路
３３１は、第２の方向に、単位受光部２２_nの数（第２
の方向に配置されたフォトダイオード２３の数）に対応
してＮ個配列されて、アレイ状に形成されている。夫々
の第１アナログ信号読み出し回路３３１は、積分回路３
３３、ＣＤＳ回路（図示せず）等を有している。積分回
路３３３は、単位受光部２２_n（第１信号出力端子２
７）からの出力信号を入力し、入力した電流信号の電荷
を増幅する電荷増幅器３３５と、電荷増幅器３３５の入
力端子に一方の端子が接続され、電荷増幅器３３５の出
力端子に他方の端子が接続された容量素子３３７と、電
荷増幅器３３５の入力端子に一方の端子が接続され、電
荷増幅器３３５の出力端子に他方の端子が接続され、制
御回路から出力されるリセット信号Ｒが有意の場合には
「ＯＮ」状態となり、リセット信号Ｒが非有意の場合に
は「ＯＦＦ」状態となる第３のスイッチ素子３３９とを
有している。この積分回路３３３は、リセット信号Ｒが
非有意の場合には、単位受光部２２_nからの出力信号を
入力し、リセット信号Ｒに応じて単位受光部２２_nから
出力された電流信号を入出力端子間に接続された容量素
子３３７に積分の動作を行い、リセット信号Ｒが有意の
場合には非積分の動作を行うようになる。

【０１３７】単位受光部２２_n（第１信号出力端子２
７）からの電流信号は、第１アナログ信号読み出し回路
３３１（積分回路３３３、ＣＤＳ回路等）により、アナ
ログ信号として読み出され、このアナログ信号が信号出
力端子３８０に向けて送り出される。夫々の第１アナロ
グ信号読み出し回路３３１の後段（信号出力端子３８０
との間）には、第４のスイッチ素子３７２が設けられて
いる。この第４のスイッチ素子３７２は、第１アナログ
信号読み出し回路３３１の数に対応してＮ個配列されて
おり、制御回路からの信号に応じて、作動する。

【０１３８】また、第１アナログ信号読み出し回路３３
１により読み出されたアナログ信号は、第１デジタル信
号読み出し部３４０に向けても送り出される。夫々の第
１アナログ信号読み出し回路３３１と第１デジタル信号
読み出し部３４０との間には、第５のスイッチ素子３７
３が設けられている。この第５のスイッチ素子３７３
は、第１アナログ信号読み出し回路３３１の数に対応し
てＮ個配列されており、制御回路からの信号に応じて、
作動する。ここで、第４のスイッチ素子３７２と第５の
スイッチ素子３７３とは各請求項における第１出力選択
手段を構成している。

【０１３９】第１デジタル信号読み出し部３４０は、Ａ
／Ｄコンバータ３４１を有しており、このＡ／Ｄコンバ
ータ３４１は、第２の方向に、第１アナログ信号読み出
し回路３３１の数に対応してＮ個配列されて、アレイ状
に形成されている。夫々のＡ／Ｄコンバータ３４１は、
夫々の第１アナログ信号読み出し回路３３１からの出力
されたアナログ信号を入力し、このアナログ信号をデジ
タル信号に変換して、データバスを介して信号出力端子
３９０に向けて送り出す。

【０１４０】次に、第４実施形態の固体撮像装置３０１
の動作を説明する。この固体撮像装置３０１では、受光
部２０が入射した光が形成する光像を入力し、受光部２
０のフォトダイオード２３に受光量に応じた電荷が蓄積
される。そして、所定の受光期間の経過後に夫々のフォ
トダイオード２３に蓄積された電荷量を以下のようにし
て読み出す。

【０１４１】第１アナログ信号読み出し部３３０側に
て、夫々のフォトダイオード２３に蓄積された電荷量を
読み出す場合には、まず、制御回路からの信号により、
夫々の第２のスイッチ素子３７１が閉じられ、夫々の第
４のスイッチ素子３７２が閉じられ、夫々の第５のスイ
ッチ素子３７３が開かれる。また、読み出しの実行に先
立って、積分回路３３３に対するリセット信号Ｒを有意
として、第３のスイッチ素子３３９を閉じて容量素子３
３７を初期化する。

【０１４２】次に、積分回路３３３に対するリセット信
号Ｒを非有意として、第３のスイッチ素子３３９を開
き、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれか一方から夫々の第１のスイッチ素子２５に
走査信号Ｓ_nが所定のタイミングにて有意とされる。各
単位受光部２２_nの第１の方向での走査における第１番
目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２
５のみを「ＯＮ」とする走査信号Ｓ_nが有意とされる。
第１のスイッチ素子２５が「ＯＮ」となると、それまで
の受光によってフォトダイオード２３に蓄積された電荷
が電流信号となって、第２のスイッチ素子７１を介し
て、第１アナログ信号読み出し回路３３１（第１アナロ
グ信号読み出し部３３０）に出力される。そして、第１
アナログ信号読み出し回路３３１の積分回路３３３によ
ってその帰還容量である容量素子３３７に蓄積されてい
き、積分回路３３３の出力端子から出力される電圧信号
は次第に大きくなっていく。

【０１４３】積分回路３３３から出力された電圧信号
は、ＣＤＳ回路等を介して、アナログ信号として夫々の
第１アナログ信号読み出し回路３３１（第１アナログ信
号読み出し部３３０）から出力され、第１の方向での走
査における第１番目の受光素子２１_1.1〜２１_N.1に関す
るデータ読み出しを終了する。夫々の第５のスイッチ素
子３７３は開かれているため、第１アナログ信号読み出
し回路３３１（第１アナログ信号読み出し部３３０）か
ら出力されるアナログ信号は第１デジタル信号読み出し
部３４０に送られることはない。なお、夫々の第１アナ
ログ信号読み出し回路３３１からアナログ信号が出力さ
れる際に、夫々の第４のスイッチ素子３７２に送られる
信号を順次有意として、各第１アナログ信号読み出し回
路３３１から順次アナログ信号を出力させており、第２
の方向での走査を行っている。

【０１４４】次いで、積分回路３３３に対するリセット
信号Ｒを有意として、第３のスイッチ素子３３９を閉じ
て容量素子３３７を初期化しながら、第１の方向での走
査における第２番目以降の受光素子２１_1.n〜２１_N.nに
関するデータ読み出しを実行する。

【０１４５】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのアナログ信号を
得る。

【０１４６】一方、第１デジタル信号読み出し部３４０
側にて、夫々のフォトダイオード２３に蓄積された電荷
量を読み出す場合には、まず、制御回路からの信号によ
り、夫々の第２のスイッチ素子３７１が閉じられ、夫々
の第４のスイッチ素子３７２が開かれ、夫々の第５のス
イッチ素子３７３が閉じられる。また、読み出しの実行
に先立って、積分回路３３３に対するリセット信号Ｒを
有意として、第３のスイッチ素子３３９を閉じて容量素
子３３７を初期化する。

【０１４７】次に、積分回路３３３に対するリセット信
号Ｒを非有意として、第３のスイッチ素子３３９を開
き、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれか一方から夫々の第１のスイッチ素子２５に
走査信号Ｓ_nが所定のタイミングにて有意とされる。各
単位受光部２２_nの第１の方向での走査における第１番
目の受光素子２１_1.1〜２１_N.1の第１のスイッチ素子２
５のみを「ＯＮ」とする走査信号Ｓ₁が有意とされる。
第１のスイッチ素子２５が「ＯＮ」となると、それまで
の受光によってフォトダイオード２３に蓄積された電荷
が電流信号となって、第２のスイッチ素子３７１を介し
て、第１アナログ信号読み出し回路３３１に出力され
る。そして、第１アナログ信号読み出し回路３３１の積
分回路３３３によってその帰還容量である容量素子３３
７に蓄積されていき、積分回路３３３の出力端子から出
力される電圧信号は次第に大きくなっていく。

【０１４８】積分回路３３３から出力された電圧信号
は、ＣＤＳ回路等を介して、アナログ信号として夫々の
第１アナログ信号読み出し回路３３１から夫々のＡ／Ｄ
コンバータ３４１（第１デジタル信号読み出し部３４
０）に出力される。Ａ／Ｄコンバータ３４１では、第１
アナログ信号読み出し回路３３１から出力されたアナロ
グ信号がデジタル信号に変換され、このデジタル信号が
夫々のＡ／Ｄコンバータ３４１（第１デジタル信号読み
出し部３４０）からデータバスに出力され、第１の方向
での走査における第１番目の受光素子２１_1.1〜２１_N.1
に関するデータ読み出しを終了する。夫々のＡ／Ｄコン
バータ３４１からデジタル信号が出力される際に、夫々
のＡ／Ｄコンバータ３４１は、制御回路からの信号に基
づいて、所定タイミングにて順次デジタル信号を出力
し、第２の方向での走査を行っている。夫々の第４のス
イッチ素子３７２は開かれているため、第１アナログ信
号読み出し回路３３１（第１アナログ信号読み出し部３
３０）から出力されるアナログ信号は信号出力端子３８
０に送られることはない。なお、夫々の第１アナログ信
号読み出し回路３３１からアナログ信号が出力される際
に、夫々の第５のスイッチ素子３７３に送られる信号を
順次有意として、各第１アナログ信号読み出し回路３３
１から順次アナログ信号を出力させることにより、第２
の方向での走査を行うことも可能である。

【０１４９】次いで、積分回路３３３に対するリセット
信号Ｒを有意として、第３のスイッチ素子３３９を閉じ
て容量素子３３７を初期化しながら、第１の方向での走
査における第２番目以降の受光素子２１_1.n〜２１_N.nに
関するデータ読み出しを実行する。

【０１５０】こうして、受光部２０に入力した光の形成
する光像を撮像し、撮像データとしてのデジタル信号を
得る。

【０１５１】以上のように、第４実施形態の固体撮像装
置３０１によれば、第１シフトレジスタ５０は、受光素
子２１_n.nがＮ行×Ｎ列に２次元配列された受光部２０
の第３の辺２０ｃに沿って設けられ、第２シフトレジス
タ６０は、受光部２０の第４の辺２０ｄに沿って設けら
れている。また、この第１シフトレジスタ５０及び第２
シフトレジスタ６０は、夫々のフォトダイオード２３で
発生した電流信号を、夫々の単位受光部２２_nの第１信
号出力端子２７及び第２信号出力端子２９のいずれに向
けても送り出し得るように、走査信号Ｓ_nを出力するの
で、第１シフトレジスタ５０及び第２シフトレジスタ６
０のいずれも、夫々の第２のスイッチ素子３７１を閉じ
た場合には、各単位受光部２２_n（第１の方向に配列さ
れたフォトダイオード２３）で発生した電流信号を、第
１アナログ信号読み出し部３３０に向けて送り出す。こ
れにより、第１シフトレジスタ５０に欠陥がある場合に
は、第２シフトレジスタ６０により各単位受光部２２_n
で発生した電流信号が第１アナログ信号読み出し部３３
０に向けて送り出されことになる。一方、第２シフトレ
ジスタ６０に欠陥がある場合には、第１シフトレジスタ
５０により各単位受光部２２_nで発生した電流信号が第
１アナログ信号読み出し部３３０に向けて送り出されこ
とになる。

【０１５２】したがって、第１シフトレジスタ５０及び
第２シフトレジスタ６０のいずれか一方に欠陥がある場
合でも、第１シフトレジスタ５０及び第２シフトレジス
タ６０のいずれか他方にて、第１アナログ信号読み出し
部３３０に向けて各単位受光部２２_nで発生した電流信
号を送り出すことが可能となり、受光部２０を大面積化
し、第１アナログ信号読み出し部３３０、第１デジタル
信号読み出し部３４０、第１シフトレジスタ５０及び第
２シフトレジスタ６０等の周辺回路を同一の基板３１０
に設けた場合においても固体撮像装置１の歩留まりの低
下を抑制することができる。

【０１５３】また、第３の辺２０ｃに沿って第１シフト
レジスタ５０を設け、第４の辺２０ｄに沿って第２シフ
トレジスタ６０を設けることで、第１シフトレジスタ５
０と第２シフトレジスタ６０とが受光部２０を挟んだ対
向する位置に設けられることになり、基板３１０をコン
パクトに構成することができる。

【０１５４】また、第１アナログ信号読み出し部３３０
は、受光部２０の第１の辺２０ａに沿って設けられ、第
１デジタル信号読み出し部３４０は、第１アナログ信号
読み出し部３３０に沿って設けられている。第１アナロ
グ信号読み出し部３３０は、夫々の単位受光部２２_nの
第１信号出力端子２７から出力された信号を夫々個別に
入力し、単位受光部２２_nから出力された電流信号をア
ナログ信号として読み出すＮ個の第１アナログ信号読み
出し回路３３１を有し、第１デジタル信号読み出し部３
４０は、夫々の第１アナログ信号読み出し回路３３１か
ら出力されたアナログ信号をデジタル信号に変換するＮ
個のＡ／Ｄコンバータ３４１を有している。夫々の第２
のスイッチ素子３７１を閉じ、夫々の第４のスイッチ素
子３７２を開き、夫々の第５のスイッチ素子３７３を閉
じた場合には、第１シフトレジスタ５０あるいは第２シ
フトレジスタ６０が第１信号出力端子２７側に向けて電
流信号を送り出し、夫々の単位受光部２２_nにおけるフ
ォトダイオード２３で発生した電流信号が夫々の第１デ
ジタル信号読み出し部３４０にてデジタル信号として読
み出されることになる。

【０１５５】一方、第１デジタル信号読み出し部３４
０、例えばＮ個のＡ／Ｄコンバータ３４１のうちのいず
れかに欠陥がある場合には、夫々の第２のスイッチ素子
３７１を閉じ、夫々の第４のスイッチ素子３７２を閉
じ、夫々の第５のスイッチ素子３７３を開き、第１シフ
トレジスタ５０あるいは第２シフトレジスタ６０により
第１信号出力端子２７側に向けて電流信号を送り出すこ
とで、夫々の単位受光部２２_nにおけるフォトダイオー
ド２３で発生した電流信号が夫々の第１アナログ信号読
み出し回路３３１（第１アナログ信号読み出し部３３
０）にてアナログ信号として読み出されることになる。

【０１５６】したがって、第１デジタル信号読み出し部
３４０側に欠陥がある場合には、第１アナログ信号読み
出し部３３０側にてフォトダイオード２３で発生した電
流信号を読み出すことが可能となり、受光部２０を大面
積化し、第１アナログ信号読み出し部３３０、第１デジ
タル信号読み出し部３４０、第１シフトレジスタ５０及
び第２シフトレジスタ６０等の周辺回路を同一の基板３
１０に設けた場合においても固体撮像装置１の歩留まり
の低下を更に抑制することができる。

【０１５７】また、第１デジタル信号読み出し部３４０
側にてフォトダイオード２３で発生した電流信号を読み
出す場合には、デジタル出力となるために、高速での電
流信号の読み出しが可能であり、外付けのＡ／Ｄコンバ
ータが不要となり、固体撮像装置１の低コスト化が可能
となる。また、第１デジタル信号読み出し部３４０での
分解能は、同一の基板３１０に設けられるためスペース
的な問題から、高くすることには限界（例えば、１１ビ
ット程度の分解能）があるものの、第１アナログ信号読
み出し部３３０側側にてフォトダイオード２３で発生し
た電流信号を読み出す場合には、外付けのＡ／Ｄコンバ
ータを用いることで、高分解能化（例えば１６ビット程
度の分解能）が可能となる。

【０１５８】また、第１の辺２０ａに沿って第１アナロ
グ信号読み出し部３３０を設け、更に、第１アナログ信
号読み出し部３３０に沿って第１デジタル信号読み出し
部３４０を設けることで、第１アナログ信号読み出し部
３３０及び第１デジタル信号読み出し部３４０が受光部
２０の第１の辺２０ａ側に設けられることになり、基板
３１０を更にコンパクトに構成することができる。

【０１５９】ＣＣＤ等の電荷結合型の固体撮像素子にお
いては、受光素子で発生した電荷は、転送部に形成され
るポテンシャル差に基づいて移動する。このため、ウェ
ハの一部に欠陥が存在した場合、欠陥が存在する部分で
ポテンシャル差を形成することができなくなり、転送部
の１列分の信号は転送できない。したがって、欠陥が存
在する列がデッドラインとなり、このデッドラインは、
受光部の面積が大きくなればなるほど、発生する確率が
高くなる。この結果、ＣＣＤにおける受光部の大面積化
は歩留まりが極めて悪く、また、歩留まりを良くするた
めには高価なものになってしまう。しかしながら、第１
実施形態〜第４実施形態にて示したように、本発明に係
る固体撮像装置においては、歩留まりの低下が抑制さ
れ、受光部の大面積化が可能となる。

【０１６０】なお、第１実施形態〜第４実施形態におい
ては、受光素子２１_n.nがＮ行×Ｎ列に２次元配列され
た受光部２０を基板に形成しているが、受光部２０は、
これに限られることなく、例えば受光素子がＮ行×Ｍ列
（Ｎ≠Ｍ）に２次元配列された受光部を用いてもよく、
その形状も正方形に限られるものではない。

【０１６１】

【発明の効果】以上、詳細に説明したとおり、本発明の
固体撮像装置によれば、同一基板に受光部及び周辺回路
を形成する場合においても、歩留まりの低下が抑制さ
れ、受光部の大面積化が可能な固体撮像装置を実現する
ことができる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置の第１実施形態の概
略構成を示す概念図である。

【図２】本発明に係る固体撮像装置の第１実施形態の回
路構成図である。

【図３】本発明に係る固体撮像装置の第２実施形態の概
略構成を示す概念図である。

【図４】本発明に係る固体撮像装置の第２実施形態の回
路構成図である。

【図５】本発明に係る固体撮像装置の第３実施形態の概
略構成を示す概念図である。

【図６】本発明に係る固体撮像装置の第３実施形態の回
路構成図である。

【図７】本発明に係る固体撮像装置の第４実施形態の概
略構成を示す概念図である。

【図８】本発明に係る固体撮像装置の第４実施形態の回
路構成図である。

【符号の説明】

１，１０１，２０１，３０１…固体撮像装置、１０，１
１０，２１０，３１０…基板、２０…受光部、２０ａ…
第１の辺、２０ｂ…第２の辺、２０ｃ…第３の辺、２０
ｄ…第４の辺、２１_n.n…受光素子、２２_n…単位受光
部、２３…フォトダイオード、２５…第１のスイッチ素
子、２７…第１信号出力端子、２９…第２信号出力端
子、３０…第１アナログ信号読み出し部、３１…第１ア
ナログ信号読み出し回路、３３…積分回路、４０…第１
デジタル信号読み出し部、４１…第２アナログ信号読み
出し部、４２…第２アナログ信号読み出し回路、４３…
積分回路、４７…第１デジタル信号変換部、４８…Ａ／
Ｄコンバータ、５０…第１シフトレジスタ、６０…第２
シフトレジスタ、１３０…第１アナログ信号読み出し
部、１３１…第１アナログ信号読み出し回路、１３３…
積分回路、１４０…第１デジタル信号読み出し部、１４
１…Ａ／Ｄコンバータ、１５０…第２アナログ信号読み
出し部、１５１…第２アナログ信号読み出し回路、１５
３…積分回路、２３０…第１アナログ信号読み出し部、
２３１…第１アナログ信号読み出し回路、２３３…積分
回路、２４０…第１デジタル信号読み出し部、２４１…
Ａ／Ｄコンバータ、２５０…第２アナログ信号読み出し
部、２５１…第２アナログ信号読み出し回路、２５３…
積分回路、２６０…第１デジタル信号読み出し部、２６
１…Ａ／Ｄコンバータ、３３０…第１アナログ信号読み
出し部、３３１…第１アナログ信号読み出し回路、３３
３…積分回路、３４０…第１デジタル信号読み出し部、
３４１…Ａ／Ｄコンバータ、Ｓ_n…走査信号。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA10 BA14 CA02 DD09 DD12 FA06 FA50 5C024 AA01 BA01 CA12 CA31 FA01 GA17 GA41 HA15 JA31

Claims (8)

【特許請求の範囲】
1. 【請求項１】 入力した２次元光像を撮像する固体撮像
   装置であって、 入力光信号を電流信号に変換する光電変換素子が２次元
   に配列された矩形状の受光部と、 前記矩形状の受光部の一辺に沿って、前記一辺の延びる
   方向に配置された前記光電変換素子の数に対応した数だ
   け設けられ、前記矩形状の受光部の前記一辺と直交する
   方向に配列された前記光電変換素子で発生した電流信号
   を読み出す第１信号読み出し回路と、 前記一辺と直交する２辺のうちの一方に沿って設けら
   れ、前記矩形状の受光部の前記一辺と直交する方向に配
   列された前記光電変換素子で発生した前記電流信号を、
   前記第１信号読み出し回路に向けて送り出す第１シフト
   レジスタと、 前記一辺と直交する２辺のうちの他方に沿って設けら
   れ、前記矩形状の受光部の前記一辺と直交する方向に配
   列された前記光電変換素子で発生した前記電流信号を、
   前記信号読み出し回路に向けて前記電流信号を送り出す
   第２シフトレジスタと、 を同一基板に備えることを特徴とする固体撮像装置。
2. 【請求項２】 前記矩形状の受光部の前記一辺に対向す
   る辺に沿って、前記一辺の延びる方向に配置された前記
   光電変換素子の数に対応した数だけ設けられ、前記矩形
   状の受光部の前記一辺と直交する方向に配列された前記
   光電変換素子で発生した電流信号を読み出す第２信号読
   み出し回路を更に同一基板に備え、 前記第１シフトレジスタ及び前記第２シフトレジスタ
   は、前記矩形状の受光部の前記一辺と直交する方向に配
   列された前記光電変換素子で発生した前記電流信号を、
   前記第１信号読み出し回路側及び前記第２信号読み出し
   回路側のいずれに向けても送り出し得ることを特徴とす
   る請求項１に記載の固体撮像装置。
3. 【請求項３】 入力した２次元光像を撮像する固体撮像
   装置であって、 入力光信号を電流信号に変換する光電変換素子と、前記
   光電変換素子の信号出力端子に第１の端子が接続され、
   走査信号に応じて第２の端子から前記光電変換素子で発
   生した電流信号を流出する第１のスイッチ素子とを１組
   の受光素子として、第１の方向に沿って第１の数だけ配
   列される単位受光部が、第２の方向に沿って第２の数だ
   け配列された受光部を有し、 夫々の前記単位受光部の一方の端部には、夫々の前記第
   １のスイッチ素子の第２の端子と互いに電気的に接続さ
   れた第１信号出力端子が設けられており、 夫々の前記単位受光部の前記第１信号出力端子から出力
   された信号を夫々個別に入力し、前記単位受光部から出
   力された電流信号を読み出す前記第２の数の第１信号読
   み出し回路と、 夫々の前記光電変換素子で発生した前記電流信号を、夫
   々の前記単位受光部の前記第１信号出力端子に向けて送
   り出すように、前記走査信号を出力する第１シフトレジ
   スタと、 夫々の前記光電変換素子で発生した前記電流信号を、夫
   々の前記単位受光部の前記第１信号出力端子に向けて送
   り出すように、前記走査信号を出力する第２シフトレジ
   スタと、を同一基板に備え、 前記第１シフトレジスタ及び前記第２シフトレジスタ
   は、前記受光部を挟んで対向する位置に、前記第１の方
   向に沿って設けられていることを特徴とする固体撮像装
   置。
4. 【請求項４】 夫々の前記単位受光部の他方の端部に
   は、夫々の前記第１のスイッチ素子の第２の端子と互い
   に電気的に接続された第２信号出力端子が設けられてお
   り、 夫々の前記単位受光部の前記第２信号出力端子から出力
   された信号を夫々個別に入力し、前記単位受光部から出
   力された電流信号を読み出す前記第２の数の第２信号読
   み出し回路を更に同一基板に備え、 前記第１シフトレジスタ及び前記第２シフトレジスタ
   は、夫々の前記光電変換素子で発生した前記電流信号
   を、夫々の前記単位受光部の前記第１信号出力端子及び
   前記第２信号出力端子のいずれに向けても送り出し得る
   ように、前記走査信号を出力することを特徴とする請求
   項３に記載の固体撮像装置。
5. 【請求項５】 前記第１信号読み出し回路は、前記光電
   変換素子で発生した電流信号をアナログ信号として読み
   出す第１アナログ信号読み出し回路と、前記第１アナロ
   グ信号読み出し回路からの出力信号をデジタル信号に変
   換して読み出す第１デジタル信号読み出し回路とを有
   し、 前記第１アナログ信号読み出し回路からの出力信号ある
   いは前記第１デジタル信号読み出し回路からの出力信号
   のいずれか一方の出力信号を選択的に出力する第１出力
   選択回路を更に同一基板に備えることを特徴とする請求
   項１〜請求項４のいずれか一項に記載の固体撮像装置。
6. 【請求項６】 前記第１信号読み出し回路は、前記光電
   変換素子で発生した電流信号をアナログ信号として読み
   出す第１アナログ信号読み出し回路を有し、 前記第２信号読み出し回路は、前記光電変換素子で発生
   した電流信号をデジタル信号として読み出す第２デジタ
   ル信号読み出し回路を有することを特徴とする請求項２
   又は請求項４に記載の固体撮像装置。
7. 【請求項７】 前記第１信号読み出し回路は、前記光電
   変換素子で発生した電流信号をアナログ信号として読み
   出す第１アナログ信号読み出し回路と、前記第１アナロ
   グ信号読み出し回路からの出力信号をデジタル信号に変
   換して読み出す第１デジタル信号読み出し回路とを有
   し、 前記第２信号読み出し回路は、前記光電変換素子で発生
   した電流信号をアナログ信号として読み出す第２アナロ
   グ信号読み出し回路を有し、 前記第１アナログ信号読み出し回路からの出力信号ある
   いは前記第１デジタル信号読み出し回路からの出力信号
   のいずれか一方の出力信号を選択的に出力する第１出力
   選択回路を更に同一基板に備えることを特徴とする請求
   項２又は請求項４に記載の固体撮像装置。
8. 【請求項８】 前記第２信号読み出し回路は、前記第２
   アナログ信号読み出し回路からの出力信号をデジタル信
   号に変換して読み出す第２デジタル信号読み出し回路を
   更に有し、 前記第２アナログ信号読み出し回路からの出力信号ある
   いは前記第２デジタル信号読み出し回路からの出力信号
   のいずれか一方の出力信号を選択的に出力する第２出力
   選択回路を更に同一基板に備えることを特徴とする請求
   項７に記載の固体撮像装置。