JP2001024181A5

JP2001024181A5 -

Info

Publication number: JP2001024181A5
Application number: JP1999194637A
Authority: JP
Filing date: 1999-07-08
Publication date: 2006-08-24
Anticipated expiration: 2019-07-08

Description

また、第２信号読み出し回路は、第２アナログ信号読み出し回路からの出力信号をデジタル信号に変換して読み出す第２デジタル信号読み出し回路を更に有し、第２アナログ信号読み出し回路からの出力信号あるいは第２デジタル信号読み出し回路からの出力信号のいずれか一方の出力信号を選択的に出力する第２出力選択回路を更に同一基板に備えることが好ましい。このように第１信号読み出し回路が第１アナログ信号読み出し回路と第１デジタル信号読み出し回路とを有し、第２信号読み出し回路が第２アナログ信号読み出し回路と第２デジタル信号読み出し回路とを有し、第１出力選択回路と第２出力選択回路とを同一基板に備えることにより、この第１出力選択回路にて第１デジタル信号読み出し回路からの出力信号を選択する場合には、第１アナログ信号読み出し回路からの出力信号が第１デジタル信号読み出し回路にてデジタル信号に変換して読み出され、第１デジタル信号読み出し回路から出力されることになる。一方、第１デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第１出力選択回路にて第１アナログ信号読み出し回路からの出力信号を選択し、光電変換素子で発生した電流信号が第１アナログ信号読み出し回路にてアナログ信号として読み出され、第１アナログ信号読み出し回路から出力されることになる。また、第１デジタル信号読み出し回路及び第１アナログ信号読み出し回路に欠陥がある場合には、第２出力選択回路にて第１デジタル信号読み出し回路からの出力信号を選択することで、第２アナログ信号読み出し回路からの出力信号が第２デジタル信号読み出し回路にてデジタル信号に変換して読み出され、第２デジタル信号読み出し回路から出力されることになる。また、第２デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第２出力選択回路にて第２アナログ信号読み出し回路からの出力信号を選択し、光電変換素子で発生した電流信号が第２アナログ信号読み出し回路にてアナログ信号として読み出され、第２アナログ信号読み出し回路から出力されることになる。したがって、第１デジタル信号読み出し回路に欠陥がある場合には第１アナログ信号読み出し回路にて、第１アナログ信号読み出し回路及び第１デジタル信号読み出し回路に欠陥がある場合には第２デジタル信号読み出し回路にて、第１アナログ信号読み出し回路、第１デジタル信号読み出し回路及びに第２デジタル信号読み出し回路に欠陥がある場合には第２アナログ信号読み出し回路にて、光電変換素子で発生した電流信号を読み出すことが可能となり、固体撮像装置の歩留まりの低下を大幅に抑制することができる。また、第１デジタル信号読み出し回路あるいは第２デジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄ変換器が不要となり、固体撮像装置の低コスト化が可能となる。また、第１アナログ信号読み出し回路あるいは第２アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのＡ／Ｄ変換器を用いることで、高分解能化が可能となる。

次いで、積分回路４３に対するリセット信号Ｒを有意として、第６のスイッチ素子４６を閉じて容量素子４５を初期化しながら、第１の方向での走査における第２番目以降の受光素子２１_1．ｎ〜２１_Ｎ．ｎに関するデータ読み出しを実行する。

以上のように、第１実施形態の固体撮像装置１によれば、第１シフトレジスタ５０は、受光素子２１_ｎ．ｎがＮ行×Ｎ列に２次元配列された受光部２０の第３の辺２０ｃに沿って設けられ、第２シフトレジスタ６０は、受光部２０の第４の辺２０ｄに沿って設けられている。また、この第１シフトレジスタ５０及び第２シフトレジスタ６０は、夫々のフォトダイオード２３で発生した電流信号を、夫々の単位受光部２２_ｎの第１信号出力端子２７及び第２信号出力端子２９のいずれに向けても送り出し得るように、走査信号Ｓ_ｎを出力するので、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれも、夫々の第２のスイッチ素子７１を閉じ、夫々の第３のスイッチ素子７２を開いた場合には、各単位受光部２２_ｎ（第１の方向に配列されたフォトダイオード２３）で発生した電流信号を、第１アナログ信号読み出し部３０に向けて送り出す。これにより、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２_ｎで発生した電流信号が第１アナログ信号読み出し部３０に向けて送り出されることになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２_ｎで発生した電流信号が第１アナログ信号読み出し部３０に向けて送り出されることになる。

（第２実施形態）
次に、本発明に係る固体撮像装置の第２実施形態について、図３及び図４を用いて説明する。図３は、第２実施形態に係る固体撮像装置の概略構成を示す概念図であり、図４は、第２実施形態に係る固体撮像装置の回路構成図である。第２実施形態に係る固体撮像装置１０１は、第１実施形態に係る固体撮像装置１と比べて、２つのアナログ信号読み出し部を有する点で相違する。

次に、積分回路１３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子１３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_ｎが所定のタイミングにて有意とされる。各単位受光部２２_ｎの第１の方向での走査における第１番目の受光素子２１_１．１〜２１_Ｎ．１の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ _１が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子１８１を介して、第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）に出力される。そして、第１アナログ信号読み出し回路１３１の積分回路１３３によってその帰還容量である容量素子１３７に蓄積されていき、積分回路１３３の出力端子から出力される電圧信号は次第に大きくなっていく。

第１アナログ信号読み出し部２３０は、図６に示されるように、第１アナログ信号読み出し回路２３１を有している。この第１アナログ信号読み出し回路２３１は、第２の方向に、単位受光部２２_ｎの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第１アナログ信号読み出し回路２３１は、積分回路２３３、ＣＤＳ回路（図示せず）等を有している。積分回路２３３は、単位受光部２２_ｎ（第１信号出力端子２７）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器２３５と、電荷増幅器２３５の入力端子に一方の端子が接続され、電荷増幅器２３５の出力端子に他方の端子が接続された容量素子２３７と、電荷増幅器２３５の入力端子に一方の端子が接続され、電荷増幅器２３５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第４のスイッチ素子２３９とを有している。この積分回路２３３は、リセット信号Ｒが非有意の場合には、単位受光部２２_ｎからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２_ｎから出力された電流信号を入出力端子間に接続された容量素子２３７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。

第２アナログ信号読み出し部２５０は、図６に示されるように、第２アナログ信号読み出し回路２５１を有している。この第２アナログ信号読み出し回路２５１は、第２の方向に、単位受光部２２_ｎの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第２アナログ信号読み出し回路２５１は、積分回路２５３、ＣＤＳ回路（図示せず）等を有している。積分回路２５３は、単位受光部２２_ｎ（第２信号出力端子２９）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器２５５と、電荷増幅器２５５の入力端子に一方の端子が接続され、電荷増幅器２５５の出力端子に他方の端子が接続された容量素子２５７と、電荷増幅器２５５の入力端子に一方の端子が接続され、電荷増幅器２５５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第７のスイッチ素子２５９とを有している。この積分回路２５３は、リセット信号Ｒが非有意の場合には、単位受光部２２_ｎからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２_ｎから出力された電流信号を入出力端子間に接続された容量素子２５７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。

積分回路２５３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第２アナログ信号読み出し回路２５１から夫々のＡ／Ｄコンバータ２６１（第２デジタル信号読み出し部２６０）に出力される。Ａ／Ｄコンバータ２６１では、第２アナログ信号読み出し回路２５１から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のＡ／Ｄコンバータ２６１（第２デジタル信号読み出し部２６０）からデータバスに出力され、第１の方向での走査における第１番目の受光素子２１_１．１〜２１_Ｎ．１に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ２６１からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ２６１は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。夫々の第８のスイッチ素子２８５は開かれているため、第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）から出力されるアナログ信号は信号出力端子２９３に送られることはない。なお、夫々の第２アナログ信号読み出し回路２５１からアナログ信号が出力される際に、夫々の第９のスイッチ素子２８６に送られる信号を順次有意として、各第２アナログ信号読み出し回路２５１から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。

また、第１アナログ信号読み出し部２３０は、受光部２０の第１の辺２０ａに沿って設けられ、第１デジタル信号読み出し部２４０は、第１アナログ信号読み出し部２３０に沿って設けられ、第２アナログ信号読み出し部２５０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられ、第２デジタル信号読み出し部２６０は、第２アナログ信号読み出し部２５０に沿って設けられている。また、第１アナログ信号読み出し部２３０は、夫々の単位受光部２２_ｎの第１信号出力端子２７から出力された信号を夫々個別に入力し、単位受光部２２_ｎから出力された電流信号をアナログ信号として読み出すＮ個の第１アナログ信号読み出し回路２３１を有し、第１デジタル信号読み出し部２４０は、夫々の第１アナログ信号読み出し回路２３１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ２４１を有し、第２アナログ信号読み出し部２５０は、夫々の単位受光部２２_ｎの第２信号出力端子２９から出力された信号を夫々個別に入力し、単位受光部２２_ｎから出力された電流信号をアナログ信号として読み出すＮ個の第２アナログ信号読み出し回路２５１を有し、第２デジタル信号読み出し部２６０は、夫々の第２アナログ信号読み出し回路２５１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ２６１を有している。夫々の第２のスイッチ素子２８１を閉じ、夫々の第３のスイッチ素子２８２を開き、夫々の第５のスイッチ素子２８３を開き、夫々の第６のスイッチ素子２８４を閉じた場合には、第１シフトレジスタ５０あるいは第２シフトレジスタ６０が第１信号出力端子２７側に向けて電流信号を送り出すことになり、夫々の単位受光部２２_ｎにおけるフォトダイオード２３で発生した電流信号が夫々の第１デジタル信号読み出し部２４０にてデジタル信号として読み出されることになる。

次に、積分回路３３３に対するリセット信号Ｒを非有意として、第３のスイッチ素子３３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_ｎが所定のタイミングにて有意とされる。各単位受光部２２_ｎの第１の方向での走査における第１番目の受光素子２１_１．１〜２１_Ｎ．１の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ _１が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子７１を介して、第１アナログ信号読み出し回路３３１（第１アナログ信号読み出し部３３０）に出力される。そして、第１アナログ信号読み出し回路３３１の積分回路３３３によってその帰還容量である容量素子３３７に蓄積されていき、積分回路３３３の出力端子から出力される電圧信号は次第に大きくなっていく。