JP2001021611A - Semi-conductor testing device - Google Patents

Semi-conductor testing device

Info

Publication number
JP2001021611A
JP2001021611A JP11192067A JP19206799A JP2001021611A JP 2001021611 A JP2001021611 A JP 2001021611A JP 11192067 A JP11192067 A JP 11192067A JP 19206799 A JP19206799 A JP 19206799A JP 2001021611 A JP2001021611 A JP 2001021611A
Authority
JP
Japan
Prior art keywords
contact
pin
voltage
socket
test apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11192067A
Other languages
Japanese (ja)
Inventor
Tatsuo Tokai
達雄 渡海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11192067A priority Critical patent/JP2001021611A/en
Publication of JP2001021611A publication Critical patent/JP2001021611A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To carry out the contact check of a semi-conductor testing device without using any special unit for contact check. SOLUTION: The device 200 for carrying out test is mounted on the IC socket of a burn-in board. A device deriver 100 impresses a voltage to a prescribed pin 221-1 to be contact-checked. When the contact of the burn-in board with the device 200 does not have any problem, a P channel transistor of the input protecting circuit 210 of the device 200 is inversely biased according to the voltage impression, and currents are outputted to a power source line, and a prescribed output voltage is detected at an output terminal 310 on the power source line. Thus, the contact check is carried out by judging whether or not the device 200 is correctly mounted on the burn-in board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体試験装置に関
し、特に半導体デバイスのコンタクトチェックを行う半
導体試験装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor test apparatus, and more particularly to a semiconductor test apparatus for checking a contact of a semiconductor device.

【0002】[0002]

【従来の技術】従来、多数個の半導体デバイス(以下、
デバイスとする)を装着し、熱ストレスや電気的なスト
レスをデバイスに掛けるエージング装置によって、デバ
イスの検査が行われている。このようなデバイスのエー
ジング試験を行うバーイン装置について説明する。図6
は、ダイナミックバーイン装置の概観図である。ダイナ
ミックバーイン装置400は、デバイスが装着された多
数のバーイン基板500を装着する複数のチャンバー槽
410−1、410−2、…、410−Nと、デバイス
に掛ける熱ストレス及び電気的なストレスを制御するコ
ントローラ部420とから構成される。検査を行う多数
のデバイスが装着されたバーイン基板500は、チャン
バー槽410−Nに設置され、コントローラ部420の
制御に従って、熱ストレス及び電気的ストレスが掛けら
れる。
2. Description of the Related Art Conventionally, a large number of semiconductor devices (hereinafter, referred to as a semiconductor device)
Inspection of the device is performed by an aging device which wears the device and applies thermal stress or electrical stress to the device. A burn-in device for performing an aging test on such a device will be described. FIG.
1 is a schematic view of a dynamic burn-in device. The dynamic burn-in apparatus 400 controls a plurality of chamber baths 410-1, 410-2,..., 410-N for mounting a plurality of burn-in substrates 500 on which devices are mounted, and thermal stress and electrical stress applied to the devices. And a controller unit 420 that performs the operation. The burn-in substrate 500 on which a number of devices to be inspected are mounted is installed in the chamber tank 410-N, and subjected to thermal stress and electrical stress according to the control of the controller 420.

【0003】次に、バーイン基板500について説明す
る。図7は、バーイン基板の構成図である。バーイン基
板500は、バーイン基板500上にデバイスを装着す
るために設けられた多数のICソケット510と、バー
イン基板500を電気的にバーイン装置に接続するコネ
クタ520とから構成される。検査を行うデバイスは、
ICソケット510に装着され、コネクタ520によ
り、バーイン装置本体と電気的に接続する。
Next, the burn-in substrate 500 will be described. FIG. 7 is a configuration diagram of the burn-in board. The burn-in board 500 includes a number of IC sockets 510 provided for mounting devices on the burn-in board 500, and a connector 520 for electrically connecting the burn-in board 500 to a burn-in device. The device to be tested is
It is mounted on the IC socket 510 and is electrically connected to the burn-in device main body by the connector 520.

【0004】このようなデバイスのエージング試験を行
うバーイン装置等では、試験する系の機械的なコンタク
トに問題がないかを確認するため、比較演算機能を備え
たコンパレータユニット等が付加されていた。
In a burn-in apparatus for performing an aging test of such a device, a comparator unit or the like having a comparison operation function is added in order to check whether there is any problem in mechanical contact of a system to be tested.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
半導体試験装置は、デバイスが正しく測定ボードに実装
されているかどうかを調べるコンタクトチェックを実施
することができないものがある、という問題がある。
However, there is a problem that some of the conventional semiconductor test devices cannot execute a contact check for checking whether the device is correctly mounted on the measurement board.

【0006】例えば、デバイスのエージング試験を行う
バーイン装置には、バーイン基板に多数個のデバイスを
実装した際に、デバイスが正しく実装されているか否か
のコンタクトチェックを行うISVM(I Sourc
e V Measure)及びVMIS(V Meas
ure I Source)ユニットを備えておらず、
ストレス印加のためのドライバのみを有するものがあ
る。この種の半導体試験装置では、デバイスが正しく実
装されているか、すなわち、コンタクトに問題がないか
を確認することができなかった。
For example, in a burn-in apparatus for performing an aging test of a device, when a large number of devices are mounted on a burn-in board, an ISVM (I Source) for checking whether or not the devices are correctly mounted is provided.
eV Measure) and VMIS (V Measure)
ure I Source) unit,
Some have only a driver for stress application. In this type of semiconductor test apparatus, it has not been possible to confirm whether the device is mounted correctly, that is, whether there is no problem with the contact.

【0007】本発明はこのような点に鑑みてなされたも
のであり、コンタクトチェックのための特別なユニット
を必要とせずにデバイスのコンタクトチェックを行う半
導体試験装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor test apparatus which performs device contact check without requiring a special unit for contact check.

【0008】[0008]

【課題を解決するための手段】本発明では上記課題を解
決するために、入力保護ダイオードを備えた半導体デバ
イスをICソケットに装着し前記半導体デバイスの試験
を行う半導体試験装置において、前記被試験半導体デバ
イスの所定のデバイスピンとコンタクトする前記ICソ
ケットの信号ピンに電圧を印加する電圧印加手段と、前
記電圧印加手段により印加された電圧に応じて前記半導
体デバイスの電源ピンに流れる電流または電源ピンの電
位、あるいは電流及び電位を検出するコンタクト検出手
段と、を備えたことを特徴とする半導体試験装置、が提
供される。
According to the present invention, there is provided a semiconductor test apparatus for testing a semiconductor device by mounting a semiconductor device having an input protection diode in an IC socket. Voltage applying means for applying a voltage to a signal pin of the IC socket which contacts a predetermined device pin of the device; and a current flowing to a power supply pin of the semiconductor device or a potential of the power supply pin in accordance with the voltage applied by the voltage application means Or a contact detecting means for detecting a current and a potential.

【0009】このような構成の半導体試験装置は、半導
体デバイスをICソケットに装着した後、電圧印加手段
により装着された半導体デバイスとのコンタクトをチェ
ックしたいICソケットの信号ピンに電圧を印加する。
半導体デバイスは、一般に入力保護用のダイオードを備
えており、コンタクトに問題がなければ、ICソケット
の信号ピンに対応した半導体デバイスのデバイスピンに
電圧が印加され、印加された電圧に応じて電源ピンに所
定の電流が流れる。コンタクト検出手段により、電源ピ
ンに流れる電流または電源ピンの電位、あるいはその両
方を検出することにより、コンタクトに問題がないかを
チェックする。
In the semiconductor test apparatus having such a configuration, after a semiconductor device is mounted on an IC socket, a voltage is applied to a signal pin of the IC socket for checking a contact with the mounted semiconductor device by a voltage applying means.
A semiconductor device generally includes an input protection diode. If there is no problem with the contact, a voltage is applied to a device pin of the semiconductor device corresponding to the signal pin of the IC socket, and a power supply pin is set according to the applied voltage. , A predetermined current flows. By detecting the current flowing through the power supply pin and / or the potential of the power supply pin by the contact detection means, it is checked whether there is any problem in the contact.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の一実施の形態で
ある半導体試験装置のブロック図である。ここでは、上
記説明のバーイン基板のICソケットに試験を行うデバ
イスを装着してコンタクトチェックを行うとして説明す
る。本発明に係る半導体試験装置は、ICソケットの所
定の信号ピンに電圧を印加する電圧印加手段である装置
ドライバ100と、コンタクト検出手段である出力端子
310とから構成され、デバイス200がバーイン基板
のICソケット(図示せず)に装着される。デバイス2
00は、必要に応じて複数のデバイスピン221−n
(n=1、2、…、N)を有しており、グランド(GN
D)231及び電源ピン(VCC)232を必ず備えて
いる。また、デバイス200の内部には、各デバイスピ
ン221−nを介して入力する信号から内部素子を保護
する入力保護回路210が設けられている。デバイス2
00がICソケットに装着されると、デバイス200の
各デバイスピン221−n及びGND231、VCC2
32は、対応するICソケットの信号ピンを介して、バ
ーイン基板とコンタクトする。装置ドライバ100は、
バーイン基板のICソケットに装着されたデバイス20
0の所定のデバイスピン221−nに対応するICソケ
ットの信号ピンに電圧を印加する。電圧を印加する信号
ピンは、順次選択することができる。ICソケットとデ
バイス200とのコンタクトに問題がなければ、ICソ
ケットの信号ピンに印加された電圧は、対応するデバイ
ス200のデバイスピン221−nに印加する出力端子
310は、デバイス200の電源ピン232に流れる電
流を取り出す端子で、例えば、プロービング可能なチェ
ックピン等である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a semiconductor test apparatus according to one embodiment of the present invention. Here, a description will be given assuming that a device to be tested is mounted on the IC socket of the burn-in board described above and a contact check is performed. The semiconductor test apparatus according to the present invention includes a device driver 100 that is a voltage application unit that applies a voltage to a predetermined signal pin of an IC socket, and an output terminal 310 that is a contact detection unit. It is mounted on an IC socket (not shown). Device 2
00 indicates a plurality of device pins 221-n as required.
(N = 1, 2,..., N) and the ground (GN
D) 231 and a power supply pin (VCC) 232 are always provided. Further, inside the device 200, an input protection circuit 210 for protecting an internal element from a signal input through each device pin 221-n is provided. Device 2
00 is attached to the IC socket, the device pins 221-n and GND 231 of the device 200 and VCC2
Reference numeral 32 contacts the burn-in board via the signal pin of the corresponding IC socket. The device driver 100
Device 20 mounted in IC socket of burn-in board
A voltage is applied to the signal pin of the IC socket corresponding to the predetermined 0 device pin 221-n. Signal pins to which a voltage is applied can be sequentially selected. If there is no problem with the contact between the IC socket and the device 200, the voltage applied to the signal pin of the IC socket is applied to the device pin 221-n of the corresponding device 200. The output terminal 310 is connected to the power pin 232 of the device 200. A terminal for extracting a current flowing through the terminal, such as a check pin that can be probed.

【0011】このような構成の半導体試験装置の動作に
ついて説明する。試験を行うデバイス200をバーイン
基板のICソケットに装着する。装置ドライバ100
は、コンタクトチェックを行う所定のデバイスピンであ
る被コンタクトチェックピン221−1に対応するIC
ソケットの信号ピンに電圧を印加する。バーイン基板
(ICソケット)とデバイス200とのコンタクトに問
題がなければ、被コンタクトチェックピンであるデバイ
スピン221−1に電圧が印加され、この電圧印加によ
りデバイス200の入力保護回路210のPNジャンク
ションに対して逆バイアスが掛かり、電源ラインに電流
が出力される。この電流は、デバイス200のVCC2
32にコンタクトするICソケットの信号ピンからデバ
イス200外部の電源ライン上に出力される。電源ライ
ン上に設けられた出力端子310で出力電圧を測定す
る。デバイス200とICソケットとのコンタクトに問
題がなければ、出力端子310で所定の出力電圧値が検
出される。このようにして、デバイス200が正しくバ
ーイン基板に装着されているか否かのコンタクトチェッ
クを行う。
The operation of the semiconductor test apparatus having such a configuration will be described. The device 200 to be tested is mounted on the IC socket of the burn-in board. Device driver 100
Is an IC corresponding to a contact check pin 221-1 which is a predetermined device pin for performing a contact check.
Apply voltage to the signal pins of the socket. If there is no problem with the contact between the burn-in board (IC socket) and the device 200, a voltage is applied to the device pin 221-1 which is a contact check pin, and the voltage is applied to the PN junction of the input protection circuit 210 of the device 200. On the other hand, a reverse bias is applied, and a current is output to the power supply line. This current is applied to VCC2 of device 200.
The signal is output from a signal pin of an IC socket contacting the IC 32 to a power supply line outside the device 200. The output voltage is measured at the output terminal 310 provided on the power supply line. If there is no problem with the contact between the device 200 and the IC socket, a predetermined output voltage value is detected at the output terminal 310. In this manner, a contact check is performed to determine whether the device 200 is correctly mounted on the burn-in board.

【0012】次に、半導体試験装置全体について説明す
る。図2は、本発明の一実施の形態である半導体試験装
置の構成図である。図1と同じものには同じ番号を付
し、説明は省略する。バーイン基板(図示せず)上に
は、n個のデバイスを装着するICソケットが各n個設
けられ、各ICソケット上にデバイス1(200a)、
デバイス2(200b)、…、デバイスnが装着されて
いる。各デバイスに接続するICソケットの信号ピン
は、対応するピンが同一ラインに接続しており、装置ド
ライバ100より出力された電圧は、全ICソケットの
同一ピン番号に一斉に印加される。装置ドライバ100
は、所望の信号ピンに接続するラインを選択して電圧を
印加する。各デバイスのVCCライン上には、電位を検
出できるようなコンタクト個所、例えばチェックピンが
設けられている。コンタクト個所は、バーイン基板上の
どこでもよい。例えば、電位測定を容易にするため、各
デバイスのVCCチェックピン、デバイス1 VCC、
デバイス2 VCC、…、デバイスn VCC、を近傍
にまとめて設けるようにしてもよい。
Next, the entire semiconductor test apparatus will be described. FIG. 2 is a configuration diagram of a semiconductor test apparatus according to an embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals, and description thereof is omitted. On a burn-in board (not shown), n IC sockets for mounting n devices are provided, and device 1 (200a),
Device 2 (200b),..., Device n is mounted. The signal pins of the IC socket connected to each device have the corresponding pins connected to the same line, and the voltage output from the device driver 100 is applied to the same pin number of all the IC sockets at once. Device driver 100
Selects a line connected to a desired signal pin and applies a voltage. On the VCC line of each device, a contact point such as a check pin is provided so that a potential can be detected. The contact point may be anywhere on the burn-in substrate. For example, to facilitate the potential measurement, the VCC check pin of each device, the device 1 VCC,
The device 2 VCC,..., The device n VCC may be collectively provided in the vicinity.

【0013】このような構成の半導体試験装置の動作に
ついて説明する。試験を行うデバイス1(200a)、
デバイス2(200b)、…、デバイスnをバーイン基
板のICソケットに装着する。装置ドライバ100は、
コンタクトチェックを行う信号ピンに接続するラインを
選択して電圧を印加する。コンタクトに問題がなけれ
ば、各ICソケットに装着されたデバイスの対応するデ
バイスピンに一斉に電圧が印加され、各デバイスのVC
Cが所定の電位になる。これを、VCCチェックピン、
デバイス1 VCC、デバイス2 VCC、…、デバイ
スn VCC、で測定する。コンタクトに問題がなけれ
ば、所定の電位が検出される。装置ドライバ100は、
各信号ピンに対し順次電圧を印加し、コンタクトチェッ
クを行う。
The operation of the semiconductor test apparatus having such a configuration will be described. Device 1 (200a) for testing,
The device 2 (200b),..., Device n is mounted on the IC socket of the burn-in board. The device driver 100
A line connected to a signal pin to be subjected to a contact check is selected and a voltage is applied. If there is no problem with the contact, a voltage is simultaneously applied to the corresponding device pin of the device mounted on each IC socket, and the VC of each device is
C becomes a predetermined potential. This is the VCC check pin,
Measured at device 1 VCC, device 2 VCC, ..., device n VCC. If there is no problem with the contact, a predetermined potential is detected. The device driver 100
A voltage is sequentially applied to each signal pin to perform a contact check.

【0014】上記説明のように、このような構成の半導
体試験装置では、コンタクトチェック用の特別なユニッ
トを必要とすることなく、コンタクトチェックを行うこ
とができる。このため、従来、コンタクトチェックを行
うことができなかったドライブユニットのみを備えたバ
ーイン装置において、実装されたデバイスのコンタクト
のチェックを行うことが可能となる。
As described above, in the semiconductor test apparatus having such a configuration, the contact check can be performed without requiring a special unit for the contact check. For this reason, in a burn-in device provided with only a drive unit that could not perform a contact check conventionally, it is possible to check a contact of a mounted device.

【0015】通常、半導体試験装置、特にエージング装
置に実装されるデバイスの数は多数個となるため、上記
説明のようにVCCチェックピンを設けた場合、ピン数
は膨大なものとなる。このため、チェックピンそれぞれ
の電位を測定する作業には、労力がかかってしまう。そ
こで、コンタクトチェックを容易にする実施の形態につ
いて説明する。図3は、本発明の他の実施の形態である
半導体試験装置のブロック図である。図1、2と同じも
のは同じ番号を付し、説明は省略する。本発明に係る半
導体試験装置は、各デバイス200毎、VCCライン上
に電流が流れたか否かにより状態が変化するコンタクト
表示手段320を設ける。上記説明のように、デバイス
200とICソケットとのコンタクトに問題がない場
合、装置ドライバ100の所定のデバイスピンへの電圧
印加により、デバイス200のVCCから電流が流れ
る。これが、コンタクト表示手段320に入力し、コン
タクト表示手段320の状態が変化する。このようにし
て、コンタクトチェックを行う。コンタクト表示手段3
20は、電流の有無により状態が変化することによっ
て、電流の有無を表示するもので、例えば、発光ダイオ
ード(以下、LEDとする)や、電流が流れることによ
り動きが生じるもの等がある。
Normally, the number of devices mounted on a semiconductor test apparatus, especially an aging apparatus, is large. Therefore, when the VCC check pins are provided as described above, the number of pins becomes enormous. Therefore, the work of measuring the potential of each check pin requires much labor. Therefore, an embodiment for facilitating the contact check will be described. FIG. 3 is a block diagram of a semiconductor test apparatus according to another embodiment of the present invention. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted. The semiconductor test apparatus according to the present invention includes, for each device 200, contact display means 320 whose state changes depending on whether or not a current flows on the VCC line. As described above, when there is no problem with the contact between the device 200 and the IC socket, a current flows from VCC of the device 200 by applying a voltage to a predetermined device pin of the device driver 100. This is input to the contact display means 320, and the state of the contact display means 320 changes. In this way, a contact check is performed. Contact display means 3
Reference numeral 20 indicates the presence or absence of a current by changing the state according to the presence or absence of a current. For example, there are a light emitting diode (hereinafter, referred to as an LED) and a device that moves when a current flows.

【0016】コンタクト表示手段として、LEDを設け
た場合について説明する。図4は、本発明の他の実施の
形態である半導体試験装置のLED部のブロック図であ
る。図1、2、3と同じものには同じ番号を付し、説明
は省略する。デバイス1(200a)のVCCライン上
に、LED321が設けられている。同様に、次のデバ
イスのVCCライン上にはLED322が設けられてお
り、以降、実装デバイスの個数分のLEDが各デバイス
のVCCライン上に設けられている。LED321、3
22は、VCCラインに電流が流れたときに点灯し、流
れていなければ消灯する。このため、LEDの点滅を目
視確認することで、デバイスとICソケットとのコンタ
クトチェックの結果を確認することができる。
A case where an LED is provided as the contact display means will be described. FIG. 4 is a block diagram of an LED section of a semiconductor test apparatus according to another embodiment of the present invention. 1, 2, and 3 are denoted by the same reference numerals, and description thereof is omitted. The LED 321 is provided on the VCC line of the device 1 (200a). Similarly, an LED 322 is provided on the VCC line of the next device, and thereafter, LEDs for the number of mounted devices are provided on the VCC line of each device. LED 321, 3
Reference numeral 22 turns on when a current flows through the VCC line, and turns off when no current flows. Therefore, by visually checking the blinking of the LED, the result of the contact check between the device and the IC socket can be confirmed.

【0017】次に、上記説明のLEDを備えた半導体試
験装置におけるコンタクトチェック方法について説明す
る。図5は、本発明の他の実施の形態である半導体試験
装置におけるコンタクトチェック手順のフローチャート
である。コンタクトチェックが開始されると(S1
1)、コンタクトチェックをしたいデバイスピンが設定
され、装置ドライバにより選択されたデバイスピンに電
圧が印加される(S12)。装置ドライバにより、装着
されたデバイスすべてのデバイスピンに対して電圧が印
加され、コンタクトが正常なデバイスに対応して設けら
れたLEDが点灯する。目視により、デバイスが装着さ
れたデバイス実装個数分のLEDが点灯しているかをチ
ェックする(S13)。LEDが点灯していれば、対応
するデバイスのコンタクトには問題がなく、次処理S1
5へ処理を進める。LEDが点灯しなかった場合、その
デバイスのチェックを行う(S14)。LEDが点灯し
ないのは、デバイスピンとICソケットとのピンコンタ
クトがNGであるということであるので、そのチェック
を行う。所定のピンのチェックが完了したら、全ピンの
コンタクトチェックが終了したかどうかを調べる(S1
5)。終了していない場合、次のピンを選択し、S12
からの処理を繰り返す。全ピン終了していたら、コンタ
クトチェック処理を終了する(S16)。
Next, a description will be given of a contact check method in a semiconductor test apparatus provided with the LED described above. FIG. 5 is a flowchart of a contact check procedure in a semiconductor test apparatus according to another embodiment of the present invention. When the contact check is started (S1
1) A device pin to be checked for contact is set, and a voltage is applied to the device pin selected by the device driver (S12). A voltage is applied to all the device pins of the mounted device by the device driver, and an LED provided corresponding to a device having a normal contact is turned on. It is visually checked whether or not the LEDs for the number of mounted devices to which the devices are mounted are turned on (S13). If the LED is lit, there is no problem with the contact of the corresponding device, and the next process S1
The process proceeds to 5. If the LED does not light, the device is checked (S14). If the LED does not light, it means that the pin contact between the device pin and the IC socket is NG, so that check is made. When the check of the predetermined pins is completed, it is checked whether the contact check of all the pins is completed (S1).
5). If not completed, the next pin is selected and S12
Is repeated. If all the pins have been completed, the contact check processing ends (S16).

【0018】上記説明のように、デバイスとICソケッ
トとのコンタクトチェックの結果を発光ダイオードの点
滅で目視確認することができるため、コンタクトチェッ
クをさらに容易にすることができる。特に、多数のデバ
イスを一括してチェックするような場合に効果的であ
る。
As described above, the result of the contact check between the device and the IC socket can be visually checked by blinking the light emitting diode, so that the contact check can be further facilitated. This is particularly effective when a large number of devices are checked at once.

【0019】[0019]

【発明の効果】以上説明したように本発明では、検査を
行うデバイスを装着し、コンタクトチェックしたい所定
のICソケットの信号ピンに電圧を印加する。デバイス
は、一般に入力保護用のダイオードを備えており、コン
タクトに問題がなければ、デバイスに電圧が印加され、
印加された電圧に応じて電源ピンに所定の電流が流れ
る。そこで、電源ピンに流れる電流または電源ピンの電
位、あるいはその両方を検出することにより、コンタク
トに問題がないかをチェックする。このように、ISV
M等、コンタクトチェックのための装置を必要とするこ
となく、コンタクトチェックを行うことができる。この
ため、従来、コンタクトチェックを行うことができなか
ったドライブユニットのみを備えたデバイスのエージン
グ装置、例えば、バーイン装置において、実装されたデ
バイスのコンタクトのチェックを行うことが可能とな
る。もちろん、バーイン装置のみに限定されず、その他
のドライバユニットのみを有する半導体試験装置におい
て、デバイスのコンタクトチェックを行うことを可能に
する。
As described above, according to the present invention, a device to be inspected is mounted, and a voltage is applied to a signal pin of a predetermined IC socket to be contact-checked. The device generally has a diode for input protection, and if there is no problem with the contacts, the voltage is applied to the device,
A predetermined current flows through the power supply pin according to the applied voltage. Therefore, by detecting the current flowing through the power supply pin and / or the potential of the power supply pin, it is checked whether there is any problem in the contact. Thus, ISV
The contact check can be performed without requiring a device for contact check such as M. For this reason, it becomes possible to check the contact of the mounted device in an aging device of a device including only a drive unit which cannot perform a contact check conventionally, for example, a burn-in device. Of course, the present invention is not limited to the burn-in device, and enables a device contact check to be performed in a semiconductor test device having only other driver units.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である半導体試験装置の
ブロック図である。
FIG. 1 is a block diagram of a semiconductor test apparatus according to an embodiment of the present invention.

【図2】本発明の一実施の形態である半導体試験装置の
構成図である。
FIG. 2 is a configuration diagram of a semiconductor test apparatus according to an embodiment of the present invention.

【図3】本発明の他の実施の形態である半導体試験装置
のブロック図である。
FIG. 3 is a block diagram of a semiconductor test apparatus according to another embodiment of the present invention.

【図4】本発明の他の実施の形態である半導体試験装置
の発光ダイオード部のブロック図である。
FIG. 4 is a block diagram of a light emitting diode unit of a semiconductor test device according to another embodiment of the present invention.

【図5】本発明の他の実施の形態である半導体試験装置
におけるコンタクトチェック手順のフローチャートであ
る。
FIG. 5 is a flowchart of a contact check procedure in a semiconductor test apparatus according to another embodiment of the present invention.

【図6】ダイナミックバーイン装置の概観図である。FIG. 6 is a schematic view of a dynamic burn-in device.

【図7】バーイン基板の構成図である。FIG. 7 is a configuration diagram of a burn-in substrate.

【符号の説明】[Explanation of symbols]

100…装置ドライバ、200…デバイス、210…入
力保護回路、221−1…被コンタクトチェックピン
(デバイスピン)、221−n…デバイスピン、231
…グランド(GND)、232…電源ピン(VCC)、
310…出力端子
100: Device driver, 200: Device, 210: Input protection circuit, 221-1: Contact check pin (device pin), 221-n: Device pin, 231
... ground (GND), 232 ... power supply pin (VCC),
310 ... output terminal

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 入力保護ダイオードを備えた半導体デバ
イスをICソケットに装着し前記半導体デバイスの試験
を行う半導体試験装置において、 前記被試験半導体デバイスの所定のデバイスピンとコン
タクトする前記ICソケットの信号ピンに電圧を印加す
る電圧印加手段と、 前記電圧印加手段により印加された電圧に応じて前記半
導体デバイスの電源ピンに流れる電流または電源ピンの
電位、あるいは電流及び電位を検出するコンタクト検出
手段と、 を備えたことを特徴とする半導体試験装置。
1. A semiconductor test apparatus for testing a semiconductor device by mounting a semiconductor device having an input protection diode in an IC socket, wherein a signal pin of the IC socket that contacts a predetermined device pin of the semiconductor device under test. Voltage applying means for applying a voltage, and contact detecting means for detecting a current flowing to a power supply pin of the semiconductor device or a potential of the power supply pin, or a current and a potential according to the voltage applied by the voltage applying means. A semiconductor test apparatus.
【請求項2】 前記電圧印加手段は、前記半導体試験装
置に実装された全ての半導体デバイスについての前記所
定のデバイスピンに対応するICソケットの信号ピンに
対して一斉に電圧を印加することを特徴とする請求項1
記載の半導体試験装置。
2. The semiconductor device according to claim 1, wherein the voltage applying means applies a voltage to signal pins of an IC socket corresponding to the predetermined device pins of all the semiconductor devices mounted on the semiconductor test apparatus. Claim 1
The semiconductor test apparatus according to the above.
【請求項3】 前記電圧印加手段は、前記ICソケット
に設けられた複数の信号ピンから電圧を印加する信号ピ
ンを選択することを特徴とする請求項1記載の半導体試
験装置。
3. The semiconductor test apparatus according to claim 1, wherein said voltage applying means selects a signal pin to which a voltage is applied from a plurality of signal pins provided on said IC socket.
【請求項4】 前記コンタクト検出手段は、前記半導体
デバイスの電源ピンにコンタクトするICソケットの電
源ピンに接続する電源ライン上の所定の位置にプロービ
ング可能なコンタクト個所を設けたことを特徴とする請
求項1記載の半導体試験装置。
4. The semiconductor device according to claim 1, wherein said contact detection means has a probing contact point at a predetermined position on a power supply line connected to a power supply pin of an IC socket which contacts a power supply pin of said semiconductor device. Item 2. A semiconductor test apparatus according to item 1.
【請求項5】 前記コンタクト検出手段は、前記半導体
デバイスの電源ピンにコンタクトするICソケットの電
源ピンに接続する電源ライン上の所定の位置に電流が流
れたか否かにより状態が変化するコンタクト表示手段を
設けたことを特徴とする請求項1記載の半導体試験装
置。
5. The contact display means, wherein a state changes depending on whether or not a current has flowed to a predetermined position on a power supply line connected to a power supply pin of an IC socket contacting a power supply pin of the semiconductor device. The semiconductor test apparatus according to claim 1, further comprising:
【請求項6】 前記コンタクト表示手段は、正常コンタ
クト時に点灯する発光ダイオードであることを特徴とす
る請求項5記載の半導体試験装置。
6. The semiconductor test apparatus according to claim 5, wherein said contact display means is a light emitting diode which lights up at the time of normal contact.
JP11192067A 1999-07-06 1999-07-06 Semi-conductor testing device Pending JP2001021611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11192067A JP2001021611A (en) 1999-07-06 1999-07-06 Semi-conductor testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11192067A JP2001021611A (en) 1999-07-06 1999-07-06 Semi-conductor testing device

Publications (1)

Publication Number Publication Date
JP2001021611A true JP2001021611A (en) 2001-01-26

Family

ID=16285085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11192067A Pending JP2001021611A (en) 1999-07-06 1999-07-06 Semi-conductor testing device

Country Status (1)

Country Link
JP (1) JP2001021611A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031179A (en) * 2007-07-30 2009-02-12 Nec Electronics Corp Mounting test evaluation device and mounting test evaluation method
TWI623357B (en) * 2015-06-26 2018-05-11 東京威力科創股份有限公司 Apparatus for fluid delivery
CN113625148A (en) * 2020-05-06 2021-11-09 天芯互联科技有限公司 Chip aging detection method, system, equipment and computer storage medium

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009031179A (en) * 2007-07-30 2009-02-12 Nec Electronics Corp Mounting test evaluation device and mounting test evaluation method
TWI623357B (en) * 2015-06-26 2018-05-11 東京威力科創股份有限公司 Apparatus for fluid delivery
CN113625148A (en) * 2020-05-06 2021-11-09 天芯互联科技有限公司 Chip aging detection method, system, equipment and computer storage medium

Similar Documents

Publication Publication Date Title
US11187747B2 (en) Inspection system and malfunction analysis/prediction method for inspection system
JP2664429B2 (en) Circuit board inspection apparatus and method
US7479793B2 (en) Apparatus for testing semiconductor test system and method thereof
CN1851488A (en) Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements
KR20070056147A (en) Inspection method and inspection equipment
US6549025B1 (en) System and method for thermal testing of circuit boards using thermal films
US6429677B1 (en) Method and apparatus for characterization of gate dielectrics
JP2001021611A (en) Semi-conductor testing device
KR100988610B1 (en) Tester and method for inspecting open/short of semiconductor chip
JP2007315789A (en) Semiconductor integrated circuit and its mounting inspection method
US6541992B2 (en) Apparatus and method for continuity testing of pogo pins in a probe
JP3194040B2 (en) IC module
JP2006189340A (en) Inspection system and inspection method for semiconductor device
JP2007333387A (en) Semiconductor inspection system
KR100505661B1 (en) System for semiconductor test and method for operating the same
JPH04315068A (en) Apparatus for inspecting printed circuit board
KR101144638B1 (en) Method for testing the organic electroluminescent device
JP2591453B2 (en) Burn-in board inspection apparatus and burn-in board inspection method
KR100265854B1 (en) A device and a method for estimating electrical characteristic of wafer
KR100701374B1 (en) Method for iddq failure analysis of semiconductor device
KR970022342A (en) Test device of semiconductor device
JP4062424B2 (en) Memory test system and memory test method
CN110888031A (en) Wafer probe card integrated with light source facing side of tested device and manufacturing method
CN113687219A (en) On-line detection method of test board
KR19990048279A (en) Leakage current inspection method and device by voltage measurement