JP3194040B2 - IC module - Google Patents

IC module

Info

Publication number
JP3194040B2
JP3194040B2 JP10752492A JP10752492A JP3194040B2 JP 3194040 B2 JP3194040 B2 JP 3194040B2 JP 10752492 A JP10752492 A JP 10752492A JP 10752492 A JP10752492 A JP 10752492A JP 3194040 B2 JP3194040 B2 JP 3194040B2
Authority
JP
Japan
Prior art keywords
terminal
chip
electrode
module
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10752492A
Other languages
Japanese (ja)
Other versions
JPH05302951A (en
Inventor
浩一 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP10752492A priority Critical patent/JP3194040B2/en
Publication of JPH05302951A publication Critical patent/JPH05302951A/en
Application granted granted Critical
Publication of JP3194040B2 publication Critical patent/JP3194040B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ICチップが複数個搭
載されたICモジュールにおいて、ICチップの電極と
モジュールの配線との接続状態の検査を容易にしたIC
モジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC module in which a plurality of IC chips are mounted, and an IC for easily inspecting a connection state between electrodes of the IC chip and wiring of the module.
About the module.

【0002】[0002]

【従来の技術】図4は従来のICモジュールの配線を示
す回路図である。即ち、複数個のICチップ11
2 、13 が搭載され、各ICチップ11 、12 、13
の入力電極及び出力電極はそれぞれ対応した共通のバス
ラインでモジュール外部接続用入力端子及びモジュール
外部接続用出力端子2に配線される。前記各ICチップ
1、12 、13 の電源電極は共通のバスラインでモジ
ュール外部接続用電源端子3に配線される。前記各IC
チップ11 、12 、13 の接地電極は共通のバスライン
でモジュール外部接続用接地端子4に配線される。前記
各ICチップ11 、12 、13 のチップセレクト電極は
それぞれ個別にモジュール外部接続用チップセレクト端
子5に配線される。
2. Description of the Related Art FIG. 4 is a circuit diagram showing wiring of a conventional IC module. That is, a plurality of IC chips 11 ,
1 2, 1 3 is mounted, the IC chip 1 1, 1 2, 1 3
Are connected to the module external connection input terminal and the module external connection output terminal 2 by corresponding common bus lines. Wherein each IC chip 1 1, 1 2, 1 3 of the power supply electrodes are wired to the module external connection power supply terminal 3 by a common bus line. Each IC
The ground electrode of the chip 1 1, 1 2, 1 3 are wired to the module an external ground connection terminal 4 by a common bus line. Wherein each IC chip 1 1, 1 2, 1 3 of the chip select electrodes each of which is wired to the module external connection chip select terminal 5 separately.

【0003】このようなICモジュールにおいては、各
ICチップ11 、12 、13 の各電極と各配線との接続
状態と、各ICチップ11 、12 、13 の機能とを検査
する必要があるが、従来のICモジュールでは、各IC
チップ11 、12 、13 の入力電極、出力電極、電源電
極、接地電極がそれぞれ共通のバスラインを介して各端
子2,3,4に接続されているため、接続検査を機能検
査と別個に行なうことができなかった。そのため、機能
検査を行うことにより、接続状態も同時に検査してい
た。
[0003] In such an IC module, testing the IC chip 1 1, 1 and 2, 1 3 each electrode of the connection between the wiring and the function of each IC chip 1 1, 1 2, 1 3 However, in the conventional IC module, each IC
Chip 1 1, 1 2, 1 3 of the input electrode, the output electrode, the power supply electrode, since the ground electrode is connected to the terminals 2, 3 and 4 via a common bus line, respectively, the connection test and function test It could not be done separately. Therefore, by performing a function test, the connection state is also checked at the same time.

【0004】機能検査は、高温等の環境条件下におい
て、電源端子3と接地端子4にそれぞれ対応して電源と
接地電位を接続し、かつチップセレクト端子5に順次選
択信号を加えることにより、各ICチップ11 、12
3 を順次選択し、この各選択状態において、数10時
間にわたって入力端子2から入力信号を加えると共に出
力端子2からの出力信号を調べることにより、各ICチ
ップ11 、12 、13 の機能を検査する。
The function test is performed by connecting a power supply and a ground potential corresponding to the power supply terminal 3 and the ground terminal 4, respectively, and sequentially applying a selection signal to the chip select terminal 5 under environmental conditions such as high temperature. IC chips 1 1 , 1 2 ,
1 3 sequentially selects, in this each selected state, by examining the output signal from the output terminal 2 together with the addition of the input signal from the input terminal 2 for several 10 hours, the IC chip 1 1, 1 2, 1 3 Check functionality.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、機能検
査の結果発生する不良は各チップ11 、12 、13 の各
電極とモジュールの各配線との接続不良による場合が非
常に多かった。不良が発生すると、不良チップを取り替
えて、再度数10時間を要する機能検査を行わなければ
ならず、さらに不良が発生した場合にはこの機能検査を
繰り返すこととなり、全体として検査に長時間を要する
欠点があった。
[SUMMARY OF THE INVENTION However, the failure to results generated in the function test case of connection failure between the wiring of the chip 1 1, 1 2, 1 3 each electrode and modules was very large. When a defect occurs, a defective chip must be replaced and a function test requiring several tens of hours must be performed again. When a defect occurs, the function test is repeated, and a long time is required for the test as a whole. There were drawbacks.

【0006】本発明は上記の実情に鑑みてなされたもの
で、発生の多い接続不良を短時間で検出する接続検査を
機能検査に先立って別個に行なえるようにし、長時間を
要する機能検査の回数を減少して、全体検査を短時間に
行うことができるICモジュールを提供することを目的
とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and enables a connection test for detecting a connection failure that frequently occurs in a short time before a function test. An object of the present invention is to provide an IC module capable of reducing the number of times and performing an overall inspection in a short time.

【0007】[0007]

【課題を解決するための手段】本発明は上記課題を解決
するために、入力電極及び出力電極と電源電極及び接地
電極間に保護ダイオードが設けられたICチップが複数
個搭載され、各ICチップの入力電極及び出力電極をそ
れぞれ共通のバスラインでモジュール外部接続用入力端
子及びモジュール外部接続用出力端子に配線したICモ
ジュールにおいて、各ICチップの前記電源電極もしく
は前記接地電極をそれぞれ対応するモジュール外部接続
用電源端子もしくはモジュール外部接続用接地端子に個
別に配線したことを特徴とするものである。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention comprises a plurality of IC chips provided with a protection diode between input and output electrodes, a power supply electrode and a ground electrode. In the IC module in which the input electrode and the output electrode are wired to the input terminal for module external connection and the output terminal for module external connection by a common bus line, respectively, the power supply electrode or the ground electrode of each IC chip corresponds to the module external connection. The power supply terminal for connection or the ground terminal for external connection of the module is individually wired.

【0008】[0008]

【作用】本発明は、複数個搭載された入力電極及び出力
電極と電源電極及び接地電極間に保護ダイオードが設け
られたICチップの電源電極もしくは接地電極をそれぞ
れ対応するモジュール外部接続用電源端子もしくはモジ
ュール外部接続用接地端子に個別に配線することによ
り、発生の多い接続不良を短時間で検出する接続検査を
機能検査に先立って別個に行えるようになり、長時間を
要する機能検査の回数を減少して、全体として検査を短
時間に行うことができる。
The present invention relates to a power supply terminal for module external connection or a power supply terminal for a module external connection in which a plurality of input and output electrodes are mounted, and a power supply electrode or a ground electrode of an IC chip provided with a protection diode between a power supply electrode and a ground electrode. By separately wiring to the module external connection ground terminal, a connection test that detects frequently occurring connection failures in a short time can be performed separately before a function test, reducing the number of time-consuming function tests. Thus, the inspection can be performed as a whole in a short time.

【0009】[0009]

【実施例】以下図面を参照して本発明の実施例を詳細に
説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0010】図1は本発明の一実施例に係るICモジュ
ールの配線を示す回路図である。すなわち、複数個のI
Cチップ111 、112 、113 が搭載され、各ICチ
ップ111 、112 、113 の入力電極及び出力電極は
共通のバスラインでモジュール外部接続用入力端子及び
モジュール外部接続用出力端子12に配線される。前記
各ICチップ111 、112 、113 の電源電極はそれ
ぞれ個別にモジュール外部接続用電源端子131 、13
2 、133 に配線される。前記各ICチップ111 、1
2 、113 の接地電極は共通のバスラインでモジュー
ル外部接続用接地端子14に配線される。前記各ICチ
ップ111 、112 、113 のチップセレクト電極はそ
れぞれ個別でモジュール外部接続用チップセレクト端子
15に配線される。
FIG. 1 is a circuit diagram showing wiring of an IC module according to one embodiment of the present invention. That is, a plurality of I
The C chips 11 1 , 11 2 , and 11 3 are mounted, and the input electrodes and output electrodes of each of the IC chips 11 1 , 11 2 , and 11 3 are common bus lines, and are input terminals for module external connection and output terminals for module external connection. 12 is wired. The power supply electrodes of the IC chips 11 1 , 11 2 , 11 3 are individually connected to the power supply terminals 13 1 , 13
Wired to 2, 13 3. Each of the IC chips 11 1 , 1
1 2, 11 3 of the ground electrode is wired to the module an external ground connection terminal 14 by a common bus line. The chip select electrodes of the IC chips 11 1 , 11 2 and 11 3 are individually wired to the module external connection chip select terminal 15.

【0011】前記モジュール外部接続用入力端子及びモ
ジュール外部接続用出力端子12,モジュール外部接続
用チップセレクト端子15は、図2に示すように、各I
Cチップ111 、112 、113 の内部において、モジ
ュール外部接続用電源端子131 、132 、133 およ
びモジュール外部接続用接地端子14に対してダイオー
ドD1,D2を介して接続されている。各ICチップ1
1 、112 、113内部のダイオードD1,D2より
なる回路は通常のCMOS IC等で入力保護回路とし
て一般に使用されており、出力側についてもダイオード
D1,D2よりなる回路と等価な回路が使用されてい
る。このICモジュールにおける接続検査は、機能検査
に先立って以下の方法により行なわれる。
As shown in FIG. 2, the input terminal for module external connection and the output terminal 12 for module external connection, and the chip select terminal 15 for module external connection
Inside the C chips 11 1 , 11 2 , 11 3 , the power supply terminals 13 1 , 13 2 , 13 3 for module external connection and the ground terminal 14 for module external connection are connected via diodes D 1, D 2. . Each IC chip 1
1 1, 11 2, 11 3 internal diodes D1, circuit composed of D2 is commonly used as an input protection circuit in a conventional CMOS IC or the like, consisting of diodes D1, D2 also output circuit equivalent circuit It is used. The connection test in this IC module is performed by the following method prior to the function test.

【0012】即ち、ICチップ111 の入力電極及び出
力電極、電源電極、接地電極、チップセレクト電極の接
続を確認するためには、ICチップ111 のモジュール
外部接続用電源端子131 のみを接地電位に接続し、他
のICチップ112 、113のモジュール外部接続用電
源端子132 、133 には電源電圧、例えばVCC=5V
を印加する。
Namely, the input and output electrodes, the power supply electrodes of the IC chip 11 1, to confirm the connection of the ground electrode, the chip select electrode, the IC chip 11 first module for external connection power supply terminal 13 1 only ground And a power supply voltage, for example, V CC = 5V, to power supply terminals 13 2 , 13 3 for module external connection of the other IC chips 11 2 , 11 3.
Is applied.

【0013】次に、各モジュール外部接続用入力端子及
びモジュール外部接続用出力端子12、モジュール外部
接続用接地端子14、モジュール外部接続用チップセレ
クト端子15に対し、順次例えば100mV程度の電圧
を印加し、それぞれの入力端子及び出力端子12、接地
端子14、チップセレクト端子15で電流を測定する。
ここで、入力端子及び出力端子12、チップセレクト端
子15でダイオードD1の順方向特性における規定の電
流、接地端子14でダイオードD1,D2の順方向特性
における規定の電流が測定されれば、ICチップ111
の入力電極及び出力電極、電源電極、接地電極、チップ
セレクト電極がそれぞれ正しく接続されていることが確
認でき、また規定の電流が測定されない箇所があれば、
そこに該当する電極とその対応した配線との接続が不良
となっていることが確認できる。さらに、入力端子及び
出力端子12、接地端子14、チップセレクト端子15
に規定の電流が流れることが測定されなければ、ICチ
ップ111 の電源電極とその対応した配線との接続が不
良となっていることが確認できる。この場合、それぞれ
の入力端子及び出力端子12、接地端子14、チップセ
レクト端子15において、必要に応じて抵抗を入れて測
定してもよい。同様にして、他のICチップ112 、1
3 の接続検査に関しても、ICチップ111 の接続検
査と同じ手順により行うことができる。
Next, a voltage of, for example, about 100 mV is sequentially applied to each module external connection input terminal and module external connection output terminal 12, module external connection ground terminal 14, and module external connection chip select terminal 15. The current is measured at each of the input and output terminals 12, the ground terminal 14, and the chip select terminal 15.
Here, if the specified current in the forward characteristics of the diode D1 is measured at the input and output terminals 12 and the chip select terminal 15, and the specified current in the forward characteristics of the diodes D1 and D2 is measured at the ground terminal 14, the IC chip 11 1
Input electrode and output electrode, power supply electrode, ground electrode, chip select electrode can be confirmed that each is correctly connected, and if there is a place where the specified current is not measured,
It can be confirmed that the connection between the corresponding electrode and the corresponding wiring is defective. Further, an input terminal and an output terminal 12, a ground terminal 14, a chip select terminal 15
Provisions to be determined that the current flows in the connection of the power supply electrodes of the IC chip 11 1 and its corresponding wiring it can be confirmed that has become defective. In this case, the input and output terminals 12, the ground terminal 14, and the chip select terminal 15 may be measured by inserting a resistance as necessary. Similarly, the other IC chips 11 2 , 1
Also with respect to one third connection test can be carried out by the same procedure as the connection test IC chip 11 1.

【0014】このような接続検査は、各ICチップ11
1 、112 、113 の各電極の各配線との接続状態を電
気的に短時間のうちに確認できるものであり、このとき
接続不良があったときにはその接続不良が生じているI
CチップをICモジュールから除去して別のICチップ
を接続させ(リペア)、再度接続状態の検査を行い、全
てのICチップが接続不良のない状態にて次の機能検査
をする。
Such a connection test is performed on each IC chip 11
The connection state of each of the electrodes 1 , 1 1 2 and 1 1 3 with each wiring can be electrically confirmed within a short period of time. If there is a connection failure at this time, I
The C chip is removed from the IC module, another IC chip is connected (repair), the connection state is checked again, and the next function test is performed in a state where all the IC chips have no connection failure.

【0015】機能検査は、高温等の環境条件において、
電源端子131 、132 、133 と接地端子14にそれ
ぞれ電源と接地電位を接続し、かつチップセレクト端子
15に順次選択信号を加えることにより、各ICチップ
111 、112 、113 を順次選択し、この各選択状態
において、数10時間にわたって入力端子12から入力
信号を加えると共に出力端子12からの出力信号を調べ
ることにより、各ICチップ111 、112 、113
機能を検査する。
The function test is performed under environmental conditions such as high temperature.
By connecting a power supply and a ground potential to the power terminals 13 1 , 13 2 , and 13 3 and the ground terminal 14 and applying a selection signal to the chip select terminal 15 sequentially, each IC chip 11 1 , 11 2 , 11 3 is connected. The function of each IC chip 11 1 , 11 2 , 11 3 is inspected by sequentially selecting and in each selected state applying an input signal from the input terminal 12 for several tens of hours and checking an output signal from the output terminal 12. I do.

【0016】以上のように、機能検査は長い時間を要す
るが、ICチップの機能不良よりはるかに多い接続不良
を予め接続検査により短時間の内に除去した状態で機能
検査を行うことにより、全体として検査を短時間に行な
うことができる。
As described above, although the function test requires a long time, the function test is performed in a state where connection failures, which are far more than the function failures of the IC chip, are removed in a short time by the connection test in advance. Inspection can be performed in a short time.

【0017】尚、ICチップとしては、マスクROM,
EPROM,EEPROM,ASIC等のメモリチッ
プ、もしくはLCD等を駆動させるためのドライバチッ
プ等がある。
The IC chip includes a mask ROM,
There is a memory chip such as an EPROM, an EEPROM, an ASIC, or a driver chip for driving an LCD or the like.

【0018】図3は本発明の他の実施例に係るICモジ
ュールの配線を示す回路図である。すなわち、複数個の
ICチップ111 、112 、113 が搭載され、各IC
チップ111 、112 、113 の入力電極及び出力電極
は共通のバスラインでモジュール外部接続用入力端子及
びモジュール外部接続用出力端子12に配線される。前
記各ICチップ111 、112 、113 の電源電極は共
通のバスラインでモジュール外部接続用電源端子13に
配線される。前記各ICチップ111 、112、11 3 の接
地電極はそれぞれ個別でモジュール外部接続用接地端子
141 、142 、143 に配線される。前記各ICチッ
プ111 、112 、113 のチップセレクト電極はそれ
ぞれ個別でモジュール外部接続用チップセレクト端子1
5に配線される。このICモジュールにおける接続検査
は、機能検査に先立って以下の方法により行なわれる。
FIG. 3 is a circuit diagram showing wiring of an IC module according to another embodiment of the present invention. That is, a plurality of IC chips 11 1 , 11 2 , 11 3 are mounted, and each IC chip
The input and output electrodes of the chips 11 1 , 11 2 and 11 3 are wired to the input terminal for module external connection and the output terminal 12 for module external connection by a common bus line. The power supply electrodes of the IC chips 11 1 , 11 2 , and 11 3 are wired to the module external connection power supply terminal 13 by a common bus line. The ground electrodes of the IC chips 11 1 , 11 2 , 11 3 are individually wired to the module external connection ground terminals 14 1 , 14 2 , 14 3 . The chip select electrodes of the IC chips 11 1 , 11 2 , and 11 3 are individually provided as chip select terminals 1 for module external connection.
5 is wired. The connection test in this IC module is performed by the following method prior to the function test.

【0019】即ち、ICチップ111 の入力電極及び出
力電極、電源電極、接地電極、チップセレクト電極の接
続を確認するためには、ICチップ111 のモジュール
外部接続用接地端子141 のみに100mV程度の電圧
を印加し、他のICチップ112 、113 のモジュール
外部接続用接地端子142 、143 は接地する。
[0019] That is, IC chip 11 of the input electrodes and output electrodes, the power supply electrodes in order to check the connection of the ground electrode, the chip select electrodes, IC chip 11 first module 100mV only external connection ground terminal 14 1 the degree of voltage is applied, the other IC chip 11 2, 11 3 of the module external connection ground terminal 14 2, 14 3 is grounded.

【0020】次に、各モジュール外部接続用入力端子及
びモジュール外部接続用出力端子12、モジュール外部
接続用電源端子13、モジュール外部接続用チップセレ
クト端子15に対し、順次接地し、それぞれの入力端子
及び出力端子12、電源端子13、チップセレクト端子
15で電流を測定する。ここで、入力端子及び出力端子
12、チップセレクト端子15でダイオードD2の順方
向特性における規定の電流、電源端子13でダイオード
D1,D2の順方向特性における規定の電流が測定され
れば、ICチップ111 の入力電極及び出力電極、電源
電極、接地電極、チップセレクト電極がそれぞれ正しく
接続されていることが確認でき、また規定の電流が測定
されない箇所があれば、そこに該当する電極とその対応
した配線との接続が不良となっていることが確認でき
る。さらに、入力端子及び出力端子12、電源端子1
3、チップセレクト端子15に規定の電流が流れること
が測定されなければ、ICチップ111 の接地電極とそ
の対応した配線との接続が不良となっていることが確認
できる。この場合、それぞれの入力端子及び出力端子1
2、電源端子13、チップセレクト端子15において、
必要に応じて抵抗を入れて電流計にて測定してもよい。
同様にして、他のICチップ112 、113 の接続検査
に関しても、ICチップ111 の接続検査と同じ手順に
より行うことができる。
Next, the module external connection input terminal and module external connection output terminal 12, the module external connection power supply terminal 13, and the module external connection chip select terminal 15 are sequentially grounded. The current is measured at the output terminal 12, the power supply terminal 13, and the chip select terminal 15. Here, if the specified current in the forward characteristics of the diode D2 is measured at the input and output terminals 12 and the chip select terminal 15, and the specified current in the forward characteristics of the diodes D1 and D2 is measured at the power supply terminal 13, the IC chip 11 of the input electrodes and output electrodes, the power supply electrodes, a ground electrode, it is confirmed that the chip select electrode is properly connected, and, if you have locations specified current is not measured, the electrode and its corresponding corresponding thereto It can be confirmed that the connection with the formed wiring is defective. Furthermore, an input terminal and an output terminal 12, a power supply terminal 1
3, to be measured may flow current provision to the chip select terminal 15, connection of the IC chip 11 1 of the ground electrode and its corresponding wiring it can be confirmed that has become defective. In this case, each input terminal and output terminal 1
2, the power supply terminal 13, the chip select terminal 15,
If necessary, a resistor may be inserted and measurement may be performed with an ammeter.
Similarly, the connection inspection of the other IC chips 11 2 and 11 3 can be performed in the same procedure as the connection inspection of the IC chip 11 1 .

【0021】[0021]

【発明の効果】以上述べたように本発明によれば、複数
個搭載された入力電極及び出力電極と電源電極及び接地
電極間に保護ダイオードが設けられたICチップの電源
電極もしくは接地電極をそれぞれ対応するモジュール外
部接続用電源端子もしくはモジュール外部接続用接地端
子に個別に配線することにより、発生の多い接続不良を
短時間で検出する接続検査を機能検査に先立って別個に
行えるようになり、長時間を要する機能検査の回数を減
少して、全体として検査を短時間に行うことができる。
As described above, according to the present invention, a power supply electrode or a ground electrode of an IC chip provided with a protective diode between a plurality of mounted input and output electrodes and a power supply electrode and a ground electrode is respectively provided. By individually wiring to the corresponding power supply terminal for module external connection or the ground terminal for module external connection, it is possible to perform a connection test to detect frequently occurring connection failures in a short time prior to the function test. By reducing the number of time-consuming functional tests, the tests can be performed in a short time as a whole.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【図2】本発明に係るICチップ内部の一例を示す回路
図である。
FIG. 2 is a circuit diagram showing an example of the inside of an IC chip according to the present invention.

【図3】本発明の他の実施例を示す回路図である。FIG. 3 is a circuit diagram showing another embodiment of the present invention.

【図4】従来のICモジュールを示す回路図である。FIG. 4 is a circuit diagram showing a conventional IC module.

【符号の説明】[Explanation of symbols]

111 、112 、113 …ICチップ、12…モジュー
ル外部接続用入力端子及びモジュール外部接続用出力端
子、13、131 、132 、133 …モジュール外部接
続用電源端子、14、141 、142 、143 …モジュ
ール外部接続用接地端子、15…モジュール外部接続用
チップセレクト端子。
11 1 , 11 2 , 11 3 ... IC chip, 12 ... Module external connection input terminal and module external connection output terminal, 13, 13 1 , 13 2 , 13 3 ... Module external connection power supply terminal, 14, 14 1 , 14 2 , 14 3 ... Ground terminal for module external connection, 15... Chip select terminal for module external connection.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力電極及び出力電極と電源電極及び接
地電極間に保護ダイオードが設けられたICチップが複
数個搭載され、各ICチップの入力電極及び出力電極を
それぞれ共通のバスラインでモジュール外部接続用入力
端子及びモジュール外部接続用出力端子に配線したIC
モジュールにおいて、 各ICチップの前記電源電極もしくは前記接地電極をそ
れぞれ対応するモジュール外部接続用電源端子もしくは
モジュール外部接続用接地端子に個別に配線したことを
特徴とするICモジュール。
A plurality of IC chips each having a protection diode provided between an input electrode and an output electrode and a power supply electrode and a ground electrode are mounted, and the input electrode and the output electrode of each IC chip are externally connected to a common bus line. IC wired to input terminal for connection and output terminal for module external connection
In the module, the power supply electrode or the ground electrode of each IC chip is individually wired to a corresponding module external connection power supply terminal or module external connection ground terminal.
JP10752492A 1992-04-27 1992-04-27 IC module Expired - Fee Related JP3194040B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10752492A JP3194040B2 (en) 1992-04-27 1992-04-27 IC module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10752492A JP3194040B2 (en) 1992-04-27 1992-04-27 IC module

Publications (2)

Publication Number Publication Date
JPH05302951A JPH05302951A (en) 1993-11-16
JP3194040B2 true JP3194040B2 (en) 2001-07-30

Family

ID=14461381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10752492A Expired - Fee Related JP3194040B2 (en) 1992-04-27 1992-04-27 IC module

Country Status (1)

Country Link
JP (1) JP3194040B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3396834B2 (en) * 1997-12-17 2003-04-14 日本電気エンジニアリング株式会社 IC connection test method
JP2003504889A (en) * 1999-07-14 2003-02-04 エイアー テスト システムズ Wafer level burn-in and electrical test apparatus and method
JP2008122338A (en) * 2006-11-15 2008-05-29 Univ Of Tokushima Wiring trouble inspecting method for electronic circuit, and inspection facilitation circuit therefor
KR20100041515A (en) 2008-10-14 2010-04-22 삼성전자주식회사 Method for testing a solid state drive having a removable auxiliary test terminals
KR20100041514A (en) 2008-10-14 2010-04-22 삼성전자주식회사 Solid state drive apparatus reducing a test time and method for testing the same

Also Published As

Publication number Publication date
JPH05302951A (en) 1993-11-16

Similar Documents

Publication Publication Date Title
US7609082B2 (en) System for measuring signal path resistance for an integrated circuit tester interconnect structure
EP0342784B1 (en) Program controlled in-circuit test of analog to digital converters
US5554928A (en) Manufacturing defect analyzer
JPH09218245A (en) Hybrid scanner for use in improved mda tester
CN111913136A (en) Method for detecting whether test bit and tester interface are connected in error or not and chip test system
JP3194040B2 (en) IC module
JP3195800B2 (en) Semiconductor device test system and semiconductor device test method
US20010028256A1 (en) Diagnostic apparatus for electronics circuit and diagnostic method using same
US6188235B1 (en) System and method for verifying proper connection of an integrated circuit to a circuit board
KR100310971B1 (en) method for testing a wire harness and system for performming the same
US6563335B2 (en) Semiconductor device and test method therefor
JP3483130B2 (en) Inspection method for integrated circuits
US6563313B2 (en) Electronic device and manufacturing method thereof
JP2006189340A (en) Inspection system and inspection method for semiconductor device
JPH08264917A (en) Board with two integrated circuits
JP2730504B2 (en) Test probe pin contact failure judgment method and in-circuit tester
JP4069755B2 (en) Circuit inspection apparatus and circuit inspection method
JPH0421106Y2 (en)
JP2666352B2 (en) Circuit connection test method
JPS6371669A (en) Inspecting method for electronic circuit device
JP2001021611A (en) Semi-conductor testing device
JP2919312B2 (en) Inspection method for semiconductor device
JPS6339101B2 (en)
JPS587573A (en) Testing method of ic
JPH07191079A (en) Method and jig for evaluating semiconductor integrated circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees