KR100701374B1 - Method for iddq failure analysis of semiconductor device - Google Patents
Method for iddq failure analysis of semiconductor device Download PDFInfo
- Publication number
- KR100701374B1 KR100701374B1 KR1020000001434A KR20000001434A KR100701374B1 KR 100701374 B1 KR100701374 B1 KR 100701374B1 KR 1020000001434 A KR1020000001434 A KR 1020000001434A KR 20000001434 A KR20000001434 A KR 20000001434A KR 100701374 B1 KR100701374 B1 KR 100701374B1
- Authority
- KR
- South Korea
- Prior art keywords
- iddq
- semiconductor device
- emmi
- failure
- die
- Prior art date
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
- A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
- A01G9/02—Receptacles, e.g. flower-pots or boxes; Glasses for cultivating flowers
- A01G9/028—Multi-compartmented pots
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
- A01G31/00—Soilless cultivation, e.g. hydroponics
- A01G31/02—Special apparatus therefor
Abstract
본 발명은 반도체 소자의 아이디디큐(IDDQ) 불량분석 방법을 개시한다.The present invention discloses an IDDQ defect analysis method of a semiconductor device.
본 발명은 IDDQ 불량이 발생되어진 지점을 찾기 위한 반도체 소자의 아이디디큐(IDDQ) 불량분석 방법에 있어서, 로직 테스터에 의해 반도체 소자를 최종 테스트하여 IDDQ 불량이 발생한 반도체 소자의 다이를 선별하는 단계와; 상기 로직 테스터의 생산용 테스트 프로그램 중 IDDQ 테스트 항목을 따로 분리하여 EMMI 용으로 변환하는 단계와; 상기 로직 테스터와 EMMI 장비를 IDDQ 키트로 서로 연결하되, IDDQ 불량으로 선별된 다이를 EMMI 장비의 프로브 스테이션에 위치시키는 단계와; 상기 IDDQ 불량이 발생한 반도체 소자의 다이를 프루빙(probing)하여 EMMI에서 불량 포인트 검출하는 단계를를 포함한다.The present invention relates to an IDDQ failure analysis method of a semiconductor device for finding a point where an IDDQ failure occurs, the method comprising: selecting a die of a semiconductor device having an IDDQ failure by finally testing the semiconductor device by a logic tester; Separating the IDDQ test items in the production test program of the logic tester separately and converting them for EMMI; Connecting the logic tester and the EMMI equipment to each other with an IDDQ kit, and placing a die selected for defective IDDQ at a probe station of the EMMI equipment; Probing a die of the semiconductor device in which the IDDQ failure occurs and detecting a defect point in the EMMI.
본 발명에 따르면, 생산용 테스트 프로그램을 적용하여 IDDQ 불량문제를 가지고 있는 반도체 소자의 특정부분을 찾아서 개선할 수 있어 생산수율을 향상시키는 효과를 얻을 수 있다.According to the present invention, it is possible to find and improve a specific part of a semiconductor device having an IDDQ defect problem by applying a production test program to obtain an effect of improving production yield.
Description
도 1a 내지 1b는 본 발명에 따른 실시예로 IDDQ로 불량이 발생한 부분을 EMMI에서 검출하여 레이아웃 데이터에서 정확한 위치를 파악한 모습을 보여주는 사진,Figure 1a to 1b is an embodiment according to the present invention is a photo showing a state in which the exact location in the layout data by detecting the defective portion in the EMMI with IDDQ,
도 2a 내지 2b는 도 1에 보인 결과를 이용하여 PFA한 결과를 보인 사진.2a to 2b are photographs showing the results of PFA using the results shown in FIG.
본 발명은 반도체 소자의 아이디디큐(IDDQ) 불량분석 방법에 관한 것으로, 더욱 상세하게는 IDDQ 불량문제를 가지고 있는 반도체 소자의 특정 부분을 생산용 테스트 프로그램(test program)으로 찾아낼 수 있는 반도체 소자의 IDDQ 불량분석방법에 관한 것이다.The present invention relates to an IDDQ defect analysis method of a semiconductor device, and more particularly, to a semiconductor device capable of finding a specific part of a semiconductor device having an IDDQ defect problem by a test program for production. IDDQ failure analysis method.
IDDQ(드레인간 정지 전류:drain to drain quiescent current)는 C-MOS 트랜지스터의 VDD(P-MOS 드레인에 걸리는 전압)에서 VSS(N-MOS드레인에 걸리는 전압)로 흐르는 전류로, 반도체 소자의 입력단에 일정한 전압을 인가하여 측정한 전류값이다. 이때 반도체 소자는 정적인(static) 상태를 유지하고 있어야 한다.IDDQ (drain to drain quiescent current) is a current flowing from VDD (voltage across P-MOS drain) of the C-MOS transistor to VSS (voltage across N-MOS drain). The current value measured by applying a constant voltage. At this time, the semiconductor device should maintain a static state.
정상적으로 작동하는 C-MOS 트랜지스터에선 VDD에서 VSS로 흐르는 전류는 매우 적게 나타나는 특성을 가지는데 IDDQ가 많이 흐른다는 것은 C-MOS 트랜지스터에서 누설 전류(leakage current)가 발생되고 있음을 의미한다. 이러한 누설 전류는 트랜지스터의 결함에 의해 발생된다. 이러한 결함이 있는 트랜지스터의 특성은 펑크션 테스트나 기타 테스트 패턴에서 불량을 나타내지 않지만 잠정적인 반도체 소자의 오동작을 가져오게 되고, 신중히 다뤄져야 할 테스트 항목중의 하나이다.In a well-operated C-MOS transistor, the current flowing from VDD to VSS is very small. A high IDDQ flow indicates a leakage current in the C-MOS transistor. This leakage current is caused by a defect in the transistor. The characteristics of such a defective transistor do not indicate a defect in function tests or other test patterns, but may result in a potential malfunction of the semiconductor device, which is one of the test items to be handled with care.
IDDQ 불량 분석은 가장 어려운 분석 중의 한 항목으로 모든 반도체 소자에서 나타날 수 있는 불량이다.IDDQ failure analysis is one of the most difficult analysis items and can be found in all semiconductor devices.
한편, 로직 테스터(logic tester)는 웨이퍼 레벨의 최종 테스터 장비이다. 로직 테스터는 크게 바디(body) 부분과 헤드(head) 부분으로 나뉘어진다. 헤드 부분에 반도체 소자를 검사(probing)하기 위한 검사 카드(probe card)가 장착되어지고, 웨이퍼를 검사하기 쉽게 고정시켜 주는 장치가 부가적으로 설치된다.Logic testers, on the other hand, are wafer level final tester equipment. The logic tester is largely divided into a body part and a head part. A probe card for probing semiconductor elements is mounted in the head portion, and an apparatus for additionally fixing the wafer for inspection is additionally installed.
로직 테스터의 헤드는 검사 팁(probe tip)을 가진 검사 카드를 중간 매체로 검사 장비 내에 있는 개별의 반도체 소자와 결합하게 된다. 이렇게 접속이 이루어지고 나면 로직 테스터의 컨트롤러(controller)에 의해 조절되어 개별 반도체 소자를 테스트하게 된다. 이렇게 해서 웨이퍼에 있는 각각의 다이들에 대한 테스트 결과를 알 수 있게 된다. 예를 들면, 양호한 다이(good die), 전원 단락(power supply short) 불량, 핀 누설(pin leakage) 불량, 램(RAM) 불량, 롬(R0M) 불량, 아식 펑크션(ASIC function) 불량, IDDQ 불량 등을 테스트한다.The head of the logic tester combines an inspection card with a probe tip with an individual semiconductor device in the inspection equipment as an intermediate medium. Once this connection is made, it is controlled by the logic tester's controller to test the individual semiconductor devices. This allows you to see the test results for each die on the wafer. For example, good die, bad power supply short, bad pin leakage, bad RAM, bad R0M, bad ASIC function, bad IDDQ Test for badness.
그런데 이와 같은 종래의 로직 테스터에 의한 IDDQ 불량은 불량이 발생되어 진 부분을 정확하게 확인하지 못하는 단점이 있었다.However, the IDDQ defect by the conventional logic tester has a disadvantage in that the defect is not accurately identified.
따라서 본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, IDDQ 불량 문제를 효과적으로 개선하기 위하여 생산용 테스트 프로그램을 이용하여 IDDQ 불량이 발생되어진 부분을 찾아서 확인할 수 있는 반도체 소자의 IDDQ 불량 분석 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention is to solve such a conventional problem, to provide an IDDQ failure analysis method of a semiconductor device that can find and confirm the IDDQ failure occurs using a production test program in order to effectively improve the problem of IDDQ failure Its purpose is to.
이와 같은 목적을 실현하기 위한 본 발명은 IDDQ 불량이 발생되어진 지점을 찾기 위한 반도체 소자의 아이디디큐(IDDQ) 불량분석 방법에 있어서, 로직 테스터에 의해 반도체 소자를 최종 테스트하여 IDDQ 불량이 발생한 반도체 소자의 다이를 선별하는 단계와; 상기 로직 테스터의 생산용 테스트 프로그램 중 IDDQ 테스트 항목을 따로 분리하여 EMMI 용으로 변환하는 단계와; 상기 로직 테스터와 EMMI 장비를 IDDQ 키트로 서로 연결하되, IDDQ 불량으로 선별된 다이를 EMMI 장비의 프로브 스테이션에 위치시키는 단계와; 상기 IDDQ 불량이 발생한 반도체 소자의 다이를 프루빙(probing)하여 EMMI에서 불량 포인트 검출하는 단계를 포함한다.In order to achieve the above object, the present invention provides an IDDQ failure analysis method of a semiconductor device for finding a point where an IDDQ failure occurs, wherein the semiconductor device is finally tested by a logic tester to generate an IDDQ failure. Sorting the die; Separating the IDDQ test items in the production test program of the logic tester separately and converting them for EMMI; Connecting the logic tester and the EMMI equipment to each other with an IDDQ kit, and placing a die selected for defective IDDQ at a probe station of the EMMI equipment; Probing a die of the semiconductor device in which the IDDQ failure occurs and detecting a defect point in the EMMI.
본 발명의 상기 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 아래에 기술되는 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the invention described below with reference to the accompanying drawings by those skilled in the art.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
IDDQ는 C-MOS 트랜지스터의 VDD(P-MOS 드레인에 걸리는 전압)에서 VSS(N-MOS 드레인에 걸리는 전압)로 흐르는 전류로, 반도체 소자의 입력단에 일정한 전압을 인가하여 측정한 전류값이다. 이때 반도체 소자는 정적인(static) 상태를 유지하고 있어야 한다.IDDQ is a current flowing from VDD (voltage applied to the P-MOS drain) of the C-MOS transistor to VSS (voltage applied to the N-MOS drain), and is a current value measured by applying a constant voltage to an input terminal of a semiconductor device. At this time, the semiconductor device should maintain a static state.
정상적으로 작동하는 C-MOS 트랜지스터에선 VDD에서 VSS로 흐르는 전류는 매우 적게 나타나는 특성을 가지는데 IDDQ가 많이 흐른다는 것은 C-MOS 트랜지스터에서 누설 전류(leakage current)가 발생되고 있음을 의미한다. 이러한 누설 전류는 트랜지스터의 결함에 의해 발생된다. 이러한 결함이 있는 트랜지스터의 특성은 펑크션 테스트나 기타 테스트 패턴에서 불량을 나타내지 않지만 잠정적인 반도체 소자의 오동작을 가져오게 되고, 신중히 다뤄져야 할 테스트 항목중의 하나이다.In a well-operated C-MOS transistor, the current flowing from VDD to VSS is very small. A high IDDQ flow indicates a leakage current in the C-MOS transistor. This leakage current is caused by a defect in the transistor. The characteristics of such a defective transistor do not indicate a defect in function tests or other test patterns, but may result in a potential malfunction of the semiconductor device, which is one of the test items to be handled with care.
IDDQ 불량 분석은 가장 어려운 분석 중의 한 항목으로 모든 반도체 소자에서 나타날 수 있는 불량이다.IDDQ failure analysis is one of the most difficult analysis items and can be found in all semiconductor devices.
로직 테스터(logic tester)는 웨이퍼 레벨의 최종 테스터 장비이다. 로직 테스터는 크게 바디(body) 부분과 헤드(head) 부분으로 나뉘어진다. 헤드 부분에 반도체 소자를 프루빙(probing)하기 위한 프루브 카드(probe card)가 장착되어지고, 웨이퍼를 검사하기 쉽게 고정시켜 주는 장치가 부가적으로 설치된다.Logic testers are wafer-level final tester equipment. The logic tester is largely divided into a body part and a head part. A probe card for probing semiconductor elements is mounted on the head portion, and an apparatus for additionally fixing the wafer for inspection is additionally installed.
로직 테스터의 헤드는 프루브 팁(probe tip)을 가진 검사 카드를 중간 매체로 프루브 장비 내에 있는 개별의 반도체 소자와 결합하게 된다. 이렇게 접속이 이루어지고 나면 로직 테스터의 컨트롤러(controller)에 의해 조절되어 개별 반도체 소자를 테스트하게 된다. 이렇게 해서 웨이퍼에 있는 각각의 다이(die)들에 대한 테스트 결과를 알 수 있게 된다. 예를 들면, 양호한 다이(good die), 전원 단락(power supply short) 불량, 핀 누설(pin leakage) 불량, 램(RAM) 불량, 롬(ROM) 불량, 아식 펑크션(ASIC function) 불량, IDDQ 불량 등을 테스트한다.The head of the logic tester combines an inspection card with a probe tip with an individual semiconductor device in the probe equipment as an intermediate medium. Once this connection is made, it is controlled by the logic tester's controller to test the individual semiconductor devices. This allows you to see the test results for each die on the wafer. For example, good die, bad power supply short, bad pin leakage, bad RAM, bad ROM, bad ASIC function, bad IDDQ Test for badness.
한편, 본 발명에 따라 IDDQ 불량이 발생되어진 지점을 찾기 위해서는 최종 테스트되어진 로직 테스터 결과와 매칭(matching)시키기 위하여 로직 테스터에서 사용하는 생산용 테스트 프로그램을 사용한다. 한편, 종래의 생산용 테스트 프로그램은 반도체 소자의 여러 가지 전기적 특성을 테스트하여 그 결과를 나타내 주기만 할 뿐이므로 이를 IDDQ 불량 분석에 적용하기 위해서는 IDDQ 테스트 항목의 테스트 프로그램을 따로 분리하여 EMMI 장비나 기타 검출(detection) 장비에서 불량을 검출할 수 있게 프로그램을 변환(conversion)하여야 한다.On the other hand, in order to find the point where the IDDQ failure occurs in accordance with the present invention uses a production test program used in the logic tester to match the result of the last test the logic tester. On the other hand, the conventional production test program only tests the various electrical characteristics of the semiconductor device and shows the result, so in order to apply it to IDDQ defect analysis, separate the test program of the IDDQ test item to detect EMMI equipment or other detection The program must be converted to detect faults on the equipment.
이렇게 변환된 프로그램을 가지고 IDDQ 불량이 발생한 다이를 프루빙(probing)하여 EMMI에서 불량 포인트를 찾아가게 된다.With this program, the IDDQ defect is probed to find the defect point in EMMI.
본 발명에 따른 장치의 구성을 좀 더 자세히 설명하면 다음과 같다.The configuration of the apparatus according to the present invention will be described in more detail as follows.
EMMI는 emission microscope controller의 약자이며 반도체 소자 내에 EHP가 발생될 때 포톤(photon)을 검출하는 장비로 본체인 하드웨어와 모니터, 그리고 옵션 항목으로 칼라 프린터로 구성되어 있으며, 프루브 스테이션의 동작을 제어한다. 또한, 로직 테스터의 제어를 받아서 불량 포인트를 검출하는 역할을 한다. EMMI 장비는 분석(inspection)하고자하는 부분이 EMMI의 검출단에 노출되어야 한다. 따라서, 분석하고자 하는 다이는 검사 스테이션(probe station)에 위치하여야 한다.EMMI stands for emission microscope controller and is a device that detects photons when EHP is generated in a semiconductor device. It consists of hardware, a monitor, and an optional color printer, and controls the operation of the probe station. It also serves to detect bad points under the control of a logic tester. EMMI equipment should be exposed to the detection stage of EMMI. Therefore, the die to be analyzed must be located at a probe station.
프루브 스테이션은 분석하기 위한 웨이퍼나 팩키지를 흔들림 없이 잡아주는 장비로 재진장치를 구비한다.The probe station is equipped with a vibration control device to hold the wafer or package for analysis without shaking.
IDDQ 키트는 직사각형의 인쇄 회로 기판(rectangular type printed circuit board ; 이하 R-PCB라 함)과, 원형의 인쇄 회로 기판(circular type printed circuit board ; 이하 C-PCB라 함), 그리고 2개의 PCB를 연결시켜주는 컨넥터 (connectors)로 구성된다.The IDDQ kit connects a rectangular type printed circuit board (hereinafter referred to as R-PCB), a circular type printed circuit board (hereinafter referred to as C-PCB), and two PCBs. It consists of connectors.
R-PCB는 EMMI의 프루브 스테이션에 연결되고, C-PCB는 멀티-프루브 테스터 장비와 연결되며, R-PCB와 C-PCB는 컨넥터로 연결된다. 도시하지는 않았지만, 예로서 컨넥터는 3개의 병렬 커넥터(parallel connector)를 적용한 예를 보이고 있으나, 이는 반도체 소자의 종류에 따라 달라질 수 있다.The R-PCB is connected to the probe station of EMMI, the C-PCB is connected to the multi-probe tester equipment, and the R-PCB and C-PCB are connected to the connector. Although not shown, the connector shows an example in which three parallel connectors are applied, but this may vary depending on the type of semiconductor device.
IDDQ 키트는 로직 데스터의 헤드와 EMMI의 검사 스테이션에 있는 반도체 소자를 서로 연결시킨다. 반도체 소자가 EMMI의 검사 스테이션에 있기 때문에 검사팁을 가진 검사 카드는 EMMI 검사 스테이션에 장착되게 된다.The IDDQ kit connects the logic tester's head with the semiconductor devices at the EMMI's inspection station. Since the semiconductor device is in the EMMI's inspection station, the inspection card with the inspection tip is mounted in the EMMI inspection station.
로직 테스터의 제어 신호는 로직 테스터의 헤드를 통하여 C-PCB에 전달되고, 이 신호는 3개의 병렬 커넥터(parallel connector)를 통하여 R-PCB에 전달되고 R-PCB의 검사 팁에서 개별 다이를 테스트하게 된다.The control signal of the logic tester is passed to the C-PCB through the head of the logic tester, which is then passed to the R-PCB through three parallel connectors to test the individual die at the inspection tip of the R-PCB. do.
이렇게 해서 IDDQ 불량이 발생한 다이의 위치를 찾아내게 되면 PFA(physical failure analysis)를 실시하여 주 불량 원인을 밝히게 된다.In this way, if the location of the die where IDDQ failure occurs is found, a physical failure analysis (PFA) is performed to identify the cause of the primary failure.
도 1a 내지 1b는 본 발명에 따른 실시예로 IDDQ로 불량이 발생한 부분을 EMMI에서 검출하여 레이아웃 데이터에서 정확한 위치를 파악한 모습을 보여주는 사진이다. 즉, 1a에 나타낸 사진은 EMMI에서 불량이 나타난 다이의 불량 포인트를 나타내고 있다. 1b는 불량이 검출되어진 지점을 설계 데이터인 레이아웃에서 정확한 불량 포인트를 확인한 그림이다.1A to 1B are photographs showing an embodiment of detecting an accurate position in layout data by detecting a portion in which an error occurs with an IDDQ in an EMMI according to an embodiment of the present invention. That is, the photograph shown in 1a shows the defect point of the die in which defect appeared in EMMI. Figure 1b shows the point where the defect was detected, confirming the exact defect point in the layout, which is the design data.
한편 도 2a 내지 2b는 도 1에 보인 결과를 이용하여 PFA한 결과를 보이고 있다. 즉, 게이트 옥사이드가 손상을 입은 것을 알 수 있다.On the other hand, Figure 2a to 2b shows the result of PFA using the result shown in FIG. In other words, it can be seen that the gate oxide is damaged.
이상, 상기 내용은 본 발명의 바람직한 일 실시예를 단지 예시한 것으로, 본 발명의 당업자는 본 발명의 요지를 변경시키지 않고 본 발명에 대한 수정 및 변경을 가할 수 있음을 인지해야 한다.In the foregoing, the foregoing merely illustrates a preferred embodiment of the present invention, and those skilled in the art should recognize that modifications and changes can be made to the present invention without changing the gist of the present invention.
상술한 바와 같이 본 발명에 따르면, 생산용 테스트 프로그램을 적용하여 IDDQ 불량문제를 가지고 있는 반도체 소자의 특정부분을 찾아서 개선할 수 있어 생산수율을 향상시키는 효과를 얻을 수 있다.As described above, according to the present invention, by applying a production test program, it is possible to find and improve a specific part of the semiconductor device having the IDDQ defect problem, thereby improving the production yield.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000001434A KR100701374B1 (en) | 2000-01-12 | 2000-01-12 | Method for iddq failure analysis of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000001434A KR100701374B1 (en) | 2000-01-12 | 2000-01-12 | Method for iddq failure analysis of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010069155A KR20010069155A (en) | 2001-07-23 |
| KR100701374B1 true KR100701374B1 (en) | 2007-03-28 |
Family
ID=19638192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000001434A KR100701374B1 (en) | 2000-01-12 | 2000-01-12 | Method for iddq failure analysis of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100701374B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09211088A (en) * | 1996-02-06 | 1997-08-15 | Nec Corp | Method and apparatus for detecting fault in cmos integrated circuit |
| JPH1019986A (en) * | 1996-07-03 | 1998-01-23 | Nec Corp | Failure diagnosing equipment of cmos integrated circuit and failure diagnosing method |
| KR19980071048A (en) * | 1997-02-04 | 1998-10-26 | 빈센트비.인그라시아 | Wafers, test systems, methods of performing the same, data processors, and methods of inspecting the same |
| JPH11237449A (en) * | 1998-02-20 | 1999-08-31 | Nec Corp | Method for identifying failure block in cmos lsi with multiple failure |
-
2000
- 2000-01-12 KR KR1020000001434A patent/KR100701374B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09211088A (en) * | 1996-02-06 | 1997-08-15 | Nec Corp | Method and apparatus for detecting fault in cmos integrated circuit |
| JPH1019986A (en) * | 1996-07-03 | 1998-01-23 | Nec Corp | Failure diagnosing equipment of cmos integrated circuit and failure diagnosing method |
| KR19980071048A (en) * | 1997-02-04 | 1998-10-26 | 빈센트비.인그라시아 | Wafers, test systems, methods of performing the same, data processors, and methods of inspecting the same |
| JPH11237449A (en) * | 1998-02-20 | 1999-08-31 | Nec Corp | Method for identifying failure block in cmos lsi with multiple failure |
Non-Patent Citations (1)
| Title |
|---|
| 11237449 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010069155A (en) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109736B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| US8138783B2 (en) | Testable integrated circuit and IC test method | |
| US7782071B2 (en) | Probe card analysis system and method | |
| US20030016044A1 (en) | Method for analyzing failure of semiconductor integrated circuit and failure | |
| US5365180A (en) | Method for measuring contact resistance | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| JPH01112179A (en) | Circuit board inspection instrument | |
| TWI539166B (en) | Check the wafer and test system | |
| JP2008071999A (en) | Semiconductor device, inspection method therefor, and inspection method for inspecting apparatus of semiconductor device | |
| US11187746B2 (en) | Contact quality testing | |
| JP5032892B2 (en) | Circuit board inspection method and apparatus | |
| KR100701374B1 (en) | Method for iddq failure analysis of semiconductor device | |
| US5420522A (en) | Method and system for fault testing integrated circuits using a light source | |
| EP3290934B1 (en) | Scan circuitry with iddq verification | |
| JP2008122338A (en) | Wiring trouble inspecting method for electronic circuit, and inspection facilitation circuit therefor | |
| KR0154731B1 (en) | Inspecting apparatus with power control circuit | |
| TWI735915B (en) | A wafer probe card integrated with a light source facing a device under test side and method of manufacturing | |
| JP2008026122A (en) | Maintenance method for semiconductor element inspecting apparatus | |
| Lee et al. | Wafer-level failure analysis process flow | |
| JP3865185B2 (en) | Semiconductor device, test apparatus and test method thereof | |
| JP2006261391A (en) | Semiconductor device and its inspection method | |
| WO2008044183A2 (en) | Integrated circuit with iddq test facilities and ic iddq test method | |
| JP2004095802A (en) | Semiconductor testing apparatus | |
| JP2007012709A (en) | Semiconductor inspection device, and inspection method of semiconductor device | |
| JP2963234B2 (en) | High-speed device test method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |