JP2001015762A - Thin-film semiconductor device and manufacture thereof - Google Patents

Thin-film semiconductor device and manufacture thereof

Info

Publication number
JP2001015762A
JP2001015762A JP11189037A JP18903799A JP2001015762A JP 2001015762 A JP2001015762 A JP 2001015762A JP 11189037 A JP11189037 A JP 11189037A JP 18903799 A JP18903799 A JP 18903799A JP 2001015762 A JP2001015762 A JP 2001015762A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
thin
gate electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11189037A
Other languages
Japanese (ja)
Inventor
Kazuo Yudasaka
一夫 湯田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11189037A priority Critical patent/JP2001015762A/en
Publication of JP2001015762A publication Critical patent/JP2001015762A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable high density integration by providing a second thin-film transistor having a gate electrode formed of a silicon film containing impurities, and a first thin-film transistor whose source or drain region is directly connected to the gate electrode of the second thin-film transistor. SOLUTION: A semiconductor layer 111 which is to become a first thin-film transistor and a semiconductor layer 121 to be a second thin-film transistor are formed on a substrate 100. Next, a gate insulated film 112 is formed. Then, an opening 113 is provided on the gate insulated film 112, to expose a part of the source/drain region of the first thin-film transistor. Next, a gate electrode 114 of the first thin-film transistor, and a gate electrode 124 of the second thin-film transistor are formed simultaneously by a doped polysilicon film. The gate electrode 124 of the second thin-film is extended to the opening 113 and is directly connected electrically to the source/drain region of the first transistor, so that degree of integration can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置など
に使用される薄膜半導体装置とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film semiconductor device used for a liquid crystal display device and the like and a method of manufacturing the same.

【0002】[0002]

【従来の技術】絶縁基板又は絶縁膜上に形成される薄膜
トランジスタは、シリコンウェハ上に形成されるMOS
型電界効果トランジスタに比べて製造方法が簡単であ
り、大型の基板を用いて低コストで製造できるという特
徴がある。その特徴を利用して薄膜トランジスタは主に
液晶表示装置に適用されて発展してきた。特に、活性層
が多結晶シリコン膜で形成される薄膜トランジスタは移
動度が大きいので駆動回路内蔵型の表示装置などにも用
いられてきた。しかし、液晶表示装置の大型化や高精細
化の要求に応えるため、表示装置に使用される薄膜トラ
ンジスタには常により高い性能が求められてきた。ま
た、薄膜トランジスタは表示装置や光電変換だけでなく
LSIの分野も含めたより広汎な機能素子への適用が望
まれている。そのためには薄膜トランジスタの高性能化
と高集積化が求められている。
2. Description of the Related Art A thin film transistor formed on an insulating substrate or an insulating film is a MOS transistor formed on a silicon wafer.
It is characterized in that the manufacturing method is simpler than that of the field-effect transistor, and that it can be manufactured at low cost using a large-sized substrate. Utilizing the characteristics, the thin film transistor has been mainly applied to a liquid crystal display device and developed. In particular, a thin film transistor in which an active layer is formed of a polycrystalline silicon film has high mobility, and thus has been used for a display device with a built-in drive circuit. However, in order to meet demands for larger and higher definition liquid crystal display devices, higher performance has always been required for thin film transistors used in display devices. In addition, thin film transistors are desired to be applied not only to display devices and photoelectric conversion, but also to a wider variety of functional elements including the field of LSI. For this purpose, high performance and high integration of thin film transistors are required.

【0003】薄膜トランジスタの性能の向上は移動度の
向上と微細化により達成される。しかし、その性能の向
上は、表示装置などへの適用では大型のガラス基板上に
低コストで薄膜トランジスタを形成する必要が有る。ま
た、ガラス基板サイズの大型化の要求とともに製造にお
ける低コスト化の要求もあるが、大型のガラス基板上に
微細なパタンを高速度で描画するのは困難であり、薄膜
トランジスタの製造という点では高性能化より低コスト
化に重点が置かれていた。従って、従来の薄膜トランジ
スタの性能向上には自ずから限界があり不十分なもので
あった。
[0003] The performance of a thin film transistor is improved by improving the mobility and miniaturization. However, in order to improve the performance, it is necessary to form a thin film transistor on a large glass substrate at low cost when applied to a display device or the like. In addition, there is a demand for a reduction in manufacturing cost along with a demand for a larger glass substrate size, but it is difficult to draw a fine pattern on a large glass substrate at a high speed, which is a high cost in terms of manufacturing a thin film transistor. The emphasis was on cost reduction over performance improvement. Therefore, the performance improvement of the conventional thin film transistor is naturally limited and insufficient.

【0004】図5に薄膜トランジスタの従来例を示す。
図5において、111は第1の薄膜トランジスタとなる島
状半導体領域、114は第1の薄膜トランジスタのゲー
ト電極、121は第2の薄膜トランジスタとなる島状半
導体領域、124は第2の薄膜トランジスタのゲート電
極である。第2の薄膜トランジスタのゲート電極124
は2つのコンタクトホール116を接続する配線11
7'を介して第1の薄膜トランジスタの図示しないソース
・ドレイン領域に接続されている。
FIG. 5 shows a conventional example of a thin film transistor.
In FIG. 5, 111 is an island-shaped semiconductor region serving as a first thin film transistor, 114 is a gate electrode of the first thin film transistor, 121 is an island-shaped semiconductor region serving as a second thin film transistor, and 124 is a gate electrode of a second thin film transistor. is there. Gate electrode 124 of second thin film transistor
Is the wiring 11 connecting the two contact holes 116
It is connected to a source / drain region (not shown) of the first thin film transistor via 7 '.

【0005】図6は図5のX−X'に沿った断面図であ
る。薄膜トランジスタの構成要素となる薄膜などの各部
位は、図5乃至図6では共通の番号を付してある。図6
において、基板100上に第1の薄膜トランジスタとな
る半導体層111と第2の薄膜トランジスタとなる半導
体層121が形成され、半導体層111,121を覆う
ようにゲート絶縁膜112が形成されている。図6にお
いても、第2の薄膜トランジスタのゲート電極124は
2つのコンタクトホール116を接続する配線117'
を介して第1の薄膜トランジスタの図示しないソース・
ドレイン領域に接続されている。なお、125は、保護
膜である。
FIG. 6 is a sectional view taken along the line XX 'of FIG. Each part such as a thin film which is a component of the thin film transistor is denoted by a common number in FIGS. FIG.
In FIG. 7, a semiconductor layer 111 to be a first thin film transistor and a semiconductor layer 121 to be a second thin film transistor are formed over a substrate 100, and a gate insulating film 112 is formed so as to cover the semiconductor layers 111 and 121. Also in FIG. 6, the gate electrode 124 of the second thin film transistor is a wiring 117 ′ connecting the two contact holes 116.
Via a source (not shown) of the first thin film transistor
Connected to the drain region. In addition, 125 is a protective film.

【0006】[0006]

【発明が解決しようとする課題】薄膜トランジスタなど
の薄膜半導体装置においては、表示装置など従来の応用
分野だけでなく様々な用途へ、その応用を拡大してお
り、そのため薄膜半導体装置の高性能化と集積度のさら
なる向上が必要である。そのためには、前述したように
例えば薄膜トランジスタ場合はその移動度の向上、加工
パタンの微細化と精度の向上、高集積化のためのプロセ
ス技術の開発などであるが、従来は、薄膜トランジスタ
の応用が表示装置に偏っていたこともあり、特に、高集
積化のための開発は必ずしも十分ではなかった。そこ
で、本発明は特に薄膜トランジスタにおいて、より高集
積化が可能な薄膜半導体装置を提供することを目的とす
るものである。
In thin-film semiconductor devices such as thin-film transistors, their applications are expanding not only to conventional application fields such as display devices but also to various applications. Further improvement in the degree of integration is required. For this purpose, for example, as described above, for example, in the case of a thin film transistor, improvement of the mobility, miniaturization of a processing pattern and improvement of accuracy, development of a process technology for high integration, and the like have been performed. Due to the bias toward display devices, development for high integration was not always sufficient. Therefore, an object of the present invention is to provide a thin-film semiconductor device that can achieve higher integration, particularly in a thin-film transistor.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めの本発明は、不純物を含有したシリコン膜で形成され
たゲート電極を有する第2の薄膜トランジスタと、この
第2の薄膜トランジスタのゲート電極とソースあるいは
ドレイン領域とが直接接続される第1の薄膜トランジス
タとを備えたことを特徴とする。
SUMMARY OF THE INVENTION In order to achieve the above object, the present invention provides a second thin film transistor having a gate electrode formed of a silicon film containing an impurity, and a gate electrode of the second thin film transistor. A first thin film transistor directly connected to the source or drain region.

【0008】また、本発明は、絶縁基板または絶縁膜上
に半導体膜を形成する工程と、該半導体膜を結晶化する
工程と、該結晶化された半導体膜をパターニングして第
1の薄膜トランジスタ及び第2の薄膜トランジスタとな
る領域を形成する工程と、前記絶縁基板または絶縁膜全
面にゲート絶縁膜を形成する工程と、第1の薄膜トラン
ジスタのソースまたはドレイン領域となる領域上の前記
ゲート絶縁膜に開口部を形成する工程と、不純物を含有
したシリコン膜により第1の薄膜トランジスタ及び第2
の薄膜トランジスタのゲート電極を形成する工程と、こ
のゲート電極をマスクにして前記ゲート絶縁膜を除去し
て第1の薄膜トランジスタ及び第2の薄膜トランジスタ
のソース・ドレイン領域となる半導体層を露出する工程
と、不純物含有の絶縁膜をソース・ドレイン領域上の前
記不純物含有の絶縁膜にコンタクトホールを開口する工
程と、電極を形成する工程とを有し、不純物を含有した
シリコン膜で構成された第2の薄膜トランジスタのゲー
ト電極は第1の薄膜トランジスタのソースまたはドレイ
ン領域と直接電気的に接続されていることを特徴とす
る。
Further, the present invention provides a step of forming a semiconductor film on an insulating substrate or an insulating film, a step of crystallizing the semiconductor film, and a step of patterning the crystallized semiconductor film to form a first thin film transistor and Forming a region to be a second thin film transistor; forming a gate insulating film over the entire surface of the insulating substrate or the insulating film; and forming an opening in the gate insulating film over a region to be a source or drain region of the first thin film transistor. Forming a first thin film transistor and a second thin film transistor by using a silicon film containing impurities.
Forming a gate electrode of the thin film transistor, and removing the gate insulating film using the gate electrode as a mask to expose a semiconductor layer serving as source / drain regions of the first thin film transistor and the second thin film transistor; A second step of forming a contact hole in the impurity-containing insulating film on the source / drain region in the impurity-containing insulating film, and a step of forming an electrode; A gate electrode of the thin film transistor is directly electrically connected to a source or drain region of the first thin film transistor.

【0009】更に、前記ゲート電極は液体材料から形成
される不純物を含有されたシリコン膜で形成され、該シ
リコン膜の形成方法は、シリコン原子とボロン又はリン
含有の液体材料を基板に塗布する工程と、この塗布膜を
熱処理する工程とからなることを特徴とする。
Further, the gate electrode is formed of a silicon film containing impurities formed from a liquid material, and the method of forming the silicon film includes a step of applying a liquid material containing silicon atoms and boron or phosphorus to a substrate. And a step of heat-treating the coating film.

【0010】また、前記シリコン原子とボロン又はリン
を含む液体材料は、一般式Siabc(ここで、Xは
水素原子および/またはハロゲン原子を表し、Yはホウ
素原子またはリン原子を表し、aおよびcは3以上の整数
を表しbはa以上で2a+c+2以下の整数を表す)で表さ
れる変性シラン化合物ならびに溶媒を含有することを特
徴とする。
The liquid material containing a silicon atom and boron or phosphorus has a general formula of Si a X b Y c (where X represents a hydrogen atom and / or a halogen atom, and Y represents a boron atom or a phosphorus atom. A and c each represent an integer of 3 or more, and b represents an integer of 2 or more and a or less than 2a + c + 2) and a solvent.

【0011】更に、前記一般式Siabc(ここで、
Xは水素原子および/またはハロゲン原子を表し、Yは
ホウ素原子またはリン原子を表し、aおよびcは3以上の
整数を表しbはa以上で2a+c+2以下の整数を表す)で
表される変性シラン化合物は、 a+cの値が5または
6であることを特徴とする。
Further, the above general formula Si a X b Y c (where,
X represents a hydrogen atom and / or a halogen atom, Y represents a boron atom or a phosphorus atom, a and c each represent an integer of 3 or more, and b represents an integer of 2a + c + 2 or less. The compound is characterized in that the value of a + c is 5 or 6.

【0012】[0012]

【発明の実施の形態】本発明を実施例により説明する。
図1は本発明による薄膜半導体装置のレイアウトを示す
図である。図1に於いて、111は第1の薄膜トランジ
スタとなる島状半導体領域、114は第1の薄膜トラン
ジスタのゲート電極、121は第2の薄膜トランジスタ
となる島状半導体領域、124は第2の薄膜トランジス
タのゲート電極である。第2の薄膜トランジスタのゲー
ト電極は不純物が含有されたドープシリコン膜で形成さ
れており、ゲート絶縁膜に開口された開口部113を介
して第1の薄膜トランジスタのソース・ドレイン領域に
直接接続されている。本発明の構造で薄膜トランジスタ
を接続すると、コンタクトホールが省略できるので集積
度を向上させることが出来る。また、ゲート電極の形成
工程が終了した時点で、ゲート電極とソース・ドレイン
領域間の配線が一部完成するので、静電気に対する耐性
が向上する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described with reference to embodiments.
FIG. 1 is a diagram showing a layout of a thin film semiconductor device according to the present invention. In FIG. 1, 111 is an island-shaped semiconductor region serving as a first thin-film transistor, 114 is a gate electrode of the first thin-film transistor, 121 is an island-shaped semiconductor region serving as a second thin-film transistor, and 124 is a gate of the second thin-film transistor Electrodes. The gate electrode of the second thin film transistor is formed of a doped silicon film containing impurities, and is directly connected to the source / drain region of the first thin film transistor via an opening 113 opened in the gate insulating film. . When a thin film transistor is connected in the structure of the present invention, a contact hole can be omitted, so that the degree of integration can be improved. Further, at the time when the step of forming the gate electrode is completed, part of the wiring between the gate electrode and the source / drain region is completed, so that the resistance to static electricity is improved.

【0013】次に、上記実施例の薄膜半導体装置の製造
方法を示す。図2乃至図4は上記実施例の製造工程を示
す図であり、図1のA−A‘に沿った断面図に対応して
いる。薄膜トランジスタの構成要素となる薄膜などの各
部位は、図1乃至図4において共通の部位には共通の番
号を付してある。図2に於いて、基板100上に第1の薄
膜トランジスタとなる半導体層111と第2の薄膜トラ
ンジスタとなる半導体層121を形成する。該半導体層
111,121は、先ず減圧CVD法により膜厚500オング
ストローム程度の非晶質シリコン膜として形成され、次
に該非晶質シリコン膜をレーザアニールなどの結晶化処
理により多結晶シリコン膜とされ、このあと所望のパタ
ーンに加工される。次にゲート絶縁膜112を形成す
る。該ゲート絶縁膜112は基板100に耐熱性があれ
ば熱酸化で形成してもよいが、耐熱性の低い基板の時は
PECVD(プラズマCVD)法など低温で形成する。また膜厚
は数10乃至数100オングストロームである。次にゲート
絶縁膜112に開口部113を設けて第1の薄膜トラン
ジスタのソース・ドレイン領域(不図示)の一部を露出
する。次にドープポリシリコン膜により第1の薄膜トラ
ンジスタのゲート電極114と第2の薄膜トランジスタ
のゲート電極124を同時に形成する。第2の薄膜トラ
ンジスタのゲート電極124は前記開口部113まで延
在され第1の薄膜トランジスタのソース・ドレイン領域
(不図示)と電気的に接続される。
Next, a method of manufacturing the thin film semiconductor device of the above embodiment will be described. 2 to 4 are views showing the manufacturing process of the above embodiment, and correspond to the cross-sectional views along AA 'in FIG. In FIG. 1 to FIG. 4, common portions are denoted by common numbers for respective portions such as a thin film which is a component of the thin film transistor. In FIG. 2, a semiconductor layer 111 to be a first thin film transistor and a semiconductor layer 121 to be a second thin film transistor are formed over a substrate 100. The semiconductor layers 111 and 121 are first formed as amorphous silicon films having a thickness of about 500 angstroms by a low-pressure CVD method, and then the amorphous silicon films are converted into polycrystalline silicon films by crystallization treatment such as laser annealing. After that, it is processed into a desired pattern. Next, a gate insulating film 112 is formed. The gate insulating film 112 may be formed by thermal oxidation as long as the substrate 100 has heat resistance.
It is formed at a low temperature such as a PECVD (plasma CVD) method. The film thickness is several tens to several hundreds of angstroms. Next, an opening 113 is provided in the gate insulating film 112 to expose a part of a source / drain region (not shown) of the first thin film transistor. Next, the gate electrode 114 of the first thin film transistor and the gate electrode 124 of the second thin film transistor are simultaneously formed by the doped polysilicon film. The gate electrode 124 of the second thin film transistor extends to the opening 113 and is electrically connected to a source / drain region (not shown) of the first thin film transistor.

【0014】前記ドープシリコン膜の形成において使用
されるシリコン原子とボロン又はリン含有の液体材料
は、変性シラン化合物が用いられる。該変性シラン化合
物は、変性シラン化合物のみで使用してもよいし、変性
されていないシラン化合物と混合して使用することもで
きる。変性されていないシラン化合物はシクロペンタシ
ラン、シクロヘキサシランなどで、変成シラン化合物は
該変性されていないシラン化合物をリンやボロンなどの
ドーパントとなる原子で変性した化合物である。ドープ
シリコン膜の形成においては、先ず前記変性シラン化合
物をn−ペンタン、 ベンゼンなどの炭化水素系溶媒に
溶解して粘度などを調整した溶液を用いて塗布膜を形成
する。該塗布膜の形成方法としてはスピンコート法、ロ
ールコート法、カーテンコート法、ディップコート法、
スプレー法、インクジェット法あるいはこれらを組み合
わせた方法を用いることができる。次に塗布膜から溶媒
を除去するために100℃〜200℃の熱処理を行う。
次に300℃〜550℃の熱処理により塗布膜を非晶質
シリコン膜とする。次にレーザアニールにより非晶質シ
リコン膜を多結晶化したドープシリコン膜とする。
As the liquid material containing silicon atoms and boron or phosphorus used in the formation of the doped silicon film, a modified silane compound is used. The modified silane compound may be used alone or as a mixture with an unmodified silane compound. The unmodified silane compound is cyclopentasilane, cyclohexasilane, or the like, and the modified silane compound is a compound obtained by modifying the unmodified silane compound with a dopant atom such as phosphorus or boron. In forming a doped silicon film, first, a coating film is formed using a solution in which the modified silane compound is dissolved in a hydrocarbon-based solvent such as n-pentane or benzene and the viscosity or the like is adjusted. As a method of forming the coating film, spin coating, roll coating, curtain coating, dip coating,
A spray method, an ink-jet method, or a combination thereof can be used. Next, heat treatment at 100 ° C. to 200 ° C. is performed to remove the solvent from the coating film.
Next, the coating film is converted into an amorphous silicon film by heat treatment at 300 ° C. to 550 ° C. Next, the amorphous silicon film is converted into a polycrystalline doped silicon film by laser annealing.

【0015】図2は上記のように形成されたドープシリ
コン膜がパターニングした後の状態を示しているが、前
記レーザアニールは該パターニングの前に行なわれる。
該レーザアニールによりドープシリコン膜が多結晶化さ
れると同時に、図1及び図2に示す開口部113におい
ては、ドープシリコン膜からリン又はボロンなどの不純
物原子が下層のシリコン膜111に拡散し、ドープシリ
コン膜と下層のシリコン膜とがオーミック接続されるこ
とになる。レーザアニール後はドープシリコン膜をパタ
ーニングし図2に示すようにゲート電極114乃至12
4の形状に加工される。
FIG. 2 shows a state after the doped silicon film formed as described above is patterned. The laser annealing is performed before the patterning.
At the same time as the doped silicon film is polycrystallized by the laser annealing, impurity atoms such as phosphorus or boron diffuse from the doped silicon film into the underlying silicon film 111 in the opening 113 shown in FIGS. Ohmic connection is made between the doped silicon film and the underlying silicon film. After the laser annealing, the doped silicon film is patterned to form gate electrodes 114 to 12 as shown in FIG.
4 is processed.

【0016】次に図3に示すように、ゲート電極114
をマスクとしてゲート絶縁膜112を除去し、ソース・
ドレイン領域(111S及び111D)となるシリコン
層を露出させる。
Next, as shown in FIG.
The gate insulating film 112 is removed using
The silicon layer which becomes the drain regions (111S and 111D) is exposed.

【0017】次に図4に示すように、不純物ドープの絶
縁膜(PSG膜又はBSG膜)115を形成する。該絶
縁膜はSOG膜としてスピンコート法などで形成するこ
とが出来る。次にレーザアニールまたはランプアニール
などの熱処理を行い、絶縁膜中の不純物を該絶縁膜と接
しているシリコン層111Sまたは111Dに拡散して
ソース・ドレイン領域111S、11Dを形成する。以
下は図示していないが、コンタクトホールを開口し、電
極を形成して薄膜トランジスタが完成する。
Next, as shown in FIG. 4, an impurity-doped insulating film (PSG film or BSG film) 115 is formed. The insulating film can be formed as a SOG film by a spin coating method or the like. Next, heat treatment such as laser annealing or lamp annealing is performed to diffuse impurities in the insulating film into the silicon layer 111S or 111D in contact with the insulating film, thereby forming source / drain regions 111S and 11D. Although not shown below, a contact hole is opened and an electrode is formed to complete a thin film transistor.

【0018】[0018]

【発明の効果】本発明における薄膜半導体装置は、薄膜
トランジスタのゲート電極は不純物を含有したシリコン
膜で形成されており、ゲート絶縁膜に開口された開口部
を介して第1の薄膜トランジスタのソース・ドレイン領
域に直接接続されているので、薄膜トランジスタを高密
度に集積することが出来る。
According to the thin film semiconductor device of the present invention, the gate electrode of the thin film transistor is formed of a silicon film containing impurities, and the source / drain of the first thin film transistor is formed through the opening formed in the gate insulating film. Since the thin film transistors are directly connected to the region, the thin film transistors can be integrated at a high density.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による薄膜トランジスタのレイアウトを
示す図である。
FIG. 1 is a diagram showing a layout of a thin film transistor according to the present invention.

【図2】本発明による薄膜トランジスタの製造工程を示
す図であり、図1のA−A'の断面図である。
FIG. 2 is a cross-sectional view taken along the line AA ′ of FIG. 1, illustrating a manufacturing process of the thin film transistor according to the present invention.

【図3】本発明による薄膜トランジスタの製造工程を示
す図であり、図1のA−A'の断面図である。
FIG. 3 is a view showing a manufacturing process of the thin film transistor according to the present invention, and is a cross-sectional view along AA ′ of FIG. 1;

【図4】本発明による薄膜トランジスタの製造工程を示
す図であり、図1のA−A'の断面図である。
FIG. 4 is a diagram illustrating a manufacturing process of the thin film transistor according to the present invention, and is a cross-sectional view taken along the line AA ′ of FIG. 1;

【図5】従来技術による薄膜トランジスタのレイアウト
を示す図である。
FIG. 5 is a diagram showing a layout of a thin film transistor according to the related art.

【図6】図5のA−A'に沿った断面図である。FIG. 6 is a sectional view taken along line AA ′ of FIG. 5;

【符号の説明】[Explanation of symbols]

100 基板 111、121 半導体膜 112 ゲート絶縁膜 114、124 ゲート電極 116 コンタクトホール 117 電極配線 DESCRIPTION OF SYMBOLS 100 Substrate 111, 121 Semiconductor film 112 Gate insulating film 114, 124 Gate electrode 116 Contact hole 117 Electrode wiring

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 不純物を含有したシリコン膜で形成され
たゲート電極を有する第2の薄膜トランジスタと、この
第2の薄膜トランジスタのゲート電極とソースあるいは
ドレイン領域とが直接接続される第1の薄膜トランジス
タとを備えたことを特徴とする薄膜半導体装置。
1. A second thin film transistor having a gate electrode formed of a silicon film containing an impurity, and a first thin film transistor in which a gate electrode of the second thin film transistor is directly connected to a source or drain region. A thin-film semiconductor device, comprising:
【請求項2】 絶縁基板または絶縁膜上に半導体膜を形
成する工程と、該半導体膜を結晶化する工程と、該結晶
化された半導体膜をパターニングして第1の薄膜トラン
ジスタ及び第2の薄膜トランジスタとなる領域を形成す
る工程と、前記絶縁基板または絶縁膜全面にゲート絶縁
膜を形成する工程と、第1の薄膜トランジスタのソース
またはドレイン領域となる領域上の前記ゲート絶縁膜に
開口部を形成する工程と、不純物を含有したシリコン膜
により第1の薄膜トランジスタ及び第2の薄膜トランジ
スタのゲート電極を形成する工程と、このゲート電極を
マスクにして前記ゲート絶縁膜を除去して第1の薄膜ト
ランジスタ及び第2の薄膜トランジスタのソース・ドレ
イン領域となる半導体層を露出する工程と、不純物含有
の絶縁膜をソース・ドレイン領域上の前記不純物含有の
絶縁膜にコンタクトホールを開口する工程と、電極を形
成する工程とを有し、不純物を含有したシリコン膜で構
成された第2の薄膜トランジスタのゲート電極は第1の
薄膜トランジスタのソースまたはドレイン領域と直接電
気的に接続されていることを特徴とする薄膜半導体装置
の製造方法。
2. A step of forming a semiconductor film on an insulating substrate or an insulating film; a step of crystallizing the semiconductor film; and a first thin film transistor and a second thin film transistor by patterning the crystallized semiconductor film. Forming a region to be formed, forming a gate insulating film over the entire surface of the insulating substrate or the insulating film, and forming an opening in the gate insulating film over a region to be a source or drain region of the first thin film transistor. A step of forming gate electrodes of the first thin film transistor and the second thin film transistor from the silicon film containing impurities, and removing the gate insulating film using the gate electrode as a mask to remove the first thin film transistor and the second thin film transistor. Exposing a semiconductor layer to be a source / drain region of the thin film transistor of FIG. A step of forming a contact hole in the impurity-containing insulating film on the drain region; and a step of forming an electrode, wherein the gate electrode of the second thin film transistor formed of the silicon film containing the impurity has a first electrode. A method for manufacturing a thin film semiconductor device, wherein the method is electrically connected directly to a source or drain region of a thin film transistor.
【請求項3】 前記ゲート電極は液体材料から形成され
る不純物を含有されたシリコン膜で形成され、該シリコ
ン膜の形成方法は、シリコン原子とボロン又はリン含有
の液体材料を基板に塗布する工程と、この塗布膜を熱処
理する工程とからなることを特徴とする請求項2記載の
薄膜半導体装置の製造方法。
3. The method according to claim 1, wherein the gate electrode is formed of a silicon film containing impurities formed from a liquid material, and the method of forming the silicon film includes applying a liquid material containing silicon atoms and boron or phosphorus to a substrate. 3. A method for manufacturing a thin film semiconductor device according to claim 2, comprising the steps of: heat-treating said coating film.
【請求項4】 前記シリコン原子とボロン又はリンを含
む液体材料は、一般式Siabc(ここで、Xは水素
原子および/またはハロゲン原子を表し、Yはホウ素原
子またはリン原子を表し、aおよびcは3以上の整数を表
しbはa以上で2a+c+2以下の整数を表す)で表される
変性シラン化合物ならびに溶媒を含有することを特徴と
する請求項3記載の薄膜半導体装置の製造方法。
4. The liquid material containing a silicon atom and boron or phosphorus has a general formula of Si a X b Y c (where X represents a hydrogen atom and / or a halogen atom, and Y represents a boron atom or a phosphorus atom. Wherein a and c each represent an integer of 3 or more, and b represents an integer of 2 or more and a or less than 2a + c + 2), and a solvent. Production method.
【請求項5】 前記一般式Siabc(ここで、Xは
水素原子および/またはハロゲン原子を表し、Yはホウ
素原子またはリン原子を表し、aおよびcは3以上の整数
を表しbはa以上で2a+c+2以下の整数を表す)で表さ
れる変性シラン化合物は、 a+cの値が5または6で
あることを特徴とする請求項4に記載の薄膜半導体装置
の製造方法。
5. The general formula Si a X b Y c (where X represents a hydrogen atom and / or a halogen atom, Y represents a boron atom or a phosphorus atom, and a and c each represent an integer of 3 or more. 5. The method for manufacturing a thin film semiconductor device according to claim 4, wherein the modified silane compound represented by (b is an integer not less than a and not more than 2a + c + 2) has a value of a + c of 5 or 6. 6.
JP11189037A 1999-07-02 1999-07-02 Thin-film semiconductor device and manufacture thereof Withdrawn JP2001015762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11189037A JP2001015762A (en) 1999-07-02 1999-07-02 Thin-film semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11189037A JP2001015762A (en) 1999-07-02 1999-07-02 Thin-film semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2001015762A true JP2001015762A (en) 2001-01-19

Family

ID=16234247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11189037A Withdrawn JP2001015762A (en) 1999-07-02 1999-07-02 Thin-film semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001015762A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318192A (en) * 2002-04-22 2003-11-07 Seiko Epson Corp Method for manufacturing device, device using the same, electrooptical device, and electronic device
JP2007123555A (en) * 2005-10-28 2007-05-17 Hitachi Displays Ltd Image display device and its manufacturing method
US9147722B2 (en) 2013-03-18 2015-09-29 Panasonic Corporation Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
JP2017223815A (en) * 2016-06-15 2017-12-21 株式会社Joled Active matrix substrate, method for manufacturing active matrix substrate, and display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318192A (en) * 2002-04-22 2003-11-07 Seiko Epson Corp Method for manufacturing device, device using the same, electrooptical device, and electronic device
JP2007123555A (en) * 2005-10-28 2007-05-17 Hitachi Displays Ltd Image display device and its manufacturing method
US9147722B2 (en) 2013-03-18 2015-09-29 Panasonic Corporation Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
USRE48032E1 (en) 2013-03-18 2020-06-02 Panasonic Corporation Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate
JP2017223815A (en) * 2016-06-15 2017-12-21 株式会社Joled Active matrix substrate, method for manufacturing active matrix substrate, and display device
US10551704B2 (en) 2016-06-15 2020-02-04 Joled Inc. Active matrix substrate method of manufacturing active matrix substrate, and display device

Similar Documents

Publication Publication Date Title
WO2015180269A1 (en) Array substrate and manufacturing method therefor, and display apparatus
US7405134B2 (en) Method of manufacturing a semiconductor device and electronic equipment
TWI662330B (en) Active device substrate and manufacturing method thereof
JP4406540B2 (en) Thin film transistor substrate and manufacturing method thereof
JP2001015762A (en) Thin-film semiconductor device and manufacture thereof
JPS63174366A (en) Manufacture of semiconductor device
JPS6042868A (en) Manufacture of amorphous silicon thin film fet
JPH06169086A (en) Polycrystalline silicon thin film transistor
KR100749872B1 (en) silicon thin film transistor and method for manufacturing the same
JPH04154162A (en) Manufacture of mos-type semiconductor device
JP2001036078A (en) Mos-type transistor and manufacture thereof
JP3216173B2 (en) Method of manufacturing thin film transistor circuit
JP2777101B2 (en) Transistor and manufacturing method thereof
JP2002190606A (en) Method for manufacturing top gate thin-film transistor
JPH0621458A (en) Semiconductor device and manufacture thereof
JP2005236187A (en) Method for manufacturing semiconductor device, and electronic equipment
JP2007103766A (en) Pattern forming method and manufacturing method of thin film transistor
JP3087363B2 (en) Method for manufacturing thin film transistor
TW200941104A (en) System for display images and fabrication method thereof
JP2561572B2 (en) Method for manufacturing insulated gate field effect transistor
JPH01128572A (en) Thin film transistor and manufacture thereof
JP4337555B2 (en) Manufacturing method of semiconductor device
KR100709282B1 (en) The manafacturing method of the silicon thin film transistor
JPS5943832B2 (en) Manufacturing method of semiconductor device
JPH0374842A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905