JP2001014170A - 制御装置及び制御装置のプログラミング方法 - Google Patents

制御装置及び制御装置のプログラミング方法

Info

Publication number
JP2001014170A
JP2001014170A JP2000153950A JP2000153950A JP2001014170A JP 2001014170 A JP2001014170 A JP 2001014170A JP 2000153950 A JP2000153950 A JP 2000153950A JP 2000153950 A JP2000153950 A JP 2000153950A JP 2001014170 A JP2001014170 A JP 2001014170A
Authority
JP
Japan
Prior art keywords
data
control
control device
control unit
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000153950A
Other languages
English (en)
Other versions
JP4917198B2 (ja
Inventor
Rolf Kohler
コーラー ロルフ
Guenter Braun
ブラウン ギュンター
Ruediger Jautelat
ヤウテラート リュディガー
Steffen Gieseler
ギーゼレル シュテフェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2001014170A publication Critical patent/JP2001014170A/ja
Application granted granted Critical
Publication of JP4917198B2 publication Critical patent/JP4917198B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0421—Multiprocessor system
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/22—Pc multi processor system
    • G05B2219/2227—Common memory as well as local memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/23—Pc programming
    • G05B2219/23295—Load program and data for multiple processors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25431—Dual Port memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/26—Pc applications
    • G05B2219/2623—Combustion motor

Abstract

(57)【要約】 【課題】 少なくとも２つの制御ユニットと少なくとも
１つのプログラミング可能なメモリ装置とを有する制御
装置において，メモリ装置のプログラミングを簡易かつ
迅速に実行する。 【解決手段】 プログラム及びデータを外部ソースから
伝送するためのインターフェイスを有する第１の制御ユ
ニットを含む，少なくとも２つの制御ユニットと，前記
制御ユニットのプログラム及びデータが格納される，１
又は複数のプログラミング可能なメモリ装置とを有する
制御装置において，前記第１の制御ユニットは，前記イ
ンターフェイスを介して受信した前記プログラム及び前
記データを，前記制御装置内の全ての制御ユニットがア
クセスできるように１又は複数の前記メモリ装置に格納
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，制御装置及び制御
装置のプログラミング方法に関し，さらに詳細には，少
なくとも２つの制御ユニットと少なくとも１つのプログ
ラミング可能なメモリ装置とを有する制御装置及び制御
装置のプログラミング方法に関する。
【０００２】
【従来の技術】従来の制御装置は，例えばドイツ公開公
報第ＤＥ１９６１６１６６Ａ１号により既知である。上
記公報では，第１と第２の制御ユニットを備えた制御装
置が開示されている。各制御ユニットには，プログラミ
ング可能なメモリ装置が付設されている。
【０００３】第１の制御ユニットは，第１のインターフ
ェイスを介して外部ソースと接続される。制御装置に格
納されるプログラム及びデータは，第１のインターフェ
イスを介して外部ソースから第１の制御ユニットに伝送
される。伝送されたプログラム及びデータは，第１の制
御ユニットから，付設される第１のメモリ装置に格納さ
れる。
【０００４】上記公報では，複数のプログラミング可能
なメモリ装置のプログラミングを，簡易かつエラーが発
生しないように実行するために，第２の制御ユニットを
第２のインターフェイスを介して第１の制御ユニットと
接続する方法が提案されている。
【０００５】このとき，第１の制御ユニットは，外部ソ
ースから受信したプログラム及びデータを選択的に第１
のメモリ装置に格納するか，あるいは第２のインターフ
ェイスを介して第２の制御ユニットに伝送した後，第２
の制御ユニットがプログラム及びデータを第２の制御ユ
ニットに付設されている第２のメモリ装置に格納する。
【０００６】上記制御装置は，外部ソースと２つの制御
ユニットとを別々のインターフェイスを介して接続せず
に，単一のインターフェイスを介して接続しているの
で，制御装置のメモリ装置を簡易かつエラーが発生しな
いようにプログラミングすることができる。即ち，上記
制御装置は，単一のインターフェイスを介して外部ソー
スと接続されるので，各制御ユニットのインターフェイ
スに外部ソースを反対に接続することによりエラープロ
グラミングが発生することもない。
【０００７】
【発明が解決しようとする課題】しかしながら，上記制
御装置は，プログラミングに比較的長時間を要するとい
う問題がある。これは，２つの制御ユニットが異なるプ
ログラム及び／又はデータで作動するにもかかわらず，
異なるプログラム及びデータが単一のインターフェイス
のみを介して外部ソースから第１及び第２の制御ユニッ
トのメモリ装置に伝送されるからである。
【０００８】したがって，本発明の課題は，少なくとも
２つの制御ユニットと１又は複数のプログラミング可能
なメモリ装置を有する制御装置において，プログラミン
グを簡易かつ迅速に実行することが可能な，新規かつ改
良された制御装置及び制御装置のプログラミング方法を
提供することにある。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め，請求項１に記載の発明では，プログラム及びデータ
を外部ソースから伝送するためのインターフェイスを有
する第１の制御ユニットを含む，少なくとも２つの制御
ユニットと，前記制御ユニットのプログラム及びデータ
が格納される，１又は複数のプログラミング可能なメモ
リ装置とを有する制御装置において，前記第１の制御ユ
ニットは，前記インターフェイスを介して受信した前記
プログラム及び前記データを，前記制御装置内の全ての
制御ユニットがアクセスできるように１又は複数の前記
メモリ装置に格納することを特徴とする制御装置が提供
される。
【００１０】本項記載の発明では，従来の制御装置と比
較して，１又は複数のメモリ装置に確実に同一のプログ
ラム及びデータが格納されるので，制御ユニットは，確
実に同一のプログラム及びデータにアクセスできる。プ
ログラム及びデータは制御装置に対して一度だけ伝送す
ればよいので，各制御ユニットに対して別途に伝送する
必要はない。このことにより，外部ソースにより制御ユ
ニットをプログラミングあるいは又は再プログラミング
する時間を著しく低減することができる。
【００１１】また，請求項２に記載の発明のように，前
記制御装置は，２つの制御ユニットと，前記２つの制御
ユニット内部にそれぞれ付設される２つの第１のメモリ
装置と，を有する如く構成すれば，第１の制御ユニット
に格納されたプログラム及びデータを第１のメモリ装置
に伝送して格納することができる。従って，かく制御ユ
ニットは，それぞれ付設される第１のメモリ装置に格納
される同一のプログラム及びデータにアクセスすること
ができる。例えば高いシリンダ数（例えば１２シリン
ダ）の内燃機関を制御する制御装置の場合には，第１の
シリンダ列と第２のシリンダ列とを異なる制御ユニット
により制御することができる。
【００１２】また，請求項３に記載の発明のように，前
記制御装置は，２つの制御ユニットと，前記２つの制御
ユニットに接続される第２のメモリ装置とを有する如く
構成すれば，第２のメモリ装置が２つの制御ユニットと
接続しているので，外部ソースからインターフェイスを
介して第１の制御ユニットに伝送されたプログラム及び
データを，この一つの第２のメモリ装置に格納するだけ
で，２つの制御ユニットは第２のメモリ装置内のプログ
ラム及びデータにアクセスすることができる。したがっ
て，インターフェイスを介して外部ソースと接続されて
いる第１の制御ユニットが，受信したプログラム及びデ
ータを複数のメモリ装置に伝送する必要がない。
【００１３】また，請求項４に記載の発明のように，１
又は複数の前記メモリ装置は，前記制御ユニットを介し
て格納された前記プログラム及び前記データに対してラ
ンダムアクセス可能なメモリとして形成される如く構成
すれば，例えばデュアルポートＲＡＭとして形成すれ
ば，メモリ装置は，プログラミング及び駆動の間にデー
タ及びプログラムを迅速に並列に伝送することができ
る。
【００１４】また，請求項５に記載の発明のように，前
記制御装置は，内燃機関を制御する車両制御装置として
形成される如く構成することができる。
【００１５】また，上記課題を解決するため，請求項６
に記載の発明では，プログラム及びデータを外部ソース
から伝送するためのインターフェイスを有する第１の制
御ユニットを含む，少なくとも２つの制御ユニットと，
前記制御ユニットのプログラム及びデータが格納され
る，１又は複数のプログラミング可能なメモリ装置とを
有する制御装置のプログラミング方法であって，前記イ
ンターフェイスを介して受信された前記プログラム及び
前記データは，前記制御装置の全ての制御ユニットが前
記プログラム及び前記データにアクセスできるように，
前記第１の制御ユニットから１又は複数のメモリ装置に
格納されることを特徴とする制御装置のプログラミング
方法が提供される。
【００１６】本項記載の発明では，第１の制御ユニット
は，受信したプログラム及びデータを１又は複数のメモ
リ装置に伝送し，全ての制御ユニットがプログラム及び
データにアクセスできるように，１又は複数のメモリ装
置に格納されるので，外部ソースからプログラム及びデ
ータを制御装置に１回伝送するだけでよい。したがっ
て，制御装置のプログラミングを簡易かつ迅速に実行す
ることができる。
【００１７】また，請求項７に記載の発明のように，前
記制御装置は，２つの制御ユニットと，前記２つの制御
ユニット内部にそれぞれに付設される第１のメモリ装置
と，を有し，前記各第１のメモリ装置には，同一のプロ
グラム及びデータが格納される如く構成すれば，第１の
制御ユニットに格納されたプログラム及びデータを第１
のメモリ装置に伝送して格納することができる。従っ
て，かく制御ユニットは，それぞれ付設される第１のメ
モリ装置に格納される同一のプログラム及びデータにア
クセスすることができる。例えば高いシリンダ数（例え
ば１２シリンダ）の内燃機関を制御する制御装置の場合
には，第１のシリンダ列と第２のシリンダ列とを異なる
制御ユニットにより制御することができる。
【００１８】また，請求項８に記載の発明のように，前
記制御装置は，２つの制御ユニットと，前記２つの制御
ユニットに接続される第２のメモリ装置とを有し，前記
２つの制御ユニットは，同一のプログラム及びデータを
有する前記第２のメモリ装置にアクセス可能である如く
構成すれば，第２のメモリ装置が２つの制御ユニットと
接続しているので，外部ソースからインターフェイスを
介して第１の制御ユニットに伝送されたプログラム及び
データを，この一つの第２のメモリ装置に格納するだけ
で，２つの制御ユニットは第２のメモリ装置内のプログ
ラム及びデータにアクセスすることができる。したがっ
て，インターフェイスを介して外部ソースと接続されて
いる第１の制御ユニットが，受信したプログラム及びデ
ータを複数のメモリ装置に伝送する必要がない。
【００１９】
【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明及び添付図面において，同一の機能及び
構成を有する構成要素については，同一符号を付するこ
とにより，重複説明を省略する。
【００２０】（第１の実施の形態）以下，図１を参照し
ながら，第１の実施の形態について説明する。図１は，
本実施形態にかかる制御装置のブロック図である。
【００２１】図１に示すように，制御装置１は，車両制
御装置として形成されており，車両の内燃機関，トラン
スミッション又はブレーキ（図示せず）を制御するため
に使用される。制御装置１は，第１の制御ユニット２，
第２の制御ユニット３及びメモリ装置４を有する。
【００２２】制御ユニット２，３は，例えばマイクロプ
ロセッサとして，あるいはマイクロコントローラとして
形成される。第１の制御ユニット２は，インターフェイ
ス５を介して外部ソース６と接続されている。外部ソー
ス６は，プログラミング装置として，特にパーソナルコ
ンピュータとして形成される。外部ソース６から，プロ
グラム及びデータがインターフェイス５を介して制御ユ
ニット２に伝送される。プログラム及びデータは，外部
ソース６からインターフェイス回線７を介してインター
フェイス５に伝送される。インターフェイス回線７は，
例えば国際規格（ＩＳＯ規格），特に車両分野で使用さ
れる，いわゆるＫ回線として形成することができる。
【００２３】第１の制御ユニット２は，受信したプログ
ラム及びデータをメモリ装置４に伝送し，プログラム及
びデータは，制御装置１の２つの制御ユニット２，３が
アクセス可能であるように格納される。従って，２つの
制御ユニット２，３は，同一プログラム及びデータを処
理する。
【００２４】本実施形態にかかる制御装置１において
は，各制御ユニット２，３が，長時間かけて，複数の異
なるプログラム及びデータを外部ソース６からインター
フェイス回線７及びインターフェイス５を介して伝送す
る処理をする必要がない。即ち，２つの制御ユニット
２，３は同一のメモリ装置４にアクセスすることができ
るので，制御ユニット２，３の同一プログラム及びデー
タを制御装置１に対して１回のみ伝送するだけでよい。
【００２５】なお，このメモリ装置４は，格納されてい
るプログラム及びデータへの２つの制御ユニット２，３
によるランダムアクセス可能なメモリとして形成され
る。かかるメモリは，例えばデュアルポートＲＡＭとし
て形成されることにより，メモリ装置は，メモリ装置
は，プログラミング及び駆動の間にデータ及びプログラ
ムを迅速に並列に伝送することができる。
【００２６】本実施形態においては，１又は複数のメモ
リ装置に格納されているプログラム及びデータの少なく
とも一部は，制御装置の複数の制御ユニットにより処理
される。好ましくはプログラム及びデータは，全ての制
御ユニットにより処理される。各プログラムの処理コマ
ンドは，プログラム処理する全ての制御ユニットがその
コマンドを実際に実行した場合に初めて処理される。
【００２７】また，プログラム及びデータは，制御装置
に対して一度だけ伝送すればよく，各制御ユニットに対
して別途に伝送する必要はない。このことにより，制御
ユニットをプログラミング又は再プログラミングする時
間を著しく低減することができる。外部ソースとのイン
ターフェイスが各制御ユニットに設けられる従来の制御
装置と比較して，１又は複数のメモリ装置に確実に同一
のプログラム及びデータが格納されるので，制御ユニッ
トは確実に同一のプログラム及びデータにアクセスする
ことができる。
【００２８】また，本実施形態においては，複数の制御
ユニット（好ましくは，全ての制御ユニット）は，同一
のプログラム及びデータを処理する。１又は複数のメモ
リ装置は，各制御ユニットに対して異なる機能のプログ
ラム部分を有することができる。必ずしも全ての制御ユ
ニットが処理するプログラム部分でない場合には，この
プログラム部分を処理すべき制御ユニットを特定するコ
ードを有することができる。即ち，１又は複数のメモリ
装置に格納されている同一のプログラム（及びプログラ
ム部分）に対して全ての制御ユニットがアクセスするこ
とができるほか，所定のプログラム部分については，選
択された制御ユニットのみがアクセス可能とすることも
できる。
【００２９】制御装置に対し同一のプログラム及びデー
タが１回だけ伝送され，受信したプログラム及びデータ
は，第１の制御ユニットにより１又は複数のメモリ装置
に分配される。したがって，各制御ユニットに対して異
なるプログラム及びデータを短時間で伝送することがで
きる。
【００３０】また，プログラム及びデータ処理の間にエ
ラー通知された場合には，エラー通知は，該当する制御
ユニットを識別することができる。このことにより，発
生したエラーの原因を，所定の制御ユニットに限定して
即座に探求することができる。かかるエラーは，特に，
制御装置，制御ユニット又は制御装置のプログラムの開
発段階において通知されるの好ましい。
【００３１】（第２の実施の形態）本実施形態は，第１
の実施の形態とは異なり，各制御ユニット２，３に対し
て，ローカルメモリと称される専用メモリ装置８，９を
設置する。以下，図２に基づいて，本実施形態を説明す
る。
【００３２】本実施形態においては，図２に示すよう
に，制御ユニット２，３は，プログラミング処理の間，
付設され専用メモリ装置８，９に，プログラミング処理
の間に消去されない伝送プログラム及びデータのコピー
を格納する。したがって，２つの専用メモリ装置８，９
には，同一のプログラム及びデータが格納される。制御
ユニット２，３は，付設されている専用メモリ装置８，
９内のプログラム及びデータにアクセスすることができ
る。
【００３３】メモリ装置８，９は，消去可能な不揮発性
メモリの形式で実現されている。かかるメモリは，例え
ばフラッシュＥＰＲＯＭと称され，通常のＥＰＲＯＭの
長所（狭い空間に高いメモリセル密度）とＥＥＰＲＯＭ
の利点（メモリ内容を電気的に簡易かつ快適な消去）を
併せ持つものである。
【００３４】本実施形態かかる制御装置は，例えば高い
シリンダ数（例えば１２シリンダ）の内燃機関を制御す
るために採用される。かかる内燃機関においては，全て
のシリンダが１つの制御ユニットにより制御されるので
はなく，例えば第１のシリンダ列のシリンダは一方の制
御ユニットにより制御し，他方のシリンダ列のシリンダ
は他方の制御ユニットにより制御することができる。
【００３５】第１の制御ユニット２は，インターフェイ
ス５を介して外部ソース６から受信されたプログラム及
びデータは，付設された専用メモリ装置８に伝送され格
納される。同様に，受信されたプログラム及びデータは
他方の制御ユニット３と付設された専用メモリ装置９に
伝送され，同様に格納される。２つの制御ユニット２，
３によりプログラム及びデータを処理する場合に，これ
らの制御ユニット２，３は，各制御ユニット２，３に付
設された２つのメモリ装置８，９に格納されている同一
のプログラム及びデータにアクセスすることができる。
【００３６】以上，本発明に係る好適な実施の形態につ
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例および変更例を想定し
得るものであり，それらの修正例および変更例について
も本発明の技術範囲に包含されるものと了解される。
【００３７】例えば，制御装置の複数の制御ユニットに
付設されるメモリ装置を，外部ソースによりできるだけ
短時間内にプログラミングあるいは再プログラミングす
ることを必要とする制御装置であれば，いかなる制御装
置であっても実施することができる。
【００３８】
【発明の効果】プログラム及びデータを制御装置に対し
て一度だけ伝送すればよく，各制御ユニットに対して別
途に制御装置に伝送する必要はない。このことにより，
制御装置の制御ユニットをプログラミング又は再プログ
ラミングする時間を著しく低減することができる。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる制御装置を示すブロ
ック図である。
【図２】第２の実施の形態にかかる制御装置を示すブロ
ック図である。
【符号の説明】
１ 制御装置 ２，３ 制御ユニット ４ メモリ装置 ５ インタフェース ６ 外部ソース ７ インターフェース回線 ８，９ 専用メモリ装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロルフ コーラー ドイツ連邦共和国 71701 シュヴィーバ ーディンゲン， シュティーゲルシュトラ ーセ 30 (72)発明者 ギュンター ブラウン ドイツ連邦共和国 74321 ビーティクハ イム， エガーシュトラーセ 23 (72)発明者 リュディガー ヤウテラート ドイツ連邦共和国 74321 ビーティクハ イム−ビシンゲン， カール−ゲルトナー シュトラーセ 13 (72)発明者 シュテフェン ギーゼレル ドイツ連邦共和国 71739 オーバーリー クシンゲン，エンツパルク ９

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 プログラム及びデータを外部ソースから
    伝送するためのインターフェイスを有する第１の制御ユ
    ニットを含む，少なくとも２つの制御ユニットと，前記
    制御ユニットのプログラム及びデータが格納される，１
    又は複数のプログラミング可能なメモリ装置とを有する
    制御装置において，前記第１の制御ユニットは，前記イ
    ンターフェイスを介して受信した前記プログラム及び前
    記データを，前記制御装置内の全ての制御ユニットがア
    クセスできるように１又は複数の前記メモリ装置に格納
    することを特徴とする制御装置。
  2. 【請求項２】 前記制御装置は，２つの制御ユニット
    と，前記２つの制御ユニット内部にそれぞれ付設される
    ２つの第１のメモリ装置と，を有することを特徴とする
    請求項１に記載の制御装置。
  3. 【請求項３】 前記制御装置は，２つの制御ユニット
    と，前記２つの制御ユニットに接続される第２のメモリ
    装置とを有することを特徴とする請求項１又は２に記載
    の制御装置。
  4. 【請求項４】 １又は複数の前記メモリ装置は，前記制
    御ユニットを介して格納された前記プログラム及び前記
    データに対してランダムアクセス可能なメモリとして形
    成されることを特徴とする請求項１，２あるいは３項の
    いずれか１項に記載の制御装置。
  5. 【請求項５】 前記制御装置は，内燃機関を制御する車
    両制御装置として形成されることを特徴とする請求項
    １，２，３あるいは４項のいずれか１項に記載の制御装
    置。
  6. 【請求項６】 プログラム及びデータを外部ソースから
    伝送するためのインターフェイスを有する第１の制御ユ
    ニットを含む，少なくとも２つの制御ユニットと，前記
    制御ユニットのプログラム及びデータが格納される，１
    又は複数のプログラミング可能なメモリ装置とを有する
    制御装置のプログラミング方法であって，前記インター
    フェイスを介して受信された前記プログラム及び前記デ
    ータは，前記制御装置の全ての制御ユニットが前記プロ
    グラム及び前記データにアクセスできるように，前記第
    １の制御ユニットから１又は複数のメモリ装置に格納さ
    れることを特徴とする制御装置のプログラミング方法。
  7. 【請求項７】 前記制御装置は，２つの制御ユニット
    と，前記２つの制御ユニット内部にそれぞれ付設される
    ２つの第１のメモリ装置と，を有し，前記２つの第１の
    メモリ装置には，同一のプログラム及びデータが格納さ
    れることを特徴とする請求項６に記載の制御装置のプロ
    グラミング方法。
  8. 【請求項８】 前記制御装置は，２つの制御ユニット
    と，前記２つの制御ユニットに接続される第２のメモリ
    装置とを有し，前記２つの制御ユニットは，同一のプロ
    グラム及びデータを有する前記第２のメモリ装置にアク
    セス可能であることを特徴とする請求項６又は７に記載
    の制御装置のプログラミング方法。
JP2000153950A 1999-05-25 2000-05-25 制御装置及び制御装置のプログラミング方法 Expired - Fee Related JP4917198B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19923879A DE19923879A1 (de) 1999-05-25 1999-05-25 Steuergerät
DE19923879.0 1999-05-25

Publications (2)

Publication Number Publication Date
JP2001014170A true JP2001014170A (ja) 2001-01-19
JP4917198B2 JP4917198B2 (ja) 2012-04-18

Family

ID=7909100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000153950A Expired - Fee Related JP4917198B2 (ja) 1999-05-25 2000-05-25 制御装置及び制御装置のプログラミング方法

Country Status (3)

Country Link
EP (1) EP1055983B1 (ja)
JP (1) JP4917198B2 (ja)
DE (2) DE19923879A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016091308A (ja) * 2014-11-05 2016-05-23 株式会社デンソー 電子制御装置およびメモリ書換方法
US11196610B2 (en) 2015-12-04 2021-12-07 Mitsubishi Electric Corporation Transfer control apparatus, vehicle, and transfer control method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012205010A1 (de) 2012-03-28 2013-10-02 Robert Bosch Gmbh Programmierverfahren, Batterie mit einer Anordnung zur Ausführung des Programmierverfahrens sowie ein Kraftfahrzeug mit einer solchen Batterie

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4381543A (en) * 1981-02-02 1983-04-26 International Business Machines Corporation Controller port switch arrangement for sharing stored data among different systems
AU635916B2 (en) * 1990-01-04 1993-04-08 Crc-Evans Pipeline International, Inc. Distributed processing control system for automatic welding operation
DE19616166A1 (de) * 1996-04-23 1997-10-30 Bosch Gmbh Robert Steuergerät, insbesondere Kraftfahrzeugsteuergerät

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016091308A (ja) * 2014-11-05 2016-05-23 株式会社デンソー 電子制御装置およびメモリ書換方法
US11196610B2 (en) 2015-12-04 2021-12-07 Mitsubishi Electric Corporation Transfer control apparatus, vehicle, and transfer control method

Also Published As

Publication number Publication date
EP1055983A3 (de) 2002-03-13
DE50010861D1 (de) 2005-09-08
EP1055983B1 (de) 2005-08-03
EP1055983A2 (de) 2000-11-29
DE19923879A1 (de) 2000-11-30
JP4917198B2 (ja) 2012-04-18

Similar Documents

Publication Publication Date Title
KR100316981B1 (ko) 플래시 메모리를 구비한 마이크로컴퓨터 및 플래시 메모리에 프로그램을 저장하는 방법
US6563734B2 (en) Non-volatile semiconductor memory device capable of executing erasable, writable and readable functions simultaneously
US20020138702A1 (en) Using non-executable memory as executable memory
MX2012010827A (es) Unidad de control electronico de un vehiculo y metodo de escritura de datos.
CA2155626A1 (en) Method for a program-package change in a multicomputer system, and computer therefor
US6944649B1 (en) Electronic control unit having single non-volatile memory for multiple central processing units and data retrieval method
CN106528217B (zh) 一种现场可编程门阵列程序加载系统和方法
US6629165B1 (en) Programmable controller including intelligent module
US5754781A (en) Data transfer controller device for controlling data transferred by and among separate clusters
US4884195A (en) Multiprocessor system for loading microprograms into a RAM control store of a bus controller
JP2001014170A (ja) 制御装置及び制御装置のプログラミング方法
IE61306B1 (en) Method and device to execute two instruction sequences in an order determined in advance
US10824128B2 (en) Device for processing programmable logic controller program
KR100526547B1 (ko) 듀얼 칩을 구비하는 단말기에서 ｎａｎｄ 플래쉬 메모리관리방법
JPS592058B2 (ja) 記憶装置
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JP2001125790A (ja) 車載電子機器のプログラム書換法
JPH05224707A (ja) プログラマブルコントローラのプログラム変更方法
JP2021152855A (ja) 二重系制御システムのメモリ等価方式
JPH1011109A (ja) 制御装置
JP2020004448A (ja) 自動車用電子制御装置
JPH08339210A (ja) プログラマブルコントローラ
JPH06110798A (ja) Ｉ／ｏ疑似動作装置
JPH08161223A (ja) 内燃機関制御用ｏｔｐメモリ内蔵マイクロコンピュータ
JPS59158428A (ja) サブチヤネル制御方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111227

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees