JP2001008934A - 超音波診断装置の送信回路及び送信制御方法 - Google Patents

Abstract

(57)【要約】 【課題】回路規模を抑え、チャンネル毎により精細な遅
延時間制御を行う。 【解決手段】波形データを記憶している１個の波形メモ
リ２１を備え、波形メモリ２１の波形データを読み出し
て複数の送信チャンネル夫々の送信波形信号を発生させ
る任意波形送信回路１２を備える。送信回路１２は、チ
ャンネル値に基づき波形メモリから送信チャンネル毎に
時分割で波形データを読み出す手段（２２、３３、３
７、３８、３９（３９ａ）、３７）と、複数の送信チャ
ンネル夫々に与えられた遅延時間に応じて演算される時
間だけ、読み出された波形データの時間調整をする手段
（３４_１〜３４_Ｎ−１、３５、３９、２１、３７（３７
ａ）、３８）と、時間調整された波形データをアナログ
量の波形信号に生成する手段（３６〜３８、２４、２
５）とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、超音波診断装置の
送信回路及び送信制御方法に係り、とくに、少なくとも
波形振幅及び遅延時間に関して送信チャンネル毎に任意
波形の超音波信号を送信できる超音波診断装置の送信回
路及び送信制御方法に関する。

【０００２】

【従来の技術】超音波信号の医学的な応用は今や多岐に
渡り、超音波診断装置もその１つである。超音波診断装
置は被検体との間で超音波信号の送受を行って画像信号
を得る装置であり、超音波信号の非侵襲性など、様々な
特徴を活かして種々の診断に利用されている。

【０００３】この超音波診断装置は、超音波プローブを
駆動して超音波信号を被検体内に送信するための送信回
路（送信器、送信ユニット、又は送信装置などと呼ばれ
ることもある）を備えている。この送信回路として、従
来では、例えば特開平８−６２８号記載の「超音波断層
装置」に搭載されているものが知られている。この装置
に搭載の送信回路は、任意波形の超音波信号を各送信チ
ャンネルに送信する機能を備えている。この機能を実現
するため、送信回路は各チャンネル毎にあてがった、送
信チャンネル数分の複数個の任意波形発生回路を備えて
いる。この任意波形発生回路の夫々は、図１３に例示す
る如く、波形データを記憶する波形メモリ、この波形メ
モリから波形データを所定遅延時間分（粗調）遅らせて
読み出す波形メモリ制御回路、この読み出した波形デー
タを所定の遅延時間分（微調）遅らせる遅延回路、読み
出した波形データをアナログ波形信号に変換するＤ／Ａ
コンバータ、及び変換したアナログ波形信号を所定の高
電圧値まで増幅する増幅器を備えている。このように電
圧増幅されたアナログ波形信号が駆動信号として超音波
プローブのチャンネル毎の振動子に印加される。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た送信回路にあっては、複数の送信チャンネル夫々につ
いて波形メモリ、波形メモリ制御回路、遅延回路、Ｄ／
Ａコンバータ、及び増幅回路を備える構成であることか
ら、以下のような様々な問題があった。

【０００５】第１に、送信チャンネル毎に任意波形発生
回路が必要になるので、どうしても、回路規模が大きく
なるという問題がある。とくに、波形メモリは高集積化
を図るときに、コスト低減や回路規模の抑制のネックに
なっていた。

【０００６】第２に、回路要素の冗長性の問題がある。
各任意波形発生回路により制御される送信波形の特性に
は、一例として、（ａ）送信波形の振幅（チャンネル毎
に制御される）、（ｂ）送信波形の遅延時間（チャンネ
ル毎に制御される）、（ｃ）送信波形の波数（全チャン
ネル共通に制御される）、（ｄ）送信波形の周波数（全
チャンネル共通に制御される）、及び（ｅ）送信波形の
波形それ自体（全チャンネル共通に制御される）が挙げ
られる。このリストから分かるように、送信チャンネル
毎に制御すべき特性が「送信波形の振幅」及び「送信波
形の遅延時間」のみである場合において、各チャンネル
毎に波形メモリを備えることは冗長性が高いと言わざる
を得ない。

【０００７】一方、波形メモリを１個だけ用いて複数チ
ャンネルＮ分の送信超音波信号を発生させる手法も考え
られる。例えば、この全チャンネル共通の１個の波形メ
モリに共通の波形データを記憶させ、この波形データか
ら「所定「Ｎ×Ｍ」ビット数（Ｍ：Ｄ／Ａコンバータの
ビット数）のデータ幅ずつ、各チャンネル毎に時分割処
理によりデータを読み出すようにする。しかし、この場
合、遅延可能な最小時間幅は送信チャンネル数Ｎに対応
する時間幅に決まってしまい、それ以下の細かな時間幅
の遅延時間制御はできない。この結果、遅延時間制御が
粗くなり、超音波送信ビームの方向制御の精度や空間分
解能が低下するという事態を招くことになる。

【０００８】本発明は、上述した従来技術の問題に鑑み
てなされたもので、回路規模及び回路構成の冗長性を抑
え、送信チャンネル毎により精細な遅延時間制御を行う
ことができ、高集積化に好適で且つ低コスト化が可能な
送信回路を備えた超音波診断装置を提供することを、そ
の目的とする。

【０００９】

【課題を解決するための手段】上述した種々の目的を達
成するため、本願の第１の発明は、１種類の経時的に変
化する波形データをデジタル量で予め記憶している１個
のメモリを備え、且つこのメモリの波形データを読み出
して複数の送信チャンネル夫々の送信信号を発生させる
超音波診断装置の送信回路において、この送信回路は、
前記メモリから送信チャンネル毎に時分割で波形データ
を読み出す読出し手段と、この読出し手段により読み出
された波形データに対して前記複数の送信チャンネル夫
々に与えられた遅延時間に応じた所定時間だけ送信チャ
ンネル毎に時間調整する時間調整手段と、この時間調整
手段より時間調整された波形データをアナログ量の波形
信号に生成して前記送信信号として出力する波形生成手
段とを備えた、ことを特徴とする。この場合、基本構成
として、前記読出し手段は、前記複数の送信チャンネル
数Ｎ及び前記波形生成手段におけるＤ／Ａ変換のビット
数をＭとするとき、「Ｎ×Ｍ」ビットの前記波形データ
を同時に読み出す手段であることが望ましい。

【００１０】この場合、例えば、前記読出し手段は、前
記複数の送信チャンネル夫々に与えられた遅延時間とそ
の各送信チャンネル値との関係に応じて決まるタイミン
グで前記メモリから送信チャンネル毎に時分割で前記波
形データを読み出す読出し制御手段と、この読み出した
波形データを保持するデータ保持手段とを備る。また、
前記読出し制御手段は、前記遅延時間をカウントする第
１のカウンタ手段と、前記複数の送信チャンネル数をカ
ウントする第２のカウンタ手段と、前記第１のカウンタ
手段のカウント値が送信チャンネル数以下であって前記
第２のカウンタ手段のカウント値が自己の送信チャンネ
ルを指したときに前記波形データの読出し開始を指令す
る読出し指令手段とを備えていてもよい。

【００１１】前記基本構成において、例えば、前記調整
手段は、前記読出し手段により読み出された波形データ
に互いに異なる複数の遅延時間値の遅延を掛ける複数の
遅延要素と、この複数の遅延要素が出力した波形データ
を前記所定時間に応じて選択する遅延時間選択手段とを
備えることができる。これに代えて、前記調整手段は、
前記読出し手段により読み出された波形データに１つの
遅延時間値の遅延を掛ける１個の遅延要素と、この遅延
要素からの前記波形データの出力タイミングを前記所定
時間に応じて制御するタイミング制御手段とを備えてい
てもよい。

【００１２】このとき、好適には、前記調整手段は、前
記時間調整のための前記所定時間をソフトウエアに拠る
アルゴリズムに基づき演算する演算手段を備える。さら
に好適には、前記時間調整手段は、前記複数の送信チャ
ンネル夫々に与えられた遅延時間をカウントする第１の
カウンタ手段と、前記複数の送信チャンネル数をカウン
トする第２のカウンタ手段と、前記第１のカウンタ手段
による前記遅延時間の終了に応答して数をカウントする
第３のカウンタ手段とを備えるとともに、前記演算手段
は、前記第２のカウンタ手段のカウント値、前記第３の
カウンタ手段のカウント値、及びその各送信チャンネル
値を前記アルゴリズムに適用して前記所定時間を演算す
る手段である。

【００１３】とくに、好適には、前記アルゴリズムは、
前記第２のカウンタ手段のカウント値をＡ、前記第３の
カウンタ手段のカウント値をＢ、及びその各送信チャン
ネル値をＣとするとき、「Ａ−Ｂ−Ｃ」の差分を用いて
前記所定時間を求める解法であることである。

【００１４】さらに前記基本構成において、前記時間調
整手段は、前記読出し手段より読み出された波形データ
に複数種の遅延時間値の遅延を掛ける複数の遅延手段
と、この複数の遅延手段よる遅延結果を入力し且つセレ
クト信号によりその内の１つの入力信号を選択可能な選
択手段と、この選択手段が前記所定時間に相当する遅延
時間量を持った遅延波形データを選択するように前記セ
レクト信号を送信チャンネル毎に制御する制御手段とを
備えていてもよい。

【００１５】また、前記波形生成手段は、送信チャンネ
ル毎に、前記「Ｎ×Ｍ」ビットの時間調整されたパラレ
ル波形データをＭビット毎のシリアル波形データに変換
する変換手段と、ビット数が前記Ｍビットであり且つ前
記変換手段により変換された波形データをＤ／Ａ変換す
るＤ／Ａコンバータと、このＤ／Ａ変換されたアナログ
波形信号を増幅し且つ送信チャンネル毎にそのゲインを
変更可能な増幅器とを備えることも好適な態様の１つで
ある。

【００１６】一方、本願の第２の発明は、１種類の経時
的に変化する波形データをデジタル量で予め記憶してい
る１個のメモリからその波形データを読み出して複数の
送信チャンネル夫々の送信信号を発生させる超音波診断
装置の送信制御方法において、前記メモリから送信チャ
ンネル毎に時分割で波形データを読み出し、前記複数の
送信チャンネル夫々に与えられた遅延時間に応じた所定
時間だけ送信チャンネル毎に時間調整し、この時間調整
された波形データをアナログ量の波形信号に生成して前
記送信信号として出力することを特徴とする。

【００１７】

【発明の実施の形態】以下、この発明の実施の形態を、
図面を参照して説明する。

【００１８】以下に説明する超音波診断装置は、複数チ
ャンネルの各送信系それぞれについて超音波信号の送信
波形の振幅及び遅延時間を各チャンネル毎に制御するタ
イプの送信回路を有する装置であれば、どのようなタイ
プの超音波診断装置にも適用できる。つまり、Ｂモード
断層用、ドプラモード用等の種類を問わず、かかる送信
回路を有する超音波診断装置全て適用できる。

【００１９】（第１の実施形態）第１の実施形態を図１
〜図９に基づき説明する。

【００２０】図１に、この実施形態に係る超音波診断装
置の全体構成を概略的に示す。

【００２１】この超音波診断装置は、被検体の体表に当
接させて使用する超音波探触子（プローブ）１１と、こ
の探触子１１に接続された任意波形送信回路１２及び受
信回路１３と、この受信回路１３の出力を受けるＤＳＣ
（デジタルスキャンコンバータ）１４と、このＤＳＣの
出力を受けて画像表示を行う表示部１５と、送受信の遅
延時間制御や各回路の動作タイミングの制御などを担う
システム制御回路１６とを備える。また、この装置に
は、図示していないが、オペレータが操作情報を入力す
る操作器も設けられている。

【００２２】この内、任意波形送信回路１２は本発明を
適用して構成されており、１つの波形メモリで任意波形
の駆動信号を送信Ｎチャンネルの夫々に発生させること
ができる。ここでの「任意波形」とは時間軸上において
波形振幅及び送信チャンネル毎の遅延時間がいかなる形
状であってもよいことを意味しており、その他の送信波
数、送信周波数、及び波形自体（正弦波であるなど）は
全送信チャンネルで共通になっている。つまり、波形は
同一であっても、個々の送信チャンネル毎に振幅値と送
信遅延時間を独立して制御できるようになっている。こ
の送信回路１２で発生させた駆動信号は、送信Ｎチャン
ネル毎に、超音波探触子１１に印加される。

【００２３】この送信回路１２の詳細な構成及び動作
は、装置全体の概略説明が終わった段階で、再度、説明
するが、本発明を適用することで、送信回路に搭載する
波形メモリは１個で済み、且つ、従来の波形メモリ１個
で済む構成の装置よりも格段に精細な送信遅延時間制御
を行うことができる。

【００２４】超音波探触子１１は、被検体との間で超音
波信号の送受信を担うデバイスであり、電気／機械可逆
的変換素子としての複数Ｎ本の振動子を１次元アレイ状
に配列した構造を有する。このＮ本の振動子はＮチャン
ネルの送受信系を構成する。Ｎ本の振動子は、任意波形
送信回路１２及び受信回路１３の夫々におけるＮチャン
ネルの回路に電気的に接続されている。

【００２５】これにより、超音波探触子１１の振動子群
は任意波形送信回路１２から与えられる送信チャンネル
毎のパルス駆動電圧（駆動信号）を受けて超音波パルス
信号に変換し、これを被検体内に送信する。送信された
複数の超音波パルス信号は被検体内でビームフォーミン
グされ、超音波ビームを形成する。被検体内から反射し
てきた超音波エコー信号は、複数の振動子により受信さ
れた後、受信Ｎチャンネルそれぞれの電気量のエコー信
号に変換される。

【００２６】このＮチャンネルのエコー信号は、一例と
してのＢモード用の受信回路１３に送られ、受信遅延加
算によりビームフォーカスされたエコー信号が生成され
る。このエコー信号は、受信回路１３にて更に、対数増
幅、包絡線検波、Ａ／Ｄ変換などの処理を受け、画像デ
ータに変換される。この画像データはＤＳＣ１４に送ら
れて、超音波スキャンのラスタ列のデータからビデオフ
ォーマットスキャンのデータ列に変換される。この後、
画像データはフレーム毎に所定タイミングで表示部１５
に送られ、そこでアナログ量に戻された後、モニタに例
えばＢモード断層像として表示される。

【００２７】ここで、上述した任意波形送信回路１２の
構成及び動作を図２〜図７に基づき詳述する。

【００２８】この任意波形送信回路１２は、図２に示す
如く、１個の波形メモリ２１、アドレス発生回路２２、
Ｎチャンネル分の送信波形生成＆遅延制御回路２３（２
３−１〜２３−Ｎ）、Ｎチャンネル分のＤ／Ａコンバー
タ２４（２４−１〜２４−Ｎ）、及び同じくＮチャンネ
ル分のゲイン可変の増幅器２５（２５−１〜２５−Ｎ）
備える。なお、この任意波形送信回路１２には、前述し
たシステム制御回路からクロック信号ＣＫ、リセット信
号ＲＥなどの各種の信号から成る制御信号ＣＳが供給さ
れるようになっている。

【００２９】アドレス発生回路２２は詳細には、図４に
示す如く、チャンネルカウンタ３１とマルチプレクサ３
２とを備える。チャンネルカウンタ３１は、システム制
御回路１６から供給される基本クロック信号ＣＫをカウ
ントアップして、そのカウンタ出力をセレクト信号ＳＬ
としてマルチプレクサ３２のセレクトポートに与える。
このカウントアップ値の上限値は送信回路のチャンネル
数Ｎと同じであり、チャンネル数Ｎ＝８のときには、チ
ャンネルカウンタ３１は０〜７（＝Ｎ−１）まで繰返し
カウントする。

【００３０】一方、マルチプレクサ３２の入力ポート０
〜Ｎ−１には、送信チャンネル１〜Ｎ夫々の送信波形生
成＆遅延制御回路２３−１〜２３−Ｎから読出しアドレ
ス信号ＲＤがそれぞれ与えられている。このマルチプレ
クサ３２の出力ポートＯＵＴは波形メモリ２１のアドレ
スポートに与えられる。これにより、セレクト信号ＳＬ
の値が順次アップすることによりマルチプレクサ３２の
入力ポート０〜Ｎ−１が順次選択されから、読出しアド
レス信号ＲＤがアドレス信号ＡＤとして選択される。こ
の結果、アドレス信号ＡＤが時分割で波形メモリ２１に
与えられる。

【００３１】波形メモリ２１は、図３に示す如く、所望
の電圧駆動信号として送信波形（矩形波形、サイン波形
など）を形成する波形データを１組、記憶したＳＲＡＭ
から成る。この波形データは、模式的には、予め所望の
送信波形を所定のサンプリングレートで量子化した各振
幅値を、Ｍビットのデジタル量に変換し、これを送信チ
ャンネルＮ数分ずつ並列に並べて形成した「（Ｎ×Ｍ）
ビット×サンプリング回数分」のデータである。ここ
で、Ｍビットは、Ｄ／Ａコンバータ２４のビット数を表
す。なお、この波形メモリ２１をＳＲＡＭで形成すれば
波数などを書きかえるときに都合が良いが、そのような
事態を考慮しなくても済むときには、ＲＯＭで形成して
もよい。

【００３２】波形メモリ２１の読出しポートは「Ｎ×
Ｍ」ビットで構成されるとともに、「Ｎ×Ｍ」ビットの
バス構成を介して送信波形生成＆遅延制御回路２３−１
〜２３−Ｎ夫々に並列に接続されている。

【００３３】このため、波形メモリ２１の読出しアドレ
スを指定すると、その読出しポートから「Ｍ×Ｎ」ビッ
トのデータ幅の波形データを一定時間毎に読み出すこと
ができる。アドレスは、前述したように、アドレス発生
回路２２からアドレス信号ＡＤとして供給される。読み
出された「Ｍ×Ｎ」ビットの波形データはＮチャンネル
の送信波形生成＆遅延制御回路２３−１〜２３−Ｎ夫々
にＮクロック分のクロック信号に同期して順次、時分割
で供給される。

【００３４】送信波形生成＆遅延制御回路２３−１〜２
３−Ｎの夫々は、「Ｎ×Ｍ」ビットの波形データを一定
時間毎に入力し、この波形データに各送信チャンネル固
有の送信遅延制御を施してＤ／Ａコンバータ２４−１〜
２４−Ｎに夫々供給する。この送信波形生成＆遅延制御
回路２３−１〜２３−Ｎは本発明の特徴を成す回路構成
の主要部分に対応するもので、各回路は、図４に示す如
く、ラッチ回路３３、３４_１〜３４_Ｎ−１、マルチプレ
クサ３５、３６、ディレイコントローラ３７、波形デー
タカウンタ３８、及び波形データコントローラ３９を備
えている。また、ディレイコントローラ３７にはディレ
イカウンタ３７ａが備えられ、一方、波形データコント
ローラ３９には波形データ読出カウンタ３９ａが備えら
れている。

【００３５】この内、入力段に設けられているラッチ回
路３３は、その入力ポート及び出力ポートが共に「Ｎ×
Ｍ」ビットで成る。入力ポートには波形メモリ２１から
の「Ｎ×Ｍ」ビットのバス構成が接続される。出力ポー
トは後述するように「Ｎ×Ｍ」ビットのバス構成を介し
てラッチ回路３４_１〜３４_Ｎ−１、マルチプレクサ３５
に接続されている。このラッチ回路３３は、波形データ
コントローラ３９から供給されるラッチクロックＬＨ_１
に同期して波形メモリ２１から「Ｎ×Ｍ」ビットの波形
データ読出しを行う。つまり、「Ｎ×Ｍ」ビットの波形
データが１個のラッチクロックＬＨ_１に同期して一度に
読み出される。

【００３６】このラッチ回路３３の出力ポート側にはＮ
組の分岐回路が並列に構成されている。これらの分岐回
路も夫々、「Ｎ×Ｍ」ビットのバス構成で成る。これら
の分岐回路の内、１組はそのまま第１段目のマルチプレ
クサ３５の１つの入力ポート０に接続されている。残り
のＮ−１組の分岐回路には、入力ポート及び出力ポート
が共に「Ｎ×Ｍ」ビットのラッチ回路３４_１〜３４
_Ｎ−１が夫々挿入され、その出力ポート側の「Ｎ×Ｍ」
ビットのバス構成がマルチプレクサ３５の残りの入力ポ
ート１〜Ｎ−１にそれぞれ接続されている。これらのＮ
−１個のラッチ回路３４_１〜３４_Ｎ−１には、ラッチし
たデータを所定クロック数分、遅延して出力する遅延要
素が組み込まれている。

【００３７】具体的には、マルチプレクサ３５の入力ポ
ート１に接続されているラッチ回路３４_１は、１クロッ
ク分遅らせる遅延要素（×１）を備える。また、マルチ
プレクサ３５の入力ポート２に接続されているラッチ回
路３４_２は、２クロック分遅らせる遅延要素（×２）を
備える。同様に、マルチプレクサ３５の入力ポート３，
…，Ｎ−２，Ｎ−１に夫々接続されているラッチ回路３
４_３，…，３４_Ｎ−２，３４_Ｎ−１は、３、…、Ｎ−
２，Ｎ−１クロック分それぞれ遅らせる遅延要素（×
３，…，×Ｎ−２，×Ｎ−１）を備える。

【００３８】各ラッチ回路３４には、波形データコント
ローラ３９からラッチクロックＬＨ _２が夫々与えられ
る。このため、ラッチ回路３４_１〜３４_Ｎ−１の夫々
は、ラッチクロックＬＨ_２に同期して「Ｎ×Ｍ」ビット
の波形データをラッチするとともに、そのビットデータ
を指定クロック数分遅らせて出力する。

【００３９】このラッチ回路群の出力側には、Ｎ個の入
力から１個の出力を選択する第１段目のマルチプレクサ
３５が図示の如く設けられる。このＮ個の入力ポート０
〜Ｎ−１には上述の如く、ラッチ回路３３及び３４_１〜
３４_Ｎ−１の出力信号が入力する。このマルチプレクサ
３５の選択ポートには波形データコントローラ３９から
選択信号ＳＴ_１が与えられる。このため、マルチプレク
サ３５は選択信号ＳＴ _１により指定された入力ポートの
信号のみを選択し、その出力ポートＯＵＴから出力す
る。このため、マルチプレクサ３５から出力される波形
データは、時間調整用のラッチ回路を通らないで選択さ
れた入力ポート０の「Ｎ×Ｍ」ビットの波形データ、又
は、時間調整用のラッチ回路３４_１〜３４_Ｎ−１のいず
れかを通して選択された入力ポート１〜Ｎ−１の何れか
の「Ｎ×Ｍ」ビットの波形データである。

【００４０】この第１段目のマルチプレクサ３５の出力
側には、図示の如く、直並列変換用の第２段目のマルチ
プレクサ３６が設けられている。このマルチプレクサ３
６の入力ポート夫々は「Ｎ×Ｍ」ビットで構成される。
このため、かかる入力ポート側では、第１段目のマルチ
プレクサ３５の出力ポートに接続された「Ｎ×Ｍ」ビッ
トのバス構成は、その先頭からＭビット毎に順次分か
れ、後段のマルチプレクサ３６のＮ個の入力ポートに夫
々接続されている。一方、後段のマルチプレクサ３６の
出力ポートＯＵＴはＭビットで構成され、Ｍビットのバ
ス構成でそのままＤ／Ａコンバータ２４−１（〜２４−
Ｎ）に接続されている。

【００４１】この第２段目のマルチプレクサ３６は、時
間調整された「Ｎ×Ｍ」ビットの波形データをそのＮ個
の入力端０〜Ｎ−１に入力させ、この内の何れかの入力
ポートを選択信号ＳＴ_２により選択して出力ポートＯＵ
ＴからＭビットの波形データとして出力する。このマル
チプレクサ３６には、波形データカウンタ３８から選択
信号ＳＴ_２与えられる。

【００４２】さらに、ディレイコントローラ３７は送信
チャンネル毎に送信波形の遅延を制御するための回路で
ある。このディレイコントローラ３７は、システム制御
回路１６から与えられる基本クロック信号ＣＫに同期し
て、指定遅延時間のカウントダウンを行うディレイカウ
ンタ３７ａを有する。このディレイカウンタ３７ａの出
力ＤＬは波形データカウンタ３８及び波形データコント
ローラ３９に送られる。例えば、送信チャンネル０の遅
延時間が９クロックであるとすると、送信チャンネル０
用に装備されたディレイカウンタ３７ａは、スタート信
号に応答としてカウント開始し、カウント値９〜０まで
基本クロック信号ＣＫに同期してカウントダウンする
（図８、９参照）。

【００４３】波形データカウンタ３８は、ディレイカウ
ンタ３７ａのカウント出力ＤＬが零になると、これに応
答してカウント開始し、０からカウント可能な値まで累
積的にカウントアップする。このカウントアップ値ＵＤ
は波形メモリ２１のアドレス制御用信号として波形デー
タコントローラ３９に送られる。その一方で、波形デー
タカウンタ３８はそのカウント値ＵＤの下位所定ビット
から前記選択信号ＳＴ２を生成し、これを第２段目のマ
ルチプレクサ３６に出力する。

【００４４】波形データコントローラ３９は、前述した
ように波形データ読出しカウンタ３９ａを有する一方
で、例えば制御及び演算処理用のＣＰＵ、メモリ（図示
せず）を有して構成される。そして波形データコントロ
ーラ３９は、入力する制御信号ＣＳ（基本クロック信号
ＣＫ、リセット信号など各種の制御用信号）、チャンネ
ルカウンタ３１のカウント値（チャンネル選択信号）Ｓ
Ｌ、ディレイカウンタ３７ａのカウント値ＤＬ、及び波
形データカウンタ３８のカウント値ＵＤを用いて、ラッ
チ回路３３、３４_１〜３４_Ｎ−１及びマルチプレクサ３
２、３５の動作を制御する。

【００４５】具体的には、波形データコントローラ３９
は、１段目及び２段目のラッチ回路３３、３４_１〜３４
_Ｎ夫々に波形データ読出し用のラッチクロックＬＨ_１、
ＬＨ _２を夫々送る。つまり、コントローラ３９は、図
８，９に示す如く、ディレイカウンタ３７ａの出力ＤＬ
が送信チャンネル数Ｎ（例えばＮ＝８）以下であり、且
つ、チャンネルカウンタ３１の出力ＳＬが自己チャンネ
ル値を示している（例えば、送信チャンネル０の対して
はＳＬ＝０）状態を例えばソフトウエア処理により常時
モニタしており、この状態を検知できたときにラッチク
ロックＬＨ_１、ＬＨ_２をラッチ回路３３、３４_１〜３４
_Ｎに送る。

【００４６】また、波形データコントローラ３９は、第
１段目のマルチプレクサ３５に、時間調整値に対応した
入力ポートを選択する選択信号ＳＴ_１を送る。具体的に
は、コントローラ３９は、チャンネルカウンタ３１の出
力値ＳＬ、波形データカウンタ３８の出力値ＵＤ、及び
自己チャンネル値ＣＳからソフトウエア演算により又は
ハード演算により時間調整値Ｅを求め、この調整値Ｅに
対応した遅延要素を持つラッチ回路３４_１（〜３４_Ｎ）
に繋がっている及びラッチ回路に関与していない入力端
０〜Ｎ−１の内の何れかを選択する選択信号ＳＴ_１をマ
ルチプレクサ３５に送る。

【００４７】この時間調整値Ｅの演算アルゴリズムの例
を図５に、その演算の例を図６に、ハードウエア演算に
よる演算例を図７夫々に示す。

【００４８】いま、送信チャンネル数Ｎ＝８と仮定し
て、チャンネルカウンタ３１の出力値ＳＬ＝Ａ、波形デ
ータカウンタ３８の出力値ＵＤ＝Ｂ、及び自己チャンネ
ル値ＣＳ＝Ｃとおくと、差分値「Ａ−Ｂ−Ｃ−１」の値
から求める。具体的には、図５、６に示す如く、（１）
Ａ−Ｂ≧０が成立するならば、Ｄ＝Ａ−Ｂとおき、そう
でない場合は、Ｄ＝Ａ−Ｂ＋８を演算する； さらに、
（２）Ｄ−Ｃ≧０が成立するならば、Ｅ＝Ｄ−Ｃとお
き、そうでない場合は、Ｅ＝Ｄ−Ｃ＋８を演算する；さ
らに、（３）Ｅ−１≧０が成立するならば、Ｆ＝Ｅ−１
とおき、そうでない場合は、Ｆ＝Ｅ−１＋８を演算す
る；の処理を行って、最終的に時間調整値Ｅを得る。

【００４９】そこで、このアルゴリズムを、Ｄ／Ａコン
バータのビット数＝Ｍ、送信チャンネル数Ｎ＝８で例示
する図８，９のタイミングチャートに適用すると、指定
遅延時間＝９クロックの送信チャンネル０に対する時間
調整値Ｅ＝１クロック、指定遅延時間＝１１クロックの
送信チャンネル１に対する時間調整値Ｅ＝２クロック、
及び指定遅延時間８クロックの送信チャンネル２に対す
る時間調整値Ｅ＝６クロック、及び指定遅延時間１０ク
ロックの送信チャンネル３に対する時間調整値Ｅ＝７ク
ロックとなる。

【００５０】このソフトウエア演算に代えて、図７に示
す如く、ハード演算を行って時間調整値Ｅを求めておい
てもよい。この場合、Ａ，Ｂ，Ｃ夫々の３ビットの値を
符号拡張して４ビットにし、その後で、「Ａ−Ｂ−Ｃ−
１」をハード的に行う。

【００５１】また、この波形データコントローラ３９に
搭載している波形データ読出しカウンタ３９ａは、この
コントローラ３９のＣＰＵが自己チャンネルの指定を検
出したときに、これ以降の波形データ読出しタイミング
を決めるためにカウント可能な値まで累積的にカウント
アップするカウンタである。このカウント値ＣＮのカウ
ントタイミングの例を図８，９に示す。

【００５２】次に、本実施形態の送信回路の作用効果
を、図８，９を用いて説明する。両図は、送信チャンネ
ル数Ｎ＝８、遅延時間＝９、１１、８及び１０の送信チ
ャンネル０〜３を分けて例示している。

【００５３】スタート信号は超音波送信を指令する信号
であり、所定レート毎にスタート信号がオンになる。ス
タート信号がオンになると、全送信チャンネルに対し
て、波形メモリ２１からの波形データ読出しが開始され
る（時刻ｔ_０）。この開始に応答して、チャンネルカウ
ンタ３１は周期的に０〜７までカウントアップを繰り返
すので、マルチプレクサ３２では読出しアドレスＲＤの
選択先が送信チャンネル０〜７まで順次選択される。こ
れにより、波形メモリ２１から時分割の波形データ読出
しが指令される。

【００５４】このチャンネルカウンタ３１のカウント動
作と並行して、全送信チャンネル夫々のディレイカウン
タ３７ａはカウントダウンを開始する。いまの例の場
合、送信チャンネル０では９〜０まで、送信チャンネル
１では１１〜０まで、送信チャンネル２では８〜０ま
で、さらに送信チャンネル３では１０〜０まで夫々カウ
ントダウンされる。

【００５５】まず、送信チャンネル０について説明す
る。ディレイカウンタ３７ａの出力値ＤＬが「チャンネ
ル数Ｎ−１＋１」＝８以下であって、チャンネルカウン
タ３１の出力値ＳＬが自己チャンネル値＝０を示す時刻
ｔ_０１´なると、波形データコントローラ３９の波形デ
ータ読出しカウンタ３９ａはカウントアップを開始す
る。このカウント値ＣＮに付勢されて、波形メモリ２１
から送信波形の０〜７番目のサンプリングによる波形デ
ータが「Ｎ×Ｍ」ビット（Ａ／Ｄコンバータが８ビット
（＝Ｍ）とすると、例えば８×８＝６４（Ｎ×Ｍ）ビッ
トである）で同時に出力される。

【００５６】この出力タイミングから１クロック置いた
次の時刻ｔ_０１なると、波形データコントローラ３９か
らラッチクロックＬＨ_１が１段目のラッチ３３に出力さ
れる。これにより、全部で「Ｎ×Ｍ」ビットの０〜７番
目のデータがラッチされる。このように、「Ｎ×Ｍ」ビ
ットの時間調整前の波形データが一度に波形メモリ２１
から読み出され、ラッチされる。

【００５７】この読み出された「Ｎ×Ｍ」ビットのデー
タは、ラッチクロックＬＨ_２と伴に、次段のラッチ回路
３４_１〜３４_Ｎ−１により１〜「Ｎ−１」クロックまで
細かい遅延が夫々掛けられる。与えられた遅延制御が終
了した「Ｎ×Ｍ」ビットのデータは、マルチプレクサ３
５の入力ポート１〜Ｎ−１に順次用意される。なお、ラ
ッチされたままの遅延量＝０の「Ｎ×Ｍ」ビットのデー
タもマルチプレクサ３５の入力ポート０に用意される。

【００５８】次に、波形データコントローラ３９は、前
述した図５のアルゴリズムで演算した時間調整値Ｅ＝１
クロックに対応した入力ポートを選択するセレクト信号
ＳＴ _１をマルチプレクサ３５に与える。この送信チャン
ネル０の場合、時間調整値Ｅ＝１クロックであるから、
遅延要素＝「×１」の入力端１を選択する選択信号ＳＴ
_１がマルチプレクサ３５に適宜なタイミングで与えられ
る。この結果、調整開始の時刻ｔ_０１から１クロック分
遅れた時刻ｔ_０２にて、時間調整された「Ｎ×Ｍ」ビッ
トの波形データがマルチプレクサ３５により一度に選択
される。

【００５９】このように時間調整され、読み出された
「Ｎ×Ｍ」ビットの波形データは第２番目のマルチプレ
クサ３６の入力ポート０〜Ｎ−１に用意される。このと
き、入力ポート０〜Ｎ−１の夫々には、「Ｎ×Ｍ」ビッ
トのデータをＭビットずつに分けた、各サンプリングに
よる１個のデータが夫々順番に用意される。このマルチ
プレクサ３６には、波形データカウンタ３８から０〜Ｎ
−１を周期的に繰り返す選択信号ＳＴ_２が供給されてい
るので、入力ポート０〜Ｎ−１の夫々に用意されたＭビ
ットのデータが時系列に順次、選択され、出力ポートＯ
ＵＴからＤ／Ａコンバータ２４−１に送られる。つま
り、ＭビットのパラレルデータがＤ／Ａコンバータ２４
−１に送られる。

【００６０】Ａ／Ｄコンバータ２４−１は、順次入力す
るＭビットのデータをアナログ量の波形信号に変換し
て、増幅器２５−１に送る。増幅器２５−１は、順次入
力するアナログ波形信号を、各送信チャンネル独立に制
御されるゲインで増幅し、所望電圧値の送信波形信号と
して出力する。

【００６１】送信チャンネル１の場合、ディレイカウン
タ３７ａの出力値ＤＬが「チャンネル数Ｎ−１＋１」＝
８以下であって、チャンネルカウンタ３１の出力値ＳＬ
が自己チャンネル値＝１を示す時刻ｔ_１１´なると、波
形データ読出しカウンタ３９ａはカウントアップを開始
する。このカウント値ＣＮに付勢されて、波形メモリ２
１から送信波形の０〜７番目の波形データが「Ｎ×Ｍ」
ビットで同時に出力される。この出力タイミングから１
クロック置いた次の時刻ｔ_１１なると、ラッチクロック
ＬＨ_１が１段目のラッチ３３に出力される。これによ
り、全部で「Ｎ×Ｍ」ビットの０〜７番目のデータがラ
ッチされる。この読み出された「Ｎ×Ｍ」ビットのデー
タは、ラッチクロックＬＨ_２と伴に、次段のラッチ回路
３４_１〜３４_Ｎ−１により１〜「Ｎ−１」クロックまで
細かい遅延が夫々掛けられる。

【００６２】次に、波形データコントローラ３９は、前
述した時間調整値Ｅ＝２クロックに対応した入力ポート
を選択するセレクト信号ＳＴ_１をマルチプレクサ３５に
与える。この送信チャンネル１の場合、時間調整値Ｅ＝
１クロックであるから、遅延要素＝「×２」の入力端２
を選択する選択信号ＳＴ_１がマルチプレクサ３５に適宜
なタイミングで与えられる。この結果、調整開始の時刻
ｔ_１１から２クロック分遅れた時刻ｔ_１２にて、時間調
整された「Ｎ×Ｍ」ビットの波形データがマルチプレク
サ３５により一度に選択される。

【００６３】このように時間調整された「Ｎ×Ｍ」ビッ
トの波形データは第２番目のマルチプレクサ３６の入力
ポート０〜Ｎ−１夫々にＭビットのデータとして前述と
同様に用意される。そして、選択信号ＳＴ_２により、前
述と同様に、入力ポート０〜Ｎ−１夫々に与えられるＭ
ビットのデータが時系列に順次、選択され、Ｄ／Ａコン
バータ２４−２に送られる。このデータはＡ／Ｄコンバ
ータ２４−２より前述と同様にアナログ量に変換され、
さらに、増幅器２５−２により増幅され、所望電圧値の
送信波形信号として出力される。

【００６４】送信チャンネル２の場合、ディレイカウン
タ３７ａの出力値ＤＬが「チャンネル数Ｎ−１＋１」＝
８以下であって、チャンネルカウンタ３１の出力値ＳＬ
が自己チャンネル値＝２を示す時刻ｔ_２１´なると、波
形データ読出しカウンタ３９ａはカウントアップを開始
する。このカウント値ＣＮに付勢されて、波形メモリ２
１から送信波形の０〜７番目の波形データが「Ｎ×Ｍ」
ビットで同時に出力される。この出力タイミングから１
クロック置いた次の時刻ｔ_２１なると、ラッチクロック
ＬＨ_１が１段目のラッチ３３に出力される。これによ
り、全部で「Ｎ×Ｍ」ビットの０〜７番目のデータがラ
ッチされる。この読み出された「Ｎ×Ｍ」ビットのデー
タは、ラッチクロックＬＨ_２と伴に、次段のラッチ回路
３４_１〜３４_Ｎ−１により１〜「Ｎ−１」クロックまで
細かい遅延が夫々掛けられる。

【００６５】次に、波形データコントローラ３９は、前
述した時間調整値Ｅ＝６クロックに対応した入力ポート
を選択するセレクト信号ＳＴ_１をマルチプレクサ３５に
与える。この送信チャンネル２の場合、時間調整値Ｅ＝
６クロックであるから、遅延要素＝「×６」の入力端６
を選択する選択信号ＳＴ_１がマルチプレクサ３５に適宜
なタイミングで与えられる。この結果、調整開始の時刻
ｔ_２１から６クロック分遅れた時刻ｔ_２２にて、時間調
整された「Ｎ×Ｍ」ビットの波形データがマルチプレク
サ３５により一度に選択される。

【００６６】このように時間調整された「Ｎ×Ｍ」ビッ
トの波形データは第２番目のマルチプレクサ３６の入力
ポート０〜Ｎ−１夫々にＭビットのデータとして前述と
同様に用意される。そして、選択信号ＳＴ_２により、前
述と同様に、入力ポート０〜Ｎ−１夫々に与えられるＭ
ビットのデータが時系列に順次、選択され、Ｄ／Ａコン
バータ２４−３に送られる。このデータはＡ／Ｄコンバ
ータ２４−３より前述と同様にアナログ量に変換され、
さらに、増幅器２５−３により増幅され、所望電圧値の
送信波形信号として出力される。

【００６７】さらに、送信チャンネル３の場合、ディレ
イカウンタ３７ａの出力値ＤＬが「チャンネル数Ｎ−１
＋１」＝８以下であって、チャンネルカウンタ３１の出
力値ＳＬが自己チャンネル値＝３を示す時刻ｔ_３１´な
ると、波形データ読出しカウンタ３９ａはカウントアッ
プを開始する。このカウント値ＣＮに付勢されて、波形
メモリ２１から送信波形の０〜７番目の波形データが
「Ｎ×Ｍ」ビットで同時に出力される。この出力タイミ
ングから１クロック置いた次の時刻ｔ_３１なると、ラッ
チクロックＬＨ_１が１段目のラッチ３３に出力される。
これにより、全部で「Ｎ×Ｍ」ビットの０〜７番目のデ
ータがラッチされる。この読み出された「Ｎ×Ｍ」ビッ
トのデータは、ラッチクロックＬＨ_２と伴に、次段のラ
ッチ回路３４_１〜３４_Ｎ−１により１〜「Ｎ−１」クロ
ックまで細かい遅延が夫々掛けられる。

【００６８】次に、波形データコントローラ３９は、前
述した時間調整値Ｅ＝７クロックに対応した入力ポート
を選択するセレクト信号ＳＴ_１をマルチプレクサ３５に
与える。この送信チャンネル３の場合、時間調整値Ｅ＝
７クロックであるから、遅延要素＝「×７」の入力端７
を選択する選択信号ＳＴ_１がマルチプレクサ３５に適宜
なタイミングで与えられる。この結果、調整開始の時刻
ｔ_３１から２クロック分遅れた時刻ｔ_３２にて、時間調
整された「Ｎ×Ｍ」ビットの波形データがマルチプレク
サ３５により一度に選択される。

【００６９】このように時間調整された「Ｎ×Ｍ」ビッ
トの波形データは第２番目のマルチプレクサ３６の入力
ポート０〜Ｎ−１夫々にＭビットのデータとして前述と
同様に用意される。そして、選択信号ＳＴ_２により、前
述と同様に、入力ポート０〜Ｎ−１夫々に与えられるＭ
ビットのデータが時系列に順次、選択され、Ｄ／Ａコン
バータ２４−２に送られる。このデータはＡ／Ｄコンバ
ータ２４−２より前述と同様にアナログ量に変換され、
さらに、増幅器２５−２により増幅され、所望電圧値の
送信波形信号として出力される。

【００７０】そのほかの送信チャンネル３〜７について
も全く同様に時間調整され、送信波形信号に生成され
る。

【００７１】また、波形データ読出しカウンタ３９ａが
既にカウント開始しているので、各送信チャンネルにお
いて、このカウント値ＣＮが「ｎ×８Ｎ」（ｎは正の整
数）に達する度に、次のサイクルに係る波形データ（８
〜１５番目、１６〜２３番目、…）といった具合に上述
したデータ読出し及び遅延制御が実施される。さらに、
次にスタート信号がオンになったときにも前述と同様に
データ読出し及び遅延制御が実施される。

【００７２】このように生成された送信波形信号は、そ
の送信チャンネル毎の駆動電圧信号として、接続されて
いる超音波探触子１１の各振動子に送られ、その振動子
を励振する。この結果、電気量の駆動信号が超音波パル
ス信号に変換され、被検体内に送信されていく。この送
信過程において、送信遅延に拠ってビームフォーカスが
行われ、ラスタ信号を成す超音波ビームを形成すること
ができる。

【００７３】このように、本実施形態の任意波形送信回
路１２によれば、波形データコントローラ３９の遅延制
御に特徴を有する。つまり、ディレイカウンタ３７ａが
零となる前に、必要な分量ずつ（ここでは送信チャンネ
ル数Ｎに対応する「Ｎ×Ｍ」ビットずつ）の波形データ
が波形メモリ２１から各送信チャンネルに対して時分割
で読み出される（なお、一度開始された読出しは、ディ
レイカウンタ３７ａのカウント値が零になった後も続け
られる）。

【００７４】この読出しによって順次送られてくる波形
データを実際に使うタイミングまで遅らせる必要があ
る。この時間調整を担うのがラッチ回路３４_１〜３４
_Ｎ−１とマルチプレクサ３５による切換動作である。つ
まり、読み出した波形データを一律にクロック１〜７個
分、夫々遅らせておき、時間調整しない波形データと合
わせて、全部で０〜Ｎ−１（＝７）までの８種類の「Ｎ
×Ｍ」ビットの波形データを生成する。この８種類の波
形データから、演算してある時間調整値Ｅ（＝クロック
数）に対応した入力ポートの波形データが選択され、こ
の波形データがＭビットずつに変換された後、アナログ
量に変換される。

【００７５】したがって、１個の波形メモリ２１から複
数チャンネル分の波形データを時分割処理により読み出
すことができ、且つ、送信チャンネル毎に指定された遅
延時間だけ遅らせた波形データを生成して、Ｄ／Ａ変換
することができる。

【００７６】とくに、この遅延時間制御において、事前
に波形データを読み出し、Ｎ種類の遅延波形データを作
成し、この中から所望の時間調整値Ｅに対応した遅延波
形データを選択する。このため、時間調整値Ｅを介在さ
せることによって、１つのメモリに対する送信回路のチ
ャンネル数Ｎの時間幅よりも微細なクロック数で遅延時
間制御ができる。

【００７７】波形メモリ１個を用いた従来技術との対比
で言えば、従来の場合は、送信チャンネル毎の最小の遅
延時間制御幅は８クロック（Ｎ＝８のとき）である。つ
まり、８クロック分、１６クロック分、２４クロック
分、…の単位でしか遅延時間を制御できなかった。これ
に対して、本実施形態の回路では、波形メモリは１個で
ありながら、８クロックよりも細かい９クロック、１１
クロックといった微細な遅延時間制御を行うことができ
る。その分、送信超音波ビームによるラスタ角制御も正
確且つ微細に行うことができ、高品質の超音波画像を得
ることができる。

【００７８】同時に、１個の波形メモリから複数チャン
ネル分の送信波形を得ることができるため、波形メモリ
の回路規模をチャンネル数分の１に止めることができ
る。例えば、送信チャンネル数＝６４ｃｈ、波形メモリ
の深さ（時間方向のデータ量）＝５１２、Ｄ／Ａコンバ
ータのビット数Ｍ＝８ビットとすると、波形メモリに必
要な容量は、 従来の場合：６４ｃｈ×５１２×８ビット＝２６２，１
４４ビット であるのに対し、 本発明の場合：１×５１２×８ビット＝４，０９６ビッ
ト で済む。

【００７９】つまり、チャンネル数に関係無く、最小の
１ｃｈに相当する分のメモリ容量で済む。

【００８０】このため、波形メモリ又は波形データをチ
ャンネル毎に備える従来構成に比べて、回路規模は大幅
に小さくなり、コスト低減を図ることができる。高集積
化を行う場合にも回路規模を大幅に縮小してコスト低減
を図ることができる。とくに、この本実施形態におい
て、図２の破線Ｘで囲って示すシステム制御回路１６、
アドレス発生回路２２、波形メモリ２１、及び全チャン
ネルの送信波形生成＆遅延制御回路２３−１〜２３−Ｎ
の部分をＡＳＩＣ化して構成するので、上述した回路規
模の大幅縮小のメリットは極めて大きいものとなる。

【００８１】さらに、メモリ容量がチャンネル数分の１
で済むので、波形メモリへのアクセス時間が短くなると
いう利点もある。

【００８２】上述した実施形態において、本発明の読出
し手段は、ラッチ回路３３、波形データコントローラ３
９（波形データ読出しカウンタ３９ａ）、アドレス発生
回路２２（チャンネルカウンタ３１、マルチプレクサ３
２）、ディレイカウンタ３７ａ、及び波形データカウン
タ３８を要部として構成される。また、本発明の時間調
整手段は、マルチプレクサ３４_１〜３４_Ｎ−１及び３
５、波形データコントローラ３９、チャンネルカウンタ
３１、ディレイコントローラ３７（ディレイカウンタ３
７ａ）、並びに波形データカウンタ３８を要部として構
成される。さらに、本発明の波形生成手段は、マルチプ
レクサ３６、ディレイカウンタ３７ａ、波形データカウ
ンタ３８、Ｄ／Ａコンバータ２４、及び増幅器２５を要
部として構成される。

【００８３】（第２の実施形態）本発明の第２の実施形
態を図１０〜図１２に基づき説明する。この実施形態に
係る構成要素の内、上述した実施形態と同一又は同等の
構成要素には同一の符号を付してその説明を省略又は簡
略化する。

【００８４】本実施形態に係る任意波形送信回路１２
は、第１の実施形態のものと同一の微細な遅延制御を、
ラッチ回路へのラッチクロックの出力タイミングの制御
によって達成しようとするものである。これにより、ラ
ッチクロックの出力タイミング制御のための処理はその
分、必要になるものの、ラッチ回路の数が非常に少なく
て済み、とくに送信チャンネル数Ｎが多くなったとき
に、係る効果は顕著になる。

【００８５】これを達成するため、本実施形態の任意波
形送信回路１２は図１０に示す如く構成される。同図の
任意波形送信回路１２は、図４に示した送信回路と対比
されるべき回路である。

【００８６】図１０に示すように、第１の実施形態のと
きと同様に読み出した「Ｍ×Ｎ」ビットの波形データを
時間調整する回路として、１個のラッチ回路３４のみを
設けている。なお、ラッチ回路３３とマルチプレクサ３
５との間には、ラッチ回路を経由しない「Ｎ×Ｍ」ビッ
トのバス構成も構築されている。

【００８７】ラッチ回路３４は、波形データコントロー
ラ３９から、ラッチデータを時間調整するラッチクロッ
クＬＨ_２が供給される（図１１，１２参照）。このラッ
チクロックＬＨ_２の出力タイミングは、波形データコン
トローラ３９により制御されるもので、遅延制御しない
タイミングに比して、（Ｎ−ｋ）クロック（ｋ＝７〜
１：Ｎ＝８のとき）間のいずれかのタイミングで出力さ
れる。

【００８８】この（Ｎ−ｋ）クロック分遅延された出力
タイミングは、波形データコントローラ３９により実行
される第１の実施形態のときと同様のアルゴリズムで決
められる。すなわち、時間調整値Ｅ＝クロック数で決め
られる。コントローラ３９はこの時間調整値Ｅに相当す
るクロックが「Ｎ×Ｍ」ビットの波形データラッチ出力
（ラッチ回路３３へのラッチクロックＬＨ１の出力）か
ら経過すると、時間調整用のラッチクロックＬＨ２をラ
ッチ回路３４に出力する。

【００８９】図１１，１２は、図８，９のときと同様
に、Ｄ／Ａコンバータのビット数＝Ｍ、送信チャンネル
数Ｎ＝８、チャンネル０、１，２，３の指定遅延時間が
夫々、９クロック、１１クロック、８クロック、１０ク
ロックのときの波形データ読出し及び遅延動作のタイミ
ングを代表的に示している。

【００９０】調整時間値Ｅは送信チャンネル０に対して
１クロック、送信チャンネル１に対して２クロック、送
信チャンネル２に対して６クロック、及び送信チャンネ
ル３に対して７クロックとなる（図６参照）。したがっ
て、ラッチクロックＬＨ_１を波形データラッチ用のラッ
チ回路３３に出力した後、この調整時間値Ｅ（クロック
数）が経過した後、後段のラッチ回路３４に時間調整用
のラッチクロックＬＨ _２が供給される（例えば送信チャ
ンネル０の時刻ｔ_０１〜ｔ_０２参照；他の送信チャンネ
ルも同様である）。

【００９１】これに並行して、波形データコントローラ
３９はマルチプレクサ３５に選択信号ＳＴ_１を送出す
る。このときの選択信号ＳＴ_１は、ラッチにより遅延調
整した一方の入力ポートか、又は、遅延調整をしないも
う一方の入力ポートかを二者択一で選択する信号であ
る。このマルチプレクサ３５により選択された「Ｎ×
Ｍ」ビットのデータは、その後、後段のマルチプレクサ
３６、Ｄ／Ａコンバータ２４−１（〜２４−Ｎ）、及び
増幅器２５−１（〜２５−Ｎ）を経て第１の実施形態の
ときと同様に処理され、所望の電圧駆動信号が送信チャ
ンネル毎に任意の振幅値及び遅延時間で生成される。

【００９２】これによっても、送信チャンネル夫々にお
いて、指定された細かい遅延時間だけ遅延動作が行われ
ている。また、使用する波形メモリは１個である。した
がって、本実施形態の任意波形送信回路１２によれば、
第１の実施形態のものと同等の作用効果を得ることがで
きるとともに、各送信チャンネルにおいて読み出した波
形データの時間調整に必要なラッチ回路が１個で済むの
で、ラッチクロックＬＨ２の出力タイミングを決める処
理が必要になるものの、回路構成を簡単にでき、高密度
集積化に貢献できる。

【００９３】上述した各実施形態およびその変形例は本
発明を実施した代表的構成例の提示であって、本発明の
範囲を限定することを意図するものではない。本発明の
範囲は特許請求の範囲の記載にしたがって決まるもの
で、当業者であれば、本発明の範囲を逸脱しない範囲に
おいて更に様々な態様の超音波診断装置を実施すること
が可能である。

【００９４】

【発明の効果】以上説明したように、本願発明によれ
ば、超音波診断装置の送信回路及び送信制御方法におい
て、複数の送信チャンネル夫々のチャンネル値に基づき
１個のメモリから送信チャンネル毎に時分割で波形デー
タを読み出し、複数の送信チャンネル夫々に与えられる
遅延時間に応じた時間だけ、読み出された波形データを
時間調整し、この時間調整された波形データをアナログ
量の波形信号に生成するようにしたため、回路規模及び
回路構成の冗長性を抑え、送信チャンネル毎により精細
な遅延時間制御を行うことができる一方で、高集積化に
好適で且つ低コスト化が可能な超音波診断装置の送信回
路及び送信制御方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る超音波診断装置の概
略構成を示すブロック図。

【図２】図１に示す任意波形送信回路の概略構成のブロ
ック図。

【図３】送信波形の一例と波形メモリのデータ記憶の様
子を表す模式図。

【図４】図２に示すアドレス発生回路及び送信波形生成
＆制御回路のより詳細な概略構成を表すブロック図。

【図５】送信チャンネル毎の時間調整値演算のアルゴリ
ズムを示す概略フローチャート。

【図６】送信チャンネル毎の時間調整値の演算例を説明
する図。

【図７】送信チャンネル毎の時間調整値をハード演算に
より演算する例を説明する図。

【図８】図９と協働して、送信チャンネル数＝８とした
ときの、送信チャンネル０，１を示したデータ読出しと
遅延動作を説明するタイミングチャート。

【図９】図８と協働して、送信チャンネル数＝８とした
ときの、送信チャンネル２，３を示したデータ読出しと
遅延動作を説明するタイミングチャート。

【図１０】本発明の第２の実施形態に係る超音波診断装
置のアドレス発生回路及び送信波形生成＆制御回路のよ
り詳細な概略構成を表すブロック図。

【図１１】図１２と協働して表すタイミングチャートで
あって、送信チャンネル数＝８としたときに、送信チャ
ンネル０，１のデータ読出しと遅延動作を説明するタイ
ミングチャート。

【図１２】図１１と協働して表すタイミングチャートで
あって、送信チャンネル数＝８としたときに、送信チャ
ンネル２，３のデータ読出しと遅延動作を説明するタイ
ミングチャート。

【図１３】送信チャンネル毎に波形メモリを設ける構成
の従来例に係る超音波診断装置の送信回路を示すブロッ
ク図。

【符号の説明】

１１ 超音波探触子 １２ 任意波形送信回路 １６ システム制御回路 ２１ 波形メモリ ２２ アドレス発生回路 ２３（２３−１、…、２３−Ｎ） 送信波形生成＆遅延
制御回路 ２４（２４−１、…、２４−Ｎ） Ｄ／Ａコンバータ ２５（２５−１、…、２５−Ｎ） 増幅器 ３１ チャンネルカウンタ（第２のカウンタ手段） ３２ マルチプレクサ ３５ マルチプレクサ ３６ マルチプレクサ ３３ ラッチ回路 ３４、３４_１〜３４_Ｎ ラッチ回路（遅延要素） ３７ ディレイコントローラ ３７ａ ディレイカウンタ（第１のカウンタ手段） ３８ 波形データカウンタ（第３のカウンタ手段） ３９ 波形データコントローラ ３９ａ 波形データ読出しカウンタ

Claims (12)

【特許請求の範囲】
1. 【請求項１】 １種類の経時的に変化する波形データを
   デジタル量で予め記憶している１個のメモリを備え、且
   つこのメモリの波形データを読み出して複数の送信チャ
   ンネル夫々の送信信号を発生させる超音波診断装置の送
   信回路において、 この送信回路は、前記メモリから送信チャンネル毎に時
   分割で波形データを読み出す読出し手段と、この読出し
   手段により読み出された波形データに対して前記複数の
   送信チャンネル夫々に与えられた遅延時間に応じた所定
   時間だけ送信チャンネル毎に時間調整する時間調整手段
   と、この時間調整手段より時間調整された波形データを
   アナログ量の波形信号に生成して前記送信信号として出
   力する波形生成手段とを備えた、ことを特徴とする超音
   波診断装置の送信回路。
2. 【請求項２】 請求項１に記載の超音波診断装置の送信
   回路において、 前記読出し手段は、前記複数の送信チャンネル数Ｎ及び
   前記波形生成手段におけるＤ／Ａ変換のビット数をＭと
   するとき、「Ｎ×Ｍ」ビットの前記波形データを同時に
   読み出す手段であることを特徴とする超音波診断装置の
   送信回路。
3. 【請求項３】 請求項２に記載の超音波診断装置の送信
   回路において、 前記読出し手段は、前記複数の送信チャンネル夫々に与
   えられた遅延時間とその各送信チャンネル値との関係に
   応じて決まるタイミングで前記メモリから送信チャンネ
   ル毎に時分割で前記波形データを読み出す読出し制御手
   段と、この読み出した波形データを保持するデータ保持
   手段とを備えたことを特徴とする超音波診断装置。
4. 【請求項４】 請求項３に記載の超音波診断装置の送信
   回路において、 前記読出し制御手段は、前記遅延時間をカウントする第
   １のカウンタ手段と、前記複数の送信チャンネル数をカ
   ウントする第２のカウンタ手段と、前記第１のカウンタ
   手段のカウント値が送信チャンネル数以下であって前記
   第２のカウンタ手段のカウント値が自己の送信チャンネ
   ルを指したときに前記波形データの読出し開始を指令す
   る読出し指令手段とを備えたことを特徴とする超音波診
   断装置の送信回路。
5. 【請求項５】 請求項２に記載の超音波診断装置の送信
   回路において、 前記調整手段は、前記読出し手段により読み出された波
   形データに互いに異なる複数の遅延時間値の遅延を掛け
   る複数の遅延要素と、この複数の遅延要素が出力した波
   形データを前記所定時間に応じて選択する遅延時間選択
   手段とを備えることを特徴とする超音波診断装置の送信
   回路。
6. 【請求項６】 請求項２に記載の超音波診断装置の送信
   回路において、 前記調整手段は、前記読出し手段により読み出された波
   形データに１つの遅延時間値の遅延を掛ける１個の遅延
   要素と、この遅延要素からの前記波形データの出力タイ
   ミングを前記所定時間に応じて制御するタイミング制御
   手段とを備えることを特徴とする超音波診断装置の送信
   回路。
7. 【請求項７】 請求項５又は６に記載の超音波診断装置
   の送信回路において、 前記調整手段は、前記時間調整のための前記所定時間を
   ソフトウエアに拠るアルゴリズムに基づき演算する演算
   手段を備えることを特徴とする超音波診断装置の送信回
   路。
8. 【請求項８】 請求項７に記載の超音波診断装置の送信
   回路において、 前記時間調整手段は、前記複数の送信チャンネル夫々に
   与えられた遅延時間をカウントする第１のカウンタ手段
   と、前記複数の送信チャンネル数をカウントする第２の
   カウンタ手段と、前記第１のカウンタ手段による前記遅
   延時間の終了に応答して数をカウントする第３のカウン
   タ手段とを備えるとともに、 前記演算手段は、前記第２のカウンタ手段のカウント
   値、前記第３のカウンタ手段のカウント値、及びその各
   送信チャンネル値を前記アルゴリズムに適用して前記所
   定時間を演算する手段であることを特徴とする超音波診
   断装置の送信回路。
9. 【請求項９】 請求項７に記載の超音波診断装置の送信
   回路において、 前記アルゴリズムは、前記第２のカウンタ手段のカウン
   ト値をＡ、前記第３のカウンタ手段のカウント値をＢ、
   及びその各送信チャンネル値をＣとするとき、「Ａ−Ｂ
   −Ｃ」の差分を用いて前記所定時間を求める解法である
   ことを特徴とする超音波診断装置の送信回路。
10. 【請求項１０】 請求項２に記載の超音波診断装置の送
    信回路において、 前記時間調整手段は、前記読出し手段より読み出された
    波形データに複数種の遅延時間値の遅延を掛ける複数の
    遅延手段と、この複数の遅延手段よる遅延結果を入力し
    且つセレクト信号によりその内の１つの入力信号を選択
    可能な選択手段と、この選択手段が前記所定時間に相当
    する遅延時間量を持った遅延波形データを選択するよう
    に前記セレクト信号を送信チャンネル毎に制御する制御
    手段とを備えたことを特徴とする超音波診断装置の送信
    回路。
11. 【請求項１１】 請求項５又は６に記載の超音波診断装
    置の送信回路において、 前記波形生成手段は、送信チャンネル毎に、前記「Ｎ×
    Ｍ」ビットの時間調整されたパラレル波形データをＭビ
    ット毎のシリアル波形データに変換する変換手段と、ビ
    ット数が前記Ｍビットであり且つ前記変換手段により変
    換された波形データをＤ／Ａ変換するＤ／Ａコンバータ
    と、このＤ／Ａ変換されたアナログ波形信号を増幅し且
    つ送信チャンネル毎にそのゲインを変更可能な増幅器と
    を備えたことを特徴とする超音波診断装置の送信回路。
12. 【請求項１２】 １種類の経時的に変化する波形データ
    をデジタル量で予め記憶している１個のメモリからその
    波形データを読み出して複数の送信チャンネル夫々の送
    信信号を発生させる超音波診断装置の送信制御方法にお
    いて、 前記メモリから送信チャンネル毎に時分割で波形データ
    を読み出し、前記複数の送信チャンネル夫々に与えられ
    た遅延時間に応じた所定時間だけ送信チャンネル毎に時
    間調整し、この時間調整された波形データをアナログ量
    の波形信号に生成して前記送信信号として出力すること
    を特徴とする超音波診断装置の送信制御方法。