JP2001007318A - 電荷転送素子の製造方法 - Google Patents
電荷転送素子の製造方法Info
- Publication number
- JP2001007318A JP2001007318A JP11180360A JP18036099A JP2001007318A JP 2001007318 A JP2001007318 A JP 2001007318A JP 11180360 A JP11180360 A JP 11180360A JP 18036099 A JP18036099 A JP 18036099A JP 2001007318 A JP2001007318 A JP 2001007318A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- region
- layer
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Abstract
(57)【要約】
【課題】 小型化による微細化繰り返しピッチ構造で
も、安定した転送特性の優れた電荷転送素子を容易に製
造可能な電荷転送素子の製造方法を提供する。 【解決手段】 第１電荷転送電極１と、第１電荷転送電
極１の中間位置から隣接するＮ型半導体層６の中間位置
にわたり形成されるフォトレジスト５を、マスクにする
Ｐ型不純物１０ａのイオン注入で、第１電荷転送電極１
の直下のＮ型半導体層６にＮ- 領域の第１相トランスフ
ァー部が形成され、第１電荷転送電極１をマスクにし、
先ずＮ型不純物１１がイオン注入され、フォトレジスト
５の除去後に、Ｐ型不純物１０ｂがイオン注入され、Ｎ
型半導体層６にＮ型半導体層６と同一電位レベルの第２
相ストレージ部が形成され、Ｎ- 領域とＮ領域を、第１
電荷転送電極１に自己整合的に形成し、小型化で微細化
繰り返しピッチ構造でも、優れた転送特性で信号電荷を
転送する電荷転送素子の容易な製造が可能になる。
も、安定した転送特性の優れた電荷転送素子を容易に製
造可能な電荷転送素子の製造方法を提供する。 【解決手段】 第１電荷転送電極１と、第１電荷転送電
極１の中間位置から隣接するＮ型半導体層６の中間位置
にわたり形成されるフォトレジスト５を、マスクにする
Ｐ型不純物１０ａのイオン注入で、第１電荷転送電極１
の直下のＮ型半導体層６にＮ- 領域の第１相トランスフ
ァー部が形成され、第１電荷転送電極１をマスクにし、
先ずＮ型不純物１１がイオン注入され、フォトレジスト
５の除去後に、Ｐ型不純物１０ｂがイオン注入され、Ｎ
型半導体層６にＮ型半導体層６と同一電位レベルの第２
相ストレージ部が形成され、Ｎ- 領域とＮ領域を、第１
電荷転送電極１に自己整合的に形成し、小型化で微細化
繰り返しピッチ構造でも、優れた転送特性で信号電荷を
転送する電荷転送素子の容易な製造が可能になる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＣＤ（ｃｈａｒ
ｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）などの固体撮像
デバイスでの信号電荷を転送する電荷転送素子に関す
る。
ｇｅ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）などの固体撮像
デバイスでの信号電荷を転送する電荷転送素子に関す
る。
【０００２】
【従来の技術】ＣＣＤなどの固体撮像デバイスには、撮
像した信号電荷を転送する電荷転送素子が必要であり、
従来の電荷転送素子は、図３に示すような構成となって
いて、Ｐ型基板４に電荷転送領域となる埋込チャネルが
形成されるＮ型半導体層６が形成されており、Ｎ型半導
体層６の表面の所定位置には、電荷転送の第２の電位レ
ベルとなるＮ- 領域１３が形成されている。また、Ｎ型
半導体層６上には、Ｓｉ酸化膜によりゲート絶縁膜３が
形成され、このゲート絶縁膜３上には、Ｎ- 領域に対応
する位置に第２層電極８が、位置するようにして、第１
層電極７と第２層電極８とが交互に形成され、第１層電
極７と第２層電極８とは、Ｓｉ酸化膜１２によって互い
に絶縁されている。
像した信号電荷を転送する電荷転送素子が必要であり、
従来の電荷転送素子は、図３に示すような構成となって
いて、Ｐ型基板４に電荷転送領域となる埋込チャネルが
形成されるＮ型半導体層６が形成されており、Ｎ型半導
体層６の表面の所定位置には、電荷転送の第２の電位レ
ベルとなるＮ- 領域１３が形成されている。また、Ｎ型
半導体層６上には、Ｓｉ酸化膜によりゲート絶縁膜３が
形成され、このゲート絶縁膜３上には、Ｎ- 領域に対応
する位置に第２層電極８が、位置するようにして、第１
層電極７と第２層電極８とが交互に形成され、第１層電
極７と第２層電極８とは、Ｓｉ酸化膜１２によって互い
に絶縁されている。
【０００３】さらに、隣接する第１層電極７と第２層電
極８との組が端子ｔ１に接続されて第１電荷転送電極１
Ａを構成し、第１電荷転送電極１Ａに隣接する第１層電
極７と第２層電極８との組が端子ｔ２に接続されて第２
電荷転送電極２Ａを構成しており、Ｎ型半導体層６上に
は、ゲート絶縁膜３を介して、第１電荷転送電極１Ａと
第２電荷転送電極１Ｂとが交互に配列されている。
極８との組が端子ｔ１に接続されて第１電荷転送電極１
Ａを構成し、第１電荷転送電極１Ａに隣接する第１層電
極７と第２層電極８との組が端子ｔ２に接続されて第２
電荷転送電極２Ａを構成しており、Ｎ型半導体層６上に
は、ゲート絶縁膜３を介して、第１電荷転送電極１Ａと
第２電荷転送電極１Ｂとが交互に配列されている。
【０００４】そして、従来の電荷転送素子では、第１電
荷転送電極１Ａと第２電荷転送電極１Ｂとに、位相の異
なる駆動信号Φ１、Φ２をそれぞれ印可することによ
り、第１電荷転送電極１Ａと第２電荷転送電極とを、交
互に“Ｈ”バイアス状態と“Ｌ”バイアス状態とにし、
埋込チャネル内での信号電荷の転送が、図３に矢印で示
す方向に行われる。
荷転送電極１Ａと第２電荷転送電極１Ｂとに、位相の異
なる駆動信号Φ１、Φ２をそれぞれ印可することによ
り、第１電荷転送電極１Ａと第２電荷転送電極とを、交
互に“Ｈ”バイアス状態と“Ｌ”バイアス状態とにし、
埋込チャネル内での信号電荷の転送が、図３に矢印で示
す方向に行われる。
【０００５】
【発明が解決しようとする課題】図３に示す従来の電荷
転送素子を製造するためには、Ｐ型基板４上に形成した
Ｎ型半導体層６の表面にゲート絶縁膜３を形成した後
に、基板全面にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ；化学気相法）によって作成配
置した窒化膜を、フォトリゾグラフィの技術によってパ
ターニングすることにより所定形状の窒化膜を形成し、
この窒化膜をマスクとしてＰ型不純物を注入して、Ｎ型
半導体層６にＮ- 領域１３を形成する。次いで、窒化膜
を除去した後に、基板全面に形成したポリシリコン層
を、同様にパターニングすることにより第１層電極７を
形成し、この第１層電極７を覆って全面に形成したポリ
シリコン層を、同様にパターニングすることにより第２
層電極８を形成する。
転送素子を製造するためには、Ｐ型基板４上に形成した
Ｎ型半導体層６の表面にゲート絶縁膜３を形成した後
に、基板全面にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ；化学気相法）によって作成配
置した窒化膜を、フォトリゾグラフィの技術によってパ
ターニングすることにより所定形状の窒化膜を形成し、
この窒化膜をマスクとしてＰ型不純物を注入して、Ｎ型
半導体層６にＮ- 領域１３を形成する。次いで、窒化膜
を除去した後に、基板全面に形成したポリシリコン層
を、同様にパターニングすることにより第１層電極７を
形成し、この第１層電極７を覆って全面に形成したポリ
シリコン層を、同様にパターニングすることにより第２
層電極８を形成する。
【０００６】この従来の電荷転送素子の製造方法は、小
型化により繰り返しピッチが小さくなると、第１層電極
７と第２層電極８とのオーバラップを確保して、第１層
電極７と第２層電極８の間隔を保持することが、フォト
リゾグラフィの解像度の限界に達して困難になるという
製造上の問題がある。また、Ｎ型半導体層６内でのＮ-
領域とＮ領域に線幅のばらつきが生じたり、フォトリゾ
グラフィのずれによって、第１層電極７と第２層電極８
との配置ずれが生じると、転送方向ポテンシャルにディ
ップ或いはバリアが生じて、信号電荷の転送時に電位レ
ベルが変動し、信号電荷の転送特性が低下することがあ
る。
型化により繰り返しピッチが小さくなると、第１層電極
７と第２層電極８とのオーバラップを確保して、第１層
電極７と第２層電極８の間隔を保持することが、フォト
リゾグラフィの解像度の限界に達して困難になるという
製造上の問題がある。また、Ｎ型半導体層６内でのＮ-
領域とＮ領域に線幅のばらつきが生じたり、フォトリゾ
グラフィのずれによって、第１層電極７と第２層電極８
との配置ずれが生じると、転送方向ポテンシャルにディ
ップ或いはバリアが生じて、信号電荷の転送時に電位レ
ベルが変動し、信号電荷の転送特性が低下することがあ
る。
【０００７】本発明は、前述したような従来の電荷転送
素子の製造方法の現状に鑑みてなされたものであり、そ
の目的は、小型化により微細化された繰り返しピッチ構
造でも、安定した転送特性の優れた電荷転送素子を容易
に製造することが可能な電荷転送素子の製造方法を提供
することにある。
素子の製造方法の現状に鑑みてなされたものであり、そ
の目的は、小型化により微細化された繰り返しピッチ構
造でも、安定した転送特性の優れた電荷転送素子を容易
に製造することが可能な電荷転送素子の製造方法を提供
することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、請求項１記載の発明は、第２導電型の半導体基板上
に形成された第１導電型で所定濃度の電荷転送用半導体
層の表面に電荷転送領域が設けられ、それぞれ位相の異
なる駆動信号の印加によって、前記電荷転送領域におけ
る信号電荷の転送を行う第１電荷転送電極と第２電荷転
送電極とが、前記電荷転送領域上に交互に配列形成され
た電荷転送素子を製造する電荷転送素子の製造方法であ
り、前記電荷転送領域上に、所定の間隔で前記第１電荷
転送電極をパターン形成し、該第１電荷転送電極の中間
位置と、該第１電荷転送電極の一方に隣接する前記電荷
転送用半導体層の隣接領域の中間位置とにわたってレジ
ストを形成する第１の工程と、前記レジストをマスクと
して、前記電荷転送用半導体層に第２導電型の不純物を
注入し、前記第１の電荷転送電極の直下と、前記隣接領
域とに低濃度の第１導電型領域を形成する第２の工程
と、前記レジスト及び前記第１電荷転送電極をマスクと
して、前記隣接領域に第１導電型の不純物を注入し、前
記隣接領域を高濃度の第１導電型領域に変換する第３の
工程と、前記レジストを除去し、前記第１電荷転送電極
をマスクとして、前記電荷転送用半導体層に第２導電型
の不純物注入を行い、前記高濃度の第１導電型領域の濃
度を前記所定の濃度に低下させ、前記レジストの除去部
分に低濃度の第１導電型領域を形成する第４の工程と、
前記隣接領域に、前記第２の電荷転送電極をパターン形
成する第５の工程とを有することを特徴とするものであ
る。
に、請求項１記載の発明は、第２導電型の半導体基板上
に形成された第１導電型で所定濃度の電荷転送用半導体
層の表面に電荷転送領域が設けられ、それぞれ位相の異
なる駆動信号の印加によって、前記電荷転送領域におけ
る信号電荷の転送を行う第１電荷転送電極と第２電荷転
送電極とが、前記電荷転送領域上に交互に配列形成され
た電荷転送素子を製造する電荷転送素子の製造方法であ
り、前記電荷転送領域上に、所定の間隔で前記第１電荷
転送電極をパターン形成し、該第１電荷転送電極の中間
位置と、該第１電荷転送電極の一方に隣接する前記電荷
転送用半導体層の隣接領域の中間位置とにわたってレジ
ストを形成する第１の工程と、前記レジストをマスクと
して、前記電荷転送用半導体層に第２導電型の不純物を
注入し、前記第１の電荷転送電極の直下と、前記隣接領
域とに低濃度の第１導電型領域を形成する第２の工程
と、前記レジスト及び前記第１電荷転送電極をマスクと
して、前記隣接領域に第１導電型の不純物を注入し、前
記隣接領域を高濃度の第１導電型領域に変換する第３の
工程と、前記レジストを除去し、前記第１電荷転送電極
をマスクとして、前記電荷転送用半導体層に第２導電型
の不純物注入を行い、前記高濃度の第１導電型領域の濃
度を前記所定の濃度に低下させ、前記レジストの除去部
分に低濃度の第１導電型領域を形成する第４の工程と、
前記隣接領域に、前記第２の電荷転送電極をパターン形
成する第５の工程とを有することを特徴とするものであ
る。
【０００９】本発明によると、第１電荷転送電極をマス
クとする第２導電型の不純物の注入により、電荷転送領
域に低濃度の第１導電型領域が、第１電荷転送電極に対
して自己整合的に形成され、電荷転送素子が小型化によ
り微細化される繰り返しピッチ構造となっても、転送特
性の低下がなく優れた転送特性で信号電荷を転送する電
荷転送素子が容易に製造される。
クとする第２導電型の不純物の注入により、電荷転送領
域に低濃度の第１導電型領域が、第１電荷転送電極に対
して自己整合的に形成され、電荷転送素子が小型化によ
り微細化される繰り返しピッチ構造となっても、転送特
性の低下がなく優れた転送特性で信号電荷を転送する電
荷転送素子が容易に製造される。
【００１０】
【発明の実施の形態】以下に、本発明の一実施の形態
を、図１及び図２を参照して説明する。図１は本実施の
形態に係る製造工程の説明図、図２は同実施の形態で製
造される電荷転送素子の構成を示す説明図である。
を、図１及び図２を参照して説明する。図１は本実施の
形態に係る製造工程の説明図、図２は同実施の形態で製
造される電荷転送素子の構成を示す説明図である。
【００１１】本実施の形態に係る電荷転送素子の製造方
法では、図１（ａ）に示すように、Ｐ型基板４上に形成
されたＮ型半導体層６上に、Ｓｉ酸化膜のゲート絶縁膜
３を介して、ポリシリコン層が形成され、このポリシリ
コン層をフォトリゾグラフィ技術によりパターニングし
て、第１電荷転送電極１が形成される。次いで、第１電
荷転送電極１を覆って基板全面にＣＶＤによって窒化膜
を作成配置し、フォトリゾグラフィの技術によってパタ
ーニングすることにより、第１電荷転送電極１の中間位
置から、電荷転送方向におけるＮ型半導体層６の隣接領
域の中間位置にわたって、同図（ｂ）に示すように、所
定形状のフォトレジスト５が形成され、第１電荷転送電
極１を透過し、フォトレジスト５を透過しないエネルギ
ーレベルで、フォトレジスト５をマスクとしてＰ型不純
物１０ａがイオン注入され、フォトレジスト５でマスク
されていない第１電荷転送電極１の領域の直下にＮ- 領
域が、セルフアライメントされた状態で自己整合的に形
成される。このＮ- 領域の形成と同時に、フォトレジス
ト５でマスクされていないＮ型半導体層６の隣接領域に
Ｎ--領域１４が形成される。
法では、図１（ａ）に示すように、Ｐ型基板４上に形成
されたＮ型半導体層６上に、Ｓｉ酸化膜のゲート絶縁膜
３を介して、ポリシリコン層が形成され、このポリシリ
コン層をフォトリゾグラフィ技術によりパターニングし
て、第１電荷転送電極１が形成される。次いで、第１電
荷転送電極１を覆って基板全面にＣＶＤによって窒化膜
を作成配置し、フォトリゾグラフィの技術によってパタ
ーニングすることにより、第１電荷転送電極１の中間位
置から、電荷転送方向におけるＮ型半導体層６の隣接領
域の中間位置にわたって、同図（ｂ）に示すように、所
定形状のフォトレジスト５が形成され、第１電荷転送電
極１を透過し、フォトレジスト５を透過しないエネルギ
ーレベルで、フォトレジスト５をマスクとしてＰ型不純
物１０ａがイオン注入され、フォトレジスト５でマスク
されていない第１電荷転送電極１の領域の直下にＮ- 領
域が、セルフアライメントされた状態で自己整合的に形
成される。このＮ- 領域の形成と同時に、フォトレジス
ト５でマスクされていないＮ型半導体層６の隣接領域に
Ｎ--領域１４が形成される。
【００１２】この状態で、同図（ｃ）に示すように、第
１電荷転送電極１を透過しないエネルギーレベルで、第
１電荷転送電極１をマスクとして、Ｎ型不純物１１がイ
オン注入され、Ｎ型半導体層６のＮ--領域１４がＮ+ 領
域１５に変換される。次いで、同図（ｄ）に示すよう
に、フォトレジスト５が除去された状態で、第１電荷転
送電極１を透過しないエネルギーレベルで、第１電荷転
送電極１をマスクとして、Ｐ型不純物１０ｂがイオン注
入され、フォトレジスト５でマスクされていたＮ型半導
体層６の隣接領域にＮ- 領域１３が形成され、同時に隣
接領域のＮ+ 領域１５が、Ｎ型半導体層６の電位レベル
に戻される。
１電荷転送電極１を透過しないエネルギーレベルで、第
１電荷転送電極１をマスクとして、Ｎ型不純物１１がイ
オン注入され、Ｎ型半導体層６のＮ--領域１４がＮ+ 領
域１５に変換される。次いで、同図（ｄ）に示すよう
に、フォトレジスト５が除去された状態で、第１電荷転
送電極１を透過しないエネルギーレベルで、第１電荷転
送電極１をマスクとして、Ｐ型不純物１０ｂがイオン注
入され、フォトレジスト５でマスクされていたＮ型半導
体層６の隣接領域にＮ- 領域１３が形成され、同時に隣
接領域のＮ+ 領域１５が、Ｎ型半導体層６の電位レベル
に戻される。
【００１３】そして、同図（ｅ）に示すように、第１電
荷転送電極１を覆って全面にＳｉ酸化膜１２を形成し、
その上に全面にわたってポリシリコン層を形成し、この
ポリシリコン層をフォトリゾグラフィ技術によりパター
ニングして、第２電荷転送電極２が形成され、図２に示
すような構成の電荷転送素子が製造される。
荷転送電極１を覆って全面にＳｉ酸化膜１２を形成し、
その上に全面にわたってポリシリコン層を形成し、この
ポリシリコン層をフォトリゾグラフィ技術によりパター
ニングして、第２電荷転送電極２が形成され、図２に示
すような構成の電荷転送素子が製造される。
【００１４】本実施の形態により製造された図２に示す
構成の電荷転送素子では、第１電荷転送電極１と第２電
荷転送電極１とに、位相の異なる駆動信号Φ１、Φ２を
それぞれ入力端子ｔ１、ｔ２を介して印加することによ
り、第１電荷転送電極１と第２電荷転送電極２とを、交
互に“Ｈ”バイアス状態と“Ｌ”バイアス状態にし、Ｎ
型半導体層６の埋込チャネル内で信号電荷の転送が行わ
れる。
構成の電荷転送素子では、第１電荷転送電極１と第２電
荷転送電極１とに、位相の異なる駆動信号Φ１、Φ２を
それぞれ入力端子ｔ１、ｔ２を介して印加することによ
り、第１電荷転送電極１と第２電荷転送電極２とを、交
互に“Ｈ”バイアス状態と“Ｌ”バイアス状態にし、Ｎ
型半導体層６の埋込チャネル内で信号電荷の転送が行わ
れる。
【００１５】以上に説明したように、本実施の形態によ
ると、第１電荷転送電極１と、第１電荷転送電極１の中
間位置から、第１電荷転送電極１に電荷転送方向で隣接
するＮ型半導体層６の隣接領域の中間位置にわたって形
成されるフォトレジスト５をマスクにして、Ｐ型不純物
１０ａをイオン注入することにより、第１電荷転送電極
１の直下のＮ型半導体層６に、Ｎ- 領域の第１相トラン
スファー部が形成され、このままの状態で、第１電荷転
送電極１をマスクにして、先ずＮ型不純物１１がイオン
注入され、フォトレジスト５の除去後に、Ｐ型不純物１
０ｂがイオン注入されることにより、Ｎ型半導体層６の
隣接部に、Ｎ型半導体層６と同一の電位レベルの第２相
ストレージ部が形成されるので、Ｎ- 領域とＮ領域と
を、第１電荷転送電極１に自己整合的に形成し、電荷転
送素子が小型化により微細化された繰り返しピッチ構造
となっても、転送特性の低下がなく優れた転送特性で信
号電荷を転送する電荷転送素子を容易に製造することが
可能になる。
ると、第１電荷転送電極１と、第１電荷転送電極１の中
間位置から、第１電荷転送電極１に電荷転送方向で隣接
するＮ型半導体層６の隣接領域の中間位置にわたって形
成されるフォトレジスト５をマスクにして、Ｐ型不純物
１０ａをイオン注入することにより、第１電荷転送電極
１の直下のＮ型半導体層６に、Ｎ- 領域の第１相トラン
スファー部が形成され、このままの状態で、第１電荷転
送電極１をマスクにして、先ずＮ型不純物１１がイオン
注入され、フォトレジスト５の除去後に、Ｐ型不純物１
０ｂがイオン注入されることにより、Ｎ型半導体層６の
隣接部に、Ｎ型半導体層６と同一の電位レベルの第２相
ストレージ部が形成されるので、Ｎ- 領域とＮ領域と
を、第１電荷転送電極１に自己整合的に形成し、電荷転
送素子が小型化により微細化された繰り返しピッチ構造
となっても、転送特性の低下がなく優れた転送特性で信
号電荷を転送する電荷転送素子を容易に製造することが
可能になる。
【００１６】
【発明の効果】請求項１記載の発明によると、第１の工
程により、第２導電型の半導体基板上に形成される第１
導電型で所定濃度の電荷転送用半導体層の表面に設けら
れた電荷転送領域上に、所定の間隔で第１電荷転送電極
がパターン形成され、第１電荷転送電極の中間位置と、
第１電荷転送電極の一方に隣接する電荷転送用半導体層
の隣接領域の中間位置とにわたってレジストが形成さ
れ、第２の工程により、前記レジストをマスクとして、
電荷転送用半導体層への第２導電型の不純物の注入によ
って、第１の電荷転送電極の直下と、隣接領域とに低濃
度の第１導電型領域が形成され、第３の工程により、前
記レジスト及び第１電荷転送電極をマスクとする電荷転
送用半導体層の隣接領域への第１導電型の不純物の注入
によって、隣接領域が高濃度の第１導電型領域に変換さ
れ、第４の工程により、前記レジストが除去され、第１
電荷転送電極をマスクとして、電荷転送用半導体層に第
２導電型の不純物注入が行われ、高濃度の第１導電型領
域の濃度が所定の濃度に低下され、前記レジストの除去
部分に低濃度の第１導電型領域が形成され、第５の工程
により、電荷転送用半導体層の隣接領域に、第２の電荷
転送電極がパターン形成される。このように、請求項１
記載の発明によると、第１電荷転送電極をマスクとする
第２導電型の不純物の注入により、電荷転送領域に低濃
度の第１導電型領域が、第１電荷転送電極に対して自己
整合的に形成されるので、電荷転送素子が小型化により
微細化される繰り返しピッチ構造となっても、転送特性
の低下がなく優れた転送特性で信号電荷を転送する電荷
転送素子を容易に製造することが可能になる。
程により、第２導電型の半導体基板上に形成される第１
導電型で所定濃度の電荷転送用半導体層の表面に設けら
れた電荷転送領域上に、所定の間隔で第１電荷転送電極
がパターン形成され、第１電荷転送電極の中間位置と、
第１電荷転送電極の一方に隣接する電荷転送用半導体層
の隣接領域の中間位置とにわたってレジストが形成さ
れ、第２の工程により、前記レジストをマスクとして、
電荷転送用半導体層への第２導電型の不純物の注入によ
って、第１の電荷転送電極の直下と、隣接領域とに低濃
度の第１導電型領域が形成され、第３の工程により、前
記レジスト及び第１電荷転送電極をマスクとする電荷転
送用半導体層の隣接領域への第１導電型の不純物の注入
によって、隣接領域が高濃度の第１導電型領域に変換さ
れ、第４の工程により、前記レジストが除去され、第１
電荷転送電極をマスクとして、電荷転送用半導体層に第
２導電型の不純物注入が行われ、高濃度の第１導電型領
域の濃度が所定の濃度に低下され、前記レジストの除去
部分に低濃度の第１導電型領域が形成され、第５の工程
により、電荷転送用半導体層の隣接領域に、第２の電荷
転送電極がパターン形成される。このように、請求項１
記載の発明によると、第１電荷転送電極をマスクとする
第２導電型の不純物の注入により、電荷転送領域に低濃
度の第１導電型領域が、第１電荷転送電極に対して自己
整合的に形成されるので、電荷転送素子が小型化により
微細化される繰り返しピッチ構造となっても、転送特性
の低下がなく優れた転送特性で信号電荷を転送する電荷
転送素子を容易に製造することが可能になる。
【図１】本発明の一実施の形態に係る製造工程の説明図
である。
である。
【図２】同実施の形態で製造される電荷転送素子の構成
を示す説明図である。
を示す説明図である。
【図３】従来の電荷転送素子の構成を示す説明図であ
る。
る。
１・・第１電荷転送電極、２・・第２電荷転送電極、３
・・ゲート絶縁膜、４・・Ｐ型基板、５・・フォトレジ
スト、６・・Ｎ型半導体層、１０ａ、１０ｂ・・Ｐ型不
純物、１１・・Ｎ型不純物、１２・・Ｓｉ酸化膜、１３
・・Ｎ- 領域、１４・・Ｎ--領域、１５・・Ｎ+ 領域。
・・ゲート絶縁膜、４・・Ｐ型基板、５・・フォトレジ
スト、６・・Ｎ型半導体層、１０ａ、１０ｂ・・Ｐ型不
純物、１１・・Ｎ型不純物、１２・・Ｓｉ酸化膜、１３
・・Ｎ- 領域、１４・・Ｎ--領域、１５・・Ｎ+ 領域。
Claims (1)
- 【請求項１】 第２導電型の半導体基板上に形成された
第１導電型で所定濃度の電荷転送用半導体層の表面に電
荷転送領域が設けられ、それぞれ位相の異なる駆動信号
の印加によって、前記電荷転送領域における信号電荷の
転送を行う第１電荷転送電極と第２電荷転送電極とが、
前記電荷転送領域上に交互に配列形成された電荷転送素
子を製造する電荷転送素子の製造方法であり、 前記電荷転送領域上に、所定の間隔で前記第１電荷転送
電極をパターン形成し、該第１電荷転送電極の中間位置
と、該第１電荷転送電極の一方に隣接する前記電荷転送
用半導体層の隣接領域の中間位置とにわたってレジスト
を形成する第１の工程と、 前記レジストをマスクとして、前記電荷転送用半導体層
に第２導電型の不純物を注入し、前記第１の電荷転送電
極の直下と、前記隣接領域とに低濃度の第１導電型領域
を形成する第２の工程と、 前記レジスト及び前記第１電荷転送電極をマスクとし
て、前記隣接領域に第１導電型の不純物を注入し、前記
隣接領域を高濃度の第１導電型領域に変換する第３の工
程と、 前記レジストを除去し、前記第１電荷転送電極をマスク
として、前記電荷転送用半導体層に第２導電型の不純物
注入を行い、前記高濃度の第１導電型領域の濃度を前記
所定の濃度に低下させ、前記レジストの除去部分に低濃
度の第１導電型領域を形成する第４の工程と、 前記隣接領域に、前記第２の電荷転送電極をパターン形
成する第５の工程とを有することを特徴とする電荷転送
素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11180360A JP2001007318A (ja) | 1999-06-25 | 1999-06-25 | 電荷転送素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11180360A JP2001007318A (ja) | 1999-06-25 | 1999-06-25 | 電荷転送素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001007318A true JP2001007318A (ja) | 2001-01-12 |
Family
ID=16081894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11180360A Abandoned JP2001007318A (ja) | 1999-06-25 | 1999-06-25 | 電荷転送素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001007318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007127044A3 (en) * | 2006-04-26 | 2008-03-20 | Eastman Kodak Co | Method of manufacturing a ccd with improved charge transfer |
-
1999
- 1999-06-25 JP JP11180360A patent/JP2001007318A/ja not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007127044A3 (en) * | 2006-04-26 | 2008-03-20 | Eastman Kodak Co | Method of manufacturing a ccd with improved charge transfer |
| JP2009535811A (ja) * | 2006-04-26 | 2009-10-01 | イーストマン コダック カンパニー | 改良電荷移動電荷結合デバイス（ｃｃｄ） |
| US7807514B2 (en) | 2006-04-26 | 2010-10-05 | Eastman Kodak Company | CCD with improved charge transfer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9620552B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR100218849B1 (ko) | 고체촬상소자의제조방법 | |
| CN100483683C (zh) | Cmos图像传感器及其制造方法 | |
| US6472699B1 (en) | Photoelectric transducer and manufacturing method of the same | |
| JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
| US6482667B2 (en) | Solid state image sensor device and method of fabricating the same | |
| JP2004303982A (ja) | 固体撮像素子 | |
| JP2001007318A (ja) | 電荷転送素子の製造方法 | |
| KR100215882B1 (ko) | 고체촬상소자 제조방법 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JPH04207076A (ja) | 固体撮像装置の製造方法 | |
| JP5122089B2 (ja) | イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 | |
| KR0165326B1 (ko) | 전하전송소자 및 그 제조방법 | |
| KR100259084B1 (ko) | 고체촬상소자및이의제조방법 | |
| KR100263467B1 (ko) | 고체촬상소자 및 그의 제조방법 | |
| US6218686B1 (en) | Charge coupled devices | |
| KR100724144B1 (ko) | 고체촬상소자의 제조방법 | |
| JP3156779B2 (ja) | 電荷転送素子及びその製造方法 | |
| JPH04207077A (ja) | 固体撮像素子の製造方法 | |
| KR0151185B1 (ko) | 전하전송장치 및 그 제조방법 | |
| KR100790213B1 (ko) | 이미지센서의 제조 방법 | |
| KR100379538B1 (ko) | 수평전하결합소자및그의제조방법 | |
| KR20010003499A (ko) | 고체 촬상 소자 및 그 제조방법 | |
| JPH10200086A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051208 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060320 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080304 |