JP2001007107A - 高密度アレイ用ダミーパターン - Google Patents
高密度アレイ用ダミーパターンInfo
- Publication number
- JP2001007107A JP2001007107A JP11165424A JP16542499A JP2001007107A JP 2001007107 A JP2001007107 A JP 2001007107A JP 11165424 A JP11165424 A JP 11165424A JP 16542499 A JP16542499 A JP 16542499A JP 2001007107 A JP2001007107 A JP 2001007107A
- Authority
- JP
- Japan
- Prior art keywords
- dummy pattern
- metal
- pattern according
- wiring
- density array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 高密度アレイ用ダミーパターンを提供する。
【解決手段】 金属で構成されるダミーパターンを高密
度アレイ内の配線の周囲に配設する。ダミーパターン内
の金属ラインは、少なくとも高密度アレイ内の配線と同
じ幅を有するとともにその配線に平行に延出することが
好ましい。また、ダミーパターンは、平行実線でなる細
長金属ライン、平行な点線でなる金属ライン、あるいは
ドットの互い違い配列を有する平行な点線でなる金属ラ
インで構成することが好ましい。ダミーパターンの形成
により、化学機械研磨時における高密度パターン内での
過度浸食の発生を防ぐことができる。
度アレイ内の配線の周囲に配設する。ダミーパターン内
の金属ラインは、少なくとも高密度アレイ内の配線と同
じ幅を有するとともにその配線に平行に延出することが
好ましい。また、ダミーパターンは、平行実線でなる細
長金属ライン、平行な点線でなる金属ライン、あるいは
ドットの互い違い配列を有する平行な点線でなる金属ラ
インで構成することが好ましい。ダミーパターンの形成
により、化学機械研磨時における高密度パターン内での
過度浸食の発生を防ぐことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、高密度アレイ用ダ
ミーパターン、特にデュアルダマシーン(dual damascen
e)プロセス中に高密度アレイの過度浸食の発生を防ぐた
めに使用されるダミーパターンに関するものである。
ミーパターン、特にデュアルダマシーン(dual damascen
e)プロセス中に高密度アレイの過度浸食の発生を防ぐた
めに使用されるダミーパターンに関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】半導
体デバイスの寸法が１／４ミクロンの線幅に近づくにつ
れて、デュアルダマシーンプロセスはプラグあるいは配
線を製造するための一般的な方法になりつつある。図１
に示すように、デュアルダマシーンプロセスは半導体基
板１０２上に形成した酸化物層１００内にヴィアホール
および溝を形成するために利用される。金属材料が酸化
物層１００上に供給され、ヴィアホール及び溝はその金
属材料で満たされる。次に、化学機械研磨(ＣＭＰ)によ
り酸化物層１００上の金属材料の一部が除去される。こ
のようにして、ヴィア１０４ｂ及び配線１０４ａ、１０
４ｃが形成され、内部接続構造が完成する。
体デバイスの寸法が１／４ミクロンの線幅に近づくにつ
れて、デュアルダマシーンプロセスはプラグあるいは配
線を製造するための一般的な方法になりつつある。図１
に示すように、デュアルダマシーンプロセスは半導体基
板１０２上に形成した酸化物層１００内にヴィアホール
および溝を形成するために利用される。金属材料が酸化
物層１００上に供給され、ヴィアホール及び溝はその金
属材料で満たされる。次に、化学機械研磨(ＣＭＰ)によ
り酸化物層１００上の金属材料の一部が除去される。こ
のようにして、ヴィア１０４ｂ及び配線１０４ａ、１０
４ｃが形成され、内部接続構造が完成する。
【０００３】ＣＭＰの実施においては、酸化物層１００
上の余剰金属を滑らかに研磨するのにスラリーが必要で
ある。研磨粒子以外に、スラリーはアルカリ性溶液ある
いは酸性溶液、酸化剤、及び有機溶剤を含んでいる。し
たがって、この研磨工程は高密度アレイ内のある配線、
例えば図１に示す配線１０４ａ上に過度に浸食された領
域１０６を形成しやすい。これにより、配線の厚みが減
少して配線１０４ａの電気抵抗が増加する。さらに、過
度の浸食は酸化物層１００上に形成される材料を配線１
０４ａから剥離させる。結果的に、プラグや配線から金
属が酸化物層１００内に拡散する恐れがあり、また湿気
による汚染が起こる恐れもある。これらは半導体デバイ
スの信頼性の低下および故障につながる。
上の余剰金属を滑らかに研磨するのにスラリーが必要で
ある。研磨粒子以外に、スラリーはアルカリ性溶液ある
いは酸性溶液、酸化剤、及び有機溶剤を含んでいる。し
たがって、この研磨工程は高密度アレイ内のある配線、
例えば図１に示す配線１０４ａ上に過度に浸食された領
域１０６を形成しやすい。これにより、配線の厚みが減
少して配線１０４ａの電気抵抗が増加する。さらに、過
度の浸食は酸化物層１００上に形成される材料を配線１
０４ａから剥離させる。結果的に、プラグや配線から金
属が酸化物層１００内に拡散する恐れがあり、また湿気
による汚染が起こる恐れもある。これらは半導体デバイ
スの信頼性の低下および故障につながる。
【０００４】
【課題を解決するための手段】したがって、高密度アレ
イ内の配線をＣＭＰによる過度浸食から保護するダミー
パターンを高密度アレイ内に提供する必要がある。
イ内の配線をＣＭＰによる過度浸食から保護するダミー
パターンを高密度アレイ内に提供する必要がある。
【０００５】上記問題点を鑑みて、ここに具体的かつ包
括的に述べるように、本発明の目的は高密度アレイ用ダ
ミーパターンを提供することである。ダミーパターンは
高密度アレイの周囲に配設され、金属で構成される。高
密度アレイを囲むダミーパターンはＣＭＰによる過度浸
食から高密度アレイ内の金属を保護する。このように、
ダミーパターンは高密度アレイ内の配線の過度浸食を避
けるためのバッファ材料として機能する。
括的に述べるように、本発明の目的は高密度アレイ用ダ
ミーパターンを提供することである。ダミーパターンは
高密度アレイの周囲に配設され、金属で構成される。高
密度アレイを囲むダミーパターンはＣＭＰによる過度浸
食から高密度アレイ内の金属を保護する。このように、
ダミーパターンは高密度アレイ内の配線の過度浸食を避
けるためのバッファ材料として機能する。
【０００６】高密度アレイが複数の平行細長配線を含む
場合、高密度アレイの周囲に配設されたダミーパターン
を細長配線に平行に延出するとともに細長配線と少なく
とも同じ幅を有する１本あるいはそれ以上の金属ライン
で構成することが好ましい。さらに、ダミーパターンを
複数の金属ラインで構成する場合は、金属ラインを点線
の配列で構成することが好ましく、特にその点線配列を
複数の平行な点線で構成することが好ましい。あるい
は、点線配列を複数の平行な点線で構成し、平行な点線
の一本を構成するドットとそれに隣接して平行に延出す
る点線を構成するドットを互い違いに配置することも好
ましい。尚、ドットの寸法、ドット間の距離は高密度ア
レイ内における過度浸食の度合いに応じて変更可能であ
る。
場合、高密度アレイの周囲に配設されたダミーパターン
を細長配線に平行に延出するとともに細長配線と少なく
とも同じ幅を有する１本あるいはそれ以上の金属ライン
で構成することが好ましい。さらに、ダミーパターンを
複数の金属ラインで構成する場合は、金属ラインを点線
の配列で構成することが好ましく、特にその点線配列を
複数の平行な点線で構成することが好ましい。あるい
は、点線配列を複数の平行な点線で構成し、平行な点線
の一本を構成するドットとそれに隣接して平行に延出す
る点線を構成するドットを互い違いに配置することも好
ましい。尚、ドットの寸法、ドット間の距離は高密度ア
レイ内における過度浸食の度合いに応じて変更可能であ
る。
【０００７】本発明に関する上記の記載内容および以下
に記載される本発明の詳細な説明はともに例示的なもの
であり、本発明はこれらに限定されるものではなく、請
求項に基づいて解釈されるべきである。
に記載される本発明の詳細な説明はともに例示的なもの
であり、本発明はこれらに限定されるものではなく、請
求項に基づいて解釈されるべきである。
【０００８】
【実施例】添付の図面を使用して本発明の実施例を以下
に詳細に説明する。尚、図面およびその説明においては
同等あるいは類似の部材に対して可能な限り同じ参照番
号を使用する。
に詳細に説明する。尚、図面およびその説明においては
同等あるいは類似の部材に対して可能な限り同じ参照番
号を使用する。
【０００９】化学機械研磨(ＣＭＰ)は、研磨工程に最適
なスラリーの使用によってもたらされる化学反応と機械
的な研磨作用の原理を利用している。デュアルダマシー
ンプロセス中、ＣＭＰはヴィアあるいは配線を形成する
際に蒸着された過剰な金属材料を除去するために実施さ
れる。高密度アレイ内の外側付近に位置する配線の過度
浸食を避けるために、ダミーパターンが高密度アレイの
周囲に配設される。
なスラリーの使用によってもたらされる化学反応と機械
的な研磨作用の原理を利用している。デュアルダマシー
ンプロセス中、ＣＭＰはヴィアあるいは配線を形成する
際に蒸着された過剰な金属材料を除去するために実施さ
れる。高密度アレイ内の外側付近に位置する配線の過度
浸食を避けるために、ダミーパターンが高密度アレイの
周囲に配設される。
【００１０】図２に本発明のダミーパターン構造の概略
断面図を示す。ここに見られるように、高密度アレイ２
０６を作成するために半導体基板２０２上の誘電体層２
０４内に開口２００ａ及び溝２００ｂが形成される。例
えば、誘電体層２０４は化学気相合成法(ＣＶＤ)によっ
て形成される酸化物層である。開口２００ａ及び溝２０
０ｂを形成する時、溝２００ｂの外側に別の開口２０８
も同時に形成する。この開口２０８はダミーパターンを
形成するために使用される。
断面図を示す。ここに見られるように、高密度アレイ２
０６を作成するために半導体基板２０２上の誘電体層２
０４内に開口２００ａ及び溝２００ｂが形成される。例
えば、誘電体層２０４は化学気相合成法(ＣＶＤ)によっ
て形成される酸化物層である。開口２００ａ及び溝２０
０ｂを形成する時、溝２００ｂの外側に別の開口２０８
も同時に形成する。この開口２０８はダミーパターンを
形成するために使用される。
【００１１】開口２００ａおよび溝２００ｂに金属が充
填される際、同時に開口２０８にも金属が充填される。
金属はこれらの箇所以外の誘電体層の表面にも付着する
ので、ＣＭＰを実施して余剰金属を研磨除去し、誘電体
層２０４の所定の領域を露出させる必要がある。このよ
うにして、ヴィア２１２、高密度アレイ２０６内の配線
２１４ａ、２１４ｂ、ダミーパターン２１０内の金属ラ
イン２１６が形成される。研磨中、ダミーパターン２１
０の金属ライン２１６は高密度アレイの外側に位置して
いるので、金属ライン２１６は高密度アレイ２０６の外
側の配線２１４ｂの代りとなって浸食されることにな
る。このように、金属ライン２１６は配線２１４ａ，２
１４ｂが過度に浸食されるのを防ぐバッファ材料して機
能する。ダミーパターン２１０内の金属ライン２１６、
ヴィア２１２、配線２１４ａ、２１４ｂは同じマスクを
使用してパターン形成され、それらへの金属材料の充填
も同時に実施されるので、製造プロセスにダミーパター
ン形成のための工程を追加する必要はない。これによ
り、製造コストの上昇を招くことなく高密度アレイの保
護を達成できる。
填される際、同時に開口２０８にも金属が充填される。
金属はこれらの箇所以外の誘電体層の表面にも付着する
ので、ＣＭＰを実施して余剰金属を研磨除去し、誘電体
層２０４の所定の領域を露出させる必要がある。このよ
うにして、ヴィア２１２、高密度アレイ２０６内の配線
２１４ａ、２１４ｂ、ダミーパターン２１０内の金属ラ
イン２１６が形成される。研磨中、ダミーパターン２１
０の金属ライン２１６は高密度アレイの外側に位置して
いるので、金属ライン２１６は高密度アレイ２０６の外
側の配線２１４ｂの代りとなって浸食されることにな
る。このように、金属ライン２１６は配線２１４ａ，２
１４ｂが過度に浸食されるのを防ぐバッファ材料して機
能する。ダミーパターン２１０内の金属ライン２１６、
ヴィア２１２、配線２１４ａ、２１４ｂは同じマスクを
使用してパターン形成され、それらへの金属材料の充填
も同時に実施されるので、製造プロセスにダミーパター
ン形成のための工程を追加する必要はない。これによ
り、製造コストの上昇を招くことなく高密度アレイの保
護を達成できる。
【００１２】ダミーパターン２１０内の金属ライン２１
６のレイアウトは、金属ラインの形成に先立って高密度
アレイ２０６の浸食の度合いに基づいて決定される。図
３に示すように、高密度アレイ２０６が平行な配線２１
４で構成される場合、この配線に平行な一本あるいはそ
れ以上の実線でなる金属ラインが高密度アレイ２０６の
周囲のダミーパターン２１０内に配設される。高密度ア
レイ２０６の各サイドに必ずしも同じ細長金属ライン２
１６を設ける必要はない。図３において、金属ラインの
幅"ｗ"は配線２１４の線幅に等しいかあるいはそれより
も広くすることができる。また、隣接する金属ライン２
１６間の距離は配線２１４のそれと同じにすることがで
きる。さらに、この距離は高密度アレイ内の浸食、金属
ライン２１６の本数、金属ライン２１６の幅等の要因に
基づくレイアウトの要請に応じて変更可能である。金属
線２１６の幅が配線２１４の幅と同じかあるいはそれよ
りも大きい場合、配線２１４および金属線２１６のパタ
ーン形成が容易であり、それらの間の幅の差はより少な
くなる。したがって、配線２１４と同じ幅を有する金属
ライン２１６の使用はこのプロセスのためのよりシンプ
ルなレイアウトとなるだろう。
６のレイアウトは、金属ラインの形成に先立って高密度
アレイ２０６の浸食の度合いに基づいて決定される。図
３に示すように、高密度アレイ２０６が平行な配線２１
４で構成される場合、この配線に平行な一本あるいはそ
れ以上の実線でなる金属ラインが高密度アレイ２０６の
周囲のダミーパターン２１０内に配設される。高密度ア
レイ２０６の各サイドに必ずしも同じ細長金属ライン２
１６を設ける必要はない。図３において、金属ラインの
幅"ｗ"は配線２１４の線幅に等しいかあるいはそれより
も広くすることができる。また、隣接する金属ライン２
１６間の距離は配線２１４のそれと同じにすることがで
きる。さらに、この距離は高密度アレイ内の浸食、金属
ライン２１６の本数、金属ライン２１６の幅等の要因に
基づくレイアウトの要請に応じて変更可能である。金属
線２１６の幅が配線２１４の幅と同じかあるいはそれよ
りも大きい場合、配線２１４および金属線２１６のパタ
ーン形成が容易であり、それらの間の幅の差はより少な
くなる。したがって、配線２１４と同じ幅を有する金属
ライン２１６の使用はこのプロセスのためのよりシンプ
ルなレイアウトとなるだろう。
【００１３】ダミーパターン２１０の別のレイアウトを
図４に示す。このダミーパターン２１０は高密度アレイ
２０６の周囲に配設される平行な点線パターンを含む。
この点線パターンは、点線でなる複数の金属ラインで構
成される。ダミーパターン２１０内の点線２１８ａ、２
１８ｂはともに高密度アレイ２０６内の配線２１４に平
行であり、またそれらは互いに平行関係にある。点線の
各ドットの長さ"ｌ"および幅"ｍ"あるいはドット間の距
離"ｄ"、"ｄ’"は個々のケースにおけるレイアウトの要
請に基づいて設定される。
図４に示す。このダミーパターン２１０は高密度アレイ
２０６の周囲に配設される平行な点線パターンを含む。
この点線パターンは、点線でなる複数の金属ラインで構
成される。ダミーパターン２１０内の点線２１８ａ、２
１８ｂはともに高密度アレイ２０６内の配線２１４に平
行であり、またそれらは互いに平行関係にある。点線の
各ドットの長さ"ｌ"および幅"ｍ"あるいはドット間の距
離"ｄ"、"ｄ’"は個々のケースにおけるレイアウトの要
請に基づいて設定される。
【００１４】ダミーパターン２１０のさらなる別のレイ
アウトを図５に示す。このダミーパターンはクロスドッ
トラインパターン(cross dotted line pattern)と呼ば
れるものである。点線２２０ａ，２２０ｂは配線２１４
に平行であり、点線２２０ａを構成するドットとそれに
隣接して平行に延出する点線２２０ｂを構成するドット
を図５に示すように互い違いに配置してある。これによ
り、異なるレベルにおける配線の接続への影響はない。
点線の各ドットの長さ及び幅あるいはドット間の距離は
実用的な要請に基づいて設定可能である。さらに、ドッ
トの形状に関しても特に限定はない。図４及び図５に示
されているドットは矩形であるが、高密度アレイ２０６
内の配線２１４の保護を提供できるともに円滑に製造可
能であるという要請を満たすようなドット形状であれば
良い。
アウトを図５に示す。このダミーパターンはクロスドッ
トラインパターン(cross dotted line pattern)と呼ば
れるものである。点線２２０ａ，２２０ｂは配線２１４
に平行であり、点線２２０ａを構成するドットとそれに
隣接して平行に延出する点線２２０ｂを構成するドット
を図５に示すように互い違いに配置してある。これによ
り、異なるレベルにおける配線の接続への影響はない。
点線の各ドットの長さ及び幅あるいはドット間の距離は
実用的な要請に基づいて設定可能である。さらに、ドッ
トの形状に関しても特に限定はない。図４及び図５に示
されているドットは矩形であるが、高密度アレイ２０６
内の配線２１４の保護を提供できるともに円滑に製造可
能であるという要請を満たすようなドット形状であれば
良い。
【００１５】結果的に、本発明は高密度アレイの近傍に
金属で形成されるダミーパターンを形成し、それにより
高密度アレイ内の配線を過度の浸食から保護するための
ものである。これにより、配線の電気抵抗の増加を防ぐ
ことができ、得られる半導体デバイスの信頼性を向上す
ることができる。
金属で形成されるダミーパターンを形成し、それにより
高密度アレイ内の配線を過度の浸食から保護するための
ものである。これにより、配線の電気抵抗の増加を防ぐ
ことができ、得られる半導体デバイスの信頼性を向上す
ることができる。
【００１６】本発明を実施例に基づいて説明したが、本
発明はこれらの実施例によって限定されない。むしろ、
本発明の技術思想から逸脱しないかぎりにおいて種々の
変更および改良を加えることが可能であるだろう。した
がって、本発明の請求項はそのような変更および改良等
を含むように広く解釈されるべきである。
発明はこれらの実施例によって限定されない。むしろ、
本発明の技術思想から逸脱しないかぎりにおいて種々の
変更および改良を加えることが可能であるだろう。した
がって、本発明の請求項はそのような変更および改良等
を含むように広く解釈されるべきである。
【図１】高密度アレイ内における過度浸食を示す概略図
である。
である。
【図２】本発明に基づく実施例における高密度アレイ内
での過度浸食の発生を防ぐためのダミーパターンの概略
断面図である。
での過度浸食の発生を防ぐためのダミーパターンの概略
断面図である。
【図３】本発明に基づく実施例における高密度アレイ内
での過度浸食の発生を防ぐための複数の平行な実線でな
るダミーパターンの上面図である。
での過度浸食の発生を防ぐための複数の平行な実線でな
るダミーパターンの上面図である。
【図４】本発明に基づく実施例における高密度アレイ内
での過度浸食の発生を防ぐための複数の平行な点線でな
るダミーパターンの上面図である。
での過度浸食の発生を防ぐための複数の平行な点線でな
るダミーパターンの上面図である。
【図５】本発明に基づく実施例における高密度アレイ内
での過度浸食の発生を防ぐためのドットの互い違い配列
を有する複数の平行な点線でなるダミーパターンの上面
図である。
での過度浸食の発生を防ぐためのドットの互い違い配列
を有する複数の平行な点線でなるダミーパターンの上面
図である。
２０２ 半導体基板 ２０４ 誘電体層 ２０６ 高密度アレイ ２０８ 開口 ２１０ ダミーパターン ２００ａ 開口 ２００ｂ 溝 ２１２ ヴィア ２１４ａ 配線 ２１４ｂ 配線 ２１６ 金属ライン
フロントページの続き (72)発明者 盧 火鐵 台湾台北市復興北路513號３樓 Ｆターム(参考） 5F033 JJ01 KK01 MM01 MM02 NN01 QQ09 QQ48 RR04 SS11 UU03 VV01 WW01 XX00 XX01 XX03 XX33 XX34
Claims (16)
- 【請求項１】 高密度アレイ、及び該高密度アレイの周
囲に配設されるダミーパターンを含んでなる高密度アレ
イ用ダミーパターン。 - 【請求項２】 前記高密度アレイは、複数の平行配線を
含むことを特徴とする請求項１のダミーパターン。 - 【請求項３】 前記ダミーパターンは、前記配線に平行
な一本の金属ラインを含むことを特徴とする請求項２の
ダミーパターン。 - 【請求項４】 前記金属ラインは、点線で構成されるこ
とを特徴とする請求項３のダミーパターン。 - 【請求項５】 前記金属ラインの幅は、少なくとも前記
配線の一本と同じ幅であることを特徴とする請求項２の
ダミーパターン。 - 【請求項６】 前記ダミーパターンは、前記配線に平行
な複数の金属ラインを含むことを特徴とする請求項２の
ダミーパターン。 - 【請求項７】 前記金属ラインの各々は、少なくとも前
記配線の一本と同じ幅を有することを特徴とする請求項
６のダミーパターン。 - 【請求項８】 前記複数の金属ラインは、点線の配列で
構成されることを特徴とする請求項６のダミーパター
ン。 - 【請求項９】 前記点線配列は、複数の平行な点線で構
成されることを特徴とする請求項８のダミーパターン。 - 【請求項１０】 前記点線配列は、複数の平行な点線で
構成され、前記複数の点線の一本を構成するドットとそ
れに隣接して平行に延出する点線を構成するドットを互
い違いに配置することを特徴とする請求項８のダミーパ
ターン。 - 【請求項１１】 以下の構成に特徴を有するデュアルダ
マシーン(dual damascene)プロセスにおける過度浸食か
ら高密度アレイを保護するためのダミーパターン構造：
誘電体層内に配設される複数の配線；前記誘電体層内に
形成される少なくとも一本の金属ラインを含むダミーパ
ターン、該金属ラインは前記配線の外側に配設され、化
学機械研磨を前記配線に実施するデュアルダマシーンプ
ロセスにおいて前記配線の過度浸食の発生を防ぐために
使用される。 - 【請求項１２】 前記金属ラインは、前記配線に平行で
あることを特徴とする請求項１１のダミーパターン。 - 【請求項１３】 前記金属ラインは、少なくとも前記配
線の内の一本と同じ幅を有することを特徴とする請求項
１１のダミーパターン。 - 【請求項１４】 前記ダミーパターンは複数の金属ライ
ンを有し、前記複数の金属ラインは点線の配列で構成さ
れることを特徴とする請求項１１のダミーパターン。 - 【請求項１５】 前記点線配列は、複数の平行な点線で
構成されることを特徴とする請求項１４のダミーパター
ン。 - 【請求項１６】 前記点線配列は、複数の平行な点線
で構成され、前記複数の点線の一本を構成するドットと
それに隣接して平行に延出する点線を構成するドットを
互い違いに配置することを特徴とする請求項１４のダミ
ーパターン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11165424A JP2001007107A (ja) | 1999-06-11 | 1999-06-11 | 高密度アレイ用ダミーパターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11165424A JP2001007107A (ja) | 1999-06-11 | 1999-06-11 | 高密度アレイ用ダミーパターン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001007107A true JP2001007107A (ja) | 2001-01-12 |
Family
ID=15812170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11165424A Pending JP2001007107A (ja) | 1999-06-11 | 1999-06-11 | 高密度アレイ用ダミーパターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001007107A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784548B2 (en) | 2001-06-15 | 2004-08-31 | Renesas Technology Corp. | Semiconductor device having dummy patterns for metal CMP |
| KR20050094119A (ko) * | 2004-03-22 | 2005-09-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2005303089A (ja) * | 2004-04-13 | 2005-10-27 | Nec Electronics Corp | 半導体装置 |
| JP2006511094A (ja) * | 2002-12-20 | 2006-03-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｉｃタイル・パターン形成方法、形成したｉｃ、及び分析方法 |
| JP2009164329A (ja) * | 2008-01-07 | 2009-07-23 | Panasonic Corp | 半導体装置 |
-
1999
- 1999-06-11 JP JP11165424A patent/JP2001007107A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784548B2 (en) | 2001-06-15 | 2004-08-31 | Renesas Technology Corp. | Semiconductor device having dummy patterns for metal CMP |
| JP2006511094A (ja) * | 2002-12-20 | 2006-03-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Ｉｃタイル・パターン形成方法、形成したｉｃ、及び分析方法 |
| US7669159B2 (en) | 2002-12-20 | 2010-02-23 | International Business Machines Corporation | IC tiling pattern method, IC so formed and analysis method |
| KR20050094119A (ko) * | 2004-03-22 | 2005-09-27 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2005303089A (ja) * | 2004-04-13 | 2005-10-27 | Nec Electronics Corp | 半導体装置 |
| JP2009164329A (ja) * | 2008-01-07 | 2009-07-23 | Panasonic Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4190164B2 (ja) | ダミー絶縁層を用いた集積回路素子の導電性コンタクト体の形成方法 | |
| US6486558B2 (en) | Semiconductor device having a dummy pattern | |
| KR100617276B1 (ko) | 반도체 장치 | |
| US20050121803A1 (en) | Internally reinforced bond pads | |
| KR100632656B1 (ko) | 플래쉬 메모리소자의 비트라인 형성방법 | |
| JP2005026659A (ja) | フラッシュ素子のビットライン形成方法 | |
| TW200809974A (en) | A semiconductor device and manufacturing method thereof | |
| US6531757B2 (en) | Semiconductor device fuse box with fuses of uniform depth | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| US7741717B2 (en) | Metal line of semiconductor device and method of fabricating the same | |
| JP3454259B2 (ja) | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 | |
| JP2000091426A (ja) | 半導体装置及びその製造方法 | |
| US6448651B1 (en) | Semiconductor device having a multi-level metallization and its fabricating method | |
| JP3468188B2 (ja) | 半導体装置とその製法 | |
| JP2003060036A (ja) | 半導体装置およびその製造方法 | |
| US7226829B2 (en) | Method for fabricating semiconductor device | |
| JP3386438B2 (ja) | 二次元波形構造の製造方法 | |
| JP2001007107A (ja) | 高密度アレイ用ダミーパターン | |
| JP2004134594A (ja) | 半導体装置およびその製造方法 | |
| EP0942462A2 (en) | Method and structure for protecting a neighbouring area adjacent to an area to be etched and method for forming a fuse | |
| US6825566B1 (en) | Semiconductor device with reduced interconnection capacity | |
| US7179744B2 (en) | Method for fabricating semiconductor device | |
| US20020062549A1 (en) | Optimized metal fuse process | |
| US9123722B2 (en) | Semiconductor constructions and methods of forming interconnects | |
| US20070246769A1 (en) | Semiconductor device including adjacent two interconnection lines having different distances therebetween |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040420 |