JP2001005403A - Display device - Google Patents

Display device

Info

Publication number
JP2001005403A
JP2001005403A JP11171734A JP17173499A JP2001005403A JP 2001005403 A JP2001005403 A JP 2001005403A JP 11171734 A JP11171734 A JP 11171734A JP 17173499 A JP17173499 A JP 17173499A JP 2001005403 A JP2001005403 A JP 2001005403A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
wiring
liquid crystal
display device
monolithic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11171734A
Other languages
Japanese (ja)
Inventor
Takeshi Ishigame
剛 石亀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11171734A priority Critical patent/JP2001005403A/en
Publication of JP2001005403A publication Critical patent/JP2001005403A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce a glass substrate area for a COG(Chip on Glass) method by forming signal or power source wiring on monolithic semiconductor integrated circuits in a display panel according to the COG method. SOLUTION: A liquid crystal display panel 1, an IC chip 2 such as a monolithic semiconductor integrated circuit, and a wiring substrate which is an input substrate comprise a liquid crystal display device. In this case, in a non-display area of the liquid crystal display panel 1, wiring 5 and electrodes of signals or the like are formed for connecting between the monolithic semiconductor integrated circuits arrayed almost straight, and the electrodes are connected with the projecting electrodes formed on the circuit-forming faces of each monolithic semiconductor integrated circuit. And, through-holes 13 are formed so as to penetrate the monolithic semiconductor integrated circuits from the side of the circuit-forming face. The wiring 5 formed by being led onto the back of the circuit-forming face of the monolithic semiconductor integrated circuits through these through-holes 13 are used as the wiring for supplying signals or the like to the back and forth ones of the monolithic semiconductor integrated circuits arrayed straight.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば液晶表示装
置やプラズマディスプレイ装置などの表示装置に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device such as a liquid crystal display device and a plasma display device.

【0002】[0002]

【従来の技術】従来の表示装置には、例えば液晶表示装
置やプラズマディスプレイ装置などがあるが、ここで
は、従来の表示装置の具体例として、液晶表示装置を例
に挙げて説明する。この液晶表示装置は、CRT(Ca
thode・Ray・Tube)などのディスプレイに
比べて、低消費電力で軽量であるなどの優れた特徴を有
しており、周辺技術の進歩により商品力が高まり、さま
ざまな製品に使用されている。
2. Description of the Related Art Conventional display devices include, for example, a liquid crystal display device and a plasma display device. Here, a liquid crystal display device will be described as a specific example of the conventional display device. This liquid crystal display device has a CRT (Ca
It has excellent features such as low power consumption and light weight as compared with displays such as T.D.Ray.Tube, etc., and its commercial power has been enhanced by the advancement of peripheral technology, and it has been used in various products.

【0003】特に、スイッチング素子として薄膜トラン
ジスタ(以下、TFTと略称する)を表示領域の画素毎
に用いたアクティブ・マトリクス方式の液晶表示装置で
は、クロストークのない鮮明な表示画像が得られること
から、パソコンやカー・ナビゲーション等のディスプレ
イ装置などの分野において多く用いられている。一般
に、液晶表示装置では、液晶表示パネルの表示領域にお
けるTFTなどからなる各画素を動作させる駆動回路
は、液晶表示パネルの非表示領域に形成する必要があ
る。その方法の一つに、駆動回路を形成したICチップ
などを液晶表示パネルを構成するガラス基板上に直接搭
載する方法がある。この方法は、コンパクトでかつ耐振
動性も向上するため、液晶表示装置の特徴である携帯性
がさらに増すことになり、この形成方法が主流になりつ
つある。この接続方法は、ガラス基板の上に直接ICチ
ップを搭載することから、COG(Chip・On・G
lass)方式と呼ばれている。
In particular, in a liquid crystal display device of an active matrix type using a thin film transistor (hereinafter abbreviated as a TFT) as a switching element for each pixel in a display area, a clear display image without crosstalk can be obtained. It is widely used in the field of display devices such as personal computers and car navigation systems. In general, in a liquid crystal display device, a drive circuit for operating each pixel including a TFT or the like in a display region of the liquid crystal display panel needs to be formed in a non-display region of the liquid crystal display panel. As one of the methods, there is a method in which an IC chip or the like in which a drive circuit is formed is directly mounted on a glass substrate constituting a liquid crystal display panel. Since this method is compact and has improved vibration resistance, the portability, which is a characteristic of the liquid crystal display device, is further increased, and this forming method is becoming mainstream. In this connection method, since an IC chip is directly mounted on a glass substrate, COG (Chip-On-G) is used.
This is called a “lass” method.

【0004】このようなCOG方式により駆動回路を形
成した液晶表示装置を一例として、従来の表示装置の具
体例を以下に説明する。この液晶表示装置は、図4に示
すように、液晶表示パネル1とモノリシック半導体集積
回路等のICチップ2と入力基板3とで構成されてい
る。このICチップ2は、液晶表示パネル1の表示領域
4aの各画素に形成されたTFT(図示せず)を制御す
ることにより、各画素を駆動させるものであり、非表示
領域4bにCOG実装されている。
A specific example of a conventional display device will be described below, taking a liquid crystal display device having a drive circuit formed by such a COG method as an example. This liquid crystal display device includes a liquid crystal display panel 1, an IC chip 2 such as a monolithic semiconductor integrated circuit, and an input substrate 3, as shown in FIG. This IC chip 2 drives each pixel by controlling a TFT (not shown) formed in each pixel of the display area 4a of the liquid crystal display panel 1, and is mounted by COG in the non-display area 4b. ing.

【0005】なお、このICチップ2には、信号線用I
Cチップ2aと走査線用ICチップ2bとがあり、画面
サイズが6〜7”の液晶表示装置の場合、信号線用IC
チップ2aは5〜6個、走査線用ICチップ2bは1〜
2個用いられ、それぞれほぼ直線上に配置され、液晶表
示パネル1上に形成された入力信号線8により、つなが
れている。
The IC chip 2 includes a signal line I
In the case of a liquid crystal display device having a C chip 2a and a scanning line IC chip 2b and a screen size of 6 to 7 ", a signal line IC
5 to 6 chips 2a and 1 to 2 scanning line IC chips
Two are used, each of which is arranged on a substantially straight line, and connected by an input signal line 8 formed on the liquid crystal display panel 1.

【0006】図5に示すように、ICチップ2の出力端
子(図示せず)は表示領域4aの各TFTから非表示領
域4bに引き出された配線上の出力電極6に、ICチッ
プ2の入力端子(図示せず)は非表示領域4bに形成さ
れた入力電極7に、それぞれ接続されるように、このI
Cチップ2はCOG実装されている。入力信号線8は、
液晶表示パネル上で入力電極7とつながれており、図4
に示す入力基板3から供給された電源、基準電圧、各種
転送クロック、コントロール信号等を、それぞれのIC
チップ2へ電送するためのものであり、表示領域4aの
TFTを形成する際に同時に形成する。
As shown in FIG. 5, an output terminal (not shown) of the IC chip 2 is connected to an output electrode 6 on a wiring extending from each TFT in the display area 4a to the non-display area 4b, and to an input terminal of the IC chip 2. Terminals (not shown) are connected to the input electrodes 7 formed in the non-display area 4b so as to be connected to the input electrodes 7 respectively.
The C chip 2 is mounted by COG. The input signal line 8
As shown in FIG. 4, the input electrode 7 is connected to the input electrode 7 on the liquid crystal display panel.
The power supply, reference voltage, various transfer clocks, control signals, etc. supplied from the input board 3 shown in FIG.
This is for transmitting electric power to the chip 2, and is formed at the same time when the TFT in the display area 4a is formed.

【0007】また、図6に示すように、縦列配置された
ICチップ2の前後のICチップ2へ伝送するための引
き回し配線をICチップ2の下のスペースを利用し配置
する。このとき図7に示すように、入力信号線8を多層
構造にし、クロス配置する方法も用いられている。図8
は入力信号線8を形成した配線基板10を用いる方法を
示しており、配線基板10は、ICチップ2に各種の信
号や電源を供給するように、非表示領域4bに形成され
た配線基板接続電極9に接続するように形成された配線
基板電極11と、それぞれのICチップ2に信号を供給
する入力信号線8が複数形成され、多層構造の入力信号
線形成部12とで構成されている。また、配線基板10
は、折曲げ可能となるようにポリイミドフィルムなどの
材質で形成されている。
[0007] As shown in FIG. 6, routing wiring for transmitting to the IC chips 2 before and after the IC chips 2 arranged in tandem is arranged using the space below the IC chips 2. At this time, as shown in FIG. 7, a method is also used in which the input signal lines 8 have a multilayer structure and are arranged crosswise. FIG.
Shows a method of using the wiring board 10 on which the input signal lines 8 are formed. The wiring board 10 is connected to the wiring board 10 formed in the non-display area 4 b so as to supply various signals and power to the IC chip 2. A wiring board electrode 11 formed so as to be connected to the electrode 9, and a plurality of input signal lines 8 for supplying a signal to each IC chip 2 are formed, and the input signal line forming section 12 has a multilayer structure. . The wiring board 10
Is formed of a material such as a polyimide film so that it can be bent.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、前述し
た従来の表示装置においては、以下に述べるような問題
点がある。すなわち、図6に示した構成では、縦列配置
されたICチップ2の前後のICチップ2へ信号伝送す
るための配線8bをICチップ2の下のスペースに形成
しているが、電源やグランド電位に用いる配線8bは、
配線抵抗値を下げる必要があるため、配線幅を大きく取
っている。そのためICチップ2のサイズが大きくなる
ことで非表示領域4bが大きくなってしまい、ガラス基
板の取れ数の低下や、液晶表示装置にした際の画面全面
からの外形サイズが大きくなるという問題点がある。
However, the above-mentioned conventional display device has the following problems. That is, in the configuration shown in FIG. 6, the wiring 8b for transmitting a signal to the IC chips 2 before and after the vertically arranged IC chips 2 is formed in the space below the IC chip 2, but the power supply and the ground potential The wiring 8b used for
Since it is necessary to lower the wiring resistance value, the wiring width is increased. As a result, the non-display area 4b becomes larger due to the increase in the size of the IC chip 2, which causes a problem that the number of glass substrates to be removed is reduced and the outer size of the entire screen of the liquid crystal display device is increased. is there.

【0009】また、図7に示した構成では、ICチップ
2のサイズは小さくなるが、入力信号線8をクロス配線
しているため、入力信号間の干渉が発生し画像表示が不
安定になることや、静電気などで入力信号線8のクロス
部の絶縁破壊を起こし、歩留まりが低下するなどの問題
点がある。一方、図8に示した配線基板10を用いる方
法では、前述の方法に比べ接続点数が多く、製造歩留ま
りの低下や、かつ、振動や衝撃でフィルム形成された配
線基板10が破断しやすく、信頼性の低下等の問題点が
ある。
In the configuration shown in FIG. 7, although the size of the IC chip 2 is reduced, since the input signal lines 8 are cross-wired, interference between input signals occurs and image display becomes unstable. And dielectric breakdown of the cross portion of the input signal line 8 due to static electricity or the like, causing a reduction in yield. On the other hand, in the method using the wiring board 10 shown in FIG. 8, the number of connection points is larger than that of the above-described method, the manufacturing yield is reduced, and the film-formed wiring board 10 is easily broken due to vibration or impact. There are problems such as a decrease in sex.

【0010】なお、この液晶表示装置とは別のプラズマ
ディスプレイ装置などの表示装置の場合でも同様の構成
が用いられており、前述と同様の問題点が存在する。本
発明は、上記従来の問題点を解決するもので、COG方
式による表示パネルで、高い接続信頼性を保ちつつ、ガ
ラス基板の取れ数および有効表示領域を減らすことな
く、表示パネルさらには装置全体の外形寸法を縮小する
ことができる表示装置を提供する。
A similar configuration is used in a display device such as a plasma display device other than the liquid crystal display device, and the same problems as described above exist. The present invention solves the above-mentioned conventional problems, and is a display panel using a COG method. The display panel and the entire apparatus can be manufactured without reducing the number of glass substrates and the effective display area while maintaining high connection reliability. Provided is a display device capable of reducing the outer dimensions of the display device.

【0011】[0011]

【課題を解決するための手段】上記の課題を解決するた
めに本発明の表示装置は、COG方式による表示パネル
内で、信号又は電源配線がモノリシック半導体集積回路
上に形成されているため、その信号又は電源配線の占有
面積だけ非表示領域を小さくして、COG方式のための
ガラス基板面積を減少することを特徴とする。
According to the present invention, there is provided a display device according to the present invention, wherein a signal or a power supply line is formed on a monolithic semiconductor integrated circuit in a COG display panel. The non-display area is reduced by the area occupied by the signal or power supply wiring to reduce the area of the glass substrate for the COG method.

【0012】以上により、COG方式による表示パネル
で、高い接続信頼性を保ちつつ、ガラス基板の取れ数お
よび有効表示領域を減らすことなく、表示パネルさらに
は装置全体の外形寸法を縮小することができる。
As described above, in the COG display panel, the external dimensions of the display panel and the entire device can be reduced without reducing the number of glass substrates and the effective display area while maintaining high connection reliability. .

【0013】[0013]

【発明の実施の形態】本発明の請求項1に記載の表示装
置は、表示パネルの非表示領域に、ほぼ直線状に配列さ
れた複数のモノリシック半導体集積回路間をつなぐ信号
又は電源等の配線と電極を形成し、前記電極と、各モノ
リシック半導体集積回路の回路形成面に形成された突起
電極とを接続した表示装置において、前記モノリシック
半導体集積回路をその回路形成面側から貫通するように
スルーホールを形成し、前記スルーホールを介して前記
モノリシック半導体集積回路の回路形成面と反対の面に
引き出して形成した配線を、前記直線状配列の前後のモ
ノリシック半導体集積回路に前記信号及び電源を供給す
るための配線とするよう構成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A display device according to a first aspect of the present invention is a wiring device for connecting a plurality of monolithic semiconductor integrated circuits arranged substantially linearly to a non-display region of a display panel. And an electrode are formed, and the electrode is connected to the protruding electrode formed on the circuit forming surface of each monolithic semiconductor integrated circuit, so that the monolithic semiconductor integrated circuit passes through the circuit forming surface from the circuit forming surface side. A line formed by forming a hole and extending through the through hole to the surface opposite to the circuit forming surface of the monolithic semiconductor integrated circuit supplies the signal and power to the monolithic semiconductor integrated circuits before and after the linear arrangement. It is configured to be a wiring for performing.

【0014】この構成によると、COG方式による表示
パネル内で、信号又は電源配線がモノリシック半導体集
積回路上に形成されているため、その信号又は電源配線
の占有面積だけ非表示領域を小さくして、COG方式の
ためのガラス基板面積を減少する。以下、本発明の実施
の形態を示す表示装置について、図面を参照しながら具
体的に説明する。なお、ここでは、表示装置として、液
晶を電気的に駆動して画像表示する液晶表示装置を例に
挙げて説明する。
According to this structure, since the signal or power supply wiring is formed on the monolithic semiconductor integrated circuit in the COG display panel, the non-display area is reduced by the area occupied by the signal or power supply wiring. The area of the glass substrate for the COG method is reduced. Hereinafter, a display device according to an embodiment of the present invention will be specifically described with reference to the drawings. Here, a liquid crystal display device that electrically drives a liquid crystal to display an image will be described as an example of the display device.

【0015】図1は本実施の形態の表示装置の一例であ
る液晶表示装置の部分断面図、図2はその平面図、図3
はその部分拡大図である。この液晶表示装置は、図2に
示すように、液晶表示パネル1とモノリシック半導体集
積回路等のICチップ2と入力基板3である配線基板と
で構成されている。ICチップ2は、液晶表示パネル1
の表示領域4aの各画素に形成されたTFT(図示せ
ず)を制御して各画素を駆動させるものであり、このI
Cチップ2には、信号線用ICチップ2aと走査線用I
Cチップ2bとがあり、画面サイズが6〜7”の液晶表
示装置の場合、信号線用ICチップ2aは5〜6個、走
査線用ICチップ2bは1〜2個用いられ、それぞれほ
ぼ直線上に縦列配置され、液晶表示パネル1上に形成さ
れた入力信号線8でつながれている。
FIG. 1 is a partial sectional view of a liquid crystal display device which is an example of the display device of the present embodiment, FIG. 2 is a plan view thereof, and FIG.
Is a partially enlarged view of FIG. As shown in FIG. 2, the liquid crystal display device includes a liquid crystal display panel 1, an IC chip 2 such as a monolithic semiconductor integrated circuit, and a wiring substrate serving as an input substrate 3. The IC chip 2 is a liquid crystal display panel 1
Is controlled by controlling a TFT (not shown) formed in each pixel of the display region 4a of FIG.
The C chip 2 includes a signal line IC chip 2a and a scan line I chip 2a.
In the case of a liquid crystal display device having a C chip 2b and a screen size of 6 to 7 ", 5 to 6 signal line IC chips 2a and 1 to 2 scanning line IC chips 2b are used, each of which is substantially straight. The input signal lines 8 are arranged in tandem on the top and are formed on the liquid crystal display panel 1.

【0016】図3に示すように、ICチップ2の出力端
子(図示せず)は表示領域4aの各TFTから非表示領
域4bに引き出された配線上の出力電極6に、ICチッ
プ2の入力端子(図示せず)は非表示領域4bに形成さ
れた入力電極7に、それぞれ接続されるように、このI
Cチップ2はCOG実装されている。入力信号線8は、
液晶表示パネル1上で入力電極7とつながれており、図
2に示す入力基板3から供給された電源、基準電圧、各
種転送クロック、コントロール信号等を、それぞれのI
Cチップ2へ伝送するためのものである。
As shown in FIG. 3, an output terminal (not shown) of the IC chip 2 is connected to an output electrode 6 on a wiring extending from each TFT in the display area 4a to the non-display area 4b, and is connected to an input terminal of the IC chip 2. Terminals (not shown) are connected to the input electrodes 7 formed in the non-display area 4b so as to be connected to the input electrodes 7 respectively.
The C chip 2 is mounted by COG. The input signal line 8
The power supply, reference voltage, various transfer clocks, control signals, and the like supplied from the input substrate 3 shown in FIG.
This is for transmitting to the C chip 2.

【0017】これら入力信号線8、入力電極7及び出力
電極6は、表示領域4aのTFTの形成に用いられる導
電性薄膜を流用し、TFTと同時に形成する。ICチッ
プ2には、ICチップ2の回路形成面14と反対の面に
前後のICチップ2の回路に電源や転送クロック等を伝
送するための配線5を形成する。図1に示すように、こ
の配線5はICチップ2を貫通するスルーホール13で
ICチップ2の半導体集積回路とつながれている。
The input signal line 8, the input electrode 7, and the output electrode 6 are formed simultaneously with the TFT by diverting a conductive thin film used for forming the TFT in the display area 4a. In the IC chip 2, wirings 5 for transmitting a power supply, a transfer clock, and the like to circuits on the front and rear IC chips 2 are formed on a surface opposite to the circuit forming surface 14 of the IC chip 2. As shown in FIG. 1, the wiring 5 is connected to a semiconductor integrated circuit of the IC chip 2 by a through hole 13 penetrating the IC chip 2.

【0018】これらの形成方法は、半導体集積回路をI
Cチップ2に形成後、入力回路部にエッチング処理し、
ICチップ2に縦穴を開ける。次にこの縦穴部に金メッ
キ処理し縦穴の壁面を導通させる。その後、縦穴を露出
させるまで裏面からのラッピング処理を行う。その後、
縦穴の箇所を金メッキ処理しスルーホール13を形成す
る。スルーホール13をメッキ形成する際に配線5も形
成する。
In these forming methods, a semiconductor integrated circuit
After forming on the C chip 2, the input circuit portion is etched,
A vertical hole is made in the IC chip 2. Next, gold plating is applied to this vertical hole portion to make the wall surface of the vertical hole conductive. Thereafter, a lapping process is performed from the back surface until the vertical holes are exposed. afterwards,
The through holes 13 are formed by performing gold plating on the vertical holes. The wiring 5 is also formed when the through hole 13 is formed by plating.

【0019】この実施の形態では、スルーホール13の
穴径を40μm、LSI厚みを130μmとした。また
ICチップ2の材質は、ガリウムヒ素を用いた。液晶表
示パネル1とICチップ2、有機系樹脂中に樹脂ボール
に金メッキを施した導電粒子を分散させた異方導電性接
着剤(ACF:Anisotoropic・Condu
ctive・Film)15を介して接続する。
In this embodiment, the diameter of the through hole 13 is 40 μm, and the thickness of the LSI is 130 μm. Gallium arsenide was used as the material of the IC chip 2. Liquid crystal display panel 1, IC chip 2, anisotropic conductive adhesive (ACF: Anisotropic Condu) in which conductive particles obtained by plating gold on resin balls are dispersed in an organic resin.
active / Film) 15.

【0020】以上のように本実施の形態によれば、IC
チップ2の回路形成面14と反対の面に前後のICチッ
プ2への電源や転送クロック等を伝送するための配線5
を形成し、この配線5を入力配線8として使用する構成
としたため、ICチップ2の下のスペースに入力配線8
を形成する必要がなく、ICチップ2のサイズが小さく
できるため、液晶表示パネル1の非表示領域4bも小さ
くすることが可能となり、ガラス基板の取れ数を減らす
ことなく、かつコンパクトな液晶表示装置を得ることが
できる。また、配線5はメッキ形成するため、膜厚を厚
し配線抵抗値を小さくすることが可能であり、安定した
画像を表示することができる。
As described above, according to the present embodiment, the IC
Wiring 5 for transmitting a power supply, a transfer clock, etc. to the front and rear IC chips 2 on a surface opposite to the circuit forming surface 14 of the chip 2
Is formed, and the wiring 5 is used as the input wiring 8. Therefore, the input wiring 8 is provided in the space below the IC chip 2.
And the size of the IC chip 2 can be reduced, so that the non-display area 4b of the liquid crystal display panel 1 can also be reduced, and the size of the liquid crystal display device can be reduced without reducing the number of glass substrates. Can be obtained. Further, since the wiring 5 is formed by plating, it is possible to increase the film thickness and reduce the wiring resistance value, and a stable image can be displayed.

【0021】なお、上記の実施形態では、液晶表示装置
の場合について説明しているが、プラズマディスプレイ
装置などの液晶表示装置以外の表示装置の場合であって
も同様の効果を有する。
In the above embodiment, the case of a liquid crystal display device has been described. However, similar effects can be obtained in the case of a display device other than a liquid crystal display device such as a plasma display device.

【0022】[0022]

【発明の効果】以上のように本発明によれば、COG方
式による表示パネル内で、信号又は電源配線がモノリシ
ック半導体集積回路上に形成されているため、その信号
又は電源配線の占有面積だけ非表示領域を小さくして、
COG方式のためのガラス基板面積を減少することがで
きる。
As described above, according to the present invention, the signal or power supply wiring is formed on the monolithic semiconductor integrated circuit in the display panel of the COG system, so that only the area occupied by the signal or power supply wiring is reduced. Make the display area smaller,
The glass substrate area for the COG method can be reduced.

【0023】そのため、COG方式による表示パネル
で、高い接続信頼性を保ちつつ、ガラス基板の取れ数お
よび有効表示領域を減らすことなく、表示パネルさらに
は装置全体の外形寸法を縮小することができる。また、
従来のようなフィルム基板を用いないので、接続点数が
多くなるとともにフィルム基板の破断を防止することが
でき、装置の信頼性を向上することができる。
Therefore, in the display panel using the COG method, the external dimensions of the display panel and the entire device can be reduced without reducing the number of glass substrates and the effective display area while maintaining high connection reliability. Also,
Since a conventional film substrate is not used, the number of connection points is increased, the breakage of the film substrate can be prevented, and the reliability of the device can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の表示装置の一例である液
晶表示装置の構成を示す部分断面図
FIG. 1 is a partial cross-sectional view illustrating a configuration of a liquid crystal display device which is an example of a display device according to an embodiment of the present invention.

【図2】同実施の形態における液晶表示装置の構成を示
す平面図
FIG. 2 is a plan view showing a configuration of a liquid crystal display device in the embodiment.

【図3】同実施の形態における液晶表示装置の構成を示
す部分拡大図
FIG. 3 is a partially enlarged view showing the configuration of the liquid crystal display device in the embodiment.

【図4】従来の表示装置の一例である液晶表示装置の構
成を示す平面図
FIG. 4 is a plan view showing a configuration of a liquid crystal display device which is an example of a conventional display device.

【図5】同従来例における液晶表示装置の構成を示す部
分拡大図
FIG. 5 is a partially enlarged view showing a configuration of a liquid crystal display device in the conventional example.

【図6】同従来例における液晶表示装置の入力信号線の
配置図
FIG. 6 is a layout diagram of input signal lines of the liquid crystal display device in the conventional example.

【図7】同従来例における液晶表示装置のクロス配置に
よる入力信号線の配置図
FIG. 7 is an arrangement diagram of input signal lines in a cross arrangement of the liquid crystal display device in the conventional example.

【図8】従来の表示装置の一例であるフィルム基板方式
による液晶表示装置の部分拡大図
FIG. 8 is a partially enlarged view of a liquid crystal display device using a film substrate system, which is an example of a conventional display device.

【符号の説明】[Explanation of symbols]

1 液晶表示パネル 2 ICチップ 3 入力基板 4a 表示領域 4b 非表示領域 5 配線 8 入力信号線 13 スルーホール 14 回路形成面 15 異方導電性接着剤 DESCRIPTION OF SYMBOLS 1 Liquid crystal display panel 2 IC chip 3 Input board 4a Display area 4b Non-display area 5 Wiring 8 Input signal line 13 Through hole 14 Circuit formation surface 15 Anisotropic conductive adhesive

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 表示パネルの非表示領域に、ほぼ直線状
に配列された複数のモノリシック半導体集積回路間をつ
なぐ信号又は電源等の配線と電極を形成し、前記電極
と、各モノリシック半導体集積回路の回路形成面に形成
された突起電極とを接続した表示装置において、前記モ
ノリシック半導体集積回路をその回路形成面側から貫通
するようにスルーホールを形成し、前記スルーホールを
介して前記モノリシック半導体集積回路の回路形成面と
反対の面に引き出して形成した配線を、前記直線状配列
の前後のモノリシック半導体集積回路に前記信号及び電
源を供給するための配線とするよう構成したことを特徴
とする表示装置。
A plurality of monolithic semiconductor integrated circuits arranged in a substantially linear manner and a wiring such as a signal or a power supply for connecting the plurality of monolithic semiconductor integrated circuits, and an electrode; A through-hole formed so as to penetrate the monolithic semiconductor integrated circuit from the circuit-forming surface side, and the monolithic semiconductor integrated circuit is formed through the through-hole. A display characterized in that wiring formed by drawing out on a surface opposite to a circuit forming surface of a circuit is used as a wiring for supplying the signal and power to monolithic semiconductor integrated circuits before and after the linear arrangement. apparatus.
JP11171734A 1999-06-18 1999-06-18 Display device Pending JP2001005403A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11171734A JP2001005403A (en) 1999-06-18 1999-06-18 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11171734A JP2001005403A (en) 1999-06-18 1999-06-18 Display device

Publications (1)

Publication Number Publication Date
JP2001005403A true JP2001005403A (en) 2001-01-12

Family

ID=15928704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11171734A Pending JP2001005403A (en) 1999-06-18 1999-06-18 Display device

Country Status (1)

Country Link
JP (1) JP2001005403A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311451A (en) * 2001-04-19 2002-10-23 Seiko Epson Corp Electrode driving device and electronic equipment
US7034813B2 (en) 2001-04-19 2006-04-25 Seiko Epson Corporation Electrode driving apparatus and electronic equipment
CN110376776A (en) * 2019-08-07 2019-10-25 上海天马微电子有限公司 A kind of display panel and display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311451A (en) * 2001-04-19 2002-10-23 Seiko Epson Corp Electrode driving device and electronic equipment
US7034813B2 (en) 2001-04-19 2006-04-25 Seiko Epson Corporation Electrode driving apparatus and electronic equipment
US7126571B2 (en) 2001-04-19 2006-10-24 Seiko Epson Corporation Electrode driving apparatus and electronic equipment
CN110376776A (en) * 2019-08-07 2019-10-25 上海天马微电子有限公司 A kind of display panel and display device
CN110376776B (en) * 2019-08-07 2022-05-20 上海天马微电子有限公司 Display panel and display device

Similar Documents

Publication Publication Date Title
US6853430B2 (en) Display element driving apparatus and display using the same
US7403256B2 (en) Flat panel display and drive chip thereof
US20060044504A1 (en) Electro-optical device and electronic apparatus
JP2001056481A (en) Liquid crystal display device
US6495768B1 (en) Tape carrier package and method of fabricating the same
US6583845B1 (en) Liquid crystal display device and method of fabricating the same
US6831841B2 (en) Flexible substrate, electro-optical device and electronic device
KR100293982B1 (en) LCD panel
JP3251401B2 (en) Semiconductor device
JP2002244585A (en) Picture display device
JP2001005403A (en) Display device
KR20060103652A (en) Liquid crystal display device
KR20030051918A (en) Liquid crystal panel of line on glass type and method of fabricating the same
US20040189563A1 (en) Driving circuit of a liquid crystal display device
JP2877621B2 (en) Liquid crystal display
JP2000181369A (en) Display device
JPH04304427A (en) Liquid crystal display device
KR100701895B1 (en) Tape Carrier Package
KR100766895B1 (en) Display apparatus
JPH04283722A (en) Liquid crystal display device
KR100999010B1 (en) line on glass-type liquid crystal display device
JP3142622B2 (en) Display device
JP3505265B2 (en) Film carrier and liquid crystal display device using the same
JPH11352907A (en) Display
KR101023345B1 (en) Liquid crystal display device