JPH11352907A - Display - Google Patents

Display

Info

Publication number
JPH11352907A
JPH11352907A JP15651498A JP15651498A JPH11352907A JP H11352907 A JPH11352907 A JP H11352907A JP 15651498 A JP15651498 A JP 15651498A JP 15651498 A JP15651498 A JP 15651498A JP H11352907 A JPH11352907 A JP H11352907A
Authority
JP
Japan
Prior art keywords
divided
wiring
display device
wiring board
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15651498A
Other languages
Japanese (ja)
Inventor
Takeshi Ishigame
剛 石亀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15651498A priority Critical patent/JPH11352907A/en
Publication of JPH11352907A publication Critical patent/JPH11352907A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve the yield for a wiring board and to reduce the size of the wiring board, so as to reduce the cost and to attain compactification by arranging overlappedly a common wiring forming part for divided boards. SOLUTION: Divided boards 15a, 15b where a wiring board 14 is divided plurally to make an input terminal group 5 correspond to plurally divided respective blocks are connected. At least one portion of a common wiring forming part 12 of the boards 15a, 15b is arranged to be overlapped. Formation of through holes is reduced in the boards 15a, 15b, structure for the boards 15a, 15b is simplified, and yields of the boards 15a, 15b are improved. An yield of the board 14 composed of the plural boards 15a, 15b is improved thereby, and the size of the board 14 is reduced to provide an inexpensive and compact display.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、表示装置に関し、
特に液晶表示装置やプラズマディスプレイ装置などに関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device,
In particular, the present invention relates to a liquid crystal display device, a plasma display device, and the like.

【0002】[0002]

【従来の技術】従来の表示装置には、例えば、液晶表示
装置やプラズマディスプレイ装置などがある。
2. Description of the Related Art Conventional display devices include, for example, a liquid crystal display device and a plasma display device.

【0003】ここで、従来の表示装置として液晶表示装
置を具体的な一例として説明する。液晶表示装置は、C
RT(Cathode Ray Tube)などのディスプレイに比べ
て、低電力で軽量であるなどの優れた特徴を有してお
り、周辺技術の進歩により商品力が高まり、さまざまな
製品に使用されている。特に、スイッチング素子として
の薄膜トランジスタ(以下、TFTと呼ぶ。)を表示領
域の画素毎に用いたアクティブ・マトリクス方式の液晶
表示装置では、クロストークのない鮮明な画像表示を得
られることから、パソコンのディスプレイやカー・ナビ
ゲーションのディスプレイなどの分野において多く用い
られている。
Here, a liquid crystal display device will be described as a specific example as a conventional display device. The liquid crystal display device is C
Compared to displays such as RT (Cathode Ray Tube), it has excellent features such as low power and light weight, and its product power has been enhanced by advances in peripheral technology, and it has been used in various products. In particular, in an active matrix type liquid crystal display device using a thin film transistor (hereinafter, referred to as a TFT) as a switching element for each pixel in a display area, a clear image display without crosstalk can be obtained. It is widely used in fields such as displays and displays for car navigation.

【0004】一般に液晶表示装置では、液晶表示パネル
の表示領域の各画素を液晶駆動させる液晶駆動回路を非
表示領域に形成する必要があるが、その方法の一つに、
液晶駆動回路を形成したICチップなどをガラス基板に
直接搭載する方法がある。この方法は、コンパクトでか
つ耐振動性も向上するため、液晶表示装置の特徴である
携帯性がさらに増すことになり、この形成方法が主流に
なりつつある。この接続方法はガラス基板の上に直接I
Cチップを搭載することから、COG(ChipOn Glas
s)方式と呼ばれている。
In general, in a liquid crystal display device, it is necessary to form a liquid crystal driving circuit for driving each pixel in a display area of the liquid crystal display panel in a liquid crystal display in a non-display area.
There is a method in which an IC chip or the like on which a liquid crystal driving circuit is formed is directly mounted on a glass substrate. Since this method is compact and has improved vibration resistance, the portability, which is a characteristic of the liquid crystal display device, is further increased, and this forming method is becoming mainstream. This connection method can be performed directly on the glass substrate.
COG (ChipOn Glas)
s) It is called the method.

【0005】ここで、COG方式により液晶駆動回路を
形成した液晶表示装置を一例として、具体的に説明す
る。この液晶表示装置は、図4に示すように、液晶表示
パネル1と半導体集積回路素子2(以下、LSI素子と
呼ぶ。)と配線基板3とで構成されている。
Here, a liquid crystal display device in which a liquid crystal driving circuit is formed by the COG method will be specifically described as an example. As shown in FIG. 4, this liquid crystal display device includes a liquid crystal display panel 1, a semiconductor integrated circuit element 2 (hereinafter, referred to as an LSI element), and a wiring board 3.

【0006】このLSI素子2は、液晶表示パネル1の
表示領域4aの各画素に形成されたTFT(図示せず)
をスイッチング制御して各画素を液晶駆動させるもので
あり、非表示領域4bにCOG実装されている。なお、
このLSI素子2には、信号線用LSI素子2aと走査
線用LSI素子2bとがある。
The LSI element 2 includes a TFT (not shown) formed in each pixel of the display area 4a of the liquid crystal display panel 1.
Is switched to control each pixel to be driven by liquid crystal, and is mounted on the non-display area 4b by COG. In addition,
The LSI elements 2 include a signal line LSI element 2a and a scanning line LSI element 2b.

【0007】図5に示すように、LSI素子2の出力端
子(図示せず)は表示領域4aの各TFTから非表示領
域4bに引き出された配線上の出力電極6に、LSI素
子2の入力端子(図示せず)は非表示領域4bに形成さ
れた入力電極7にそれぞれ接続されるように、このLS
I素子2はCOG実装されている。
As shown in FIG. 5, an output terminal (not shown) of the LSI element 2 is connected to an output electrode 6 on a wiring extending from each TFT in the display area 4a to the non-display area 4b, and is connected to the input terminal of the LSI element 2. Terminals (not shown) are connected to the input electrodes 7 formed in the non-display area 4b.
The I element 2 is mounted by COG.

【0008】この入力電極7は、LSI素子2に信号や
電源などを供給するためのものであり、LSI素子2の
入力端子(図示せず)と対向するように形成されてお
り、配線基板接続電極8に接続されている。
The input electrode 7 is for supplying a signal or power to the LSI element 2 and is formed so as to face an input terminal (not shown) of the LSI element 2. It is connected to the electrode 8.

【0009】配線基板接続電極8は、図6に示すよう
に、配線基板3に形成された配線電極群9の配線基板電
極10と対向して接続するためのものである。この入力
電極7と配線基板接続電極8とは、LSI素子2へ供給
する信号ごとに形成され、これらを総称して入力端子群
5とする。
As shown in FIG. 6, the wiring board connection electrode 8 is for facing and connecting to the wiring board electrode 10 of the wiring electrode group 9 formed on the wiring board 3. The input electrode 7 and the wiring board connection electrode 8 are formed for each signal supplied to the LSI element 2, and are collectively referred to as an input terminal group 5.

【0010】配線基板3は、LSI素子2に各種の信号
や電源などを供給するように、非表示領域4bに形成さ
れた入力端子群5に接続されており、入力端子群5に接
続するように形成された配線基板電極10と、それぞれ
のLSI素子2に信号を供給する共通配線11が複数形
成され多層構造の共通配線形成部12とで構成されてい
る。この共通配線11は、LSI素子2に電源や基準電
圧や各種転送クロックやコントロール信号などを供給す
るものであり、これらの信号をそれぞれのLSI素子2
の必要な入力端子(図示せず)に供給するように必要な
配線基板電極10に分配接続されている。この共通配線
11の分岐点には、図6に示すように、共通配線形成部
12の層間を接続するスルーホール13が形成されてい
る。
The wiring board 3 is connected to the input terminal group 5 formed in the non-display area 4 b so as to supply various signals and power to the LSI element 2. And a common wiring forming section 12 having a multilayer structure in which a plurality of common wirings 11 for supplying signals to the respective LSI elements 2 are formed. The common wiring 11 supplies a power supply, a reference voltage, various transfer clocks, control signals, and the like to the LSI element 2.
Are connected to necessary wiring board electrodes 10 so as to supply necessary input terminals (not shown). As shown in FIG. 6, a through hole 13 connecting between layers of the common wiring forming portion 12 is formed at a branch point of the common wiring 11.

【0011】また、配線基板3は、折曲げ可能となるよ
うにポリイミドフィルムなどの材質で形成されている。
これにより、配線基板3を液晶表示パネル1に接続した
後に、液晶表示パネル1の側へ折曲げることで液晶表示
装置の画面前面からの寸法を小さくし、COG方式の特
徴であるコンパクト性を保たせている。
The wiring board 3 is formed of a material such as a polyimide film so that it can be bent.
Thus, after the wiring board 3 is connected to the liquid crystal display panel 1, it is bent toward the liquid crystal display panel 1 to reduce the size from the front of the screen of the liquid crystal display device, thereby maintaining the compactness characteristic of the COG method. I'm sorry.

【0012】[0012]

【発明が解決しようとする課題】しかしながら従来の液
晶表示装置の中でパソコンなどのモニタに用いられる液
晶表示装置では、特にディジタル化と高精細化とが進ん
でおり、信号線数は600本〜1024本×RGB程度
の数が必要であり、図4に示すように、信号線用LSI
素子2aは6個から10個程度が搭載され、単一のLS
I素子2へ入力する入力信号線数は多い場合では60本
程度になる。
However, among the conventional liquid crystal display devices, in the liquid crystal display device used for a monitor of a personal computer or the like, digitization and high definition are particularly advanced, and the number of signal lines is 600 or more. A number of about 1024 × RGB is required, and as shown in FIG.
About 6 to 10 elements 2a are mounted, and a single LS
When the number of input signal lines input to the I element 2 is large, the number is about 60.

【0013】さらに、電磁ノイズを低減させるためのグ
ランドラインを強化するため、配線基板3の内部に大き
なグランドラインを入れる必要がある。そのため、前述
のような従来のCOG方式の液晶表示装置では、図5に
示すように、配線基板3の共通配線形成部12が8層程
の多層化が必要になり、層間を接続するスルーホール1
3の面積を確保するために配線基板3のサイズが大きく
なる問題がある。
Further, in order to strengthen the ground line for reducing the electromagnetic noise, it is necessary to insert a large ground line inside the wiring board 3. Therefore, in the conventional COG type liquid crystal display device as described above, as shown in FIG. 5, the common wiring forming portion 12 of the wiring board 3 needs to be multi-layered to about eight layers. 1
There is a problem that the size of the wiring board 3 is increased in order to secure the area of the wiring board 3.

【0014】また、配線基板3が多層化するほど、この
配線基板3の製造時の歩留りも低下してしまい、配線基
板3が高価になってしまうという問題がある。なお、こ
の液晶表示装置とは別のプラズマディスプレイ装置など
の表示装置の場合でも、同様の配線基板が用いられてお
り、前述と同様の問題がある。
Further, as the number of wiring boards 3 increases, the yield at the time of manufacturing the wiring boards 3 also decreases, and the wiring boards 3 become more expensive. In the case of a display device such as a plasma display device other than the liquid crystal display device, the same wiring board is used, and the same problem as described above occurs.

【0015】本発明は、配線基板の歩留りを向上させる
とともに配線基板のサイズを小さくして、安価でコンパ
クトな表示装置を提供することを目的とする。
An object of the present invention is to provide an inexpensive and compact display device which improves the yield of wiring boards and reduces the size of the wiring boards.

【0016】[0016]

【課題を解決するための手段】本発明の表示装置は、入
力端子群を複数に分割したブロックごとに対応するよう
に配線基板を複数に分割した分割基板を接続し、これら
の分割基板の共通配線の形成部の少なくとも一部が重ね
合せて配置されるように構成したものである。
According to a display device of the present invention, a divided substrate obtained by dividing a wiring substrate into a plurality of parts so as to correspond to each of a plurality of blocks into which an input terminal group is divided is connected. The configuration is such that at least a part of the wiring forming portion is arranged so as to overlap.

【0017】本発明によると、配線基板の歩留りを向上
させるとともに配線基板のサイズを小さくすることがで
き、安価でコンパクトな表示装置を提供することができ
る。
According to the present invention, the yield of the wiring board can be improved and the size of the wiring board can be reduced, so that an inexpensive and compact display device can be provided.

【0018】[0018]

【発明の実施の形態】本発明の請求項1に記載の発明
は、表示パネルを表示動作させる半導体集積回路素子に
接続された入力端子群に接続される配線電極群と、この
配線電極群の必要な電極に分配接続される共通配線とを
形成した配線基板を設けた表示装置において、前記入力
端子群を複数に分割したブロックごとに対応するように
前記配線基板を複数に分割した分割基板を接続し、これ
らの分割基板の共通配線の形成部の少なくとも一部が重
ね合せて配置されるように構成した表示装置としてもの
であり、各分割基板においてのスルーホールの形成を少
なくすることができ、この分割基板の構造をシンプルに
することができ、分割基板の歩留りを向上させることが
できるので、複数の分割基板で構成される配線基板の歩
留りを向上させるとともに配線基板のサイズを小さくす
ることができ、安価でコンパクトな表示装置を得ること
ができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a wiring electrode group connected to an input terminal group connected to a semiconductor integrated circuit element for performing a display operation on a display panel, and a wiring electrode group connected to an input terminal group. In a display device provided with a wiring board formed with a common wiring distributed and connected to necessary electrodes, a divided board obtained by dividing the wiring board into a plurality of pieces so as to correspond to each of the plurality of blocks into which the input terminal group is divided. The display device is configured so as to be connected and arranged so that at least a part of a common wiring forming portion of these divided substrates is overlapped and arranged, and the formation of through holes in each divided substrate can be reduced. Since the structure of the divided substrate can be simplified and the yield of the divided substrate can be improved, the yield of the wiring substrate including a plurality of divided substrates can be improved. Can also reduce the size of the wiring board, it is possible to obtain an inexpensive and compact display device.

【0019】本発明の請求項2に記載の発明は、分割基
板の配線電極群から共通配線形成部までの距離を同じま
たはほぼ同じに形成した請求項1記載の表示装置とした
ものであり、複数の分割基板をコンパクトに配置して構
成される配線基板を得ることができる。
According to a second aspect of the present invention, there is provided the display device according to the first aspect, wherein the distance from the wiring electrode group of the divided substrate to the common wiring forming portion is the same or substantially the same. A wiring board configured by arranging a plurality of divided boards in a compact manner can be obtained.

【0020】本発明の請求項3に記載の発明は、配線基
板を構成する複数の分割基板を、同一の配線パターンに
形成した請求項1記載の表示装置としたものであり、大
幅に配線基板の製作コストを削減することができる。
According to a third aspect of the present invention, there is provided the display device according to the first aspect, wherein the plurality of divided substrates constituting the wiring board are formed in the same wiring pattern. Manufacturing cost can be reduced.

【0021】以下、本発明の表示装置を具体的な実施の
形態に基づいて説明する。なお、ここでは表示装置とし
ての液晶表示装置を例に挙げて説明する。 (実施の形態)本発明の実施の形態の液晶表示装置は、
図1に示すように、入力端子群5を2分割したブロック
ごとに対応するように配線基板14を2分割した分割基
板15a,15bをそれぞれ接続し、これらの分割基板
15a,15bの共通配線11の形成部としての共通配
線形成部12の一部が重ね合せて配置されるように構成
したものである。
Hereinafter, the display device of the present invention will be described based on specific embodiments. Here, a liquid crystal display device as a display device will be described as an example. (Embodiment) A liquid crystal display device according to an embodiment of the present invention
As shown in FIG. 1, divided substrates 15a and 15b obtained by dividing the wiring substrate 14 into two parts are connected to correspond to each block obtained by dividing the input terminal group 5 into two, and the common wiring 11 of these divided substrates 15a and 15b is connected. Are formed so that a part of the common wiring forming part 12 as the forming part of the above is overlapped and arranged.

【0022】ここで具体的に、信号線用LSI素子2a
に接続される配線基板14を2分割した分割基板15
a,15bで構成する液晶表示装置について説明する。
信号線用LSI素子2aに接続される入力端子群5は、
図2に示すように、この信号線用LSI素子2aの中央
で左右に2分割したブロックとなるように非表示領域4
bにそれぞれ形成されている。この入力端子群5を2分
割した隣接するブロック間の距離は、配線基板14を構
成する2つの分割基板15a,15bをそれぞれ接続し
た場合に、分割基板15a,15bが互いに干渉しない
ように分割基板15aと分割基板15bとの間に距離を
あけている。この実施の形態では、このブロック間の距
離L1を、例えば、1mmにしている。なお、この入力
端子群5と出力電極6とは、表示領域4aのTFTの形
成に用いられる導電性薄膜を流用して、TFTと同時に
形成している。
Here, specifically, the signal line LSI element 2a
Board 15 obtained by dividing the wiring board 14 connected to the
The liquid crystal display device constituted by a and 15b will be described.
The input terminal group 5 connected to the signal line LSI element 2a includes:
As shown in FIG. 2, the non-display area 4 is divided into two blocks at the center of the signal line LSI element 2a.
b. The distance between adjacent blocks into which the input terminal group 5 is divided into two is set such that when the two divided substrates 15a and 15b constituting the wiring substrate 14 are connected, the divided substrates 15a and 15b do not interfere with each other. A distance is provided between the substrate 15a and the divided substrate 15b. In this embodiment, the distance L1 between the blocks is, for example, 1 mm. The input terminal group 5 and the output electrode 6 are formed simultaneously with the TFT by diverting a conductive thin film used for forming the TFT in the display area 4a.

【0023】配線基板14は、入力端子群5を2つに分
割したブロックごとに対応して接続されるように、図3
に示すように、入力端子群5の左側のブロックに接続さ
れる分割基板15aと、入力端子群5の右側のブロック
に接続される分割基板15bとで構成されている。ま
た、分割基板15a,15bの共通配線形成部12は、
配線電極群9の有する側を2分割することに伴い、共通
配線11の配線数も2分割されており、分割基板15
a,15bにおけるスルーホール13の数は、図6に示
す従来の配線基板3に比べて半数となり、分割基板15
a,15bの共通配線形成部12は、従来の配線基板3
に比べて半分の多層構造となっている。また、それぞれ
の分割基板15a,15bは、配線電極群9から共通配
線形成部12までの距離L2を同じにしている。なお、
配線基板14を構成する複数の分割基板15a,15b
を同一の配線パターンで形成している。
The wiring board 14 is connected so as to correspond to each of the blocks obtained by dividing the input terminal group 5 into two, as shown in FIG.
As shown in (1), it is composed of a divided substrate 15a connected to the block on the left side of the input terminal group 5, and a divided substrate 15b connected to the block on the right side of the input terminal group 5. Further, the common wiring forming part 12 of the divided substrates 15a and 15b
As the side of the wiring electrode group 9 is divided into two parts, the number of wirings of the common wiring 11 is also divided into two parts.
The number of through-holes 13a and 15b is half that of the conventional wiring board 3 shown in FIG.
a, 15b are formed by the conventional wiring board 3
It has a multi-layer structure that is half of that of. In addition, each of the divided substrates 15a and 15b has the same distance L2 from the wiring electrode group 9 to the common wiring forming portion 12. In addition,
A plurality of divided boards 15a and 15b constituting the wiring board 14
Are formed with the same wiring pattern.

【0024】配線基板14は、ポリミドフィルム等の折
曲げ可能な材質を使用した基材を用い、配線電極群9を
形成した部分は、ポリイミドフィルムの一層形状となっ
ているが、共通配線形成部12では、配線電極群9の必
要な配線基板電極10ごとに共通配線11の信号(電
源、転送クロックなど)を分配供給するように、この共
通配線11を分岐しているので、この共通配線形成部1
2は多層形状になっている。この実施の形態では、配線
基板電極10を形成した部分に厚み25μmのポリイミ
ドフィルムを用い、接続後の折曲げ性を向上させてい
る。
The wiring substrate 14 is made of a base material using a foldable material such as a polyimide film, and the portion where the wiring electrode group 9 is formed is a single-layer polyimide film. In 12, the common wiring 11 is branched so as to distribute and supply the signal (power supply, transfer clock, etc.) of the common wiring 11 to each required wiring board electrode 10 of the wiring electrode group 9. Part 1
2 has a multilayer shape. In this embodiment, a 25-μm-thick polyimide film is used in the portion where the wiring board electrode 10 is formed, to improve the bendability after connection.

【0025】配線基板14とLSI素子2とは、熱硬化
エポキシ樹脂の中に樹脂ボールに金メッキを施した導電
粒子を分散させた異方性導電膜(ACF:Anisotropic
Conductive Film )を介して液晶表示パネル1に接
合している。
The wiring board 14 and the LSI element 2 are made of an anisotropic conductive film (ACF: Anisotropic conductive film) in which conductive particles obtained by plating a resin ball with gold are dispersed in a thermosetting epoxy resin.
It is joined to the liquid crystal display panel 1 via a conductive film.

【0026】分割基板15a,15bを液晶表示パネル
1に接続するときには、入力端子群5を2分割したブロ
ックごとにそれぞれの分割基板15a,15bの配線電
極群9の配線基板電極10が当接するようこれらの分割
基板15a,15bをそれぞれ位置合わせ(仮止め)し
た後に本圧着している。このとき、これらの分割基板1
5a,15bは、共通配線形成部12の一部が重ね合せ
られるように配置されている。
When the divided substrates 15a and 15b are connected to the liquid crystal display panel 1, the wiring board electrodes 10 of the wiring electrode group 9 of the divided substrates 15a and 15b are in contact with each other for each block obtained by dividing the input terminal group 5 into two. After the divided substrates 15a and 15b are respectively aligned (temporarily fixed), they are fully bonded. At this time, these divided substrates 1
5a and 15b are arranged so that a part of the common wiring forming part 12 is overlapped.

【0027】このように構成したため、信号線用LSI
素子2aに接続される入力端子群5を2分割したブロッ
クにそれぞれ対応するように配線基板14を2分割した
分割基板15a,15bを用いているため、分割基板1
5a,15bが個別に受け持つ電極数を少なくすること
ができるので、分割基板15a,15bに形成されるス
ルーホール13の数を従来の配線基板3のスルーホール
13の数に比べて半数にすることができ、分割基板15
a,15bの多層構造を従来の配線基板3に比べて半層
にすることができ、分割基板15a,15bの構造をシ
ンプルにすることができるので、従来のように配線基板
3の多層化に伴って歩留まりが低下する問題を解消して
歩留まりを向上させることができる。
With such a configuration, the signal line LSI
Since the divided substrates 15a and 15b obtained by dividing the wiring board 14 into two corresponding to blocks obtained by dividing the input terminal group 5 connected to the element 2a into two, respectively, are used.
Since the number of electrodes individually assigned to 5a and 15b can be reduced, the number of through holes 13 formed in divided substrates 15a and 15b is reduced to half of the number of through holes 13 of conventional wiring board 3. Can be divided into divided substrates 15
The multi-layered structure of the wiring boards 3 can be made a half layer as compared with the conventional wiring board 3 and the structure of the divided boards 15a and 15b can be simplified. Accordingly, the problem that the yield is reduced can be solved and the yield can be improved.

【0028】さらに、分割基板15a,15bの共通配
線形成部12の幅D2を従来の配線基板3の共通配線形
成部12の幅D1に比べて小さくすることができ、分割
基板15a,15bで構成される配線基板14のサイズ
を従来の配線基板3に比べて小さくすることができ、分
割基板15a,15bは配線電極群9から共通配線形成
部12までの距離L2を同じにしているため、分割基板
15a,15bを液晶表示パネル1に接続すると、それ
ぞれの分割基板15a,15bの共通配線形成部12の
一部が重なるように配置されるので、COGの特徴であ
るコンパクト性を得ることができ、安価でコンパクトな
液晶表示装置を得ることができる。
Further, the width D2 of the common wiring forming portion 12 of the divided substrates 15a and 15b can be made smaller than the width D1 of the common wiring forming portion 12 of the conventional wiring substrate 3, and the structure is composed of the divided substrates 15a and 15b. Since the size of the wiring substrate 14 to be formed can be made smaller than that of the conventional wiring substrate 3, the divided substrates 15a and 15b have the same distance L2 from the wiring electrode group 9 to the common wiring forming portion 12, so that the divided substrates 15a and 15b are divided. When the substrates 15a and 15b are connected to the liquid crystal display panel 1, the common wiring forming portions 12 of the divided substrates 15a and 15b are arranged so as to partially overlap each other, so that the compactness characteristic of COG can be obtained. Thus, an inexpensive and compact liquid crystal display device can be obtained.

【0029】また、配線基板14を構成する分割基板1
5a,15bを同一の配線パターンで形成しているの
で、大幅に製作コストを削減することができる。この実
施の形態では、信号線用LSI素子2aに接続される配
線基板14を分割した分割基板15a,15bで構成し
ているが、走査線用LSI素子2bに接続される配線基
板14を分割した分割基板15a,15bで構成する場
合であっても、同様の効果を有する。
The divided substrate 1 constituting the wiring substrate 14
Since 5a and 15b are formed with the same wiring pattern, the manufacturing cost can be greatly reduced. In this embodiment, the wiring board 14 connected to the signal line LSI element 2a is composed of divided substrates 15a and 15b, but the wiring board 14 connected to the scanning line LSI element 2b is divided. The same effect can be obtained even in the case of using the divided substrates 15a and 15b.

【0030】この実施の形態では、単一のLSI素子の
入力端子群に対して2つの分割基板を接続しているが、
単一のLSI素子の入力端子群に対してさらに複数の分
割基板を接続する場合であっても、同様の効果を有す
る。
In this embodiment, two divided substrates are connected to the input terminal group of a single LSI element.
The same effect is obtained even when a plurality of divided substrates are connected to the input terminal group of a single LSI element.

【0031】この実施の形態では、液晶表示装置の場合
について説明しているが、プラズマディスプレイ装置な
どの液晶表示装置以外の表示装置の場合であっても、同
様の効果を有する。
In this embodiment, the case of a liquid crystal display device has been described. However, similar effects can be obtained in the case of a display device other than a liquid crystal display device such as a plasma display device.

【0032】[0032]

【発明の効果】以上のように本発明の表示装置によれ
ば、入力端子群を複数に分割したブロックごとに対応す
るように配線基板を複数に分割した分割基板を接続し、
これらの分割基板の共通配線の形成部の少なくとも一部
が重ね合せて配置されるように構成したことにより、そ
れぞれの分割基板に形成されるスルーホール数を従来の
配線基板のスルーホール数に比べて少なくすることがで
き、配線基板をシンプルな構造の分割基板で構成するこ
とができるので、高歩留りの配線基板を得ることがで
る。また、配線基板のサイズを従来の配線基板に比べて
小さくすることができ、安価でコンパクトな表示装置を
得ることができる。
As described above, according to the display device of the present invention, the divided substrate obtained by dividing the wiring substrate into a plurality of parts is connected so as to correspond to each of the plurality of divided blocks of the input terminal group.
By configuring such that at least a part of the common wiring forming portion of these divided substrates is arranged to be overlapped, the number of through holes formed in each divided substrate is compared with the number of through holes of the conventional wiring substrate. Since the number of wiring boards can be reduced, and the wiring board can be composed of a divided board having a simple structure, a wiring board with a high yield can be obtained. Further, the size of the wiring board can be made smaller than that of a conventional wiring board, and an inexpensive and compact display device can be obtained.

【0033】また、分割基板の配線電極群から共通配線
形成部までの距離を同じまたはほぼ同じに形成した表示
装置の場合では、複数の分割基板をコンパクトに配置し
て構成される配線基板を得ることができる。
In the case of a display device in which the distance from the wiring electrode group of the divided substrate to the common wiring forming portion is the same or substantially the same, a wiring substrate constituted by compactly arranging a plurality of divided substrates is obtained. be able to.

【0034】また、配線基板を構成する複数の分割基板
を同一の配線パターンで形成する表示装置の場合では、
複数の別種類の分割基板で構成される配線基板に比べ
て、大幅に製作コストを削減することができる。
In the case of a display device in which a plurality of divided substrates constituting a wiring substrate are formed with the same wiring pattern,
The manufacturing cost can be greatly reduced as compared with a wiring board composed of a plurality of different types of divided boards.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の液晶表示装置の平面図FIG. 1 is a plan view of a liquid crystal display device according to an embodiment of the present invention.

【図2】同実施の形態の液晶表示装置の部分拡大図FIG. 2 is a partially enlarged view of the liquid crystal display device of the embodiment.

【図3】同実施の形態の液晶表示装置の分割基板の平面
FIG. 3 is a plan view of a divided substrate of the liquid crystal display device of the embodiment.

【図4】従来の液晶表示装置の平面図FIG. 4 is a plan view of a conventional liquid crystal display device.

【図5】従来の液晶表示装置の部分拡大図FIG. 5 is a partially enlarged view of a conventional liquid crystal display device.

【図6】従来の液晶表示装置の配線基板の平面図FIG. 6 is a plan view of a wiring substrate of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 液晶表示パネル 2 半導体集積回路素子 4a 表示領域 4b 非表示領域 5 入力端子群 9 配線電極群 10 配線基板電極 11 共通配線 12 共通配線形成部 13 スルーホール 14 配線基板 15a 分割基板 15b 分割基板 DESCRIPTION OF SYMBOLS 1 Liquid crystal display panel 2 Semiconductor integrated circuit element 4a Display area 4b Non-display area 5 Input terminal group 9 Wiring electrode group 10 Wiring board electrode 11 Common wiring 12 Common wiring forming part 13 Through hole 14 Wiring board 15a Divided board 15b Divided board

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】表示パネルを表示動作させる半導体集積回
路素子に接続された入力端子群に接続される配線電極群
と、この配線電極群の必要な電極に分配接続される共通
配線とを形成した配線基板を設けた表示装置において、 前記入力端子群を複数に分割したブロックごとに対応す
るように前記配線基板を複数に分割した分割基板を接続
し、これらの分割基板の共通配線の形成部の少なくとも
一部が重ね合せて配置されるように構成した表示装置。
1. A wiring electrode group connected to an input terminal group connected to a semiconductor integrated circuit element for performing a display operation on a display panel, and a common wiring distributed and connected to necessary electrodes of the wiring electrode group. In a display device provided with a wiring substrate, the divided wiring substrate is divided into a plurality of divided substrates so as to correspond to each of the divided blocks of the input terminal group, and a common wiring forming portion of these divided substrates is formed. A display device configured to be at least partially overlapped.
【請求項2】分割基板の配線電極群から共通配線形成部
までの距離を同じまたはほぼ同じに形成した請求項1記
載の表示装置。
2. The display device according to claim 1, wherein the distance from the wiring electrode group on the divided substrate to the common wiring forming portion is the same or substantially the same.
【請求項3】配線基板を構成する複数の分割基板を、同
一の配線パターンに形成した請求項1記載の表示装置。
3. The display device according to claim 1, wherein the plurality of divided substrates forming the wiring substrate are formed in the same wiring pattern.
JP15651498A 1998-06-05 1998-06-05 Display Pending JPH11352907A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15651498A JPH11352907A (en) 1998-06-05 1998-06-05 Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15651498A JPH11352907A (en) 1998-06-05 1998-06-05 Display

Publications (1)

Publication Number Publication Date
JPH11352907A true JPH11352907A (en) 1999-12-24

Family

ID=15629448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15651498A Pending JPH11352907A (en) 1998-06-05 1998-06-05 Display

Country Status (1)

Country Link
JP (1) JPH11352907A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847812B1 (en) * 2001-12-20 2008-07-23 엘지디스플레이 주식회사 Liquid crystal dispaly panel of line on glass type

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847812B1 (en) * 2001-12-20 2008-07-23 엘지디스플레이 주식회사 Liquid crystal dispaly panel of line on glass type

Similar Documents

Publication Publication Date Title
KR100497047B1 (en) Display device
JP3696512B2 (en) Display element driving device and display device using the same
US6734941B2 (en) Liquid crystal display device
JPH0954333A (en) Display device and ic chip used for the same
US7283193B2 (en) Wiring board interconnection arrangement and display device including same
CN111566551B (en) Borderless LCD display with embedded IC system and method of manufacturing the same
WO2021249120A1 (en) Light-emitting substrate and display device
US6052171A (en) Liquid crystal display with electrically connected integrated circuits and opposite voltage line between input and output wirings
CN111712758B (en) System and method for embedding driver IC in LCD display substrate
US7012667B2 (en) Liquid crystal display device
KR100293982B1 (en) LCD panel
TWI734062B (en) Display panel and electronic device
JP2003100982A (en) Mounting structure of semiconductor chip and liquid crystal display unit using the same
JP2507554B2 (en) Flat panel display
JPH11352907A (en) Display
US8351002B2 (en) Printed circuit board and method for manufacturing the same
JP3237038B2 (en) Liquid crystal display
JPH06242462A (en) Liquid crystal display device
JP2000330480A (en) Display device
KR100766895B1 (en) Display apparatus
JP2001005403A (en) Display device
JP2000181369A (en) Display device
JP3505265B2 (en) Film carrier and liquid crystal display device using the same
JPH11174978A (en) Image display device
JPS62283320A (en) Electronic connecting device