JP2003100982A - Mounting structure of semiconductor chip and liquid crystal display unit using the same - Google Patents

Mounting structure of semiconductor chip and liquid crystal display unit using the same

Info

Publication number
JP2003100982A
JP2003100982A JP2001288061A JP2001288061A JP2003100982A JP 2003100982 A JP2003100982 A JP 2003100982A JP 2001288061 A JP2001288061 A JP 2001288061A JP 2001288061 A JP2001288061 A JP 2001288061A JP 2003100982 A JP2003100982 A JP 2003100982A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor chip
liquid crystal
glass substrate
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001288061A
Other languages
Japanese (ja)
Inventor
Shinichi Hoshino
真一 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001288061A priority Critical patent/JP2003100982A/en
Publication of JP2003100982A publication Critical patent/JP2003100982A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To maintain low wiring resistance even when wiring for driving or controlling semiconductor chips is formed on a glass board and obtain a liquid crystal display unit with a narrow casing which is excellent in display quality. SOLUTION: Part 6b of wiring 6 for driving or controlling semiconductor chips is formed on a glass board 2 as common wiring 6b used for a plurality of the semiconductor chips, so that the part of the wiring passes under a plurality of the semiconductor chips mounted in juxtaposition. The semiconductor chips mounted on the common wiring 6b are provided with connecting terminals 11B, so that the chips are connected at a plurality of points on a common- wiring-by-common-wiring 6b basis. Further, in-chip wiring 10 for parallel connection with the common wiring 6b is formed in the casing of the semiconductor chips.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ICチップやLS
Iチップなどの半導体素子の実装構造及びその構造を使
用した液晶表示装置に関する。
TECHNICAL FIELD The present invention relates to an IC chip and an LS.
The present invention relates to a mounting structure of a semiconductor element such as an I-chip and a liquid crystal display device using the structure.

【0002】[0002]

【従来の技術】近年、半導体チップの実装は、高密度
化、高品質化、薄型化が進行していることに伴い、TA
B方式(Tape Automated Bonding方式)からフリップチ
ップ方式(Flip Chip Bonding方式)に移行している。
特に液晶表示装置では薄型化、軽量化が要求されること
から、液晶駆動用ICやLSIの実装には高密度化、高
品質化、薄型化が可能なフリップチップ方式(Flip Chi
p Bonding方式)が採用されている。フリップチップ方
式とは、フェイスダウン方式の一つであり、半導体チッ
プの接続端子を基板またはパッケージの配線用電極に直
接接続する方式であり、COG方式では、異方導電性フ
ィルム(ACF)などの導電性を有する接着剤を用いて
突起電極(バンプ)とガラス基板とを接続する。COG
(ChipOn Glass)方式は、液晶駆動用半導
体チップをガラス基板に直接実装することで、コンパク
トでかつ対振動性の向上を図り、液晶表示装置の特徴で
ある携帯性を一層向上させるなどの利点があり、この実
装方法が主流になりつつある。
2. Description of the Related Art In recent years, semiconductor chips have been mounted with TAs in accordance with the progress of higher density, higher quality and thinner thickness.
The B method (Tape Automated Bonding method) is shifting to the flip chip method (Flip Chip Bonding method).
In particular, since liquid crystal display devices are required to be thin and lightweight, a flip chip method (Flip Chi
p Bonding method) is adopted. The flip-chip method is one of face-down methods, and is a method of directly connecting a connection terminal of a semiconductor chip to a wiring electrode of a substrate or a package. In the COG method, an anisotropic conductive film (ACF) or the like is used. The protruding electrodes (bumps) are connected to the glass substrate using an electrically conductive adhesive. COG
The (ChipOn Glass) method is advantageous in that the semiconductor chip for driving a liquid crystal is directly mounted on a glass substrate, which is compact and improves the vibration resistance, and further improves the portability which is a feature of the liquid crystal display device. Yes, this implementation method is becoming mainstream.

【0003】一方、液晶表示装置においては、ガラス基
板の大型化・ディスプレイの高精細化の要求が一層きび
しくなる傾向にあり、液晶表示装置1台あたりに使用さ
れる半導体チップは増加される傾向にある。図4と図5
は、COG方式を用いた従来の液晶表示装置の平面図を
示している。図4において、薄膜トランジスタ(TF
T)が配されたガラス基板(アクティブマトリクス基板
やTFTアレイ基板とも呼ばれる)2と、このガラス基
板2より小さい上方側の基板(液晶表示装置がカラーで
あるとき、カラーフィルター基板とも呼ばれる)1で液
晶を狭持させ、ガラス基板2の側方に張り出した部分
に、TFTを駆動させるためのゲート側液晶駆動用半導
体チップ(ゲート駆動半導体チップ)3および6個のデ
ータ側液晶駆動用半導体チップ(データ駆動半導体チッ
プ)4がCOG方式にて実装されている。TFTのゲー
トに接続されるゲート配線7およびTFTのソースに接
続されるデータ配線8によって、ゲート駆動半導体チッ
プ3、およびデータ駆動半導体チップ4から出力される
電気信号が伝達され、液晶が駆動される。
On the other hand, in the liquid crystal display device, there is a tendency that the demand for a larger glass substrate and a higher definition of the display becomes more severe, and the number of semiconductor chips used per one liquid crystal display device tends to increase. is there. 4 and 5
[FIG. 3] is a plan view of a conventional liquid crystal display device using the COG method. In FIG. 4, a thin film transistor (TF
A glass substrate (also called an active matrix substrate or a TFT array substrate) 2 on which T) is arranged, and an upper substrate (also called a color filter substrate when the liquid crystal display device is color) 1 smaller than the glass substrate 2 A gate side liquid crystal driving semiconductor chip (gate driving semiconductor chip) 3 for driving a TFT and six data side liquid crystal driving semiconductor chips ( A data driven semiconductor chip) 4 is mounted by the COG method. Electrical signals output from the gate driving semiconductor chip 3 and the data driving semiconductor chip 4 are transmitted by the gate wiring 7 connected to the gate of the TFT and the data wiring 8 connected to the source of the TFT to drive the liquid crystal. .

【0004】ゲート駆動半導体チップ3及びデータ駆動
半導体チップ4を駆動させるための配線5,6は、ガラ
ス基板2上に成膜形成される。フレキシブル配線基板9
は、ポリイミド等の樹脂フィルムで形成された基板に駆
動用の半導体素子(図示せず)を実装し、所定の配線構
成を施し、接続端子を設けてガラス基板2及び回路基板
(プリント基板配線)PCと接続される。液晶表示パネ
ルの信号処理や制御は、回路基板PCからフレキシブル
配線基板9を介してガラス基板2のゲート駆動半導体チ
ップ3及びデータ駆動半導体チップ4に伝達される。各
基板の接続には、熱硬化性の樹脂フィルム内に導電性粒
子を分散させた異方導電性フィルム(ACF)12を使
用して、加熱圧着により接着されることが多い。配線
5,6や、ゲート配線7とデータ配線8は、ガラス基板
2上に形成されるTFT薄膜の形成加工の過程にて同時
に形成される成膜状の配線である。
Wirings 5 and 6 for driving the gate driving semiconductor chip 3 and the data driving semiconductor chip 4 are formed on the glass substrate 2 by film formation. Flexible wiring board 9
Is a semiconductor substrate (not shown) for driving mounted on a substrate formed of a resin film such as polyimide, and is provided with a predetermined wiring configuration, and a connection terminal is provided to provide a glass substrate 2 and a circuit board (printed circuit board wiring). It is connected to a PC. Signal processing and control of the liquid crystal display panel are transmitted from the circuit board PC to the gate drive semiconductor chip 3 and the data drive semiconductor chip 4 of the glass substrate 2 via the flexible wiring board 9. An anisotropic conductive film (ACF) 12 in which conductive particles are dispersed in a thermosetting resin film is used to connect the substrates, and the substrates are often bonded by thermocompression bonding. The wirings 5 and 6, and the gate wiring 7 and the data wiring 8 are wirings that are formed at the same time in the process of forming the TFT thin film formed on the glass substrate 2.

【0005】[0005]

【発明が解決しようとする課題】ところが、データ駆動
半導体チップ4の個数の増加に伴い、データ駆動半導体
チップ4の実装に必要な面積が広くなると、狭額縁化設
計のため、データ側液晶駆動用半導体チップ4を駆動す
るための配線6を成膜形成できる面積は必然的に狭くな
る。また、配線6は、ガラス基板2上に成膜で形成され
るため、樹脂フィルムからなるフレキシブル配線基板9
の配線と比較すると、その配線抵抗は高いものとなる。
配線の配線抵抗が高い場合、同一基板上の半導体チップ
間においても動作にばらつきが生じることとなり、液晶
表示装置の表示品質の低下につながる。ゲート駆動半導
体チップ3の配線5についても同様の問題点がある。
However, when the area required for mounting the data driving semiconductor chips 4 becomes wider as the number of the data driving semiconductor chips 4 increases, it is necessary to drive the data side liquid crystal because of the narrow frame design. The area where the wiring 6 for driving the semiconductor chip 4 can be formed by film formation is inevitably narrow. Further, since the wiring 6 is formed by film formation on the glass substrate 2, the flexible wiring substrate 9 made of a resin film is formed.
The wiring resistance is higher than that of the wiring.
When the wiring resistance of the wiring is high, variations in operation occur even among semiconductor chips on the same substrate, which leads to deterioration in display quality of the liquid crystal display device. The wiring 5 of the gate drive semiconductor chip 3 has the same problem.

【0006】図4に示すように、小さなフレキシブル配
線基板9を使用すると、ガラス基板2からフレキシブル
配線基板9に引き出すための配線5,6が長く必要にな
り、配線抵抗が高いものとなっていた。また、配線5,
6をガラス基板2上に形成する領域が広く必要となり、
狭額縁化に反することになっていた。そこで、図5に示
すように、ガラス基板2からフレキシブル配線基板9に
引き出すための配線5,6を短くすると、フレキシブル
配線基板9が大きくなり、また、フレキシブル配線基板
9に複雑な配線パターンが必要となり、フレキシブル配
線基板9の歩留まりの関係上、コスト面で不利となって
いた。
As shown in FIG. 4, when a small flexible wiring board 9 is used, it is necessary to lengthen the wirings 5 and 6 for drawing from the glass substrate 2 to the flexible wiring board 9, resulting in high wiring resistance. . Also, the wiring 5,
A large area for forming 6 on the glass substrate 2 is required,
It was against the narrow frame. Therefore, as shown in FIG. 5, when the wirings 5 and 6 for drawing out from the glass substrate 2 to the flexible wiring board 9 are shortened, the flexible wiring board 9 becomes large, and the flexible wiring board 9 requires a complicated wiring pattern. Therefore, it is disadvantageous in terms of cost due to the yield of the flexible wiring board 9.

【0007】そこで本発明の目的は、ガラス基板に半導
体チップを実装するとともにその駆動もしくは制御する
ための配線を成膜する場合においても、配線抵抗を低く
抑えることができ、しかも、フレキシブル配線基板を小
さく、配線の単純なものとすることができる半導体チッ
プの実装構造及びその構造を使用した液晶表示装置を提
供することにある。
Therefore, it is an object of the present invention to reduce the wiring resistance to a low level even when a semiconductor chip is mounted on a glass substrate and wiring for driving or controlling the semiconductor chip is formed. It is an object of the present invention to provide a semiconductor chip mounting structure which is small and has a simple wiring, and a liquid crystal display device using the structure.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に、本発明の請求項1記載の半導体チップの実装構造
は、ガラス基板に複数の半導体チップが実装されるとと
もに半導体チップを駆動もしくは制御するための配線が
成膜されている半導体チップの実装構造において、上記
ガラス基板に実装された半導体チップを駆動もしくは制
御するための配線が半導体チップの筐体内にチップ内配
線として設けられて、上記ガラス基板に成膜されている
配線と並列に接続されていることを特徴とする。
In order to solve the above-mentioned problems, a semiconductor chip mounting structure according to claim 1 of the present invention has a plurality of semiconductor chips mounted on a glass substrate and drives or controls the semiconductor chips. In a mounting structure of a semiconductor chip on which wiring for forming is formed, a wiring for driving or controlling the semiconductor chip mounted on the glass substrate is provided as an in-chip wiring in the housing of the semiconductor chip, and It is characterized in that it is connected in parallel with the wiring formed on the glass substrate.

【0009】例えば、半導体チップの動作において、信
号配線とグランドを接続する等、上記配線が半導体チッ
プにおいて異なる名称の接続端子に接続されることを要
する場合、この発明によれば、上記半導体チップを駆動
もしくは制御するための配線が半導体チップの筐体内に
もチップ内配線として設けられて、上記ガラス基板に成
膜されている配線と並列に接続されていることから、ガ
ラス基板に成膜される上記配線の配線抵抗を低く抑える
ことができる。
For example, in the operation of a semiconductor chip, when it is necessary to connect the wiring to a connection terminal having a different name in the semiconductor chip such as connecting a signal wiring and a ground, according to the present invention, the semiconductor chip is Wiring for driving or controlling is also provided in the housing of the semiconductor chip as in-chip wiring and is connected in parallel with the wiring formed on the glass substrate, so that it is formed on the glass substrate. The wiring resistance of the wiring can be suppressed low.

【0010】本発明の請求項2記載の半導体チップの実
装構造は、ガラス基板に接続端子を有する複数の半導体
チップが並んで実装されるとともに半導体チップを駆動
もしくは制御するための配線が成膜されている半導体チ
ップの実装構造において、上記配線の一部は、複数の半
導体チップに使用される共通配線として、並んで実装さ
れる複数の半導体チップの下を通るようにガラス基板に
成膜され、上記共通配線の上に実装される半導体チップ
には、共通配線毎に複数箇所で接続するように接続端子
を設ける一方、半導体チップの筐体内に上記共通配線と
並列に接続するチップ内配線が設けられていることを特
徴とする。
In a semiconductor chip mounting structure according to a second aspect of the present invention, a plurality of semiconductor chips having connection terminals are mounted side by side on a glass substrate, and wiring for driving or controlling the semiconductor chips is formed. In the mounting structure of the semiconductor chip, a part of the wiring is formed as a common wiring used for a plurality of semiconductor chips on a glass substrate so as to pass under a plurality of semiconductor chips mounted side by side. The semiconductor chip mounted on the common wiring is provided with connection terminals so as to be connected at a plurality of points for each common wiring, while the in-chip wiring connected in parallel with the common wiring is provided in the semiconductor chip housing. It is characterized by being.

【0011】この発明によれば、半導体チップの筐体内
に半導体チップを駆動もしくは制御するための配線と並
列に接続されるチップ内配線が設けられていることか
ら、ガラス基板に上記配線が成膜されても配線抵抗を低
く抑えることができる。また、上記配線の一部は、複数
の半導体チップに使用される共通配線として、並んで実
装される複数の半導体チップの下を通るようにガラス基
板に成膜され、上記共通配線の上に実装される半導体チ
ップには、共通配線毎に複数箇所で接続するように接続
端子を設けることから、半導体チップの数が増加して
も、上記配線のためにガラス基板における配線面積を広
くする必要性が抑制されることとなる。
According to the present invention, since the in-chip wiring connected in parallel with the wiring for driving or controlling the semiconductor chip is provided in the housing of the semiconductor chip, the wiring is formed on the glass substrate. Even if it is done, the wiring resistance can be kept low. Further, a part of the wiring is formed as a common wiring used for a plurality of semiconductor chips on a glass substrate so as to pass under a plurality of semiconductor chips mounted side by side, and is mounted on the common wiring. Since the semiconductor chip is provided with connection terminals so as to be connected at a plurality of points for each common wiring, even if the number of semiconductor chips increases, it is necessary to increase the wiring area in the glass substrate for the above wiring. Will be suppressed.

【0012】本発明の請求項3記載の半導体チップの実
装構造は、請求項1又は請求項2記載の発明を前提に、
前記共通に使用される配線は、電源もしくはグランド供
給用であることを特徴とする。
A semiconductor chip mounting structure according to claim 3 of the present invention is based on the invention of claim 1 or 2,
The commonly used wiring is for power supply or ground supply.

【0013】複数の半導体チップに共通に使用される電
源及びグランドは、半導体チップの正確な動作のため
に、各半導体チップに同じ電位が安定的に供給されるこ
とが重要である。この発明によれば、電源もしくはグラ
ンド供給配線と並列になるように、半導体チップの筐体
内面にも接続端子間に配線を施したため、電源及びグラ
ンド配線の配線抵抗が低減でき、複数の半導体チップに
電源もしくはグランドを安定的に供給することができ
る。
It is important that the power supply and the ground commonly used by a plurality of semiconductor chips are stably supplied with the same potential to each semiconductor chip in order to operate the semiconductor chips accurately. According to the present invention, wiring is provided between the connection terminals on the inner surface of the housing of the semiconductor chip so as to be in parallel with the power supply or ground supply wiring. Therefore, the wiring resistance of the power supply and ground wiring can be reduced, and a plurality of semiconductor chips can be provided. It is possible to stably supply power or ground to.

【0014】本発明の請求項4記載の半導体チップの実
装構造を使用した液晶表示装置は、前記ガラス基板は一
対の基板間に液晶層が挟持された液晶表示パネルの一方
の基板であり、前記半導体チップは液晶表示パネルを駆
動させる液晶駆動用半導体チップであり、上記ガラス基
板の外周にフレキシブル配線基板が接続されていること
を特徴とする。
In a liquid crystal display device using a semiconductor chip mounting structure according to a fourth aspect of the present invention, the glass substrate is one substrate of a liquid crystal display panel in which a liquid crystal layer is sandwiched between a pair of substrates. The semiconductor chip is a liquid crystal driving semiconductor chip for driving a liquid crystal display panel, and is characterized in that a flexible wiring substrate is connected to the outer periphery of the glass substrate.

【0015】従来の液晶表示装置におけるCOG方式の
半導体チップの実装においては、ガラス基板に成膜され
る上記配線の領域を広くとることができないことから、
フレキシブル配線基板にその配線領域を依存しなければ
ならない傾向にあった。しかし、この発明によれば、ガ
ラス基板に成膜される上記配線の配線抵抗を低く抑える
ことができ、配線領域も広くならないことから、フレキ
シブル配線基板に依存される上記配線の領域を狭くした
り、配線パターンを単純なものとすることができ、その
結果、フレキシブル配線基板を小さくすることができ
る。
In mounting a COG type semiconductor chip in a conventional liquid crystal display device, the area of the wiring formed on the glass substrate cannot be made large, so that
There was a tendency to rely on the flexible wiring board for its wiring area. However, according to the present invention, the wiring resistance of the wiring formed on the glass substrate can be suppressed to be low, and the wiring area does not become wide. Therefore, the area of the wiring depending on the flexible wiring board can be narrowed. The wiring pattern can be simple, and as a result, the flexible wiring board can be downsized.

【0016】[0016]

【発明の実施の形態】以下、本発明の一実施の形態を図
面に基づき詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described in detail below with reference to the drawings.

【0017】本実施の形態は、図1に示すように、現在
使用されている代表的なアクティブ素子である薄膜トラ
ンジスタ(TFT)を用いた液晶表示装置である。図1
は、液晶駆動用半導体チップがCOG方式で実装された
液晶表示装置の平面図である。図2は、図1中の、aで
示す破線における断面図である。この液晶表示装置は、
液晶層を上下一対の基板で液晶層を挟持するもので、一
対の基板のうち下方のガラス基板(アクティブマトリク
ス基板やTFTアレイ基板とも呼ばれる)2に、アクテ
ィブ素子であるTFTとゲート線およびソース線のアド
レス配線がマトリックス状に構成され、他方の上方の基
板(カラーフィルター基板とも呼ばれる)1にカラーフ
ィルターが配されている。
As shown in FIG. 1, this embodiment is a liquid crystal display device using a thin film transistor (TFT) which is a typical active element currently used. Figure 1
FIG. 4 is a plan view of a liquid crystal display device in which a liquid crystal driving semiconductor chip is mounted by a COG method. FIG. 2 is a sectional view taken along the broken line indicated by a in FIG. This liquid crystal display device
A liquid crystal layer is sandwiched between a pair of upper and lower substrates, and a glass substrate (also referred to as an active matrix substrate or a TFT array substrate) 2 below the pair of substrates has a TFT as an active element and a gate line and a source line. Address wirings are arranged in a matrix, and color filters are arranged on the other upper substrate (also called a color filter substrate) 1.

【0018】ガラス基板2の側方に張り出した部分に、
TFTを駆動させるためのゲート側液晶駆動用半導体チ
ップ(ゲート駆動半導体チップ)3及びデータ側液晶駆
動用半導体チップ(データ駆動半導体チップ)4がCO
G方式にて実装されている。図1では、ゲート駆動半導
体チップ3は1個、データ駆動IC4は6個並べて実装
されているが、その数は必要に応じて任意である。TF
Tのゲートに接続されるゲート配線7及びTFTのソー
スに接続されるデータ配線8によって、ゲート駆動半導
体チップ3及びデータ駆動半導体チップ4から出力され
る電気信号が伝達され、液晶が駆動される。また、ガラ
ス基板2上にゲート駆動半導体チップ3及びデータ駆動
半導体チップ4を駆動させるための配線5,6が形成さ
れている。
In the portion which is projected to the side of the glass substrate 2,
The gate side liquid crystal driving semiconductor chip (gate driving semiconductor chip) 3 and the data side liquid crystal driving semiconductor chip (data driving semiconductor chip) 4 for driving the TFT are CO
It is implemented by the G method. In FIG. 1, one gate-driving semiconductor chip 3 and six data-driving ICs 4 are mounted side by side, but the number is arbitrary as required. TF
Electrical signals output from the gate driving semiconductor chip 3 and the data driving semiconductor chip 4 are transmitted by the gate wiring 7 connected to the gate of T and the data wiring 8 connected to the source of the TFT, and the liquid crystal is driven. Wirings 5 and 6 for driving the gate driving semiconductor chip 3 and the data driving semiconductor chip 4 are formed on the glass substrate 2.

【0019】ガラス基板2の一辺のほぼ中央には、小型
の(面積の小さな)フレキシブル配線基板9が接続され
ている。フレキシブル配線基板9は、さらに回路基板
(プリント配線基板)PCに接続される。液晶表示パネ
ルの信号処理と制御は、回路基板からフレキシブル配線
基板9を介してガラス基板2のゲート駆動半導体チップ
3及びデータ駆動半導体チップ4に伝達される。フレキ
シブル配線基板9は、ポリイミド等の樹脂フィルムで形
成された基板に駆動用の半導体素子(図示せず)を実装
し、所定の配線構成を施し、接続端子を設けてガラス基
板2及び回路基板PCと接続される。接続には、熱硬化
性の樹脂フィルム内に導電性粒子を分散させた異方導電
性フィルム(ACF)12を使用して、加熱圧着により
接着されている。なお、フレキシブル配線基板9は、狭
額縁化のために、液晶表示パネルの裏面側に折り曲げて
使用されることが多い。
A small-sized (small area) flexible wiring board 9 is connected to approximately the center of one side of the glass substrate 2. The flexible wiring board 9 is further connected to a circuit board (printed wiring board) PC. Signal processing and control of the liquid crystal display panel are transmitted from the circuit board to the gate drive semiconductor chip 3 and the data drive semiconductor chip 4 of the glass substrate 2 via the flexible wiring board 9. The flexible wiring board 9 is formed by mounting a driving semiconductor element (not shown) on a board formed of a resin film such as polyimide, performing a predetermined wiring configuration, providing connection terminals, and providing a glass substrate 2 and a circuit board PC. Connected with. For connection, an anisotropic conductive film (ACF) 12 in which conductive particles are dispersed in a thermosetting resin film is used and bonded by thermocompression bonding. The flexible wiring board 9 is often used by being bent on the back surface side of the liquid crystal display panel in order to narrow the frame.

【0020】ゲート駆動半導体チップ3を駆動もしくは
制御する配線5は、ガラス基板2の外周側に成膜配線さ
れて、フレキシブル配線基板9に接続されている。デー
タ駆動半導体チップ4を駆動もしくは制御する配線6
a,6bは、その一部6aがガラス基板2の外周側に成
膜配線され、他の一部6bは、並べて実装されるデータ
駆動半導体チップ4を横方向(ガラス基板2の長手方
向)に接続する共通配線として設けられている。
The wiring 5 for driving or controlling the gate driving semiconductor chip 3 is formed as a film-forming wiring on the outer peripheral side of the glass substrate 2 and is connected to the flexible wiring substrate 9. Wiring 6 for driving or controlling the data driving semiconductor chip 4
a and 6b, a part 6a of which is formed and formed on the outer peripheral side of the glass substrate 2, and the other part 6b of the data driving semiconductor chips 4 mounted side by side in the lateral direction (longitudinal direction of the glass substrate 2). It is provided as a common wiring for connection.

【0021】すなわち、図2及び図3に示すように、各
データ駆動半導体チップ4に共通に使用される電源、グ
ランド及び信号線は、データ駆動半導体チップ4の下を
通って隣のデータ駆動半導体チップ4へ接続されるよう
に成膜配線させて、配線6bを共通化させている。そし
て、共通配線6bの種類毎(信号線Sg、電源Va等)
に接続端子(バンプ、電極端子、接続電極とも呼ばれ
る)11Bがそれぞれ一直線上に並ぶように形成されて
いる。データ駆動半導体チップ4には、その長手方向に
配置される入出力用の接続端子11Aと、左右の接続端
子11Bが導電性の材料で形成され、上記成膜配線され
る共通配線6bとACF12を用いて接続されている
(図3)。一方、データ駆動半導体チップ4の内部に
は、共通配線6bと平行になるように、接続端子11B
間にチップ内配線10が設けられている(図2)。これ
により、データ駆動半導体チップ4を実装したとき、共
通配線6bがチップ内配線10と並列接続されることに
なり、共通配線6b単独の場合に比べて、配線抵抗が低
減されようになっている。なお、配線5,6のみなら
ず、ゲート配線7、データ配線8は、ガラス基板2上に
形成されるTFT薄膜の形成加工の過程にて同時に形成
される成膜状の配線である。
That is, as shown in FIGS. 2 and 3, the power supply, the ground and the signal line commonly used by each data driving semiconductor chip 4 pass under the data driving semiconductor chip 4 and the adjacent data driving semiconductor chip 4. The film formation wiring is connected so as to be connected to the chip 4, and the wiring 6b is shared. Then, for each type of common wiring 6b (signal line Sg, power supply Va, etc.)
The connection terminals (also called bumps, electrode terminals, and connection electrodes) 11B are formed so as to be aligned on a straight line. In the data driving semiconductor chip 4, the input / output connection terminals 11A and the left and right connection terminals 11B arranged in the longitudinal direction are formed of a conductive material, and the common wiring 6b and the ACF 12 which are the film formation wirings are provided. Are connected using (Fig. 3). On the other hand, inside the data driving semiconductor chip 4, the connection terminal 11B is arranged in parallel with the common wiring 6b.
In-chip wiring 10 is provided between them (FIG. 2). As a result, when the data driving semiconductor chip 4 is mounted, the common wiring 6b is connected in parallel with the in-chip wiring 10, so that the wiring resistance is reduced as compared with the case where the common wiring 6b is used alone. . Note that not only the wirings 5 and 6, but the gate wiring 7 and the data wiring 8 are film-forming wirings that are simultaneously formed in the process of forming and processing the TFT thin film formed on the glass substrate 2.

【0022】このように、本実施の形態では、ガラス基
板2に形成される各データ駆動半導体チップ4に使用さ
れる配線6a,6bのうち、その一部の配線6bを各デ
ータ駆動半導体チップ4の下に共通化させるように、接
続端子11Bを設けている。これにより、配線6a,6
b全体の配線面積が最小となり、かつ、狭額縁化を図る
ことができる。また、チップ内配線10を設けることに
より、配線6bの配線抵抗が低減されている。また、配
線6bを共通化させることで、小型のフレキシブル配線
基板9を使用しても、インターフェイスが単純化され、
これにより、フレキシブル配線基板9の配線を簡略化さ
せることができる。また、ガラス基板上に形成される配
線を必要以上に太くすることなく、複数の半導体チップ
に信号や電源を安定的に供給でき、これにより、表示品
位を落とすことがなくなる。
As described above, in this embodiment, among the wirings 6a and 6b used for each data driving semiconductor chip 4 formed on the glass substrate 2, a part of the wiring 6b is used for each data driving semiconductor chip 4. A connection terminal 11B is provided under the same so as to be shared. As a result, the wirings 6a, 6
The wiring area of the whole b can be minimized and the frame can be narrowed. Further, by providing the in-chip wiring 10, the wiring resistance of the wiring 6b is reduced. In addition, the common wiring 6b simplifies the interface even when the small flexible wiring board 9 is used.
Thereby, the wiring of the flexible wiring board 9 can be simplified. Further, it is possible to stably supply signals and power to a plurality of semiconductor chips without making the wiring formed on the glass substrate unnecessarily thick, thereby preventing the display quality from deteriorating.

【0023】ここで、データ駆動半導体チップ4に使用
される電気信号は電源(アナログ電源、ロジック電
源)、グランド、信号線(アナログ信号、ロジック信
号)の3つに大別されるが、そのうち、消費電流が大き
い電源およびグランドにのみ、本発明を適用しても有効
である。信号線の電流値は電源にくらべて極小レベルで
あるためである。設計マージンに余裕がある場合、この
ような構成をとった方が、狭額縁化設計が容易となる場
合もある。
Here, the electric signals used in the data driving semiconductor chip 4 are roughly classified into a power source (analog power source, logic power source), a ground, and a signal line (analog signal, logic signal). It is effective to apply the present invention only to a power supply and a ground that consume a large amount of current. This is because the current value of the signal line is at a minimum level compared to the power supply. If there is a margin in the design margin, such a configuration may facilitate the frame narrowing design.

【0024】以上、本実施の形態では、主にデータ駆動
半導体チップ4の配線6a,6bについて説明したが、
ゲート駆動半導体チップ3の配線5についても、上記配
線6a,6bと同じように配線することが可能である。
また、本実施の形態では、電源、グランド及び信号線を
それぞれ共通配線としたが、これに限らず、半導体チッ
プの動作において、信号配線とグランドを接続する等、
上記配線が半導体チップにおいて異なる名称の接続端子
に接続されることを要する場合においても、有効であ
る。
Although the wirings 6a and 6b of the data driving semiconductor chip 4 have been mainly described in this embodiment,
The wiring 5 of the gate drive semiconductor chip 3 can be wired in the same manner as the wirings 6a and 6b.
Further, in the present embodiment, the power supply, the ground, and the signal line are each made into a common wiring, but the present invention is not limited to this, and the signal wiring and the ground are connected in the operation of the semiconductor chip.
This is also effective when the above wiring needs to be connected to connection terminals having different names in the semiconductor chip.

【0025】[0025]

【発明の効果】本発明の半導体チップの実装構造は、半
導体チップの筐体内に半導体チップを駆動もしくは制御
するための配線と並列に接続されるチップ内配線が設け
られていることから、ガラス基板に成膜されただけの配
線に比べて配線抵抗を低く抑えることができ、半導体チ
ップに信号や電源を安定的に供給することが可能にな
る。
According to the semiconductor chip mounting structure of the present invention, since the in-chip wiring connected in parallel with the wiring for driving or controlling the semiconductor chip is provided in the housing of the semiconductor chip, the glass substrate The wiring resistance can be suppressed to be lower than that of the wiring just formed on the substrate, and signals and power can be stably supplied to the semiconductor chip.

【0026】また、この発明の半導体チップの実装構造
を使用した液晶表示装置によれば、ガラス基板に成膜さ
れる上記配線の配線抵抗を低く抑えることができ、配線
領域も広くする必要がなくなる。その結果、フレキシブ
ル配線基板の配線パターンを単純なものとすることがで
き、また、フレキシブル配線基板を小さくすることがで
き、液晶表示装置の液晶表示パネルの狭額縁化も図られ
るとともに、半導体チップに信号や電源を安定的に供給
できる。これにより、表示品位を落とすことがなく、し
かも、ガラス基板及びフレキシブル配線基板の設計の簡
略化と合わせて総合的に低コスト化を図ることができ
る。
Further, according to the liquid crystal display device using the semiconductor chip mounting structure of the present invention, it is possible to suppress the wiring resistance of the wiring formed on the glass substrate to be low, and it is not necessary to widen the wiring area. . As a result, the wiring pattern of the flexible wiring board can be simplified, the flexible wiring board can be made smaller, and the frame of the liquid crystal display panel of the liquid crystal display device can be narrowed and the semiconductor chip can be formed. It can supply signals and power stably. As a result, the display quality is not deteriorated, and further, the cost can be comprehensively reduced together with the simplification of the design of the glass substrate and the flexible wiring substrate.

【0027】[0027]

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の液晶表示装置の一実施の形態における
液晶表示装置の構成を示す平面図
FIG. 1 is a plan view showing a configuration of a liquid crystal display device according to an embodiment of the liquid crystal display device of the present invention.

【図2】上記一実施の形態における液晶表示装置の半導
体チップ構成を示す断面図
FIG. 2 is a sectional view showing a semiconductor chip configuration of the liquid crystal display device according to the one embodiment.

【図3】液晶駆動用半導体チップをCOG方式にて実装
する一例を示した平面図
FIG. 3 is a plan view showing an example of mounting a liquid crystal driving semiconductor chip by a COG method.

【図4】従来の液晶駆動用半導体チップを実装した液晶
表示装置の一例を示す平面図
FIG. 4 is a plan view showing an example of a liquid crystal display device mounted with a conventional liquid crystal driving semiconductor chip.

【図5】従来の液晶駆動用半導体チップを実装した液晶
表示装置の別の例を示す平面図
FIG. 5 is a plan view showing another example of a liquid crystal display device on which a conventional semiconductor chip for driving a liquid crystal is mounted.

【符号の説明】[Explanation of symbols]

1 カラーフィルター基板(上方の基板) 2 ガラス基板(下方の基板) 3 ゲート側液晶駆動用半導体チップ 4 データ側液晶駆動用半導体チップ 5 ゲート側液晶駆動用半導体チップの配線 6 データ側液晶駆動用半導体チップの配線 6a データ側液晶駆動用半導体チップの配線の一部 6b 共通配線(データ側液晶駆動用半導体チップの配
線の一部) 7 ゲート配線 8 データ配線 9 フレキシブル配線基板 10 データ側液晶駆動用半導体チップの内部の配線
(チップ内配線) 11A,11B 接続端子(バンプ) 12 異方導電性フィルム(ACF)
1 color filter substrate (upper substrate) 2 glass substrate (lower substrate) 3 gate side liquid crystal driving semiconductor chip 4 data side liquid crystal driving semiconductor chip 5 gate side liquid crystal driving semiconductor chip wiring 6 data side liquid crystal driving semiconductor Chip wiring 6a Part of wiring of data side liquid crystal driving semiconductor chip 6b Common wiring (part of wiring of data side liquid crystal driving semiconductor chip) 7 Gate wiring 8 Data wiring 9 Flexible wiring board 10 Data side liquid crystal driving semiconductor Wiring inside the chip (wiring inside the chip) 11A, 11B Connection terminals (bumps) 12 Anisotropic conductive film (ACF)

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 330 G09F 9/35 9/35 H01L 21/60 311R H01L 21/60 311 25/04 Z 25/18 Fターム(参考) 2H092 GA50 GA60 JA24 NA27 NA28 NA29 5C094 AA15 AA43 AA44 AA53 BA03 BA43 DB01 EA04 EA05 EA07 EB02 5F044 KK06 KK09 QQ00 5G435 AA17 AA18 BB12 CC09 EE37 EE40 EE42 EE47 KK05 KK09─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09F 9/30 330 G09F 9/35 9/35 H01L 21/60 311R H01L 21/60 311 25/04 Z 25 / 18 F term (reference) 2H092 GA50 GA60 JA24 NA27 NA28 NA29 5C094 AA15 AA43 AA44 AA53 BA03 BA43 DB01 EA04 EA05 EA07 EB02 5F044 KK06 KK09 QQ00 5G435 AA17 AA18 BB12 CC09 EE37 EE40 KK05EE42KK

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 ガラス基板に複数の半導体チップが実装
されるとともに半導体チップを駆動もしくは制御するた
めの配線が成膜されている半導体チップの実装構造にお
いて、 上記ガラス基板に実装された半導体チップを駆動もしく
は制御するための配線が半導体チップの筐体内にチップ
内配線として設けられて、上記ガラス基板に成膜されて
いる配線と並列に接続されていることを特徴とする半導
体チップの実装構造。
1. A semiconductor chip mounting structure in which a plurality of semiconductor chips are mounted on a glass substrate and a wiring for driving or controlling the semiconductor chips is formed in the semiconductor chip mounting structure. A semiconductor chip mounting structure, wherein wiring for driving or controlling is provided as in-chip wiring in a housing of the semiconductor chip and is connected in parallel with the wiring formed on the glass substrate.
【請求項2】 ガラス基板に接続端子を有する複数の半
導体チップが並んで実装されるとともに半導体チップを
駆動もしくは制御するための配線が成膜されている半導
体チップの実装構造において、 上記配線の一部は、複数の半導体チップに使用される共
通配線として、並んで実装される複数の半導体チップの
下を通るようにガラス基板に成膜され、 上記共通配線の上に実装される半導体チップには、共通
配線毎に複数箇所で接続するように接続端子を設ける一
方、半導体チップの筐体内に上記共通配線と並列に接続
するチップ内配線が設けられていることを特徴とする半
導体チップの実装構造。
2. A mounting structure of a semiconductor chip, wherein a plurality of semiconductor chips having connection terminals are mounted side by side on a glass substrate and wiring for driving or controlling the semiconductor chips is formed. The portion is formed as a common wiring used for a plurality of semiconductor chips on a glass substrate so as to pass under a plurality of semiconductor chips mounted side by side. The mounting structure of the semiconductor chip is characterized in that the connection terminals are provided so as to be connected at a plurality of points for each common wiring, and the in-chip wiring connected in parallel with the common wiring is provided in the housing of the semiconductor chip. .
【請求項3】 前記共通配線及びチップ内配線は、電源
もしくはグランド供給用の配線であることを特徴とする
請求項1又は請求項2記載の半導体チップの実装構造。
3. The semiconductor chip mounting structure according to claim 1, wherein the common wiring and the in-chip wiring are wirings for supplying power or ground.
【請求項4】 前記ガラス基板は一対の基板間に液晶層
が挟持された液晶表示パネルの一方の基板であり、前記
半導体チップは液晶表示パネルを駆動もしくは制御する
液晶駆動用半導体チップであり、上記ガラス基板の外周
にフレキシブル配線基板が接続されていることを特徴と
する請求項1乃至請求項3記載の半導体チップの実装構
造を使用した液晶表示装置。
4. The glass substrate is one substrate of a liquid crystal display panel in which a liquid crystal layer is sandwiched between a pair of substrates, and the semiconductor chip is a liquid crystal driving semiconductor chip for driving or controlling the liquid crystal display panel, 4. A liquid crystal display device using a semiconductor chip mounting structure according to claim 1, wherein a flexible wiring substrate is connected to the outer periphery of the glass substrate.
JP2001288061A 2001-09-21 2001-09-21 Mounting structure of semiconductor chip and liquid crystal display unit using the same Pending JP2003100982A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001288061A JP2003100982A (en) 2001-09-21 2001-09-21 Mounting structure of semiconductor chip and liquid crystal display unit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001288061A JP2003100982A (en) 2001-09-21 2001-09-21 Mounting structure of semiconductor chip and liquid crystal display unit using the same

Publications (1)

Publication Number Publication Date
JP2003100982A true JP2003100982A (en) 2003-04-04

Family

ID=19110764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001288061A Pending JP2003100982A (en) 2001-09-21 2001-09-21 Mounting structure of semiconductor chip and liquid crystal display unit using the same

Country Status (1)

Country Link
JP (1) JP2003100982A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005114806A (en) * 2003-10-03 2005-04-28 Advanced Display Inc Display device
JP2005284210A (en) * 2004-03-31 2005-10-13 Nec Corp Semiconductor device and its manufacturing method, and display device using the same
JP2005301239A (en) * 2004-03-15 2005-10-27 Sharp Corp Display device and glass substrate therefor
JP2005300920A (en) * 2004-04-12 2005-10-27 Nec Corp Display device and liquid crystal display
JP2006313821A (en) * 2005-05-09 2006-11-16 Toyota Industries Corp Semiconductor device
JP2007188078A (en) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd Flexible circuit board, display unit having the same and display device having the same
US7251010B2 (en) 2004-03-16 2007-07-31 Nec Corporation Semiconductor chip and display device using the same
JP2012518208A (en) * 2009-02-17 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Chiplet driver pair for 2D display
US9159657B2 (en) 2011-08-04 2015-10-13 Samsung Electronic Co., Ltd. Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297399A (en) * 1992-04-21 1993-11-12 Sanyo Electric Co Ltd Electrode structure of display device
JPH0944100A (en) * 1995-07-28 1997-02-14 Toshiba Corp Display device and ic chip used for the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05297399A (en) * 1992-04-21 1993-11-12 Sanyo Electric Co Ltd Electrode structure of display device
JPH0944100A (en) * 1995-07-28 1997-02-14 Toshiba Corp Display device and ic chip used for the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005114806A (en) * 2003-10-03 2005-04-28 Advanced Display Inc Display device
JP2005301239A (en) * 2004-03-15 2005-10-27 Sharp Corp Display device and glass substrate therefor
JP4526415B2 (en) * 2004-03-15 2010-08-18 シャープ株式会社 Display device and glass substrate for display device
US7251010B2 (en) 2004-03-16 2007-07-31 Nec Corporation Semiconductor chip and display device using the same
JP2005284210A (en) * 2004-03-31 2005-10-13 Nec Corp Semiconductor device and its manufacturing method, and display device using the same
US7183635B2 (en) 2004-03-31 2007-02-27 Nec Corporation Semiconductor device having a low-resistance bus interconnect, method of manufacturing same, and display apparatus employing same
US7405148B2 (en) 2004-03-31 2008-07-29 Nec Corporation Semiconductor device having a low-resistance bus interconnect, method of manufacturing same, and display apparatus employing same
JP2005300920A (en) * 2004-04-12 2005-10-27 Nec Corp Display device and liquid crystal display
JP2006313821A (en) * 2005-05-09 2006-11-16 Toyota Industries Corp Semiconductor device
JP4572736B2 (en) * 2005-05-09 2010-11-04 株式会社豊田自動織機 Semiconductor device
JP2007188078A (en) * 2006-01-13 2007-07-26 Samsung Electronics Co Ltd Flexible circuit board, display unit having the same and display device having the same
JP2012518208A (en) * 2009-02-17 2012-08-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー Chiplet driver pair for 2D display
KR101621378B1 (en) * 2009-02-17 2016-05-16 글로벌 오엘이디 테크놀러지 엘엘씨 Chiplet driver pairs for two-dimensional display
US9159657B2 (en) 2011-08-04 2015-10-13 Samsung Electronic Co., Ltd. Semiconductor device
US9807881B2 (en) 2011-08-04 2017-10-31 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US7403256B2 (en) Flat panel display and drive chip thereof
KR100321883B1 (en) Structure and method of mounting semiconductor device and liquid crystal display device
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
JP3696512B2 (en) Display element driving device and display device using the same
JP3979405B2 (en) Electro-optical device, mounting structure, and electronic apparatus
JP2007058174A (en) Array substrate and display apparatus having the same
JP5511802B2 (en) Pad layout structure of driver integrated circuit chip
JPH11119241A (en) Printed circuit board structure and lcd module using the structure
KR20070119530A (en) Ic chip package, and image display apparatus using same
JP2007227597A (en) Mounting structure body, electrooptical device, and electronic apparatus
TWI326373B (en) Liquid crystal display with cascade design and a circuit pattern thereon
JP2003100982A (en) Mounting structure of semiconductor chip and liquid crystal display unit using the same
US8248569B2 (en) Display device
JP2002311849A (en) Electrode driving device and electronic equipment
JP4683082B2 (en) Semiconductor device, semiconductor mounting structure, electro-optical device
KR20040087452A (en) Liquid crystal display module
US6310299B1 (en) Glass connector and fabricating method thereof
JPH04304427A (en) Liquid crystal display device
KR100766895B1 (en) Display apparatus
JP2000111939A (en) Liquid crystal display device
JPH11307902A (en) Circuit board
JP2000208178A (en) Semiconductor application device and its production
JP2004118089A (en) Liquid crystal display
JP3601455B2 (en) Liquid crystal display
JPH0962199A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080822

A977 Report on retrieval

Effective date: 20100712

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100716

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20110125

Free format text: JAPANESE INTERMEDIATE CODE: A02