JP2001004670A - 測定装置 - Google Patents
測定装置Info
- Publication number
- JP2001004670A JP2001004670A JP11171249A JP17124999A JP2001004670A JP 2001004670 A JP2001004670 A JP 2001004670A JP 11171249 A JP11171249 A JP 11171249A JP 17124999 A JP17124999 A JP 17124999A JP 2001004670 A JP2001004670 A JP 2001004670A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- switching output
- circuit
- trigger
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】被測定素子であるサイリスタが不良品の場合で
あっても、オシロスコープの電圧軸入力端子の耐圧値を
超える電圧が印加されることがなく、従ってオシロスコ
ープの電圧軸入力回路が破壊されることがない測定装置
を提供すること。 【解決手段】電圧源１と、負荷抵抗２と、サイリスタ３
と、トリガ回路４と、遅延回路５と、制御回路６と、駆
動回路１０と、スイッチ１１と、電流検出器１２と、電
流電圧変換回路１３と、オシロスコープ１４とから構成
され、制御回路６は、比較器７と、基準電圧源８と、論
理積ゲート９とから構成されている。
あっても、オシロスコープの電圧軸入力端子の耐圧値を
超える電圧が印加されることがなく、従ってオシロスコ
ープの電圧軸入力回路が破壊されることがない測定装置
を提供すること。 【解決手段】電圧源１と、負荷抵抗２と、サイリスタ３
と、トリガ回路４と、遅延回路５と、制御回路６と、駆
動回路１０と、スイッチ１１と、電流検出器１２と、電
流電圧変換回路１３と、オシロスコープ１４とから構成
され、制御回路６は、比較器７と、基準電圧源８と、論
理積ゲート９とから構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、サイリスタなどの
高耐圧スイッチング素子の電気的特性評価試験に使用す
る測定装置に関する。
高耐圧スイッチング素子の電気的特性評価試験に使用す
る測定装置に関する。
【０００２】
【従来の技術】従来、サイリスタなどの高耐圧スイッチ
ング素子の電気的特性評価試験として、被測定素子であ
るサイリスタのアノード電極・カソード電極間に電圧を
印加し、ゲート電極にトリガ回路を接続してターンオン
制御し、アノード電極・カソード電極間電圧の過渡特性
を評価するための測定装置としては、図５に示すものが
知られている。図５において、従来例の測定装置は、電
圧源１０１と、負荷抵抗１０２と、被測定素子であるサ
イリスタ１０３と、トリガ回路１０４と、遅延回路１０
５と、駆動回路１１０と、スイッチ１１１と、電流検出
器１１２と、電流電圧変換回路１１３と、オシロスコー
プ１１４とから構成されている。
ング素子の電気的特性評価試験として、被測定素子であ
るサイリスタのアノード電極・カソード電極間に電圧を
印加し、ゲート電極にトリガ回路を接続してターンオン
制御し、アノード電極・カソード電極間電圧の過渡特性
を評価するための測定装置としては、図５に示すものが
知られている。図５において、従来例の測定装置は、電
圧源１０１と、負荷抵抗１０２と、被測定素子であるサ
イリスタ１０３と、トリガ回路１０４と、遅延回路１０
５と、駆動回路１１０と、スイッチ１１１と、電流検出
器１１２と、電流電圧変換回路１１３と、オシロスコー
プ１１４とから構成されている。
【０００３】以上の構成において、被測定素子であるサ
イリスタ１０３のカソード電極は、電圧源１０１の低電
位側出力に接続され、サイリスタ１０３のアノード電極
は、電圧降下用の負荷抵抗１０２を介して電圧源１０１
の高電位側出力に接続され、サイリスタ１０３のアノー
ド電極・カソード電極間電圧は被測定信号であるスイッ
チング出力信号としてスイッチ１１１を介してオシロス
コープ１１４の電圧軸のチャネル１入力端子に入力さ
れ、トリガ回路からのトリガ信号はサイリスタ１０３の
ゲート電極とオシロスコープ１１４のトリガ入力端子
と、遅延回路１０５とに入力され、遅延回路１０５から
出力される遅延信号に従って駆動回路１１０がスイッチ
１１１を開閉する。
イリスタ１０３のカソード電極は、電圧源１０１の低電
位側出力に接続され、サイリスタ１０３のアノード電極
は、電圧降下用の負荷抵抗１０２を介して電圧源１０１
の高電位側出力に接続され、サイリスタ１０３のアノー
ド電極・カソード電極間電圧は被測定信号であるスイッ
チング出力信号としてスイッチ１１１を介してオシロス
コープ１１４の電圧軸のチャネル１入力端子に入力さ
れ、トリガ回路からのトリガ信号はサイリスタ１０３の
ゲート電極とオシロスコープ１１４のトリガ入力端子
と、遅延回路１０５とに入力され、遅延回路１０５から
出力される遅延信号に従って駆動回路１１０がスイッチ
１１１を開閉する。
【０００４】また必要に応じて、サイリスタ１０３のア
ノード電極・カソード電極間電流も測定され、センスコ
イルなどで構成された電流検出器１１２によりピックア
ップされた電流が電流電圧変換回路１１３により電圧に
変換され、オシロスコープ１１４の電圧軸のチャネル２
入力端子に入力されて２現象表示される。
ノード電極・カソード電極間電流も測定され、センスコ
イルなどで構成された電流検出器１１２によりピックア
ップされた電流が電流電圧変換回路１１３により電圧に
変換され、オシロスコープ１１４の電圧軸のチャネル２
入力端子に入力されて２現象表示される。
【０００５】まず、トリガ信号が入力されるまでサイリ
スタ１０３はオフ状態を保持しているため、スイッチン
グ出力信号の電圧は電圧源１０１の電圧に等しく、スイ
ッチ１１１は開状態であるため、オシロスコープ１１４
の電圧軸のチャネル１入力端子は無入力となっている。
スタ１０３はオフ状態を保持しているため、スイッチン
グ出力信号の電圧は電圧源１０１の電圧に等しく、スイ
ッチ１１１は開状態であるため、オシロスコープ１１４
の電圧軸のチャネル１入力端子は無入力となっている。
【０００６】次に、トリガ回路１０４からサイリスタ１
０３のゲート電極にトリガ信号が入力されると、サイリ
スタ１０３はターンオンし、サイリスタ１０３のスイッ
チング出力信号電圧は数μＳのターンオン時間の後、１
〜２Ｖ程度の順電圧に収束する。さらに、トリガ回路１
０４から出力されるトリガ信号はオシロスコープ１１４
の時間軸掃引のトリガ入力端子に入力されるとともに遅
延回路１０５にも入力され、任意に設定された遅延時間
だけ遅れて遅延信号が出力され、この遅延信号に従って
駆動回路１１０がスイッチ１１１を閉じるため、オシロ
スコープ１１４には、この遅延時間分だけ遮断され前部
分が削除されたスイッチング出力信号の過渡波形が表示
される。
０３のゲート電極にトリガ信号が入力されると、サイリ
スタ１０３はターンオンし、サイリスタ１０３のスイッ
チング出力信号電圧は数μＳのターンオン時間の後、１
〜２Ｖ程度の順電圧に収束する。さらに、トリガ回路１
０４から出力されるトリガ信号はオシロスコープ１１４
の時間軸掃引のトリガ入力端子に入力されるとともに遅
延回路１０５にも入力され、任意に設定された遅延時間
だけ遅れて遅延信号が出力され、この遅延信号に従って
駆動回路１１０がスイッチ１１１を閉じるため、オシロ
スコープ１１４には、この遅延時間分だけ遮断され前部
分が削除されたスイッチング出力信号の過渡波形が表示
される。
【０００７】ところで、評価すべきスイッチング出力信
号の過渡特性としては、ターンオン後の順電圧に達する
付近の波形がサイリスタ自身の熱損失を評価する上で重
要であり、１〜２Ｖ程度の順電圧に達する付近の波形を
充分拡大して表示し、精度良く測定できるようにオシロ
スコープ１１４の電圧軸入力レンジを選択したとき、オ
シロスコープ１１４の電圧軸入力端子の耐圧値は一般的
には５００Ｖ程度以下であり、サイリスタ１０３が高耐
圧品種である場合に、電圧源１０１の電圧が例えば１Ｋ
Ｖであれば、スイッチング出力信号を直接オシロスコー
プ１１４の電圧軸入力端子に入力することができず、ま
た分圧率の大きい高電圧プローブを外付けするとオシロ
スコープ１１４の電圧軸感度が実質低下し波形を充分拡
大して表示することができず不適当であるため、スイッ
チ１１１と、遅延回路１０５と、駆動回路１１０とを設
けて、ターンオン直後に、予め算出しておいた標準的な
ターンオン時間を考慮して任意に設定された遅延時間だ
けスイッチング出力信号をスイッチ１１１により遮断す
ることで、過大入力電圧によりオシロスコープ１１４の
電圧軸入力回路が破壊されないようにしている。
号の過渡特性としては、ターンオン後の順電圧に達する
付近の波形がサイリスタ自身の熱損失を評価する上で重
要であり、１〜２Ｖ程度の順電圧に達する付近の波形を
充分拡大して表示し、精度良く測定できるようにオシロ
スコープ１１４の電圧軸入力レンジを選択したとき、オ
シロスコープ１１４の電圧軸入力端子の耐圧値は一般的
には５００Ｖ程度以下であり、サイリスタ１０３が高耐
圧品種である場合に、電圧源１０１の電圧が例えば１Ｋ
Ｖであれば、スイッチング出力信号を直接オシロスコー
プ１１４の電圧軸入力端子に入力することができず、ま
た分圧率の大きい高電圧プローブを外付けするとオシロ
スコープ１１４の電圧軸感度が実質低下し波形を充分拡
大して表示することができず不適当であるため、スイッ
チ１１１と、遅延回路１０５と、駆動回路１１０とを設
けて、ターンオン直後に、予め算出しておいた標準的な
ターンオン時間を考慮して任意に設定された遅延時間だ
けスイッチング出力信号をスイッチ１１１により遮断す
ることで、過大入力電圧によりオシロスコープ１１４の
電圧軸入力回路が破壊されないようにしている。
【０００８】
【発明が解決しようとする課題】従来例の測定装置で
は、遅延回路１０５の遅延時間は一定値であるため、あ
る良品のサイリスタ１０３のターンオン特性を考慮して
遅延時間を設定しても、測定しようとしたサイリスタ１
０３が不良品であってトリガ信号の入力にもかかわらず
ターンオンしない場合、或いはターンオンが緩慢である
場合には、スイッチング出力信号の電圧が下降しないた
め、スイッチ１１１が遅延時間後に閉じたとき、過大入
力電圧がそのままオシロスコープ１１４の電圧軸入力端
子に印加され入力回路が破壊されてしまうという問題点
がある。
は、遅延回路１０５の遅延時間は一定値であるため、あ
る良品のサイリスタ１０３のターンオン特性を考慮して
遅延時間を設定しても、測定しようとしたサイリスタ１
０３が不良品であってトリガ信号の入力にもかかわらず
ターンオンしない場合、或いはターンオンが緩慢である
場合には、スイッチング出力信号の電圧が下降しないた
め、スイッチ１１１が遅延時間後に閉じたとき、過大入
力電圧がそのままオシロスコープ１１４の電圧軸入力端
子に印加され入力回路が破壊されてしまうという問題点
がある。
【０００９】また、他の従来例として、被観測信号源か
らの信号を被観測信号源からのトリガ信号に基づく遅延
時間後にオン制御されるスイッチを介してオシロスコー
プに入力し波形観測を行う波形観測装置が、特公昭６１
−５１０１号公報に記載されているが、上述した従来例
と同じように、被観測信号源からの過大入力電圧による
オシロスコープの入力回路の破壊を防ぐことについては
何もふれていない。
らの信号を被観測信号源からのトリガ信号に基づく遅延
時間後にオン制御されるスイッチを介してオシロスコー
プに入力し波形観測を行う波形観測装置が、特公昭６１
−５１０１号公報に記載されているが、上述した従来例
と同じように、被観測信号源からの過大入力電圧による
オシロスコープの入力回路の破壊を防ぐことについては
何もふれていない。
【００１０】本発明の目的は、被測定素子であるサイリ
スタが不良品の場合であっても、オシロスコープの電圧
軸入力端子の耐圧値を超える電圧が印加されることがな
く、従ってオシロスコープの電圧軸入力回路が破壊され
ることがない測定装置を提供することにある。
スタが不良品の場合であっても、オシロスコープの電圧
軸入力端子の耐圧値を超える電圧が印加されることがな
く、従ってオシロスコープの電圧軸入力回路が破壊され
ることがない測定装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明の測定装置の第１
の構成は、トリガ信号が入力されスイッチング出力信号
により特性が評価される被測定素子に対し第１の時刻に
前記トリガ信号を与えるトリガ回路と、前記第１の時刻
を遅延した第２の時刻に前記スイッチング出力信号を通
過開始させるスイッチ手段とを備え、前記スイッチ手段
は前記スイッチング出力信号の電圧が基準電圧以下にな
るまでは、前記第２の時刻を経過しても、前記スイッチ
ング出力信号を通過させないようにすることを特徴とす
る。
の構成は、トリガ信号が入力されスイッチング出力信号
により特性が評価される被測定素子に対し第１の時刻に
前記トリガ信号を与えるトリガ回路と、前記第１の時刻
を遅延した第２の時刻に前記スイッチング出力信号を通
過開始させるスイッチ手段とを備え、前記スイッチ手段
は前記スイッチング出力信号の電圧が基準電圧以下にな
るまでは、前記第２の時刻を経過しても、前記スイッチ
ング出力信号を通過させないようにすることを特徴とす
る。
【００１２】また、トリガ信号が入力されスイッチング
出力信号により特性が評価される被測定素子に対し前記
トリガ信号を与えるトリガ回路と、前記スイッチング出
力信号を通過又は阻止するために開閉するスイッチ手段
と、前記トリガ信号のタイミングを遅延した遅延信号を
出力する遅延回路と、前記スイッチング出力信号の電圧
と基準電圧とを比較し前記スイッチング出力信号の電圧
が前記基準電圧よりも高いときには制御信号を出力せ
ず、前記スイッチング出力信号の電圧が前記基準電圧よ
りも低いときには前記遅延信号を前記制御信号として出
力する制御回路と、前記制御信号に従って前記スイッチ
手段を閉じる駆動回路とを備えることを特徴とする。
出力信号により特性が評価される被測定素子に対し前記
トリガ信号を与えるトリガ回路と、前記スイッチング出
力信号を通過又は阻止するために開閉するスイッチ手段
と、前記トリガ信号のタイミングを遅延した遅延信号を
出力する遅延回路と、前記スイッチング出力信号の電圧
と基準電圧とを比較し前記スイッチング出力信号の電圧
が前記基準電圧よりも高いときには制御信号を出力せ
ず、前記スイッチング出力信号の電圧が前記基準電圧よ
りも低いときには前記遅延信号を前記制御信号として出
力する制御回路と、前記制御信号に従って前記スイッチ
手段を閉じる駆動回路とを備えることを特徴とする。
【００１３】また、本発明の測定装置の第１の構成で
は、前記制御回路は、基準電圧源と、前記基準電圧源の
電圧を第１の入力電圧とし前記スイッチング出力信号の
電圧を第２の入力電圧とし前記第１の入力電圧と前記第
２の入力電圧との比較結果信号を出力する比較器と、前
記比較結果信号と前記遅延信号とが入力され前記制御信
号を出力する論理積ゲートとを備えることを特徴とす
る。
は、前記制御回路は、基準電圧源と、前記基準電圧源の
電圧を第１の入力電圧とし前記スイッチング出力信号の
電圧を第２の入力電圧とし前記第１の入力電圧と前記第
２の入力電圧との比較結果信号を出力する比較器と、前
記比較結果信号と前記遅延信号とが入力され前記制御信
号を出力する論理積ゲートとを備えることを特徴とす
る。
【００１４】また、本発明の測定装置の第１の構成で
は、前記スイッチング出力信号が前記スイッチ手段を介
してオシロスコープの電圧軸入力端子に入力され、前記
トリガ信号が前記オシロスコープの時間軸掃引トリガ入
力端子に入力されることを特徴とする。
は、前記スイッチング出力信号が前記スイッチ手段を介
してオシロスコープの電圧軸入力端子に入力され、前記
トリガ信号が前記オシロスコープの時間軸掃引トリガ入
力端子に入力されることを特徴とする。
【００１５】また、本発明の測定装置の第１の構成で
は、前記基準電圧源の電圧は、前記オシロスコープの電
圧軸入力端子の耐圧値に基づき設定されることを特徴と
する。
は、前記基準電圧源の電圧は、前記オシロスコープの電
圧軸入力端子の耐圧値に基づき設定されることを特徴と
する。
【００１６】さらに、本発明の測定装置の第２の構成
は、トリガ信号が共通に入力されそれぞれのスイッチン
グ出力信号により同時に特性が評価される複数の被測定
素子に対し前記トリガ信号を与えるトリガ回路と、複数
の前記スイッチング出力信号を通過又は阻止するために
開閉する複数のスイッチ手段と、前記トリガ信号のタイ
ミングを遅延した遅延信号を出力する遅延回路とを備
え、さらに、それぞれの前記スイッチング出力信号に対
応して、前記スイッチング出力信号の電圧と基準電圧と
を比較し前記スイッチング出力信号の電圧が前記基準電
圧よりも高いときには制御信号を出力せず、前記スイッ
チング出力信号の電圧が前記基準電圧よりも低いときに
は前記遅延信号を前記制御信号として出力する複数の制
御回路と、前記制御信号に従って前記スイッチ手段を閉
じる複数の駆動回路とを備えることを特徴とする。
は、トリガ信号が共通に入力されそれぞれのスイッチン
グ出力信号により同時に特性が評価される複数の被測定
素子に対し前記トリガ信号を与えるトリガ回路と、複数
の前記スイッチング出力信号を通過又は阻止するために
開閉する複数のスイッチ手段と、前記トリガ信号のタイ
ミングを遅延した遅延信号を出力する遅延回路とを備
え、さらに、それぞれの前記スイッチング出力信号に対
応して、前記スイッチング出力信号の電圧と基準電圧と
を比較し前記スイッチング出力信号の電圧が前記基準電
圧よりも高いときには制御信号を出力せず、前記スイッ
チング出力信号の電圧が前記基準電圧よりも低いときに
は前記遅延信号を前記制御信号として出力する複数の制
御回路と、前記制御信号に従って前記スイッチ手段を閉
じる複数の駆動回路とを備えることを特徴とする。
【００１７】
【発明の実施の形態】次に、本発明の第１の実施の形態
による測定装置の構成を図１を参照して説明する。本発
明の第１の実施の形態による測定装置は、図１に示すよ
うに、電圧源１と、負荷抵抗２と、サイリスタ３と、ト
リガ回路４と、遅延回路５と、制御回路６と、駆動回路
１０と、スイッチ１１と、電流検出器１２と、電流電圧
変換回路１３と、オシロスコープ１４とから構成され、
制御回路６は、比較器７と、基準電圧源８と、論理積ゲ
ート９とから構成されている。
による測定装置の構成を図１を参照して説明する。本発
明の第１の実施の形態による測定装置は、図１に示すよ
うに、電圧源１と、負荷抵抗２と、サイリスタ３と、ト
リガ回路４と、遅延回路５と、制御回路６と、駆動回路
１０と、スイッチ１１と、電流検出器１２と、電流電圧
変換回路１３と、オシロスコープ１４とから構成され、
制御回路６は、比較器７と、基準電圧源８と、論理積ゲ
ート９とから構成されている。
【００１８】被測定素子であるサイリスタ３のカソード
電極は、電圧源１の低電位側出力に接続され、サイリス
タ３のアノード電極は、電圧降下用の負荷抵抗２を介し
て電圧源１の高電位側出力に接続され、サイリスタ３の
アノード電極・カソード電極間電圧は、被測定信号であ
るスイッチング出力信号Ｖ３としてスイッチ１１を介
し、オシロスコープ１４の電圧軸のチャネル１入力端子
に信号Ｖ６として入力され、トリガ回路４からのトリガ
信号Ｖ１は、サイリスタ３のゲート電極とオシロスコー
プ１４の時間軸掃引のトリガ入力端子と遅延回路５とに
入力され、遅延回路５から出力される論理レベルの遅延
信号Ｖ５とスイッチング出力信号Ｖ３とが制御回路６に
入力され、制御回路６から出力される論理レベルの制御
信号に従って駆動回路１０がスイッチ１１を開閉する。
電極は、電圧源１の低電位側出力に接続され、サイリス
タ３のアノード電極は、電圧降下用の負荷抵抗２を介し
て電圧源１の高電位側出力に接続され、サイリスタ３の
アノード電極・カソード電極間電圧は、被測定信号であ
るスイッチング出力信号Ｖ３としてスイッチ１１を介
し、オシロスコープ１４の電圧軸のチャネル１入力端子
に信号Ｖ６として入力され、トリガ回路４からのトリガ
信号Ｖ１は、サイリスタ３のゲート電極とオシロスコー
プ１４の時間軸掃引のトリガ入力端子と遅延回路５とに
入力され、遅延回路５から出力される論理レベルの遅延
信号Ｖ５とスイッチング出力信号Ｖ３とが制御回路６に
入力され、制御回路６から出力される論理レベルの制御
信号に従って駆動回路１０がスイッチ１１を開閉する。
【００１９】また、制御回路６では、比較器７によりス
イッチング出力信号Ｖ３の電圧と基準電圧源８の電圧と
がアナログ比較され、スイッチング出力信号Ｖ３の電圧
が基準電圧源８の電圧より高いときには、比較器７は論
理レベル（Ｌ）の比較結果信号Ｖ４を出力して論理積ゲ
ート９を閉じ、遅延信号Ｖ５はマスクされ、論理積ゲー
ト９の出力は論理レベル（Ｌ）に固定され制御信号は出
力されず、スイッチング出力信号Ｖ３の電圧が基準電圧
源８の電圧より低いときには、比較器７は論理レベル
（Ｈ）の比較結果信号Ｖ４を出力して論理積ゲート９を
開き、遅延信号Ｖ５はそのまま制御信号として論理積ゲ
ート９から出力される。遅延信号Ｖ５はトリガ信号Ｖ１
が入力され任意に設定された遅延時間後に論理レベル
（Ｌ）から論理レベル（Ｈ）に遷移する。そして、論理
積ゲート９の出力が論理レベル（Ｌ）のとき駆動回路１
０はスイッチ１１を開き、論理積ゲート９の出力が論理
レベル（Ｈ）のとき駆動回路１０はスイッチ１１を閉じ
る。ここで、基準電圧源８の電圧は、信号Ｖ６の最大電
圧を決定するため、オシロスコープ１４の電圧軸入力端
子の耐圧より低い値に設定する。また、スイッチング出
力信号Ｖ３を、入力電圧をステップダウンするための分
圧手段を介して比較器７に入力してもよく、その場合に
は分圧比に比例させて基準電圧源８の電圧を設定すれば
よい。
イッチング出力信号Ｖ３の電圧と基準電圧源８の電圧と
がアナログ比較され、スイッチング出力信号Ｖ３の電圧
が基準電圧源８の電圧より高いときには、比較器７は論
理レベル（Ｌ）の比較結果信号Ｖ４を出力して論理積ゲ
ート９を閉じ、遅延信号Ｖ５はマスクされ、論理積ゲー
ト９の出力は論理レベル（Ｌ）に固定され制御信号は出
力されず、スイッチング出力信号Ｖ３の電圧が基準電圧
源８の電圧より低いときには、比較器７は論理レベル
（Ｈ）の比較結果信号Ｖ４を出力して論理積ゲート９を
開き、遅延信号Ｖ５はそのまま制御信号として論理積ゲ
ート９から出力される。遅延信号Ｖ５はトリガ信号Ｖ１
が入力され任意に設定された遅延時間後に論理レベル
（Ｌ）から論理レベル（Ｈ）に遷移する。そして、論理
積ゲート９の出力が論理レベル（Ｌ）のとき駆動回路１
０はスイッチ１１を開き、論理積ゲート９の出力が論理
レベル（Ｈ）のとき駆動回路１０はスイッチ１１を閉じ
る。ここで、基準電圧源８の電圧は、信号Ｖ６の最大電
圧を決定するため、オシロスコープ１４の電圧軸入力端
子の耐圧より低い値に設定する。また、スイッチング出
力信号Ｖ３を、入力電圧をステップダウンするための分
圧手段を介して比較器７に入力してもよく、その場合に
は分圧比に比例させて基準電圧源８の電圧を設定すれば
よい。
【００２０】また必要に応じて、サイリスタ３のアノー
ド電極・カソード電極間電流も測定され、センスコイル
などで構成された電流検出器１２によりピックアップさ
れた電流が電流電圧変換回路１３により信号Ｖ２に変換
され、オシロスコープ１４の電圧軸のチャネル２入力端
子に入力されて、チャネル１とともに２現象表示され
る。
ド電極・カソード電極間電流も測定され、センスコイル
などで構成された電流検出器１２によりピックアップさ
れた電流が電流電圧変換回路１３により信号Ｖ２に変換
され、オシロスコープ１４の電圧軸のチャネル２入力端
子に入力されて、チャネル１とともに２現象表示され
る。
【００２１】次に、本発明の第１の実施の形態による測
定装置の動作を図１、図２、図３を参照して詳細に説明
する。図２は本発明の第１の実施の形態による測定装置
の動作説明図であり、図３は図２の詳細動作説明図であ
る。図２は各部信号をまとめて示し、図３とともに縦軸
は電圧、横軸は時間である。
定装置の動作を図１、図２、図３を参照して詳細に説明
する。図２は本発明の第１の実施の形態による測定装置
の動作説明図であり、図３は図２の詳細動作説明図であ
る。図２は各部信号をまとめて示し、図３とともに縦軸
は電圧、横軸は時間である。
【００２２】基準時刻をｔ０とし、サイリスタ３にトリ
ガ信号Ｖ１（例えば数Ｖ）が入力されターンオンする時
刻をｔ１とし、遅延信号Ｖ５が論理レベル（Ｈ）に遷移
する時刻をｔ２とし、比較結果信号Ｖ４が論理レベル
（Ｈ）に遷移する時刻をｔ３とする。ここで、時間（ｔ
２−ｔ１）が遅延回路５の任意に設定された遅延時間で
ある。
ガ信号Ｖ１（例えば数Ｖ）が入力されターンオンする時
刻をｔ１とし、遅延信号Ｖ５が論理レベル（Ｈ）に遷移
する時刻をｔ２とし、比較結果信号Ｖ４が論理レベル
（Ｈ）に遷移する時刻をｔ３とする。ここで、時間（ｔ
２−ｔ１）が遅延回路５の任意に設定された遅延時間で
ある。
【００２３】まず、時刻ｔ０〜ｔ１期間では、トリガ前
でありトリガ信号Ｖ１は０である。サイリスタ３はオフ
状態を保持しているため、スイッチング出力信号Ｖ３の
電圧は電圧源１の電圧（例えば１ＫＶ）に等しく、アノ
ード電極・カソード電極間電流も流れないから信号Ｖ２
は０であり、比較結果信号Ｖ４及び遅延信号Ｖ５は論理
レベル（Ｌ）であり、従って論理積ゲート９の出力は論
理レベル（Ｌ）であり、スイッチ１１は開状態であるか
ら信号Ｖ６は０である。
でありトリガ信号Ｖ１は０である。サイリスタ３はオフ
状態を保持しているため、スイッチング出力信号Ｖ３の
電圧は電圧源１の電圧（例えば１ＫＶ）に等しく、アノ
ード電極・カソード電極間電流も流れないから信号Ｖ２
は０であり、比較結果信号Ｖ４及び遅延信号Ｖ５は論理
レベル（Ｌ）であり、従って論理積ゲート９の出力は論
理レベル（Ｌ）であり、スイッチ１１は開状態であるか
ら信号Ｖ６は０である。
【００２４】次に、時刻ｔ１〜ｔ２期間では、サイリス
タ３はターンオンの結果、スイッチング出力信号Ｖ３の
電圧は下降し、数μＳ後には１〜２Ｖ程度の順電圧への
収束に向かう。また、トリガ回路４から出力されるトリ
ガ信号Ｖ１はオシロスコープ１４の時間軸掃引のトリガ
入力端子に入力されるので、アノード電極・カソード電
極間電流に比例した信号Ｖ２の波形がオシロスコープ１
４に表示される。しかし、遅延信号Ｖ５はまだ論理レベ
ル（Ｌ）であり、スイッチング出力信号Ｖ３の電圧は基
準電圧源８の電圧より高いため比較結果信号Ｖ４もまだ
論理レベル（Ｌ）であり、従って論理積ゲート９の出力
は論理レベル（Ｌ）であり、スイッチ１１は開状態であ
るから信号Ｖ６は０である。
タ３はターンオンの結果、スイッチング出力信号Ｖ３の
電圧は下降し、数μＳ後には１〜２Ｖ程度の順電圧への
収束に向かう。また、トリガ回路４から出力されるトリ
ガ信号Ｖ１はオシロスコープ１４の時間軸掃引のトリガ
入力端子に入力されるので、アノード電極・カソード電
極間電流に比例した信号Ｖ２の波形がオシロスコープ１
４に表示される。しかし、遅延信号Ｖ５はまだ論理レベ
ル（Ｌ）であり、スイッチング出力信号Ｖ３の電圧は基
準電圧源８の電圧より高いため比較結果信号Ｖ４もまだ
論理レベル（Ｌ）であり、従って論理積ゲート９の出力
は論理レベル（Ｌ）であり、スイッチ１１は開状態であ
るから信号Ｖ６は０である。
【００２５】次に、時刻ｔ２〜ｔ３期間では、遅延時間
が経過して遅延信号Ｖ５は論理レベル（Ｈ）になるが、
スイッチング出力信号Ｖ３の電圧は基準電圧源８の電圧
より高いため比較結果信号Ｖ４はまだ論理レベル（Ｌ）
であり、従って論理積ゲート９の出力は論理レベル
（Ｌ）であり、スイッチ１１は開状態であるから信号Ｖ
６は０である。
が経過して遅延信号Ｖ５は論理レベル（Ｈ）になるが、
スイッチング出力信号Ｖ３の電圧は基準電圧源８の電圧
より高いため比較結果信号Ｖ４はまだ論理レベル（Ｌ）
であり、従って論理積ゲート９の出力は論理レベル
（Ｌ）であり、スイッチ１１は開状態であるから信号Ｖ
６は０である。
【００２６】次に、時刻ｔ３以降になると、遅延信号Ｖ
５は論理レベル（Ｈ）を保持し、スイッチング出力信号
Ｖ３の電圧は基準電圧源８の電圧より低くなるため比較
結果信号Ｖ４は論理レベル（Ｈ）になり、従って論理積
ゲート９の出力は論理レベル（Ｈ）になり、スイッチ１
１は閉状態になるからスイッチング出力信号Ｖ３が信号
Ｖ６となってオシロスコープ１４の電圧軸のチャネル１
入力端子に入力され、サイリスタ３の順電圧付近の波形
がオシロスコープ１４に表示される。
５は論理レベル（Ｈ）を保持し、スイッチング出力信号
Ｖ３の電圧は基準電圧源８の電圧より低くなるため比較
結果信号Ｖ４は論理レベル（Ｈ）になり、従って論理積
ゲート９の出力は論理レベル（Ｈ）になり、スイッチ１
１は閉状態になるからスイッチング出力信号Ｖ３が信号
Ｖ６となってオシロスコープ１４の電圧軸のチャネル１
入力端子に入力され、サイリスタ３の順電圧付近の波形
がオシロスコープ１４に表示される。
【００２７】このとき図３に示すように、時刻ｔ３は、
測定されるサイリスタ３の特性に応じて変動し、例えば
サイリスタ３が良品であるときのスイッチング出力信号
がＶ３、サイリスタ３が不良品であるときのスイッチン
グ出力信号がＶ３’であれば、基準電圧源８の電圧を通
過するそれぞれの時刻ｔ３とｔ３’とは異なる時刻にな
り、サイリスタ３が全く動作しないような極端な場合に
はｔ３’は無限大となり即ちスイッチ１１は閉じること
がない。このように、遅延時間経過後であっても必ずス
イッチング出力信号Ｖ３の電圧が基準電圧源８の電圧よ
り低くなるまでは、スイッチング出力信号Ｖ３がスイッ
チ１１を通過することはない。
測定されるサイリスタ３の特性に応じて変動し、例えば
サイリスタ３が良品であるときのスイッチング出力信号
がＶ３、サイリスタ３が不良品であるときのスイッチン
グ出力信号がＶ３’であれば、基準電圧源８の電圧を通
過するそれぞれの時刻ｔ３とｔ３’とは異なる時刻にな
り、サイリスタ３が全く動作しないような極端な場合に
はｔ３’は無限大となり即ちスイッチ１１は閉じること
がない。このように、遅延時間経過後であっても必ずス
イッチング出力信号Ｖ３の電圧が基準電圧源８の電圧よ
り低くなるまでは、スイッチング出力信号Ｖ３がスイッ
チ１１を通過することはない。
【００２８】このように、本実施の形態による測定装置
では、オシロスコープの電圧軸入力端子の耐圧値に基づ
く電圧に設定された基準電圧源を有する比較器により、
高圧電源に接続されたサイリスタのスイッチング出力信
号の電圧を検知し、トリガ信号に基づく遅延信号をマス
ク制御する制御回路と、オシロスコープの電圧軸入力端
子に前置して制御回路により開閉制御されるスイッチと
を備えたことにより、サイリスタの過渡特性である順電
圧に達する付近の波形を適切な電圧軸入力レンジにより
測定しながら、被測定素子であるサイリスタが不良品の
場合であっても、オシロスコープの電圧軸入力端子の耐
圧値を超える電圧が印加されることがなく、従ってオシ
ロスコープの電圧軸入力回路の破壊を防ぐことが可能と
なる。
では、オシロスコープの電圧軸入力端子の耐圧値に基づ
く電圧に設定された基準電圧源を有する比較器により、
高圧電源に接続されたサイリスタのスイッチング出力信
号の電圧を検知し、トリガ信号に基づく遅延信号をマス
ク制御する制御回路と、オシロスコープの電圧軸入力端
子に前置して制御回路により開閉制御されるスイッチと
を備えたことにより、サイリスタの過渡特性である順電
圧に達する付近の波形を適切な電圧軸入力レンジにより
測定しながら、被測定素子であるサイリスタが不良品の
場合であっても、オシロスコープの電圧軸入力端子の耐
圧値を超える電圧が印加されることがなく、従ってオシ
ロスコープの電圧軸入力回路の破壊を防ぐことが可能と
なる。
【００２９】次に、本発明の第２の実施の形態による測
定装置の構成を図４を参照して説明する。本発明の第２
の実施の形態による測定装置は、図４に示すように、電
圧源１と、負荷抵抗２，２２と、サイリスタ３，２３
と、トリガ回路４と、遅延回路５と、制御回路６，２６
と、駆動回路１０，２０と、スイッチ１１，２１と、オ
シロスコープ１４とから構成され、制御回路６と制御回
路２６とは同一構成であり、駆動回路１０と駆動回路２
０とは同一構成である。
定装置の構成を図４を参照して説明する。本発明の第２
の実施の形態による測定装置は、図４に示すように、電
圧源１と、負荷抵抗２，２２と、サイリスタ３，２３
と、トリガ回路４と、遅延回路５と、制御回路６，２６
と、駆動回路１０，２０と、スイッチ１１，２１と、オ
シロスコープ１４とから構成され、制御回路６と制御回
路２６とは同一構成であり、駆動回路１０と駆動回路２
０とは同一構成である。
【００３０】図４では図１と同一要素には同一符号を付
しており、同一要素については本発明の第１の実施の形
態による測定装置と構成及び動作が同じであるため説明
を省略する。
しており、同一要素については本発明の第１の実施の形
態による測定装置と構成及び動作が同じであるため説明
を省略する。
【００３１】本実施の形態による測定装置は、２つのサ
イリスタ３及びサイリスタ２３を同時に測定することが
できるものであり、サイリスタ２３のカソード電極は、
電圧源１の低電位側出力に接続され、サイリスタ２３の
アノード電極は、電圧降下用の負荷抵抗２２を介して電
圧源１の高電位側出力に接続され、サイリスタ２３のア
ノード電極・カソード電極間電圧は、被測定信号である
スイッチング出力信号としてスイッチ２１を介し、オシ
ロスコープ１４の電圧軸のチャネル２入力端子に入力さ
れ、トリガ回路４からのトリガ信号は、サイリスタ２３
のゲート電極にも入力され、サイリスタ３及びサイリス
タ２３は同時にトリガされる。遅延回路５から出力され
る遅延信号とサイリスタ２３のスイッチング出力信号と
が制御回路２６に入力され、制御回路２６から出力され
る制御信号に従って駆動回路２０がスイッチ２１を開閉
する。
イリスタ３及びサイリスタ２３を同時に測定することが
できるものであり、サイリスタ２３のカソード電極は、
電圧源１の低電位側出力に接続され、サイリスタ２３の
アノード電極は、電圧降下用の負荷抵抗２２を介して電
圧源１の高電位側出力に接続され、サイリスタ２３のア
ノード電極・カソード電極間電圧は、被測定信号である
スイッチング出力信号としてスイッチ２１を介し、オシ
ロスコープ１４の電圧軸のチャネル２入力端子に入力さ
れ、トリガ回路４からのトリガ信号は、サイリスタ２３
のゲート電極にも入力され、サイリスタ３及びサイリス
タ２３は同時にトリガされる。遅延回路５から出力され
る遅延信号とサイリスタ２３のスイッチング出力信号と
が制御回路２６に入力され、制御回路２６から出力され
る制御信号に従って駆動回路２０がスイッチ２１を開閉
する。
【００３２】制御回路２６と駆動回路２０とスイッチ２
１は、本発明の第１の実施の形態による測定装置の制御
回路６と駆動回路１０とスイッチ１１と同じ動作を行う
ため、サイリスタ２３のスイッチング出力信号の波形が
サイリスタ３のスイッチング出力信号の波形とともに２
現象表示され、２つのサイリスタの過渡特性を同時に測
定する際であっても、オシロスコープ１４の電圧軸のそ
れぞれのチャネルへの過大電圧入力を防ぐことが可能と
なる。
１は、本発明の第１の実施の形態による測定装置の制御
回路６と駆動回路１０とスイッチ１１と同じ動作を行う
ため、サイリスタ２３のスイッチング出力信号の波形が
サイリスタ３のスイッチング出力信号の波形とともに２
現象表示され、２つのサイリスタの過渡特性を同時に測
定する際であっても、オシロスコープ１４の電圧軸のそ
れぞれのチャネルへの過大電圧入力を防ぐことが可能と
なる。
【００３３】ここで、制御回路２６は制御回路６が有す
る基準電圧源８に対応する基準電圧源を有し、オシロス
コープ１４の電圧軸のチャネル２入力端子の耐圧値より
低い電圧のサイリスタ２３のスイッチング出力信号のみ
をスイッチ２１に通過させるが、制御回路２６の有する
基準電圧源の電圧と、制御回路６が有する基準電圧源８
の電圧とは、同一値でも異なる値でもよく、同一値であ
れば一方の基準電圧源を共用することもできる。
る基準電圧源８に対応する基準電圧源を有し、オシロス
コープ１４の電圧軸のチャネル２入力端子の耐圧値より
低い電圧のサイリスタ２３のスイッチング出力信号のみ
をスイッチ２１に通過させるが、制御回路２６の有する
基準電圧源の電圧と、制御回路６が有する基準電圧源８
の電圧とは、同一値でも異なる値でもよく、同一値であ
れば一方の基準電圧源を共用することもできる。
【００３４】さらに、本実施の形態による測定装置は２
つのサイリスタを有しているが、ｎ（ｎは３以上の整
数）組の制御回路と、駆動回路と、スイッチとを備える
ことにより、ｎチャネルの電圧軸を表示できるオシロス
コープを用いて、同様にｎ個のサイリスタを同時に測定
することができ、この場合も、それぞれの制御回路の基
準電圧源を個別に備えても共用としてもよく、また、基
準電圧源の電圧についても同一値でも異なる値でもよ
い。
つのサイリスタを有しているが、ｎ（ｎは３以上の整
数）組の制御回路と、駆動回路と、スイッチとを備える
ことにより、ｎチャネルの電圧軸を表示できるオシロス
コープを用いて、同様にｎ個のサイリスタを同時に測定
することができ、この場合も、それぞれの制御回路の基
準電圧源を個別に備えても共用としてもよく、また、基
準電圧源の電圧についても同一値でも異なる値でもよ
い。
【００３５】なお、本発明の第１及び第２の実施の形態
による測定装置では、被測定素子をサイリスタとして説
明したが、本発明は、高電圧を印加して試験を行う同様
の高耐圧スイッチング素子にも適用できる。また、スイ
ッチは耐圧が充分であれば継電器接点でもＭＯＳトラン
ジスタなどによる半導体スイッチでもさしつかえない。
による測定装置では、被測定素子をサイリスタとして説
明したが、本発明は、高電圧を印加して試験を行う同様
の高耐圧スイッチング素子にも適用できる。また、スイ
ッチは耐圧が充分であれば継電器接点でもＭＯＳトラン
ジスタなどによる半導体スイッチでもさしつかえない。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
高電圧を被測定素子に印加し、過渡特性を測定すると
き、測定精度を確保しながらも、被測定素子が不良品の
場合であってもオシロスコープの電圧軸入力回路の過大
電圧による破壊を防ぐことが可能となり、さらに、被測
定素子に汎用品のオシロスコープを直接接続できるた
め、安価に測定装置を構成することが可能になるという
効果が得られる。
高電圧を被測定素子に印加し、過渡特性を測定すると
き、測定精度を確保しながらも、被測定素子が不良品の
場合であってもオシロスコープの電圧軸入力回路の過大
電圧による破壊を防ぐことが可能となり、さらに、被測
定素子に汎用品のオシロスコープを直接接続できるた
め、安価に測定装置を構成することが可能になるという
効果が得られる。
【図１】本発明の第１の実施の形態による測定装置の構
成図である。
成図である。
【図２】本発明の第１の実施の形態による測定装置の動
作説明図である。
作説明図である。
【図３】図２の詳細動作説明図である。
【図４】本発明の第２の実施の形態による測定装置の構
成図である。
成図である。
【図５】従来例の測定装置の構成図である。
１，１０１ 電圧源 ２，２２，１０２ 負荷抵抗 ３，２３，１０３ サイリスタ ４，１０４ トリガ回路 ５，１０５ 遅延回路 ６，２６ 制御回路 ７ 比較器 ８ 基準電圧源 ９ 論理積ゲート １０，２０，１１０ 駆動回路 １１，２１，１１１ スイッチ １２，１１２ 電流検出器 １３，１１３ 電流電圧変換回路 １４，１１４ オシロスコープ
Claims (6)
- 【請求項１】 トリガ信号が入力されスイッチング出力
信号により特性が評価される被測定素子に対し第１の時
刻に前記トリガ信号を与えるトリガ回路と、前記第１の
時刻を遅延した第２の時刻に前記スイッチング出力信号
を通過開始させるスイッチ手段とを備え、前記スイッチ
手段は前記スイッチング出力信号の電圧が基準電圧以下
になるまでは、前記第２の時刻を経過しても、前記スイ
ッチング出力信号を通過させないようにすることを特徴
とする測定装置。 - 【請求項２】 トリガ信号が入力されスイッチング出力
信号により特性が評価される被測定素子に対し前記トリ
ガ信号を与えるトリガ回路と、前記スイッチング出力信
号を通過又は阻止するために開閉するスイッチ手段と、
前記トリガ信号のタイミングを遅延した遅延信号を出力
する遅延回路と、前記スイッチング出力信号の電圧と基
準電圧とを比較し前記スイッチング出力信号の電圧が前
記基準電圧よりも高いときには制御信号を出力せず、前
記スイッチング出力信号の電圧が前記基準電圧よりも低
いときには前記遅延信号を前記制御信号として出力する
制御回路と、前記制御信号に従って前記スイッチ手段を
閉じる駆動回路とを備えることを特徴とする測定装置。 - 【請求項３】 前記制御回路は、基準電圧源と、前記基
準電圧源の電圧を第１の入力電圧とし前記スイッチング
出力信号の電圧を第２の入力電圧とし前記第１の入力電
圧と前記第２の入力電圧との比較結果信号を出力する比
較器と、前記比較結果信号と前記遅延信号とが入力され
前記制御信号を出力する論理積ゲートとを備えることを
特徴とする請求項２記載の測定装置。 - 【請求項４】 前記スイッチング出力信号が前記スイッ
チ手段を介してオシロスコープの電圧軸入力端子に入力
され、前記トリガ信号が前記オシロスコープの時間軸掃
引トリガ入力端子に入力されることを特徴とする請求項
３記載の測定装置。 - 【請求項５】 前記基準電圧源の電圧は、前記オシロス
コープの電圧軸入力端子の耐圧値に基づき設定されるこ
とを特徴とする請求項４記載の測定装置。 - 【請求項６】 トリガ信号が共通に入力されそれぞれの
スイッチング出力信号により同時に特性が評価される複
数の被測定素子に対し前記トリガ信号を与えるトリガ回
路と、複数の前記スイッチング出力信号を通過又は阻止
するために開閉する複数のスイッチ手段と、前記トリガ
信号のタイミングを遅延した遅延信号を出力する遅延回
路とを備え、さらに、それぞれの前記スイッチング出力
信号に対応して、前記スイッチング出力信号の電圧と基
準電圧とを比較し前記スイッチング出力信号の電圧が前
記基準電圧よりも高いときには制御信号を出力せず、前
記スイッチング出力信号の電圧が前記基準電圧よりも低
いときには前記遅延信号を前記制御信号として出力する
複数の制御回路と、前記制御信号に従って前記スイッチ
手段を閉じる複数の駆動回路とを備えることを特徴とす
る測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17124999A JP3237656B2 (ja) | 1999-06-17 | 1999-06-17 | 測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17124999A JP3237656B2 (ja) | 1999-06-17 | 1999-06-17 | 測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001004670A true JP2001004670A (ja) | 2001-01-12 |
| JP3237656B2 JP3237656B2 (ja) | 2001-12-10 |
Family
ID=15919826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17124999A Expired - Fee Related JP3237656B2 (ja) | 1999-06-17 | 1999-06-17 | 測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237656B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008309702A (ja) * | 2007-06-15 | 2008-12-25 | Sharp Corp | 電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置 |
| WO2011135094A1 (en) | 2010-04-30 | 2011-11-03 | Katholieke Universiteit Leuven | Voltage clamping circuit and use thereof |
| JP2014105999A (ja) * | 2012-11-22 | 2014-06-09 | Fujitsu Ltd | 電圧検出回路及びトランジスタの特性測定方法 |
| CN108645603A (zh) * | 2018-04-17 | 2018-10-12 | 国网湖南省电力有限公司 | 断路器模拟缺陷储压介质暂态压力检测装置及其应用方法 |
-
1999
- 1999-06-17 JP JP17124999A patent/JP3237656B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008309702A (ja) * | 2007-06-15 | 2008-12-25 | Sharp Corp | 電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置 |
| US7733105B2 (en) | 2007-06-15 | 2010-06-08 | Sharp Kabushiki Kaisha | Voltage clamp circuit and semiconductor device, overcurrent protection circuit, voltage measurement probe, voltage measurement device and semiconductor evaluation device respectively using the same |
| JP4553395B2 (ja) * | 2007-06-15 | 2010-09-29 | シャープ株式会社 | オシロスコープおよびそれを用いた半導体評価装置 |
| WO2011135094A1 (en) | 2010-04-30 | 2011-11-03 | Katholieke Universiteit Leuven | Voltage clamping circuit and use thereof |
| JP2014105999A (ja) * | 2012-11-22 | 2014-06-09 | Fujitsu Ltd | 電圧検出回路及びトランジスタの特性測定方法 |
| US9891265B2 (en) | 2012-11-22 | 2018-02-13 | Fujitsu Limited | Voltage detecting circuit and method for measuring characteristic of transistor |
| CN108645603A (zh) * | 2018-04-17 | 2018-10-12 | 国网湖南省电力有限公司 | 断路器模拟缺陷储压介质暂态压力检测装置及其应用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3237656B2 (ja) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100552467C (zh) | 进行晶片水平的非箝位感性切换试验的结构和方法 | |
| US3943380A (en) | Keyed comparator | |
| US20010052790A1 (en) | On-chip substrate regulator test mode | |
| JP6205170B2 (ja) | 電力デバイスアナライザ | |
| KR100529615B1 (ko) | 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로 | |
| KR100255495B1 (ko) | 오토·크리어회로 | |
| JP3237656B2 (ja) | 測定装置 | |
| US7880470B2 (en) | Switching circuit, signal output device and test apparatus | |
| Wang et al. | A smart gate driver for SiC power MOSFETS with aging compensation and ringing suppression | |
| Singh et al. | Short circuit robustness of 1200 V SiC switches | |
| US6943786B1 (en) | Dual voltage switch with programmable asymmetric transfer rate | |
| US7095267B2 (en) | MOSFET drive circuit, programmable power supply and semiconductor test apparatus | |
| CN115712044A (zh) | SiC MOSFET功率循环试验的阈值电压监测电路 | |
| JPH01321382A (ja) | Ｍｏｓトランジスタの試験回路 | |
| JP7246158B2 (ja) | コイルの信頼性試験装置 | |
| KR20010053074A (ko) | 저 전하 주입 모스펫 스위치 | |
| US20080272799A1 (en) | Electronic Device | |
| CN116224003B (zh) | Mos型半导体器件的阈值电压稳定性测试电路 | |
| Aeloiza et al. | Online Health Monitoring and Aging Prognostics for SiC Power Converters | |
| US20010050576A1 (en) | On-chip substrate regulator test mode | |
| US20060214812A1 (en) | Measurement of output voltage characteristics on dynamic logic signals | |
| Dharmadhikari et al. | Low cost fast switch using a stack of bipolar transistors as a pockel cell driver | |
| US11549998B1 (en) | Driver device having an NMOS power transistor and a blocking circuit for stress test mode, and method of stress testing the driver device | |
| US20230318592A1 (en) | Gate drive circuit, test device, and switching method | |
| JP2691182B2 (ja) | 集積回路のラッチアップ測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |