JP2000514972A - Ａｔｍ交換システムでのアドレス低減方法 - Google Patents

Abstract

(57)【要約】 ＡＴＭ交換系のテーブル内に記憶されたコネクションに関するデータの効率的なアドレッシングのために、アドレッシングに必要なアドレスを短い形式で呈示する必要がある。これは、本発明によると、ＡＴＭセルのセルヘッドから取り出したＶＰＩ／ＶＣＩコネクシヨンパラメータを、入力量として、多数のノードを有している２進アクセスツリーに供給し、最上ノードで開始して、それから、上昇する列シーケンス内で別のノード内に記憶されている数値と比較し、該比較を、比較演算の１つで同じになる迄行なうことにより達成される。

Description

【発明の詳細な説明】 ＡＴＭ交換システムでのアドレス低減方法 本発明は、情報部分並びに当該情報部分の前に置かれたセルヘッドを有するＡ ＴＭセルを有しており、その際、比較的最後の論理コネクションパラメータ内に 配置されており、多数のノードを有するアクセスツリーを有しており、該アクセ スツリーは、各ノードがコネクション線を介して少なくとも２つの後続ノードと コネクトされていて、各ノードに数値が割り当てられているようにして組織構成 されるＡＴＭ交換系でのアドレス低減方法に関する。 ＡＴＭ交換（非同期転送モード）の場合、情報は、送信局から１つ又は複数の 受信局に伝送される。これは、伝送すべき情報をＡＴＭセルにパッキングして、 伝送されるようにして行われる。その際、有効情報は、当該ＡＴＭセルの情報部 分内に記憶され、コネクションに関するシグナリング情報は、情報部分に先行す るセルヘッド内に記憶される。このシグナリング情報は、バーチャルチャネルナ ンバー乃至バーチャルパスナンバー（ＶＰＩ／ＶＣＩコネクションバラメータ） として構成されている。 ＶＰＩ／ＶＣＩコネクションバラメータは、２８ビットの長さであり、どのコ ネクションに当該セルが所 属するか指示される。一般的には、ＡＴＭ交換システム内に、テーブルが設けら れており、このテーブル内に、コネクションデータ、つまり、所定コネクション の全てを特徴付けるデータ、例えば、セル速度監視又はルーチングに関するデー タが記憶されており、場合によっては、ダイナミックに変えることができる。し かし、所定時点では、数Ｎのコネクションを確立することができ、その際、Ｎ≪ ２２８である。一般には、数Ｎは、約２１３の大きさである。 テーブルの各コネクションに関する各データを得るために、所属のメモリセル を、相応のようにしてアドレッシングする必要がある。原理的には、これは、Ｖ ＰＩ／ＶＣＩコネクションを用いて行うことができる。しかし、２２８のアドレ スをコネクトするのは実際的ではない。この理由から、公知技術では、一連の方 法でアドレスが低減される。その際、２８ビットの長さのＶＰＩ／ＶＣＩアドレ スが、約１３ビットの比較的短いアドレスに変換される。このアドレスを用いて 、コネクションデータにアドレッシングされて、当該テーブルに入れられる。 ＶＰＩ／ＶＣＩコネクションパラメータを比較的短い内部アドレス（例えば、 １３ビット）に変換するために、比較的短い時間しか利用できないので（例えば 、１５５Ｍｂｉｔの伝送速度で２．８μｓｅｃ）、従来技術では、内容参照可能 （アドレッシング）メモリ （ＣＡＭ）が使用されている。その際、このメモリには、２８ビット幅の入力デ ータ（つまり、ＣＰＩ／ＶＣＩコネクションパラメータ値）が提供される。この データと全ての内部エントリとの内部比較に応じて、発見されたエントリに所属 するデータ、即ち、この場合には、１３ビットの内部アドレスが出力される。基 本的には、その際、３つの場合が発生することがある１．メモリ内に、適合する エントリが見つけられない場合（ミスマッチ）。 ２．厳密に１つのエントリ（シングルマッチ）が見つけられた場合か、又は、 ３．１つ以上のエントリ（マルチマッチ）が、所定の入力データで見つけられた 場合。 しかし、その種の解決手段の欠点は、内容参照可能（アドレッシング）メモリ は高価であり、コスト高であるということである。と言うのは、これは、特殊な 条件に基づいて、ＡＳＩＣモジュールとしてしか実施できないからである。更に 、ハードウェア及びソフトウエア構成要素の拡張には困難が伴い、その結果、実 際に使用するのは問題となることが屡々である。 本発明の課題は、例えば、ＡＴＭセルのコネクションパラメータから、内部ア ドレスに変換するのを、簡単な手段によって、大きなコストを掛けずに高速且つ 効率的に実行することができ、その際、ダイナミック な拡張可能性を損なわないようにする方法を提供することにある。 有利には、本発明は、殊に、この変換をシーケンスなサーチ方法を使用して、 ２進アクセスツリーで実行することにある。これは、本発明によると、ＡＴＭセ ルのセルヘッドで取り出されたＶＰＩ／ＶＣＩコネクションパラメータが、入力 量として多数のノードを有している２進アクセスツリーに供給され、最上ノード で開始して、それから、上昇する列シーケンスで、別のノード内に記憶されてい る数値と比較され、比較演算の１つで同じになる迄比較が行われる。従って、高 価なメモリモジュール、例えば、従来技術で使用されている内容参照可能（アド レッシング）なメモリを使用する必要はないという利点が得られる。 本発明の有利な実施例は、従属請求項に記載されている。 請求項２によると、メモリシステムを設け、該メモリシステムを、論理部及び メモリ部に分割し、その際、比較演算を論理部で実行し、ノードを、リストエン トリとして前記メモリ部内で構成し、当該各リストエントリ内で、複数のフィー ルドを定義し、該フィールドを、その都度コネクション確立乃至解除時に実行す ることが提案されている。それによると、メモリ部をハードウェアにより容易に 拡張することができるという利点が得られる。更に、アクセスツリーを構成する アルゴリズムをソフトウエアにより同様に容易に変えることができる。ハードウ エア及びソフトウエアでの容易な拡張可能性は、論理チャネルとメモリ部とを厳 密に分離することによって得られる。 請求項３によると、解除の判定基準は、比較演算時に結合された値が等しいこ とであるようにされている。それによると初めて、短縮されたアドレスが完全に 検出されて、コネクションに関連するデータを含むメモリのアドレッシングのた めに利用することができるという利点が得られる。 請求項４によると、各リストエントリの少なくとも２つのフィールド内に、前 記各リストエントリへ分岐すべき当該各リストエントリの指示オペレータを定義 するようにされている。それによると、効率的な、高速サーチを、アクセスツリ ーを構成するアルゴリズムの内部で行うことができるという利点が得られる。 請求項５によると、少なくとも２つのサーチアクセスを、メモリ部で時間シー ケンスで相互にインターリーブするようにされている。それによると、アクセス によって得られた時間間隔を最適に利用することができ、それにより、この方法 を更にダイナミックにすることができるという利点が得られる。 請求項６によると、リストエントリを、少なくとも２つのデータレイヤとに よって変え、その際、当該データレイヤをアクティブな作動状態にし、それ以外 のデータレイヤをパッシブな作動状態にし、固定定義された時点で、両データレ イヤを当該データレイヤによってそれぞれ配属すべき作動状態から、前述のよう な、それ以外のデータレイヤに変えるようにされている。それによると、定義す べき時点だけを変て、切換時点に作用を及ぼすことができるという利点が得られ る。常に比較的大きなデータが移動するエントリを挿入したり除去したりするの で、従って、この方法の別のダイナミック化も達成することができる。 本発明について、以下、図示の実施例を用いて詳述する。 その際： 図１は、２進アクセスツリーによる抽象的に図示したサーチストラテジーを用い る本発明の方法を示す図、 図２は、本発明の方法の実施例を示す図、 図３は、ダイナミック化用の相互にコネクトされるサーチアクセスを示す図、 図４は、サーチメモリ内の変化を示す図である。 図１には、抽象的に図示した２進アクセスツリーによるサーチストラテジーを 用いた本発明の方法が図示されている。その際、高バランス化２進ＡＶＬツリー が用いられている。その種のツリーは、“Ａｌｇｏｒｉｔｈｍｅｎ ＆ Ｄａｔ ｅｎｓｔｒｕｋｔｕｒｅｎ，Ｎ．Ｗｉｒｔｈ”に記載されている。アクセスツリ ー自体は、多数のノードから形成されており、その際 、ノードのそれぞれは、グラフ理論の意味ではノードと呼ばれるコネクション線 を介して、最大２個の後続ノードとコネクトされる。最上ノードと、全てのノー ドとの間隔（深さ（Ｔｉｅｆｅ）とも呼ばれる）は、小さく保持される。従って 、その際、サーチ期間は、同様に小さく保持される。サーチ期間を２．８μｓｅ ｃよりも小さく保持することができるようにするために、このようにする必要が ある。更に、各ノードに、コネクションパラメータＶＰＩ／ＶＣＩのＶＰＩ部の 高い値のビット桁及びＶＣＩ部の比較的低い値のビット桁から形成された数値が 割り当てられる（これについては、更に詳細に後述する）。その際、アクセスツ リーの左側の部分ツリー内の全てのノードの数値は小さく、アクセスツリーの右 側の部分ツリー内では、その上に位置しているそれぞれのノードの数値よりも大 きい。 ＡＴＭ交換システム内に入っているＡＴＭセルＺは、場合によっては、メモリ ＳのテーブルＴ内に記憶されているコネクションに関するデータを取り出して、 処理することができるようにするために、このセルが、どのコネクションに属し ているのかについて検査される。このために、セルヘッドＫから、コネクション パラメータＶＰＩ／ＶＣＩが取り出されて、アクセスツリーの最も上に配置され たノードの数値と比較される。セルＺから取り出されたコネクションパラメータ 値ＶＰＩ／ＶＣＩが、ここに記録されている数値よりも高い場合には、右側の直 ぐ次の低いノード点に割り当てられる。そうでない場合には、左側の直ぐ次の低 いノード点に割り当てられる。その際、そこで、それぞれ更に比較される。その 結果に応じて、場合によっては、同じになる迄、更に分岐される。その際、この 同じであることは、既に最上ノードで確認することができるということに注意す べきである。同じであることが確認された場合には、低減されたアドレスが出力 される。このアドレスは、一般には、１３ビット桁から形成されており、それに より、冒頭に記載した２８ビット桁に対して著しく低減することができる。前述 の比較の際に同じにならなかった場合には、このことは、つまり、存在しないコ ネクション用のセルが到来し、相応の報知信号を受け取ってサーチが中断される ということである。 図２には、ＡＴＭ交換システムのメモリシステムＳＰでのアクセスツリー（以 下、サーチメモリＳＰと呼ぶ）の構成の仕方について示されている。サーチメモ リＳＰは、論理部ＡＳＩＣ及びメモリ部ＲＡＭに分割されている。論理部ＡＳＩ Ｃでは、比較演算が行われ、メモリ部ＲＡＭでは、コネクションパラメータＶＰ Ｉ／ＶＣＩ、並びに、更に詳細な別の特定の値が記録されている。このように分 割することによって、サーチアルゴリズムを容易に構成することができ、並びに 、メモリ部ＲＡＭをハードウエアにより容易に拡張することができるという利点 が得られる。メモリ部ＲＡＭでのエントリは、リストの形式で組織構成され、コ ネクションの確立の際に形成される。コネクションの終了の際、このエントリが 再度消去される。従って、メモリ部ＲＡＭには、当該ＡＴＭ交換システム内にあ る全てのコネクションの実際の状態のイメージが記憶されている。 更に、コネクションの確立乃至コネクションの解除の結果、メモリ部ＲＡＭ内 のエントリを再構成する必要がある。その際、変化の回数は、ツリーの深さによ って制限されている。図２によると、メモリ部ＲＡＭ内でエントリが指示される 。このエントリのそれぞれは、全部で８フィールドである。最初のフィールドは 、コネクションパラメータ値ＶＰＩによって形成され、１２ビットの桁の大きさ を有している（場合によっては、１６ビット迄）。ここでは、ノードの数値（高 い値の部分）が定義されている。それに続くフィールドは、コネクションパラメ ータ値ＶＣＩであり、この値は、１６ビット桁の大きさであり、ノードの数値の 低い値の部分を定義する。続いて、フィールドＰが続き、このフィールドＰは、 単に１ビットの大きさであり、コネクションパラメータＶＣＩが比較の際に考慮 されるべきか否かのインジケーターとして機能する。このことは、ＡＴＭアプリ ケーションで、組み合わせ たＶＰＩ／ＶＣＩ評価の他にＶＰＩ部だけをサーチすることができるようにする 必要がある場合には重要である。直ぐ次のものとしては、１３ビット桁長のフィ ールドＬＰＴＲが続き、このフィールドは、左側の後続ノードの指示部を定義す る。フィールドＬＶは、１ビットで、この左側の後続ノードが存在するかどうか 示す。フィールドＰＲＴＲ（右側の後続ノードの指示部、１３ビット桁）、ＲＶ （１ビット、右側の後続ノードが存在するかどうかの指示部）に対しても同様で ある。 図２によると、更に、ＡＴＭ交換ノードに入っているＡＴＭセルＺ（情報部Ｉ 及びセルヘッドＫを有している）が指示されている。セルヘッドＫには、コネク ションパラメータＶＰＩ／ＶＣＩが記憶されている。更に、冒頭で既述のように 、サーチメモリＳＰは、論理部ＡＳＩＣ及びメモリ部ＲＡＭで指示される。最後 に、図１に示されているアクセスツリーが、ノードで構成されている。更に、メ モリＳ（テーブルＴ内にコネクションに関するデータを有している）が示されて いる。 以下、本発明の方法の内部シーケンスについて詳述する。その際、ＡＴＭ交換 システムに到来したセルＺから、コネクションパラメータＶＰＩ／ＶＣＩが取り 出され、コネクションパラメータ値ＶＰＩの高値部分とコネクションパラメータ 値ＶＣＩの低値部分とから 構成されている数値と比較される。この数値は、図１に示されているアクセスツ リーのノード内に記録される。比較演算の結果に応じて、問題になっているリス トエントリの方に分岐される。その際、この分岐は、フィールドＬＰＴＲ乃至Ｒ ＰＴＲ内に記録された値に応じて行われる。図２には、例えば、リストエントリ ３及びＮの方への分岐が示されている。 従って、アクセスツリーの最上ノードに基づいて、ここに記録されている数値 が、フィールドＰ内に含まれているビットの値に依存して、コネクションパラメ ータ値ＶＰＩ／ＶＣＩ又はコネクションパラメータ値ＶＰＩと比較される。その 際、アクセスツリーの、この最上ノードは、必ずしも第１の最上エントリと（図 ２の実施例では、数１のエントリ）サーチメモリＳＰ内で一致している必要はな い。寧ろ、サーチは、任意のエントリから行うことができるが、常に最上ノード から開始される（このノードがメモリＲＡＭの何処に構成されているかに拘わら ず）。この比較の結果「大きい」、「小さい」、又は「等しい」に依存して、右 側又は左側の後続ノードでのサーチが続く。この分岐は、メモリ部ＲＡＭ内にフ ィールドＬＰＴＲ又はＲＰＴＲによって構成される。その中に記憶されている値 は、他のエントリフィールド（例えば、２．．．Ｎ）上の指示オペレータ（ポイ ンタ）を示す。同じであることが検出されると、サーチは中断される。更に、返 送値として、このノードのリストアドレスが送信される。従って、その際、メモ リＳ内には、テーブルＴのテーブルエントリがアドレスされている。同じである ことが未だ確認されないので、サーチが続けられると、後続ノードの選択は、更 にフィールドＲＰＴＲ、ＬＰＴＲの指示オペレータを用いて、フィールドＲＶ及 びＬＶ内に記憶されたビットを考慮して行われる。サーチ過程が、所定数のステ ップの後終了されると、このサーチ過程は、エラー報知（”不整合（Ｍｉｓｍａ ｔｃｈ）”、即ち、適合なエントリが見つからない）で中断される。処理された ノード用の検査和ＰＲに誤差がある場合にも同様である。マルチエントリ（”マ ルチ整合（Ｍｕｌｔｉｍａｔｃｈ）”）は、サーチの際に検査されない。と言う のは、これは、この種のリスト構造では、従来技術での内容アドレス可能なメモ リとは異なって生じないからである。ここでは、これは、既にリスト構造の際に 検出され、従って、メモリＲＡＭのエラーのある内容は、全く許容されない。 図３によると、本発明の有利な実施例が示されている。シーケンシャルなサー チの各サーチステップの間、それぞれのノードの読み込み後、各後続ノードのど れをアドレスする必要があるのかについての判断をすることができる。しかし、 後続ノードのアドレスの検出と比較演算との間で、メモリ部ＲＡＭへのアクセス によって溝が生じ、これは、ダイナミック性の損失（ パフオーマンスの損失）を意味する。２つのサーチアクセス（Ａ及びＢ）を相互 にインターリーブ構成することによって、このダイナミック性の損失を回避する ことができる。図３には、ｎ♯ｉステップがサーチアクセスｎに記載されている 。メモリ部ＲＡＭのアクセスシェーマでは、リフレッシュ（ＤＲＡＭ）用の十分 な時間と、変化用のアクセス部がメモリ内に空けられている必要がある。 図４によると、本発明の有利な実施例が示されている。その中には、コネクシ ョンの確立乃至コネクションの解除時に、メモリ部ＲＡＭ内のエントリが再構成 される様子について示されている。これは、サーチメモリ内でのエントリの付加 又は除去が同時に行われるので必要である。その後、２つのデータレイヤが使用 されている（図４では、レイヤ１，レイヤ２で示されている）。更に、図４では 、参照記号Ｍは、サーチメモリＳＰのエントリ内の元の内容を意味し、参照記号 ｄＭは、メモリ内容内の差を意味する。データレイヤ、例えば、データレイヤＢ ａｎｋ１は、サーチ用アクセスのためだけに使用され、それにより、アクティブ な作動状態を有している必要がある。残りのデータレイヤ、データレイヤＢａｎ ｋ２は、新たなサーチリスト内に記録されることができて、パッシブな作動状態 を有している変化のためだけに設ける必要がある。パッシブ作動状態を有してい るデータレイヤ内での変化 のエントリ後、このデータレイヤは、アクティブな作動状態に移行し、前回アク ティブのデータレイヤには同じ変化が設けられる。データレイヤの切換を障害な く行うために、図３の相互に入り組んだサーチアクセスＡ，Ｂが、できる限り隣 接した時間スリット内で開始される必要がある。切換は、サーチアクセスの間に 行わないようにする必要がある。 前述の実施例では、特に高バランス化２進ＡＶＬツリーが使用されている。し かし、本発明は、この種のアクセスツリーに制限されない。寧ろ、サーチは、他 のアクセスツリーを用いて制限なく行うことができる。

Claims (1)

1. 【特許請求の範囲】 １． 情報部分（Ｉ）並びに当該情報部分の前に置かれたセルヘッド（Ｋ）を有 するＡＴＭセル（Ｚ）を有しており、その際、比較的最後の論理コネクションパ ラメータ（ＶＰＩ／ＶＣＩ）内に配置されており、多数のノードを有するアクセ スツリーを有しており、該アクセスツリーは、各ノードがコネクション線を介し て少なくとも２つの後続ノードとコネクトされていて、各ノードに数値が割り当 てられているようにして組織構成されるＡＴＭ交換系でのアドレス低減方法にお いて、 セルヘッド（Ｋ）から、コネクション毎に論理コネクションパラメータ（ＶＰ Ｉ／ＶＣＩ）を取り出し、最上ノードで開始して、上昇する列シーケンス内で該 ノード内に記憶されている数値と比較し、当該比較の結果に応じて、別のノード への分岐を実行し、当該別のノードで、新たに、当該別のノードに記録されてい る数値を前記論理コネクションパラメータ（ＶＰＩ／ＶＣＩ）と比較し、該比較 を、中止判定基準に応じて、比較演算が中止される迄行うことを特徴とするアド レス低減方法。 ２． メモリシステム（ＳＰ）を設け、該メモリシステムを、論理部（ＡＳＩＣ ）及びメモリ部（ＲＡＭ）に分割し、その際、比較演算を論理部（ＡＳＩＣ ）で実行し、ノードを、リストエントリ（Ｌｉｓｔｅｎｅｉｎｔｒａｅｇｅ）( １．．．Ｎ）として前記メモリ部（ＲＡＭ）内で構成し、 当該各リストエントリ内で、複数のフィールドを定義し、該フィールドを、そ の都度コネクション確立乃至解除時に実行する請求項１記載の方法。 ３． 解除の判定基準は、比較演算時に結合された値が等しいことである請求項 １又は２記載の方法。 ４． 各リストエントリ（１．．．Ｎ）の少なくとも２つのフィールド（ＬＰＴ Ｒ，ＲＰＴＲ）内に、前記各リストエントリ（１．．．Ｎ）へ分岐すべき当該各 リストエントリ（１．．．Ｎ）の指示オペレータを定義する請求項１〜３までの いずれか１記載の方法。 ５． 少なくとも２つのサーチアクセス（Ａ，Ｂ）を、メモリ部（ＲＡＭ）で時 間シーケンスで相互にインターリーブする請求項１〜４までのいずれか１記載の 方法。 ６． リストエントリを、少なくとも２つのデータレイヤ（Ｂａｎｋ１，Ｂａｎ ｋ２）とによって変え、その際、当該データレイヤをアクティブな作動状態にし 、それ以外のデータレイヤをパッシブな作動状態にし、 固定定義された時点で、両データレイヤを当該データレイヤによってそれぞれ 配属すべき作動状態から 、前述のような、それ以外のデータレイヤに変える請求項１〜５までのいずれか １記載の方法。