JP2000510974A

JP2000510974A - ２次元データアレイから情報を検索するための整合方法及び整合装置

Info

Publication number: JP2000510974A
Application number: JP09540998A
Authority: JP
Inventors: レイボーン、ローレン; イーブラハット、リチャード; ティーラッセル、ジェームズ
Original assignee: アイオプティックスインコーポレイテッド
Priority date: 1996-05-10
Filing date: 1997-05-08
Publication date: 2000-08-22
Also published as: AU712943B2; WO1997043730A1; EP0979482A1; AU3063397A; CN1220019A; CA2253610A1

Abstract

(57)【要約】センサアレイに結像した２次元データ図形を含む光学像からデータを検索するための１システムが開示される。データの記録は、たとえば可変の透過率、反射率、偏光度、位相のいずれか又はそのいずれかの組み合せ又はその全部により、選択自在に交代する光で可能になる光学データ層（１９）である。センサアレイ（２７）は、一般に投影されたデータページに準拠する格子図形へと配列されるが、好ましくは該センサ格子が或る程度結像データより大きい電荷結合デバイス（ＣＣＤ）の層である。センサアレイにより電気的データに変換されるに連れて、データ像の並進ずれ、回転ずれ、拡大及びひずみを含む各種の光学作用を補償するために、生の像データがページ像より大きい格子上で検出され、次いで整合及びビット検索回路（３０、３２）で電子工学的に処理されて、移動、回転、拡大、及びひずみを補正した真のデータを決定する。処理して補正したデータは、次いでメモリへ出力され、又は応用に向け計算機処理される。

Description

【発明の詳細な説明】２次元データアレイから情報を検索するための整合方法及び整合装置１．０発明の背景本発明は、光学材料上の光交代特性として格納されるデータを、光学的に格納して検索し、かつ迅速なランダムアクセス検索を提供するためのシステムに関し、より詳細には、データの光学像を検出してこれを電気的データ信号に変換する整合方法及び整合装置に関する。フィルム又は薄膜材料の光変形特性により格納され、機械運動を伴わずに光学的に光アドレス指定によりアクセスされる大量のディジタルデータを有する形式の光メモリは、提案されてはいるが、市場で広範囲に使われるに至っていない。この種の光学記録及び光学検索への関心は、記憶媒体の相対運動を必要とする、光ディスクや、テープと磁気ディスクのような磁気記憶など、現存する電気光学的機構全てに比べて、その記録密度と大量データのより迅速な検索に起因する。たとえば、光ディスクメモリの場合、レコードを回転させつつ読取ヘッドを径方向に動かしてデータを検索することが必要であるが、データは順次方式で出力される。データの順次アクセスでは、最新コンピュータの高速データドレス指定やその他の演算に適応するために、一般にデータプロセッサのバッファ又は固体ランダムアクセスメモリに転送する必要がある。固体のＲＯＭやＲＡＭのような他のメモリデバイスは、求められる比較的高いアクセス速度を提供できるが、比較的大きなデータ容量に拡張するとなると、そのデバイスの費用、寸法及び熱消費のために応用が限定されることになる。本発明の目的たる比較的大きな記憶容量と迅速なアクセスを提供しようとする努力の例は、特許資料の形で開示されており、たとえばいずれもジェームスT．ラッセル(James T.Russell)による、米国特許第3,806,643号の「デジタル情報の写真記録と光スキャナを内包する再生システム」(PHOTOGRAPHIC RECORDS OF DIGITAL INFORMATION AND PLAYBACK SYSTEMS INCLUDING OPTICAL SCANNERS)と、米国特許第3,885,04号の「光スキャナ」(OPTICAL SCANNER)や、米国特許第 3,898,005号の「マルチ（多重）レンズアレーを用いた高密度光メモリ手段」(HIGH DENSITY OPTICAL MEMORY MEANS EMPLOYING A MULTIPLE LENS ARRAY)、米国特許第3,996,570号の「光マスメモリ」(OPTICAL MASS MEMORY)、米国特許第3,656,120 号の「固定記憶装置(ROM)」(READ-ONLY MEMORY)、米国特許第3,676,864号の「光メモリ装置」(OPTICAL MEMORY APPARATUS)、米国特許第3,899,778号の「高密度光メモリ読み取りのためのマルチ（多重）レンズアレーを用いる方法」(MEANS E MPLOYING A MULTIPLE LENS ARRAY FOR READING FROM A HIGH DENSITY OPTICAL S TORAGE)、米国特許第3,765,749号の「光メモリと検索システム」(OPTICAL MEMOR Y STORAGE AND RETRIEVAL SYSTEM)、米国特許第4,663,738号の「高密度ブロック化固体メモリ」（HIGH DENSITY BLOCK ORIENTED SOLID STATE OPTICAL MEMORIES)などがそれである。これら方式の幾つかは本発明の前述の目的に適合することを試みているが、種々の点で達していない。１．１発明の要約読み出しのためにセンサアレイに結像した２次元データ図形を含む光学像からデータを格納して検索するためのシステムにおいて、方法及び装置が、センサアレイによって変換されるに連れて、データ像の並進ずれ、回転ずれ、拡大及びひずみを含む各種の光学作用を検出して補償するために提供される。データは、たとえば可変の透過率、反射率、偏光度、位相のような、いずれか又はそのいずれかの組み合せさらにはそれら全部によって選択自在に光を交代させることできる光データ層等に格納することができる。データ透過層を用いるある実施例では、データビットは、薄膜材料上の透明なスポット又はセルに格納され、制御可能な光源によって照明され、また光学的に拡大されたデータ像はセンサアレイへ投影される。データは複数の領域又は（しばしばページと呼ばれる）パッチに組織される。各データページの選択的照明と、センサアレイへのその投影とが、多くのページ、つまりチャプターやブックを格納している層から、データをページ毎にアクセスする。本発明は、米国特許第5,379,266号、同特許第5,541,888号、国際出願no.PCT/US92/11356、PCT/US95/04602、PCT/US95/08078、及びPCT/US95/0807 9、及び同時係属出願米国特許出願SN 08/256,202に記載された光メモリシステムに用いられ、また本文書中に完全に参考資料として組み込まれている。センサアレイは、一般に、投影したデータページに準拠する格子図形にアレイ化された電荷結合デバイス（ＣＣＤ）の層により提供することができるが、センサの格子は或る程度結像データより大きいことが望ましい。データ像は、電荷信号を生じ、感知素子を基礎とするデータバケットレジスタに出力される。さもなければ、ＰＩＮ型ダイオードのような感光ダイオードアレイを含む、他の出力センサアレイが採用される。光データがセル、シンボル又はスポットの配列の形で２次元データ図形として書き込まれたり、表示されたりする上記の型のシステムやその他の装置は、データを位置決めして復号するため、信号値をセンサ素子から処理するハードウエアとソフトウエアとの双方又はいずれか一方を備える処理又は論理アルゴリズムを必要とする。一般に、センサ素子又はセルと２値化の“ゼロ(０)”又は“１”との間に直接の対応は存在しない。むしろ大部分のデータ符号化技術は、符号化したビットストリームの成る部分に対応するセンサセル値の局所図形を生じさせるであろう。事実上最も密度の低いコードにおいて、各センサセル値は、１個以上のビット値の符号化データに変換されるためには、隣接するセル値の状況により解釈されなければならない。以下に述べる特定の実施例は、オンオフキーで入力した（ＯＯＫ）符号化データを指している。簡単な例では、“１”値を表わすためにデータフィルム層に透明なスポットを用いることができ、他方、不透明なスポットは“ゼロ”値に対応することになろう。問題となっている２次元データアレイが、光学的に（たとえばＣＣＤカメラの様な）光センサの格子に投影されたデータ図形であり、しかも該データ図形が予め決められた仕方で該センサ格子に重なって整合している場合、該データが誤って整合され得る５種類のモードがある。これらの誤整合は、単一でも組合せでも生起する可能性があり、それら自体次のように現われる。すなわち、Ｘ軸及びＹ軸の移動エラー焦点（Ｚ軸）エラー原点を中心にした回転エラー拡大エラーひずみ。焦点（Ｚ軸）の誤整合は、ここで開示された実施例でなされているように注意深い光学的、機械的設計によって最小限に押さえることができる。誤整合に加えて、結像データは電気雑音、光学分解能の限界、及びデータ媒体と光センサとの双方又はいずれか一方の上の塵埃や表面汚染によって、汚染されやすい。線形の誤整合は、センサステージの回転や機械的な（Ｘ、Ｙ軸の）並進のような機械的方法によって補償することが可能であるが、機械的複雑さ、費用及び速度上の制約のため、望ましくない場合がしばしばある。非線形誤整合は機械的に補正するのは不可能でないにしても一層著しく困難である。同様に、機械的手段だけによってはランダムな汚染を補償することは通常可能ではないが、この種の汚染は公知のエラー補正コード（ＥＣＣ）を用い、実質的に補償することができる。本発明の望ましい実施例によれば、生の像データは、ページ像より大きい格子上で検出され、次いで電気的に処理して、移動、回転、拡大、及びひずみを補正した真のデータが決定される。処理され補正されたデータは次いでメモリへ出力されるか応用のためコンピュータ処理される。望ましい実施例では、センサの構造はセンサアレイに投影された２次元データ像より広い面積の２次元アレイであり、個々のセンサ素子は、データ像のシンボル又はスポットより小さくて一層数が多く（つまりより濃密）双方の次元でデータ像を過剰サンプリングする。たとえば、２個以上のセンサ素子が、検索しようとするデータを表わす像スポット又はシンボルそれぞれに代って双方の次元に提供される。ほぼ４個のセンサ素子が開示された実施例ではそれぞれの像スポットの代りに提供され、そしてスポット当り多数のセンサ素子により検出した強度値は、シンボル間の干渉を過剰サンプリングし補正する際に用いられる。データのページ又はパッチは、それぞれ、既知の像図形の標準によって取り囲まれるゾーン群にさらに分割され、整合を処理し像強度の変動を利得制御する際に助けとなる。これらの演算を実行する際、過剰サンプリングするセンサ素子のそれぞれで検出するアナログレベルは、単純に２値化した照明の存否を検出するよりは、むしろ多重ビットのディジタル値によって表わされる。望ましい実施例は、像強度の自動利得制御（ＡＧＣ）を含み、既知の像図形のＡＧＣのスカートを用いることによりデータゾーンの外部記憶機能を始動させ、ＡＧＣの波頂検出回路がデータゾーンそれぞれの全平面にわたり像強度を追跡するように処理する。波頂検出処理装置とそれに関連する回路装置とは、２次元技法を用いるのが望ましく、一方の軸に沿った振幅の基底線信号と、他方の直交軸に沿った波頂検出振幅の直線補間とを平均化する。望ましい実施例の付随的特徴は、既知の図形の埋め込んだシンボルとデータシンボル図形のゾーンに関する位置とを含む整合標準の設備を含むことであり、しかも該標準図形は、明暗最大の像内容の既定領域を有し、上に要約したＡＧＣ処理の周期的更新を提供する。これらの処理を用いて粗整合方法は、多数のゾーンのデータそれぞれのコーナー位置を近似的に判定し、これには第２のステップの位置決め処理が後続して、コーナー位置データを処理することによって正確なコーナー位置を見いだそうとする。精密又は微コーナー位置決め計画は整合フィルタ技術を用い、基準画素の正確な位置を確定して、次いでその位置から全てのデータ位置を計算することが望ましい。望ましい実施例において、結像過程でのさまざまなエラーを補正するためのデータ整合とは、多項式を用いてセンサアレイの既知の格子に関する補正済データ位置を数学的に記述することである。これらの整合過程は、多項式の作成を含み、同相と直角位相との空間基準信号を利用して整合標準に埋め込まれた空間時限信号を基底帯域に変調し、さらに低帯域フィルタを介して時限信号から空間雑音を除去するよう処理する。この方法で、同相と直角位相との空間基準信号の組合せが、標準に沿う位置の関数として、時限信号の位相の大きさと無関係に振幅を生成する。整合標準に基づくデータの正確な整合を確定する多項式を生成するため、望ましい実施例は、最小二乗処理を用いて計測したずれに多項式の最も良好な適合を生成することである。次いで多項式の係数は、整合パラメータを導出して、光学的、構造的、及び電気的欠陥のためのさまざまな整合エラー作用に起因するデータスポットの位置の移動を計算するのに用いられる。望ましい処理の特徴としては、２次多項式に適合する情報がセンサに投影された像の光学的ひずみを推定するために採用される。整合後に再生した像情報は、望ましい実施例では２次元パルス細身化処理を用いることによってさらに洗練され、２次元のシンボル間干渉を補正する。該センサは広幅チャネルの検出構成を採用して、例外的に長い語長のデータを使用可能にし、下流側でのデータ処理に用いるため出力する。本発明の前述の特徴とその他の特徴は、以下の仕様と図面とを用いて考察すれば、一層完全に理解されるであろう。１．２図面の簡単な説明図１は、望ましい実施例によるＯＲＡＭシステムのブロック線図である。図２は、さまざまな拡大でのデータ媒体を示す図であり、“チャプター”から（ページとも呼ばれる）“パッチ”へ、“パッチ”（ページ）から“ゾーン”へ、“ゾーン”からデータシンボル又はスポットへ、と云うデータの階層分類上の内訳を示す。図３は、直交センサ座標に関して（本方法で補正される像欠陥の幾つかの形の内の３種類である）回転し、並進し、かつ或る程度ひずみを生じたように示されたデータ図形の１部分を示す図である。図４は、コーナーシンボル、２個のＡＧＣ“スカート”及び２個の整合標準の部分を含む、コーナー領域の分解立体図を伴うパッチを示す図である。図５は、センサと整合兼ビット検索処理の流れ図である。図６は、ＡＧＣの前後のデータパッチを示す図である。図７は、２組のＡＧＣのスカートを示すパッチの像を示す図である。図８は、ＡＧＣのスカート上に中心をおいてＡＧＣが既知の図形を解析できる場合の、ＡＧＣの解析の辿り得る諸経路の比較を示す図である。図９は、投影されたパッチ像を伴うセンサアレイの線図であって、センサがどのように解析のために６個の区画に分割されるのかを示す図である。図１０は、ＡＧＣのスカートの中心を見いだすための過程を示す図である。図１１は、ＡＧＣがどのようにパッチ像の強度を正規化するかを示す線図であって、読み出す方向にＡ／Ｄ変換の閾値が、波頂・谷間検出回路装置によって設定され、かつ横方向に直線補間が閾値を設定するために用いられることを示す図である。図１２は、パッチの線図であって、ＡＧＣの演算の３モードと関連するパッチ領域を示す図である。図１３は、データシンボル又はスポット直近の位置を参照するために原点として用いられる、コーナー領域、コーナーシンボル、及びコーナー内のスポット又は画素を強調するセンサ像の区画を示す図である。図１４は、ＡＧＣのスカートとコーナーシンボルとを示す図であり、ＡＧＣのスカートの中心の行と列との位置が、コーナーシンボルの占有地の粗計測値になる座標対と組み合せることができるようにする目的で整合してある。図１５は、コーナーシンボルの畳み込み過程の流れ図である。図１６は、センサにおけるデータ像の断片を示す図であって、コーナーシンボルを含みそれに対応する標準を伴うゾーンの１つを示す図である。図１７は、データ整合過程の流れ図である。図１８は、整合標準上のフィルタの配置を示す図である。図１９は、Ｘ方向での位相に対する典型的な曲線を（雑音が無いと仮定し）Ｘの関数として示す図である。図２０は、Ｘ方向での位相の値をＸの関数として（雑音を含め）示す図である。図２１は、Ｙ方向での位相に対する値をｘの関数として（雑音を含め）示す図である。図２２は、位相値への直線（１次）の適合を示す図である。図２３は、位相値への直角位相（２次）の適合を示す図である。図２４は、ゾーンを取り囲む４個の標準のラベリングを示す線図である。図２５は、雑音、データスポット補間及びパルス細身化の作用を示すアイ線図である。図２６は、補間に用いた重み付け値と画素アレイ上のシンボルの位置との間の関係を示す図である。図２７は、画素上の１６個の領域のシンボル位置と、補間に用いたそれに対応する画素の重みとを示す図である。図２８は、センサの集積回路（ＩＣ）を含むＯＲＡＭ電子受信機のサブシステムを示す図である。図２９は、単一及びグループ化した“１”に対する画素の相対寸法を示す図である。図３０は、センサＩＣの機能ブロック線図である。図３１は、ＡＧＣのスカートのレイアウトを示す図である。図３２は、信号強度に関するＡ／Ｄ変換コードを示す図である。図３３は、図３０のセンサＩＣに関する信号の流れを示す図である。図３４は、整合−ビット−検索（ＡＢＲ）ＩＣのブロック線図を示す図である。図３５は、ＡＢＲ・ＩＣのセグメント化したメモリ設計を示す図である。図３６は、８ワード加算器と累算器との機能を示す図である。図３７は、像メモリ内のゾーンを示す図である。図３８は、補間とパルス細身化技術とを描示する関連線図を示す図である。図３９は、出力ＲＡＭバッファの線図である。図４０は、請求からデータ準備アクセスへの時限線図である。２．０詳細な説明のための序論２次元データアレイの像は光センサ上に形作られる。格納したディジタルデータはこの像から再生することができる。このデータ再生を達成する代表的な２次元メモリデバイスは米国特許第5,379,266号、“Optical Random Access Memory ”（ＯＲＡＭ）に記載してあり、図１に本発明の整合方法と整合装置とを開示するのに適切なＯＲＡＭシステム１０の機能ブロック線図を示す。図１の実施例では、記録は１０ａに指示したように行われ、そこで利用者データはパッチ又はページと呼ばれるデータ図形内に標準と組合せて符号化され、記録媒体１９に書き込まれる。一層特記的に、かつ国際特許出願ＰＣＴ／ＵＳ９２／１１３５６及び米国特許出願第０８／２５６，２０２に完全に開示されているとおり、利用者データは３５で記入され、３６で符号化とＥＣＣとを蒙り、そのあとデータと標準との図形が３７で生成され、それから３８で前述の方法のうちの１以上の方法で光を選択自在に交代させることができる光データ層のような媒体に書き込まれる。次いでこうして作成されたデータ層１９が、３９でレンズアレイ２１と組合わされて、媒体兼レンズカートリッジを形作る。この例では、２次元データフィールドの像は、クロームを被覆した水晶製媒体基板上に電子ビームによって書き込まれている。このデータを記録から検索するために、媒体であるレンズカートリッジ１７は１０ｂで教示したＯＲＡＭ読取装置内に取り出し自在に置かれ、該データはそれぞれのパッチ又はページから選択自在に背面照射され、センサ２７へ投影される。データの個々のページ又は“パッチ”は、米国特許第5,379,266号に記載してあるとおり、インターフェイス２３で提示される利用者データの請求を介して当該パッチ内のデータが１２４で選択されると背面照射される。より具体的には、システム制御装置１２５は前記のＰＣＴ／ＵＳ９２／１１３５６及び米国特許出願第０８／２５６，２０２に記載されているとおり、読取ソース１２４、整合兼ビット検索プロセッサ３２及び復号兼ＥＣＣ１２７の演算を連係させる。レンズ系は像をセンサアレイ２７に焦点合わせして、これが光エネルギーを電気信号に変換する。後により充分に説明するように、この信号は、最初にアナログ回路装置によって検出され、次いで像のディジタル表現に変換される。このディジタル像の表現は、ＲＡＭ３０に格納され、そのあとで３２で示す検索アルゴリズムプロセッサが演算する。該ディジタル化像は、処理されて、機械的、電気的及び光学的な欠陥や損傷を補正し、次いで１２７でデータ兼ＥＣＣに変換され、該データは利用者インターフェイス１２３を介して利用者に提出される。代表的なＯＲＡＭ１０では、レコードのページを作り上げるシンボル（又はスポット）は、この実施例では２値のビットとして開示されている。しかし本発明は、また、階調、色、偏光又はその他のレコード内の最小可変記憶素子の可変特性を含む、非２値化シンボル又はスポットについても有効である。これらの使えるシンボルの記憶箇所又はセルは、２μｍ平方の格子上に設けられている。論理値“１”は光学的に透明な０．９μｍのそうでなければ不透明な表面に形作られた空孔によって表わされ、他方論理値“ゼロ(Ｏ)”は不透明に残っている（書き込みのない）領域によって表わされる。シンボルは、２１個のゾーンを有する６９×６９のシンボル位置の“ゾーン”にグループ化され、“パッチ”として定義された単位データを形成する。多数のパッチには、“チャプター”として定義された単位データが含まれる。チャプターには、単一な取出自在なデータカートリッジ１７が含む単位データが含まれる。媒体のレイアウトの構成は図２に示されている。ここで述べた方法を用いると、センサの画素アレイに関してデータアレイの像を予め規定せずに見当合わせを固定し、整合し又は拡大することが必要になる。センサアレイについての２つの必要条件は、（１）ＸとＹとの両方向に投影された像より或る程度大きくてデータ像が稼働中のセンサ領域の外側に入射することさえ無ければ、成る程度の見当合わせのエラーを許せること、及び（２）データの再生に足るだけ、投影したシンボル像の密度より濃密な画素密度を行と列の双方の次元に持つことであり、しかもこの実施例では投影されたシンボルの総数がほぼ２倍になるほどである(この機能を提供するセンサのハードウエア設計は、４．１節に詳述されている。)。この開示で説明された整合方法は、次の通りである。センサ上に像データのアレイを位置決めする。像内の個々のデータシンボルの各位置を既知のセンサ格子に関して決定する。各ビットのディジタル値を決定する。ここに開示した整合方法及び整合装置の基本的な目的は、データアレイの投影像とセンサアレイとの間の空間関係を決定することにある。センサアレイの格子は、感光セル又は感知素子の既知の記憶箇所によって形成され、以下の説明では時々画素と呼ばれる。各ゾーンは、“コーナーシンボル”により該コーナー上に割当てられ、整合“ 標準”により両側に割当てられる。コーナーシンボルの機能は、標準を解析しシンボル位置を計算するための原点を確定することである。標準図形それ自体は、 “整合パラメータ”を計算するのに用いられる。この開示では、纏めて“整合兼ビット検索”と呼ばれるステップ２から８までの方法と装置とを説明する。ステップ１、９及び１０は完全性を保つために含まれる。図５の各ステップと関連する論理機能を以下のページに要約して説明する。３．１ステップ１：データ請求データに対する利用者の請求が、ＲＡＭ内の指数の探索を始動させて、所望のデータを含むパッチのアドレスを決定する。このデータアドレスに使われる光源が照射され、所望のデータの像を光学系を介してセンサに投影する。センサに投影された像が、整合兼ビット検索装置のための入力データである。３．２ステップ２：センサの読み取り及び自動利得制御（ＡＧＣ）の実行ＡＧＣ過程のゴールは、パッチ像の強度輪郭を正規化して、Ａ／Ｄ変換のアナログ閾値を調整し、変調深度と関連するアナログ値の領域をディジタル表現の使用可能なレベル全体に亘って効果的に拡張することである。図６に２つの像を示す。左側の像は、ＡＧＣ処理前検出されたとおりのパッチの像である。右側の像は、ＡＧＣが実行されたあとの同じパッチの像である。自動利得制御（ＡＧＣ）は、Ａ／Ｄ変換器（ＡＤＣ）に対する閾値を設定する、増幅器の利得を修正する処理手順である。“自動”という用語は増幅器の利得の調整が“自動的に”像強度の変動を追跡することを意味する。像強度が増加するに連れて、増幅器の利得も増加し、像強度が減少すると、増幅器の利得も減少する。ＡＧＣの働きは、センサ全体に亘って一定な強度輪郭を伴う像から導出されるはずの信号と近似的に等価なディジタル信号を、解析用電子装置へ送ることである。得られる正規化信号が一定の強度輪郭にますます近付けば、デバイスがエラーなく動作できる程度に信号対雑音比が低下する。ＡＧＣが必要である理由は、像強度が、光学系内の照明光の変動性、シンボルの透過率や画素の感光性（感度）の空間周波数の低い変動、を含む多くの原因のためにセンサ全域にわたり変動しかねないからである。増幅器の利得は、データ図形全体に亘って離隔する既定の“ＡＧＣ領域”から読み取られる強度に基づいて設定される。次のような２つの型のＡＧＣ領域が存在する。ａ）データパッチの周辺に所在するＡＧＣ“スカート”。“ＡＧＣのスカート ”は、アレイが読み出されるのに連れて出会う最初の照射画素である。これらは像処理が始まるに連れて強度の初期計測値を提供する。ｂ）データゾーンそれぞれのどちらの側にも沿う整合標準に所在するＡＧＣ“ 標識”。ＡＧＣ標識は、相前後する行がセンサアレイから読み出されるのに連れて増幅器の利得を更新することに用いられる。（センサ素子上に入射する光像の値である）画素値がセンサアレイから読み取られるに連れて、ＡＧＣのスカートは、双方とも像平面上のＡＧＣ領域の占有地を予測して、ＡＤＣの初期利得を設定することに用いられる。この動作は、像上のデータシンボルの位置に対応する画素を処理するのに先立って完了する。図７は２１個のデータゾーンのパッチ全部を示している。パッチの頂部と左縁のデータゾーンは、各標準領域と整合したＡＧＣのスカートを有する。２組のＡＧＣスカートが在って、一方は頂部に沿い、他方は側縁に沿う。スカートの２重の組は、像の双方向処理を可能にし、（以下に論じる）コーナーシンボルの位置を推定するための基準点を提供する。ＡＧＣ処理手順は３演算からなる。演算１）ＡＧＣのスカートを位置決めすること演算２）ＡＧＣのスカート領域の中心を決定すること演算３）ＡＧＣ機能を実行すること演算１及び２は、ＡＧＣ回路装置をＡＧＣ領域に指向する空間同期処理手順を構築する。ＡＧＣ回路装置をＡＧＣ領域に同期させると、利得制御がデータ構造と無関係に可能になる。ここで図８を参照されたい。演算１及び２の最中にＡ／Ｄ変換器に対する閾値は暗黙値に設定される。演算３の最中にＡＧＣ処理手順はＡ／Ｄ変換器の閾値を設定する。上記３節は３個の演算を包括的に説明している。それぞれの演算のより詳細な説明は３．２．１節以降に含まれる。３．２．１．ＡＧＣの演算１−ＡＧＣスカートの位置決めＡＧＣのスカートを見つけるため、センサの各行が頂部縁から開始して解析される。各画素行は、逐次読み取られて、解析のために６個の別々な区画に分割される（図９）。アルゴリズムは、ＡＧＣのスカートを定義して、特定の数の隣接画素が暗黙の閾値以上の振幅を表示しているときに位置決めされるとする。現行の手段では、ＡＧＣのスカートは、５つの隣接画素のうち、４つの値が閾値より高い場合に所在する、と看做される。区画２から５までのうちに４つのスカート全部が（図９に示すとおり）所在すれば、ＡＧＣ演算は終了する。３．２．２．ＡＧＣ演算２−ＡＧＣスカートの中心の決定ＡＧＣ演算２では、演算１で処理された最後の画素行がさらに処理されて、ＡＧＣのスカートの最も中央にある特定の画素の位置を見つける。この演算には、最初にスカートの縁を見つけ、次いで繰り返し中心へ移動する、一連の組合せ論理演算で行内の画素値を処理することが含まれる。区画２〜５内の各スカートの中心が見つかると、演算２は終了する。３．２．３．ＡＧＣ演算３−ＡＧＣ機能の実行各ＡＧＣスカートの中心画素により定義される列の位置が見つかると、どの像の強度もこの列の位置を監視することにより追跡される。この追跡は波頂・谷間検出回路装置によって実行される。この追跡では、ＡＧＣスカートの中心に画素の列に対応してＡ／Ｄ変換器への閾値が設定される。ＡＧＣスカートの中心間に入射する画素群に対して、閾値のレベルは、それぞれの側におけるＡＧＣスカートの中心値の間を直線補間することにより設定される（図１１）。ＡＧＣの演算は、区画１と６とに対するＡＧＣのスカートが区画２〜５でのそれよりあとでセンサの読み出しの際に出会うと云う事実に適応しなければならない。この問題を取り扱うために、ＡＧＣ処理手順は３個のステージで実行される (図１２参照)。第１のステージでは、ＡＧＣのスカートは区画２〜５の中に所在して、これらの中心は決定されている。ステージ２では、区画１及び６にＡＧＣスカートは所在してこれらの中心は見つかるが、他方（区画２〜５で）出会った最初の３ゾーンは強度の正規化を蒙っている。第３のステージと最後のステージとでは、ＡＧＣスカートの中心はあらゆる区画に所在し、センサのそれぞれの行が読み出されるのに連れて、センサの幅全部が強度の正規化を受ける。３．３ステップ３：粗コーナー位置決めの実行コーナー位置決めアルゴリズムは次の２ステップで行われる。ａ）粗コーナー位置決め（基準画素（原点）が見つかる領域を画定する）ｂ）真のコーナー位置決め（基準画素を正確に選ぶ）上の二つのステップは、パッチ全部に対するコーナーシンボル全てを位置決める役割を組合せの形で演ずる。それぞれのコーナーシンボルは、基準点として働き、標準図形を解析させる。基準点（センサの画素の存在、図１３の点（Rc、Cc ）のこと）の存在は、やはり原点として働き、その点から移動の計算は全て当該ゾーン中で行われる。４個のコーナーシンボルは、それぞれのゾーンと関連しているが、４個の内の１個だけは当該ゾーンの原点として定義される。現行の実施例では、ゾーンの左上のコーナーシンボルが用いられる。後続の処理手順では、整合パラメータを用いて各シンボルの位置の移動をゾーンの原点から計算する。コーナーの位置決めの処理手順を、２つのサブ処理（粗コーナー位置決め及び真のコーナー位置決め）に分割して処理時間を短縮する。この粗コーナー位置決めの処理は、少数の画素内でコーナーの位置を見つけるのに迅速でコンピュータの利用面では廉価な方法である。次いで真のコーナー位置決めの処理が、コーナーシンボルの基準画素を高い精度で位置決めする。探索を絞るため、粗コーナー位置決めの処理手順を用いて必要なコンピュータのオーバーヘッドを短縮する。粗コーナー位置決め粗コーナー位置決めには、ＡＧＣスカートの中心の列位置をパッチの頂部で、それからＡＧＣスカートの行位置をパッチの側で位置決めすることが含まれる。これら“行”と“列”との方向で座標を組み合わせると、粗コーナーの位置が得られる（図１３及び図１５）。３．４ステップ４：各ゾーンに対する真のコーナー位置決め（基準画素）真のコーナー位置と、より詳しくはゾーンに対する基準画素（原点）とを設置するには、空間フィルタリング演算が必要になる。空間フィルタとは、コーナーシンボルの形状に“整合する”整合フィルタへの２値化近似である。このフィルタは、２次元の有限値のアレイであり、基準画素の原点を含むものとしての“粗コーナー位置決め”により同定した領域内の像データで数学的に畳み込みをする。基準画素の原点Rc、Cc（図１３参照）は、そこでの空間フィルタとの畳み込みで最高値が得られる、センサアレイ上の画素の占有地である。図１５の流れ図内の畳み込み処理は、示した通りの処理ステップ５０〜６９で行われる。基準画素の座標が確定されるとすぐ、それぞれの標準領域が処理されてそれぞれのゾーンの整合パラメータＺ_1-21が決定される。３．５ステップ５：各ゾーンに対する整合パラメータの計算３．５．１．整合アルゴリズム整合アルゴリズムは、それぞれのゾーンについての整合パラメータＺ1-21を当該ゾーンを限定する標準に埋め込まれた処理図形によって決定する。この標準には、均一に離隔したシンボル図形の領域が含まれる。これらの領域は２次元の周期的信号を送る。整合アルゴリズムは、この信号の位相を行と列との両方向で標準に沿って幾つかの点で計測する。多項式は、“最小自乗”解析を用いてこれらの点で得られる１組の位相値にあてはめられる。最小自乗処理で得られる多項式の係数は、それから整合パラメータを決定するのに用いられる。図１６及び２４で分るように、４個の標準ｔ、ｂ、ｒ、ｌがそれぞれのゾーンと（４側のそれぞれに１個）関連付けられる。像の品質に応じて任意の組合せが１から４までの標準でゾーンについての整合パラメータを計算するのに用いられる。説明中の実施例は４個全部を用いる。もっと少なく用いると、処理のオーバーヘッドは短縮するが、或る程度の精度の低下が伴う。整合アルゴリズムの一般的な流れは、図１７の処理ステップ７１〜７６に示されている。それぞれの処理ステップの右にはその目的の短い説明が在る。３．５．２．空間フィルタを標準の信号に適用すること整合パラメータを決定する第１のステップには、空間フィルタリング処理が含まれている。標準内の周期的シンボル図形から生じる周期的信号は、基準信号と乗算されて差分信号を生じる。この操作は２回２個の基準信号と行われ、その結果２個の得られた差分信号は位相では直角位相である。次いでこの信号は、フィルタリングされ、和調波、高調波含量及び雑音を抑制する。このフィルタリング過程には、標準上の領域から画素値を合算することを含まれる。合算された画素値は、先ず標準の信号を基準信号と乗算するのに対応する手法で数値によって重み付けをされる。こうして乗算とフィルタリングとの演算が組み合わされる。フィルタは合算された画素領域の範囲で定義され、基準信号との乗算は画素値に重み付けをすることで完了する。図１８は、組み合わされた乗算とフィルタリングとの過程をｘ及びｙ成分それぞれについて示す。３．５．３．整合標準信号位相の決定次のステップは、直角位相の同相成分に対する比率の逆正接を得ることである。その結果は信号位相である。同相成分は次の通り定義される： A・cos(2π・P(x)+φ) （３．１）ここにＰ（ｘ）は位相のｘに左右される部分である。直角位相成分は次の通り定義される。 A・sin(2π・P(x)+φ) （３．２）直角位相を同相成分で除算して、振幅依存部分を除去する。信号の位相は、いまや逆正接を求めることによって決定することができる。整合を説明する便利な方法は、標準の信号の位相を位置の関数として点描することである。図１９は、信号に対する位相点描の例を行及び列方向に示す。或る程度の雑音は、どんな積極的な位相計測でも現われるであろう。図２０及び２１は、典型的なｘ及びｙ方向の位相雑音の例である。位相曲線を計測データから近似するために、多項式が曲線を描写するのに用いられる。多項式の係数は最小自乗解析を用いて推定される。３．５．４．データに対する最小自乗法のあてはめの実行最小自乗誤りあてはめを実行する際の第１のステップは、データをあてはめるのに用いる曲線の次数を選択することである。１次及び２次の多項式曲線をあてはめさせる２つの例が図２２及び図２３に表わされている。図２２及び２３は、位相データに対する１次と２次との曲線のあてはめを示している。他の関数もデータをあてはめのに用いられるが、好ましい処理は多項式を用いるそれであって、係数を導出するための最小自乗の計算が簡素化される。最小自乗誤り近似法は、多項式の項の係数を導出することを含む。１次（線形）最小自乗近似のための整合パラメータの導出フェイズ=φ=ax+b （３．５）を与え、（ここに、ａ及びｂは線形最小自乗近似の係数である。）かつ、（ここに、ｘは“ｍ番目”のシンボルの位置である。）、かつ、を与える。ｘについて上記（３．６）式を解けば：この式は次のように書き直すことができる。 x=x_o+m・dx （３．８）ここに、ｘ₀＝−ｆ₀／ｆ₁、及びｄｘ＝１／２ｆ₁である(ｘ0及びｄｘはＸ軸整合パラメータとして定義される。)。方程式３．８から整合パラメータを用いれば、任意のシンボル（ｘ）の位置を計算できることが分る。類似の２次多項式近似のための導出は以下に説明する。２次（二乗）近似を用いる整合パラメータの導出フェイズ=φ=ax²+bx+c （３．９）を与え、かつ、関係式：を用いることとする。ここに、方程式３．１０をｘについて解けば（“ｍ番目”のビットの位置である）を得る。この式は次のように書き直すことができる。 x=x₀+m・dx+m²・ddx （３．１２）ここに、２次項が１次項に比べて小さい場合は、これらのパラメータは次のとおり近似することができる。（２次近似のＸ軸整合パラメータ）３．５．５．４個の標準の整合パラメータの組み合わせゾーンを限定する４個の整合標準（図２４）それぞれが解析されて、それぞれの標準に対して別々な位相曲線がそのｘ及びｙ成分について作成される。これら曲線は、図１８に示すフィルタリング処理を用いて作成される。垂直標準は適正な座標変換と等価な手法で処理される。それぞれの多項式近似のための係数は、整合パラメータに変換される。８組の整合パラメータが生成される。この８組の整合パラメータは、頂部標準に対しては“ｔ”、底部標準に対しては“ｂ”、右標準に対しては“ｒ”、及び左標準に対しては“１”を用いて命名される。以下は直角位相最小自乗近似から導出された整合パラメータの例である：頂部標準（ｔ）：底部標準（ｂ）：右標準（ｒ）：左標準（ｌ）：３．６ステップ６：シンボル位置の計算これらの整合パラメータは、組み合わせて原点に関してｍ番目の行とｎ番目の列のシンボルの位置を特定する。１次曲線近似２次曲線近似数値“６９”が方程式５４〜５７内に現われる理由は、ここで述べる設備ではゾーンが６９個のシンボルの広さであり、したがって標準が６９個のシンボルだからであることに注意されたい。３．７ステップ７：補間及びパルス細身化の実行次にデータシンボルと関連する画素値は（標準シンボルとは逆に）、さらに補間とパルス細身化とにより処理され、シンボル間干渉（ＩＳＩ）に起因する信号雑音を減少させる。ＩＳＩは像劣化に関係し、これは１個のシンボル位置の像がその最も近傍のそれと重なり合うために生じる。ＩＳＩは適切なビット検知に必要な信号対雑音比（ＳＮＲ）を増大させる。ＩＳＩは１次元の符号化計画で出会うものであって、そこでは（たとえば磁気テープ又は光ディスクの“直線”追跡のような）記録方向でのシンボル寸法がシンボル対シンボル間隔より大きい。この直線ＩＳＩは効果的に“アイ線図”で解析される。ＯＲＡＭデータがｘ及びｙ方向双方に濃密に詰っている事実は、そのどちらの側かのシンボルの隣接シンボルばかりでなく、直に上下に所在するシンボルからも、さらに対角線上の最短距離まで互いに重なり合う潜在的可能性を発生させている。この紛糾にも拘らず、１次元の“アイ線図”の類似の静止像は含まれている過程を示している(図２５参照)。この“アイ”は、その場所では数値を発生するような仕方で互いに重なり合え又はシンボル図形の組合せの無い数値領域である。閾値が設定されてシンボルの所在とシンボルの欠如とを区別しているのがアイ領域の中なのである。理想的にはシンボルの存在の有無を判断するため、閾値がアイ線図（図２５ａ参照）の上下の境界の中途までの値に設定される。信号に付随する雑音は、成る程度アイの縁を“ファジー”にする効果を持つ。 “ファジー”という用語は、ここでは現実に信号の振幅を変えるほどの雑音の統計的態様を描写するのに用いられている。雑音をアイの寸法を減少させるものとして考えることができる(図２５ｂ)。シンボル像の中心と画素中心との間がずれること（オフセット）の作用は、アイの中心点の上下となる、雑音と閾値とが存在することと連結していて、エラーはビットを検出する際に発生する(図２５ｂ)。この作用を相殺するため、補間とパルス細身化とが用いられる。補間整合アルゴリズムは、シンボル像の中心を少なくとも±１／４画素の精度で位置決めするほどの精度を持っている。補間は画素全域にわたるシンボル像のエネルギー分布内の変動を明らかにするため呼び出される(図２５ｃ)。この変動はシンボル像が画素の正確な中心に関して位置を変えるためである。シンボルが単一の画素全体に亘って中心を占めているならば、当該シンボルと関連するエネルギーの大半は当該画素中に見いだされよう。シンボルの中心が画素の間に落ちるならば、当該シンボルと関連するエネルギーは多数の画素間に分布することになろう(図２６)。シンボル像と関連するエネルギーの目安をあらゆるシンボル中心の整合について得るため、３×３の画素アレイの重み付け合算がシンボルエネルギーの目安として用いられる。アレイ中の９個の画素が選ばれ、算定した真のシンボル中心が３×３アレイの中央画素内のどこかに存在するようにする。この中央画素の位置は１６個の領域に分割され、シンボルが中心を占めるのがどの領域であるかによって既定の重み付けが３×３アレイを合算するのに用いられる。図２７は画素上の１６領域の位置と９個のそれに対応するそれらの重み付け図形を示す。４個の重み(“０”、“．２５”、“．５”、“１”）がこの実施例で選ばれ、２値化計算の複雑さを最小限にしている(これらの重みはそれぞれ画素値に簡単なビット移行を適用することにより供給することができる。)。一般には、その他の重み付け技法を使ってもよい。パルス細身化パルス細身化のステップは、隣接シンボルの影響を推定して、それらのオーバーラップに起因する信号への付加を処理中の現行センサから読み取った信号から減算する。補間後、つまりデータがセンサ格子に関する画素位置について補正された後、パルス細身化を行うことは望ましい実施例の重要な特徴である。パルス細身化はオーバーラップの作用を減少させ、それにより“アイ”の大きさを増加させる(図２５ｄ参照)。隣接シンボルの作用を評価する一法は、それらの位置を推定して、これら推定した隣接位置での画素値の一部を検討中の現行画素での値から減算することである。１つのやり方では、画素値の和の８分の１を処理中の上下左右の画素のうち２個の画素から減算する。この手法は、数学的に次のように表すことができる。３．８．ステップ８：検索閾値の判断を行う最後に、次のようなＡＢＲ処理のうち、上記モジュールそれぞれの逐次実施である、それぞれの潜在的に可能なシンボル位置について１か０かの判断が、（パルス細身化と補間の後）処理したシンボル値の大きさを閾値と比較することにより行われる。補正画素値が閾値以下（下右）であれば、“ゼロ”が検出される。補正値が閾値以上（上右）であれば、“１”が検出される。３．９．ステップ９：付随エラーの検出及び補正（ＥＤＡＣ）本発明の整合及びビット検索に加えて、既知のエラー検出と補正との処理を採用してもよい。適切なＯＲＡＭエラー補正設計については、Chow,Christopher Matthew,An Op timized Singly Extended Reed-Solomon Decoding Algorithm,Master of Scienc e Thesis,Department of Electrical Engineering,University of Illinois,199 6を参照されたい。４．本方法のハードウエア手段のための装置前述の手法は、本発明のソフトウエア手段である。しかし、一般に望ましい実施例は、特定のハードウエア（回路を提供されるソフトウエア）とファームウエア（マイクロコード）とでの処理を提供し、迅速な目的達成とその他の利点とを達成する。この望ましい手段は、図２８の“ＯＲＡＭ電子装置受信機サブシステム”に示されており、ハードウエア手段が２つの機能集積回路（ＩＣ）に切り離しされて示されている。像検出及びディジタル化（センサＩＣ）図２８のセンサＩＣは、センサ２７と像ディジタイザ２９とを組合せて、光子エネルギー（光）を電子信号（アナログ処理で）に変換する。センサＩＣ２７には、データ像の焦点面上に置かれたプレーナ型格子内に配列した感知素子（画素）のアレイ２７ａが含まれ、それぞれの素子又は画素上に入射した光を検出する。累積した画素電荷は画素アレイの縁に逐次移行して前置増幅される。望ましい実施例では、それぞれの画素でのアナログ電圧レベルが３ビット（８レベル）の分解能でディジタル化される。次いでこの像の累積ディジタル化表現は、ＡＢＲ・ＩＣへ移送され、それでＲＡＭ３０の機能と図１に示す整合及びビット検索アルゴリズムとを組合せる。データ整合とビット検索（ＡＢＲ・ＩＣ）図２８のＡＢＲ・ＩＣは、論理モジュール又はIＣであって、本来純粋に離散的である。このモジュールの機能は、データ像内の回転、拡大及びずれのエラーを（標準と呼ばれるデータ像内に埋め込んだ特徴の利点を活かして）アルゴリズムで数学的に補正することにある。像が整合されるとすぐ、データはそれぞれの投影シンボル位置で振幅の輪郭を検査することにより抽出される。直接アクセス記憶装置（ＲＡＭ）３０は、この実施例では高速ＳＲＡＭの形で加わえられているが、ディジタルデータ像をセンサＩＣから収容し、特有の処理で数値演算とここに述べた像整合及びデータビット検索のための処理を行う。像検出及びディジタル化ＩＣ（センサＩＣ）４．１．１．光子検出センサＩＣは、シリコンの感知素子から形作られる。シリコンに入射する光子は、結晶格子に衝接して電子対空孔対を生じる。これら正負の電荷は、互いに切り離され、電界領域の終端に集まり、検出可能な累積電荷パケットを生じる。生じた電荷レベルの輪郭は、２次元のセンサ平面上の（データ像である）光強度の表現である。このセンサ平面は、画素と呼ばれる異なる（しかも規則正しい）センサセルの格子であり、生じた電荷を空間的に組織された試料に統合する。図２９は、図解的に像の光強度（エネルギー）がどのように画素信号の大きさに影響を及ぼすかについて示す。画素信号の大きさは、画素全体に亘る統合された像強度（エネルギー）の単一の数値の表現である。これら相対値は図２９内のそれぞれの画素内部で数字として示してある。図２９の強度表現は、“１”（高強度スポット）の位置と画素格子アレイとの間の一定の見当合わせを前提としている。たとえば図２９の左側の線図中の孤立した“１”を採り上げてみよう。“１” ビットが単一の画素全体に亘って中心を占めていないが、そのかわり４個の隣接画素の交点全体に亘って中心を占めているとすれば、さまざまな対称性が現われるかもしれない。暗く照明された画素の環によって取り囲まれた（２×２の正方形を形作る）４個の等しく照明された画素が存在することになろう。この例では、単一のデータシンボルの像が近似的に４個（２×２）の画素を被覆すると仮定している。基準システム倍率は、２０：１（±１０％）であり、媒体上に１μｍ直径のシンボルを生じ、センサ上の１０μｍの画素の２×２アレイに投影される。しかし拡大エラーで相対画素値はわずかに変化し得る。倍率が２０：１を超えるに連れて、それぞれのシンボルは２×２の画素より拡張するであろうし、像倍率が２０：１を下回れば、シンボルエネルギーは２×２画素よりも低く分配されることになろう。この近似では、（光学の点像分布関数から生じる）シンボル像の縞の高次効果が無視されていることに注目されたい。拡大と見当合わせとの許容差、及び保護周波数帯は必要なセンサアレイの大きさを画定する。センサ２７（図２８）は（この例では、２２：１に指定されている）最大倍率の事象内に完全な像を含むだけ充分大きくなければならなず、（ｘとｙとの両方向に±１００μｍ以下になるように指定されている）最悪の場合には見当合わせエラーとなる。媒体上のデータパッチは３５４×３５４の１μｍ離隔したシンボルであるから、センサ上のパッチ像は７７８８μm程度になり得る。正のずれも負のずれも許容するために２重に加算した最大許容ずれ（２００μ ｍ）で、センサアレイは少なくとも７９８８μｍの広さ、又は７９９個の１０ｍ画素になることが必要である。したがって、ここに述べた実施例では、センサＩＣの設計では、８００×８００の画素アレイを指定する。４．１．２．前置増幅設計の考察装置サイクルを繰り返すと、信号電荷が活動的なセンサの縁に逐次輸送され、そこで前置増幅器８０は信号電荷を、ディジタイザと、出力バッファ８２により追従される論理２９とによってここに提供される典型的な処理回路装置を動作させるのに充分な電圧に変換する。センサＩＣの構成（図３０）では、前置増幅器８０を画素のそれぞれの行毎に指定している。データの列全部は、電荷結合型デバイス（ＣＣＤ）それぞれのサイクルで（全８００行全域にわたり行毎に１画素が）読み取られるので、ＣＣＤの動作周波数がシステム性能を決定するキーパラメータになる。最も簡単な手段では、標準の完全フレーム撮像装置が用いられる。そのＣＣＤクロック発振器は１０ＭＨｚで動作する。それぞれの画素行について出力回路装置の設計は、標準の完全フレーム撮像装置のサイクル当り情報量を行数と乗算することに在る。望ましい実施例では、このことは因子８００だけシステム性能を向上させる効果がある。システム雑音は前置増幅器設計の機能に大きく影響を与え、したがって入念な注意が前置増幅器の設計と構築とに払われる。重要な前置増幅器のパラメータは、利得、ゾーン幅及び入力容量である。利得は雑音に比べて充分な出力信号を生じなければならない。しかし利得とゾーン幅との妥協は不可避であり、利得はほどほどに押さえて充分な速度を得るようにしなければならない。入力容量は低く押さえて電荷対電圧の変換を最大にし、入力に関する雑音電荷を最小限にしなければならない。センサの前置増幅器８０は、共通供給源のＦＥＴ入力構成である。標準設計の関連リセット回路装置は用いて宜しく、簡単、小型、そして低雑音が必要である。適切な前置増幅器の設計は公知であり、以下の仕様に適するように選ばれる。前置増幅器の性能：Ａ＝１００μmボルト／電子ＢＷ（３ｄＢ）＝５５ＭＨｚ入力関連雑音＝５０電子。４．１．３．ディジタル化−自動利得制御像のディジタル化に先立って、画素の振幅のサンプリングを用いてＡ／Ｄ変換器の閾値を確定する。選ばれた閾値が高過ぎると、全像シンボル値はＡ／Ｄ変換の最初の数カウントのうちに低下して分解能は失われる。選ばれた閾値が低過ぎると、Ａ／Ｄ変換は飽和して出力を歪ませる。像強度はゾーン、パッチ、及びチャプター全域にわたり位置の関数であり、したがって任意の閾値を求めるアルゴリズムは領域内の変動と調節できなければならない。自動利得制御（ＡＧＣ）の計画は、像ディジタル化の動的領域を最大限にすることによりシステム性能を最大にして、システムの精度と速度とを強化することである。像の振幅（強度）は既定の点（ＡＧＣのスカート）で監視され、この情報を用いてＡ／Ｄ変換器の閾値レベルを制御する。像の読み取りを開始するに連れて、信号が最初のうちは背景雑音である理由は、設計によって像がセンサの中心を目指していて読み取りが暗部にならざるを得ない縁で始まるからである。ＣＣＤサイクルが進行し相前後する列がセンサの縁に向って移行するにしたがって、出会う最初の信号はＡＧＣスカートの先頭縁の像からとなる(図３１参照)。ＡＧＣのスカートの像は、全てが“１”の５×９のアレイであり、したがって光を最大限透過させる。これらの特徴を結像する画素から読み取られる振幅は、全表面の任意の位置で期待される最大強度を表わしている。それぞれの画素行でディジタイザと論理２９との中の論理ブロックは、これらの画素値の位置を検出するように設計してあり、簡単な制御でＡＧＣの特徴に最も密接に整合した画素行が選ばれる。ＡＧＣのスカートと同じ画素行に沿った標準行の形で、局所“暗部”、つまり最小値（全部“ゼロ”）と局所“明部”、つまり最大値（全部“１”）とを表わす像の部分が事前符号化してある。これらの行の値は、波頂検出回路装置によって画素列が読み取られるにつれて監視される。波頂検知器（以下で論じられる図３３参照）はそれ自体公知であり、ここで用いられる判断の基礎となる波頂検知器は、出会う最高値を格納する。それと同じの最小検知器は、構造では同一であるが、逆向きの比較器を伴っている。最大信号と最小信号との差は、Ａ／Ｄ変換の範囲全部を表わし、したがってそれぞれのカウントについて重みを設定する。最小信号の値は像に現われる直流ずれ（又は背景光）を表わす。このずれはＡ／Ｄ変換の閾値に加算される。これらの閾値は（図３１に関しては垂直に）像全域にわたり分配されＡＧＣの試料間の値へ直線補間を可能にする。４．１．４．ディジタル化−量子化処理のため、捕捉した像はディジタル化して、整合及び検索（ＡＢＲ）アルゴリズムへ移送される。ＣＣＤを含むセンサＩＣ２７、２９は、ディジタル化を行い、前置増幅がそれに続く。ここで述べるＯＲＡＭの実施例は、図３２に示される量子化の３ビット（８レベル）を用いる。図３３を参照するに、それぞれの前置増幅器８０の出力が直接Ａ／Ｄ変換ブロックへ送られるので、画素行毎にＡ／Ｄ変換が存在する。この設計では、切換え式ずれ補正を伴う７個の比較器を用いる。これら比較器の閾値は、一連の抵抗器全域にわたって電圧アレイを付勢する電源から送られる。閾値は、画素行全部に共通な抵抗回路網により制御され、ＡＧＣ画素行の先験的な知識で像の最大振幅と最小振幅とをプリセットする。図３２は、任意の信号に適用された典型的なＡ／Ｄ変換コードを示す。このステップの成果は、画素電圧の３ビット（８レベル）表示である。この値は局所条件に関する入射光の強度を表わす。この相対閾値の正味の効果は、パッチ全域にわたり緩徐に変動する任意の像強度の包絡線を平坦化することである。いまや正規化されたディジタル化像はＡＢＲ機能への出力を準備する。４．１．５．データの出力それぞれの画素の刻時サイクルの終端で、Ａ／Ｄ変換は画素行それぞれに対する３ビット値を生じる。センサの検知器平面上に８００の画素行が在り、センサの画素クロック発振器は２０ＭＨｚで動作する。２０ＭＨｚでセンサは５０ｎｓ毎に（３ビット値８００行で）２４００ビットを出力する。２４０ＭＨｚで走らせる２００ビット幅の母線がセンサＩＣを図２８のＡＢＲ・ＩＣに結合する。この母線構造の系統化が速度を最大にする一方、シリコン表面の面積とチップの電力消費を最小にする。出力バッファはそれぞれ４個の画素行に割当てられ、画素行はそれぞれ画素の刻時サイクル当り３ビットを生じる。画素の刻時サイクルそれぞれで出力バッファは、丁度生じた１２ビットを放出して、次の局所ベクトルに対して準備する。この計画は現行の技術で実現できるが、多重レベルで論理を前進させようとすると、必要なゾーン幅で著しい減退を蒙りかねないであろう。４．１．６．センサＩＣの制御必要な機能を管理するため、センサは中央制御論理ブロックを含み、中央制御論理ブロックは、その機能が像電荷伝達のための刻時（クロック）パルスを発生して前置増幅器、Ａ/D変換器及び波頂（ピーク）検知器にリセット信号を提供し、ＡＧＣ行選択を起動し、かつデータ出力の放出を可能にする。図３３は、センサＩＣに関する概念的な信号の流れを示す。この制御ブロックは、システム中最も早い２４０ＭＨｚの主刻時機構で駆動される。この刻時機構は、分割されてＣＣＤへの像電荷輸送を達成するのに必要な３相を発生する。リセット及び制御パルスは前置増幅器の動作を電荷輸送の動作と周期的に連係させ、Ａ／Ｄ変換は電荷輸送の位相から導出され、主刻時機構と同期する。出力バッファの制御装置は、（情報量の必要条件に合せて）主刻時機構の最高速度で動作し、次の画素の刻時サイクルに先立って１２の局所ビットを出力するように逐次処理される。図３３は、センサ制御の大多数の時限要素を示している。３個のＣＣＤの位相は、一緒に働き、撮像アレイ全域にわたる電荷パケットを一度に１列増加させる。第３の位相が低くなると、電荷が前置増幅器に入力される。前置増幅器のリセットは第３の位相が低くなる直前には強行されないから、到来する電荷が処理できる。第３の位相が低くなる直前、しかも前置増幅器のリセットと並列でも、Ａ／Ｄ変換器はリセットされ、ゼロにされ、検出モードに設定される。４．２．データの整合及びビット検索（ＡＢＲ）ＩＣＯＲＡＭデータ補正電子装置の主要要素は、図３４に示されており、センサＩＣ２７、２９から生データを受信する整合及びビット検索ＩＣ３２として示されている。ＩＣ３２の電子装置には、高速ＳＲＡＭ、整合用回路装置、ビット検索回路装置及びＥＤＡＣ回路装置が格納されている。４．２．１．ＡＢＲ・ＩＣの機能説明４．２．１．１．機能の流れ整合及びビット検索（ＡＢＲ）処理のステップは、図５の流れ図に示されている。像情報はセンサＩＣで捕捉されて量子化される（ステップ１〜２）。次いでこのデータは、高速データバスを介してＡＢＲ・ＩＣに放出され、ボード上のデータバッファを満たす(ステップ２)。“粗コーナーの位置決め”なる定型動作が進行して、メモリポインターに方位を合わさせ、近似的に像を位置決めする(ステップ３)。粗のコーナーの位置決めが完了すると、一層正確な“真のコーナーの位置決め”が実行される(ステップ４)。ステップ５、６、７及び８は、数学的に強力な演算であり、ビット復号に用いる精密なゾーンずれ、回転及び拡大のパラメータ類を決定する。ステップ５は、ゾーンの標準像に関して実行された一連の畳み込みであり、“ｘ”方向でのゾーンの“同相”及び“直角位相”項（したがってＩ及びＱと命名）を得る。ステップ６は、最小自乗近似（ＬＳＦ）であり、Ｉ値とＱ値とを組合せて直線を形作り、そのこう配と交点とで“ｘ”軸のずれとシンボルの分離間隔とが得られる。類似のステップで“ｙ”軸の情報が得られる。得られた“ｘ”及び“ｙ”情報を用いてゾーン内のシンボルそれぞれの精密な位置が予測される。次の２つの演算は、信号強化処理のステップであり、システムの信号対雑音比（ＳＮＲ）を改善する。ステップ７では、パルス細身化が近傍のシンボルが惹起するシンボル間干渉（ＩＳＩ）の潜在的可能性を低減し、補間がシンボル情報を分配する幾つかの隣接画素の可能性を調節する。センサデータは、自律アドレスの創出及び制御の回路装置により管理される処理中に高速ＲＡＭ９１へ読み込まれる。この像コーナーはマイクロ制御装置（μ Ｃ）９２によって粗的に位置決めされ、近似的なコーナーシンボルの画素の位置が注目するゾーンに対して見いだされる。基準画素の精密な位置は、前述の相関の核を順次走らせることにより見いだされる。特別な８ワード加算器９４は、高速累算器９５と比較器９６とを備えこれらの計算を加速する。詳細なゾーン像の属性は、像の標準を処理することにより決定される。これは２つの異なる核を有する多くの畳み込みを含んでいる。これらの演算は再び８ワード加算器と高速累算器とで容易に行える。これら演算の結果は、乗算により組み合わせられ、ハードウエア資源により促進される。除算はマイクロ制御装置（ μＣ）９２により行われる。逆正接関数は表引き（ＴＬＵ）９８により完成させることができる。この段階では、ゾーンの像ずれと回転とが正確に分る。この知見を用いてＲＡＭ記憶空間内のシンボルの位置を記載するアドレス（コーナーシンボルの原点からのずれ）が導出される。これらのずれは細身化兼補間回路（ＳＩＴ）１００に入力され、これで１ビットか０ビットかの判断を行い、その結果を出力ＲＡＭバッファ１０２に送り出してそこでＥＤＡＣ１０３の機能が実行される。４．２．１．３．ＲＡＭ及びセンサのインターフェイス像データは、センサＩＣからＡＢＲ・ＩＣ上のＲＡＭバッファへ逐次読み取られる。このバッファはデータを処理しつつある間に格納する。このバッファは、３ビットに量子化された像全部を収容するのに充分なほど、大きい。３ビット毎に量子化された８００×８００画素のセンサ寸法では、１９２万ビットの記憶容量を必要とする。２０ＭＨｚのセンサ行の刻時パルスを仮定すれば、全センサ像をＲＡＭにロードするには４０μ秒かかる。処理量及びアクセス時間に関する必要条件を支援するには、像データの処理を像が完全にロードされるのに先立って開始することが必要である。したがってＲＡＭバッファは双方向のポート特性を有する。ＲＡＭのセル寸法を増大せずに双方向ポートをうまく動作させるため、バッファは図３５に示すとおりセグメント化されている。像データの列がセンサを逐次離れるに連れて、それらは記憶装置に格納されて図３５に示す条片又は断片１〜ｎに組織される。これら条片の幅（したがってそれとそれらの番号）は、ＡＧＲ・ＩＣ手段に対して選ばれた技術に応じて最適化してある。現行の実施例については、推定した条片の幅は４０セルであり、したがって２０条片が必要である(これら２つの数の積は８００になり、センサの像面積の画素の幅に等しい)。このように選択することで、像データの読み取りとその処理の開始との間の待ち時間は２μ秒になる。４．２．１．４．並列加算器、累算器及び比較器整合演算の多くは、事前指定核とのマトリックス式畳み込みである。これらの演算には、±１の係数を有する画素振幅のグループを合算することが含まれる。これらの演算を促進するため、その設計には機能が８個の３ビットワードを単一のステップに合算する専用のハードウエアである加算器が含まれる。たとえば８ ×８の畳み込みマスクは、演算が完全に逐次処理であれば、６４ステップ処理に比較して８ステップ処理になる。加算器への入力ポートは記憶装置の出力母線であり、その出力は（８ワードすべてが７に等しく５６の結果を与える例に適応するのに充分な広さの）６ビットワードである。この６ビットワードは、最大値が６４（２６）であり、最悪の場合を調節するどころではない。現行アルゴリズムでの畳み込みは２次元であり、並列加算器は１次元である。２次元性を貫徹するため、加算器の逐次出力は、それ自体合算されなければならない。このことは累算器内で行われる。畳み込みの開始に当って、累算器は消去される。適切な記憶位置がμ制御装置の制御の下でアクセスされるに連れて、加算器の結果は累算器の収容レジスタに集約される。この集約は、畳み込みの核の係数値に応じて、加算であっても減算であってもよい。比較器の機能は、（たとえば、コーナーシンボルの基準画素が解像される場合のように）ディジタル波頂検出が必要であるならば、どこでも採用される。この演算では、ゾーンのコーナーのシンボル図形に整合する畳み込みの核は、コーナーの画素位置を含むに足る大きさを保証する面積全域にわたり（２次元的に）掃引される。この面積の寸法は粗整合アルゴリズムの精度によって決定される。それぞれの核の反復結果（図３６）で、現行の結果の方が格納済みの結果より大きいか否かが検討される。新規の結果が格納結果より低ければ、捨てられて核は次の位置へ適用される。新規結果が格納結果より高ければ、それで格納結果をそれに対応するそのアドレスと一緒に置換する。この方式で最大畳み込み、したがって最良整合（及びその関連アドレス）が累積される。このアドレスはゾーンのコーナーの基準画素の位置（ｘ、ｙ）である。４．２．１．５．ハードウエアの乗算整合アルゴリズムでは、一連の点に最小自乗近似を用いて拡大と回転とを決定している。この最小自乗演算には、多くの乗算が含まれる。アクセス時間へのこれらの与える衝撃を低減するためには、専用の乗算器が必要である。多くの乗算器が入手できる(たとえばパイプライン式、ビット逐次処理式、μ制御式、ウォーレスツリー式など)。本手段にはウォーレスツリー式構造を用いる。基本的な必要条件は、乗算器が１サイクル時間内に１２ビットの結果を２個の８ビットの入力から生じることである。４．２．１．６．逆正接関数整合パラメータ（つまり、ｘ0）と（ｙ0）との商によって表わされる角を解いて、最小自乗近似の演算の結果を物理的に意味の在る（たとえば項の記憶アドレス内の大きさや回転のような）数に変換する。商はそれらが本質的に無次元、つまり振幅の変動はこれらから正規化されているのであるから、この関数への入力として用いられる。表引き（ＴＬＵ）の演算は、このステップの実行に用いられ、（繰り返し）計算の時間と、計算解のために専用化した回路に必要なＩＣ表面の面積とを節約する。２５６個の１０ビット数（２５６０ビット）のテーブル寸法は、０．３５° まで角分解能を支援する。テーブルの２５６個の点は、単一の象限を記述するのに必要なだけである(商のオペランドの符号はどの象限であるかによって決まる) 。４．２．１．７．ＳＩＴプロセッサとビット判断直線近似の例では、４個の整合パラメータであるｘ0、ｄｘ、ｙ0及びｄｙが、粗コーナーの位置決め及び真のコーナーの位置決め、整合計算、及び３角演算の結果を記述する。これらパラメータは、第１のデータシンボルのコーナーシンボルの原点からのｘとｙとのずれを１／４画素の分解能で表わす。パラメータｄｘとｄｙとは、シンボル間の距離を記憶位置の単位で表わす。これらの量が単純にアドレスを指定するだけで得られるものより一層精度を有することを注目することは重要である。これらパラメータは、シンボルをゾーン内の任意の位置で±１／４画素以内に位置決めすることが可能である。別にいえば、これらの数は６０８のうちの１要素の内部まで正確である(拡大２．２でゾーン内に在る６９個のシンボルはゾーンが１５２画素に跨がることを意味し、１／４画素内部で正確であるためには、１５２＊又は６０８のうちの１要素の内部まで正確なことを意味する)。したがって、整合パラメータは、少なくとも９ビット数でなければならないと云う理由は、これが最小２ｎ値であって６０８のうちの１要素より大きい精度を提供することができるからである。量子化雑音を明らかにして有限な精密数学から生じる有害な作用を避けるため、これらのパラメータのため、現行の基本線は１２ビット精度になる。補間兼細身化（ＳＩＴ）プロセッサは、ディジタルフィルタであり、それを介して生の像記憶データを移送する。ＳＩＴ回路は、一度に１行のデータを提示され、一度に（現行の行とその上下の２行からなる）５行について演算する。この回路は、ゾーン原点から（ｘ、ｙ双方の）距離を追求する(コーナー基準画素によって定義されたように)。導出された整合パラメータと“画素間隔”の形で結合した距離の知見から、この座標の組の内部で精密なシンボルの位置決めを得る。図３７は、記憶装置内に写像されたゾーンの像の一部を示している。整合の定型動作が正確なゾーンの原点を確定するとただちに、データの位置が分る。この原点から離れると、３個のシンボル位置は下がり、３個のシンボル位置は左に移り(それに対応して正確な倍率に応じて近似的に６画素は下がり、６画素は左に移り)、データを含む記憶面積が達せられる。この面積内で像データ行がＳＩＴ回路へ（頂部から底部へ）順に移送されると直ちに、近傍の知見を用いて一度に１行について演算する。補間とパルス細身化とは、信号処理ステップであり、信号対雑音比（ＳＮＲ）を改善する。図３８は両技術に関する演算を集約して示している。パルス細身化に関する一層の詳述については３．７節を参照されたい。パルス細身化は、中央シンボル上の全エネルギーのうちシンボル間干渉に起因する隣接シンボルからの“流出”光により惹起される部分を推定することである。その処理はこの推定値を全エネルギーから減算してＩＳＩの作用を低減することである。現行の実施例でのアルゴリズムでは、シンボル値それぞれから全エネルギーのうち隣接シンボルに由来する部分を減算している。補間はシンボル像の真の中心に最も近接した画素位置を定義するのに用いられる。センサアレイは、シンボル像を空間的に（平均的なシンボル毎に４画素と）過剰にサンプリングするので、任意の単一シンボルのエネルギーは幾つかの画素により分配される。現実のシンボルエネルギーの最も正確な大きさは、近傍の画素にそれぞれ結像されたシンボル像の百分率を判定してそのエネルギーを合算することにより得られる。補間及びパルス細身化アルゴリズムの一層理解しやすい概括については、３．７節を参照されたい。補間兼細身化プロセッサ（ＳＩＴ）への入力は、像データ行、及びそれらの近傍のカスケードの列である。データを算定したシンボル位置の知見を用いて行毎に見ることにより、シンボル毎の実際のエネルギーに関する判断と計算とが行われる。最終の残存値で１か０かの判断のための根拠が確定される。通信理論では、システムに関する“アイ線図”は、データの欠如が在ることについて正確な結論を引き出す可能性を描写している。ＡＧＣ機能により遂行される均等化に起因して、最大振幅の包絡線は像全域にわたってかなり平坦になるはずである。リップルを最も起こしやすい原因となるものは、画素全域にわたるシンボル形状のＭＴＦであろう。ＳＩＴブロックの出力は単純なビットである。（近似的に）２行の像画素データそれぞれに対して、６４ビットが抽出されよう。記録媒体ではそれぞれのゾーンが（６４×６４の）４０９６データビットを含み、正確な倍率に対応し、近似的に（１３８×１３８の）１９０００画素によりセンサ上に表わされる。それぞれのゾーンは３振幅ビットをそれぞれ伴う近似的に１３８×１３８画素、又はほぼ５７Ｋビットであるが、その間に像データとして格納され続けている。読み取りに関しては、これらの単純なビットは、出力バッファＲＡＭへ進み、そこで事実上再圧縮される。この像は結局４０９６ビットの２値化データをほぼ１４：１で得ることになる。４．２．１．８．出力ＲＡＭバッファ図３９の出力バッファは、ＳＩＴプロセッサの結果を格納する。これは、小さいＲＡＭであり、データゾーンの価値の大きさの２倍の８１９２ビットである。ビットがゾーンから抽出されるに連れて、このバッファの最初の半分内に置かれる。ゾーンの復号が完了すると（そしてバッファの最初の半分がゾーンからの新しいデータで満たされると）すぐにＥＤＡＣエンジンがそれについて演算を開始する。４．２．１．９．ＥＤＡＣエンジンエラーの検出と補正（ＥＤＡＣ）は、当業者周知の在来からあるリード・ソロモン復号器によって行われる。４．２．１．１０． μ制御装置ＡＢＲ処理の有効制御は、マイクロ（μ）制御装置によって管理される(図３４)。この回路装置のブロックは、（粗及び微の）ゾーンの位置決めを整合、シンボル像処理及び補正同様に行う動作を開始し、停止する。（像パラメータ抽出中に行われる最小自乗近似演算の一部である）除算を除けば、このμ制御装置は別々な専用モジュールが使えるＳＩＴのような困難な算術演算は行わない。４．２．２．決定的に重要なＡＢＲ・ＩＣの性能の必要条件４．２．２．１．データクセス時間計画次に来るのはＯＲＡＭのデータクセス時間の仕様の内訳であり、それがＡＢＲ・ＩＣ構成部材に課せられた必要条件の基礎を形作る。データクセス過程内のステップをリストに挙げ、その次に各ステップと関連する時限に対して或る程度の包括的な仮定と解析とを行う。１．統合（像データの収集）２．ＲＡＭへの読み出し（ＡＧＣと並列）３．粗像位置決め４．真のコーナー（基準画素）位置決め５．Ｙ軸位相及び象限合算、逆正接演算及び点群の直線への“解きほぐし” ６．Ｙ0及びｄＹを得るＬＳＦ７．Ｘ軸位相及び象限合算、逆正接演算、及び点群の直線への“解きほぐし” ８．Ｘ0及びｄＸを得るＬＳＦ９．補間１０．パルス細身化１１．閾値設定１２．エラー補正包括的な前提：１．センサＩＣは（３ビットに量子化した）１個の完全な行の画素データを５０ｎ秒毎に、又は２０ＭＨｚの速度で送り出す。２．ＡＧＣは、像がＲＡＭに読み出されるに連れて、波頂検出回路装置を用いて実時間で実行されるので、全データクセス時間に加算しない。３．全てのメモリのアクセス及び簡単な数学的演算は、１００ＭＨｚ（１０ｎ秒）のクロック速度で生起する。４．ハードウエア乗算資源は伝播時間１０ｎ秒で入手できる。５．物理的データ像の範囲＝３５４シンボル×３５４シンボル（名目的にはそのときシンボル当り２×２画素を用いて）画素の範囲＝７０８×７０８画素。６．像倍率：仕様＝２０±２。７．物理的像ずれ（不確実性）は全直交方向に±１５画素である。アクセス時間成分４．２．２．２．ＲＡＭ及びデータ入力速度センサ像データを格納してあるＲAＭは、これにより課せられたサイクル時間を扱うのに足りるほど早くなければならない。解析の結果が教えるところでは、この速度は４．２ｎＳ毎に２００平行ビットである。セグメント化されたＲＡＭの設計であれば、この速度は行長を短く維持することによって容易になる。４．２．２．３．論理伝播速度決定的に重要な経路にはＣＭＯＳ論理が含まれており、ゲート遅延当りほぼ２００ｐＳ（２００Ｅ・１２秒）で伝播し、トグルスイッチの操作を５００ＭＨｚを超える双安定回路上で評価する。論理設計では並列性を充分に利用することにより、以下に論じられる時限的制約に容易に応じることができる。４．２．２．４．必要なμ制御装置のサイクル時間ＯＲＡＭのμ制御装置は１００ＭＨｚより早く循環する。加算、乗算、及び比較についてハードウエアを加速することはこのサイクル時間で動作させるために必要である。加うるに、任意の局所メモリ同様ＲＡＭもこのタイミングを支援するのが可能であるように選ばれる。５．付録用語集キー整合とビット検索との用語：ＡＧＣ自動利得制御（ＡＧＣ）は増幅器の利得を修正する処理であって、Ａ／Ｄ変換器（ＡＤＣ）の閾値を設定する。“自動”と云う用語は、限界を設定する増幅器の利得調節が“自動的に”像強度内の変動を追求することを指している。像強度が増加すると、増幅器の利得は増加し、それにしたがって閾値も増加する。像強度が減少すると、閾値を設定する増幅器の利得も減少する。ＡＧＣの作用は、信号を解析中の電子装置へ提供して、ＣＣＤ（電荷結合型デバイス）アレイ全体に亘って一定な強度輪郭を有する像から導出された信号と近似的に等価であるようにすることである。得られる信号が一層よく一定の強度輪郭からのそれに接近すればするほど、ＡＧＣは良好に働いていることになる。粗ゾーンの位置決め粗ゾーンの位置決めに必要な情報は、それぞれのゾーンの上左側コーナーの座標値である。粗の整合はこれら座標を得る処理である。この整合は“粗”と呼ばれるが、それは座標値が±４画素の精度で決定されるからである。真のゾーンの位置決め“真”のゾーンの位置決め情報は、ゾーンのコーナー基準を含むシンボルの中心（もしくはシンボルの集まり）に密接する画素の位置を定義する座標対である。ゾーンのコーナー基準とは、ゾーン内の他のシンボル全部がビット検索アルゴリズムで基準とする点のことである。真のゾーンの位置を見いだすため、コーナーシンボルの位置決めアルゴリズムが用いられる。現行の実施例は粗ゾーンの位置を取り囲む狭い範囲内で局所畳み込みを行う。この畳み込みは、畳み込み核を用いて整合フィルタをコーナー基準図形に近似させる。畳み込み範囲は、核の範囲プラス行列双方向に９画素であり、粗コーナーの位置決め過程で見いだされた座標を中心にしている。整合及び整合パラメータ整合は、ＣＣＤアレイ上の固定画素位置に関する像シンボルの位置を決定するなど）を、これら関数がシンボル位置の正確な近似を提供する限り、この関係を記述するのに用いてもよい。整合と検索アルゴリズムの現行の実施例では、シンボル位置と画素位置との間の関係は、多項式を用いて記述される。１次多項式は、正確にゾーン全体に亘って一定倍率で在ることを知らせるシンボルを位置決めする。２次多項式は、ゾーン全体に亘って倍率内に直線変化が存在する（１次のひずみ）ことを知らせるシンボルを位置決めすることができる。高次の多項式は、ゾーン全体に亘る高次ひずみを評価するのに用いることができる。シンボルと画素との関係を多項式を用いて表わすことによって、整合過程は整合パラメータ値を決定する過程になる。整合アルゴリズム整合アルゴリズムは、それぞれのゾーンの整合パラメータを、当該ゾーンを限定する埋め込み整合図形（標準）を処理することにより、決定する。この標準はシンボルが均一に離隔したアレイである。この標準は、二次元の周期的信号として解釈される。以上特定の実施例についてだけ論じたが、当業者にとっては数値上の変更や変形をそれに加え得ることは、本発明の精神から離れることなく等価の手段、デバイス、及び技法上のステップの利用を含め、明らかに容易なことであろう。たとえば前述のものや一般に望ましい実施例はページ（パッチ）像よりやや大きいセンサ格子を用いる。さもなければ別の接近手法では、像ページより小さいセンサ格子を許しておいて、次いで投影したデータ像全域にわたり逐次移動するかもしくは走査する。一般に望ましい上記実施例では、ＡＧＣと整合標準とが可変データから異なるが、信号のデータ部分をＡＧＣ回路装置を駆動するため標準に加えて、または標準として用いてもよい。基本的には、データは一定量のエネルギーを特別の空間周波数範囲内で確保する仕方で符号化できる。次いで低帯域フィルタ、及び帯域フィルタもしくは高帯域フィルタを用いて、ＡＧＣ処理を起動することもできる。低帯域フィルタの出力は信号の直流ずれを予測させ、帯域フィルタ又は高帯域フィルタの出力は（直流ずれに関して中心を占める）利得のレベルを決定してもよい。その他の整合データを生じる実施例は、標準を構成する一連の標識（又はは標識の集合）を有するはずである。これらの標識には整合標識（標準）が含まれ、データ全体を通じて規則的に又は不規則に点在されている。次いで整合多項式を確立して、それぞれの標識位置を見いだしてそれを既知の標識間の空間関係に対して点描することもできる。次に最小自乗誤差法が用いられ、既知の位置と計測した位置との間の関係に最高度にあてはめた多項式を生成する。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ (72)発明者ブラハット、リチャードイーアメリカ合衆国 61821 イリノイ州シャンペインブリッジポイントレーン 1502 (72)発明者ラッセル、ジェームズティーアメリカ合衆国 98006 ワシントン州ベルビューフィフティーファーストストリート 14589 エスイー

Claims

【特許請求の範囲】１．読み出すためにセンサに結像した２次元データ図形を含む光学像からデータを検索するためのシステムにおいて、結像したデータ図形内のデータスポットを検出するために２次元格子図形内に光電式感知素子のアレイを有し、該アレイが２次元内のデータスポットを過剰サンプリングすべくデータ図形内のデータスポットより高い密度を有素ルウセンサと、前記センサに結像した前記データ図形を伴う光学的に検索可能な標準と、結像したデータスポットの振幅と位置とを判定して前記センサから振幅と位置とを補正したデータを生成する前記センサのためのデータ検索可能なプロセッサとを含む、光学像からのデータ検索システム。２．前記光学的に検索可能な標準はＡＧＣ及び整合標準を含み、前記データ検索可能なプロセッサは、ＡＧＣ及び整合処理装置を含み、また前記格子図形内の前記感知素子アレイに対して補正したデータ位置を生成するための多項式サブプロセッサを含む、請求項１項に記載の光学像からのデータ検索システム。３．前記整合標準の幾つかは前記多項式サブプロセッサにより空間タイミング信号を生成せしめ、さらに前記空間タイミング信号は、同相かつ直角位相の空間基準信号を含み、前記真のデータスポット位置を生成するため前記結像データ図形内の前記整合標準と関連する前記空間タイミング信号を変調する、請求項２に記載の光学像からのデータ検索システム。４．前記空間タイミング信号から空間雑音を除去するための低帯域フィルタを前記整合処理装置内にさらに含む、請求項３に記載の光学像からのデータ検索システム。５．前記光学的に検索可能な標準はＡＧＣの属性を含み、前記データ検索可能なプロセッサは前記像全域にわたり強度の変動に起因するデータスポットの検出の自動利得制御のためのＡＧＣサブプロセッサをさらに含む、請求項１に記載の光学像からのデータ検索システム。６．前記ＡＧＣサブプロセッサは前記結像データ図形の所定面積全域にわたって像スポット強度を追跡するためのＡＧＣ波頂検出回路装置を含む、請求項５に記載の光学像からのデータ検索システム。７．前記波頂検出回路装置は、２次元データ図形の一方の軸に沿って基底線の波頂検出振幅を平均化し、データ図形の別の直交軸に沿って波頂検出振幅の間を補間すべく、２次元信号処理装置を含む、請求項６に記載の光学像からのデータ検索システム。８．前記整合処理装置の前記多項式サブプロセッサは、多項式の最高あてはめを生成して、前記格子図形内の前記感知素子アレイに対して前記補正データ位置を決定すべく、最小自乗サブプロセッサを含む、請求項２に記載の光学像からのデータ検索システム。９．前記整合処理装置の前記多項式サブプロセッサは、多項式の係数を計算し、かつ前記係数を採用して前記補正データ位置を生成する整合パラメータを導出し、それによって光学的、構造的及び電気的欠陥に起因する少なくとも一定の誤整合作用を実質的に補正する、請求項２に記載の光学像からのデータ検索システム。１０．前記センサの格子図形は検索しようとするデータを含む像の面積より大きい面積を蔽う、請求項１に記載の光学像からのデータ検索システム。１１．取出可能な光学的媒体上に格納され、センサにその光学像を投影させて読み出すことによりデータを検索するシステムであって読み出すためにセンサに結像した検索可能な関連標準を含む２次元データ図形を像が含むデータ検索システムにおいて、結像した光データ図形内のデータを検出するために２次元図形にアレイ化した光電式感知素子を有し、該２次元アレイ感知素子が２次元内の結像データを過剰サンプリングするように構築されかつ配列されたセンサと、前記検索可能な標準に応じて像データの補正振幅及び補正位置を決定し、それによりデータの感知素子上の結像を像強度内の変動と整合とに対して補正する、前記センサのための検索可能なプロセッサとを含む、データ検索システム。１２．前記２次元データ図形とともに含まれる検索可能な標準は位置整合標準を含み、前記検索可能なプロセッサは位置整合処理装置を含む、請求項１１に記載のデータ検索システム。１３．前記２次元データ図形内の検索可能な標準がＡＧＣ標準を含み、前記検索可能なプロセッサはＡＧＣ処理装置を含む、請求項１１に記載のデータ検索システム。１４．前記検索可能なプロセッサは、感知素子間の信号干渉によりエラーを生じた検出データを補正すべく、パルス細身化サブ処理装置を含む、請求項１１に記載のデータ検索システム。１５．前記検索可能なプロセッサは、シンボル間干渉により導入されたエラーを最小限にすべく、２次元パルス細身化サブプロセッサを含む、請求項１１に記載のデータ検索システム。１６．センサに結像した既知の光学的に検索可能な標準を有する２次元データ図形を含む光学像からデータを検索して読み出し、かつデータに変換される際にデータ像の並進エラー及び回転エラーを含むさまざまな光学作用を補償するシステムにおいて、一般に結像したデータ図形に準拠する２次元格子図形内に配列される光感知素子により提供され、該感知素子がデータ像を両次元内で過剰サンプリングすべく前記像データ図形内のデータより高い密度に構築されて配列されているセンサアレイと、それぞれの感知素子で検出された符号化光学特性を表わす多重ビットディジタル値をそれぞれの素子のために生成する前記感知素子のためのセンスレベル回路装置と、前記光学像を伴う前記検索可能な標準に応じて前記図形全域にわたる像強度を検出するための自動利得制御（ＡＧＣ）とを含む、システム。１７．さらに、２次元のシンボル間干渉を補正する２次元パルス細身化プロセッサを含む、請求項１６に記載のシステム。１８．さらに、下流側のデータ処理を制御するため出力しようとするデータ像のそれぞれの次元内で、データスポット数によって判定した長さのデータワードの割込みを許す、並列の読み出しと処理との装置を含む、請求項１６に記載のシステム。１９．センサアレイに結像した検索可能な標準を有する、電子光学的に選ばれる２次元データ図形を含む光学像からデータを検索し読み出し、かつ電気データに変換する際に並進ずれ及び回転ずれ、並びに拡大を含むデータ像のさまざまな光学作用を補償し、各選ばれたデータ図形が多数のゾーンに分割され、それぞれのゾーンが検索可能な処理で支援すべきゾーンコーナーを含む既知の像特性の検索可能な標準を有するシステムにおいて、一般に結像データ図形に準拠する２次元格子図形内でアレイ化され、両次元内でデータ像を過剰サンプリングするように構築され配列された光感知素子の層により提供されるセンサアレイと、データの前記多数のゾーンのそれぞれのゾーンコーナーの位置を近似的に判定する粗整合プロセッサと、データ位置を計算する前記ゾーンそれぞれの中の基準点について前記粗整合プロセッサより一層正確な位置を判定するための微コーナー位置決めプロセッサとを含む、システム。２０．さらに、前記センサ素子の既知の位置に対して補正した位置を記述すべく、多項式を用いて、結像過程内の位置エラーの補正を行う整合プロセッサを含む、請求項１９に記載のシステム。２１．前記整合プロセッサは、さらに、光学作用による像のひずみの補正を強化する２次多項式サブプロセッサをさらに含む、請求項２０に記載のシステム。