JP2000507069A - 信号が自由にされることなく制御されたアクセスビデオ信号を供給する方法及び装置 - Google Patents

Abstract

(57)【要約】 暗号化されたビデオデータを受信し、表示装置により受信される前に信号が自由にされないようにビデオデータを解読するＬＣＤ表示装置。このビデオデータはビデオの行内で暗号化され、表示装置において解読される。或いは、行は、各行の表示の時間順序により変更することにより暗号化される。

Description

【発明の詳細な説明】 信号が自由にされることなく制御されたアクセスビデオ信号を 供給する方法及び装置 １．発明の分野 本発明は、一般的には表示装置、特に表示装置において信号が自由にされるの を阻止するスクランブリング装置及び暗号化装置並びにその方法に関するもので ある。 ２．従来技術の説明 ビデオの無断複写を防止するため、ビデオはその提供者によりスクランブルさ れすなわち暗号化され無許可で見ることから保護されている。用語「スクランブ リング」は、一般に適当な解読処理を行わない通常の状態では表示されないよう にアナログ信号を変更することを意味する。スクランブリング技術の例は、限定 されるものではないが、同期抑制、アクティブラインの回転及びラインシャフリ ングを含む。用語「暗号化」は、擬似ランダムシーケンスにより多重化すること によりディジタルシーケンスを変更する処理を表わすために一般的に用いられて いる。オリジナルの信号を再生するため、「キー」が必要である。ここで、ソー スＳ（左側）はラスタ順序（ＲＳＳ）で走査され図示の時間順序を与える。ソー スＳ（例えば、カメラ）はＲＧＢ信号をＭＰＥＧエンコーダ（ＭＰＥＧＥＮＣ） に供給し、このエンコーダはＭＰＥＧ送信機（ＭＰＥＧＴＲ）に結合する。 表示装置Ｄ（右側）は、ＭＰＥＧデコーダ（ＭＰＥＧＤＥＣ）に結合したＭＰ ＥＧ受信機（ＭＰＥＧＲＥＣ）の信号を受信する。ＭＰＥＧデコーダは表示装置 ＤにＲＧＢ信号を同一の時間順次（Ｔ）で供給し、情報を同一のラスタ順序（Ｒ ＳＳ）で表示する。この技術の例は、Data Encrytion Standard（ＤＥＳ）であ る。 暗号化しない典型的な表示システムの一例を図１に示す。暗号化する典型的な ＭＰＥＧ表示システムの一例を図２に示し、このシステムにおいて暗号化された 順序「ＢＬＣＦ列ＤＧＩＨＥＫＪ」が発生する。ここで、ソースＳ（左側）もラ スタ順序（ＲＳＳ）で走査され、図示の時間順序を与える。ソースＳ（例えば、 カメラ）はＲＧＢ信号を暗号化ユニット（ＥＮＣＲ）に供給し、このユニットは ＲＧＢ信号をＭＰＥＧエンコーダ（ＭＰＥＧＥＮＣ）に暗号化された形態で時間 順序（Ｔ）で供給する。ＭＰＥＧエンコーダはＭＰＥＧ送信機（ＭＰＥＧＴＲ） に結合する。 ＭＰＥＧ受信機（ＭＰＥＧＲＥＣ）はＭＰＥＧ送信機からの信号を受信し、こ のＭＰＥＧ受信機にはＭＰＥＧデコーダ（ＭＰＥＧＤＥＣ）を結合する。ＲＧＢ 信号は時間順次（Ｔ）で暗号化されている。 ＭＰＥＧデコーダには解読ユニット（ＤＥＣＲ）が結合される。 解読ユニットはＲＧＢ信号をオリジナルの時間順序（ＤＥＣＲＲＣＣＴ）で受 信機（Ｒ）の表示装置（Ｄ）に供給する。 ビデオ信号は、適当な許可がない場合使用不能な態様にスクランブルされ又は 暗号化されている。一方、消費者の家屋に許可が与えられると、ケーブルコンバ ータボックス又は受信機の「ビデオ出力」ジャックにおいてビデオ信号がスクラ ンブル解除又は解読され、従って自由にされる（図３参照）。この図において、 ソースビデオ（ＳＶ）がエンコーダ（ＥＮＣ）に供給され、このエンコーダには 暗号化ユニット（ＥＮＣＲ）が結合されている。暗号化ユニットは暗号化された 信号を送信機（ＴＲ）に供給する。送信チャネルを介して（ＴＲＣＨＯは受信機 入力部（ＲＩ）に供給される信号である）、受信機入力部は復調器（ＤＥＭ）に 結合されている。復調の後、この信号は解読ユニット（ＤＥＣＲ）において解読 され、出力ポート（ＯＰ）に供給される。前述したように、この段階でビデオ信 号（ＶＳ）が自由にされる。出力ポートは表示装置（Ｄ）を有するモニタ（Ｍ） 及びビデオレコーダ（ＶＣＲ）に結合される。今日多くの型式の表示装置が利用 されている。一般的に周知の陰極線管表示装置（ＣＲＴ）、及びディジタル光変 調器又は変形可能なミラー空間光変調器（ＤＭＤ）、液晶ディスプレイ（ＬＣＤ ）及びプラズマディスプレイのような個別の表示装置がある。これらディスプレ イの各々は、許可を受けていないユーザがケーブルコンバータボックス又はテレ ビジョン受信機の「ビデオ出力」ジャックの出力からビデオを自由に記録するこ とに関する問題がある。尚、説明を容易にするため、ＬＣＤの操作について説明 することにする。 液晶表示装置は、行及び列に配行した液晶の絵素（「画素」）を含む。ＬＣＤ 表示システムにおいて、表示装置は一般的に用いられているマトリックスアドレ ススキムにより「行」バイアスすなわちラインバイアスにより照明される。つま り、ある特定された行が照明され、次に別の行が照明され、フレーム全体が形成 される。例えば、特定のフィリップスＬＣＤ表示装置において、４８０Ａ×４８ ０行の有効な画素が存在する。所定の行について必要な４８０個の画素に信号を 供給するため、列ドライバが必要である。この場合、４８０個の行が順次起動さ れて１個の画像（又はフレーム）が発生する。 図４はＬＣＤ表示装置のブロック線図を示す。図４を参照するに、この表示装 置は例えばテレビジョン画像のようなビデオを表示するように構成され、アクテ ィブマトリックス液晶カラー表示パネル１０を含んでいる。パネル１０は２個の 例えばガラスの離間した透明で絶縁性の支持プレートを具え、これらプレート間 に捩れネマティック液晶が配置され、さらにパネル１０は行及びＡ状に配置され たスイッチング素子及びメモリ素子（例えば、キャパシタ）と関連する多数の液 晶画素を有し、これらスイッチ素子及びメモリ素子は交差アドレス導体の第１及 び第２の組を介してアドレスされ、各画素は各組のアドレス導体にそれぞれ接続 されている。第１の組は行方向に延在する行アドレス導体を有する。第２の組の 導体はＡ方向に延在し、以後列アドレス導体と称することにする。各列アドレス 導体には各行の画素をそれぞれ接続する。既知のアクティブマトリックス液晶表 示装置において、行アドレス導体は走査電極として作用し、シフトレジスタ回路 を具える行ドライバ回路１５により制御され、行ドライバ回路は各行アドレス期 間中に各行導体に選択信号を順次供給する。タイミング兼制御回路１６により行 われる選択信号と同期して、直行−並行変換によってＴＶラインをサンプリング することにより得られるデータ（ビデオ）信号は、ビデオ処理回路１８の出力部 に接続したＡドライバ回路からＡアドレス導体に供給され、走査されるにしたが って画素行から必要な表示効果が発生する。従って、単一ラインのビデオ情報は Ａドライバ回路１７に供給され、行ドライバ回路１５によりアドレスされた行に 応じてこの行にビデオ情報が供給される。１度に１個の行がアドレスされる個々 の表示効果は結合されて１個のフィールドの画像全体が構成され、画素は順次の フィールドにおいて再びアドレスされる。このアレイ１０への順次ローディング 情報供給により信号が自由にされ、、容易に無断複写がＡわれてしまう。 本発明の目的は、ＬＣＤ表示装置において信号が自由にされるのを阻止するこ とにある。 本発明の別の目的は、ＬＣＤ表示装置を大幅に変更することなく信号が自由に されるのを阻止することにある。 本発明のさらに別の目的は、一時的なアーチファクトを最小にして信号が自由 にされるのを阻止することにある。 これらの及び他の目的は、メモリ素子に画素データを供給する際順番に従った 順序で画素データを供給する必要がないという認識に基づいている。その代わり に、メモリ素子には暗号化キーに基づいて暗号化された順序でデータを供給する 。 これらの目的は、表示装置の１ライン又は１行中の画素データを暗号化してＡ ドライバ回路のレジスタ又は他の記憶装置に配置し、これらの画素データを解読 し、レジスタ又は他の記憶装置が解読キーに基づいて解読されたデータをＡドラ イバ回路の適当な位置に配置する本発明による第１の実施例により達成される。 本発明の第２の実施例において、行ドライバ回路が解読キーに基づいて適当な 行をロードするように表示すべき行の行順序又は時間順序を暗号化する。 本発明の第３の実施例において、行中の画素の順序及び行順序の両方を暗号化 し、行デコーダ及びＡデコーダの両方が暗号化キーに基づいてライン毎にＬＣＤ ラインをロードする。 本発明の第４の実施例において、行順序を変えることにより発生する一時的な アーチファクトを抑制するように暗号化を実Ａする。これは、ビデオ信号の各フ レームを複数の分割部分に分割することにより達成される。各分割部分は暗号化 された順序を有し、これら分割部分の表示の時間順序は制御する。 本発明の他の目的及び作用効果は明かであり、明細書からも明かにする。 従って、本発明は、数個の工程及びこれら工程間の相互関連性、並びにこれら の工程を実Ａするように適合した構成要件、素子の組合せ、及び部材の配置を用 いる装置、並びに以下の詳細な開示で実証した全ての事項を含み、本発明の範囲 は請求の範囲に記載する。 本発明の理解を一層深めるため、添付図面を参照して本発明を詳細に説明する 。ここで、 図１は典型的なＭＰＥＧ表示システムを示し、 図２は暗号化を有する典型的なＭＰＥＧ表示システムを示し、 図３はＭＰＥＧスキムにおいて信号を明瞭にする構成を示し、 図４は本発明による液晶表示装置の線図であり、 図５ａ〜５ｄはビデオシーケンスが複数のセクションに分割された本発明の好 適好実施例を示し、 図６ａ〜６ｃは各フレームについてのセクションの時間割当を示し、 図７ａ及び７ｂは図５ｃに示す表示についての割当られた遷移の状態線図及び 表を示し、 図８はテレビジョン受信機における本発明によるビデオデータの流れを示す。 上述したように、図４に示すＬＣＤの実施例は画素データをドライバ回路１７ に記憶する。従来技術において、Ａドライバ回路１７は所定のアクティブライン （行）上のアクティブ画素の数に対応した多数のメモリ素子を含む。所定のライ ン（行）についての画素データは、ラインドライバ回路１５の制御のもとでライ ン順次でアレイ１０に転送する。行ドライバ回路１５は所望のラインについてア レイ１０の画素行をアドレスする。Ａドライバ回路１７に記憶されている画素デ ータはライン毎にアレイ１０に転送する。ＬＣＤの起動は、ビデオ情報のフィー ルド（フレーム）を順次発生するライン毎のバイアスによりＡわれる。このシス テムについての全てのタイミングはタイミング兼制御回路１６の制御のもとでＡ う。アレイへの書込は「書込」処理と称することができ、アレイからの読出は「 読出」処理に対応し、これらの両方はライン毎のバイアスによりＡう。タイミン グ兼制御回路１６は適切な書込イネーブル信号及び読出イネーブル信号を供給す る。 ＬＣＤシステムにおいて、画素データはライン毎のバイアスにより表示アレイ １０に書込む必要がある。従って、本発明の第１の実施例において信号を明瞭に するのを阻止するため、ライン中で画素データを暗号化して安全生のレベルを維 持するが、暗号化されたビデオ画素データをＬＣＤに少なくとも１ラインを含む グループとして入力する必要がある。 本発明の第２の実施例において、例えばラインを１〜４８０まで順次起動する 代わりに、暗号化をデビオの複数のラインについてＡい、これらのラインはラン ダムな順序で例えば１０，４００，２，２７６，．．．．の順序でＡい一層高い 安全性のレベルが得られる。一時的なアーチファクトを回避するため、この型式 の暗号化について課すべき制限が存在する。フレームｎについて起動される所定 のラインは、このフレーム期間から大幅に離れた時間期間からのフレームｎ＋１ について起動すべきではない。換言すれば、ライン２５１がフレームｎの最後に 起動される場合、このラインはフレームｎ＋１の最初に起動すべきではなく、さ もなければ一時的なアーチファクトが生ずる可能性がある。暗号化を予め定めた 境界内だけでＡうことにより、一時的なアーチファクトの可能性は、信号源での 許容されたライン毎のランダムな暗号化により最小にすることができる。この制 約は、所定のラインをフレーム毎に起動できる最長期間及び最短期間を保証する 。図５列〜５Ｄはこのような暗号化の制御を示す。図５列は典型的な表示装置を 示す。図５Ｂ及び５Ｃは、表示装置をセクション列，Ｂ及びＣで示す予め定めた 境界に分割した本発明の好適実施例を示す。各セクションは関連する時間順序を 有する。本例において、セクション列は最初に走査され（１）、セクションＢは ２番目に走査され（２）、続いてセクションＣが最後に走査される（３）。仮定 のセクション列は画素行１、２、３、４、５を含み、セクションＢは画素行６、 ７、８、９、１０を含み、セクションＣは画素行１１、１２、、１３、１４、１ ５を含む。この複数のセクションへのラインの分離は、エンコーダ（送信側）に おいて理論的にＡい、ＬＣＤはこの送信の受信を予測する。これは、エレクトロ ニックシネマ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｉｎｅｍａ）のような構成については 実際的なものである。本発明の第１の実施例（図５Ｃ及び５Ｄ）において、セク ションの時間順序は固定し、例えばセクション列の行は第１に起動し、セクショ ンＢは２番目に起動し、セクションＣは３番目に起動する。各セクション内の行 は暗号化され、単に行内の画素だけが暗号化され生ずるおそれのある一時的なア ーチファクトがほとんどない場合よりも許容されていない使用者から一層確実に 保護 される。従って、セクション列は、セクション列の一連のラインを変更すること により暗号化することができる。例えば、フレーム３について、セクション列は 時間順序行５、３、１、２、４で送信することができ、フレーム８において時間 順序をライン２、３、４、１、５とすることができる。 本発明の別の好適実施例においては、一層高いランダム性を許容して一層高い 安全性を確保する。本例では、セクション列，Ｂ及びＣは、１個のセクションを 一時に移動させることだけにより所定のフレームについて「交換」時間割当をＡ う。この実施例については図６Ａ〜６Ｃを参照する。図６Ａは各フレームについ ての時間割当を示す。この図面から明かなように、これらの分割部分を表示する 時間順序は変更せず、各フレームについてセクション列は第１番目に表示し、セ クションＢは２番目に表示し、セクションＣは３番目に表示する。図６Ｂは、あ るセクションを一時に移動することによりセクションの「交換」時間割当が許容 される場合の各フレームについてのセクションの時間割当を示す。この場合、セ クションＣがフレーム１で３番目に現れた場合このセクションＣはフレーム２に おいて１番目ではなく３番目又は２番目に現れる。同様に、セクション列がフレ ーム２において１番目に現れた場合セクション列はフレーム３において３番目で はなく１番目又は２番目に現れる。従って、所定のセクションについての一時的 な更新の割合は、全フレーム期間の１／３以上離れることはない。 図７は許容される遷移の状態線図を示す。本発明においては、画素が時間順序 の順番で発生しない。この理由は、これらのデータは暗号化され、これらのデー タがビデオデコーダから出力されるにしたがって画素の時間順序が暗号化された 順序となるからである。暗号化された順序はランダムに現れるが、ある型式の「 キー」を伴う。これは、データの時間順序パターンを伴い、このパターンは画素 が正しい行又は列の順次順序にされていない「スクランブル」された画像であり 、データがアレイにラインの順序で且つ画素の順序で転送される場合この画像は 「スクランブル」された画像として現れる。この場合、画素データはメモリ素子 のアレイにランダムの位置に記憶される。例えば、第１の画素位置を０Ａ０行の （０，０）と指定すると、４番目のＡの第１行（４，１）が暗号化されたシーケ ンスのその位置についてロードされる。キーが既知の場合、データがアレイ１６ の メモリ素子にロードされた際列及び行ドライバ回路１５及び１７により解読する ことができ、次に個別の表示装置に供給されて適切に表示される。 図４に戻り、セクションＡ，Ｂ及びＣは各フレームについて同一の時間順序で 表示されるものとすると（図５Ａ〜Ｄ）、Ａドライバ書込１７内のレジスタ（図 示せず）がビデオ処理回路１８からセクション列について解読された第１のライ ン例えば行１を受信し、この行内の画素だけが解読された場合セクション列内の 行の時間順序が続く。レジスタは、解読されたキーに基づいて列ドライバ回路１ ７に解読したビデオデータを供給する。列ドライバ回路１７はアレイ１０のこの Ａを起動し、行ドライバ回路１５は行１を起動する。行１についての暗号化され た順序が画素１３、１２、１５、１４、１１の場合、列ドライバ回路の記憶装置 又はレジスタ（図示せず）は暗号化されたビデオラインを受信し解読してＡドラ イバ回路１７に供給する。次に、列ドライバ回路この画素情報を適切な順序１１ 、１２、１３、１４、１５で表示装置に直接供給する。このようなレジスタ又は 記憶装置の例は、暗号化キーに基づいて列ドライバ回路１７に直行にロードする レジスタ、又は解読キーに基づいて列ドライバ回路１７によりアクセスされたア ドレスラインを有するメモリを含む。行が暗号化された時間順序の場合、行ドラ イバ回路１５は列ドライバ回路１７がローディングを開始する前に解読キーに基 づいて適切な行を起動する。この場合、この行が１、２、３、４、５の順序では なく５、３、１、２、４の順序で起動される場合行ドライバ回路１５は解読キー を受信し、この行を順次起動する代わりにこの行を５、３、１、２、４の順序で 起動する。 ＬＣＤはライン毎に画素を表示するので、一時的なアーチファクトを制限する 制約を伴いライン中の画素が表示される前に解読されるかぎりラインを順次表示 する必要はない。 図８はテレビジョン受信機における本発明によるビテオデータ流を示す。ビデ オ信号はビデオエンコーダ３０に供給されて符号化され、次に暗号化器３２に供 給する。暗号化及び符号化されたビデオ信号は送信機３４により送信チャネルを 経て受信機３５に供給する。受信機３５は暗号化及び符号化されたビデオ信号を ビデオデコーダ３６に供給する。このビデオ信号はビデオデコーダによりデコー ドされるが、ＬＣＤ表示装置に供給された際依然として暗号化された形態にある 。解読は表示装置内でＡわれ、従ってビデオ出力ジャックで信号が明瞭にされる のが阻止される。 上述した説明から明かにされたように上記目的が達成されること明かであり、 上述した方法を実施及び上述した構成を実施する際本発明の精神及び範囲から逸 脱することなく種々の変更が可能であり、上述した説明及び添付図面に含まれる 全ての事項はこれらに限定されず本発明の範囲に含まれるものである。

Claims (1)

1. 【特許請求の範囲】 １．暗号化されたビデオ画素データを解読及び表示する表示装置であって、 前記解読されたビデオ画素データをフレームとして表示するｐ列１行の画素 セルのアレイと、 ｐ列１行のメモリ素子であって、各メモリ素子が個々の画素セルと関連し、 フレーム期間中に個々の画素セルの輝度を表す解読されたビデオデータのディジ タルコードを記憶するｐＡ１行のメモリ素子と、 前記暗号化されたビデオ画素データのディジタルコードのフレームの少なく とも一部を、列及び行の順次の順序ではなく暗号化された順序で記憶するレジス タと、 前記メモリ素子のアレイのＡ及び行を起動し、これらメモリ素子に前記レジ スタに記憶したディジタルコードを供給するドライバ回路と、 １）解読キーを受信し、２）前記ドライバ回路が前記レジスタから解読され たディジタルコードのラインを受信し前記メモリ素子のアレイの列を起動するよ うに前記解読キーを前記レジスタに供給し、３）前記ドライバ回路がメモリ素子 のアレイを、解読キーに基づいて順番でなく一度に１個の行を起動するように前 記解読キーを前記ドライバ回路に供給する解読器とを具える表示装置。 ２．請求項１に記載の表示装置において、表示装置を液晶表示装置とした表示装 置。 ３．前記ドライバ回路にタイミングパルスを供給してメモリ素子のアレイの行及 びＡを起動するタイミング回路をさらに具える請求項１に記載の表示装置。 ４．請求項１に記載の表示装置において、前記ディジタルコード自身が各画素毎 に暗号化され、解読キーがドライバ回路に供給される前にレジスタからのディジ タルコードを解読する表示装置。 ５．請求項１に記載の表示装置において、前記レジスタが、解読キーに基づいて ディジタルコードのラインを解読するように構成され、 前記ドライバ回路が、レジスタからの解読されたディジタルコードを受信す るように構成されていることを特徴とする表示装置。 ６．請求項５に記載の表示装置において、前記行及び列を起動するドライバ回路 のタイミングがタイミング回路により与えられる表示装置。 ７．暗号化されたビデオデータの各フレームが予め定めた分割部分として受信さ れ、各分割部分内の行は順番で表示せず、分割部分は順番で表示することを特徴 とする請求項１に記載の表示装置。 ８．請求項７に記載の表示装置において、前記分割部分を順番でなく表示する表 示装置。 ９．請求項８に記載の表示装置において、前記分割部分を、一時的なアーチファ クトを最小にするフレーム対フレームの時間順序で順番でなく表示する表示装置 。 10．請求項９に記載の表示装置において、第１の分割部分があるフレームに次の フレームに表示される順序とは異なる時間順序で表示され、各フレームの第１の 分割部分の表示間のタイミングがフレーム期間から大幅に変位していない表示装 置。 11．請求項１から６までのいずれか１項に記載の表示装置を具えるテレビジョン 受信機。 12．暗号化されたビデオ画素データを解読し表示するに当たり、 ｐ列１行の画素セルのアレイに１フレームとして解読され表示されるべき各 画素についてのディジタルコードを含む暗号化されたビデオ画素データを受信す る工程と、 前記暗号化されたビデオ画素データのディジタルコードの少なくとも一部を レジスタに記憶し、暗号化されたビデオデータを列又は行の順番でなく暗号化さ れた順序でレジスタに記憶する工程と、 暗号化されたビデオデータを解読キーに基づいて解読し、解読されたビデオ データをドライバ回路に供給する工程と、 ドライバ回路からの解読されたビデオ画素データを、各メモリ素子が個々の 画素セルと関連し、フレーム期間中に個々の画素セルの輝度を表す解読されたビ デオ画素データのディジタルコードを記憶するｐ列１行のメモリ素子を有するメ モリ素子のアレイに供給する工程とを具え、 前記解読されたビデオデータを供給する工程が、前記メモリ素子のアレイを Ａを起動してドライバ回路からの分類されたディジタルコードをメモリ素子に供 給し、メモリ素子のアレイを解読キーに基づいて順番でなく一度に１個の行を起 動する暗号化されたビデオ画素データを解読し表示する方法。 13．暗号化されたビデオ画素データを解読し表示するに当たり、 ｐ列１行の画素セルのアレイに解読され表示されるべき暗号化されたビデオ データを受信する工程と、 列順次の順序ではなくｎ個の暗号化された順序でディジタル画素データの１ フレームの１ラインをレジスタに記憶する工程と、 暗号化されたビデオデータを解読キーに基づいて解読し、解読されたビデオ データをドライバ回路に供給する工程と、 ドライバ回路からの解読されたビデオ画素データを、各メモリ素子が個々の 画素セルと関連し、フレーム期間中に個々の画素セルの輝度を表す解読されたビ デオ画素データのディジタルコードを記憶するｐＡ１行のメモリ素子を有するメ モリ素子のアレイに供給する工程とを具え、 前記解読されたビデオデータを供給する工程が、ドライバ回路からの分類さ れたディジタルコードを用いて前記メモリ素子のアレイの列を起動し、ディジタ ルコードの各ラインについて一度に１個の行を順番に起動する暗号化されたビデ オ画素データを解読し表示する方法。 14．ＬＣＤに表示するビデオ画素データを暗号化するに際し、 ビデオ画素データを、各々が複数の画素データの行を有する複数の予め定め た分割部分に分割する工程と、 分割部分内の行の表示の順序を、分割部分の時間順序ではなく変更すること により前記行を暗号化する工程と、 暗号化されたビデオ画素データをＬＣＤに供給する工程とを具えるＬＣＤに 表示するビデオ画素データを暗号化する方法。 15．請求項１４に記載の方法において、前記分割部分の時間順序が、一時的なア ーチファクトを最小にする時間順序に基づき順番でなくＬＣＤにより表示される ように変更される方法。