JPS62188488A - 画像処理信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、例えば画像信号をスクランブルしたりスクラ
ンブルされ画像信ｑをデスクランブルするための信号を
発生する画像処理信号発生回路に係り、特に画像信号の
時間順序入替えにおける画像単位数がアドレス空間に対
して異なっていてもすべての画像単位を過不足なくアク
セスすることができる画像処理信号発生回路に関する。

［発明の技術的青貝］ 一般に、ＣＡＴＶシステムでは、放送局側において特定
番組（有料番組）に対して課金を行なっており、放送局
側と契約を行なった特定の加入者以外の加入者に対して
は伝送信号に対してスクランブルをかけ視聴を阻止し、
視聴を許可された加入者だけが、スクランブル信号と共
に放送局側から送られる解読用信号によりデスクランブ
ルを行い正常な両縁を受信ができるようにしている。

上記スクランブルの一方式として一水平ライン毎に画像
信号の時間順序を入替える方式がある。

第５図は上記ライン単位で画像信丁〕を入替え伝送する
通信システムの概略構成を示し、アナログ／デジタル変
換器（以下Δ／Ｄ変換器）１、画像メモリ２、デジタル
／アナログ変換器（以下Ｄ／Ａ変換器とする）３からな
る回路４は、入力画像信号がライン入替えによるスクラ
ンブル処理を受ける伝送系である。第１アドレスカウン
タ５と、アドレス変換器６．第２アドレスカウンタ７か
らなる回路８は、前記画像メモリ２を駆動するアドレス
信号の発生回路であり、第１アドレスカウンタ５は画像
メモリ２に書込みアドレスデータ５ａを供給し、第２ア
ドレスカウンタ７は画像メモリ２への読み出しアドレス
データ６ａ（Ｉ直アドレス）の基となる順序アドレスデ
ータ７ａを供給している。この順序アドレスデータ７ａ
は例えば第１アドレスカウンタ５０発生するデータと同
一であり、アドレス変換器６を駆動する。これにより、
アドレス変換器６からは前記順序アドレスデータ７ａが
所定の入替えパターンで順序の入替った変換アドレスデ
ータ６ａが出力され、このアドレス６ａを画像メ七り２
に供給することにより、同メモリ２に蓄積したデータの
順序を、書込み時と異なる順序で読み出すことができる
。この様なアドレス変換器６としては、ランダムにアド
レス情報が記憶された例えばＲＯＭが用いられ、前記順
序アドレスデータ７ａの順序でＲＯＭの記憶データを読
み出すことにより、ランダムなアドレスを発生する。

しかし、上記アドレス変換器６によるランダム性は、例
えば一画面ごとの繰返しとなるので画面の秘匿性を与え
ない。そこで、第２アドレスカウンタ７からの順序アド
レスデータ７ａには、乱数信号等のキーデータＫＤが加
算される。このキーデータＫＯは、一画面あるいは数画
面毎に変化する信号であり、受信側にも暗号化されて送
られデスクランブルのための鍵情報となるものである。

これにより上記順序アドレスデータ７ａは、前記キーデ
ータＫＤにより変化されたアドレスデータ７ｂとなって
アドレス変換器６に入力Ｊる。これは、あたかも多数の
アドレス変換素子をランダムな順序で切換る回路と等価
となり、出力画像信号に充分な秘匿性を持たせることが
出来る訳である。

なお、アドレス変換７ｊＩ６を用いず、第２アドレスカ
ウンタ７より発生する順序アドレスデータ７ａとキーデ
ータＫＤとが例えば排他論理和回路で加口された信号を
読み出し、これを画像メモリ２への読み出しアドレスデ
ータとしても良いが、このような構成は順序アドレスデ
ータ７ａの一部のビットが変化するだけであり、充分な
ランダム性を持った画像人台えを行うことはできない。

更に、上記構成はライン単位の入替えによるスクランブ
ル方式であるが、画素中位で入替えを行ってもよい。こ
の場合には水平アドレスについてもアドレス変換するの
である。

［背景技術の問題点］ ここで、ＮＴＳＣカラーテレビジョン信号で、水平ライ
ン毎の入替えを行うのに必要なアドレスデータのビット
数は、一画面（−フィールド）の有効ライン数が略２４
０本程度であることより、８ビツトで済む。今、仮にこ
の８ビツトのデータによるアドレス数がＯ〜２３９であ
るとする。したがって、第２アドレスカウンタ７の出力
する順序アドレスデータ７ａも前記アドレス数に対応し
ていれば良い。ところが、第２アドレスカウンタ７から
の順序アドレスデータ７ａはキーデータＫＤと加算され
る。順序アドレスデータ７ａがキーデータＫＤと加算（
排他論理和）されると、その出力（データ７ｂ）のアド
レス数はＯ〜２３９の範囲に限られなくなり、０〜２５
５の範囲に拡散してしまう（８ビツトのアドレス空間は
２５６であるため）。このよう拡散したデータでアドレ
ス変換器６をアクセスすると、同じデータを２度以上ア
クセスしたり１度もアクセスしない現象が生じ、この様
なアクセス信号をスクランブル装首に用いた場合には画
像メモリ２より読み出される画像信号の秘匿性が低下し
、デスクランブルＧ４？に用いた場合には、画像データ
の重複、欠落が起きて正常な画像の再現が失われるとい
う問題があった。尚拡散してしまったデータを、アドレ
ス変換器６で絞り込むことは、データ７ｂのアドレスパ
ターンが種々あることから極めて困難である。

このように従来の装置では、２　個のライン数で画像の
入替えを行う場合のみに適し、有効ライン数がこれより
少なかったり多い場合には、ライン入替えを行うことに
よる秘匿性が効果的でなくなってしまい、またデスクラ
ンブル側ではの平文化を正確に行うことができないとい
う欠点があった。

［発明の目的］ 本発明は上述した点に鑑みて成されたもので、時間順序
人台えの画像単位をｆｆｌ複を許さずずべてアクセスし
、秘匿性および有効性の高いスクランブルおよびデスク
ランブルを行うことの出来る画像処理信号発生回路を提
供することを目的とする。

［発明の概要］ 本発明は、アドレス発生手段により駆動されるアドレス
変換手段の出力アドレスを画像処理用の信号とＪる画像
処理信号発生回路にＪ３いて、前記アドレス変換手段の
アドレス値が所定の範囲の値を呈するとき、前記アドレ
ス発生手段の歩進を停止した上で前記変換アドレスの値
を増加または減少せしめ、連続した複数のアドレスを発
生することにより、複数単位を入替えの画像単位に変更
して入替え用の変換アドレス数が入替え画像単位の数と
異なる場合にも過不足の無い画像大苗えまたは復元処理
が行えるようにしたものである。

［発明の実施例］ 以下、本発明を図示の実施例について説明する。

第１図は本発明にかかる画像処理信号発生回路の一実施
例を示す回路構成図である。

この図において、第５図と同一機能を果す部分および信
号には同一の符号を記し、第５図で読み出しアドレスを
発生する部分に該当するものである。

第２アドレスカウンタ（以下単にアドレスカウンタとす
る）７の出カフａは、例えば排他論理和回路で構成され
る加算器１７でキーデータＫＤと加算され、ＲＯＭにて
構成されるアドレス変換器６への読み出しアドレスデー
タ７ｂとなる。アドレス変換器６の出力６ａは画像メモ
リ入の読み出しアドレスとして使用されるとともに、比
較のための設定値データ１８．１９がインプットされて
いる比較器１１に入力されている。この比較器１１は前
記アドレス変換器６からのデータ６ａの値が２つの設定
値データ１８．１９の範囲の内にあるか外にあるかを比
較し、上記範囲の外（画面上側と下側）にあるとき、一
時的に前のレベルと異なるレベルの信号を出力するよう
になっている。

この場合は変換アドレス６ａが設定範囲の外のとき論理
１１１　Ｉ＋の信号を出力するようにしである。

比較器１１からの信号ｅは２人カアンド回路１２の一方
入力端に導入され、このアンド回路１２の出力ｆはイン
バータ１３を介して一方入力端にクロックパルスａが入
りされるアンド回路１４の他方入力端に供給されている
。このアンド回路１４は前記クロックパルスａをゲート
するもので、同回路１４の出力りは前記アドレスカウン
タ７へクロック信号として入力される。

又アンド回路１２の出力ｆは前記クロックパルスａによ
って動作するラッチ回路１５・に入力されており、ラッ
チ回路１５の出力ｑはインバータ１６を介して前記アン
ド回路１２の他方入力端に帰還的に供給されるとともに
、１ビット分の読み出しアドレスデータとしてアドレス
変換器６へ入力している。ここで、アドレス変換器６の
入力アドレスは加算器１７からのアドレスデータ７ｂと
前記ラッチ出力ｑとで構成され、本実施例ではラッチ出
力Ｑは最下位ビット（ＬＳＢ）に当てられ、加算器１７
からのアドレスデータ７ｂはその上位ビットに当てられ
ている。

本実施例は以上のごとく構成され、次にその動作を第２
図および第３図を参照して説明する。

第２図はタイムチャートであり、第１図に示した信号ａ
−ｈの発生タイミングを表している。又第３図は具体的
動作を簡略化して示す説明図である。尚第２図において
、（ａ）はクロックパルス、（ｂ）はアドレスカウンタ
７のアドレス内容、（Ｃ）はアドレス変換器６の入力ア
ドレス内容、（ｄ）はアドレス変換器６の変換アドレス
内容、（ｅ）は比較器１１の出力、（ｆ）はアンド回路
１２の出力、（（１）はラッチ回路１５の出力、（ｈ）
はアンド回路１４の出力である。

今、画像信号をＮＴＳＣ信号とし、入替え対象を１フイ
ールド内の２４０水平ラインとして画像メモリのアクセ
スアドレス範囲をＯ〜２３９とＪる。アドレスカウンタ
７はアンド回路１４のゲートが開いているときにクロッ
クパルスａのタイミングで歩進し、７ビツトのアドレス
を発生する。

これに対応してキーデータＫＯも７ビツトにしてあり、
７ビツト同士で排他論理和による変換が行なわれる。こ
の出力データ７ｂは（Ｃ）に示すように、順次アドレス
とはならずＡ、Ｂ、Ｃ・・・というランダムな数列とな
る。このランダム性は前記キーデータＫＤにより一画面
毎あるいは数画面毎変化することはいうまでもない。そ
して、このランダムに変化するアドレスデータ７ｂはア
ドレス変換器６の８ビツトのうち上位７ビツトの入力ア
ドレスとして導入され、アドレス変換器６はラッチ回路
１５からのアドレスデータｑとともにＯ〜２３９のアド
レスを発生するのである。尚アドレス変換器６の出力す
るアドレスデータ６ａはＦＡ。

ＥＢ、ＥＣ・・・のように変化Ｊる単一写像データであ
る（仁は写象であることを示す符号である）。

さて、比較器１１に入力したアドレス変換器６からのア
ドレスデータ６ａは、各設定値データ１８．１９と比較
され、これらデータによる設定範囲内である場合には比
較器１１の出力信号ｅが論理“０”をとる。したがって
、この場合にはアンド回路１２の出力ｆは論理“０”と
なり、この信号ｆのインバータ１３による反転出力でア
ンド回路１４はクロックパルスａを通し、アドレスカウ
ンタ７はＮ、Ｎ＋１．Ｎ＋２．・・・のように変化する
順次アドレスを発生するものである。一方このときラッ
チ回路１５の出力０は入力データに応じた論理“０”を
呈し、アドレス変換器６の入力アドレスは、最下位ビッ
トが論理“０”に固定され上位７ビツトが変化するデー
タ（εＡ、Ｅ８゜ＥＣ・・・）となる。

次に、上記アドレス変換器６からのデータ６ａが設定範
囲外あるいは設定値データ１８．１９と等しくなると、
一時的に比較器１１の出力ｅは論理゛１”となる。この
信号はインバータ１３を介して反転されアンド回路１４
を閉じる。このためクロックパルスａはアドレスカウン
タ７に供給されなくなり、同カウンタ７の歩進は停止さ
れる。

第２図では変換アドレスＥＢが設定値データ１８゜１９
のいずれかに一致することにより、パルスＰ１の発生タ
イミングと殆とんと同時に比較３１１の出力ｅが論理“
１”となる。この論理“１”が立つ前のアンド回路１２
には論理“１の信号が入力されており、アンド回路１２
の出力ｆは論理“１″を呈して、この信りがインバータ
１３を介してアンド回路１４に入力されることで、次に
続くパルスＰ２は阻止される（信号ｈ）。このためアド
レスカウンタ７の歩道はＮ＋１で停止される訳である。

ただし、上記信号ｆが論理“１°°の状態は、ラッチ回
路１５のラッチ周期がクロックパルスａにより制御され
ている理由によって前記パルスＰ２の終了後論理“０″
に戻るものである。

こうして、アドレスカウンタ７の歩進が停止すると、加
算３１７の出力する入力アドレスデータ７ｂはＢを維持
するが、ラッチ回路１５は、その遅延機能によって論理
“１″の信＠ｆ１を前記パルスＰ２のタイミングでラッ
チし、パルスＰ３が発生するまで出力する（信ｊ３　Ｑ
　１参照）。これによってアドレス変換器６の入力アド
レスの最下位ビットが論理“０″から“１”に変化し、
変換アドレス６ａはＥＢより１だけ大きなアドレス値ε
Ｂ＋１となる。

上記のごとくアドレス値がＥＢからＥ　Ｂ　＋１に変わ
ることは、画像の隣合う２ライン分を読み出すことに相
当しており、信号ｑが論理“１”に変化しないならばＥ
Ａ、ＥＢ、ＥＣ・・・に対応するランダムな順序でライ
ンが選択されるのを、ＥＢに対応するラインを読み出し
だ後１アドレス単位でその隣接ラインも続けて読み出す
ことを意味する。

上記により実際の映像はどのようにスクランブルされる
かを水平ラインが２０本の場合について示したのが第３
図である。第３図（ａ）は画像メモリへ書き込まれてい
る状態を示し、第３図（ｂ）は読み出された状態を示し
ている。水平ラインは０〜９の番号が付され、０番は画
面の最上限のラインであり、９番は最下限のラインであ
る。水平ラインが２０本の場合、アドレスカウンタ７は
３ビツト、アドレス変換器６は４ビツトとし、キーデー
タＫＯは説明を簡単化するため、オール論理“０”のデ
ータとする。アドレスカウンタ７はｒｏｂ、ｒｌＪ、ｒ
２Ｊ・・・と歩進するが、この３ビツトのデータはアド
レス変換器６の上位３ビツトに入力されるので、信号ｑ
が論理“１”を取らないときには、アドレス変換器６は
偶数アドレスがアクセスされる。

アドレス変換器６に使用されるＲＯＭには次表のように
変換アドレスが記憶されている。

表 この表において、偶数アドレスおよび奇数アドレスの一
部に入替えパターンに応じたＯ〜９の変換アドレスが対
応されており、＊印はアクセスされることのないアドレ
スである。したがって、アドレスカウンタ７が歩進すれ
ば、アドレス変換器６はｒＯ］、ｒ２Ｊ、ｒ４Ｊ・・・
とアクセスされ、変換アドレスｒ２Ｊ、ｒ６Ｊ、ｒ８Ｊ
が読み出される。ここで、設定値データ１８．１９を「
２」と「７」にずれば、変換アドレス「８」を読み出し
たとき、信号ｆが論理“１”を呈して、入力アドレス７
ｂが「５」となり、８番目のラインに続く９番目のライ
ンを読み出すことになる。又変換アドレス６ａが「０」
になると、信号ｆが論理“１′′を呈することで次には
隣接する入力アドレス「９」に対応した変換アドレス「
５」が読み出される。このようにして得られる本実施例
によるラインの入替え後の状態は、第３図（ｂ）のよう
になる。

以上の説明は水平ラインが２０本の場合であるが、通常
のテレビジョン受像機における２４０本の場合にも同等
の入替えが行えることはいうまでもない。

このように、ライン入替えに当たって、連続した２本を
アクセスづることにより、変換アドレス６ａの空間はＯ
〜２５５の範囲に拡大されることは無く、アドレスカウ
ンタ７の持つＯ〜２３９の範囲で済み、同じラインをア
クセスしたりアクセスしないラインが生ずることが無く
なって画像の秘匿性を向上することができる。又このこ
とはデスクランブル側から言うと、再現された画像の欠
落や重複が無く、高品質の画像を映出する効果がある。

尚、画面のいずれの部分のラインについて上記のような
入替えの単位を変更するかは、設定値データ１８．１９
により決定することができ、一般には画面の上下隅部の
ラインを対象とＪれば、画像の秘匿性は損われることが
ない。上下隅部は情報が少ないことによる。実施例で設
定値データを２つにした理由は、画面の上下に対応させ
たのである。勿論、画面の中央部のラインを対象として
もよいし、設定値は１つであっても良い。更に、連続し
て読み出すラインは、ライン数が増加する方向の隣接ラ
インを選択しても良いし、減少する方向のラインナンバ
ーを選択するにうにしても良い。

第４図は第１図の比較器１１．アンド回路１２およびイ
ンバータ１６からなる回路機能を、アドレス変換器６′
に内蔵したものである。この実施例の場合のアドレス変
換器６′からは、アンド回路１２の出りする信号ｆに相
当するゲート制御信Ｇ６ｂが出力される。その他の構成
は同一である。

又図示しないが、比較器１１の入力データをアドレス変
換器６の出力から取らず、入力から取ることも可能であ
る。ただしこの場合には２ラインまとめて入路えする部
分は、画面の任意位置となる。

又アドレスカウンタ７が停止された後に動作を開始する
別のカウンタを設け、このカウント出力で２ラインある
いはそれ以上の複数ライン分をまとめてアクセスするよ
うにしてもよい。

こうして本発明は画像信号の有効ライン数に制約されず
、秘匿性が高くデスクランブル性の良好なライン入替え
処理を行うことができるものである。

尚本明細書ではＮＴＳＧ信号のみについて説明している
が、ＰＡＬ信号やその他の画像信号にも適用できること
は明白である。又入路えの単位として一水平ラインにつ
いて説明しているが、画素単位での時間順序入替えを行
うこともができる。

［発明の効果］ 以上説明したように本発明によれば、画像信号の時間順
序入替えにおける画像単位数が、画像読み出し占込み処
理のためのアドレスの空間に対して異なっていても、す
べての画像単位を過不足なくアクセスすることができる
という効果がある。

【図面の簡単な説明】

第１図は本発明にかかる画像信号発生回路の一実施例を
示す回路ブロック図、第２図は本発明の詳細な説明する
ためのタイムチャート図、第３図は本発明の動作を簡略
化して示す説明図、第４図は本発明の他の実施例を示す
回路ブロック図、第５図は本発明に関係する画像処理シ
ステムの一例を示す回路ブロック図である。 ６・・・アドレス変換器、 ７・・・アドレスカウンタ、 １１・・・比較器、 １２．１４・・・アンド回路、 １３．１６・・・インバータ、 １５・・・ラッチ回路。 代理人　　　弁理士　　則　近　憲　佑同　　　　　　
　　　　宇　　治　　　弘央−子−９ 第１図 （ａ）　　　　　　　　　　　　　　　　　（ｂ）第３
図

Claims (1)

1. 【特許請求の範囲】 画像信号の時間順序をラインもしくは画素単位で入替え
   たり、あるいは入替えられた画像信号を元の順序に再現
   するための信号を発生する画像処理信号発生回路におい
   て、 クロック信号で歩進して順次の連続したアドレス信号を
   発生するアドレス発生手段と、 このアドレス発生手段の出力する順次アドレスを定めら
   れた入替えパターンに従う異なる順序に変換するアドレ
   ス変換手段と、 このアドレス変換手段からの変換アドレス信号が予め設
   定した範囲の値をとるときに前記アドレス発生手段の歩
   進を停止し、そのときの変換アドレス信号を１アドレス
   単位で増加または減少して連続した複数のアドレスを発
   生せしめるアドレス制御手段とを具備し、 所定の画面範囲の画像は複数の連続した単位の画像をま
   とめて画像入替えの対象とし、入替え画像単位の数と変
   換アドレス数とを合わせるようにしたことを特徴とする
   画像処理信号発生回路。