JP2000500618A - 接地または電源リングを有する半導体パッケージ - Google Patents

接地または電源リングを有する半導体パッケージ

Info

Publication number
JP2000500618A
JP2000500618A JP9519810A JP51981097A JP2000500618A JP 2000500618 A JP2000500618 A JP 2000500618A JP 9519810 A JP9519810 A JP 9519810A JP 51981097 A JP51981097 A JP 51981097A JP 2000500618 A JP2000500618 A JP 2000500618A
Authority
JP
Japan
Prior art keywords
dielectric layer
metal substrate
hard metal
semiconductor package
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9519810A
Other languages
English (en)
Inventor
トスタド,サルバドル,エイ.
ブラスウェイト,ジョージ,エイ.
ホフマン,ポール,アール.
エルフェ,ジョージ,エイ.
ペドロン,セラフィン,ピー.ジュニア.
ラフテリー,マイケル,エイ.
ラマクリシュナ,カムブハムパティ
ラミレズ,ジャーマン,ジェイ.
ストラウマン,リンダ,イー.
Original Assignee
オリン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリン コーポレイション filed Critical オリン コーポレイション
Priority claimed from PCT/US1996/018419 external-priority patent/WO1997019469A1/en
Publication of JP2000500618A publication Critical patent/JP2000500618A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 半導体パッケージ10は硬質金属基板12および硬質金属基板12の第1部分16をカバーする誘電層14を有する。硬質金属基板12の第2部分18は実質的に誘電層14がない。半導体装置20は硬質金属基板12の第2部分18に電気的に接続されかつ金属回路トレース22が誘電層14上に形成され、少なくとも一つの回路トレース22が誘電層14を通るバイア26,28,29を介して硬質金属基板12に接触する。バイアを形成する方法はレーザ研磨、化学的エッチング、化学的被着、機械的研磨および選択的マスキングを含む。

Description

【発明の詳細な説明】 接地または電源リングを有する半導体パッケージ 本発明は、一般に半導体装置用パッケージの構造および製造に関する。特に本 発明は、硬質(剛性の大きな)の金属基板に接続された金属リングを有する半導 体パッケージに関するものである。 シリコン装置の構造および製造における最近の進歩は、ギガヘルツ範囲の作動 周波数を発生するゲート遅れを、ナノ秒の数分の一程度に低くした。しかしなが ら、そのような装置のパッケージングは、問題を起こし易いと予測される。パッ ケージングがチップからチップへの連絡装置全体のごく一部であるにしても、パ ッケージのレベルにおける信号の劣化は、しばしば装置全体における減衰の不釣 合な割合を占める。 信号の劣化は下記のものを含む種々の要因から起こり得るものである。すなわ ち、(1)主要なノイズ源である信号の反射を生ずる、信号回線インピーダンス の変化、(2)信号減衰を生ずる、内部パッケージ伝送回線における抵抗損失、 (3)別の主要なノイズ源である混信を生ずる、隣接する信号伝送回線間の容量 結合、(4)波形の劣化および種々の信号間の混信を生ずる、とくに電源および 接地接続における誘導結合、(5)誘導通路または近接通路における迅速な電流 スイッチングの結果として誘導通路に発生する、スイッチングノイズ、誘導電圧 スパイク、および(6)伝導通路および他の近接伝導通路間の相互のキャパシタ ンスおよびインダクタンスの結果としての、混信、外観の好ましくない電圧スパ イクである。 以前、接地および電源面は、均一な接地および電力供給を集積回路に実施する ためまた電気的ノイズを減少するため集積回路において使用されてきた。そのよ うな電源および接地面は、たとえば、テンプルトン・ジュニア(Templet on,Jr.)他の米国特許第5,457,340号(1995年10月10日 発行)に開示されている。 テンプルトン発明の明細書は、複数の導電性リード線および導電性リングまた はダイ取付パッドとリード線の間のダイ取付けパッド外周の周りにリードフレー ム上に形成されたリングセグメントを有する、リードフレームを開示している。 テンプルトン発明における電源および接地面は、リードフレームの一部として形 成されている。 接地面の別の型は、近藤他の米国特許第5,438,478号(1995年8 月1日発行)に開示されている。近藤発明の明細書は、合成樹脂のモールディン グにおいて部分的に包囲される半導体装置に取付けられた金属熱伝播材を開示し ている。金属熱伝播材は電源または接地のいずれかに接続される。近藤発明は、 熱伝播材がチップおよび内部リードフレームの小部分のみをカバーすることを開 示している。 接地面のなお別の型が、ファイ(Phy)他の米国特許第4,839,717 号(1989年6月13日発行)に開示されている。ファイ発明は、チップを囲 むが、その上にはなく、かつ内部リードフレームをカバーする接地リングを有す るセラミックパッケージを開示している。またファイ発明は、セラミックパッケ ージ上のチップを囲む接地リングに接続されたチップ周辺上の接地リングを開示 している。 上記各接地面は、それらが接地リングによってカバーされないリードフレーム のそれらの部分におけるノイズの可能性を減少するのに失敗するという欠点に苦 しんだ。したがって、正にチップ近傍のリード用回路だけでなく、同様にチップ 包囲領域用回路におけるノイズおよび混信を実質的に低減化する構造が必要とさ れている。 さらに、上記にリストアップした劣化要因のあるものまたは全てを最小にする 半導体パッケージが必要とされている。とくに、信号伝送回線のインビーダンス 変化を最小にし、信号伝送回線の抵抗損失を最小にし、隣接する信号伝送回線間 の容量結合を減少しさらに電源および接地接続のいずれか一方または双方におけ る誘導結合を減少する、パッケージを得ることが望ましい。 本発明によれば、硬質(剛性の大きな)金属基板および硬質金属基板の第1部 分をカバーする誘電層および実質的に誘電層のない硬質金属基板の第2部分を有 する、半導体パッケージが開示される。半導体装置は硬質金属基板の第2部分に 電気的に接合され、電気的通路を画定する金属回路トレースが誘電層上に形成さ れ、少なくともその一つが誘電層の少なくとも一つのバイアを通って硬質金属基 板に接触する。また、本発明によれば硬質金属基板は接地または電源に接続され る。 さらに、本発明によれば、レーザを使用して誘電層に少なくとも一つのバイア を形成し、また誘電層に回路トレースを形成し、トレースの少なくとも一つが少 なくとも一つのバイアを介して硬質金属基板と接触することにより、半導体装置 および実質的に誘電層によってカバーされた硬質金属基板上の少なくとも一つの 回路トレースを接地する方法が得られる。ついで半導体装置が誘電層の孔内にお いて硬質金属基板に接合される。さらに、本発明によれば、金属基板はアルミニ ウムである。さらになお本発明によれば、誘電層は酸化アルミニウムまたは酸化 アルミニウムおよびポリマー(たとえばエポキシ樹脂)である。さらにまた本発 明によれば、レーザの代わりに、バイアは適当なマスクおよび引続くエッチング によりまたは適当なマスクおよび引続く陽極処理によって作ることができる。 本明細書に関連しかつその一部を構成する添付図面は本発明の実施例を図示し 、かつ詳細な記載とともに本発明の目的、利点および原理を説明するのに役立つ 。 図1は好適な実施例による本発明の図である。 図2は図1のB−B′線に沿う断面図である。 図3は図1のA−A′線に沿う断面図である。 図4は本発明によるバイアの図である 図5はバイアを形成する機械的方法を示す断面図を示す。 本発明による半導体パッケージは、硬質金属基板、金属基板の第1部分をカバ ーする誘電層、実質的に誘電層のない硬質金属基板の第2部分に接合された半導 体装置および誘電層上の電気通路を規定する金属回路トレース(線)を有し、ト レースの少なくとも一つが誘電層内の少なくとも一つのバイアを通して硬質金属 基板に接触している。 その一例が添付図面に示された本発明の好適実施例の詳細について述べる。 本発明半導体パッケージの実施例が図1に示され、全体として符号10で指示 されている。図1の具体例によれば、半導体パッケージ10は、硬質金属基板1 2、誘電層14,金属基板の第1部分16、金属基板の第2部分18、半導体装 置20、金属回路トレース22、金属接地リング24、接地リングバイア26、 外部接地リングバイア28およびバイア回路トレース30を有する。 誘電層14は硬質金属基板12上に形成され、金属基板の第1部分16をカバ ーしている。硬質金属基板の第2部分18は実質的に誘電層がない。半導体装置 20は硬質金属基板の第2部分18に電気的に接合されている。 誘電層14上の連続した金属リングは、半導体装置20が硬質基板12に接合 される金属基板の第2部分18を囲んでいる。そうでなければ、金属接地リング 24は複数のセグメントから構成することができる。接地リング24の周りの種 種の位置には、接地リングバイア26が設置されている。接地リングバイア26 は接地リング24を硬質金属基板12に電気的に接続している。好適には、接地 リングバイア26は接地リング24を硬質金属基板12に直接接続する。一般に 、硬質金属基板12は接地に接続される。そうでなければまたはさらに、外部接 地リングバイア28を、接地リング24から硬質金属基板12への接続を形成す るため、外側または外部接地リング24を硬質金属基板の第1部分16上の誘電 層12に設けることができる。この変形または付加において、金属バイア回路ト レース30は、接地リング24と硬質金属基板12との間の電気的接続を形成す るため、外部接地リングバイア28を接地リング24に接続している。別の変形 または付加において、外部バイア29は、回路トレース22から硬質金属基板1 6への接続を形成するため、トレース22のいずれかを硬質金属基板16に接続 している。外部バイア29は、硬質金属基板の第1部分のどこにでも設置するこ とができる。また、複数の接地リングバイア26を使用でき、複数の接地リング バイア28を使用でき、または複数の外部バイア29を使用でき、同様にこれら 三つの組合わせ、もしくはその一つまたは二つを除外して使用できる。 接地リングバイア28および外部バイアの両者を適当な手段で導電性にするこ とができる。そのような手段は、バイア側壁40に沿って回路トレース30を延 長することを含んでいる。回路トレースは、金属スパッタリング、化学的被着( 電解被着および無電解被着)、金属ペーストによる直接記入およびスクリーン印 刷のような工程によって被着できる。 そうでなければ、バイアは導電性ポリマーのような導電性材料を充填され、銀 充填エポキシがその例である。もしくは、錫合金のような低融点鑞材がバイア内 に被着され、かつ鑞材を溶融して再度流動せしめるのに十分な温度に加熱される 。他の部品に対する損傷を防止するため、溶融温度が350℃以下、好適には溶 融温度が約300℃以下の鑞材を使用することが好適である。 誘電層14上に電気通路を規定する金属回路トレースが設けてある。接地リン グ24はそのような金属回路トレースと見なすことができる。金属回路トレース 22は、金属接地リング24の外側における硬質金属基板の第1部分16上の誘 電層14上に設置される。接地リング24の内側および外側を画定する際、半導 体チップ20は接地リング24の内側にあるべきものと考えられる。導線32は 半導体チップ20の各部分を選択された金属回路トレース22に接続する。導線 32は半導体装置20の一部を接地リング24に接続する。 ここで好適なのは、硬質金属基板12が約117.2MPa〜200MPa( 17ksi〜29ksi)、好適には約151.7MPa〜186.2MPa( 22ksi〜27ksi)の耐力を有することである。好適なのは、硬質金属基 板がアルミニウムであるが、ASM5000シリーズのアルミニウム合金(マン ガンを含むアルミニウム合金)のいずれかであってよい。一つの好適な合金は、 5086(公称成分:マグネシウム4%、マンガン0.4%およびクローム0. 15%を含む)である。ここで好適なのは、硬質金属基板12が約0.25mm〜 5.1mm(10ミル〜200ミル)、好適には約0.51mm〜2.54mm(20 ミル〜100ミル)の厚さを有することである。とくに好適には、硬質金属基板 12は約0.58mm〜1.4mm(23ミル〜55ミル)の厚さを有する。そうで なければ、硬質金属基板12は、アルミニウム・シリコン炭化物(カーバイド) 、アルミニウム・銅・アルミニウムまたは銅・モリブデン・銅を含む金属被覆よ りなるものとすることができる。 好適には、誘電層14は陽極処理されたアルミニウムである。誘電層14はポ リマーで被覆された酸化アルミニウムとすることもでき、そのポリマーはたとえ ばエポキシであるが、エポキシまたはベンゾ・チクロ・ブタンのようなポリイミ ド、または窒化銀または窒化アルミニウムのような窒化物、ポリエーテル・スル フォン、もしくはPFEとすることができる。ここで好適なのは、誘電層14が 約3ミクロン〜100ミクロンの厚さ、好適には約5ミクロン〜50ミクロンの 厚さを有することである。とくに好適なのは、誘電層14が約10ミクロン〜約 25ミクロンの厚さを有することである。もちろん、実質的な誘電特性を発揮す るいかなる層も使用することができる。 半導体装置20は、活性層および基層を有してもよく、また有しなくてもよい 、いずれか種類の半導体装置である。いずれの場合にも、半導体装置20の実質 的に活性装置のない層が、硬質金属基板の第2部分18上において硬質金属基板 12に接合される。伝熱性接着剤(図示せず)は、半導体装置20と硬質金属基 板12との間を接合するいずれかの型のものとすることができる。ここで好適な のは、この接着剤が銀充填エポキシであることである。そうでなければ、接着剤 は銀充填シリコン、銀含有熱可塑性樹脂、グラファイト・ダイヤモンド、他のも のを充填されたエポキシ、または導電性コンプライアント型接着剤とすることが できる。一般に、接着剤は少なくとも約0.46MPa(66psi)の引張り 強さを有する。 接地リング24は、誘電層14上に硬質金属基板の第1部分16上に位置しか つ金属基板の第2部分18によって画定されたキャビティを囲む連続した金属回 路トレースである、そうでなければ、接地リングは区分することができる。接地 リング24は、第2部分の端部から最小0.1mm(4ミル)後退している。好適 には、この距離は0.25mm(10ミル)であり、とくに好適なのは約0.20 mm〜0.31mm(8から約12ミル)である。接地リング24の幅は、約0.1 3mm(5ミル)〜約0.89mm(35ミル)、好適には約0.18mm(7ミル) 〜約0.64mm(25ミル)、とくに好適なのは約0.25mm(10ミル)〜約 0.51mm(20ミル)である。 そうでなければ、いずれかの一定の電位または硬質金属基板12に接続するか または接続しなくてもよい。 金属回路トレース22は、接地リング24から約0.13mm(5ミル)〜約0 .51mm(20ミル)、好適には約0.18mm〜約0.38mm(7〜約15ミル )、とくに好適には約0.08mm〜約0.18mm(3ミル〜約7ミル)の距離オ フセ ットされている。金属回路トレース22の幅は、約0.013mm〜約0.11mm (0.5ミル〜約4.5ミル)である。金属回路トレースの幅は、一般に構造に 依存する。一般に、外側半導体パッケージ10への接続は、回路トレース22に 対してなされる。 接地リング24および金属回路トレース22を含む金属回路トレースは、ここ ではクローム、銅、ニッケルおよび金を被覆したものとして実施された。クロー ムは誘電層14と銅製導電層との間の接着剤として作用する。ニッケル層は銅が 上方に移動するのを阻止するため銅層上に形成される。金の層は酸化を防止する ためニッケル上に形成される。しかしながら、そのうちの一つまたは二つがない 、金属銅、ニッケルおよび金のいずれかの組合わせも好適である。いずれかの金 属回路トレースの直下に(図示しない)接着剤層を設けてもよい。この接着剤層 はクローム、タンタル、チタニウム、ニッケル・クローム、またはいずれかの他 の金属接着剤層とすることができる。誘電層14上にメッキされ、被着されまた は他の方法で形成しうるこのような金属は、金属回路トレースに対して使用可能 である。一般に、そのような金属回路トレースの厚さは、約1.5ミクロン〜約 15ミクロンであり、好適には約3ミクロン〜約9ミクロンであり、さらに好適 には約4ミクロン〜約7ミクロンである。 導線32は半導体20を金属接地リング24および金属回路トレース22を含 む金属回路トレースに接続する。導線32は典型的には、超音波接合法、熱圧接 法、サーモソニック法(thermosonic)またはTAB接合法で、金属 回路トレースおよび半導体装置20上の(図示しない)パッドの両者に接合され る。 代替的に、半導体装置20はTAB接合またはフリップ・チップ(flip− chip)として接合される。 さて、図2および図3に基づいて、誘電層14を通して作られるバイア26, 28について説明しよう。図2は典型的バイアの側面図を示す、図1のB−B′ 線に沿う断面図である。図2に示されたように、接地リングバイア26は、実質 的に誘電層14のない領域で硬質金属基板12と接触するため、接地リング24 を位置決めする。 典型的バイアは、内側距離34、外側距離36、角度38および傾斜面40を 有する。傾斜面40は、硬質金属基板12の頂端と角度38をなしている。角度 38は約10°〜53°である。好適には、角度38は約30°〜53°であり 、さらに好適には、角度38は約40°〜50°である。もしも、角度38が急 峻すぎると、金属化(メタライゼーション)が不十分でクラックをもたらす高応 力領域を生じる可能性がある。もしも、角度38が緩すぎると、過度に広い領域 がバイアによって占有され装置面積の損失につながる。 内側距離34は、一つの傾斜面40が硬質金属基板12に会合するところから 他の傾斜面40が硬質金属基板12に会合するところまでの距離である。典型的 には、内側距離34は約0.025mm〜約0.25mm(1ミル〜約10ミル)で ある。好適には、内側距離34は約0.013mm〜約0.20mm(0.5ミル〜 約8ミル)、さらに好適には内側距離34は約0.013mm〜約0.025mm( 0.5ミル〜約1ミル)である。 外側距離36は、一つの傾斜面40が誘電層14の頂端に会合するところから 他の傾斜面40が誘電層14に会合するところまでの距離である。典型的には、 外側距離36は約0.025mm〜約0.25mm(1ミル〜約10ミル)である。 好適には、外側距離36は約0.051mm〜約0.066mm(2ミル〜約2.6 ミル)である。 代替的に、バイア26,28,29は、長方形の代わりに円形で、上向き円錐 形状のキャビティを形成することができる。この実施例において、内側距離34 は約0.025mm〜約0.76mm(1ミル〜約30ミル)である。好適には、内 側距離34は約0.20mm〜約0.51mm(8ミル〜20ミル)であり、さらに 好適には、内側距離34は約0.25mm〜約0.38mm(10ミル〜15ミル) である。もしも、内側距離34が短かすぎると、回路トレース22と硬質金属基 板12との間の結合が不完全になるだろう。 図3は図1のA−A′線に沿う図である。この図から分かるように、図面は図 2の接地リングバイア26の端面図を示している。接地リングバイア26は、二 つだけの傾斜面40を有し、他の二つの面42は実質的に垂直である。代替的に 、バイア26,28,29は全部で四つの傾斜する面を有するか、または一つの 円 形面を有する。 図3はまた外部接地リングバイア28の傾斜面40を示す外部接地リングバイ ア28の側面図である。図3はまた接地リング24の一部、外部接地リングバイ ア28およびバイア回路トレース30を示している。図3から分かるように、こ の外部接地リングバイア28の図は、バイア26の角度と同じ角度38を有する 傾斜面40を有する。回路トレース30は接地リング金属24からバイア28へ の電気的接続を形成し、バイア28は硬質金属基板12への電気的接触を形成し ている。外部バイア29は、図3に示されたように金属回路トレース22に設け ることができる。代替的に、外部バイア29は硬質金属基板12の第1部分のど こかに設けることができる。次いで、それは金属回路トレース22および接地リ ング24に接続してもよく、また接続しなくてもよい。 別の好適な実施例において、バイア26,28,29の一つだけの面は傾斜し ている。 電子パッケージ10を製造する好適な方法において、硬質金属基板12は誘電 層14によって被覆される。この被覆は、被着(deposition)、陽極 処理、化学的変換または積層のいずれかによることができる。誘電層14は最初 に硬質金属基板12をすべてカバーする。マスクが、金属基板の第2部分18か ら誘電層14を選択的にエッチングして、金属基板の第1部分16上に誘電層1 4を元のまま残すため、硬質金属基板12および誘電層14上に設けられる。こ のような技術は、乾式エッチング、湿式エッチングおよび他の周知の除去方法に よることができ、また周知の正ホトレジストマスキングまたは負ホトレジストマ スキングにより、または機械的テンプレートを誘電層14上に設け、次いで金属 基板の第2部分18上の誘電層14の部分を除去することにより、もしくは機械 加工によって達成することができる。そうでなければ、誘電層14はマスクおよ び引続くエッチング、またはマスクおよび引続く陽極処理によって形成すること ができる。 バイア26,28,29を形成する際、下記の基準に適合するように注意を払 わなければならない。すなわち、(1)傾斜面40は好適には滑らかで応力集中 が発生するかも知れない鋭い角をもつべきでないこと、(2)硬質金属基板12 の面は好適には完全な電気的接触をすべきであること、(3)壁は好適には急峻 で、かつバイアが金属回路トレースに密接して設置され得るように明確であるべ きこと、(4)バイアを囲む周囲の誘電層14は好適にはバイアを形成するのに 使用された工程の影響を残さず、残留スラグを最少または存在しないものとすべ きことである。したがって、バイア26,28は、バイアが設けられるべき領域 にレーザを照射することによって形成される。レーザは、エキシマ、YAG、キ セノンまたはCO2レーザであってよい。代替的に、バイア26,28,29は 誘電層16を形成する間、マスクおよび引続くエッチングにより、またはマスク および引続く陽極処理によって形成することができる。なお別の変形例は、バイ ア26,28,29を形成するため、誘電層のエッチングされる部分16にマス クを使用することである。 一実施例において、レーザパルスの重複増分の下で誘電層14がレーザイメー ジに露出され、誘電層14がレーザパルスの下で或る方向に移動するに従って誘 電層の一層厚い層が除去される。たとえば、図4に示されたように、レーザパル スイメージを形成する四組のレーザパルスが、誘電層14に投与され、ついで誘 電層14は距離段階(ステップ)52だけ方向54に動かされる。四つのレーザ はレーザパルスイメージ56においてふたたび射出される。引続いて距離段階5 2の方向に移動し、レーザパルスイメージはレーザパルスイメージ58,60, 62に対して図示されている。四つのレーザパルスおよび連続した五つのパルス イメージとして示されたが、これは単に説明のためである。 距離段階52が短いと滑らかな面40が生ずる。 他の好適な実施例において、誘電層14は連続レーザパルスに露出される。さ らに、別の好適な実施例は構造上の選択としてレーザの数を想定している。 好適な作動特性は、約5〜約30J/cm2のフルーエンス(fluence: 強さ)、約5〜約150Hzのレーザパルス速度、および約0.2〜約8mm/秒の 走査速度を有するレーザで得られる。とくに、フルーエンスは約8〜約20J/ cm2、レーザパルス速度は約50から約150Hz、走査速度は約0.25〜約8m m/秒である。 エキシマレーザの別の好適な作動特性は、約0.25〜約7.6mm/秒(約1 0〜300ミル/秒)の走査速度、約50〜約150Hzのパルス速度、および約 8J/cm2のフルーエンスである。CO2レーザの好適な作動特性は、約150Hz のパルス速度、約14J/cm2のフルーエンスである。 さらになお好適な実施例において、バイア26,28,29は、焦点ぼけレー ザによって形成される。この方法において、バイアの形状はレーザとターゲット 、たとえば誘電層14との間にマスクを使用することによって達成される。テー パ付きのまたは傾斜したバイアの壁は、焦点外イメージによって形成される。タ ーゲット上の焦点外イメージの端部において、レーザフルーエンスは最小になり ターゲットの貫通が一層少なくなる。レーザフルーエンスは、典型的に焦点外イ メージの中心から、ターゲットの端部からある距離まで減少する。 代替的に、図5に示されたように、バイアはフライス加工によるようにして機 械的方法によって形成される。誘電層14を移動せしめるのに有効な表面構造お よび硬度を有する工具70が、誘電層14に接触せしめられかつ軸72の周りに 回転することによるようにして作動される。軸72は硬質金属基板12の表面に 概ね直角の軸線74の周りで回転せしめられる。工具70の側壁76は硬質金属 基板の表面に対して傾斜し、上記所望の角度のバイア側壁を形成する。 バイアが形成された後、金属接地リング24および金属回路トレース22がス クリーン印刷、蒸着により、または誘電層上に金属を被着するまたは形成するい ずれか他の周知の技術によって形成される。 ついで導線30,32が、半導体装置20から金属回路トレース22また接地 リング24に接続される。 上記記載による電子パッケージは、チップおよび導線30ばかりでなく、また 同様に硬質金属基板12の下に接地面を形成する。それ自体、硬質金属基板12 の接地面は、ノイズ、混信、誘導結合、容量結合、自己インダクタンスおよび相 互インダクタンスが少ない。さらに、硬質金属基板12に接続された金属接地リ ング24は、ノイズ、混信、電磁干渉(EMI)、誘導結合、容量結合、自己イ ンダクタンスおよび相互インダクタンスをさらに減少するとともに、制御された インピーダンス環境が得られる。さらに、一層の減少が、半導体装置20の接地 部分と接地リング24に組合わせることから得られる。得られた半導体パッケー ジは、半導体装置20と半導体装置20が電気的に結合される硬質金属基板12 および接地リング24との間に均一な接地電位を発生する。 一層低い結合容量が、導電面として接続された(すなわち接地または電源に接 続された)硬質金属基板12を有することによって得られる。回路トレース22 から硬質金属基板12上方に存在する電界ラインは、それが回路トレース22の 間に一層少ない静電結合をもたらすため、硬質金属基板12に終わっている。 一層低い自己インダクタンスおよび一層低い相互インダクタンスは、相互連結 構造および導電面からの距離の関数である。導電面たとえば硬質金属基板12の 存在は、導電体における電流ループを減少する。減少した電流ループは、一層低 いインダクタンスを生ずる。さらに、金属回路トレース22を流れる電流は、金 属回路トレース22内の電流と反対方向の硬質金属基板12上のイメージ電流を 発生する。これらの反対方向の磁束ラインは、相対的に打消して、回路トレース 22の間に一層低い自己インダクタンスおよび相互インダクタンスを生ずる。 制御されたインピーダンスが、単一の基準電圧の硬質金属基板12を有するこ とによって得られる。各回路トレース22は、硬質金属基板12において或る基 準電圧を「検知する」。 硬質金属基板12は、接地されたものとしてまた金属リング24として記載さ れたが、別の好適な実施例において、代替的に、電源に接続することが可能であ る。さらに別の好適な実施例において、硬質金属基板12および接地リング24 は接続されずに、異なった電位に接続しても、またしなくてもよい。たとえば、 硬質金属基板12は外部バイアを通して接地に接続することができ、また接地リ ング24は特殊な円形トレース22と電圧的に関連すべく接続され、円形トレー ス22は接地と同じにしてもよくまたしないでもよい。 この技術に通じた人々には、本発明の精神または範囲から離れることなく、本 発明の電子パッケージにおいて種々の変更および変形をなし得ることが明らかに なるであろうが、しかして、本発明は請求の範囲に記載の範囲内またはその同項 物に入る本発明の変形および変更もカバーすることを意図している。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ホフマン,ポール,アール. アメリカ合衆国95356 カリフォルニア州 モデスト,アメリカン アベニュー 5542 (72)発明者 エルフェ,ジョージ,エイ. アメリカ合衆国92126 カリフォルニア州 サンディエゴ,ニュー サレム ストリー ト 7909 (72)発明者 ペドロン,セラフィン,ピー.ジュニア. アメリカ合衆国95336 カリフォルニア州 マンテカ,フォーリン リーフ レーン 656 (72)発明者 ラフテリー,マイケル,エイ. アメリカ合衆国94550 カリフォルニア州 リバーモア,メドー ドライブ 1197 (72)発明者 ラマクリシュナ,カムブハムパティ アメリカ合衆国95336 カリフォルニア州 マンテカ,クロム ストリート ナンバー 123 1257 (72)発明者 ラミレズ,ジャーマン,ジェイ. アメリカ合衆国94509 カリフォルニア州 アンティオッチ,ディアフィールド ドラ イブ 4563 (72)発明者 ストラウマン,リンダ,イー. アメリカ合衆国95361 カリフォルニア州 オークデール,26 マイル ロード 11019

Claims (1)

  1. 【特許請求の範囲】 1.半導体パッケージ(10)において、 (a)硬質金属基板(12)と、 (b)硬質金属基板(12)の第1部分(16)をカバーする誘電層(14) であって、硬質金属基板(12)の第2部分(18)が実質的に誘電層(14) のない、前記誘電層(14)と、 (c)半導体装置(20)であって、硬質金属基板(12)の第2部分(18 )に電気的に相互に接続されるとともに物理的に接合される、前記半導体装置( 20)と、 (d)誘電層(12)上の電気的通路を規定する金属回路トレース(22)で あって、その少なくとも一つが誘電層(14)の少なくとも一つのバイア(26 ,28,29)を通って硬質金属基板(12)に電気的に接続された、前記金属 回路トレース(22)とを有することを特徴とする前記半導体パッケージ(10 )。 2.硬質金属基板(12)が接地接続されていることを特徴とする請求項1に 記載された半導体パッケージ(10)。 3.硬質金属基板(12)が電源に接続されていることを特徴とする請求項1 に記載された半導体パッケージ(10)。 4.バイア(26,28,29)が硬質金属基板(12)から測ったとき約3 5°〜53°の角度で傾斜する少なくとも一つの面(40)を有することを特徴 とする請求項1に記載された半導体パッケージ(10)。 5.金属基板(12)がアルミニウムであることを特徴とする請求項1から請 求項4までのいずれか一項に記載された半導体パッケージ(10)。 6.誘電層(14)が酸化アルミニウム層およびポリマー層から成ることを特 徴とする請求項5に記載された半導体パッケージ(10)。 7.誘電層(14)が酸化アルミニウムであることを特徴とする請求項5に記 載された半導体パッケージ(10)。 8.誘電層(14)が陽極処理されたアルミニウムであることを特徴とする請 求項5に記載された半導体パッケージ(10)。 9.半導体装置(20)および少なくとも一つの回路トレース(22)を実質 的に誘電層(14)によってカバーされた硬質金属基板(12)上で接地する方 法において、 (a)誘電層(14)に少なくとも一つのバイア(26,28,29)を形成 すること、 (b)回路トレース(22)を誘電層(14)上に形成し、その少なくとも一 つを少なくとも一つのバイア(26,28,29)を介して硬質金属基板(12 )に接触せしめること、および (c)半導体装置(20)を誘電層(14)の孔(18)において硬質金属基 板(12)に電気的に接続しかつ物理的に接合すること、 以上の各工程を有することを特徴とする前記方法。 10.少なくとも一つのバイア(26,28,29)を形成する工程がレーザ を使用して少なくとも一つのバイア(26,28,29)を形成する副工程を含 むことを特徴とする請求項9に記載された方法。 11.金属基板(12)がアルミニウムとすべく選択されることを特徴とする 請求項10に記載された方法。 12.誘電層(14)が陽極処理されたアルミニウムとすべく選択されること を特徴とする請求項11に記載された方法。 13.少なくとも一つのバイア(26,28,29)を形成する工程が、副工 程として、 誘電層(14)上にマスクを設置すること、および 実質的にマスクのない誘電層(14)の部分をエッチングすることを含む請求 項9に記載された方法。 14.少なくとも一つのバイア(26,28,29)を形成する工程が、副工 程として、 誘電層(14)上にマスクを設置すること、および 実質的にマスクのない硬質金属基板の部分をエッチングすることを含む請求項 9に記載された方法。 15.少なくとも一つのバイア(26,28,29)を形成する工程が、副工 程として、前記誘電層(14)の選択された部分を機械的に研磨する工程を含む ことを特徴とする請求項9に記載された方法。 16.前記回路トレース(22)が前記少なくとも一つのバイア(26,28 ,29)の側壁(40)に沿って延長しかつ前記側壁(40)が前記硬質金属基 板(12)の頂面に対して10°と53°の間の角度(38)をなし、それによ り前記回路トレース(22)および前記硬質金属基板(12)を電気的に相互に 接続することを特徴とする請求項9に記載された方法。 17.導電性金属が実質的に前記バイア(26,28,29)に充填され、そ れにより前記回路トレース(22)および前記硬質金属基板(12)を電気的に 相互に接続することを特徴とする請求項9に記載された方法。
JP9519810A 1995-11-22 1996-11-18 接地または電源リングを有する半導体パッケージ Pending JP2000500618A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US745195P 1995-11-22 1995-11-22
US60/007,451 1995-11-22
PCT/US1996/018419 WO1997019469A1 (en) 1995-11-22 1996-11-18 Semiconductor package with ground or power ring

Publications (1)

Publication Number Publication Date
JP2000500618A true JP2000500618A (ja) 2000-01-18

Family

ID=21726236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9519810A Pending JP2000500618A (ja) 1995-11-22 1996-11-18 接地または電源リングを有する半導体パッケージ

Country Status (2)

Country Link
EP (1) EP0862789A4 (ja)
JP (1) JP2000500618A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088612A (ja) * 2013-10-30 2015-05-07 日本発條株式会社 アルミベース回路基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4482427A (en) * 1984-05-21 1984-11-13 International Business Machines Corporation Process for forming via holes having sloped walls
US4830706A (en) * 1986-10-06 1989-05-16 International Business Machines Corporation Method of making sloped vias
US4939316A (en) * 1988-10-05 1990-07-03 Olin Corporation Aluminum alloy semiconductor packages
JPH02126697A (ja) * 1988-11-07 1990-05-15 Fujikura Ltd ホウロウ基板の接地構造の形成方法
US4940881A (en) * 1989-09-28 1990-07-10 Tamarack Scientific Co., Inc. Method and apparatus for effecting selective ablation of a coating from a substrate, and controlling the wall angle of coating edge portions
JPH06164087A (ja) * 1992-11-17 1994-06-10 Mitsubishi Heavy Ind Ltd 回路基板
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
JPH0722720A (ja) * 1993-06-29 1995-01-24 Mitsui Toatsu Chem Inc 電子回路パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088612A (ja) * 2013-10-30 2015-05-07 日本発條株式会社 アルミベース回路基板

Also Published As

Publication number Publication date
EP0862789A4 (en) 1999-07-07
EP0862789A1 (en) 1998-09-09

Similar Documents

Publication Publication Date Title
KR100563887B1 (ko) 반도체 장치 및 그 제조 방법
TWI261906B (en) Semiconductor device having a wire bond pad and method therefor
US5478007A (en) Method for interconnection of integrated circuit chip and substrate
US5311404A (en) Electrical interconnection substrate with both wire bond and solder contacts
US5089878A (en) Low impedance packaging
US4992847A (en) Thin-film chip-to-substrate interconnect and methods for making same
EP1209735A2 (en) Semiconductor device and production process thereof
US5877551A (en) Semiconductor package having a ground or power ring and a metal substrate
US6853084B2 (en) Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same
US6653217B1 (en) Method of connecting a conductive trace to a semiconductor chip
US6576493B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US20030049923A1 (en) Method to improve the reliability of thermosonic gold to aluminum wire bonds
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
KR20040101924A (ko) 반도체 장치 및 그 제조 방법
US5764484A (en) Ground ring for a metal electronic package
US6800506B1 (en) Method of making a bumped terminal in a laminated structure for a semiconductor chip assembly
TW546767B (en) Methods of manufacturing an integrated circuit package and a substrate adapted to receive an integrated circuit chip
JP4352365B2 (ja) 集積回路パッケージの製造方法および集積回路パッケージ
JP2000332160A (ja) キャビティダウン型半導体パッケージ
JP2000500618A (ja) 接地または電源リングを有する半導体パッケージ
CN113990763A (zh) 一种基于电铸技术的芯片封装结构及其封装方法
WO1997019469A1 (en) Semiconductor package with ground or power ring
JP3685645B2 (ja) 半導体装置の製造方法
US6949408B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
JPH07130900A (ja) 半導体装置