JP2000357758A - Semiconductor package and manufacture thereof - Google Patents

Semiconductor package and manufacture thereof

Info

Publication number
JP2000357758A
JP2000357758A JP11168274A JP16827499A JP2000357758A JP 2000357758 A JP2000357758 A JP 2000357758A JP 11168274 A JP11168274 A JP 11168274A JP 16827499 A JP16827499 A JP 16827499A JP 2000357758 A JP2000357758 A JP 2000357758A
Authority
JP
Japan
Prior art keywords
solder
electrode
semiconductor chip
substrate
solder ball
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11168274A
Other languages
Japanese (ja)
Other versions
JP3341715B2 (en
Inventor
Toshiji Sueyasu
利次 末安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16827499A priority Critical patent/JP3341715B2/en
Publication of JP2000357758A publication Critical patent/JP2000357758A/en
Application granted granted Critical
Publication of JP3341715B2 publication Critical patent/JP3341715B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor package which can suppress generation of defects when they are mounted on a printed board, etc., and which can be easily checked for defects, if any, and also provide a method for manufacturing it. SOLUTION: On the mounting face of a main body 1 of a BGA package, inverted cone-shaped solder electrodes 2 are disposed. The diameter of each solder electrode 2 becomes narrower as it goes away from the main body 1 of a BGA package. The solder electrodes 2 are connected to prescribed electrodes formed on a semiconductor chip. The maximum diameter of the solder electrodes 2 is larger than their heights. A printed board 4 is formed with mounting pads 3, which are soldered with the solder electrodes 2. The main body 1 of a BGA package is provided with a substrate mounted with the semiconductor chip. The substrate is formed with through-holes, which are filled with a conductor layer. The solder electrodes 2 are connected to the conductor layer on the mounting face.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はプリント基板等に実
装されて使用される半導体パッケージ及びその製造方法
に関し、特に、信頼性の向上を図った半導体パッケージ
及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package mounted on a printed circuit board or the like and used, and more particularly to a semiconductor package with improved reliability and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体パッケージのうちボール・グリッ
ド・アレイ(以下、BGAという。)パッケージにおい
ては、電極が格子状に配置されている。これにより、そ
れまでの半導体パッケージよりも電極の数を大幅に増や
すことが可能となった。
2. Description of the Related Art In a ball grid array (BGA) package among semiconductor packages, electrodes are arranged in a grid pattern. As a result, the number of electrodes can be significantly increased as compared with the conventional semiconductor package.

【0003】図5は従来のBGAパッケージを示す模式
図である。半導体チップが内蔵されたBGAパッケージ
本体51の実装面(下面)には、球状のはんだボールか
らなる電極52が配置されている。電極52は半導体チ
ップに設けられた所定の電極に接続されている。また、
プリント基板54上には、実装パッド53が形成されて
おり、電極52と実装パッド53とがはんだ付けされて
いる。
FIG. 5 is a schematic view showing a conventional BGA package. On a mounting surface (lower surface) of the BGA package body 51 in which the semiconductor chip is built, an electrode 52 made of a spherical solder ball is arranged. The electrode 52 is connected to a predetermined electrode provided on the semiconductor chip. Also,
A mounting pad 53 is formed on the printed board 54, and the electrode 52 and the mounting pad 53 are soldered.

【0004】はんだ付けは、以下のようにして行う。予
め実装パッド53にペースト状のはんだを印刷してお
く。そして、電極52の位置が実装パッド53に整合す
るようにBGAパッケージ本体51をプリント基板54
上に搭載する。次いで、周囲から電極52及び印刷され
たはんだを加熱することにより一旦溶融させた後、冷却
することにより凝固させる。このようにして、はんだ付
けを行う。このようなはんだ付けの方法は、リフローは
んだ付け工法とよばれている。
[0004] Soldering is performed as follows. Paste solder is printed on the mounting pad 53 in advance. Then, the BGA package body 51 is mounted on the printed circuit board 54 so that the position of the electrode 52 is aligned with the mounting pad 53.
Mount on top. Next, the electrode 52 and the printed solder are once melted by heating from the surroundings, and then solidified by cooling. Thus, soldering is performed. Such a soldering method is called a reflow soldering method.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上述の
ような従来の半導体パッケージにおいては、電極52の
体積当たりの表面積が大きいため、熱が吸収されやす
く、はんだの未溶融等の不良が発生しやすい。また、こ
のような不良が発生した場合であっても、BGAパッケ
ージ本体51の中央部に配置された電極52は隠れてし
まうため、はんだ付け品質の確認を外部から目視で行う
ことが極めて困難であるという問題点がある。更に、は
んだ付け後に修理等が必要となった場合に取り外しが困
難であるという問題点もある。
However, in the above-described conventional semiconductor package, since the surface area per volume of the electrode 52 is large, heat is easily absorbed, and defects such as unmelting of the solder are likely to occur. . Even if such a defect occurs, the electrode 52 disposed in the center of the BGA package body 51 is hidden, and it is extremely difficult to visually check the soldering quality from outside. There is a problem that there is. Further, there is another problem that it is difficult to remove when repair or the like becomes necessary after soldering.

【0006】本発明はかかる問題点に鑑みてなされたも
のであって、プリント基板等への実装の際に不良の発生
を抑制することができ、不良が発生した場合でもその確
認を容易に行うことができる半導体パッケージ及びその
製造方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of such a problem, and can suppress the occurrence of a defect at the time of mounting on a printed circuit board or the like. And a method for manufacturing the same.

【0007】[0007]

【課題を解決するための手段】本発明に係る半導体パッ
ケージは、半導体チップと、この半導体チップが搭載さ
れた基板と、この基板に穿設されたスルーホールと、こ
のスルーホールに埋設された導体層と、この導体層を介
して前記半導体チップに接続された電極と、を有する半
導体パッケージにおいて、前記電極の前記基板からの高
さは、その最大径よりも大きいことを特徴とする。
A semiconductor package according to the present invention comprises a semiconductor chip, a substrate on which the semiconductor chip is mounted, a through hole formed in the substrate, and a conductor buried in the through hole. In a semiconductor package having a layer and an electrode connected to the semiconductor chip via the conductor layer, a height of the electrode from the substrate is larger than a maximum diameter thereof.

【0008】本発明においては、電極の基板からの高さ
が、その最大径よりも大きいので、電極間の隙間が広く
なる。このため、プリント基板等への実装の際に行われ
るリフローはんだ付けの際に、温風が各電極にほぼ均等
に吹き付けられる。また、電極の体積当たりの表面積が
従来のものより小さくなるので、熱が吸収されにくくな
る。これらにより、不良の発生が低減する。更に、プリ
ント基板等への実装の際に何らかの不良が発生した場合
には、基板等が傾斜した状態になるので、目視によるは
んだ付けの品質確認が容易である。
In the present invention, since the height of the electrode from the substrate is larger than its maximum diameter, the gap between the electrodes is widened. For this reason, at the time of reflow soldering performed at the time of mounting on a printed circuit board or the like, warm air is blown to the respective electrodes almost uniformly. Further, since the surface area per volume of the electrode is smaller than that of the conventional electrode, heat is hardly absorbed. As a result, the occurrence of defects is reduced. Furthermore, if any failure occurs during mounting on a printed board or the like, the board or the like is in an inclined state, so that it is easy to visually check the quality of soldering.

【0009】なお、前記電極は、はんだ電極であること
が望ましく、その形状は、紡錘形状であってもよい。
The electrode is desirably a solder electrode, and the shape may be a spindle shape.

【0010】本発明に係る半導体パッケージの製造方法
は、はんだボールを2枚の板で挟持しながら少なくとも
一方の前記板を一方向に移動させることにより前記はん
だボールの形状を紡錘形状とする工程と、前記はんだボ
ールの長手方向が実装面と垂直になるように前記はんだ
ボールを半導体チップが搭載された基板に設けられた導
体層に熱圧着する工程と、を有することを特徴とする。
[0010] A method of manufacturing a semiconductor package according to the present invention comprises the steps of: moving at least one of the plates in one direction while holding the solder ball between the two plates to make the shape of the solder ball a spindle shape; Thermocompression bonding the solder ball to a conductor layer provided on a substrate on which a semiconductor chip is mounted such that the longitudinal direction of the solder ball is perpendicular to the mounting surface.

【0011】本発明に係る他の半導体パッケージの製造
方法は、棒状のはんだ材の形状を金型により紡錘形状と
する工程と、前記はんだボールの長手方向が実装面と垂
直になるように前記はんだボールを半導体チップが搭載
された基板に設けられた導体層に熱圧着する工程と、を
有することを特徴とする。
Another method of manufacturing a semiconductor package according to the present invention includes a step of forming a rod-shaped solder material into a spindle shape by using a mold, and a step of forming the solder ball so that a longitudinal direction of the solder ball is perpendicular to a mounting surface. Thermocompression bonding the ball to a conductor layer provided on a substrate on which a semiconductor chip is mounted.

【0012】なお、前記はんだボールを前記導体層に熱
圧着する工程は、ケースに設けられた孔内に前記はんだ
ボールをその一端が前記ケースの表面から突出するよう
に立てて挿入する工程を有することができる。
The step of thermocompression bonding the solder ball to the conductor layer includes a step of vertically inserting the solder ball into a hole provided in the case such that one end of the solder ball protrudes from the surface of the case. be able to.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施例に係る半導
体パッケージについて、添付の図面を参照して具体的に
説明する。図1は本発明の実施例に係る半導体パッケー
ジの構成を示す模式図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor package according to an embodiment of the present invention will be specifically described below with reference to the accompanying drawings. FIG. 1 is a schematic diagram showing a configuration of a semiconductor package according to an embodiment of the present invention.

【0014】本実施例においては、半導体チップが内蔵
されたBGAパッケージ本体1の実装面(下面)に、逆
円錐形状のはんだ電極2が配置されている。つまり、は
んだ電極2の直径はBGAパッケージ本体1から離間す
るほど細くなっている。はんだ電極2は、半導体チップ
に設けられた所定の電極に接続されている。また、はん
だ電極2の最大直径は、その高さよりも大きい。更に、
プリント基板4上には、実装パッド3が形成されてお
り、はんだ電極2と実装パッド3とがはんだ付けされて
いる。
In this embodiment, an inverted conical solder electrode 2 is arranged on a mounting surface (lower surface) of a BGA package body 1 in which a semiconductor chip is built. That is, the diameter of the solder electrode 2 becomes smaller as the distance from the BGA package body 1 increases. The solder electrode 2 is connected to a predetermined electrode provided on the semiconductor chip. The maximum diameter of the solder electrode 2 is larger than its height. Furthermore,
The mounting pads 3 are formed on the printed circuit board 4, and the solder electrodes 2 and the mounting pads 3 are soldered.

【0015】なお、図示しないが、BGAパッケージ本
体には、前記半導体チップが搭載された基板が設けられ
ている。基板は、例えばエポキシ基板である。基板に
は、スルーホールが穿設されており、このスルーホール
には、導体層が埋設されている。はんだ電極2は、実装
面において導体層に接続されている。
Although not shown, the BGA package body is provided with a substrate on which the semiconductor chip is mounted. The substrate is, for example, an epoxy substrate. A through hole is formed in the substrate, and a conductor layer is buried in the through hole. The solder electrode 2 is connected to the conductor layer on the mounting surface.

【0016】はんだ付けは、以下のようにして行う。予
め実装パッド3にペースト状のはんだを印刷しておく。
そして、はんだ電極2の位置が実装パッド3に整合する
ようにBGAパッケージ本体1をプリント基板4上に搭
載する。次いで、周囲からはんだ電極2及び印刷された
はんだに下方向から温風を吹き付け、これらを加熱する
ことにより一旦溶融させ、その後冷却して凝固させるこ
とにより、はんだ電極2と実装パッド3とを機械的に接
合し電気的に接続する。このようにして、リフローはん
だ付けを行う。
The soldering is performed as follows. Paste solder is printed on the mounting pad 3 in advance.
Then, the BGA package body 1 is mounted on the printed circuit board 4 so that the position of the solder electrode 2 matches the mounting pad 3. Then, a hot air is blown from below to the solder electrode 2 and the printed solder from below, and the solder electrode 2 and the mounting pad 3 are mechanically melted by heating them, and then cooled and solidified to form a mechanical connection. And electrically connected. In this way, reflow soldering is performed.

【0017】本実施例においては、前述のように、はん
だ電極2の高さがその直径よりも大きいので、BGAパ
ッケージ本体1をプリント基板4上に搭載したときに、
これらの間にできる隙間が広くなる。従って、リフロー
はんだ付けの際に、温風が各はんだ電極2にほぼ均等に
吹き付けられるため、はんだの未溶融等の不良の発生が
低減する。
In this embodiment, as described above, since the height of the solder electrode 2 is larger than its diameter, when the BGA package body 1 is mounted on the printed board 4,
The gap created between them becomes wider. Therefore, at the time of reflow soldering, since warm air is blown to the respective solder electrodes 2 almost uniformly, the occurrence of defects such as unmelting of the solder is reduced.

【0018】また、はんだ電極2の体積当たりの表面積
が従来のものと比して小さいため、過剰な熱の吸収が改
善され、はんだの未溶融等の不良が低減する。
Further, since the surface area per volume of the solder electrode 2 is smaller than that of the conventional electrode, excessive heat absorption is improved, and defects such as unmelted solder are reduced.

【0019】更に、リフローはんだ付けの際にはんだ電
極2は溶融するため、BGAパッケージ本体1とプリン
ト基板4との距離は接近し、BGAパッケージ本体1は
沈み込んだ状態となるが、何らかの不良によりはんだ電
極2が溶融しなかった場合には、その部分のみが沈み込
まない状態となる。この結果、BGAパッケージ本体1
が、傾斜した状態ではんだ付けが完了することになる。
従って、はんだ未溶融等の不良の発生を目視によっても
容易に発見することができる。即ち、目視によるはんだ
付けの品質確認が容易である。
Furthermore, since the solder electrodes 2 are melted during reflow soldering, the distance between the BGA package body 1 and the printed circuit board 4 is short, and the BGA package body 1 is in a sunk state. When the solder electrode 2 does not melt, only that portion is in a state where it does not sink. As a result, the BGA package body 1
However, the soldering is completed in an inclined state.
Therefore, the occurrence of defects such as unmelted solder can be easily found visually. That is, it is easy to visually confirm the quality of soldering.

【0020】また、BGAパッケージ本体1をプリント
基板3上に搭載し、はんだ付けの加熱を行う前の状態で
は、はんだ電極2と実装パッド3との接触面が小さい。
このため、加熱によりはんだが溶融状態になった際に、
隣接する実装パッド3まではんだが流れ出して短絡が生
じるというはんだ付け不良の発生も抑制される。
Further, before the BGA package body 1 is mounted on the printed circuit board 3 and the soldering is heated, the contact surface between the solder electrode 2 and the mounting pad 3 is small.
Therefore, when the solder is melted by heating,
The occurrence of a soldering failure, in which the solder flows out to the adjacent mounting pad 3 to cause a short circuit, is also suppressed.

【0021】なお、パッケージ本体の下面に設けられる
電極の形状は、逆円錐形状に限定されるものではなく、
角錐形状、円柱状、角柱状及び紡錘形状等最大径よりも
高さが大きい形状であれば使用することができる。
The shape of the electrodes provided on the lower surface of the package body is not limited to the inverted conical shape.
Any shape having a height larger than the maximum diameter, such as a pyramid, a cylinder, a prism, and a spindle, can be used.

【0022】次に、紡錘形状のはんだ電極を作製する方
法について説明する。図2は紡錘形状のはんだ電極を作
製する第1の方法を示す模式図、図3は紡錘形状のはん
だ電極を作製する第2の方法を示す模式図である。
Next, a method for producing a spindle-shaped solder electrode will be described. FIG. 2 is a schematic diagram showing a first method for producing a spindle-shaped solder electrode, and FIG. 3 is a schematic diagram showing a second method for producing a spindle-shaped solder electrode.

【0023】紡錘形状のはんだ電極を作製する第1の方
法においては、図2に示すように、複数個のはんだボー
ル11を2枚の板12及び13の間に挟み込む。そし
て、上側の板12をその表面に平行な一方向に往復させ
る。はんだボール11は、比較的軟らかい金属から構成
されているので、板12の往復により徐々に変形し、紡
錘形状となる。
In a first method of manufacturing a spindle-shaped solder electrode, as shown in FIG. 2, a plurality of solder balls 11 are sandwiched between two plates 12 and 13. Then, the upper plate 12 is reciprocated in one direction parallel to its surface. Since the solder ball 11 is made of a relatively soft metal, the solder ball 11 is gradually deformed by the reciprocation of the plate 12 to have a spindle shape.

【0024】第2の作製方法においては、図3に示すよ
うに、相互に対向する端面が凹面に加工された1組の金
型22を使用する。そして、金型22の凹面間に棒状は
んだ21を配置し、これを金型22により切断すること
により、紡錘形状のはんだ電極を作製することができ
る。
In the second manufacturing method, as shown in FIG. 3, a pair of molds 22 whose opposite end faces are processed into concave surfaces are used. Then, the bar-shaped solder 21 is arranged between the concave surfaces of the mold 22 and cut by the mold 22, whereby a spindle-shaped solder electrode can be manufactured.

【0025】このようにして作製された紡錘形状のはん
だ電極は以下のように半導体チップが内蔵されたBGA
パッケージ本体に接合される。図4は紡錘形状のはんだ
電極をBGAパッケージ本体に接合する方法例を示す模
式図である。
The spindle-shaped solder electrode thus manufactured is a BGA having a built-in semiconductor chip as follows.
Joined to the package body. FIG. 4 is a schematic view showing an example of a method of joining a spindle-shaped solder electrode to a BGA package body.

【0026】紡錘形状のはんだ電極31をBGAパッケ
ージ本体32に接合する際には、例えば直径がはんだ電
極31の直径とほぼ同等で深さがはんだ電極31の長さ
より若干浅い孔33が穿設されたケース34を使用す
る。孔33は、BGAパッケージ本体32に設けられ半
導体チップの電極に接続されたランド35に整合する位
置に穿設されている。そして、孔33内に紡錘形状のは
んだ電極31を立てて緩挿することにより、位置決めを
行う。その後、ランド35をはんだ電極31に接触さ
せ、更に圧力を印加すると共に、はんだが溶融する温度
よりも若干低い温度まで加熱することにより熱圧着を行
う。例えば、このような方法により、はんだ電極31を
BGAパッケージ本体32に接合することができる。
When joining the spindle-shaped solder electrode 31 to the BGA package body 32, for example, a hole 33 having a diameter substantially equal to the diameter of the solder electrode 31 and a depth slightly smaller than the length of the solder electrode 31 is formed. Case 34 is used. The hole 33 is formed at a position matching the land 35 provided on the BGA package body 32 and connected to the electrode of the semiconductor chip. Then, the spindle-shaped solder electrode 31 is set up in the hole 33 and loosely inserted, thereby performing positioning. After that, the land 35 is brought into contact with the solder electrode 31, a pressure is further applied, and the solder is heated to a temperature slightly lower than a temperature at which the solder melts, thereby performing thermocompression bonding. For example, the solder electrode 31 can be joined to the BGA package body 32 by such a method.

【0027】なお、紡錘形状のはんだ電極を作製する方
法は、前述の2つの例に限定されるものではない。
The method of manufacturing the spindle-shaped solder electrode is not limited to the above two examples.

【0028】[0028]

【発明の効果】以上詳述したように、本発明によれば、
電極の基板からの高さをその最大径よりも大きくしてい
るので、電極間の隙間が広がり、プリント基板等への実
装の際に行われるリフローはんだ付けの際に、温風を各
電極にほぼ均等に吹き付けることができる。また、電極
の体積当たりの表面積が従来のものより小さくなるの
で、熱が吸収されにくくなる。これらにより、不良の発
生を抑制することができる。更に、プリント基板等への
実装の際に何らかの不良が発生した場合であっても、基
板等が傾斜した状態になるので、目視によるはんだ付け
の品質確認を容易に行うことができる。この結果、高い
信頼性を得ることができる。
As described in detail above, according to the present invention,
Since the height of the electrode from the substrate is larger than its maximum diameter, the gap between the electrodes widens, and hot air is applied to each electrode during reflow soldering performed when mounting on a printed circuit board etc. Can be sprayed almost evenly. Further, since the surface area per volume of the electrode is smaller than that of the conventional electrode, heat is hardly absorbed. As a result, the occurrence of defects can be suppressed. Furthermore, even if any defect occurs during mounting on a printed board or the like, the board or the like is in an inclined state, so that the quality of soldering can be easily visually checked. As a result, high reliability can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係る半導体パッケージの構成
を示す模式図である。
FIG. 1 is a schematic diagram illustrating a configuration of a semiconductor package according to an embodiment of the present invention.

【図2】紡錘形状のはんだ電極を作製する第1の方法を
示す模式図である。
FIG. 2 is a schematic view showing a first method for producing a spindle-shaped solder electrode.

【図3】紡錘形状のはんだ電極を作製する第2の方法を
示す模式図である。
FIG. 3 is a schematic view showing a second method for producing a spindle-shaped solder electrode.

【図4】紡錘形状のはんだ電極をBGAパッケージ本体
に接合する方法例を示す模式図である。
FIG. 4 is a schematic view showing an example of a method of joining a spindle-shaped solder electrode to a BGA package body.

【図5】従来のBGAパッケージを示す模式図である。FIG. 5 is a schematic view showing a conventional BGA package.

【符号の説明】[Explanation of symbols]

1、51;BGAパッケージ本体 2、52;はんだ電極 3、53;実装パッド 4、54;プリント基板 11;はんだボール 12、13;板 21;棒状はんだ 22;金型 31;はんだ電極 32;BGAパッケージ本体 33;孔 34;ケース 35;ランド 1, 51; BGA package body 2, 52; solder electrodes 3, 53; mounting pads 4, 54; printed circuit board 11, solder balls 12, 13; plate 21, rod-shaped solder 22, metal mold 31, solder electrode 32, BGA package Body 33; Hole 34; Case 35; Land

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップと、この半導体チップが搭
載された基板と、この基板に穿設されたスルーホール
と、このスルーホールに埋設された導体層と、この導体
層を介して前記半導体チップに接続された電極と、を有
する半導体パッケージにおいて、前記電極の前記基板か
らの高さは、その最大径よりも大きいことを特徴とする
半導体パッケージ。
1. A semiconductor chip, a substrate on which the semiconductor chip is mounted, a through hole formed in the substrate, a conductor layer buried in the through hole, and the semiconductor chip via the conductor layer. A height of the electrode from the substrate is larger than a maximum diameter of the electrode.
【請求項2】 前記電極は、はんだ電極であることを特
徴とする請求項1に記載の半導体パッケージ。
2. The semiconductor package according to claim 1, wherein said electrodes are solder electrodes.
【請求項3】 前記電極の形状は、紡錘形状であること
を特徴とする請求項1又は2に記載の半導体パッケー
ジ。
3. The semiconductor package according to claim 1, wherein the shape of the electrode is a spindle shape.
【請求項4】 はんだボールを2枚の板で挟持しながら
少なくとも一方の前記板を一方向に移動させることによ
り前記はんだボールの形状を紡錘形状とする工程と、前
記はんだボールの長手方向が実装面と垂直になるように
前記はんだボールを半導体チップが搭載された基板に設
けられた導体層に熱圧着する工程と、を有することを特
徴とする半導体パッケージの製造方法。
4. A process in which at least one of the plates is moved in one direction while holding the solder ball between two plates to make the shape of the solder ball a spindle shape, and the longitudinal direction of the solder ball is mounted. A method of thermocompression bonding the solder balls to a conductor layer provided on a substrate on which a semiconductor chip is mounted so as to be perpendicular to a surface.
【請求項5】 棒状のはんだ材の形状を金型により紡錘
形状とする工程と、前記はんだボールの長手方向が実装
面と垂直になるように前記はんだボールを半導体チップ
が搭載された基板に設けられた導体層に熱圧着する工程
と、を有することを特徴とする半導体パッケージの製造
方法。
5. A step of forming a rod-shaped solder material into a spindle shape by using a mold, and providing the solder ball on a substrate on which a semiconductor chip is mounted so that a longitudinal direction of the solder ball is perpendicular to a mounting surface. And a step of thermocompression bonding to the provided conductor layer.
【請求項6】 前記はんだボールを前記導体層に熱圧着
する工程は、ケースに設けられた孔内に前記はんだボー
ルをその一端が前記ケースの表面から突出するように立
てて挿入する工程を有することを特徴とする請求項4又
は5に記載の半導体パッケージの製造方法。
6. The step of thermocompression bonding the solder ball to the conductor layer includes the step of inserting the solder ball upright into a hole provided in the case such that one end of the solder ball protrudes from the surface of the case. 6. The method of manufacturing a semiconductor package according to claim 4, wherein
JP16827499A 1999-06-15 1999-06-15 Semiconductor package and manufacturing method thereof Expired - Fee Related JP3341715B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16827499A JP3341715B2 (en) 1999-06-15 1999-06-15 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16827499A JP3341715B2 (en) 1999-06-15 1999-06-15 Semiconductor package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000357758A true JP2000357758A (en) 2000-12-26
JP3341715B2 JP3341715B2 (en) 2002-11-05

Family

ID=15864989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16827499A Expired - Fee Related JP3341715B2 (en) 1999-06-15 1999-06-15 Semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3341715B2 (en)

Also Published As

Publication number Publication date
JP3341715B2 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
JP3069792B2 (en) Chip size semiconductor package, assembly thereof, and method of manufacturing the same
US5477419A (en) Method and apparatus for electrically connecting an electronic part to a circuit board
JP2716336B2 (en) Integrated circuit device
JP2001332644A (en) Semiconductor device and interposer, and manufacturing method thereof
US5894984A (en) Structure of electronic parts and method of soldering electronic parts to substrate
JPH10247700A (en) Electronic part, mounting method thereof and mask
JPH10335527A (en) Semiconductor device, mounting method of semiconductor device and manufacture thereof
JP3341715B2 (en) Semiconductor package and manufacturing method thereof
JP2003234430A (en) Semiconductor device and its manufacturing method
JP3430138B2 (en) Package mounting method
JP2001230537A (en) Method for forming solder bump
JPH08274211A (en) Semiconductor device
JP2000200852A (en) Semiconductor device, manufacturing method and mounting method thereof
JPH08316619A (en) Printed wiring board and its manufacture
KR100955603B1 (en) Apparatus and method for forming solder bump
JP2001085832A (en) Method and device for manufacturing electronic component
KR20030095036A (en) Solder bump interconnection method of flip chip package
JPH11186454A (en) Bga type integrated circuit parts, manufacture of the parts and method for mounting the parts
JP2751897B2 (en) Ball grid array mounting structure and mounting method
JP3239071B2 (en) Ball grid array (BGA), method of manufacturing the same, and electronic device
JPH09167811A (en) Surface mount electronic component
JPH1074803A (en) Electronic component and method of mounting the same
JPH0927676A (en) Solder ball
JP2004140221A (en) Semiconductor device and its fabricating process
JP2004228200A (en) Semiconductor apparatus and its manufacturing method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees