JP2001015630A - Bga-semiconductor package and its manufacture - Google Patents

Bga-semiconductor package and its manufacture

Info

Publication number
JP2001015630A
JP2001015630A JP18165599A JP18165599A JP2001015630A JP 2001015630 A JP2001015630 A JP 2001015630A JP 18165599 A JP18165599 A JP 18165599A JP 18165599 A JP18165599 A JP 18165599A JP 2001015630 A JP2001015630 A JP 2001015630A
Authority
JP
Japan
Prior art keywords
semiconductor package
type semiconductor
solder
solder ball
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18165599A
Other languages
Japanese (ja)
Inventor
Fumitaka Kashiwabara
史隆 柏原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP18165599A priority Critical patent/JP2001015630A/en
Publication of JP2001015630A publication Critical patent/JP2001015630A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To assure good flatness of the lowest plane of a package without being influenced by package materials and a manufacturing process by pushing a flat plate against solder balls to make substrate-mounting faces of the solder balls flat with respect to the substrate to be mounted. SOLUTION: A semiconductor package 15 is placed with solder-balls 11 side up on a first flat plate 16, which is a jig having a flat upper plane. A second flat plate 17 of glass, ceramic or metal is placed on the semiconductor package 15, and is pressed. By such means, substrate-mounting faces of the solder balls 11 are made flat with respect to a substrate to be mounted, and a BGA(ball grid array)-type semiconductor package having a flat lowest plane is obtained. As a result, good flatness of the lowest plane is assured without being influenced by package materials and manufacturing process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半田ボールを搭載
したBGA(Ball Grid Array )型半導体パッケージ、
特に半田ボールの頂部が平坦となったBGA型半導体パ
ッケージに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BGA (Ball Grid Array) type semiconductor package on which solder balls are mounted,
In particular, the present invention relates to a BGA type semiconductor package in which the top of a solder ball is flat.

【0002】[0002]

【従来の技術】現在、半導体パッケージの一つとしてB
GA(Ball Grid Array )パッケージがある。これは、
実装基板とパッケージとの接続リードとしてボールバン
プを形成すべく、主にパッケージ下面に半田ボールをエ
リアアレイ状に配置したパッケージであり、DIP(Du
al Inline Package )やQFP(Quad Flat Package )
のようにリード端子が周辺に配置されたタイプのパッケ
ージに比べて、同じピン数でもパッケージサイズを縮小
できるという利点があることから、最近広く採用されつ
つある。
2. Description of the Related Art At present, B is one of the semiconductor packages.
There is a GA (Ball Grid Array) package. this is,
A package in which solder balls are arranged in an area array mainly on the lower surface of the package in order to form ball bumps as connection leads between the mounting substrate and the package.
al Inline Package) and QFP (Quad Flat Package)
As compared with a package of the type in which lead terminals are arranged in the periphery as described above, there is an advantage that the package size can be reduced even with the same number of pins, and thus it has been widely adopted recently.

【0003】この外部接続端子としての半田ボールであ
るが、通常、球状の半田ボールをパッケージ下面に搭載
し、加熱溶融することによってパッケージ下面に形成さ
れる。この半田ボールは、加熱溶融によってパッケージ
に形成されるため、図2(a)に示すように、その表面
は半田の表面張力によって通常球形である。
[0003] Solder balls as the external connection terminals are usually formed on the lower surface of the package by mounting spherical solder balls on the lower surface of the package and melting them by heating. Since the solder ball is formed on the package by heating and melting, as shown in FIG. 2A, the surface is usually spherical due to the surface tension of the solder.

【0004】一方、頂部が平坦となった半田ボールを扱
ったBGA型半導体パッケージとしては、例えば、特開
平10−4127号公報に開示されたものがある。これ
は、配線基板上に、半田ペーストを充填した凹版を凹部
が下に向くように配置して、リフロー炉で半田ペースト
を溶融することにより、溶融時に上記凹版の凹部底面を
利用して複数の半田ボールの頂部を一括して平坦化し、
半田ボールの高さを揃えるものである。これによれば、
半田ボールのコーポラナリティーを小さくすることがで
き、よって、配線基板とフリップチップやプリント基板
との接合性を高めることができると共に、導通検査や絶
縁検査等も確実に行なうことができるという利点があ
る。
On the other hand, as a BGA type semiconductor package which handles a solder ball having a flat top, there is, for example, one disclosed in Japanese Patent Application Laid-Open No. 10-4127. This is because, on a wiring board, an intaglio filled with solder paste is arranged so that the recess faces downward, and the solder paste is melted in a reflow furnace. Flatten the top of the solder ball all at once,
The height of the solder balls is made uniform. According to this,
There is an advantage that the coplanarity of the solder ball can be reduced, so that the bonding property between the wiring board and the flip chip or the printed board can be improved, and the continuity test and the insulation test can be reliably performed. .

【0005】[0005]

【発明が解決しようとする課題】BGA型半導体パッケ
ージの端子としての半田ボールは、従来技術でも述べた
ように通常球形である。
A solder ball as a terminal of a BGA type semiconductor package is usually spherical as described in the prior art.

【0006】一方、EIAJ(目本電子機械工業会)で
は、BGA型半導体パッケージデザインガイドとしてE
DR−7315及びEDR−7316を制定している。
このデザインガイド中のボールに関する事項は、主とし
てボール径及びパッケージ最下面の均一性である。ボー
ル径は搭載する半田ボールの径によって決定され、パッ
ケージ最下面平坦性は、パッケージ材質そのものの平坦
性とボール径のバラツキによることになる。パッケージ
の最下面の平坦性はEIAJ規格によると、端子直線間
隔0.8mmの場合0.1mmである。現状の半田ボール径
の公差は±10μm(千住金属工業)であり、その差
(±10μmの差分)は20μmとなり、既に半田ボー
ルの公差だけで許容公差の20%を占めている。
[0006] On the other hand, EIAJ (Electronic Manufacturers Association of Japan) has published EGAJ
DR-7315 and EDR-7316 have been established.
Items relating to the ball in the design guide are mainly the ball diameter and the uniformity of the lowermost surface of the package. The ball diameter is determined by the diameter of the solder ball to be mounted, and the flatness of the lowermost surface of the package depends on the flatness of the package material itself and the variation of the ball diameter. According to the EIAJ standard, the flatness of the lowermost surface of the package is 0.1 mm when the terminal linear interval is 0.8 mm. The current tolerance of the solder ball diameter is ± 10 μm (Senju Metal Industry), and the difference (a difference of ± 10 μm) is 20 μm, and the tolerance of the solder ball alone already occupies 20% of the allowable tolerance.

【0007】ここで、BGA型半導体パッケージとして
は、フレキシブル配線基板であるTAB(Tape Automat
ed Bonding)テープを用いたものが注目される。図10
のものは、金属板から成るスティフナー9の下面中央部
に一体曲げ加工により半導体チップ搭載用の凹部23を
形成し、そのスティフナー下面に、接着剤24を介して
ポリイミド樹脂製のTAB基材22に配線パターン21
を設けて成るTABテープ20(パッケージ基材14)
を固着し、その凹部底面中央部に半導体チップ40を固
定して封止樹脂50で封止した構造を有する。パッケー
ジ本体の頂面にスティフナー9を貼ることにより、パッ
ケージの半田ボール面での平坦性を確保し及び放熱性を
良くするものである。
Here, as a BGA type semiconductor package, TAB (Tape Automat) which is a flexible wiring board is used.
ed Bonding) Tapes are attracting attention. FIG.
In the stiffener 9 made of a metal plate, a concave portion 23 for mounting a semiconductor chip is formed at the center of the lower surface of the stiffener 9 by integral bending, and a TAB base material 22 made of polyimide resin is formed on the lower surface of the stiffener 9 via an adhesive 24. Wiring pattern 21
TAB tape 20 including package (package base material 14)
And a semiconductor chip 40 is fixed at the center of the bottom surface of the concave portion and sealed with a sealing resin 50. By attaching the stiffener 9 to the top surface of the package body, flatness on the solder ball surface of the package is ensured and heat dissipation is improved.

【0008】また、BGA用エラストマ付TABテープ
を用いて小型化を図ったものとして、図11の半導体装
置がある。これは次のようにして組み立てたものであ
る。まず、TAB基材22及び配線パターン21を具備
して成るTABテープ20にフィルムエラストマ10を
貼り付けてBGA用エラストマ付TABテープ30を形
成する(図11(a))。このBGA用エラストマ付T
ABテープ30に、半導体チップ40をマウントする
(図11(b))。半導体チップ40は、両面に接着性
を有するフィルムからなるエラストマ10を介してTA
Bテープ20に接着される。次いで、得られたBGA用
エラストマ付TABテープ30のインナーリード21a
をS字に形成して半導体チップ40の電極と接続する
(図11(c))。即ち、ボンディングツールがリード
のノッチを切断し、さらにリードをS字状に形成して電
極上で熱と超音波によりボンディングする。次いで、接
合した半導体チップ40の電極及びリード21aを封止
樹脂50により封止する(図11(d))。そして半田
ボール11をTABテープ20のランド部に搭載し(図
11(e))、チップ面にレーザマーキング又は印刷す
る(図11(f))。最後に、BGA用エラストマ付T
ABテープ30より打ち抜くことにより個片化して、B
GA型半導体パッケージ15とする。
FIG. 11 shows a semiconductor device which is reduced in size by using a TAB tape with an elastomer for BGA. This was assembled as follows. First, the film elastomer 10 is attached to a TAB tape 20 having a TAB base material 22 and a wiring pattern 21 to form a TAB tape 30 with an elastomer for BGA (FIG. 11A). T with Elastomer for BGA
The semiconductor chip 40 is mounted on the AB tape 30 (FIG. 11B). The semiconductor chip 40 is connected to the TA via the elastomer 10 made of a film having adhesive properties on both sides.
It is adhered to the B tape 20. Next, the inner leads 21a of the obtained TAB tape 30 with elastomer for BGA are used.
Are formed in an S shape and connected to the electrodes of the semiconductor chip 40 (FIG. 11C). That is, the bonding tool cuts the notch of the lead, further forms the lead in an S-shape, and bonds the electrode on the electrode by heat and ultrasonic waves. Next, the electrodes of the bonded semiconductor chip 40 and the leads 21a are sealed with a sealing resin 50 (FIG. 11D). Then, the solder balls 11 are mounted on the lands of the TAB tape 20 (FIG. 11E), and laser marking or printing is performed on the chip surface (FIG. 11F). Finally, T with BGA elastomer
It is cut into pieces by punching out from AB tape 30, and B
The GA type semiconductor package 15 is used.

【0009】仮にパッケージ基材に上記TABテープの
ようなテープタイプの材料を用いた場合、材料の平坦性
は±40μm以内に抑える必要性が生じる。しかし、従
来の全体を加熱溶融するという技術では、BGA型半導
体パッケージにおける最下面平坦性が全て製品完成時の
できあがり寸法により定まってくる。言い換えれば、B
GA型半導体パッケージの最下面平坦性がパッケージ材
料及び製造工程に左右される。従って、かかる消極的技
術では、上記要請を満足させることは、不可能ではない
が非常に困難であり問題である。
If a tape-type material such as the above-mentioned TAB tape is used for the package base material, the flatness of the material needs to be suppressed to within ± 40 μm. However, in the conventional technique of heating and melting the whole, the lowermost flatness of the BGA type semiconductor package is entirely determined by the finished dimensions at the time of product completion. In other words, B
The lowermost flatness of the GA type semiconductor package depends on the package material and the manufacturing process. Therefore, it is very difficult, if not impossible, to satisfy the above requirements with such passive technology, which is very difficult and problematic.

【0010】この点は、半田ペーストを凹版に充填しリ
フロー炉で溶融するという方法、すなわち溶融時に凹版
の凹部底面を利用して複数の半田ボールの頂部を一括し
て平坦化し、半田ボールの高さを揃えるという方法(特
開平10−4127号公報)でも同じ問題がある。加え
て、この特開平10−4127号公報の場合には、配線
基板に凹版を載置した状態のものをリフロー炉内に一旦
配置する必要があると共に、半田の融点以上に加熱した
後に冷却してから凹版を取り除く必要があるなど、手数
がかかる。
[0010] This point is a method in which the solder paste is filled into an intaglio plate and melted in a reflow furnace, that is, at the time of melting, the tops of a plurality of solder balls are collectively flattened using the bottom surface of the intaglio recess, and the height of the solder balls is reduced. The same problem also exists in the method of equalizing (Japanese Patent Laid-Open No. 10-4127). In addition, in the case of Japanese Patent Application Laid-Open No. H10-4127, it is necessary to temporarily place the intaglio mounted on the wiring board in a reflow furnace, and to heat the solder to the melting point of the solder or higher and then cool it down. It takes time to remove the intaglio afterwards.

【0011】そこで、本発明の目的は、上記課題を解決
し、パッケージ材料及び製造工程に左右されることな
く、良好な最下面平坦性を確保することができるBGA
型半導体パッケージ及びその製造方法を提供することに
ある。
Accordingly, an object of the present invention is to solve the above-mentioned problems, and to provide a BGA which can ensure excellent flatness at the lowermost surface without being influenced by a package material and a manufacturing process.
It is an object of the present invention to provide a semiconductor package and a method of manufacturing the same.

【0012】[0012]

【課題を解決するための手段】上記目的を達成するた
め、本発明のBGA型半導体パッケージは次のように構
成したものである。
In order to achieve the above object, a BGA type semiconductor package according to the present invention is configured as follows.

【0013】(1)請求項1に記載の発明は、半田ボー
ルを搭載したBGA型半導体パッケージにおいて、前記
半田ボールに平面板を押し当てたことによって、半田ボ
ールの実装基板搭載部分の形状が実装基板に対して平坦
な部分を持つ構造のものである。半田ボールはやわらか
い合金であり、平面板を押し当てるとその下面は圧潰さ
れてフラットな下面となる。従って、極めて簡単に、か
つ各半田ボールの頂部に同じ高さ及び同じ傾きの平坦面
が形成されて、所要のパッケージ最下面平坦性を確保す
ることができる。
(1) According to the first aspect of the present invention, in a BGA type semiconductor package on which solder balls are mounted, a shape of a mounting portion of the mounting substrate of the solder balls is mounted by pressing a flat plate against the solder balls. It has a structure having a flat portion with respect to the substrate. The solder ball is a soft alloy, and when pressed against a flat plate, the lower surface is crushed and becomes a flat lower surface. Therefore, a flat surface having the same height and the same inclination is formed very simply and on the top of each solder ball, and required flatness of the lowermost surface of the package can be secured.

【0014】(2)請求項2に記載の発明は、請求項1
記載のBGA型半導体パッケージにおいて、前記半田ボ
ールの平坦な部分が、平坦性を持つガラス板、セラミッ
クス板もしくは金属板から成る平面板を押し当てること
によって形成されている構造のものである。この半田ボ
ールに押し当てるガラス板、セラミックス板もしくは金
属板から成る平面板の平坦性は、例えば±2μm以内と
するのがよい。これにより、TABテープを用いた半導
体パッケージにおいても、平坦性の良いボール下面形状
を各半田ボールについて一括して得ることができ、所要
のパッケージ最下面平坦性を具備することができる。
(2) The invention described in claim 2 is the first invention.
In the BGA type semiconductor package described above, the flat portion of the solder ball is formed by pressing a flat plate made of a glass plate, a ceramic plate, or a metal plate having flatness. The flatness of the flat plate made of a glass plate, a ceramic plate or a metal plate pressed against the solder balls is preferably, for example, within ± 2 μm. As a result, even in a semiconductor package using a TAB tape, the lower surface shape of the ball having good flatness can be collectively obtained for each solder ball, and the required lowermost surface flatness of the package can be provided.

【0015】(3)請求項3に記載の発明は、請求項1
記載のBGA型半導体パッケージにおいて、前記半田ボ
ールの平坦な部分が半田に濡れない材質の平面板を予め
半田融点付近まで熱しておき、必要最小限の圧力によっ
て半田ボールに押し当てることによって形成されている
構造のものである。平面板が予め半田融点付近まで熱せ
られていることから、必要最小限の圧力によって半田ボ
ールを押すことによって、平坦性の良いボール下面を一
括して容易に形成し、所要のパッケージ最下面平坦性を
具備することができる。
(3) The invention described in claim 3 is the invention according to claim 1.
In the BGA type semiconductor package described above, the flat portion of the solder ball is formed by previously heating a flat plate made of a material that does not wet with solder to near the solder melting point and pressing the flat plate against the solder ball with a minimum necessary pressure. It is of a structure. Since the flat plate is pre-heated to near the solder melting point, the lower surface of the ball with good flatness can be easily formed collectively and easily by pressing the solder ball with the minimum necessary pressure, and the required lower surface flatness of the required package Can be provided.

【0016】(4)請求項4に記載の発明は、請求項
1、2又は3記載のBGA型半導体パッケージにおい
て、半田ボールの平坦な部分の面内形状が十字型等の任
意の凸部を残した形状を持つ構造のものである。半田ボ
ールの平坦な部分の面内形状が十字型等の任意の凸部を
残した形状を持つことにより、そのような凸部のない面
形状に比べ実装基板上の半田ペーストへの濡れ性を向上
させることができる。
(4) According to a fourth aspect of the present invention, in the BGA type semiconductor package according to the first, second or third aspect, the flat portion of the solder ball has an arbitrary in-plane shape such as a cross. It has a structure with the remaining shape. The in-plane shape of the flat portion of the solder ball has a shape such as a cross shape that leaves an arbitrary convex portion, so that the wettability to the solder paste on the mounting board is improved compared to a surface shape without such a convex portion. Can be improved.

【0017】(5)請求項5に記載のBGA型半導体パ
ッケージの製造方法は、半田ボールを搭載した1個又は
複数個のBGA型半導体パッケージをその半田ボール側
が上側になるように、かつほぼ同じ面一になるように治
具を用いてセットし、それらの各BGA型半導体パッケ
ージの各半田ボールに対して共通に平面板を押し当てる
ことにより、半田ボールの実装基板搭載部分に実装基板
に対して平坦な部分を形成するものである。これによ
り、1個又は複数個のBGA型半導体パッケージの各半
田ボールに対して同時に平坦な部分を形成し、各BGA
型半導体パッケージ毎の所要のパッケージ最下面平坦性
を確保することができる。
(5) A method of manufacturing a BGA type semiconductor package according to claim 5, wherein one or a plurality of BGA type semiconductor packages on which solder balls are mounted are arranged such that the solder balls are on the upper side and are substantially the same. Use a jig so that they are flush with each other, and press a common flat plate against each solder ball of each of the BGA type semiconductor packages. To form a flat portion. Thereby, a flat portion is simultaneously formed for each solder ball of one or a plurality of BGA type semiconductor packages,
The required flatness of the lowermost surface of the package for each type semiconductor package can be ensured.

【0018】(6)請求項6に記載のBGA型半導体パ
ッケージの製造方法は、半田ボールを搭載したBGA型
半導体パッケージを1個又は複数個その半田ボール側が
上側になるように平坦な治具上に載置し、それらの各B
GA型半導体パッケージの各半田ボールに対して共通に
平面板を押し当てることにより、半田ボールの実装基板
搭載部分に実装基板に対して平坦な部分を形成するもの
である。これにより、1個又は複数個のBGA型半導体
パッケージの各半田ボールに対して同時に平坦な部分を
形成し、各BGA型半導体パッケージ毎の所要のパッケ
ージ最下面平坦性を確保することができる。TABテー
プにスティフナーを貼り合わせた図10の構造のBGA
型半導体パッケージに適する。
(6) A method of manufacturing a BGA type semiconductor package according to claim 6, wherein one or more BGA type semiconductor packages on which solder balls are mounted are mounted on a flat jig such that the solder ball side is on the upper side. On each of them B
By pressing a flat plate in common to each solder ball of the GA type semiconductor package, a flat portion with respect to the mounting board is formed at the mounting board mounting portion of the solder ball. Thereby, a flat portion is simultaneously formed on each solder ball of one or a plurality of BGA type semiconductor packages, and required flatness of the lowermost surface of the package for each BGA type semiconductor package can be secured. BGA having the structure of FIG. 10 in which a stiffener is attached to a TAB tape
Suitable for semiconductor package.

【0019】(7)請求項7に記載の発明は、請求項5
又は6記載のBGA型半導体パッケージの製造方法にお
いて、前記平面板として半田に濡れない材質の平面板を
用い、この平面板を予め半田融点付近まで熱しておき、
必要最小限の圧力によって半田ボールに押し当てること
によって、半田ボールの実装基板搭載部分に実装基板に
対して平坦な部分を形成するものである。平面板が予め
半田融点付近まで熱せられていることから、必要最小限
の圧力によって半田ボールを押すことによって、極めて
簡単に平坦性の良いボール下面形状を形成し、各BGA
型半導体パッケージ毎の所要のパッケージ最下面平坦性
を確保することができる。図5、図10又は図11の構
造のBGA型半導体パッケージに適する。
(7) The invention according to claim 7 is the invention according to claim 5
Or the method of manufacturing a BGA type semiconductor package according to 6, wherein a flat plate made of a material that does not wet with solder is used as the flat plate, and the flat plate is heated to near the solder melting point in advance,
By pressing the solder ball against the solder ball with a minimum necessary pressure, a flat portion is formed on the mounting board mounting portion of the solder ball. Since the flat plate is preheated to near the melting point of the solder, pressing the solder ball with the minimum necessary pressure makes it possible to very easily form a flat bottom surface with good flatness, and to use each BGA
The required flatness of the lowermost surface of the package for each type semiconductor package can be ensured. It is suitable for the BGA type semiconductor package having the structure shown in FIG. 5, FIG. 10, or FIG.

【0020】[0020]

【発明の実施の形態】以下、本発明を図示の実施形態に
基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on the illustrated embodiment.

【0021】本発明のBGA型半導体パッケージを得る
方法には、大別して加圧方式、加熱方式の2つがある。
The method for obtaining the BGA type semiconductor package of the present invention is roughly classified into two types, a pressurizing method and a heating method.

【0022】A.加圧方式 まず、図1(a)の如く、半田ボールを搭載したBGA
型半導体パッケージ15を、上面が平坦な治具である第
1の平面板(平坦度±2μm以内)16上に、半田ボー
ル11側が上向きになるようにして置く。BGA型半導
体パッケージ15として、図10に示したタイプのもの
を用いた場合、スティフナー9は半導体チップ搭載用の
凹部23に対応した凸部9aを有しているので、第1の
平面板16としては凸部9aの落ち込み用の凹所を有す
る上面が平坦な治具を用意するとよい。しかし、第1の
平面板16として単に上面が平坦な治具を用意してもよ
い。
A. Pressurization method First, as shown in FIG. 1 (a), a BGA mounted with solder balls
The mold semiconductor package 15 is placed on a first flat plate (with a flatness within ± 2 μm) 16 which is a jig having a flat upper surface such that the solder balls 11 face upward. When the type shown in FIG. 10 is used as the BGA type semiconductor package 15, the stiffener 9 has the convex portion 9 a corresponding to the concave portion 23 for mounting the semiconductor chip. It is preferable to prepare a jig with a flat upper surface having a recess for depression of the convex portion 9a. However, a jig whose upper surface is simply flat may be prepared as the first flat plate 16.

【0023】BGA型半導体パッケージ15を第1の平
面板16上に載置しただけの場合、このときの半田ボー
ル11の形状は、図2(a)に示すように全体としてま
だ球状である。なお、図2(a)において、12は半田
ボール搭載用電極たるランド(銅箔)13の周囲に設け
られたソルダーレジスト樹脂であり、図10では図示が
省略されている。
When the BGA type semiconductor package 15 is merely mounted on the first flat plate 16, the shape of the solder ball 11 at this time is still spherical as a whole as shown in FIG. In FIG. 2A, reference numeral 12 denotes a solder resist resin provided around a land (copper foil) 13 serving as a solder ball mounting electrode, and is not shown in FIG.

【0024】次に、図1(b)に示す如く、上記BGA
型半導体パッケージ15を、平坦なガラス板、セラミッ
クス板もしくは金属板から成る第2の平面板(平坦度±
2μm以内)17を用いて上から挟み、圧力(最大10
kg/cm2 )をかける(図1(c))。これにより半田ボ
ール11の実装基板搭載部分の形状を、図2(b)に示
すように実装基板(図示せず)に対して平坦な部分11
aを持つ形状にし、最下面の平坦性のよいBGA型半導
体パッケージを得る。
Next, as shown in FIG.
The semiconductor package 15 is mounted on a second flat plate (flatness ±) made of a flat glass plate, ceramic plate or metal plate.
(Within 2 μm) using a pressure of 17 (up to 10 μm)
kg / cm 2 ) (FIG. 1 (c)). As a result, the shape of the mounting portion of the solder ball 11 on the mounting substrate is changed to a flat portion 11 with respect to the mounting substrate (not shown) as shown in FIG.
a, and a BGA type semiconductor package with good flatness of the lowermost surface is obtained.

【0025】(2)加熱方式 まず、半田ボールを搭載したBGA型半導体パッケージ
15を、上記加圧式の場合と同様にして、上面が平坦な
治具である第1の平面板(平坦度±2μm以内)16上
に、半田ボール11側が上向きになるようにして置く。
(2) Heating method First, a BGA type semiconductor package 15 on which solder balls are mounted is placed on a first flat plate (flatness ± 2 μm Within), the solder ball 11 is placed on 16 so as to face upward.

【0026】次に、金属に濡れない材質の平坦度の良い
第2の平面板(平坦度±2μm以内)27を予め半田融
点付近まで加熱しておき、この加熱された第2の平面板
27を、必要最小限の圧力によって半田ボール11に押
し当てる。これにより、半田ボール11の実装基板搭載
部分の形状を、図2(b)のように実装基板に対して平
坦な部分11aを持つ形状にし、最下面の平坦性のよい
BGA型半導体パッケージを得る。
Next, a second flat plate 27 (within a flatness of ± 2 μm) made of a material which does not get wet with metal is heated to near the solder melting point in advance, and this heated second flat plate 27 is heated. Is pressed against the solder ball 11 with a minimum necessary pressure. As a result, the shape of the mounting board mounting portion of the solder ball 11 is made into a shape having a flat portion 11a with respect to the mounting board as shown in FIG. 2B, and a BGA type semiconductor package with good flatness on the lowermost surface is obtained. .

【0027】上記実施形態では、半田ボールの平坦な部
分の面内形状が均一に平坦なものであることを前提とし
て説明した。しかし、実装基板上の半田ペーストへの濡
れ性を向上させるため、上記BGA型半導体パッケージ
15において、その半田ボール11の平坦な部分11a
の面内形状が、十字型等の任意の凸部を残した形状を持
つようにすることができる。
The above embodiment has been described on the assumption that the in-plane shape of the flat portion of the solder ball is uniformly flat. However, in order to improve the wettability to the solder paste on the mounting board, in the BGA type semiconductor package 15, the flat portions 11a of the solder balls 11 are formed.
Can have a shape in which an arbitrary convex portion such as a cross shape is left.

【0028】図3は、半田ボール11の平坦な部分11
aの面内形状を、上面よりみて四角形の凸部11bを残
した形状を持つように形成し、ボール先端形状を立方体
とした例である。また、図4は半田ボール11の平坦な
部分11aの面内形状を、上面よりみて十字型の凸部1
1cを残した形状を持つように形成した例である。
FIG. 3 shows a flat portion 11 of the solder ball 11.
This is an example in which the in-plane shape of a is formed so as to have a shape that leaves a rectangular convex portion 11b as viewed from the upper surface, and the ball tip shape is a cube. FIG. 4 shows the in-plane shape of the flat portion 11a of the solder ball 11 as viewed from the upper surface.
This is an example in which it is formed to have a shape leaving 1c.

【0029】次に、治具を用いることで複数個のBGA
型半導体パッケージを同時に取り扱う方法について説明
する。即ち、半導体パッケージを単品でなく複数個を一
気にセットし処理する方法である。
Next, by using a jig, a plurality of BGA
A method for simultaneously handling the type semiconductor package will be described. That is, this is a method in which a plurality of semiconductor packages are set and processed at once instead of a single product.

【0030】図5に、対象とするBGA型半導体パッケ
ージの構造を示す。これは、小型のCSP(Chip Scale
Package)のものであり、図7に示す金属フレーム1に
4つ隣接して設けられた開口部2に、図9に示すフレキ
シブルテープ4から切り出したシート状のフレキシブル
回路基板7を、予め開口部周辺に設けた接着剤8(図
8)で貼り付けたものを半導体パッケージ用中間製品
(図6)とする。そして、この半導体パッケージ用中間
製品を各工程に搬送することによって、既存のQFP
(Quad Flat Package )を製造する製造設備をそのまま
利用して、半導体素子の搭載、ワイヤボンディング、樹
脂封止、半田ボールの搭載等の処理が行われるようにし
たものである。
FIG. 5 shows the structure of a target BGA type semiconductor package. This is a small CSP (Chip Scale)
Package), and a sheet-like flexible circuit board 7 cut out from the flexible tape 4 shown in FIG. 9 is pre-opened in the opening 2 provided four adjacent to the metal frame 1 shown in FIG. What is pasted with an adhesive 8 (FIG. 8) provided on the periphery is an intermediate product for a semiconductor package (FIG. 6). Then, by transporting the intermediate product for semiconductor package to each process, the existing QFP
The semiconductor device mounting, wire bonding, resin sealing, solder ball mounting, and other processes are performed using the manufacturing equipment for manufacturing the (Quad Flat Package) as it is.

【0031】なお、図5のフレキシブル回路基板60
は、フレキシブル回路基板7に単一回路基板6(図6、
図9)として田の字状に4つ連続して形成されていたも
ののつであり、その片面側に銅箔から成る回路パターン
21を有する。
The flexible circuit board 60 shown in FIG.
Is a single circuit board 6 (FIG. 6,
As shown in FIG. 9), four of them are continuously formed in a cross shape, and have a circuit pattern 21 made of copper foil on one side.

【0032】まず、図7に示す金属フレーム1の開口部
2に、図9のフレキシブルテープ4から切り出したシー
ト状のフレキシブル回路基板7が接着剤8(図8)を介
して貼付され、その回路パターンの表面にレジスト樹脂
12が塗布されて、半導体パッケージ用中間製品が作成
される。なお、3は金属フレーム1の位置決め用のガイ
ド穴、5はフレキシブルテープ4のガイド穴である。そ
して、この半導体パッケージ用中間製品の導体回路基板
6上に、半導体チップ40が搭載される。
First, a sheet-like flexible circuit board 7 cut out from the flexible tape 4 of FIG. 9 is attached to the opening 2 of the metal frame 1 shown in FIG. 7 via an adhesive 8 (FIG. 8), A resist resin 12 is applied to the surface of the pattern to produce an intermediate product for a semiconductor package. Reference numeral 3 denotes a guide hole for positioning the metal frame 1 and reference numeral 5 denotes a guide hole for the flexible tape 4. Then, the semiconductor chip 40 is mounted on the conductive circuit board 6 of the semiconductor package intermediate product.

【0033】次いで、半導体チップ40の電極19と回
路パターンの接続パッド(金めっき13b)との間が、
ボンディングワイヤ18によりワイヤボンディングされ
る。
Next, the gap between the electrode 19 of the semiconductor chip 40 and the connection pad (gold plating 13b) of the circuit pattern is
Wire bonding is performed by the bonding wire 18.

【0034】更に、これら半導体チップ40とボンディ
ングワイヤ18上に封止樹脂50又はポッティング材を
施す。
Further, a sealing resin 50 or a potting material is applied on the semiconductor chip 40 and the bonding wires 18.

【0035】樹脂封止した後、回路基板60の下面に実
装基板と接続する外部接続端子として半田ボール11を
取り付ける。なお、回路パターンの一部は、回路基板6
0を貫く金めっき13aを施したビアホールを通して他
側の片面に導出されており、その導出部に半田ボール1
1が接続される。
After resin sealing, solder balls 11 are attached to the lower surface of the circuit board 60 as external connection terminals to be connected to the mounting board. Note that a part of the circuit pattern is
0 is led out to one side on the other side through a via hole provided with gold plating 13a penetrating through the solder ball 1a.
1 is connected.

【0036】この半田ボール11を搭載したBGA型半
導体パッケージ15は、上記半導体パッケージ用中間製
品(図6)のうちのフレキシブルテープ4から切り出し
たシート状のフレキシブル回路基板(集合回路基板)7
の大きさを単位として、その半田ボール側11が上側に
なるように、かつほぼ同じ面一になるように治具を用い
てセットされる。
The BGA type semiconductor package 15 on which the solder balls 11 are mounted is a sheet-like flexible circuit board (collective circuit board) 7 cut out from the flexible tape 4 in the intermediate product for a semiconductor package (FIG. 6).
The unit is set using a jig such that the solder ball side 11 is on the upper side and substantially flush with each other.

【0037】次に、金属に濡れない材質の平坦度の良い
第2の平面板(平坦度±2μm以内)27を予め半田融
点付近まで加熱しておき、この加熱された第2の平面板
27を必要最小限の圧力によって半田ボール11に押し
当てる(図1(a)〜(c))。これにより半田ボール
11の実装基板搭載部分の形状を、図5のように実装基
板に対して平坦な部分11aを持つ形状にし、最下面の
平坦性のよいBGA型半導体パッケージを得る。
Next, a second flat plate 27 (within a flatness of ± 2 μm) made of a material which does not get wet with metal and having a good flatness is heated to near the melting point of the solder in advance, and the heated second flat plate 27 is heated. Is pressed against the solder ball 11 with a minimum necessary pressure (FIGS. 1A to 1C). Thereby, the shape of the mounting board mounting portion of the solder ball 11 is made into a shape having a flat portion 11a with respect to the mounting board as shown in FIG. 5, and a BGA type semiconductor package with good flatness on the lowermost surface is obtained.

【0038】上記実施形態では、フレキシブルテープ4
から切り出したシート状のフレキシブル回路基板(集合
回路基板)7の大きさを1回の操作で取り扱う単位(押
圧範囲)とし、その範囲に含まれる半田ボール11に一
括に平坦な部分11aを形成したが、シート状のフレキ
シブル回路基板(集合回路基板)7を複数枚数分よせ集
めた大きさ、例えば上記半導体パッケージ用中間製品
(図6)の大きさを1回の操作で取り扱う単位(押圧範
囲)として、その範囲に含まれる半田ボール11に一括
に平坦な部分11aを形成することもできる。
In the above embodiment, the flexible tape 4
The size of the sheet-like flexible circuit board (assembled circuit board) 7 cut out from the above is defined as a unit (pressing range) handled by one operation, and the flat portion 11a is collectively formed on the solder balls 11 included in the range. However, a unit (pressing range) in which the size of a plurality of sheet-like flexible circuit boards (assembled circuit boards) 7 which are gathered by a plurality of sheets, for example, the size of the intermediate product for a semiconductor package (FIG. 6) in one operation. Alternatively, a flat portion 11a may be collectively formed on the solder balls 11 included in the range.

【0039】最後に、金属フレーム1からフレキシブル
回路基板7を又はフレキシブル回路基板7から回路基板
60を取り外すことにより、単体のBGA製品として小
型のグリッド・エリア・アレイ型半導体パッケージが得
られる。
Finally, by removing the flexible circuit board 7 from the metal frame 1 or the circuit board 60 from the flexible circuit board 7, a small grid area array type semiconductor package can be obtained as a single BGA product.

【0040】通常、上記のような小型のグリッド・エリ
ア・アレイ型半導体パッケージ向けのフレキシブルテー
プは、リードフレームパッケージを作製する装置を用い
ての生産はできず、新たな装置の導入等の投資が必要と
なる。しかし、本実施形態による半導体パッケージ用中
間製品を用いると、これまでの大型のリードフレームパ
ッケージ用の装置を流用しての半導体パッケージ作製が
可能となる。即ち、上記実施形態による半導体パッケー
ジの製造方法によれば、QFPを製造する従来の装置で
FBGA(Fine Pitch Ball Grid Array)といわれるC
SPの製造が可能となる。また、本発明はその対象とな
る半導体素子に制約が無く、DRAMやSRAM等のメ
モリーやCPU、MPU等のロジック系のいずれにも対
応が可能である。
Normally, flexible tape for a small grid area array type semiconductor package as described above cannot be produced using an apparatus for manufacturing a lead frame package, and investment such as introduction of a new apparatus is required. Required. However, if the intermediate product for a semiconductor package according to the present embodiment is used, it is possible to manufacture a semiconductor package by using a device for a large lead frame package. That is, according to the method of manufacturing a semiconductor package according to the above-described embodiment, a conventional apparatus for manufacturing a QFP is called a FBGA (Fine Pitch Ball Grid Array).
The SP can be manufactured. In addition, the present invention has no limitation on the semiconductor element to which the present invention is applied, and is applicable to any of memories such as DRAM and SRAM, and logic systems such as CPU and MPU.

【0041】上記製造方法は、図10や図11のタイプ
のBGA型半導体パッケージ15を複数個配列したもの
に対しても適用することができる。図10のタイプのB
GA型半導体パッケージ15を複数個配列したものに対
して適用する場合には、セットする治具としては、上面
が平坦な治具である第1の平面板(平坦度±2μm以
内)16上に、半田ボール11側が上向きになるように
載置すればよい。スティフナー9は凸部9aを有してい
るので、第1の平面板16としては、好ましくは半導体
チップ搭載用凹部に対応した凸部9aに対する落ち込み
用の凹所を有する上面が平坦な治具を用意する。これに
より、精度を確保する上で取扱いが容易となるからであ
る。
The above manufacturing method can also be applied to a plurality of BGA type semiconductor packages 15 of the type shown in FIGS. Type B of FIG.
When the present invention is applied to a package in which a plurality of GA type semiconductor packages 15 are arranged, the jig to be set is on a first flat plate (flatness within ± 2 μm) 16 which is a jig having a flat upper surface. The solder balls 11 may be placed so that the solder balls 11 face upward. Since the stiffener 9 has the convex portion 9a, the first flat plate 16 is preferably a jig having a flat upper surface having a concave portion for the convex portion 9a corresponding to the concave portion for mounting a semiconductor chip. prepare. This is because handling is easy in securing accuracy.

【0042】また、図10と同様のBGA型半導体パッ
ケージ構造であるが、スティフナー9表面に凸部9aが
形成されておらず平坦面となっているタイプのものもあ
る。このような図10と同様のBGA型半導体パッケー
ジがフレームに複数個連続して設けられているような場
合においては、次のようにして平坦な部分11aを簡易
に形成することができる。
There is also a BGA type semiconductor package structure similar to that shown in FIG. 10, but a type in which the convex portion 9a is not formed on the surface of the stiffener 9 and has a flat surface. In the case where a plurality of BGA type semiconductor packages similar to those shown in FIG. 10 are continuously provided on the frame, the flat portion 11a can be easily formed as follows.

【0043】即ち、加圧方式の場合、 (1) 半田ボール11の搭載されたBGA型半導体パッ
ケージ15を1回の操作で処理する個数分の大きさで用
意する。
That is, in the case of the pressure method, (1) BGA type semiconductor packages 15 on which the solder balls 11 are mounted are prepared in a size corresponding to the number to be processed in one operation.

【0044】(2) ガラスもしくはセラミックもしくは
金属等の、表面の平坦度が±2μmより小さい第1の平
面板16上に、これらのBGA型半導体パッケージ15
を半田ボール11が搭載されている面と逆の面側が接す
るようにして置く。
(2) These BGA type semiconductor packages 15 are placed on a first flat plate 16 such as glass, ceramic or metal having a surface flatness smaller than ± 2 μm.
Is placed so that the surface opposite to the surface on which the solder balls 11 are mounted is in contact.

【0045】(3) 用意されたもう一つのガラスもしく
はセラミックもしくは金属等の、表面の平坦度が±2μ
mより小さい第2の第2の平面板17をパッケージの上
側から半導体パッケージ15を乗せた第1の平面板16
に対して平行に降下させる。
(3) The flatness of the surface of another prepared glass, ceramic, metal or the like is ± 2 μm.
a second flat plate 17 smaller than m and a first flat plate 16 on which the semiconductor package 15 is placed from above the package.
Drop parallel to.

【0046】(4) 半導体パッケージ15に搭載された
半田ボール11の全ての面が降下させた第2の平面板1
7に触れるまで上側の第1の平面板16を降下させる。
(4) The second flat plate 1 in which all surfaces of the solder balls 11 mounted on the semiconductor package 15 are lowered
The upper first flat plate 16 is lowered until it touches 7.

【0047】(5) 必要な位置(上側平面板がボール接
地した位置をゼロとするとボール半径長さ以内の任意の
位置)まで第1の平面板16を降下させる。その際、押
し込み圧力は10g/cm2 以下とする。
(5) The first flat plate 16 is lowered to a required position (an arbitrary position within the ball radius when the position where the upper flat plate is in contact with the ball is set to zero). At that time, the pressing pressure is set to 10 g / cm 2 or less.

【0048】(6) かくして必要とする形状の半導体パ
ッケージが完成する。
(6) Thus, a semiconductor package having a required shape is completed.

【0049】加熱方式の場合、 (1) 半田ボール11の搭載されたBGA型半導体パッ
ケージ15を用意する。
In the case of the heating method, (1) a BGA type semiconductor package 15 on which the solder balls 11 are mounted is prepared.

【0050】(2) ガラスもしくはセラミックもしくは
金属等の、表面の平坦度が±2μmより小さい第1の平
面板16上にボール搭載面と逆の面側が接するように置
く。
(2) It is placed on a first flat plate 16 such as glass, ceramic or metal having a surface flatness smaller than ± 2 μm so that the surface opposite to the ball mounting surface is in contact.

【0051】(3) 用意されたもう一つのガラスもしく
はセラミックもしくは金属等の、表面の平坦度が±2μ
mより小さい第2の平面板17をパッケージの上側から
パッケージを乗せた第1の平面板16に対して平行に降
下させる。この際、上側平面板は半田ボール融点±5℃
に調整されている。
(3) The flatness of the surface of another prepared glass, ceramic, metal or the like is ± 2 μm.
The second flat plate 17 smaller than m is lowered from above the package in parallel to the first flat plate 16 on which the package is placed. At this time, the upper flat plate has a solder ball melting point of ± 5 ° C.
Has been adjusted.

【0052】(4) パッケージに搭載された半田ボール
11の全ての面が降下させた第2の平面板17に触れる
まで、上側の第2の平面板17を降下させる。
(4) Lower the upper second flat plate 17 until all surfaces of the solder balls 11 mounted on the package touch the lowered second flat plate 17.

【0053】(5) 必要な位置(上側の第2の平面板1
7がボールに接した位置をゼロとするとボール半径長さ
以内の任意の位置)まで第2の平面板17を降下させ
る。その際、押し込み圧力は10g/cm2 以下とする。
(5) Required position (upper second flat plate 1)
If the position where 7 contacts the ball is set to zero, the second flat plate 17 is lowered to an arbitrary position within the ball radius length). At that time, the pressing pressure is set to 10 g / cm 2 or less.

【0054】(6) かくして必要とする形状の半導体パ
ッケージが完成する。
(6) Thus, a semiconductor package having a required shape is completed.

【0055】この加圧方式、加熱方式のいずれかを用い
ることで、従来タイプより最下面平坦性のよい、即ち現
状最大公差±20μmに対して最下面平坦度±10μm
以内のBGA型半導体パッケージが確実に形成される。
By using either the pressurizing method or the heating method, the lowermost surface flatness is better than that of the conventional type, that is, the lowermost surface flatness ± 10 μm with respect to the current maximum tolerance ± 20 μm.
The BGA type semiconductor package within is surely formed.

【0056】ボール搭載部の平坦な部分の頂面を、任意
の形状の凸部11a,11b等を有する形状とする場合
には、半田ボール11に接触する側の平面板17のボー
ル接触部にあらかじめ溝をつけておき、その平面板17
を用いて半田ボール11の先端部に任意の形状の凸部1
1a,11b等を形成する。
When the top surface of the flat portion of the ball mounting portion has a shape having convex portions 11a and 11b of an arbitrary shape, the ball contact portion of the flat plate 17 on the side contacting the solder ball 11 is formed. A groove is formed in advance, and the flat plate 17
The protrusion 1 of an arbitrary shape is formed at the tip of the solder ball 11 by using
1a, 11b and the like are formed.

【0057】上記実施形態では、半田ボールが上側にな
るように半導体パッケージをセットして、上方より第2
の平面板17を押し当てたが、半導体パッケージをセッ
トする向きを裏表逆にして、半田ボールに第2の平面板
17を押し当てることもできる。
In the above embodiment, the semiconductor package is set so that the solder balls are on the upper side, and the second
However, the second flat plate 17 can be pressed against the solder balls with the semiconductor package being set upside down.

【0058】[0058]

【発明の効果】従来のBGA型半導体パッケージにおけ
る最下面平坦性は、全て製品完成時のできあがり寸法に
より定まっていた。しかし、本発明のBGA型半導体パ
ッケージ(請求項1〜4)又はその製造方法(請求項5
〜7)によれば、半田ボールに平面板を押し当てること
により、又は予め半田融点付近まで熱しておいた平面板
を必要最小限の圧力によって半田ボールに押し当てるこ
とによって、半田ボールの実装基板搭載部分の形状を実
装基板に対して平坦な部分を持つ形状としているので、
TABテープを用いた半導体パッケージにおいても極め
て簡単に各半田ボールの頂部に同じ高さ及び同じ傾きの
平坦面を形成することができる。よって、パッケージ材
料及び製造工程に左右されることなく、最下面平坦性の
よいBGA型半導体パッケージの製造供給が可能とな
る。
The flatness of the lowermost surface of the conventional BGA type semiconductor package is determined by the finished dimensions when the product is completed. However, the BGA type semiconductor package of the present invention (Claims 1 to 4) or a manufacturing method thereof (Claim 5)
According to 7), the mounting board of the solder ball is pressed by pressing the flat plate against the solder ball, or by pressing the flat plate heated in advance to the vicinity of the solder melting point with the minimum necessary pressure. Since the mounting part is shaped to have a flat part with respect to the mounting board,
Even in a semiconductor package using a TAB tape, a flat surface having the same height and the same inclination can be formed on the top of each solder ball very easily. Therefore, it is possible to manufacture and supply a BGA type semiconductor package with good flatness on the bottom surface without being affected by the package material and the manufacturing process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のBGA型半導体パッケージを製造する
加圧工程を示した図である。
FIG. 1 is a view illustrating a pressing process for manufacturing a BGA type semiconductor package according to the present invention.

【図2】本発明のBGA型半導体パッケージに搭載され
た半田ボールの形状を示したもので、(a)は本発明に
よる押圧前の半田ボールの断面図、(b)は押圧後の半
田ボールの断面図である。
FIG. 2 shows the shape of a solder ball mounted on a BGA type semiconductor package of the present invention, wherein (a) is a cross-sectional view of the solder ball before pressing according to the present invention, and (b) is a solder ball after pressing. FIG.

【図3】本発明におけるBGA型半導体パッケージの半
田ボール形状の変形例を示したもので、(a)はボール
先端が立方体の形状をした半田ボールの縦断面図、
(b)はその上面図である。
3A and 3B show a modified example of a solder ball shape of a BGA type semiconductor package according to the present invention, wherein FIG. 3A is a longitudinal sectional view of a solder ball having a cubic shape at the ball tip;
(B) is a top view thereof.

【図4】本発明におけるBGA型半導体パッケージの半
田ボール形状の他の変形例を示したもので、(a)はボ
ール先端が十字形状をした半田ボールの縦断面図、
(b)はその上面図である。
4A and 4B show another modified example of the solder ball shape of the BGA type semiconductor package according to the present invention. FIG. 4A is a longitudinal sectional view of a solder ball having a ball tip having a cross shape.
(B) is a top view thereof.

【図5】本発明の一実施形態に係る方法で製造されるB
GA型半導体パッケージの一例を示す断面図である。
FIG. 5 is a view illustrating a B manufactured by a method according to an embodiment of the present invention.
It is sectional drawing which shows an example of a GA type semiconductor package.

【図6】本発明の一実施形態に係る製造方法の途中で得
られる半導体パッケージ用中間製品を示す平面図であ
る。
FIG. 6 is a plan view showing an intermediate product for a semiconductor package obtained during a manufacturing method according to an embodiment of the present invention.

【図7】本発明の一実施形態に係る製造方法で用いる金
属フレームを示す平面図である。
FIG. 7 is a plan view showing a metal frame used in the manufacturing method according to one embodiment of the present invention.

【図8】本発明の一実施形態に係る製造方法で用いる金
属フレームの開口部を示す図である。
FIG. 8 is a view showing an opening of a metal frame used in the manufacturing method according to the embodiment of the present invention.

【図9】本発明の一実施形態に係る製造方法で用いるフ
レキシブル回路基板の作成に使用されるフレキシブルテ
ープを示す図である。
FIG. 9 is a view showing a flexible tape used for producing a flexible circuit board used in the manufacturing method according to one embodiment of the present invention.

【図10】従来のTBAテープにスティフナーを貼り合
わせた構造のBGA型半導体パッケージを示した断面図
である。
FIG. 10 is a cross-sectional view showing a BGA type semiconductor package having a structure in which a stiffener is bonded to a conventional TBA tape.

【図11】従来のエラストマ付TABテープを用いたB
GA型半導体パッケージの製造工程を示した図である。
FIG. 11 shows a conventional B using a TAB tape with an elastomer.
It is a figure showing a manufacturing process of a GA type semiconductor package.

【符号の説明】[Explanation of symbols]

11 半田ボール 11a 平坦な部分 12 レジスト樹脂 13 ランド 14 パッケージ基材 15 BGA型半導体パッケージ 16 第1の平面板 17 第2の平面板 DESCRIPTION OF SYMBOLS 11 Solder ball 11a Flat part 12 Resist resin 13 Land 14 Package base material 15 BGA type semiconductor package 16 1st plane board 17 2nd plane board

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】半田ボールを搭載したBGA型半導体パッ
ケージにおいて、前記半田ボールに平面板を押し当てた
ことによって、半田ボールの実装基板搭載部分の形状
が、実装基板に対して平坦な部分を持つことを特徴とす
るBGA型半導体パッケージ。
In a BGA type semiconductor package on which a solder ball is mounted, a flat board is pressed against the solder ball, so that the mounting portion of the solder ball has a flat portion with respect to the mounting substrate. A BGA type semiconductor package characterized by the above-mentioned.
【請求項2】請求項1記載のBGA型半導体パッケージ
において、前記半田ボールの平坦な部分が、平坦性を持
つガラス板、セラミックス板もしくは金属板から成る平
面板を押し当てることによって形成されていることを特
徴とするBGA型半導体パッケージ。
2. The BGA type semiconductor package according to claim 1, wherein the flat portion of the solder ball is formed by pressing a flat plate made of a glass plate, a ceramic plate or a metal plate having flatness. A BGA type semiconductor package characterized by the above-mentioned.
【請求項3】請求項1記載のBGA型半導体パッケージ
において、前記半田ボールの平坦な部分が、半田に濡れ
ない材質の平面板を予め半田融点付近まで熱しておき、
必要最小限の圧力によって半田ボールに押し当てること
によって形成されていることを特徴とするBGA型半導
体パッケージ。
3. The BGA type semiconductor package according to claim 1, wherein a flat plate of the solder ball is heated in advance to a solder melting point near a flat plate made of a material that does not wet the solder.
A BGA type semiconductor package formed by pressing a solder ball with a minimum necessary pressure.
【請求項4】請求項1、2又は3記載のBGA型半導体
パッケージにおいて、半田ボールの平坦な部分の面内形
状が、十字型等の任意の凸部を残した形状を持つことを
特徴とするBGA型半導体パッケージ。
4. The BGA type semiconductor package according to claim 1, wherein the in-plane shape of the flat portion of the solder ball has a shape such as an arbitrary cross portion or the like. BGA type semiconductor package.
【請求項5】半田ボールを搭載した1個又は複数個のB
GA型半導体パッケージをその半田ボール側が上側にな
るように、かつほぼ同じ面一になるように治具を用いて
セットし、それらの各BGA型半導体パッケージの各半
田ボールに対して共通に平面板を押し当てることによ
り、半田ボールの実装基板搭載部分に実装基板に対して
平坦な部分を形成することを特徴とするBGA型半導体
パッケージの製造方法。
5. One or a plurality of Bs on which solder balls are mounted.
The GA type semiconductor package is set using a jig so that the solder ball side thereof is on the upper side and substantially flush with each other, and a flat plate is commonly used for each of the solder balls of each of the BGA type semiconductor packages. And forming a flat portion with respect to the mounting board on the mounting board mounting portion of the solder ball by pressing the solder ball.
【請求項6】半田ボールを搭載したBGA型半導体パッ
ケージを1個又は複数個その半田ボール側が上側になる
ように平坦な治具上に載置し、それらの各BGA型半導
体パッケージの各半田ボールに対して共通に平面板を押
し当てることにより、半田ボールの実装基板搭載部分に
実装基板に対して平坦な部分を形成することを特徴とす
るBGA型半導体パッケージの製造方法。
6. One or a plurality of BGA-type semiconductor packages on which solder balls are mounted are placed on a flat jig such that the solder balls are on the upper side, and each of the solder balls of each of the BGA-type semiconductor packages is mounted. A method of manufacturing a BGA type semiconductor package, characterized in that a flat plate is formed on a mounting board mounting portion of a solder ball by pressing a common flat plate against the mounting board.
【請求項7】請求項5又は6記載のBGA型半導体パッ
ケージの製造方法において、前記平面板として半田に濡
れない材質の平面板を用い、この平面板を予め半田融点
付近まで熱しておき、必要最小限の圧力によって半田ボ
ールに押し当てることによって、半田ボールの実装基板
搭載部分に実装基板に対して平坦な部分を形成すること
を特徴とするBGA型半導体パッケージの製造方法。
7. The method of manufacturing a BGA type semiconductor package according to claim 5, wherein a flat plate made of a material that does not wet with solder is used as the flat plate, and the flat plate is heated to near the melting point of solder beforehand. A method of manufacturing a BGA type semiconductor package, wherein a flat portion is formed on a mounting board mounting portion of a solder ball by pressing the solder ball against the solder ball with a minimum pressure.
JP18165599A 1999-06-28 1999-06-28 Bga-semiconductor package and its manufacture Pending JP2001015630A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18165599A JP2001015630A (en) 1999-06-28 1999-06-28 Bga-semiconductor package and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18165599A JP2001015630A (en) 1999-06-28 1999-06-28 Bga-semiconductor package and its manufacture

Publications (1)

Publication Number Publication Date
JP2001015630A true JP2001015630A (en) 2001-01-19

Family

ID=16104554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18165599A Pending JP2001015630A (en) 1999-06-28 1999-06-28 Bga-semiconductor package and its manufacture

Country Status (1)

Country Link
JP (1) JP2001015630A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066865A (en) * 2004-07-30 2006-03-09 Minowa Koa Inc Electronic component
WO2006075361A1 (en) * 2005-01-12 2006-07-20 Renesas Technology Corp. Method for manufacturing semiconductor integrated circuit device
JP2007266544A (en) * 2006-03-30 2007-10-11 Koa Corp Composite electronic component manufacturing method, and composite electronic component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066865A (en) * 2004-07-30 2006-03-09 Minowa Koa Inc Electronic component
JP4646296B2 (en) * 2004-07-30 2011-03-09 コーア株式会社 Electronic components
WO2006075361A1 (en) * 2005-01-12 2006-07-20 Renesas Technology Corp. Method for manufacturing semiconductor integrated circuit device
JP2007266544A (en) * 2006-03-30 2007-10-11 Koa Corp Composite electronic component manufacturing method, and composite electronic component

Similar Documents

Publication Publication Date Title
KR100551641B1 (en) A method of manufacturing a semiconductor device and a semiconductor device
JP3069792B2 (en) Chip size semiconductor package, assembly thereof, and method of manufacturing the same
KR100459970B1 (en) Semiconductor device and method of fabrication thereof, circuit board, and electronic equipment
US5118370A (en) LSI chip and method of producing same
EP1401020A1 (en) Semiconductor device and manufacturing method thereof
KR100212607B1 (en) Semiconductor chip package
US20050026323A1 (en) Method of manufacturing a semiconductor device
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JPH1154668A (en) Manufacture of ball grid array semiconductor package
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
JP2000031327A (en) Semiconductor device and its manufacture
KR0185570B1 (en) Chip scale package and method of making the same
JPH08186151A (en) Semiconductor device and manufacture thereof
JPH1154552A (en) Semiconductor device, tab tape for semiconductor device and manufacturing method therefor, and manufacturing method for semiconductor device
JPH11163207A (en) Manufacture of semiconductor chip mounting substrate and semiconductor device
US6507118B1 (en) Multi-metal layer circuit
JPH10247700A (en) Electronic part, mounting method thereof and mask
US6465876B1 (en) Semiconductor device and lead frame therefor
US7786478B2 (en) Semiconductor integrated circuit having terminal for measuring bump connection resistance and semiconductor device provided with the same
JP2001015630A (en) Bga-semiconductor package and its manufacture
JP2768315B2 (en) Semiconductor device
JP3616742B2 (en) Chip support substrate for semiconductor package
JP4038021B2 (en) Manufacturing method of semiconductor device
JP2006196734A (en) Semiconductor device and its manufacturing method
JPH10154768A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

RD02 Notification of acceptance of power of attorney

Effective date: 20060414

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060516