JP2000354046A - Ａｔｍ用導通試験信号送出装置 - Google Patents
Ａｔｍ用導通試験信号送出装置Info
- Publication number
- JP2000354046A JP2000354046A JP11164063A JP16406399A JP2000354046A JP 2000354046 A JP2000354046 A JP 2000354046A JP 11164063 A JP11164063 A JP 11164063A JP 16406399 A JP16406399 A JP 16406399A JP 2000354046 A JP2000354046 A JP 2000354046A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- test
- information
- circuit
- atm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 専用の試験セル帯域を固定的に確保する必要
がなく、かつ異常状態発生時には試験セルの送出を一時
停止させる。 【解決手段】 開示されるＡＴＭ用導通試験信号送出装
置は、入力端子１と、出力端子２と、セル情報監視回路
３と、試験セル送出制御回路４と、試験セル作成回路５
と、バッファ回路６と、セル選択回路７とを備えてい
る。
がなく、かつ異常状態発生時には試験セルの送出を一時
停止させる。 【解決手段】 開示されるＡＴＭ用導通試験信号送出装
置は、入力端子１と、出力端子２と、セル情報監視回路
３と、試験セル送出制御回路４と、試験セル作成回路５
と、バッファ回路６と、セル選択回路７とを備えてい
る。
Description
【０００１】
【発明の属する技術分野】この発明は、ＡＴＭ（Asynch
ronous Transfer Mode；非同期転送モード）用導通試験
信号送出装置に係り、詳しくは、ユーザセルを含んでい
るＡＴＭセルの送受信機能の正常性を確認するために、
伝送路に試験セルを送出するＡＴＭ用導通試験信号送出
装置に関する。
ronous Transfer Mode；非同期転送モード）用導通試験
信号送出装置に係り、詳しくは、ユーザセルを含んでい
るＡＴＭセルの送受信機能の正常性を確認するために、
伝送路に試験セルを送出するＡＴＭ用導通試験信号送出
装置に関する。
【０００２】
【従来の技術】広帯域サービス総合デジタル網（Broadb
and Integrated Services Digital Network;B-ISDN）に
用いられるＡＴＭ伝送装置やＡＴＭ交換機等において、
ユーザセルを含んでいるＡＴＭセルの送受信機能の正常
性を確認するために、試験セルを用いて伝送路に送出し
て、伝送路の導通試験を行うことが一般に実施されてい
る。このような導通試験を実施するには、導通試験信号
送出装置を用いて、導通試験信号を構成する試験セルを
伝送路に送出することが行われる。例えば、特開平６−
６９９４８号公報には、上述したような導通試験を行う
ための試験セルの送出装置の一例が示されている。
and Integrated Services Digital Network;B-ISDN）に
用いられるＡＴＭ伝送装置やＡＴＭ交換機等において、
ユーザセルを含んでいるＡＴＭセルの送受信機能の正常
性を確認するために、試験セルを用いて伝送路に送出し
て、伝送路の導通試験を行うことが一般に実施されてい
る。このような導通試験を実施するには、導通試験信号
送出装置を用いて、導通試験信号を構成する試験セルを
伝送路に送出することが行われる。例えば、特開平６−
６９９４８号公報には、上述したような導通試験を行う
ための試験セルの送出装置の一例が示されている。
【０００３】ここで、ＡＴＭは、音声等の低速データか
ら動画像等の高速データに至る広帯域のデータを扱う通
信方式であり、以前のＳＴＭ（Synchronous Transfer M
ode；同期転送モード）による通信方式と比較して、高
速で経済的なデータ通信を行うことができるという利点
を有している。このＡＴＭでは、伝送すべきすべての情
報はセルと称されるブロック単位で扱われて伝送路に送
信される。このセル５１は、図１３に概略を示すよう
に、宛先等の情報を含めた５Ｂ（バイト）のヘッダ部５
２Ａと、送信すべき情報（ユーザ情報）を含めた４８Ｂ
のペイロード部５２Ｂとの合計５３Ｂの固定長で構成さ
れ、音声、動画像等のすべての情報は、このようなセル
５１からなる伝送フォマットで送信されることになる。
ら動画像等の高速データに至る広帯域のデータを扱う通
信方式であり、以前のＳＴＭ（Synchronous Transfer M
ode；同期転送モード）による通信方式と比較して、高
速で経済的なデータ通信を行うことができるという利点
を有している。このＡＴＭでは、伝送すべきすべての情
報はセルと称されるブロック単位で扱われて伝送路に送
信される。このセル５１は、図１３に概略を示すよう
に、宛先等の情報を含めた５Ｂ（バイト）のヘッダ部５
２Ａと、送信すべき情報（ユーザ情報）を含めた４８Ｂ
のペイロード部５２Ｂとの合計５３Ｂの固定長で構成さ
れ、音声、動画像等のすべての情報は、このようなセル
５１からなる伝送フォマットで送信されることになる。
【０００４】上述したような導通試験は、伝送路の全帯
域を使用して試験セルを送出して行う非サービス試験
と、伝送路にユーザセルを送出した状態で試験セルを送
出して行うサービス中試験とがある。両者を比較した場
合、後者はサービスを維持しながら導通試験を行えると
いう利点があるので、導通試験は主としてサービス中試
験が採用されている。
域を使用して試験セルを送出して行う非サービス試験
と、伝送路にユーザセルを送出した状態で試験セルを送
出して行うサービス中試験とがある。両者を比較した場
合、後者はサービスを維持しながら導通試験を行えると
いう利点があるので、導通試験は主としてサービス中試
験が採用されている。
【０００５】上述のサービス中試験を実施する場合、伝
送路にはユーザセルが送出されているので、試験セルを
送出するに当たってはユーザセルに影響を与えないよう
に送出する必要がある。それゆえ、従来から、試験セル
を送出するための専用の試験セル帯域を伝送路に設けて
おくことが行われている。試験セルはユーザセルを模擬
したフォマットに構成されるようになっている。
送路にはユーザセルが送出されているので、試験セルを
送出するに当たってはユーザセルに影響を与えないよう
に送出する必要がある。それゆえ、従来から、試験セル
を送出するための専用の試験セル帯域を伝送路に設けて
おくことが行われている。試験セルはユーザセルを模擬
したフォマットに構成されるようになっている。
【０００６】
【発明が解決しようとする課題】ところで、従来の導通
試験信号送出装置では、試験セルを送出するための専用
の試験セル帯域を伝送路に固定的に確保しておく必要が
あるので、本来のユーザセルを送出するためのユーザセ
ル帯域が狭くなる、という問題がある。すなわち、図１
４に示すように、伝送路におけるユーザセル帯域Ａは予
め幅が決められているので、ここに試験セル帯域Ｂを固
定的に確保しておくことは、この試験セル帯域Ｂの分だ
けユーザセル帯域Ａの幅が狭められることになって、サ
ービスに使用されるユーザセル帯域が制限されてしまう
ことになる。それゆえ、ユーザセル帯域を効率良く利用
することが不可能になる。
試験信号送出装置では、試験セルを送出するための専用
の試験セル帯域を伝送路に固定的に確保しておく必要が
あるので、本来のユーザセルを送出するためのユーザセ
ル帯域が狭くなる、という問題がある。すなわち、図１
４に示すように、伝送路におけるユーザセル帯域Ａは予
め幅が決められているので、ここに試験セル帯域Ｂを固
定的に確保しておくことは、この試験セル帯域Ｂの分だ
けユーザセル帯域Ａの幅が狭められることになって、サ
ービスに使用されるユーザセル帯域が制限されてしまう
ことになる。それゆえ、ユーザセル帯域を効率良く利用
することが不可能になる。
【０００７】また、従来の導通試験信号送出装置では、
伝送路においてユーザセルの輻輳状態等が発生しても、
ハード的にその異常状態を検知する機能を備えていない
ので、伝送路の異常状態に無関係に試験セルを固定的に
送出してしまう、という問題がある。このように、伝送
路が異常状態になっているにも拘らず試験セルを送出し
た場合には、ユーザセルにセルロスが生じるのが避けら
れないので通信の品質劣化が起きるのみならず、セルロ
スの発生に伴って導通試験に試験ＮＧが起き易くなる傾
向にある。
伝送路においてユーザセルの輻輳状態等が発生しても、
ハード的にその異常状態を検知する機能を備えていない
ので、伝送路の異常状態に無関係に試験セルを固定的に
送出してしまう、という問題がある。このように、伝送
路が異常状態になっているにも拘らず試験セルを送出し
た場合には、ユーザセルにセルロスが生じるのが避けら
れないので通信の品質劣化が起きるのみならず、セルロ
スの発生に伴って導通試験に試験ＮＧが起き易くなる傾
向にある。
【０００８】図１２は、ユーザセルにセルロスが生じる
状況を説明するための説明図である。例えば、Ａトラフ
ィック、ＢトラフィックからＡＴＭセルとして多数のユ
ーザセル５３が連続的に送出されて、各ユーザセル５３
がヘッダに応じてＡＴＭスイッチ５４によって振り分け
られてバッファメモリ５５に格納されるとき、輻輳しき
い値Ｔｈを越える量のユーザセル５３がバッファメモリ
５５に入力されたとすると、伝送路は輻輳状態となっ
て、すべてのユーザセル５３の送出、受信ができない状
態となる。この場合、輻輳しきい値Ｔｈを越えた分のユ
ーザセル５５Ａは、バッファメモリ５５の下段に示すよ
うに除外されて廃棄されるようになるので、セルロスが
生じるようになる。
状況を説明するための説明図である。例えば、Ａトラフ
ィック、ＢトラフィックからＡＴＭセルとして多数のユ
ーザセル５３が連続的に送出されて、各ユーザセル５３
がヘッダに応じてＡＴＭスイッチ５４によって振り分け
られてバッファメモリ５５に格納されるとき、輻輳しき
い値Ｔｈを越える量のユーザセル５３がバッファメモリ
５５に入力されたとすると、伝送路は輻輳状態となっ
て、すべてのユーザセル５３の送出、受信ができない状
態となる。この場合、輻輳しきい値Ｔｈを越えた分のユ
ーザセル５５Ａは、バッファメモリ５５の下段に示すよ
うに除外されて廃棄されるようになるので、セルロスが
生じるようになる。
【０００９】この発明は、上述の事情に鑑みてなされた
もので、専用の試験セル帯域を固定的に確保する必要が
なく、かつ異常状態発生時には試験セルの送出を一時停
止させることができるようにしたＡＴＭ用導通試験信号
送出装置を提供することを目的としている。
もので、専用の試験セル帯域を固定的に確保する必要が
なく、かつ異常状態発生時には試験セルの送出を一時停
止させることができるようにしたＡＴＭ用導通試験信号
送出装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、ユーザセルを含んでいるＡ
ＴＭセルの送受信機能の正常性を確認するために、伝送
路に試験セルを送出するＡＴＭ用導通試験信号送出装置
に係り、入力されたＡＴＭセルを一定時間毎に監視し
て、該ＡＴＭセルにおけるユーザセル帯域と空きセル帯
域とを判定した後、空きセル帯域情報を試験セル送出制
御回路に出力するセル情報監視回路と、上記セル情報監
視回路から入力された空きセル帯域情報と、予め設定さ
れた試験セルの最大送出情報との大小関係を比較して、
小さい方の値の情報を一定時間毎の試験セル帯域と判定
して、試験セル作成回路に対して上記試験セル帯域分の
試験セルの作成を指示すると共に、セル選択回路に対し
て上記試験セル又はユーザセルのセル送出を指示する試
験セル送出制御回路と、上記試験セル送出制御回路から
のセル作成指示を受けて、上記試験セル帯域分の試験セ
ルを作成して格納する試験セル作成回路と、上記ＡＴＭ
セルの中の上記ユーザセルを一定時間分格納するバッフ
ァ回路と、上記試験セル送出制御回路からのセル送出指
示を受けて、上記バッファ回路に格納されている上記ユ
ーザセルと、上記試験セル作成回路に格納されている上
記試験セルとを、それぞれの帯域比率で交互に選択して
読み出して出力するセル選択回路とを含むことを特徴と
している。
に、請求項１記載の発明は、ユーザセルを含んでいるＡ
ＴＭセルの送受信機能の正常性を確認するために、伝送
路に試験セルを送出するＡＴＭ用導通試験信号送出装置
に係り、入力されたＡＴＭセルを一定時間毎に監視し
て、該ＡＴＭセルにおけるユーザセル帯域と空きセル帯
域とを判定した後、空きセル帯域情報を試験セル送出制
御回路に出力するセル情報監視回路と、上記セル情報監
視回路から入力された空きセル帯域情報と、予め設定さ
れた試験セルの最大送出情報との大小関係を比較して、
小さい方の値の情報を一定時間毎の試験セル帯域と判定
して、試験セル作成回路に対して上記試験セル帯域分の
試験セルの作成を指示すると共に、セル選択回路に対し
て上記試験セル又はユーザセルのセル送出を指示する試
験セル送出制御回路と、上記試験セル送出制御回路から
のセル作成指示を受けて、上記試験セル帯域分の試験セ
ルを作成して格納する試験セル作成回路と、上記ＡＴＭ
セルの中の上記ユーザセルを一定時間分格納するバッフ
ァ回路と、上記試験セル送出制御回路からのセル送出指
示を受けて、上記バッファ回路に格納されている上記ユ
ーザセルと、上記試験セル作成回路に格納されている上
記試験セルとを、それぞれの帯域比率で交互に選択して
読み出して出力するセル選択回路とを含むことを特徴と
している。
【００１１】請求項２記載の発明は、請求項１記載のＡ
ＴＭ用導通試験信号送出装置に係り、上記セル情報監視
回路は、上記ＡＴＭセルを監視しているとき、ＥＦＣＩ
ビットが設定されているＡＴＭセルが入力された場合に
は、上記空きセル帯域情報の他にＥＦＣＩビット情報を
出力することを特徴としている。
ＴＭ用導通試験信号送出装置に係り、上記セル情報監視
回路は、上記ＡＴＭセルを監視しているとき、ＥＦＣＩ
ビットが設定されているＡＴＭセルが入力された場合に
は、上記空きセル帯域情報の他にＥＦＣＩビット情報を
出力することを特徴としている。
【００１２】請求項３記載の発明は、請求項１又は２記
載のＡＴＭ用導通試験信号送出装置に係り、上記試験セ
ル送出制御回路は、上記セル情報監視回路からの空きセ
ル帯域情報と、予め設定された輻輳しきい値情報との大
小関係を比較して、上記空きセル帯域情報の方の値が小
さくて、かつ上記情報監視回路からＥＦＣＩビット情報
を受けた場合には伝送路が輻輳状態であると判定して、
上記試験セル作成回路に上記試験セルの作成を停止させ
るように指示すると共に、上記セル選択回路に上記試験
セル又はユーザセルのセル送出を一時停止させるように
指示することを特徴としている。
載のＡＴＭ用導通試験信号送出装置に係り、上記試験セ
ル送出制御回路は、上記セル情報監視回路からの空きセ
ル帯域情報と、予め設定された輻輳しきい値情報との大
小関係を比較して、上記空きセル帯域情報の方の値が小
さくて、かつ上記情報監視回路からＥＦＣＩビット情報
を受けた場合には伝送路が輻輳状態であると判定して、
上記試験セル作成回路に上記試験セルの作成を停止させ
るように指示すると共に、上記セル選択回路に上記試験
セル又はユーザセルのセル送出を一時停止させるように
指示することを特徴としている。
【００１３】請求項４記載の発明は、請求項１又は２記
載のＡＴＭ用導通試験信号送出装置に係り、上記試験セ
ル送出制御回路は、上記セル情報監視回路からの空きセ
ル帯域情報と、予め設定された輻輳しきい値情報との大
小関係を比較して、上記空きセル帯域情報の方の値が大
きい場合には伝送路が輻輳解除状態であると判定して、
上記試験セル作成回路に上記試験セルの作成を再開させ
るように指示すると共に、上記セル選択回路に上記試験
セル又はユーザセルのセル送出を再開させるように指示
することを特徴としている。
載のＡＴＭ用導通試験信号送出装置に係り、上記試験セ
ル送出制御回路は、上記セル情報監視回路からの空きセ
ル帯域情報と、予め設定された輻輳しきい値情報との大
小関係を比較して、上記空きセル帯域情報の方の値が大
きい場合には伝送路が輻輳解除状態であると判定して、
上記試験セル作成回路に上記試験セルの作成を再開させ
るように指示すると共に、上記セル選択回路に上記試験
セル又はユーザセルのセル送出を再開させるように指示
することを特徴としている。
【００１４】請求項５記載の発明は、請求項１乃至４の
いずれか１に記載のＡＴＭ用導通試験信号送出装置に係
り、上記入力端子に、ユーザセルと空きセルとの配列か
らなるＡＴＭセルが入力されることを特徴としている。
いずれか１に記載のＡＴＭ用導通試験信号送出装置に係
り、上記入力端子に、ユーザセルと空きセルとの配列か
らなるＡＴＭセルが入力されることを特徴としている。
【００１５】請求項６記載の発明は、上記出力端子か
ら、ユーザセルと試験セルと空きセルとの配列からなる
ＡＴＭセルが出力されることを特徴としている。
ら、ユーザセルと試験セルと空きセルとの配列からなる
ＡＴＭセルが出力されることを特徴としている。
【００１６】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。図１は、この発明の一実施例であるＡＴ
Ｍ用導通試験信号送出装置の構成を示すブロック図、図
２は同ＡＴＭ用導通試験信号送出装置に入力されるＡＴ
Ｍセルの配列イメージを示す図、図３は同ＡＴＭ用導通
試験信号送出装置のバッファ回路に入力されるユーザセ
ルの配列イメージを示す図、図４は同ＡＴＭ用導通試験
信号送出装置から出力されるＡＴＭセルの配列イメージ
を示す図である。この例のＡＴＭ用導通試験信号送出装
置は、図１に示すように、入力端子１と、出力端子２
と、セル情報監視回路３と、試験セル送出制御回路４
と、試験セル作成回路５と、バッファ回路６と、セル選
択回路７とを備えている。
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。図１は、この発明の一実施例であるＡＴ
Ｍ用導通試験信号送出装置の構成を示すブロック図、図
２は同ＡＴＭ用導通試験信号送出装置に入力されるＡＴ
Ｍセルの配列イメージを示す図、図３は同ＡＴＭ用導通
試験信号送出装置のバッファ回路に入力されるユーザセ
ルの配列イメージを示す図、図４は同ＡＴＭ用導通試験
信号送出装置から出力されるＡＴＭセルの配列イメージ
を示す図である。この例のＡＴＭ用導通試験信号送出装
置は、図１に示すように、入力端子１と、出力端子２
と、セル情報監視回路３と、試験セル送出制御回路４
と、試験セル作成回路５と、バッファ回路６と、セル選
択回路７とを備えている。
【００１７】上述のセル情報監視回路３は、入力端子１
から伝送路に入力された図２に示すような、ユーザセル
１１（１１Ａ〜１１Ｅ）と空きセル１２（１２Ａ〜１２
Ｅ）との配列からなるＡＴＭセル１０を一定時間（Ｔ）
毎に監視して、このＡＴＭセル１０におけるユーザセル
帯域１４（１４Ａ〜１４Ｅ）と空きセル帯域１５（１５
Ａ〜１５Ｅ）とを判定した後、空きセル帯域情報（空き
セル１２に関する帯域情報）を試験セル送出制御回路４
に出力する。
から伝送路に入力された図２に示すような、ユーザセル
１１（１１Ａ〜１１Ｅ）と空きセル１２（１２Ａ〜１２
Ｅ）との配列からなるＡＴＭセル１０を一定時間（Ｔ）
毎に監視して、このＡＴＭセル１０におけるユーザセル
帯域１４（１４Ａ〜１４Ｅ）と空きセル帯域１５（１５
Ａ〜１５Ｅ）とを判定した後、空きセル帯域情報（空き
セル１２に関する帯域情報）を試験セル送出制御回路４
に出力する。
【００１８】また、セル情報監視回路３は、ＡＴＭセル
１０を上述のように監視しているとき、伝送路が輻輳状
態にあることを受信側に示すために、ＥＦＣＩ（Explic
it Forward Congestion Indication）ビットが設定され
たユーザセル１１が入力された場合には、空きセル帯域
情報に加えてＥＦＣＩビット情報を試験セル送出制御回
路４に出力する。図５は、ＥＦＣＩの動作イメージを示
す図である。発端末１６と着端末１７との間には、交換
機１８Ａ、１８Ｂが接続されている。
１０を上述のように監視しているとき、伝送路が輻輳状
態にあることを受信側に示すために、ＥＦＣＩ（Explic
it Forward Congestion Indication）ビットが設定され
たユーザセル１１が入力された場合には、空きセル帯域
情報に加えてＥＦＣＩビット情報を試験セル送出制御回
路４に出力する。図５は、ＥＦＣＩの動作イメージを示
す図である。発端末１６と着端末１７との間には、交換
機１８Ａ、１８Ｂが接続されている。
【００１９】試験セル送出制御回路４は、セル情報監視
回路３から入力された空きセル帯域情報と、予め上位プ
ロセッサ等により設定されて入力された試験セルの最大
送出情報との大小関係を比較して、小さい方の値の情報
を一定時間（Ｔ）毎の試験セル帯域と判定して、試験セ
ル作成回路５に対して上記試験セル帯域分の試験セルの
作成を指示すると共に、セル選択回路７に対して試験セ
ル又はユーザセルのセル送出を指示する。
回路３から入力された空きセル帯域情報と、予め上位プ
ロセッサ等により設定されて入力された試験セルの最大
送出情報との大小関係を比較して、小さい方の値の情報
を一定時間（Ｔ）毎の試験セル帯域と判定して、試験セ
ル作成回路５に対して上記試験セル帯域分の試験セルの
作成を指示すると共に、セル選択回路７に対して試験セ
ル又はユーザセルのセル送出を指示する。
【００２０】上述の試験セルの最大送出情報は、試験セ
ルの最大送出帯域を設定するもので、この設定は、オペ
レータ又は上位プロセッサからの指定により決定され
る。ここで、空き帯域があったとしても、最大送出帯域
を越える試験セルは送出できないように構成されてい
る。図９及び図１１は、ユーザセルと試験セルとの送出
イメージを説明するための説明図で、時間（横軸）とト
ラフィック（縦軸）との関係を示している。
ルの最大送出帯域を設定するもので、この設定は、オペ
レータ又は上位プロセッサからの指定により決定され
る。ここで、空き帯域があったとしても、最大送出帯域
を越える試験セルは送出できないように構成されてい
る。図９及び図１１は、ユーザセルと試験セルとの送出
イメージを説明するための説明図で、時間（横軸）とト
ラフィック（縦軸）との関係を示している。
【００２１】また、試験セル送出制御回路４は、セル情
報監視回路３からの空きセル帯域情報と、予め上位プロ
セッサ等により設定されて入力された輻輳しきい値情報
との大小関係を比較して、上記空きセル帯域情報の方の
値が小さくて、かつセル情報監視回路３からＥＦＣＩビ
ット情報を受けた場合には、伝送路が輻輳状態であると
判定して、試験セル作成回路５に対して試験セルの作成
を停止させるように指示すると共に、セル選択回路７に
対して試験セル又はユーザセルのセル送出を一時停止さ
せるように指示する。これにより、伝送路においてユー
ザセルの輻輳状態等が発生した場合には、ハード的にそ
の異常状態を検知する機能を備えるように構成されてい
るので、異常状態時には試験セルが固定的に送出される
のを防止している。
報監視回路３からの空きセル帯域情報と、予め上位プロ
セッサ等により設定されて入力された輻輳しきい値情報
との大小関係を比較して、上記空きセル帯域情報の方の
値が小さくて、かつセル情報監視回路３からＥＦＣＩビ
ット情報を受けた場合には、伝送路が輻輳状態であると
判定して、試験セル作成回路５に対して試験セルの作成
を停止させるように指示すると共に、セル選択回路７に
対して試験セル又はユーザセルのセル送出を一時停止さ
せるように指示する。これにより、伝送路においてユー
ザセルの輻輳状態等が発生した場合には、ハード的にそ
の異常状態を検知する機能を備えるように構成されてい
るので、異常状態時には試験セルが固定的に送出される
のを防止している。
【００２２】一方、試験セル送出制御回路４は、セル情
報監視回路３からの空きセル帯域情報と、予め上位プロ
セッサ等により設定されて入力された輻輳しきい値情報
との大小関係を比較して、上記空きセル帯域情報の方の
値が大きい場合には、伝送路の輻輳状態が解除されたと
判定して、試験セル作成回路５に対して試験セルの作成
を再開させるように指示すると共に、セル選択回路７に
対して試験セル又はユーザセルのセル送出を再開させる
ように指示する。これにより、輻輳状態時以外は、伝送
路にユーザセル又は試験セルの送出が再開されるように
構成されている。
報監視回路３からの空きセル帯域情報と、予め上位プロ
セッサ等により設定されて入力された輻輳しきい値情報
との大小関係を比較して、上記空きセル帯域情報の方の
値が大きい場合には、伝送路の輻輳状態が解除されたと
判定して、試験セル作成回路５に対して試験セルの作成
を再開させるように指示すると共に、セル選択回路７に
対して試験セル又はユーザセルのセル送出を再開させる
ように指示する。これにより、輻輳状態時以外は、伝送
路にユーザセル又は試験セルの送出が再開されるように
構成されている。
【００２３】試験セル作成回路５は、試験セル送出制御
回路４からのセル作成指示を受けて、試験セル帯域分の
試験セルを作成して格納する。図６は、試験セル２０の
フォマット例を示している。この試験セル２０は、ヘッ
ダ部２１Ａに隣接するペイロード部２０ＢのＰＮパター
ンの位置に、試験信号であるＰＲＢ１５、又はＰＲＢ３
２等のランダムパターンが格納された構成になってい
る。この試験セル２０は、一例としてＯＡＭセルとして
ユーザセルと分離されるように生成されるので、ユーザ
セルと試験セルとは明確に識別可能になっている。図７
は、上述のＰＲＢ１５試験信号の発生回路の一例を示し
ている。この試験信号発生回路は、複数のフリップフロ
ップ２３と、インバータ２４と、加算器２５等により構
成されている。
回路４からのセル作成指示を受けて、試験セル帯域分の
試験セルを作成して格納する。図６は、試験セル２０の
フォマット例を示している。この試験セル２０は、ヘッ
ダ部２１Ａに隣接するペイロード部２０ＢのＰＮパター
ンの位置に、試験信号であるＰＲＢ１５、又はＰＲＢ３
２等のランダムパターンが格納された構成になってい
る。この試験セル２０は、一例としてＯＡＭセルとして
ユーザセルと分離されるように生成されるので、ユーザ
セルと試験セルとは明確に識別可能になっている。図７
は、上述のＰＲＢ１５試験信号の発生回路の一例を示し
ている。この試験信号発生回路は、複数のフリップフロ
ップ２３と、インバータ２４と、加算器２５等により構
成されている。
【００２４】バッファ回路６は、伝送路を流れる図２の
ような配列のセル１０の中からユーザセル１１（１１Ａ
〜１１Ｅ）のみを５セル、図３に示すように、ファース
トイン・ファーストアウト方式で一定時間（Ｔ）分格納
する。セル選択回路７は、試験セル送出制御回路４から
のセル送出指示を受けて、バッファ回路６に格納されて
いるユーザセル１１と、試験セル作成回路５に格納され
ている試験セル２０とをそれぞれの帯域比率で交互に選
択して読み出すことにより、図４に示すような、ユーザ
セル（１１Ａ〜１１Ｅ）と試験セル２０（２０Ａ〜２０
Ｅ）との配列からなるＡＴＭセル１０を出力端子２から
出力する。
ような配列のセル１０の中からユーザセル１１（１１Ａ
〜１１Ｅ）のみを５セル、図３に示すように、ファース
トイン・ファーストアウト方式で一定時間（Ｔ）分格納
する。セル選択回路７は、試験セル送出制御回路４から
のセル送出指示を受けて、バッファ回路６に格納されて
いるユーザセル１１と、試験セル作成回路５に格納され
ている試験セル２０とをそれぞれの帯域比率で交互に選
択して読み出すことにより、図４に示すような、ユーザ
セル（１１Ａ〜１１Ｅ）と試験セル２０（２０Ａ〜２０
Ｅ）との配列からなるＡＴＭセル１０を出力端子２から
出力する。
【００２５】次に、図１〜及び図４を参照して、この例
のＡＴＭ用導通試験信号送出装置の動作について説明す
る。まず、入力端子１から、図２に示すような、ユーザ
セル１１（１１Ａ〜１１Ｅ）と空きセル１２（１２Ａ〜
１２Ｅ）との配列からなるＡＴＭセル１０が入力された
とすると、バッファ回路６はＡＴＭセル１０の中からユ
ーザセル１１（１１Ａ〜１１Ｅ）のみを５セル、図３に
示すように、ファーストイン・ファーストアウト方式で
一定時間（Ｔ）分格納する。
のＡＴＭ用導通試験信号送出装置の動作について説明す
る。まず、入力端子１から、図２に示すような、ユーザ
セル１１（１１Ａ〜１１Ｅ）と空きセル１２（１２Ａ〜
１２Ｅ）との配列からなるＡＴＭセル１０が入力された
とすると、バッファ回路６はＡＴＭセル１０の中からユ
ーザセル１１（１１Ａ〜１１Ｅ）のみを５セル、図３に
示すように、ファーストイン・ファーストアウト方式で
一定時間（Ｔ）分格納する。
【００２６】一方、セル情報監視回路３は、図２に示す
ように、ＡＴＭセル１０を一定時間（Ｔ）として、例え
ば１０セル時間毎に監視して、ユーザセル１１（１１Ａ
〜１１Ｅ）に対応した５セル時間をユーザセル帯域１４
（１４Ａ〜１４Ｅ）と判定すると共に、残りの空きセル
１２（１２Ａ〜１２Ｅ）に対応した５セル時間を空きセ
ル帯域１５（１５Ａ〜１５Ｅ）と判定する。そして、空
きセル帯域１５（１５Ａ〜１５Ｅ）の５セル時間を空き
セル帯域情報として試験セル送出制御回路４に出力す
る。また、セル情報監視回路３は、ＡＴＭセル１０を監
視しているとき、ＥＦＣＩビットが設定されたユーザセ
ル１１が入力された場合には、このＥＦＣＩビット情報
を上述の空きセル帯域情報試験セル送出制御回路４に出
力する。
ように、ＡＴＭセル１０を一定時間（Ｔ）として、例え
ば１０セル時間毎に監視して、ユーザセル１１（１１Ａ
〜１１Ｅ）に対応した５セル時間をユーザセル帯域１４
（１４Ａ〜１４Ｅ）と判定すると共に、残りの空きセル
１２（１２Ａ〜１２Ｅ）に対応した５セル時間を空きセ
ル帯域１５（１５Ａ〜１５Ｅ）と判定する。そして、空
きセル帯域１５（１５Ａ〜１５Ｅ）の５セル時間を空き
セル帯域情報として試験セル送出制御回路４に出力す
る。また、セル情報監視回路３は、ＡＴＭセル１０を監
視しているとき、ＥＦＣＩビットが設定されたユーザセ
ル１１が入力された場合には、このＥＦＣＩビット情報
を上述の空きセル帯域情報試験セル送出制御回路４に出
力する。
【００２７】次に、試験セル送出制御回路４は、セル情
報監視回路３から入力された５セル時間の空きセル帯域
情報と、予め上位プロセッサ等により設定されて入力さ
れた試験セルの最大送出情報例えば７セルの最大送出情
報とを比較して、小さい方の値の５セルの空きセル帯域
情報を１０セル時間毎の試験セル帯域と判定する。そし
て、試験セル作成回路５に対して、図６に示すようなフ
ォマットの５セルの試験セル２０の作成を指示する。
報監視回路３から入力された５セル時間の空きセル帯域
情報と、予め上位プロセッサ等により設定されて入力さ
れた試験セルの最大送出情報例えば７セルの最大送出情
報とを比較して、小さい方の値の５セルの空きセル帯域
情報を１０セル時間毎の試験セル帯域と判定する。そし
て、試験セル作成回路５に対して、図６に示すようなフ
ォマットの５セルの試験セル２０の作成を指示する。
【００２８】試験セル作成回路５は、試験セル送出制御
回路４の指示を受けて、図６に示すようなフォマットの
試験セル２０を５セル作成して格納する。また、セル選
択回路７は、試験セル送出制御回路４の指示を受けて、
バッファ回路６に格納されている５セルのユーザセル１
１（１１Ａ〜１１Ｅ）と、試験セル作成回路５に格納さ
れている５セルの試験セル２０（２０Ａ〜２０Ｅ）とを
それぞれの帯域比率（１：１）で交互に選択して読み出
すことにより、図４に示すような、ユーザセル（１１Ａ
〜１１Ｅ）と試験セル２０（２０Ａ〜２０Ｅ）との配列
からなるＡＴＭセル１０出力端子２から出力する。
回路４の指示を受けて、図６に示すようなフォマットの
試験セル２０を５セル作成して格納する。また、セル選
択回路７は、試験セル送出制御回路４の指示を受けて、
バッファ回路６に格納されている５セルのユーザセル１
１（１１Ａ〜１１Ｅ）と、試験セル作成回路５に格納さ
れている５セルの試験セル２０（２０Ａ〜２０Ｅ）とを
それぞれの帯域比率（１：１）で交互に選択して読み出
すことにより、図４に示すような、ユーザセル（１１Ａ
〜１１Ｅ）と試験セル２０（２０Ａ〜２０Ｅ）との配列
からなるＡＴＭセル１０出力端子２から出力する。
【００２９】また、上述の試験セル送出制御回路４は、
セル情報監視回路３からＥＦＣＩビット情報を受けた場
合で、セル情報監視回路３からの空きセル帯域情報と、
予め上位プロセッサ等により設定されて入力された輻輳
しきい値情報とを比較して、空きセル帯域情報の方の値
が小さい場合には、伝送路が輻輳状態であると判定し
て、試験セル作成回路５に対して試験セルの作成を停止
させるように指示すると共に、セル選択回路７に対して
試験セル又はユーザセルのセル送出を一時停止させるよ
うに指示する。
セル情報監視回路３からＥＦＣＩビット情報を受けた場
合で、セル情報監視回路３からの空きセル帯域情報と、
予め上位プロセッサ等により設定されて入力された輻輳
しきい値情報とを比較して、空きセル帯域情報の方の値
が小さい場合には、伝送路が輻輳状態であると判定し
て、試験セル作成回路５に対して試験セルの作成を停止
させるように指示すると共に、セル選択回路７に対して
試験セル又はユーザセルのセル送出を一時停止させるよ
うに指示する。
【００３０】一方、試験セル送出制御回路４は、セル情
報監視回路３からの空きセル帯域情報と、予め上位プロ
セッサ等により設定されて入力された輻輳しきい値情報
とを比較して、空きセル帯域情報の方の値が大きい場合
には、伝送路の輻輳状態が解除されたと判定して、試験
セル作成回路５に対して試験セルの作成を再開させるよ
うに指示すると共に、セル選択回路７に対して試験セル
又はユーザセルのセル送出を再開させるように指示す
る。
報監視回路３からの空きセル帯域情報と、予め上位プロ
セッサ等により設定されて入力された輻輳しきい値情報
とを比較して、空きセル帯域情報の方の値が大きい場合
には、伝送路の輻輳状態が解除されたと判定して、試験
セル作成回路５に対して試験セルの作成を再開させるよ
うに指示すると共に、セル選択回路７に対して試験セル
又はユーザセルのセル送出を再開させるように指示す
る。
【００３１】図８は、この例により、セルロスが生じな
くなった状況を説明するための説明図である。例えば、
Ａトラフィック、ＢトラフィックからＡＴＭセルとして
多数のユーザセル１１と空きセル１２との配列で連続的
に送出されて、各ユーザセル１１がヘッダに応じてＡＴ
Ｍスイッチ２６によって振り分けられてバッファメモリ
２７に格納されるとき、輻輳しきい値Ｔｈを越える量の
ユーザセル１１がバッファメモリ２７に入力されたとす
ると、伝送路は輻輳状態となるが、この輻輳状態は試験
セル送出制御回路４によって直ちにハード的に異常状態
であると検知される。そして、試験セル送出制御回路４
は試験セル作成回路５に対して試験セル２０の作成を停
止させるように指示すると共に、セル選択回路７に対し
て試験セル２０又はユーザセル１１のセル送出を一時停
止させるように指示する。それゆえ、バッファメモリ２
７には輻輳しきい値Ｔｈを越える量のユーザセル１１が
格納されることはないので、セルロスは生じない。
くなった状況を説明するための説明図である。例えば、
Ａトラフィック、ＢトラフィックからＡＴＭセルとして
多数のユーザセル１１と空きセル１２との配列で連続的
に送出されて、各ユーザセル１１がヘッダに応じてＡＴ
Ｍスイッチ２６によって振り分けられてバッファメモリ
２７に格納されるとき、輻輳しきい値Ｔｈを越える量の
ユーザセル１１がバッファメモリ２７に入力されたとす
ると、伝送路は輻輳状態となるが、この輻輳状態は試験
セル送出制御回路４によって直ちにハード的に異常状態
であると検知される。そして、試験セル送出制御回路４
は試験セル作成回路５に対して試験セル２０の作成を停
止させるように指示すると共に、セル選択回路７に対し
て試験セル２０又はユーザセル１１のセル送出を一時停
止させるように指示する。それゆえ、バッファメモリ２
７には輻輳しきい値Ｔｈを越える量のユーザセル１１が
格納されることはないので、セルロスは生じない。
【００３２】一方、試験セル送出制御回路４は、セル情
報監視回路３からの空きセル帯域情報と、予め設定され
ている輻輳しきい値情報との大小関係を比較して、上記
空きセル帯域情報の方の値が大きいことを検知した場合
には、伝送路の輻輳状態が解除されたと判定して、試験
セル作成回路５に対して試験セル２０の作成を再開させ
るように指示すると共に、セル選択回路７に対して試験
セル２０又はユーザセル１１のセル送出を再開させるよ
うに指示する。それゆえ、バッファメモリ２７には輻輳
しきい値Ｔｈを越えない量のユーザセル１１が格納され
るようになる。
報監視回路３からの空きセル帯域情報と、予め設定され
ている輻輳しきい値情報との大小関係を比較して、上記
空きセル帯域情報の方の値が大きいことを検知した場合
には、伝送路の輻輳状態が解除されたと判定して、試験
セル作成回路５に対して試験セル２０の作成を再開させ
るように指示すると共に、セル選択回路７に対して試験
セル２０又はユーザセル１１のセル送出を再開させるよ
うに指示する。それゆえ、バッファメモリ２７には輻輳
しきい値Ｔｈを越えない量のユーザセル１１が格納され
るようになる。
【００３３】図１０は、この例において得られた、ユー
ザセル帯域（横軸）と試験セル帯域（縦軸）との関係を
説明するための説明図である。ユーザセル帯域が増大す
るにつれて、試験セル帯域は減少し、専用の試験セル帯
域を固定的に確保する必要がないことを示している。そ
れゆえ、サービスに使用されるユーザセル帯域が制限さ
れるのを防止することができる。
ザセル帯域（横軸）と試験セル帯域（縦軸）との関係を
説明するための説明図である。ユーザセル帯域が増大す
るにつれて、試験セル帯域は減少し、専用の試験セル帯
域を固定的に確保する必要がないことを示している。そ
れゆえ、サービスに使用されるユーザセル帯域が制限さ
れるのを防止することができる。
【００３４】上述したように、この例の構成によれば、
入力されたＡＴＭセル１０を一定時間Ｔ毎に監視して、
このＡＴＭセル１０におけるユーザセル帯域１４と空き
セル帯域１５とを判定した後、空きセル帯域情報１５を
試験セル送出制御回路４に出力するセル情報監視回路３
と、このセル情報監視回路３から入力された空きセル帯
域情報と、予め設定された試験セル２０の最大送出情報
との大小関係を比較して、小さい方の値の情報を一定時
間Ｔ毎の試験セル帯域と判定して、試験セル作成回路５
に対して試験セル帯域分の試験セル２０の作成を指示す
ると共に、セル選択回路７に対して試験セル２０又はユ
ーザセル１１のセル送出を指示する試験セル送出制御回
路４と、試験セル送出制御回路４からのセル作成指示を
受けて、試験セル帯域分の試験セル２０を作成して格納
する試験セル作成回路５と、ＡＴＭセル１０の中のユー
ザセル１１を一定時間Ｔ分格納するバッファ回路７と、
試験セル送出制御回路４からのセル送出指示を受けて、
バッファ回路６に格納されているユーザセル１１と、試
験セル作成回路５に格納されている試験セル２０とを、
それぞれの帯域比率で交互に選択して読み出して出力す
るセル選択回路７とを含んで構成されているので、ＡＴ
Ｍセルの送受信機能の正常性の確認を高信頼度で行うこ
とができる。したがって、専用の試験セル帯域を固定的
に確保する必要がなく、かつ異常状態発生時には試験セ
ルの送出を一時停止させることができる。
入力されたＡＴＭセル１０を一定時間Ｔ毎に監視して、
このＡＴＭセル１０におけるユーザセル帯域１４と空き
セル帯域１５とを判定した後、空きセル帯域情報１５を
試験セル送出制御回路４に出力するセル情報監視回路３
と、このセル情報監視回路３から入力された空きセル帯
域情報と、予め設定された試験セル２０の最大送出情報
との大小関係を比較して、小さい方の値の情報を一定時
間Ｔ毎の試験セル帯域と判定して、試験セル作成回路５
に対して試験セル帯域分の試験セル２０の作成を指示す
ると共に、セル選択回路７に対して試験セル２０又はユ
ーザセル１１のセル送出を指示する試験セル送出制御回
路４と、試験セル送出制御回路４からのセル作成指示を
受けて、試験セル帯域分の試験セル２０を作成して格納
する試験セル作成回路５と、ＡＴＭセル１０の中のユー
ザセル１１を一定時間Ｔ分格納するバッファ回路７と、
試験セル送出制御回路４からのセル送出指示を受けて、
バッファ回路６に格納されているユーザセル１１と、試
験セル作成回路５に格納されている試験セル２０とを、
それぞれの帯域比率で交互に選択して読み出して出力す
るセル選択回路７とを含んで構成されているので、ＡＴ
Ｍセルの送受信機能の正常性の確認を高信頼度で行うこ
とができる。したがって、専用の試験セル帯域を固定的
に確保する必要がなく、かつ異常状態発生時には試験セ
ルの送出を一時停止させることができる。
【００３５】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、ユーザセ
ル帯域に占める試験セル領域の割合は、目的、用途等に
応じて一定の範囲以内に制限させるように構成しても良
い。また、各構成回路はＬＳＩにより構成することによ
り、ＡＴＭ用導通試験信号送出装置の小型、軽量化を図
ることができる。
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更等があってもこの発明に含まれる。例えば、ユーザセ
ル帯域に占める試験セル領域の割合は、目的、用途等に
応じて一定の範囲以内に制限させるように構成しても良
い。また、各構成回路はＬＳＩにより構成することによ
り、ＡＴＭ用導通試験信号送出装置の小型、軽量化を図
ることができる。
【００３６】
【発明の効果】以上説明したように、この発明のＡＴＭ
用導通試験信号送出装置によれば、入力されたＡＴＭセ
ルを一定時間毎に監視して、このＡＴＭセルにおけるユ
ーザセル帯域と空きセル帯域とを判定した後、空きセル
帯域情報を試験セル送出制御回路に出力するセル情報監
視回路と、このセル情報監視回路から入力された空きセ
ル帯域情報と、予め設定された試験セルの最大送出情報
との大小関係を比較して、小さい方の値の情報を一定時
間毎の試験セル帯域と判定して、試験セル作成回路に対
して試験セル帯域分の試験セルの作成を指示すると共
に、セル選択回路に対して試験セル又はユーザセルのセ
ル送出を指示する試験セル送出制御回路と、試験セル送
出制御回路からのセル作成指示を受けて、試験セル帯域
分の試験セルを作成して格納する試験セル作成回路と、
ＡＴＭセルの中のユーザセルを一定時間分格納するバッ
ファ回路と、試験セル送出制御回路からのセル送出指示
を受けて、バッファ回路に格納されているユーザセル
と、試験セル作成回路に格納されている試験セルとを、
それぞれの帯域比率で交互に選択して読み出して出力す
るセル選択回路とを含んで構成されているので、ＡＴＭ
セルの送受信機能の正常性の確認を高信頼度で行うこと
ができる。したがって、専用の試験セル帯域を固定的に
確保する必要がなく、かつ異常状態発生時には試験セル
の送出を一時停止させることができる。
用導通試験信号送出装置によれば、入力されたＡＴＭセ
ルを一定時間毎に監視して、このＡＴＭセルにおけるユ
ーザセル帯域と空きセル帯域とを判定した後、空きセル
帯域情報を試験セル送出制御回路に出力するセル情報監
視回路と、このセル情報監視回路から入力された空きセ
ル帯域情報と、予め設定された試験セルの最大送出情報
との大小関係を比較して、小さい方の値の情報を一定時
間毎の試験セル帯域と判定して、試験セル作成回路に対
して試験セル帯域分の試験セルの作成を指示すると共
に、セル選択回路に対して試験セル又はユーザセルのセ
ル送出を指示する試験セル送出制御回路と、試験セル送
出制御回路からのセル作成指示を受けて、試験セル帯域
分の試験セルを作成して格納する試験セル作成回路と、
ＡＴＭセルの中のユーザセルを一定時間分格納するバッ
ファ回路と、試験セル送出制御回路からのセル送出指示
を受けて、バッファ回路に格納されているユーザセル
と、試験セル作成回路に格納されている試験セルとを、
それぞれの帯域比率で交互に選択して読み出して出力す
るセル選択回路とを含んで構成されているので、ＡＴＭ
セルの送受信機能の正常性の確認を高信頼度で行うこと
ができる。したがって、専用の試験セル帯域を固定的に
確保する必要がなく、かつ異常状態発生時には試験セル
の送出を一時停止させることができる。
【図１】この発明の一実施例であるＡＴＭ用導通試験信
号送出装置の構成を示すブロック図である。
号送出装置の構成を示すブロック図である。
【図２】同ＡＴＭ用導通試験信号送出装置に入力される
ＡＴＭセルの配列イメージを示す図である。
ＡＴＭセルの配列イメージを示す図である。
【図３】同ＡＴＭ用導通試験信号送出装置のバッファ回
路に入力されるユーザセルの配列イメージを示す図であ
る。
路に入力されるユーザセルの配列イメージを示す図であ
る。
【図４】同ＡＴＭ用導通試験信号送出装置から出力され
るＡＴＭセルの配列イメージを示す図である。
るＡＴＭセルの配列イメージを示す図である。
【図５】同ＡＴＭ用導通試験信号送出装置に用いられる
ＥＦＣＩの動作イメージを示す図である。
ＥＦＣＩの動作イメージを示す図である。
【図６】同ＡＴＭ用導通試験信号送出装置に用いられる
試験セルのフォマット例を示す図である。
試験セルのフォマット例を示す図である。
【図７】同ＡＴＭ用導通試験信号送出装置に用いられる
試験セルに格納される試験信号の発生回路の一例を示す
図である。
試験セルに格納される試験信号の発生回路の一例を示す
図である。
【図８】同ＡＴＭ用導通試験信号送出装置において、輻
輳状態時にセルロスが生じなくなる状況を説明するため
の説明図である。
輳状態時にセルロスが生じなくなる状況を説明するため
の説明図である。
【図９】同ＡＴＭ用導通試験信号送出装置において、ユ
ーザセルと試験セルとの送出イメージを説明するための
説明図である。
ーザセルと試験セルとの送出イメージを説明するための
説明図である。
【図１０】同ＡＴＭ用導通試験信号送出装置において、
専用の試験セル帯域を固定的に確保する必要がなくなる
ことを説明するための説明図である。
専用の試験セル帯域を固定的に確保する必要がなくなる
ことを説明するための説明図である。
【図１１】同ＡＴＭ用導通試験信号送出装置において、
ユーザセルと試験セルとの送出イメージを説明するため
の説明図である。
ユーザセルと試験セルとの送出イメージを説明するため
の説明図である。
【図１２】従来のＡＴＭ用導通試験信号送出装置におい
て、輻輳状態時にセルロスが生じる状況を説明するため
の説明図である。
て、輻輳状態時にセルロスが生じる状況を説明するため
の説明図である。
【図１３】ＡＴＭ通信方式に用いられるセルのフォマッ
トの概略を示す図である。
トの概略を示す図である。
【図１４】従来のＡＴＭ用導通試験信号送出装置の欠点
を説明するための図である。
を説明するための図である。
１ 入力端子 ２ 出力端子 ３ セル情報監視回路 ４ 試験セル送出制御回路 ５ 試験セル作成回路 ６ バッファ回路 ７ セル選択回路 １０ ＡＴＭセル １１（１１Ａ〜１１Ｅ） ユーザセル １２（１２Ａ〜１２Ｅ） 空きセル １４（１４Ａ〜１４Ｅ） ユーザセル帯域 １５（１５Ａ〜１５Ｅ） 空きセル帯域 １６ 発端末 １７ 着端末 １８Ａ、１８Ｂ 交換機 ２０ 試験セル ２１Ａ ヘッダ部 ２１Ｂ ペイロード部 ２３ フリップフロップ ２４ インバータ ２５ 加算器 ２６ ＡＴＭスイッチ ２７ バッファメモリ
Claims (6)
- 【請求項１】 ユーザセルを含んでいるＡＴＭセルの送
受信機能の正常性を確認するために、伝送路に試験セル
を送出するＡＴＭ用導通試験信号送出装置であって、 入力されたＡＴＭセルを一定時間毎に監視して、該ＡＴ
Ｍセルにおけるユーザセル帯域と空きセル帯域とを判定
した後、空きセル帯域情報を試験セル送出制御回路に出
力するセル情報監視回路と、 前記セル情報監視回路から入力された空きセル帯域情報
と、予め設定された試験セルの最大送出情報との大小関
係を比較して、小さい方の値の情報を一定時間毎の試験
セル帯域と判定して、試験セル作成回路に対して前記試
験セル帯域分の試験セルの作成を指示すると共に、セル
選択回路に対して前記試験セル又はユーザセルのセル送
出を指示する試験セル送出制御回路と、 前記試験セル送出制御回路からのセル作成指示を受け
て、前記試験セル帯域分の試験セルを作成して格納する
試験セル作成回路と、 前記ＡＴＭセルの中の前記ユーザセルを一定時間分格納
するバッファ回路と、前記試験セル送出制御回路からの
セル送出指示を受けて、前記バッファ回路に格納されて
いる前記ユーザセルと、前記試験セル作成回路に格納さ
れている前記試験セルとを、それぞれの帯域比率で交互
に選択して読み出して出力するセル選択回路とを含むこ
とを特徴とするＡＴＭ用導通試験信号送出装置。 - 【請求項２】 前記セル情報監視回路は、前記ＡＴＭセ
ルを監視しているとき、ＥＦＣＩビットが設定されてい
るＡＴＭセルが入力された場合には、前記空きセル帯域
情報の他にＥＦＣＩビット情報を出力することを特徴と
する請求項１記載のＡＴＭ用導通試験信号送出装置。 - 【請求項３】 前記試験セル送出制御回路は、前記セル
情報監視回路からの空きセル帯域情報と、予め設定され
た輻輳しきい値情報との大小関係を比較して、上記空き
セル帯域情報の方の値が小さくて、かつ前記情報監視回
路からＥＦＣＩビット情報を受けた場合には伝送路が輻
輳状態であると判定して、前記試験セル作成回路に前記
試験セルの作成を停止させるように指示すると共に、前
記セル選択回路に前記試験セル又はユーザセルのセル送
出を一時停止させるように指示することを特徴とする請
求項１又は２記載のＡＴＭ用導通試験信号送出装置。 - 【請求項４】 前記試験セル送出制御回路は、前記セル
情報監視回路からの空きセル帯域情報と、予め設定され
た輻輳しきい値情報との大小関係を比較して、上記空き
セル帯域情報の方の値が大きい場合には伝送路が輻輳解
除状態であると判定して、前記試験セル作成回路に前記
試験セルの作成を再開させるように指示すると共に、前
記セル選択回路に前記試験セル又はユーザセルのセル送
出を再開させるように指示することを特徴とする請求項
１又は２記載のＡＴＭ用導通試験信号送出装置。 - 【請求項５】 前記入力端子に、ユーザセルと空きセル
との配列からなるＡＴＭセルが入力されることを特徴と
する請求項１乃至４のいずれか１に記載のＡＴＭ用導通
試験信号送出装置。 - 【請求項６】 前記出力端子から、ユーザセルと試験セ
ルと空きセルとの配列からなるＡＴＭセルが出力される
ことを特徴とする請求項１乃至５のいずれか１に記載の
ＡＴＭ用導通試験信号送出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11164063A JP2000354046A (ja) | 1999-06-10 | 1999-06-10 | Ａｔｍ用導通試験信号送出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11164063A JP2000354046A (ja) | 1999-06-10 | 1999-06-10 | Ａｔｍ用導通試験信号送出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000354046A true JP2000354046A (ja) | 2000-12-19 |
Family
ID=15786086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11164063A Pending JP2000354046A (ja) | 1999-06-10 | 1999-06-10 | Ａｔｍ用導通試験信号送出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000354046A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006092850A1 (ja) * | 2005-03-01 | 2006-09-08 | Fujitsu Limited | 伝送装置、伝送装置試験方法および伝送装置試験プログラム |
| US7245584B2 (en) | 2002-11-18 | 2007-07-17 | Avaya Technology Corp. | Method and apparatus for auditing service level agreements by test packet insertion |
| JP2010539775A (ja) * | 2007-09-13 | 2010-12-16 | アクセディアン・ネットワークス・インコーポレーテッド | 非試験トラフィックに影響を与えることなくイーサネット（登録商標）経路およびリンクを試験するためのシステム |
-
1999
- 1999-06-10 JP JP11164063A patent/JP2000354046A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7245584B2 (en) | 2002-11-18 | 2007-07-17 | Avaya Technology Corp. | Method and apparatus for auditing service level agreements by test packet insertion |
| WO2006092850A1 (ja) * | 2005-03-01 | 2006-09-08 | Fujitsu Limited | 伝送装置、伝送装置試験方法および伝送装置試験プログラム |
| JP2010539775A (ja) * | 2007-09-13 | 2010-12-16 | アクセディアン・ネットワークス・インコーポレーテッド | 非試験トラフィックに影響を与えることなくイーサネット（登録商標）経路およびリンクを試験するためのシステム |
| US9742579B2 (en) | 2007-09-13 | 2017-08-22 | Accedian Networks Inc. | System for testing Ethernet paths and links without impacting non-test traffic |
| US10305737B2 (en) | 2007-09-13 | 2019-05-28 | Accedian Networks Inc. | System for testing ethernet paths and links without impacting non-test traffic |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753294B2 (ja) | パケット輻輳制御方法およびパケット交換装置 | |
| US4769811A (en) | Packet switching system arranged for congestion control | |
| US7477601B1 (en) | Methods and apparatus for managing a flow of packets using change and reply signals | |
| US5796720A (en) | Control method of asynchronous data communications | |
| JP4523964B2 (ja) | 負荷試験システム、負荷試験装置および負荷試験方法 | |
| EP0385429A2 (en) | Self-routing switching system having dual self-routing switch module network structure | |
| US20130272318A1 (en) | Communication link bandwidth fragmentation avoidance | |
| EP1903725A1 (en) | Packet communication method and packet communication device | |
| EP1152574A2 (en) | Packet switching system and method | |
| JP2002057738A (ja) | フレーム転送装置、フレーム転送方法、フレーム転送システム | |
| US6452934B1 (en) | Packet forwarding apparatus | |
| JP3632229B2 (ja) | Ａｔｍ交換装置 | |
| JP2929998B2 (ja) | Ａｔｍ転送におけるセルバッファ制御方式 | |
| JPH04181839A (ja) | バーチャルパス障害情報転送方法および回路 | |
| US20090296737A1 (en) | Method and system for connecting two nodes over multiple communication links | |
| SE524254C2 (sv) | Metod och anordning för ökning av kanalkapacitet i fasta mobilkommunikationsnätverk | |
| EP0820209A2 (en) | Data transfer device having retransmission control function | |
| JP2009231906A (ja) | データ伝送システム、伝送装置、およびプロテクション制御方法 | |
| US6064654A (en) | Internet facsimile timing technique | |
| US20030012131A1 (en) | Communication network with a ring topology | |
| JP2000354046A (ja) | Ａｔｍ用導通試験信号送出装置 | |
| JPH04100343A (ja) | Ａｔｍリンクシステム | |
| US20020141445A1 (en) | Method and system for handling a loop back connection using a priority unspecified bit rate in ADSL interface | |
| KR100483546B1 (ko) | 에이티엠 입력 셀 복제에 의한 멀티캐스트 스위칭 장치 및방법 | |
| JP3508697B2 (ja) | パケット交換装置及びパケット交換方法 |