JP2000332548A - Signal amplifying circuit and balanced input/output type differential amplifying circuit - Google Patents
Signal amplifying circuit and balanced input/output type differential amplifying circuitInfo
- Publication number
- JP2000332548A JP2000332548A JP11131424A JP13142499A JP2000332548A JP 2000332548 A JP2000332548 A JP 2000332548A JP 11131424 A JP11131424 A JP 11131424A JP 13142499 A JP13142499 A JP 13142499A JP 2000332548 A JP2000332548 A JP 2000332548A
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- output
- differential
- common mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 12
- 229920006395 saturated elastomer Polymers 0.000 abstract description 4
- 230000003321 amplification Effects 0.000 description 18
- 238000003199 nucleic acid amplification method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、電子デバイスに関
し、特に、増幅回路に関する。The present invention relates to an electronic device, and more particularly, to an amplifier circuit.
【０００２】[0002]
【従来の技術】現在の携帯電話を代表とするアナログ信
号処理技術においては、平衡入出力型増幅器の多段構成
がしばしば見られるが、利得の調整を容易にする帰還を
用いた構成においては、入力インピーダンスが低くても
よい場合は平衡出力型オペアンプを用いて実現可能であ
るが、高入力インピーダンスを必要とする場合に従来の
負帰還を用いた構成はコモンモード入力に対する動作に
問題があった。2. Description of the Related Art In a current analog signal processing technology typified by a cellular phone, a multistage configuration of a balanced input / output amplifier is often seen. When the impedance may be low, it can be realized by using a balanced output type operational amplifier. However, when a high input impedance is required, the conventional configuration using the negative feedback has a problem in operation with respect to a common mode input.
【０００３】従来の平衡入出力型増幅器において、入力
インピーダンスを大きくする必要がない場合、平衡出力
型オペアンプを用いて、反転増幅器を構成することが知
られている（図４）。この回路は、コモンモード入力に
対する利得がないので、入力にコモンモード信号が入っ
ても、出力のコモンモード電圧は変化しないが、高入力
インピーダンスを必要とする応用では利用できない。In a conventional balanced input / output amplifier, it is known that an inverting amplifier is formed using a balanced output operational amplifier when it is not necessary to increase the input impedance (FIG. 4). Since this circuit has no gain with respect to the common mode input, the common mode voltage at the output does not change when a common mode signal is input to the input, but cannot be used in applications requiring a high input impedance.
【０００４】高入力インピーダンスを必要とする場合
に、オペアンプを２つ使う構成が知られている（図
５）。この構成の差動利得は（Ｒf／Ｒs）で与えられ、
コモンモード利得は１であるが、コモンモード利得を嫌
う構成には向かず、また、差動の制御とコモンモードの
制御の両方を同じオペアンプで行うため、２つの利得、
（Ｒ f／Ｒs）と１の両方で、安定であることが求められ
る。位相補償するためには、一般に利得が低いほど周波
数特性を犠牲にしなければならないが、反対に、この回
路は、常に、差動利得の大きさに関わらず利得１で位相
補償されていなければならないので、本来差動利得が大
きいときは、より高周波で動作可能なところ、一番不利
な利得１での低い周波数での動作のままとなってしま
う。When high input impedance is required
In addition, a configuration using two operational amplifiers is known (see FIG.
5). The differential gain of this configuration is (Rf/ Rs),
The common mode gain is 1, but the common mode gain is
Configuration, and differential control and common mode
Since both controls are performed by the same operational amplifier, two gains,
(R f/ Rs) And 1 must be stable
You. Generally, the lower the gain, the higher the frequency.
Numerical properties must be sacrificed, but conversely,
The path is always phased at a gain of 1 regardless of the magnitude of the differential gain.
The differential gain must be
When operating at a higher frequency,
Operation at low frequency with a good gain of 1.
U.
【０００５】集積回路上で使う場合など、図６に示すよ
うに、抵抗の持つ寄生容量（Ｃs）を無視できない場合
や、あるいは、上で述べたように、コモンモード利得を
増やして、周波数特性を特性を改善しようと、容量Ｃs
を付加すると、コモンモードの利得は、 となる。ただし、ωは角周波数とする。また、ω≪１／
（ＲsＣs）のとき、 利得＝１ ω≫１／（ＲsＣs）のとき、 利得＝（Ｒf＋Ｒs）／Ｒs となるので、低周波のときに、コモンモード入力によっ
て、出力が飽和しなくとも、高周波のときは、利得が、
差動動作の利得と同じになるので、同じ大きさコモンモ
ード入力によって、出力が飽和することがある。As shown in FIG. 6, such as when used on an integrated circuit, the parasitic capacitance (C s ) of the resistor cannot be neglected, or as described above, the common mode gain is increased and the frequency is increased. To improve the characteristics, the capacitance C s
And the common mode gain is Becomes Here, ω is an angular frequency. Also, ω≪1 /
When (R s C s ), gain = 1 ω≫1 / (R s C s ), and gain = (R f + R s ) / R s . Even if the output does not saturate, the gain is
Since the gain becomes the same as that of the differential operation, the output may be saturated by the common mode input having the same magnitude.
【０００６】特に、ステップ上のコモンモード入力があ
る場合、利得の式を書き換えて、 となるので、大きさ１のステップ入力に対して、出力
に、 波高＝（Ｒf＋Ｒs）／Ｒs、 時定数＝Ｒs・Ｃs のスパイク状の波形が現れ（図７）、セトリングに時間
がかかることとなる。以上のように従来の構成では、そ
の利用範囲に制限があった。In particular, when there is a common mode input on a step, the equation of gain is rewritten, Therefore, for a step input of magnitude 1, a spike-like waveform with a wave height = (R f + R s ) / R s and a time constant = R s · C s appears at the output (FIG. 7), and settling occurs. It takes time. As described above, in the conventional configuration, the use range is limited.
【０００７】[0007]
【発明が解決しようとする課題】したがって、従来の平
衡入出力型増幅器においては、上に述べたように、入力
インピーダンスあるいはコモンモード入力に対する動作
に問題があった。本発明は、上述のような従来の回路の
不都合を改善し、高入力インピーダンス、低コモンモー
ド利得の平衡入出力型増幅器を容易に実現することを目
的とする。Therefore, in the conventional balanced input / output type amplifier, as described above, there is a problem in the operation with respect to the input impedance or the common mode input. SUMMARY OF THE INVENTION It is an object of the present invention to improve the above-described disadvantages of the conventional circuit and to easily realize a balanced input / output amplifier having high input impedance and low common mode gain.
【０００８】[0008]
【課題を解決するための手段】本発明の構成により、上
記従来技術の問題を解決し、コモンモード利得が低く、
かつ入力インピーダンスを高いような増幅器を提供する
ことができた。一例において、本発明の信号増幅器は、
制御信号入力１６を有する第１増幅器５および制御信号
入力１７を有する第２増幅器６とを含む複数の増幅器を
用いて信号を増幅する回路において、第１増幅器５の出
力と第２増幅器６の出力とが供給され、これら出力を用
いて加算器８にて加算処理をし、第１増幅器５の制御信
号入力１６と第２増幅器６の制御信号入力１７とに制御
信号を出力することにより、第１増幅器５および第２増
幅器６の出力を各制御信号入力１６、１７へと帰還させ
る制御信号出力回路を有する。According to the structure of the present invention, the above-mentioned problems of the prior art are solved, and the common mode gain is low.
In addition, an amplifier having a high input impedance can be provided. In one example, the signal amplifier of the present invention comprises:
In a circuit for amplifying a signal using a plurality of amplifiers including a first amplifier 5 having a control signal input 16 and a second amplifier 6 having a control signal input 17, an output of the first amplifier 5 and an output of the second amplifier 6 are provided. Are supplied to the adder 8 using these outputs, and the control signal is output to the control signal input 16 of the first amplifier 5 and the control signal input 17 of the second amplifier 6. It has a control signal output circuit that feeds back the outputs of the first amplifier 5 and the second amplifier 6 to the respective control signal inputs 16 and 17.
【０００９】別の例において、本発明の平衡入出力型差
動増幅回路は、差動入力を増幅して差動出力を得る平衡
入出力型差動増幅器であって、前記差動入力は、正側と
負側からなり、前記差動出力は、前記差動入力の差動成
分が増幅出力され、（Ａ）入力コモンモード制御出力を
得るように前記差動入力の同相成分を増幅する増幅器
と、（Ｂ）前記差動入力が入力される平衡入出力型増幅
器の出力をその平衡入出力型増幅器へと帰還させる帰還
ネットワークとを有する。帰還ネットワークは、第１お
よび第２の帰還ネットワークとして構成することがで
き、この場合、前記差動出力は、第１帰還ネットワーク
へと入力される正側と第２帰還ネットワークへと入力さ
れる負側とからなり、第１帰還ネットワークの制御出力
を前記差動入力の正側の反転入力に接続し、第２帰還ネ
ットワークの制御出力を前記差動入力の負側の反転入力
に接続し、第１帰還ネットワークと第１帰還ネットワー
クとの共通端子を入力コモンモード制御出力に接続する
ことができる。In another example, a balanced input / output differential amplifier circuit of the present invention is a balanced input / output differential amplifier that amplifies a differential input to obtain a differential output, wherein the differential input is: An amplifier for amplifying an in-phase component of the differential input so that a differential component of the differential input is amplified and output; and (A) an input common mode control output is obtained. And (B) a feedback network for feeding back the output of the balanced input / output amplifier to which the differential input is input to the balanced input / output amplifier. The feedback network may be configured as first and second feedback networks, wherein the differential output is a positive side input to a first feedback network and a negative side input to a second feedback network. A control output of the first feedback network is connected to a positive inverting input of the differential input; a control output of the second feedback network is connected to a negative inverting input of the differential input; A common terminal of the first feedback network and the first feedback network can be connected to the input common mode control output.
【００１０】さらに別の例において、本発明の増幅回路
は、第１入力と第２入力の差電圧を増幅して第１出力と
第２出力を出力する増幅回路であって、（Ａ）第１入力
と制御入力が入力される第１入力増幅器と、（Ｂ）第２
入力と制御入力が入力される第２入力増幅器と、（Ｃ）
第１入力増幅器と第２入力増幅器からの出力が供給され
第１出力と第２出力を出力する差動増幅部と、（Ｄ）第
１入力増幅器の出力と第２入力増幅器の出力とから第１
入力と第２入力のコモンモード信号を生成するコモンモ
ード生成回路と、（Ｅ）コモンモード生成回路が出力し
たコモンモード制御信号が入力され、第１入力増幅器と
第２入力増幅器の出力を制御する信号をそれら第１入力
増幅器と第２入力増幅器へと出力する帰還回路とを有す
る。In still another example, the amplifier circuit of the present invention is an amplifier circuit for amplifying a difference voltage between a first input and a second input to output a first output and a second output, and A first input amplifier to which one input and a control input are input, and (B) a second input amplifier.
(C) a second input amplifier to which an input and a control input are input;
(D) a differential amplifying unit to which outputs from the first input amplifier and the second input amplifier are supplied to output the first output and the second output, and (D) an output of the first input amplifier and an output of the second input amplifier. 1
A common mode generation circuit for generating a common mode signal of the input and the second input; and (E) a common mode control signal output by the common mode generation circuit, and controls the outputs of the first input amplifier and the second input amplifier. A feedback circuit for outputting signals to the first input amplifier and the second input amplifier.
【００１１】[0011]
【発明の実施の形態】図１は、本発明の信号増幅回路を
表した図である。図１において、差動入力の正側（＋）
が正側入力増幅部１００の非反転入力に入力され、差動
入力の負側（−）が負側入力増幅部２００の非反転入力
に入力されている。差動出力部４００は、正側入力増幅
部１００と負側入力増幅部２００の出力が供給され、差
動出力（＋、−）を出力している。正側入力増幅部１０
０と負側入力増幅部２００からはコモンモード生成部３
００へも出力を供給し、コモンモード生成部３００はコ
モンモード制御信号を生成すべく、加算、増幅などの操
作を行った後、コモンモード制御信号を帰還部５００へ
と出力する。帰還部５００は、正側入力増幅部１００と
負側入力増幅部２００へと制御信号を出力する。FIG. 1 is a diagram showing a signal amplifier circuit according to the present invention. In FIG. 1, the positive side (+) of the differential input
Is input to the non-inverting input of the positive-side input amplifier 100, and the negative side (−) of the differential input is input to the non-inverting input of the negative-side input amplifier 200. The differential output unit 400 is supplied with the outputs of the positive-side input amplifier 100 and the negative-side input amplifier 200, and outputs a differential output (+,-). Positive input amplifier 10
0 and the negative side input amplifying section 200
The common mode generation unit 300 outputs the common mode control signal to the feedback unit 500 after performing operations such as addition and amplification to generate a common mode control signal. The feedback unit 500 outputs a control signal to the positive input amplifier 100 and the negative input amplifier 200.
【００１２】図１の構成により、正側入力増幅部１００
と負側入力増幅部２００は２組の差動入力が入力され、
正側入力増幅部１００の出力と負側入力増幅部２００の
出力から入力のコモンモードを生成している。コモンモ
ード生成部３００が出力するコモンモード制御信号は帰
還部５００を経由して正側入力増幅部１００と負側入力
増幅部２００に帰還され正側入力増幅部１００と負側入
力増幅部２００の出力の制御に用いられている。差動出
力部４００は、正側入力増幅部１００と負側入力増幅部
２００の出力を差動出力として出力する。差動増幅の帰
還とコモンモードの帰還が別々の経路を通ることによ
り、コモンモード調整の回路の周波数特性が差動増幅の
周波数特性に影響を与えにくくなり、高周波の差動増幅
器を可能にしている。With the configuration shown in FIG.
And the negative-side input amplifying unit 200 receives two sets of differential inputs,
The common mode of the input is generated from the output of the positive input amplifier 100 and the output of the negative input amplifier 200. The common mode control signal output from the common mode generation unit 300 is fed back to the positive side input amplification unit 100 and the negative side input amplification unit 200 via the feedback unit 500, and the common mode control signal of the positive side input amplification unit 100 and the negative side input amplification unit 200 is output. Used for output control. The differential output unit 400 outputs the outputs of the positive input amplifier 100 and the negative input amplifier 200 as differential outputs. Since the feedback of the differential amplification and the feedback of the common mode pass through separate paths, the frequency characteristics of the common mode adjustment circuit are less likely to affect the frequency characteristics of the differential amplification, enabling a high-frequency differential amplifier. I have.
【００１３】図２は、本発明の実施形態の第１の例を図
示したものである。この平衡入出力型増幅器の正入力
は、オペアンプ（５）の非反転入力（＋）に接続され、
この平衡入出力型増幅器の負入力２は、オペアンプ
（６）の非反転入力（＋）に接続される。減算器７の正
入力には、オペアンプ１の出力が接続され、負入力に
は、オペアンプ２の出力が接続される。減算器７の出力
は、増幅器（９）の入力に接続されている。加算器８の
２つの入力には、オペアンプ１およびオペアンプ２の出
力が接続され、その出力は、増幅器２の入力に接続され
ている。増幅器（９）の正出力（＋）は、この平衡入出
力型増幅器の正出力３に、増幅器１の負出力（−）は、
この平衡入出力型増幅器の負出力４に接続される。この
正出力３は、帰還ネットワーク１の帰還入力１４に接続
され、負出力４は、帰還ネットワーク２の帰還入力２３
に接続される。帰還ネットワーク１２は、抵抗Ｒ１と抵
抗Ｒ２で構成され、抵抗Ｒ１は、共通端子１８と制御出
力１６間に接続され、抵抗Ｒ２は、帰還入力と制御出力
間に接続される。FIG. 2 illustrates a first example of the embodiment of the present invention. The positive input of this balanced input / output amplifier is connected to the non-inverting input (+) of the operational amplifier (5).
The negative input 2 of the balanced input / output amplifier is connected to the non-inverting input (+) of the operational amplifier (6). The output of the operational amplifier 1 is connected to the positive input of the subtractor 7, and the output of the operational amplifier 2 is connected to the negative input. The output of the subtractor 7 is connected to the input of the amplifier (9). The outputs of the operational amplifier 1 and the operational amplifier 2 are connected to two inputs of the adder 8, and the output is connected to the input of the amplifier 2. The positive output (+) of the amplifier (9) is connected to the positive output 3 of the balanced input / output amplifier, and the negative output (-) of the amplifier 1 is set to
It is connected to the negative output 4 of this balanced input / output amplifier. The positive output 3 is connected to the feedback input 14 of the feedback network 1 and the negative output 4 is connected to the feedback input 23 of the feedback network 2.
Connected to. The feedback network 12 includes a resistor R1 and a resistor R2. The resistor R1 is connected between the common terminal 18 and the control output 16, and the resistor R2 is connected between the feedback input and the control output.
【００１４】帰還ネットワーク１３は、抵抗Ｒ３と抵抗
Ｒ４で構成され、抵抗Ｒ３は、共通端子１９と制御出力
１７間に接続され、抵抗Ｒ４は、帰還入力１５と制御出
力１７間に接続される。帰還ネットワーク１２の制御出
力は、オペアンプ５の反転入力（−）に接続され、帰還
ネットワーク１３の制御出力は、オペアンプ６の反転入
力（−）に接続される。増幅器２の出力は、入力コモン
モード制御出力に接続され、それは、帰還ネットワーク
１および帰還ネットワーク２の共通端子にそれぞれ接続
される。ここで用いられた、オペアンプ５、オペアンプ
６および増幅器９は、平衡出力型オペアンプに置き換え
可能であり、増幅器１０は、オペアンプに置き換え可能
である。また減算器７と増幅器９を差動出力部として、
例えば、１つの増幅器によって構成してもよい。また加
算器８と増幅器１０もコモンモード生成部３００とし
て、対応する素子によって構成してもよい。The feedback network 13 includes a resistor R3 and a resistor R4. The resistor R3 is connected between the common terminal 19 and the control output 17, and the resistor R4 is connected between the feedback input 15 and the control output 17. The control output of the feedback network 12 is connected to the inverting input (-) of the operational amplifier 5, and the control output of the feedback network 13 is connected to the inverting input (-) of the operational amplifier 6. The output of the amplifier 2 is connected to the input common mode control output, which is connected to the common terminals of the feedback networks 1 and 2 respectively. The operational amplifier 5, the operational amplifier 6, and the amplifier 9 used here can be replaced with a balanced output type operational amplifier, and the amplifier 10 can be replaced with an operational amplifier. Further, the subtractor 7 and the amplifier 9 are used as differential output units,
For example, one amplifier may be used. Also, the adder 8 and the amplifier 10 may be configured as corresponding elements as the common mode generation unit 300.
【００１５】この図２の構成の動作を説明する。この平
衡入出力型増幅器の正入力１および負入力２から正出力
３および負出力４に直接至る動作および出力のコモンモ
ード電圧の制御は、従来の平衡出力型オペアンプと同様
にすることができる。また、帰還のかけ方も従来の２つ
のオペアンプを用いた平衡入出力型増幅器と同様にする
ことができる。入力のコモンモードの電位が変化し、正
入力１および負入力２がつながる差動入力の２つの非反
転入力（＋）の電位が、それぞれの差動入力の反転入力
（−）よりも高くなると、その電位差がなくなるまで入
力コモンモード制御出力の電位が上昇し、また、差動入
力の２つの非反転入力（＋）の電位がそれぞれの差動入
力の反転入力（−）よりも低くなると、その電位差がな
くなるまで入力コモンモード制御出力１１の電位が下降
し、差動入力部の回路が飽和しないように調整してい
る。The operation of the configuration shown in FIG. 2 will be described. The operation of the balanced input / output amplifier directly from the positive input 1 and the negative input 2 to the positive output 3 and the negative output 4 and the control of the output common mode voltage can be performed in the same manner as the conventional balanced output operational amplifier. The method of applying feedback can be the same as that of a conventional balanced input / output amplifier using two operational amplifiers. When the common mode potential of the input changes and the potential of two non-inverting inputs (+) of the differential input to which the positive input 1 and the negative input 2 are connected becomes higher than the inverting input (−) of each differential input. When the potential of the input common mode control output rises until the potential difference disappears, and the potentials of the two non-inverting inputs (+) of the differential inputs become lower than the inverting inputs (−) of the respective differential inputs, Until the potential difference disappears, the potential of the input common mode control output 11 is reduced so that the circuit of the differential input unit is not saturated.
【００１６】このようにして、コモンモード利得を低く
し、かつ入力インピーダンスを高くすることを可能に
し、高入力インピーダンスを必要とする場合であっても
高度に利得を調整することができる。またこの構成では
差動の制御とコモンモードの制御を別々の増幅器で行っ
ており、従来技術のようにこれらの制御を同じオペアン
プで行う場合と比べて２つの利得の両方でオペアンプが
安定であることは必要なくなっており、上述の従来技術
における位相補償の際の問題も発生しない。In this manner, the common mode gain can be reduced and the input impedance can be increased, and the gain can be adjusted to a high level even when a high input impedance is required. Further, in this configuration, the differential control and the common mode control are performed by separate amplifiers, and the operational amplifier is more stable at both two gains than in the case where these controls are performed by the same operational amplifier as in the related art. This is no longer necessary, and the above-described problem of phase compensation in the related art does not occur.
【００１７】図３は、本発明の実施形態の第２の例を図
示したものである。この平衡入出力型増幅器の正入力
は、オペアンプ１（１０５）の非反転入力に接続され、
この平衡入出力型増幅器の負入力は、オペアンプ２（１
０６）の非反転入力に接続される。減算器１０７の正入
力には、オペアンプ１の出力が接続され、負入力には、
オペアンプ２の出力が接続される。減算器１０７の出力
は、増幅器１の入力に接続される。オペアンプ３（１２
４）の非反転入力をオペアンプ１０５の非反転入力に接
続し、オペアンプ１２４の反転入力をオペアンプ１０５
の反転入力に接続し、また、オペアンプ４（１２５）の
非反転入力をオペアンプ２の非反転入力に接続し、オペ
アンプ１２５の反転入力をオペアンプ１０６の反転入力
に接続している。FIG. 3 illustrates a second example of the embodiment of the present invention. The positive input of this balanced input / output amplifier is connected to the non-inverting input of operational amplifier 1 (105).
The negative input of this balanced input / output amplifier is connected to an operational amplifier 2 (1
06) is connected to the non-inverting input. The output of the operational amplifier 1 is connected to the positive input of the subtractor 107, and the negative input is
The output of the operational amplifier 2 is connected. The output of the subtractor 107 is connected to the input of the amplifier 1. Operational amplifier 3 (12
4) The non-inverting input of the operational amplifier 105 is connected to the non-inverting input of the operational amplifier 105, and the inverting input of the operational amplifier 124 is connected to the operational amplifier 105.
The inverting input of the operational amplifier 4 (125) is connected to the non-inverting input of the operational amplifier 2, and the inverting input of the operational amplifier 125 is connected to the inverting input of the operational amplifier 106.
【００１８】加算器１０８の２つの入力には、オペアン
プ１２４およびオペアンプ１２５の出力が接続され、そ
の出力は、増幅器１１０の入力に接続される。増幅器１
０９の正出力（＋）は、この平衡入出力型増幅器の正出
力１０３に、増幅器１０９の負出力（−）は、この平衡
入出力型増幅器の負出力１０４に接続される。この正出
力１０３は、帰還ネットワーク１１２の帰還入力１１４
に接続され、負出力１０４は、帰還ネットワーク１１３
の帰還入力１１５に接続される。帰還ネットワーク１１
２は、抵抗Ｒ１と抵抗Ｒ２で構成され、抵抗Ｒ１は、共
通端子１１８と制御出力１１６間に接続され、抵抗Ｒ２
は、帰還入力１１４と制御出力１１６間に接続される。The outputs of the operational amplifier 124 and the operational amplifier 125 are connected to two inputs of the adder 108, and the output is connected to the input of the amplifier 110. Amplifier 1
The positive output (+) of 09 is connected to the positive output 103 of the balanced input / output amplifier, and the negative output (−) of the amplifier 109 is connected to the negative output 104 of the balanced input / output amplifier. This positive output 103 is connected to a feedback input 114 of a feedback network 112.
, And the negative output 104 is connected to a feedback network 113.
Is connected to the feedback input 115. Return network 11
2 includes a resistor R1 and a resistor R2. The resistor R1 is connected between the common terminal 118 and the control output 116, and the resistor R2
Is connected between the feedback input 114 and the control output 116.
【００１９】帰還ネットワーク２（１１３）は、抵抗Ｒ
３と抵抗Ｒ４で構成され、抵抗Ｒ３は、共通端子１１９
と制御出力１１７間に接続され、抵抗Ｒ４は、帰還入力
１１５と制御出力１１７間に接続される。帰還ネットワ
ーク１１２の制御出力１１６は、オペアンプ１０５の反
転入力（−）に接続され、帰還ネットワーク２の制御出
力は、オペアンプ１０６の反転入力（−）に接続され
る。増幅器１１０の出力は、入力コモンモード制御出力
に接続され、それは、帰還ネットワーク１１２および帰
還ネットワーク１１３の共通端子１１８、１１９にそれ
ぞれ接続される。ここで用いた、オペアンプ１０５、オ
ペアンプ１０６、オペアンプ１２４、オペアンプ１２５
および増幅器１０９は、平衡出力型オペアンプなどに置
き換え可能であり、増幅器１１０は、オペアンプなどに
置き換え可能である。The feedback network 2 (113) includes a resistor R
3 and a resistor R4, and the resistor R3 is connected to the common terminal 119.
The resistor R4 is connected between the feedback input 115 and the control output 117. The control output 116 of the feedback network 112 is connected to the inverting input (-) of the operational amplifier 105, and the control output of the feedback network 2 is connected to the inverting input (-) of the operational amplifier 106. The output of amplifier 110 is connected to an input common mode control output, which is connected to common terminals 118, 119 of feedback networks 112 and 113, respectively. The operational amplifier 105, the operational amplifier 106, the operational amplifier 124, and the operational amplifier 125 used here
The amplifier 109 can be replaced with a balanced output type operational amplifier or the like, and the amplifier 110 can be replaced with an operational amplifier or the like.
【００２０】この図３の構成の動作を説明する。入力１
０１、１０２のコモンモードの電位が変化し、正入力１
０１および負入力１０２がつながるオペアンプ１０５、
１０６の差動入力の２つの非反転入力（＋）の電位が、
反転入力側よりも高くなると、オペアンプ１２４、１２
５によってその電位差がなくなるまで入力コモンモード
制御出力１１１の電位が上昇し、また、差動入力の２つ
の非反転入力（＋）の電位が反転入力側よりも低くなる
と、その電位差がなくなるまで入力コモンモード制御出
力１１１の電位が下降し、差動入力部の回路が飽和しな
いように調整している。The operation of the configuration shown in FIG. 3 will be described. Input 1
01 and 102 change, and the positive input 1
01 and the negative input 102 are connected to an operational amplifier 105,
The potential of the two non-inverting inputs (+) of the 106 differential inputs is
When it becomes higher than the inverting input side, the operational amplifiers 124, 12
5, the potential of the input common mode control output 111 rises until the potential difference disappears, and when the potentials of the two non-inverting inputs (+) of the differential input become lower than the inverting input side, the inputs remain until the potential difference disappears. The adjustment is performed so that the potential of the common mode control output 111 decreases and the circuit of the differential input section does not saturate.
【００２１】[0021]
【発明の効果】本発明の平衡入出力型増幅器は、以上の
ように構成されているため、コモンモード利得を低く
し、かつ入力インピーダンスを高くすることを可能にし
た。また、差動増幅の帰還とコモンモードの帰還が別々
の経路を通るため、コモンモード調整の回路の周波数特
性が、差動増幅の周波数特性に影響を与えにくくなり、
より高周波の差動増幅器を可能にした。As described above, the balanced input / output type amplifier of the present invention has a low common mode gain and a high input impedance. In addition, since the feedback of the differential amplification and the feedback of the common mode pass through different paths, the frequency characteristics of the common mode adjustment circuit hardly affect the frequency characteristics of the differential amplification.
A higher frequency differential amplifier has been made possible.
【図１】本発明の信号増幅回路を表したブロック図であ
る。FIG. 1 is a block diagram showing a signal amplifier circuit of the present invention.
【図２】本発明の実施形態の一例を示す回路図である。FIG. 2 is a circuit diagram showing an example of an embodiment of the present invention.
【図３】本発明の実施形態の他の例を示す回路図であ
る。FIG. 3 is a circuit diagram showing another example of the embodiment of the present invention.
【図４】従来の平衡入出力型増幅器の一例を示した回路
図である。FIG. 4 is a circuit diagram showing an example of a conventional balanced input / output type amplifier.
【図５】従来の平衡入出力型増幅器の他の例を示した回
路図である。FIG. 5 is a circuit diagram showing another example of a conventional balanced input / output type amplifier.
【図６】従来の平衡入出力型増幅器（図５）の寄生容量
を明示した回路図である。FIG. 6 is a circuit diagram clearly showing the parasitic capacitance of the conventional balanced input / output type amplifier (FIG. 5).
【図７】従来の平衡入出力型増幅器（図６）の動作の説
明図である。図５の回路にコモンモード入力を与えてい
る。FIG. 7 is an explanatory diagram of an operation of a conventional balanced input / output type amplifier (FIG. 6). A common mode input is given to the circuit of FIG.
１００ 正側入力増幅部 ２００ 負側入力増幅部 ３００ コモンモード生成部 ４００ 差動出力部 ５００ 帰還部 １ 正入力 ２ 負入力 ３ 正出力 ４ 負出力 ５ オペアンプ１ ６ オペアンプ２ ７ 減算器 ８ 加算器 ９ 増幅器１ １０ 増幅器２ １１ 入力コモンモード制御出力 １２ 帰還ネットワーク１ １３ 帰還ネットワーク２ １４、１５ 帰還入力 １６、１７ 制御出力 １８、１９ 共通端子 ２０ 抵抗Ｒ１ ２１ 抵抗Ｒ２ ２２ 抵抗Ｒ３ ２３ 抵抗Ｒ４ １０１ 正入力 １０２ 負入力 １０３ 正出力 １０４ 負出力 １０５ オペアンプ１ １０６ オペアンプ２ １０７ 減算器 １０８ 加算器 １０９ 増幅器１ １１０ 増幅器２ １１１ 入力コモンモード制御出力 １１２ 帰還ネットワーク１ １１３ 帰還ネットワーク２ １１４、１１５ 帰還入力 １１６、１１７ 制御出力 １１８、１１９ 共通端子 １２０ 抵抗Ｒ１ １２１ 抵抗Ｒ２ １２２ 抵抗Ｒ３ １２３ 抵抗Ｒ４ １２４ オペアンプ３ １２５ オペアンプ４ REFERENCE SIGNS LIST 100 positive-side input amplifier 200 negative-side input amplifier 300 common-mode generator 400 differential output 500 feedback unit 1 positive input 2 negative input 3 positive output 4 negative output Amplifier 1 10 Amplifier 2 11 Input common mode control output 12 Feedback network 1 13 Feedback network 2 14, 15 Feedback input 16, 17 Control output 18, 19 Common terminal 20 Resistance R1 21 Resistance R2 22 Resistance R3 23 Resistance R4 101 Positive input 102 Negative input 103 Positive output 104 Negative output 105 Operational amplifier 1 106 Operational amplifier 2 107 Subtractor 108 Adder 109 Amplifier 1 110 Amplifier 2 111 Input common mode control output 112 Feedback network 1 113 Feedback network 2 114, 115 Feedback input 116, 117 Control output 118, 119 Common terminal 120 Resistance R1 121 Resistance R2 122 Resistance R3 123 Resistance R4 124 Operational amplifier 3 125 Operational amplifier 4
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成１１年９月２９日（１９９９．９．２
９）[Submission date] September 29, 1999 (1999.9.2)
9)
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】全文[Correction target item name] Full text
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【書類名】 明細書[Document Name] Statement
【発明の名称】 信号増幅回路および平衡入出力型差動
増幅回路Patent application title: Signal amplifier circuit and balanced input / output differential amplifier circuit
【特許請求の範囲】[Claims]
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、電子デバイスに関
し、特に、増幅回路に関する。The present invention relates to an electronic device, and more particularly, to an amplifier circuit.
【０００２】[0002]
【従来の技術】現在の携帯電話を代表とするアナログ信
号処理技術においては、平衡入出力型増幅器の多段構成
がしばしば見られるが、利得の調整を容易にする帰還を
用いた構成においては、入力インピーダンスが低くても
よい場合は平衡出力型オペアンプを用いて実現可能であ
るが、高入力インピーダンスを必要とする場合に従来の
負帰還を用いた構成はコモンモード入力に対する動作に
問題があった。2. Description of the Related Art In a current analog signal processing technology typified by a cellular phone, a multistage configuration of a balanced input / output amplifier is often seen. When the impedance may be low, it can be realized by using a balanced output type operational amplifier. However, when a high input impedance is required, the conventional configuration using the negative feedback has a problem in operation with respect to a common mode input.
【０００３】従来の平衡入出力型増幅器において、入力
インピーダンスを大きくする必要がない場合、平衡出力
型オペアンプを用いて、平衡型反転増幅器を構成するこ
とが知られている（図４）。この回路は、コモンモード
入力に対する利得がないので、入力にコモンモード信号
が入っても、出力のコモンモード電圧は変化しないが、
高入力インピーダンスを必要とする応用では利用できな
い。In a conventional balanced input / output amplifier, it is known that a balanced inverting amplifier is formed using a balanced output operational amplifier when it is not necessary to increase the input impedance (FIG. 4). This circuit has no gain for the common mode input, so even if a common mode signal enters the input, the output common mode voltage does not change,
It cannot be used in applications that require high input impedance.
【０００４】高入力インピーダンスを必要とする場合
に、オペアンプを２つ使う平衡型非反転増幅器の構成が
知られている（図５）。この構成の差動利得は（Ｒf／
Ｒs）で与えられ、コモンモード利得は１であるが、コ
モンモード利得を嫌う構成には向かず、また、差動の制
御とコモンモードの制御の両方を同じオペアンプで行う
ため、２つの利得、（Ｒf／Ｒs）と１の両方で、安定で
あることが求められる。位相補償するためには、一般に
利得が低いほど周波数特性を犠牲にしなければならない
が、反対に、この回路は、常に、差動利得の大きさに関
わらず利得１で位相補償されていなければならないの
で、本来差動利得が大きいときは、より高周波で動作可
能なところ、一番不利な利得１での低い周波数での動作
のままとなってしまう。When a high input impedance is required, a configuration of a balanced non-inverting amplifier using two operational amplifiers is known (FIG. 5). The differential gain of this configuration is (R f /
R s ) and the common mode gain is 1, but it is not suitable for a configuration that dislikes common mode gain, and since both differential control and common mode control are performed by the same operational amplifier, two gains are used. , (R f / R s ) and 1 are required to be stable. In order to compensate for the phase, generally, the lower the gain, the more the frequency characteristics must be sacrificed, but on the contrary, the circuit must always be phase-compensated with a gain of 1 regardless of the magnitude of the differential gain. Therefore, when the differential gain is originally large, operation at a higher frequency is possible, but operation at a low frequency at the most unfavorable gain 1 remains.
【０００５】集積回路上で使う場合など、図６に示すよ
うに、抵抗の持つ寄生容量（Ｃs）を無視できない場合
や、あるいは、上で述べたように、コモンモード利得を
増やして、周波数特性を改善しようと、容量Ｃsを付加
すると、コモンモードの利得は、 となる。ただし、ωは角周波数とする。また、 ω≪１／（ＲsＣs）のとき、 利得＝１ ω≫１／（ＲsＣs）のとき、 利得＝（Ｒf＋Ｒs）／Ｒs となるので、低周波のときに、コモンモード入力によっ
て、出力が飽和しなくとも、高周波のときは、利得が、
差動動作の利得と同じ大きさになるので、同じ大きさコ
モンモード入力によって、出力が飽和することがある。As shown in FIG. 6, such as when used on an integrated circuit, the parasitic capacitance (C s ) of the resistor cannot be neglected, or as described above, the common mode gain is increased and the frequency is increased. When attempting to improve properties, adding a capacitance C s, the gain of the common mode, Becomes Here, ω is an angular frequency. When ω≪1 / (R s C s ), gain = 1 When ω≫1 / (R s C s ), gain = (R f + R s ) / R s , so that at low frequency In addition, even if the output does not saturate due to the common mode input, the gain becomes
Since the gain is the same as the gain of the differential operation, the common mode input having the same magnitude may saturate the output.
【０００６】特に、ステップ状のコモンモード入力があ
る場合、利得の式を書き換えて、 となるので、大きさ１のステップ入力に対して、出力
に、 波高＝（Ｒf＋Ｒs）／Ｒs、 時定数＝Ｒs・Ｃs のスパイク状の波形が現れ（図７）、セトリングに時間
がかかることとなる。以上のように従来の構成では、そ
の利用範囲に制限があった。In particular, when there is a step-like common mode input, the equation of gain is rewritten, Therefore, for a step input of magnitude 1, a spike-like waveform with a wave height = (R f + R s ) / R s and a time constant = R s · C s appears at the output (FIG. 7), and settling occurs. It takes time. As described above, in the conventional configuration, the use range is limited.
【０００７】[0007]
【発明が解決しようとする課題】したがって、従来の平
衡入出力型増幅器においては、上に述べたように、入力
インピーダンスあるいはコモンモード入力に対する動作
に問題があった。本発明は、上述のような従来の回路の
不都合を改善し、高入力インピーダンス、低コモンモー
ド利得の平衡入出力型増幅器を容易に実現することを目
的とする。Therefore, in the conventional balanced input / output type amplifier, as described above, there is a problem in the operation with respect to the input impedance or the common mode input. SUMMARY OF THE INVENTION It is an object of the present invention to improve the above-described disadvantages of the conventional circuit and to easily realize a balanced input / output amplifier having high input impedance and low common mode gain.
【０００８】[0008]
【課題を解決するための手段】本発明の構成により、上
記従来技術の問題を解決し、コモンモード利得が低く、
かつ入力インピーダンスを高いような増幅器を提供する
ことができた。一例において、本発明の信号増幅器は、
制御信号入力１６を有する第１増幅器５および制御信号
入力１７を有する第２増幅器６とを含む複数の増幅器を
用いて信号を増幅する回路において、第１増幅器５の出
力と第２増幅器６の出力とが供給され、これら出力を用
いて加算器８にて加算処理をし、第１増幅器５の制御信
号入力１６と第２増幅器６の制御信号入力１７とに制御
信号を出力することにより、第１増幅器５および第２増
幅器６の出力を各制御信号入力１６、１７へと帰還させ
る制御信号出力回路を有する。According to the structure of the present invention, the above-mentioned problems of the prior art are solved, and the common mode gain is low.
In addition, an amplifier having a high input impedance can be provided. In one example, the signal amplifier of the present invention comprises:
In a circuit for amplifying a signal using a plurality of amplifiers including a first amplifier 5 having a control signal input 16 and a second amplifier 6 having a control signal input 17, an output of the first amplifier 5 and an output of the second amplifier 6 are provided. Are supplied to the adder 8 to perform an addition process using these outputs, and output a control signal to the control signal input 16 of the first amplifier 5 and the control signal input 17 of the second amplifier 6, whereby the second It has a control signal output circuit that feeds back the outputs of the first amplifier 5 and the second amplifier 6 to the respective control signal inputs 16 and 17.
【０００９】別の例において、本発明の平衡入出力型差
動増幅回路は、差動入力を増幅して差動出力を得る平衡
入出力型差動増幅器であって、前記差動入力は、正側と
負側からなり、前記差動出力は、前記差動入力の差動成
分が増幅出力され、（Ａ）入力コモンモード制御出力を
得るように前記差動入力の同相成分を増幅する増幅器
と、（Ｂ）前記差動入力が入力される平衡入出力型増幅
器の出力をその平衡入出力型増幅器へと帰還させる帰還
ネットワークとを有する。帰還ネットワークは、第１お
よび第２の帰還ネットワークとして構成することがで
き、この場合、前記差動出力は、第１帰還ネットワーク
へと入力される正側と第２帰還ネットワークへと入力さ
れる負側とからなり、第１帰還ネットワークの制御出力
を前記差動入力の正側の反転入力に接続し、第２帰還ネ
ットワークの制御出力を前記差動入力の負側の反転入力
に接続し、第１帰還ネットワークと第１帰還ネットワー
クとの共通端子を入力コモンモード制御出力に接続する
ことができる。In another example, a balanced input / output differential amplifier circuit of the present invention is a balanced input / output differential amplifier that amplifies a differential input to obtain a differential output, wherein the differential input is: An amplifier for amplifying an in-phase component of the differential input so that a differential component of the differential input is amplified and output; and (A) an input common mode control output is obtained. And (B) a feedback network for feeding back the output of the balanced input / output amplifier to which the differential input is input to the balanced input / output amplifier. The feedback network may be configured as first and second feedback networks, wherein the differential output is a positive side input to a first feedback network and a negative side input to a second feedback network. A control output of the first feedback network is connected to a positive inverting input of the differential input; a control output of the second feedback network is connected to a negative inverting input of the differential input; A common terminal of the first feedback network and the first feedback network can be connected to the input common mode control output.
【００１０】さらに別の例において、本発明の増幅回路
は、第１入力と第２入力の差電圧を増幅して第１出力と
第２出力を出力する増幅回路であって、（Ａ）第１入力
と制御入力が入力される第１入力増幅器と、（Ｂ）第２
入力と制御入力が入力される第２入力増幅器と、（Ｃ）
第１入力増幅器と第２入力増幅器からの出力が供給され
第１出力と第２出力を出力する差動増幅部と、（Ｄ）第
１入力増幅器の出力と第２入力増幅器の出力とから第１
入力と第２入力のコモンモード信号を生成するコモンモ
ード生成回路と、（Ｅ）コモンモード生成回路が出力し
たコモンモード制御信号が入力され、第１入力増幅器と
第２入力増幅器の出力を制御する信号をそれら第１入力
増幅器と第２入力増幅器へと出力する帰還回路とを有す
る。In still another example, the amplifier circuit of the present invention is an amplifier circuit for amplifying a difference voltage between a first input and a second input to output a first output and a second output, and A first input amplifier to which one input and a control input are input, and (B) a second input amplifier.
(C) a second input amplifier to which an input and a control input are input;
(D) a differential amplifying unit to which outputs from the first input amplifier and the second input amplifier are supplied to output the first output and the second output, and (D) an output of the first input amplifier and an output of the second input amplifier. 1
A common mode generation circuit that generates a common mode signal of the input and the second input; and (E) a common mode control signal output from the common mode generation circuit, and controls the outputs of the first input amplifier and the second input amplifier. A feedback circuit for outputting signals to the first input amplifier and the second input amplifier.
【００１１】[0011]
【発明の実施の形態】図１は、本発明の信号増幅回路を
表した図である。図１において、差動入力の正側（＋）
が正側入力増幅部１００の非反転入力に入力され、差動
入力の負側（−）が負側入力増幅部２００の非反転入力
に入力されている。差動出力部４００は、正側入力増幅
部１００と負側入力増幅部２００の出力が供給され、差
動出力（＋、−）を出力している。正側入力増幅部１０
０と負側入力増幅部２００からはコモンモード生成部３
００へも出力を供給し、コモンモード生成部３００はコ
モンモード制御信号を生成すべく、加算、増幅などの操
作を行った後、コモンモード制御信号を帰還部５００へ
と出力する。帰還部５００は、正側入力増幅部１００と
負側入力増幅部２００へと制御信号を出力する。FIG. 1 is a diagram showing a signal amplifier circuit according to the present invention. In FIG. 1, the positive side (+) of the differential input
Is input to the non-inverting input of the positive-side input amplifier 100, and the negative side (−) of the differential input is input to the non-inverting input of the negative-side input amplifier 200. The differential output unit 400 is supplied with the outputs of the positive-side input amplifier 100 and the negative-side input amplifier 200, and outputs a differential output (+,-). Positive input amplifier 10
0 and the negative side input amplifying section 200
The common mode generation unit 300 outputs the common mode control signal to the feedback unit 500 after performing operations such as addition and amplification to generate a common mode control signal. The feedback unit 500 outputs a control signal to the positive input amplifier 100 and the negative input amplifier 200.
【００１２】図１の構成により、正側入力増幅部１００
と負側入力増幅部２００は２組の差動入力が入力され、
正側入力増幅部１００の出力と負側入力増幅部２００の
出力から入力のコモンモードを生成している。コモンモ
ード生成部３００が出力するコモンモード制御信号は帰
還部５００を経由して正側入力増幅部１００と負側入力
増幅部２００に帰還され正側入力増幅部１００と負側入
力増幅部２００の出力の制御に用いられている。差動出
力部４００は、正側入力増幅部１００と負側入力増幅部
２００の出力を差動出力として出力する。With the configuration shown in FIG.
And the negative-side input amplifying unit 200 receives two sets of differential inputs,
The common mode of the input is generated from the output of the positive input amplifier 100 and the output of the negative input amplifier 200. The common mode control signal output from the common mode generation unit 300 is fed back to the positive side input amplification unit 100 and the negative side input amplification unit 200 via the feedback unit 500, and the common mode control signal of the positive side input amplification unit 100 and the negative side input amplification unit 200 is output. Used for output control. The differential output unit 400 outputs the outputs of the positive input amplifier 100 and the negative input amplifier 200 as differential outputs.
【００１３】図２は、本発明の実施形態の第１の例を図
示したものである。この平衡入出力型増幅器の正入力１
は、オペアンプ５の非反転入力（＋）に接続され、この
平衡入出力型増幅器の負入力２は、オペアンプ６の非反
転入力（＋）に接続される。減算器７の正入力には、オ
ペアンプ５の出力が接続され、負入力には、オペアンプ
６の出力が接続される。減算器７の出力は、増幅器
（９）の入力に接続されている。加算器８の２つの入力
には、オペアンプ５およびオペアンプ６の出力が接続さ
れ、その出力は、増幅器１０の入力に接続されている。
増幅器９の正出力（＋）は、この平衡入出力型増幅器の
正出力３に、増幅器９の負出力（−）は、この平衡入出
力型増幅器の負出力４に接続される。この正出力３は、
帰還ネットワーク１２の帰還入力１４に接続され、負出
力４は、帰還ネットワーク１３の帰還入力１５に接続さ
れる。帰還ネットワーク１２は、抵抗Ｒ１と抵抗Ｒ２で
構成され、抵抗Ｒ１は、共通端子１８と制御出力１６間
に接続され、抵抗Ｒ２は、帰還入力と制御出力間に接続
される。FIG. 2 illustrates a first example of the embodiment of the present invention. Positive input 1 of this balanced input / output amplifier
Is connected to the non-inverting input (+) of the operational amplifier 5, and the negative input 2 of the balanced input / output type amplifier is connected to the non-inverting input (+) of the operational amplifier 6. The output of the operational amplifier 5 is connected to the positive input of the subtracter 7, and the output of the operational amplifier 6 is connected to the negative input. The output of the subtractor 7 is connected to the input of the amplifier (9). The outputs of the operational amplifier 5 and the operational amplifier 6 are connected to two inputs of the adder 8, and the outputs are connected to the input of the amplifier 10.
The positive output (+) of the amplifier 9 is connected to the positive output 3 of the balanced input / output amplifier, and the negative output (−) of the amplifier 9 is connected to the negative output 4 of the balanced input / output amplifier. This positive output 3 is
The negative output 4 is connected to the feedback input 14 of the feedback network 12 and the negative output 4 is connected to the feedback input 15 of the feedback network 13. The feedback network 12 includes a resistor R1 and a resistor R2. The resistor R1 is connected between the common terminal 18 and the control output 16, and the resistor R2 is connected between the feedback input and the control output.
【００１４】帰還ネットワーク１３は、抵抗Ｒ３と抵抗
Ｒ４で構成され、抵抗Ｒ３は、共通端子１９と制御出力
１７間に接続され、抵抗Ｒ４は、帰還入力１５と制御出
力１７間に接続される。帰還ネットワーク１２の制御出
力は、オペアンプ５の反転入力（−）に接続され、帰還
ネットワーク１３の制御出力は、オペアンプ６の反転入
力（−）に接続される。増幅器１０の出力は、入力コモ
ンモード制御出力に接続され、それは、帰還ネットワー
ク１２および帰還ネットワーク１３の共通端子にそれぞ
れ接続される。ここで用いられた、オペアンプ５、オペ
アンプ６および増幅器９は、平衡出力型オペアンプに置
き換え可能であり、増幅器１０は、オペアンプに置き換
え可能である。また減算器７と増幅器９を差動出力部と
して、例えば、１つの増幅器によって構成してもよい。
また加算器８と増幅器１０もコモンモード生成部３００
として、対応する素子によって構成してもよい。The feedback network 13 includes a resistor R3 and a resistor R4. The resistor R3 is connected between the common terminal 19 and the control output 17, and the resistor R4 is connected between the feedback input 15 and the control output 17. The control output of the feedback network 12 is connected to the inverting input (-) of the operational amplifier 5, and the control output of the feedback network 13 is connected to the inverting input (-) of the operational amplifier 6. The output of amplifier 10 is connected to an input common mode control output, which is connected to common terminals of feedback network 12 and feedback network 13, respectively. The operational amplifier 5, the operational amplifier 6, and the amplifier 9 used here can be replaced with a balanced output type operational amplifier, and the amplifier 10 can be replaced with an operational amplifier. Further, the subtractor 7 and the amplifier 9 may be configured as a differential output unit, for example, by one amplifier.
The adder 8 and the amplifier 10 are also provided in the common mode generator 300.
May be constituted by corresponding elements.
【００１５】この図２の構成の動作を説明する。この平
衡入出力型増幅器の正入力１および負入力２から正出力
３および負出力４に直接至る動作および出力のコモンモ
ード電圧の制御は、従来の平衡出力型オペアンプと同様
にすることができる。また、帰還のかけ方も従来の２つ
のオペアンプを用いた平衡入出力型増幅器と同様にする
ことができる。入力のコモンモードの電位が変化し、正
入力１および負入力２がつながるオペアンプ５、６の差
動入力の２つの非反転入力（＋）の電位が、それぞれの
差動入力の反転入力（−）よりも高くなると、その電位
差がなくなるまで入力コモンモード制御出力の電位が上
昇し、また、差動入力の２つの非反転入力（＋）の電位
がそれぞれの差動入力の反転入力（−）よりも低くなる
と、その電位差がなくなるまで入力コモンモード制御出
力１１の電位が下降し、差動入力部の回路が飽和しない
ように調整している。また、差動増幅の帰還とコモンモ
ードの帰還が別々の経路を通ることにより、コモンモー
ド調整の回路の周波数特性が差動増幅の周波数特性に影
響を与えにくくなり、高周波の差動増幅器を可能にして
いる。The operation of the configuration shown in FIG. 2 will be described. The operation of the balanced input / output amplifier directly from the positive input 1 and the negative input 2 to the positive output 3 and the negative output 4 and the control of the output common mode voltage can be performed in the same manner as the conventional balanced output operational amplifier. The method of applying feedback can be the same as that of a conventional balanced input / output amplifier using two operational amplifiers. The common mode potential of the input changes, and the two non-inverting inputs (+) of the differential inputs of the operational amplifiers 5 and 6 to which the positive input 1 and the negative input 2 are connected become the inverted inputs (−) of the respective differential inputs. ), The potential of the input common mode control output rises until the potential difference disappears, and the potentials of the two non-inverting inputs (+) of the differential inputs become the inverting inputs (−) of the respective differential inputs. When the potential becomes lower than the above, the potential of the input common mode control output 11 decreases until the potential difference disappears, and the circuit of the differential input section is adjusted so as not to be saturated. In addition, since the differential amplification feedback and the common mode feedback pass through separate paths, the frequency characteristics of the common mode adjustment circuit are less likely to affect the frequency characteristics of the differential amplification, enabling a high-frequency differential amplifier. I have to.
【００１６】このようにして、コモンモード利得を低く
し、かつ入力インピーダンスを高くすることを可能に
し、高入力インピーダンスを必要とする場合であっても
高度に利得を調整することができる。またこの構成では
差動の制御とコモンモードの制御を別々の増幅器で行っ
ており、従来技術のようにこれらの制御を同じオペアン
プで行う場合と比べて２つの利得の両方でオペアンプが
安定であることは必要なくなっており、上述の従来技術
における位相補償の際の問題も発生しない。In this manner, the common mode gain can be reduced and the input impedance can be increased, and the gain can be adjusted to a high level even when a high input impedance is required. Further, in this configuration, the differential control and the common mode control are performed by separate amplifiers, and the operational amplifier is more stable at both two gains than in the case where these controls are performed by the same operational amplifier as in the related art. This is no longer necessary, and the above-described problem of phase compensation in the related art does not occur.
【００１７】図３は、本発明の実施形態の第２の例を図
示したものである。この平衡入出力型増幅器の正入力
は、オペアンプ１（１０５）の非反転入力に接続され、
この平衡入出力型増幅器の負入力は、オペアンプ２（１
０６）の非反転入力に接続される。減算器１０７の正入
力には、オペアンプ１の出力が接続され、負入力には、
オペアンプ２の出力が接続される。減算器１０７の出力
は、増幅器１０９の入力に接続される。オペアンプ３
（１２４）の非反転入力をオペアンプ１０５の非反転入
力に接続し、オペアンプ１２４の反転入力をオペアンプ
１０５の反転入力に接続し、また、オペアンプ４（１２
５）の非反転入力をオペアンプ２の非反転入力に接続
し、オペアンプ１２５の反転入力をオペアンプ１０６の
反転入力に接続している。FIG. 3 illustrates a second example of the embodiment of the present invention. The positive input of this balanced input / output amplifier is connected to the non-inverting input of operational amplifier 1 (105).
The negative input of this balanced input / output amplifier is connected to an operational amplifier 2 (1
06) is connected to the non-inverting input. The output of the operational amplifier 1 is connected to the positive input of the subtractor 107, and the negative input is
The output of the operational amplifier 2 is connected. The output of the subtractor 107 is connected to the input of the amplifier 109. Operational amplifier 3
The (124) non-inverting input is connected to the non-inverting input of the operational amplifier 105, the inverting input of the operational amplifier 124 is connected to the inverting input of the operational amplifier 105, and the operational amplifier 4 (12
The non-inverting input of 5) is connected to the non-inverting input of the operational amplifier 2, and the inverting input of the operational amplifier 125 is connected to the inverting input of the operational amplifier 106.
【００１８】加算器１０８の２つの入力には、オペアン
プ１２４およびオペアンプ１２５の出力が接続され、そ
の出力は、増幅器１１０の入力に接続される。増幅器１
０９の正出力（＋）は、この平衡入出力型増幅器の正出
力１０３に、増幅器１０９の負出力（−）は、この平衡
入出力型増幅器の負出力１０４に接続される。この正出
力１０３は、帰還ネットワーク１１２の帰還入力１１４
に接続され、負出力１０４は、帰還ネットワーク１１３
の帰還入力１１５に接続される。帰還ネットワーク１１
２は、抵抗Ｒ１と抵抗Ｒ２で構成され、抵抗Ｒ１は、共
通端子１１８と制御出力１１６間に接続され、抵抗Ｒ２
は、帰還入力１１４と制御出力１１６間に接続される。The outputs of the operational amplifier 124 and the operational amplifier 125 are connected to two inputs of the adder 108, and the output is connected to the input of the amplifier 110. Amplifier 1
The positive output (+) of 09 is connected to the positive output 103 of the balanced input / output amplifier, and the negative output (−) of the amplifier 109 is connected to the negative output 104 of the balanced input / output amplifier. This positive output 103 is connected to a feedback input 114 of a feedback network 112.
, And the negative output 104 is connected to a feedback network 113.
Is connected to the feedback input 115. Return network 11
2 includes a resistor R1 and a resistor R2. The resistor R1 is connected between the common terminal 118 and the control output 116, and the resistor R2
Is connected between the feedback input 114 and the control output 116.
【００１９】帰還ネットワーク２（１１３）は、抵抗Ｒ
３と抵抗Ｒ４で構成され、抵抗Ｒ３は、共通端子１１９
と制御出力１１７間に接続され、抵抗Ｒ４は、帰還入力
１１５と制御出力１１７間に接続される。帰還ネットワ
ーク１１２の制御出力１１６は、オペアンプ１０５の反
転入力（−）に接続され、帰還ネットワーク２（１１
３）の制御出力は、オペアンプ１０６の反転入力（−）
に接続される。増幅器１１０の出力は、入力コモンモー
ド制御出力に接続され、それは、帰還ネットワーク１１
２および帰還ネットワーク１１３の共通端子１１８、１
１９にそれぞれ接続される。ここで用いた、オペアンプ
１０５、オペアンプ１０６、オペアンプ１２４、オペア
ンプ１２５および増幅器１０９は、平衡出力型オペアン
プなどに置き換え可能であり、増幅器１１０は、オペア
ンプなどに置き換え可能である。The feedback network 2 (113) includes a resistor R
3 and a resistor R4, and the resistor R3 is connected to the common terminal 119.
The resistor R4 is connected between the feedback input 115 and the control output 117. The control output 116 of the feedback network 112 is connected to the inverting input (-) of the operational amplifier 105, and is connected to the feedback network 2 (11
The control output of 3) is the inverted input (−) of the operational amplifier 106.
Connected to. The output of amplifier 110 is connected to the input common mode control output, which
2 and a common terminal 118 of the feedback network 113, 1
19 respectively. The operational amplifier 105, the operational amplifier 106, the operational amplifier 124, the operational amplifier 125, and the amplifier 109 used here can be replaced with a balanced output operational amplifier or the like, and the amplifier 110 can be replaced with an operational amplifier or the like.
【００２０】この図３の構成の動作を説明する。入力１
０１、１０２のコモンモードの電位が変化し、正入力１
０１および負入力１０２がつながるオペアンプ１０５、
１０６の差動入力の２つの非反転入力（＋）の電位が、
反転入力側よりも高くなると、オペアンプ１２４、１２
５によってその電位差がなくなるまで入力コモンモード
制御出力１１１の電位が上昇し、また、差動入力の２つ
の非反転入力（＋）の電位が反転入力側よりも低くなる
と、その電位差がなくなるまで入力コモンモード制御出
力１１１の電位が下降し、差動入力部の回路が飽和しな
いように調整している。The operation of the configuration shown in FIG. 3 will be described. Input 1
01 and 102 change, and the positive input 1
01 and the negative input 102 are connected to an operational amplifier 105,
The potential of the two non-inverting inputs (+) of the 106 differential inputs is
When it becomes higher than the inverting input side, the operational amplifiers 124, 12
5, the potential of the input common mode control output 111 rises until the potential difference disappears, and when the potentials of the two non-inverting inputs (+) of the differential input become lower than the inverting input side, the inputs remain until the potential difference disappears. The adjustment is performed so that the potential of the common mode control output 111 decreases and the circuit of the differential input section does not saturate.
【００２１】[0021]
【発明の効果】本発明の平衡入出力型増幅器は、以上の
ように構成されているため、コモンモード利得を低く
し、かつ入力インピーダンスを高くすることを可能にし
た。また、差動増幅の帰還とコモンモードの帰還が別々
の経路を通るため、コモンモード調整の回路の周波数特
性が、差動増幅の周波数特性に影響を与えにくくなり、
より高周波の差動増幅器を可能にした。As described above, the balanced input / output type amplifier of the present invention has a low common mode gain and a high input impedance. In addition, since the feedback of the differential amplification and the feedback of the common mode pass through different paths, the frequency characteristics of the common mode adjustment circuit hardly affect the frequency characteristics of the differential amplification.
A higher frequency differential amplifier has been made possible.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の信号増幅回路を表したブロック図であ
る。FIG. 1 is a block diagram showing a signal amplifier circuit of the present invention.
【図２】本発明の実施形態の一例を示す回路図である。FIG. 2 is a circuit diagram showing an example of an embodiment of the present invention.
【図３】本発明の実施形態の他の例を示す回路図であ
る。FIG. 3 is a circuit diagram showing another example of the embodiment of the present invention.
【図４】従来の平衡入出力型増幅器の一例を示した回路
図である。FIG. 4 is a circuit diagram showing an example of a conventional balanced input / output type amplifier.
【図５】従来の平衡入出力型増幅器の他の例を示した回
路図である。FIG. 5 is a circuit diagram showing another example of a conventional balanced input / output type amplifier.
【図６】従来の平衡入出力型増幅器（図５）の寄生容量
を明示した回路図である。FIG. 6 is a circuit diagram clearly showing the parasitic capacitance of the conventional balanced input / output type amplifier (FIG. 5).
【図７】従来の平衡入出力型増幅器（図６）の動作の説
明図である。図６の回路にコモンモード入力を与えてい
る。FIG. 7 is an explanatory diagram of an operation of a conventional balanced input / output type amplifier (FIG. 6). A common mode input is given to the circuit of FIG.
【符号の説明】 １００ 正側入力増幅部 ２００ 負側入力増幅部 ３００ コモンモード生成部 ４００ 差動出力部 ５００ 帰還部 １ 正入力 ２ 負入力 ３ 正出力 ４ 負出力 ５ オペアンプ１ ６ オペアンプ２ ７ 減算器 ８ 加算器 ９ 増幅器１ １０ 増幅器２ １１ 入力コモンモード制御出力 １２ 帰還ネットワーク１ １３ 帰還ネットワーク２ １４、１５ 帰還入力 １６、１７ 制御出力 １８、１９ 共通端子 ２０ 抵抗Ｒ１ ２１ 抵抗Ｒ２ ２２ 抵抗Ｒ３ ２３ 抵抗Ｒ４ １０１ 正入力 １０２ 負入力 １０３ 正出力 １０４ 負出力 １０５ オペアンプ１ １０６ オペアンプ２ １０７ 減算器 １０８ 加算器 １０９ 増幅器１ １１０ 増幅器２ １１１ 入力コモンモード制御出力 １１２ 帰還ネットワーク１ １１３ 帰還ネットワーク２ １１４、１１５ 帰還入力 １１６、１１７ 制御出力 １１８、１１９ 共通端子 １２０ 抵抗Ｒ１ １２１ 抵抗Ｒ２ １２２ 抵抗Ｒ３ １２３ 抵抗Ｒ４ １２４ オペアンプ３ １２５ オペアンプ４[Explanation of Signs] 100 Positive input amplifier 200 Negative input amplifier 300 Common mode generator 400 Differential output 500 Feedback unit 1 Positive input 2 Negative input 3 Positive output 4 Negative output 5 Operational amplifier 1 6 Operational amplifier 2 7 Subtraction Unit 8 Adder 9 Amplifier 1 10 Amplifier 2 11 Input common mode control output 12 Feedback network 1 13 Feedback network 2 14, 15 Feedback input 16, 17 Control output 18, 19 Common terminal 20 Resistance R1 21 Resistance R2 22 Resistance R3 23 Resistance R4 101 Positive input 102 Negative input 103 Positive output 104 Negative output 105 Op amp 1 106 Op amp 2 107 Subtractor 108 Adder 109 Amplifier 1 110 Amplifier 2 111 Input common mode control output 112 Feedback network 1 113 Feedback network 2 114, 115 Feedback input116, 117 Control output 118, 119 Common terminal 120 Resistance R1 121 Resistance R2 122 Resistance R3 123 Resistance R4 124 Operational amplifier 3 125 Operational amplifier 4
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. Ｆターム(参考） 5J066 AA01 AA12 AA22 CA25 CA53 CA61 CA72 FA17 HA25 HA29 KA01 KA02 KA26 MA11 PD02 SA13 TA01 TA06 ──────────────────────────────────────────────────続 き Continuation of the front page (71) Applicant 596077259 600 Mountain Avenue, Murray Hill, New Jersey 07974-0636 U.S.A. S. A. F term (reference) 5J066 AA01 AA12 AA22 CA25 CA53 CA61 CA72 FA17 HA25 HA29 KA01 KA02 KA26 MA11 PD02 SA13 TA01 TA06
Claims (5)
入力を有する第２増幅器とを含む複数の増幅器を用いて
信号を増幅する回路において、 第１増幅器の出力と第２増幅器の出力を用いて加算処理
をし、その加算処理した信号を用いて第１増幅器の制御
入力と第２増幅器の制御入力とに制御信号を出力するこ
とにより、第１増幅器および第２増幅器の出力をそれら
の制御入力へと帰還させることを特徴とする信号増幅回
路。1. A circuit for amplifying a signal using a plurality of amplifiers including a first amplifier having a control input and a second amplifier having a control input, wherein a signal is amplified using an output of the first amplifier and an output of the second amplifier. By performing an addition process and outputting a control signal to the control input of the first amplifier and the control input of the second amplifier using the signal obtained by the addition process, the outputs of the first and second amplifiers are controlled by the control inputs. A signal amplifying circuit characterized by feeding back to.
る回路において、 前記複数の増幅器のうちの少なくとも２つの増幅器の出
力の加算処理および減算処理をし、その加算処理および
減算処理した信号を用いて前記少なくとも２つの増幅器
の制御入力に制御信号を出力することにより、前記少な
くとも２つの増幅器の出力をそれらの制御入力へと帰還
させることを特徴とする信号増幅回路。2. A circuit for amplifying an input signal using a plurality of amplifiers, wherein an addition process and a subtraction process of outputs of at least two amplifiers of the plurality of amplifiers are performed, and a signal obtained by the addition process and the subtraction process is output. A signal amplifier circuit for outputting a control signal to a control input of said at least two amplifiers to feed back outputs of said at least two amplifiers to their control inputs.
第１出力と第２出力を出力する増幅回路であって、 （Ａ）第１入力と制御入力が入力される第１入力増幅器
と、 （Ｂ）第２入力と制御入力が入力される第２入力増幅器
と、 （Ｃ）第１入力増幅器と第２入力増幅器からの出力が供
給され第１出力と第２出力を出力する差動増幅部と、 （Ｄ）第１入力増幅器の出力と第２入力増幅器の出力と
から第１入力と第２入力のコモンモード信号を生成する
コモンモード生成回路と、 （Ｅ）コモンモード生成回路が出力したコモンモード制
御信号が入力され、第１入力増幅器と第２入力増幅器の
出力を制御する信号をそれら第１入力増幅器と第２入力
増幅器へと出力する帰還回路とを有することを特徴とす
る増幅回路。3. An amplifier circuit for amplifying a difference voltage between a first input and a second input to output a first output and a second output, wherein (A) a first input to which a first input and a control input are input. An input amplifier; (B) a second input amplifier to which a second input and a control input are input; and (C) an output from the first input amplifier and the second input amplifier to be supplied to output a first output and a second output. (D) a common mode generation circuit that generates a common mode signal of a first input and a second input from an output of the first input amplifier and an output of the second input amplifier; and (E) a common mode. A common mode control signal output from the generation circuit; and a feedback circuit for outputting a signal for controlling the output of the first input amplifier and the second input amplifier to the first input amplifier and the second input amplifier. Characteristic amplifier circuit.
入出力型差動増幅器であって、 前記差動入力は、正側と負側からなり、これらは増幅器
へと入力され、 （Ａ）前記差動入力のコモンモード制御出力を得るため
に、前記増幅器の出力を加算する回路と、 （Ｂ）前記コモンモード制御出力を前記増幅器へと帰還
させる帰還回路ネットワークとを有することを特徴とす
る平衡入出力型差動増幅回路。4. A balanced input / output differential amplifier for amplifying a differential input to obtain a differential output, wherein the differential input has a positive side and a negative side, and these are input to the amplifier; (A) a circuit for adding the output of the amplifier to obtain the common mode control output of the differential input; and (B) a feedback circuit network for feeding back the common mode control output to the amplifier. Characteristic balanced input / output type differential amplifier circuit.
へと入力される正側と第２帰還ネットワークへと入力さ
れる負側とからなり、 第１帰還ネットワークの制御出力を前記差動入力の正側
の反転入力に接続し、 第２帰還ネットワークの制御出力を前記差動入力の負側
の反転入力に接続し、 前記コモンモード制御出力を第１帰還ネットワークと第
２帰還ネットワークとの共通端子に接続することを特徴
とする請求項４記載の平衡入出力型差動増幅回路。5. The differential output has a positive side input to a first feedback network and a negative side input to a second feedback network, and outputs a control output of the first feedback network to the differential input. And the control output of the second feedback network is connected to the negative inverting input of the differential input, and the common mode control output is common to the first feedback network and the second feedback network. 5. The balanced input / output differential amplifier circuit according to claim 4, wherein the differential amplifier circuit is connected to a terminal.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11131424A JP2000332548A (en) | 1999-05-12 | 1999-05-12 | Signal amplifying circuit and balanced input/output type differential amplifying circuit |
| PCT/JP2000/003049 WO2000070755A1 (en) | 1999-05-12 | 2000-05-12 | Signal amplifier and balanced input/output differential amplifier |
| AU44321/00A AU4432100A (en) | 1999-05-12 | 2000-05-12 | Signal amplifier and balanced input/output differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11131424A JP2000332548A (en) | 1999-05-12 | 1999-05-12 | Signal amplifying circuit and balanced input/output type differential amplifying circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000332548A true JP2000332548A (en) | 2000-11-30 |
Family
ID=15057648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11131424A Pending JP2000332548A (en) | 1999-05-12 | 1999-05-12 | Signal amplifying circuit and balanced input/output type differential amplifying circuit |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2000332548A (en) |
| AU (1) | AU4432100A (en) |
| WO (1) | WO2000070755A1 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304426A (en) * | 2003-03-31 | 2004-10-28 | Toshiba Corp | Operational amplifier circuit, sample-and-hold circuit and filter circuit employing the same |
| JP2005102217A (en) * | 2003-09-25 | 2005-04-14 | Samsung Electronics Co Ltd | Input buffer capable of reducing input capacitance of input signal |
| JP2005176229A (en) * | 2003-12-15 | 2005-06-30 | Toshiba Corp | Amplifier circuit |
| JP2005311696A (en) * | 2004-04-21 | 2005-11-04 | Matsushita Electric Ind Co Ltd | Amplifier and reference voltage generation circuit |
| JP2007528682A (en) * | 2004-03-11 | 2007-10-11 | ジーシーティー セミコンダクター インコーポレイテッド | High linear variable gain amplifier |
| WO2008032895A1 (en) * | 2006-09-11 | 2008-03-20 | Anapass Inc | Differential signalling circuit including passive common mode feedback circuit |
| JP2008205560A (en) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | Variable gain amplifier circuit, filter circuit and semiconductor device |
| JP2009105522A (en) * | 2007-10-22 | 2009-05-14 | Yamaha Corp | Amplifier |
| WO2012032736A1 (en) * | 2010-09-10 | 2012-03-15 | 旭化成エレクトロニクス株式会社 | Amplification circuit |
| US8879645B2 (en) | 2012-06-27 | 2014-11-04 | Renesas Electronics Corporation | Communication circuit and semiconductor device |
| JP2018107643A (en) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | Differential amplifier |
| JP2018107641A (en) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | Balance output type amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0635540Y2 (en) * | 1988-08-11 | 1994-09-14 | ティーオーエー株式会社 | Differential amplifier |
| JPH05275942A (en) * | 1992-03-25 | 1993-10-22 | Yokogawa Electric Corp | Differential amplifier circuit |
| JP3088262B2 (en) * | 1995-02-10 | 2000-09-18 | エイ・ティ・アンド・ティ・コーポレーション | Low distortion differential amplifier circuit |
-
1999
- 1999-05-12 JP JP11131424A patent/JP2000332548A/en active Pending
-
2000
- 2000-05-12 AU AU44321/00A patent/AU4432100A/en not_active Abandoned
- 2000-05-12 WO PCT/JP2000/003049 patent/WO2000070755A1/en active Application Filing
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004304426A (en) * | 2003-03-31 | 2004-10-28 | Toshiba Corp | Operational amplifier circuit, sample-and-hold circuit and filter circuit employing the same |
| JP2005102217A (en) * | 2003-09-25 | 2005-04-14 | Samsung Electronics Co Ltd | Input buffer capable of reducing input capacitance of input signal |
| JP4685396B2 (en) * | 2003-09-25 | 2011-05-18 | 三星電子株式会社 | Input buffer that reduces the input signal input capacitance |
| JP2005176229A (en) * | 2003-12-15 | 2005-06-30 | Toshiba Corp | Amplifier circuit |
| JP2007528682A (en) * | 2004-03-11 | 2007-10-11 | ジーシーティー セミコンダクター インコーポレイテッド | High linear variable gain amplifier |
| JP4606770B2 (en) * | 2004-04-21 | 2011-01-05 | パナソニック株式会社 | Amplifier and reference voltage generation circuit |
| JP2005311696A (en) * | 2004-04-21 | 2005-11-04 | Matsushita Electric Ind Co Ltd | Amplifier and reference voltage generation circuit |
| WO2008032895A1 (en) * | 2006-09-11 | 2008-03-20 | Anapass Inc | Differential signalling circuit including passive common mode feedback circuit |
| JP2008205560A (en) * | 2007-02-16 | 2008-09-04 | Fujitsu Ltd | Variable gain amplifier circuit, filter circuit and semiconductor device |
| US8111096B2 (en) | 2007-02-16 | 2012-02-07 | Fujitsu Limited | Variable gain amplifier circuit and filter circuit |
| JP2009105522A (en) * | 2007-10-22 | 2009-05-14 | Yamaha Corp | Amplifier |
| JP5320503B2 (en) * | 2010-09-10 | 2013-10-23 | 旭化成エレクトロニクス株式会社 | Amplifier circuit |
| WO2012032736A1 (en) * | 2010-09-10 | 2012-03-15 | 旭化成エレクトロニクス株式会社 | Amplification circuit |
| US8766715B2 (en) | 2010-09-10 | 2014-07-01 | Asahi Kasei Microdevices Corporation | Amplifier circuit |
| US8879645B2 (en) | 2012-06-27 | 2014-11-04 | Renesas Electronics Corporation | Communication circuit and semiconductor device |
| US9054770B2 (en) | 2012-06-27 | 2015-06-09 | Renesas Electronics Corporation | Communication circuit and semiconductor device |
| US9264083B2 (en) | 2012-06-27 | 2016-02-16 | Renesas Electronics Corporation | Communication circuit and semiconductor device |
| JP2018107643A (en) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | Differential amplifier |
| JP2018107641A (en) * | 2016-12-27 | 2018-07-05 | ヤマハ株式会社 | Balance output type amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| AU4432100A (en) | 2000-12-05 |
| WO2000070755A1 (en) | 2000-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000332548A (en) | Signal amplifying circuit and balanced input/output type differential amplifying circuit | |
| WO2001097374A1 (en) | Amplifier circuit | |
| JPS6411164B2 (en) | ||
| CN114268284A (en) | Single-ended differential transimpedance amplifier | |
| US10361668B2 (en) | Differential current to voltage converter | |
| JP2000031759A (en) | Differential amplifier circuit | |
| KR100416168B1 (en) | Power amplifier | |
| US6838935B2 (en) | Signal amplifier | |
| US6556079B2 (en) | Distortion compensating device and method for compensating distortion | |
| JP2515070B2 (en) | amplifier | |
| US6411240B1 (en) | Amplifier having a noise source for an analog-to-digital converter | |
| US6583658B1 (en) | Balanced circuit arrangement | |
| KR101121265B1 (en) | An Amplifier Apparatus and Method | |
| JPH046129B2 (en) | ||
| GB2158315A (en) | Enchanced transconductance amplifier | |
| US11689166B2 (en) | Circuitry for reducing distortion over a wide frequency range | |
| JPH0870223A (en) | Offset cancellation circuit | |
| JP2590914B2 (en) | Distortion generation circuit | |
| JP2993532B2 (en) | Excitation circuit of Wheatstone bridge type load cell | |
| JP2823867B2 (en) | Variable gain amplifier | |
| JPH0124363B2 (en) | ||
| JPS6340904Y2 (en) | ||
| JPH0522632A (en) | Contour correction circuit | |
| EP1503497B1 (en) | Apparatus and method for converting a fully-differential class-AB input signal to a rail-to-rail single ended output signal | |
| JPH0758868B2 (en) | amplifier |