JP2000332386A - 回路パタ−ンの形成方法 - Google Patents
回路パタ−ンの形成方法Info
- Publication number
- JP2000332386A JP2000332386A JP11135374A JP13537499A JP2000332386A JP 2000332386 A JP2000332386 A JP 2000332386A JP 11135374 A JP11135374 A JP 11135374A JP 13537499 A JP13537499 A JP 13537499A JP 2000332386 A JP2000332386 A JP 2000332386A
- Authority
- JP
- Japan
- Prior art keywords
- base
- circuit pattern
- pattern
- cut
- cuts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】 （修正有）
【課題】 エッチング作業、それに伴う設備や版等を不
要として、能率よく短時間で、コストがかからず、しか
も信頼性の高い製品を得ることができることとした回路
パタ−ンの形成方法とする。 【解決手段】 ベ−ス２上に積層具備された導電層３
を、前記ベ−スに至るまで切り込み５を入れることでカ
ットして必要パタ−ン部６と不必要パタ−ン部７とを分
離し、前記したカットによって生ずる切り込み溝に絶縁
物を埋め込むこととし、ベ−ス上に積層具備された導電
層を、前記ベ−スに至るまで幅広く切り込みを入れるこ
とでカットし、そのカットによって露呈されるベ−ス上
面に必要な回路パタ−ンを形成することとする。
要として、能率よく短時間で、コストがかからず、しか
も信頼性の高い製品を得ることができることとした回路
パタ−ンの形成方法とする。 【解決手段】 ベ−ス２上に積層具備された導電層３
を、前記ベ−スに至るまで切り込み５を入れることでカ
ットして必要パタ−ン部６と不必要パタ−ン部７とを分
離し、前記したカットによって生ずる切り込み溝に絶縁
物を埋め込むこととし、ベ−ス上に積層具備された導電
層を、前記ベ−スに至るまで幅広く切り込みを入れるこ
とでカットし、そのカットによって露呈されるベ−ス上
面に必要な回路パタ−ンを形成することとする。
Description
【０００１】
【発明の属する技術分野】本発明は回路パタ−ンの形成
方法、特に抵抗式透明タッチパネル、メンブレインスイ
ッチ、フレキシブルなプリント回路基板、プリント回路
基板等に幅広く応用できる電気回路パタ−ンの形成方法
に関する。
方法、特に抵抗式透明タッチパネル、メンブレインスイ
ッチ、フレキシブルなプリント回路基板、プリント回路
基板等に幅広く応用できる電気回路パタ−ンの形成方法
に関する。
【０００２】
【発明の背景】従来、上記した回路パタ−ンを成形作製
するためには、エッチング作業が不可欠のものとなり、
また、試作品等の小量生産品については回路パタ−ン作
成用の版代がかかってしまうものとなっていた。
するためには、エッチング作業が不可欠のものとなり、
また、試作品等の小量生産品については回路パタ−ン作
成用の版代がかかってしまうものとなっていた。
【０００３】
【発明の目的】そこで、本発明は上記した従来の回路パ
タ−ン成形における問題点、実情に着目してなされたも
ので、かかる問題点を解消して、エッチング作業、それ
に伴う設備や版等を不要として、能率よく短時間で、コ
ストがかからず、しかも信頼性の高い製品を得ることが
できることとした回路パタ−ンの形成方法を提供するこ
とを目的としている。
タ−ン成形における問題点、実情に着目してなされたも
ので、かかる問題点を解消して、エッチング作業、それ
に伴う設備や版等を不要として、能率よく短時間で、コ
ストがかからず、しかも信頼性の高い製品を得ることが
できることとした回路パタ−ンの形成方法を提供するこ
とを目的としている。
【０００４】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る回路パタ−ンの形成方法はベ−ス上に
積層具備された導電層を、前記ベ−スに至るまで切り込
みを入れることでカットして必要パタ−ン部と不必要パ
タ−ン部とを分離し、前記したカットによって生ずる切
り込み溝に絶縁物を埋め込むことを特徴とし、前記した
不必要パタ−ン部の上表面に絶縁物を塗布することを特
徴とし、前記した絶縁物上に必要なパタ−ンを成形する
ことを特徴としている。
に、本発明に係る回路パタ−ンの形成方法はベ−ス上に
積層具備された導電層を、前記ベ−スに至るまで切り込
みを入れることでカットして必要パタ−ン部と不必要パ
タ−ン部とを分離し、前記したカットによって生ずる切
り込み溝に絶縁物を埋め込むことを特徴とし、前記した
不必要パタ−ン部の上表面に絶縁物を塗布することを特
徴とし、前記した絶縁物上に必要なパタ−ンを成形する
ことを特徴としている。
【０００５】また、本発明に係る回路パタ−ンの形成方
法はベ−ス上に積層具備された導電層を、前記ベ−スに
至るまで幅広く切り込みを入れることでカットし、その
カットによって露呈されるベ−ス上面に必要な回路パタ
−ンを形成することを特徴としている。
法はベ−ス上に積層具備された導電層を、前記ベ−スに
至るまで幅広く切り込みを入れることでカットし、その
カットによって露呈されるベ−ス上面に必要な回路パタ
−ンを形成することを特徴としている。
【０００６】
【作用】上記した成形方法とすることにより、エッチン
グ作業や版の作成等は一切不要となって能率が向上し、
コストも大きく節減することができ、絶縁物の存在によ
って回路としての信頼性も向上することとなり、また、
カットした部分に回路パタ−ンを成形することでパタ−
ンの組み合せも幅広く望めることとなるのである。
グ作業や版の作成等は一切不要となって能率が向上し、
コストも大きく節減することができ、絶縁物の存在によ
って回路としての信頼性も向上することとなり、また、
カットした部分に回路パタ−ンを成形することでパタ−
ンの組み合せも幅広く望めることとなるのである。
【０００７】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。図１は本発明を実施した回路パタ
−ンの形成方法の第一の工程を示す断面図、図２は同じ
く第二の工程を示す断面図、図３は同じく第三の工程を
示す断面図、図４は他の実施例を示す断面図である。
を参照して説明する。図１は本発明を実施した回路パタ
−ンの形成方法の第一の工程を示す断面図、図２は同じ
く第二の工程を示す断面図、図３は同じく第三の工程を
示す断面図、図４は他の実施例を示す断面図である。
【０００８】これらの図にあって１は基材を示してお
り、この基材１はベ−ス２の一方面に導電層３を積層具
備したもので、例えば酸化インジュウムフィルム等の透
明導電フィルム、ＰＥＴフィルム等に導電性インキ層を
形成したもの、フレキシブルなプリント基板やプリント
回路基板等々が対象となる。
り、この基材１はベ−ス２の一方面に導電層３を積層具
備したもので、例えば酸化インジュウムフィルム等の透
明導電フィルム、ＰＥＴフィルム等に導電性インキ層を
形成したもの、フレキシブルなプリント基板やプリント
回路基板等々が対象となる。
【０００９】まず、前記した基材１の導電層３の上方か
ら、例えばレ−ザ−加工機４によって切り込み５・５…
を入れ、必要なパタ−ン６・６…と不必要なパタ−ン７
・７…とを分離させる。なお、前記したレ−ザ−加工機
４に代えてカッティングプロッタ−、ＮＣ加工機その他
導体を切断する機能をもった機械や器具を使用すること
ができる。
ら、例えばレ−ザ−加工機４によって切り込み５・５…
を入れ、必要なパタ−ン６・６…と不必要なパタ−ン７
・７…とを分離させる。なお、前記したレ−ザ−加工機
４に代えてカッティングプロッタ−、ＮＣ加工機その他
導体を切断する機能をもった機械や器具を使用すること
ができる。
【００１０】また、前記した切り込み５・５…は導電層
３のみならず、その導電層３を貫通してベ−ス２の上面
にまで至るものとする。
３のみならず、その導電層３を貫通してベ−ス２の上面
にまで至るものとする。
【００１１】次いで、上記のように形成された切り込み
５・５…に例えばレジスト８・８…等の絶縁物を埋め込
み必要なパタ−ン６・６…と不必要なパタ−ン７・７…
とを電気的に断線させる。なお、このレジスト８・８…
に代え絶縁インキ等を使用してもよく、切り込み５・５
…の幅も目的に応じ自在に変更ができるもので、レジス
ト８・８…をはじめとする絶縁物の膜厚は目的とする断
線効果が得られればよく、格別に特定されるものではな
い。
５・５…に例えばレジスト８・８…等の絶縁物を埋め込
み必要なパタ−ン６・６…と不必要なパタ−ン７・７…
とを電気的に断線させる。なお、このレジスト８・８…
に代え絶縁インキ等を使用してもよく、切り込み５・５
…の幅も目的に応じ自在に変更ができるもので、レジス
ト８・８…をはじめとする絶縁物の膜厚は目的とする断
線効果が得られればよく、格別に特定されるものではな
い。
【００１２】さらに、前記したレジスト８・８…の切り
込み５・５…への埋め込みの後、そのレジスト８・８…
の上面間に不必要なパタ−ン７・７…の上面を跨いでカ
バ−レジスト９・９…を塗布し、不必要なパタ−ン７・
７…をレジスト８とカバ−レジスト９とによって全体的
に被包する。なお、この際、不必要なパタ−ン７がベ−
ス２上で最端部に位置する場合、その不必要なパタ−ン
７の外側面は露呈されたままの状態とすればよい。さら
に、このカバ−レジスト９上に必要なパタ−ン６ａを形
成することとしてもよい。また、この工程におけるカバ
−レジスト９も他の絶縁インキ等の絶縁物で代替するこ
とは可能である。
込み５・５…への埋め込みの後、そのレジスト８・８…
の上面間に不必要なパタ−ン７・７…の上面を跨いでカ
バ−レジスト９・９…を塗布し、不必要なパタ−ン７・
７…をレジスト８とカバ−レジスト９とによって全体的
に被包する。なお、この際、不必要なパタ−ン７がベ−
ス２上で最端部に位置する場合、その不必要なパタ−ン
７の外側面は露呈されたままの状態とすればよい。さら
に、このカバ−レジスト９上に必要なパタ−ン６ａを形
成することとしてもよい。また、この工程におけるカバ
−レジスト９も他の絶縁インキ等の絶縁物で代替するこ
とは可能である。
【００１３】また、図４として示すのは他の実施例であ
り、この場合はレ−ザ−加工機４、その他の機械や器具
を用いて切り込み５・５…を幅広く形成し、その切り込
み５・５…の底面に露出されたベ−ス２の上面に別途に
回路パタ−ン１０・１０…を例えばプリントすることで
成形する。この方法は既述した成形方法と併せて実施す
ることも可能となり、回路としての組み合わせも広がる
ものとなる。
り、この場合はレ−ザ−加工機４、その他の機械や器具
を用いて切り込み５・５…を幅広く形成し、その切り込
み５・５…の底面に露出されたベ−ス２の上面に別途に
回路パタ−ン１０・１０…を例えばプリントすることで
成形する。この方法は既述した成形方法と併せて実施す
ることも可能となり、回路としての組み合わせも広がる
ものとなる。
【００１４】前記した切り込み５・５…内にプリントす
ることで成形された回路パタ−ン１０・１０…は切り込
み５・５…内に埋め込まれたレジスト１１等絶縁物で覆
うことで信頼性が高められる。
ることで成形された回路パタ−ン１０・１０…は切り込
み５・５…内に埋め込まれたレジスト１１等絶縁物で覆
うことで信頼性が高められる。
【００１５】
【発明の効果】本発明に係る回路パタ−ンの形成方法は
上述のように構成されている。そのため、従来のような
エッチング作業が不要となり、そのエッチングのための
時間や設備が一切いらなくなり、能率が大きく向上し、
また、版代も不要となってコストの低廉化が図れること
となり、加えて回路としての信頼性も向上するものとな
っている。
上述のように構成されている。そのため、従来のような
エッチング作業が不要となり、そのエッチングのための
時間や設備が一切いらなくなり、能率が大きく向上し、
また、版代も不要となってコストの低廉化が図れること
となり、加えて回路としての信頼性も向上するものとな
っている。
【図１】本発明を実施した回路パタ−ンの成形方法を示
す第一の工程の断面図である。
す第一の工程の断面図である。
【図２】第二の工程を示す断面図である。
【図３】第三の工程を示す断面図である。
【図４】他の実施例を示す断面図である。
１ 基材 ２ ベ−ス ３ 導電層 ４ レ−ザ−加工機 ５ 切り込み ６ 必要なパタ−ン ６ａ 必要なパタ−ン ７ 不必要なパタ−ン ８ レジスト ９ カバ−レジスト １０ 回路パタ−ン １１ レジスト
Claims (4)
- 【請求項１】 ベ−ス上に積層具備された導電層を、前
記ベ−スに至るまで切り込みを入れることでカットして
必要パタ−ン部と不必要パタ−ン部とを分離し、前記し
たカットによって生ずる切り込み溝に絶縁物を埋め込む
ことを特徴とする回路パタ−ンの形成方法。 - 【請求項２】 前記した不必要パタ−ン部の上表面に絶
縁物を塗布することを特徴とする請求項１に記載の回路
パタ−ンの形成方法。 - 【請求項３】 前記した絶縁物上に必要なパタ−ンを成
形することを特徴とする請求項２に記載の回路パタ−ン
の形成方法。 - 【請求項４】 ベ−ス上に積層具備された導電層を、前
記ベ−スに至るまで幅広く切り込みを入れることでカッ
トし、そのカットによって露呈されるベ−ス上面に必要
な回路パタ−ンを形成することを特徴とする回路パタ−
ンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13537499A JP4343327B2 (ja) | 1999-05-17 | 1999-05-17 | 回路パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13537499A JP4343327B2 (ja) | 1999-05-17 | 1999-05-17 | 回路パタ−ンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000332386A true JP2000332386A (ja) | 2000-11-30 |
| JP4343327B2 JP4343327B2 (ja) | 2009-10-14 |
Family
ID=15150232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13537499A Expired - Fee Related JP4343327B2 (ja) | 1999-05-17 | 1999-05-17 | 回路パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4343327B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011199579A (ja) * | 2010-03-19 | 2011-10-06 | Seiko Epson Corp | 電子デバイス、および電子デバイスの製造方法 |
-
1999
- 1999-05-17 JP JP13537499A patent/JP4343327B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011199579A (ja) * | 2010-03-19 | 2011-10-06 | Seiko Epson Corp | 電子デバイス、および電子デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4343327B2 (ja) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520248A (en) | Keyboard assembly | |
| KR970061017A (ko) | 도체층부착이방성도전시트 및 이를 사용한 배선기판 | |
| WO2006056643A3 (en) | Method for manufacturing an electronics module | |
| EP1194014A3 (en) | Thin-film el device, and its fabrication process | |
| GB2033667A (en) | Improvements in circuit boards | |
| JP2000332386A (ja) | 回路パタ−ンの形成方法 | |
| SE0002764L (sv) | Förfarande för att åstadkomma ett elektriskt ledande mönster på ett substrat | |
| EP1335643A3 (en) | Method for manufacturing double-sided circuit board | |
| CN105359633A (zh) | 将嵌入在印制电路板中的电子构件电连接和重新接线的方法 | |
| JP3064120U (ja) | 回路パタ―ンの構造 | |
| GB2163907A (en) | Making printed circuit boards | |
| TW200518654A (en) | Manufacturing method of PCB, and PCB obtained thereby | |
| US6509528B1 (en) | Printed circuit board and manufacturing process thereof | |
| JP3425711B2 (ja) | 積層電子部品の製造方法 | |
| JP2005285945A (ja) | 導電路形成方法 | |
| GB983846A (en) | Improvements in printed circuit and method of making the same | |
| US6572954B1 (en) | Electromechanical component | |
| KR20070105968A (ko) | 키보드 및 키보드의 제조방법 | |
| JPH10270812A (ja) | プリント配線基板 | |
| US5472546A (en) | Method for making printed circuit boards | |
| EP1022146A1 (en) | Fine-pitch electrode, process for producing the same, and fine-pitch electrode unit | |
| JPH01276791A (ja) | 金属芯入りプリント配線板 | |
| US3319319A (en) | Method of making a printed circuit board | |
| KR101437988B1 (ko) | 인쇄회로기판 및 이를 제조하는 방법 | |
| KR101283164B1 (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090302 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |