JP2000311978A - 半導体装置及び半導体装置の試験方法 - Google Patents
半導体装置及び半導体装置の試験方法Info
- Publication number
- JP2000311978A JP2000311978A JP11119374A JP11937499A JP2000311978A JP 2000311978 A JP2000311978 A JP 2000311978A JP 11119374 A JP11119374 A JP 11119374A JP 11937499 A JP11937499 A JP 11937499A JP 2000311978 A JP2000311978 A JP 2000311978A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- test
- external lead
- probe
- wide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Measuring Leads Or Probes (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の電気的特性試験等の試験工程に
おいて、試験用プローブを確実にコンタクトさせること
ができる外部リードを備えた半導体装置及び半導体装置
の試験方法を得る。 【解決手段】 半導体装置１０の封止樹脂１４から導出
された外部リード５の直線部５ａに電気的特性試験時に
試験用プローブ３０がその上平面５ｄにコンタクトされ
る広幅テストパッド部２０を設ける。
おいて、試験用プローブを確実にコンタクトさせること
ができる外部リードを備えた半導体装置及び半導体装置
の試験方法を得る。 【解決手段】 半導体装置１０の封止樹脂１４から導出
された外部リード５の直線部５ａに電気的特性試験時に
試験用プローブ３０がその上平面５ｄにコンタクトされ
る広幅テストパッド部２０を設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の電
気的特性試験等の試験工程において、試験用プローブを
確実にコンタクトさせることができる外部リードを備え
た半導体装置及び半導体装置の試験方法に関する。
気的特性試験等の試験工程において、試験用プローブを
確実にコンタクトさせることができる外部リードを備え
た半導体装置及び半導体装置の試験方法に関する。
【０００２】
【従来の技術】一般に半導体装置は、樹脂封止後に外部
リード及びタイバーを切断後、バリ除去工程、外部リー
ドの曲げ加工工程、商標・型名・製造番号等を封止樹脂
の表面に印刷する印刷工程、電気的特性試験及び環境試
験等の試験工程等の製造工程を経て完成される。そし
て、上記試験工程においては、半導体装置をテスト用ソ
ケットに組み込み、そのプローブを当該半導体装置の外
部リードにコンタクトさせて行う。ところが、近年、半
導体装置の高集積化・高機能化・小形化の進歩が著し
く、特に、小形化に併せ外部リードの多ピン化・狭ピッ
チ化が急速に進んで、半導体装置の試験工程における外
部リードとテスト用ソケットのプローブとの確実なコン
タクトが得られない等の困難な状況が多々発生してい
る。
リード及びタイバーを切断後、バリ除去工程、外部リー
ドの曲げ加工工程、商標・型名・製造番号等を封止樹脂
の表面に印刷する印刷工程、電気的特性試験及び環境試
験等の試験工程等の製造工程を経て完成される。そし
て、上記試験工程においては、半導体装置をテスト用ソ
ケットに組み込み、そのプローブを当該半導体装置の外
部リードにコンタクトさせて行う。ところが、近年、半
導体装置の高集積化・高機能化・小形化の進歩が著し
く、特に、小形化に併せ外部リードの多ピン化・狭ピッ
チ化が急速に進んで、半導体装置の試験工程における外
部リードとテスト用ソケットのプローブとの確実なコン
タクトが得られない等の困難な状況が多々発生してい
る。
【０００３】図８は従来の半導体装置のリードフレーム
を示す要部平面図である。図において、リードフレーム
１は、１個の半導体装置が形成される領域が、平行する
枠１ａ間に設けられた開口部内の中央部に半導体素子１
１が搭載される四辺形のダイパッド２がその四コーナ部
を吊りリード３に支持・配置されており、その周囲には
複数の内部リード４が放射状に配置され、各内部リード
４の外側には外部リード５が外側に向けて放射状に配置
され、両枠１ａ及び隣接する他の半導体装置形成領域と
を画する枠１ｂに繋がっている。そして、内部リード４
と外部リード５との境界には隣接する各内、外部リード
４，５間がタイバー６により連結されている。７は他の
半導体装置形成領域とを画する枠１ｂに設けられた樹脂
封止時の熱変形防止用スリットである。８はアセンブリ
工程においてリードフレーム１を位置決めするための位
置決め穴、９はリードフレーム１の送り穴である。
を示す要部平面図である。図において、リードフレーム
１は、１個の半導体装置が形成される領域が、平行する
枠１ａ間に設けられた開口部内の中央部に半導体素子１
１が搭載される四辺形のダイパッド２がその四コーナ部
を吊りリード３に支持・配置されており、その周囲には
複数の内部リード４が放射状に配置され、各内部リード
４の外側には外部リード５が外側に向けて放射状に配置
され、両枠１ａ及び隣接する他の半導体装置形成領域と
を画する枠１ｂに繋がっている。そして、内部リード４
と外部リード５との境界には隣接する各内、外部リード
４，５間がタイバー６により連結されている。７は他の
半導体装置形成領域とを画する枠１ｂに設けられた樹脂
封止時の熱変形防止用スリットである。８はアセンブリ
工程においてリードフレーム１を位置決めするための位
置決め穴、９はリードフレーム１の送り穴である。
【０００４】このようなリードフレーム１を用いて半導
体装置を製造するには、図９の従来の半導装置の断面図
に示すように、ダイパッド２に接着剤を介して半導体素
子１１を接着した後、半導体素子１１の電極パッド１２
と内部リード４とを金属細線１３で接続し、各部品２，
４，１１〜１３を一体に封止樹脂１４で一体に封止す
る。図９は以上の工程が終わった断面を示し、図１０の
全体平面図に示すように、１個のリードフレームに数個
の半導体装置が組み立てられる。次いで、タイバー６の
切断工程（ここで、タイバー６の切断ラインは、タイバ
ーカットパンチ（図示せず）とのずれによりリード側へ
食い込み切断されないように外部リード５の端面から最
大０．０５ｍｍ程度外側に出している。したがって、こ
の部分の最大幅寸法は、リード幅＋０．１ｍｍ程度とな
る。即ち、外部リード５の幅が０．２ｍｍの場合は最大
０．３ｍｍとなる）、樹脂封止時に流出した各内部リー
ド４とタイバー６間の樹脂バリ（図示せず）の高圧水噴
射によるバリ除去工程、リードカット工程及びめっき工
程を経て半導体装置１０の組み立ては完了する。
体装置を製造するには、図９の従来の半導装置の断面図
に示すように、ダイパッド２に接着剤を介して半導体素
子１１を接着した後、半導体素子１１の電極パッド１２
と内部リード４とを金属細線１３で接続し、各部品２，
４，１１〜１３を一体に封止樹脂１４で一体に封止す
る。図９は以上の工程が終わった断面を示し、図１０の
全体平面図に示すように、１個のリードフレームに数個
の半導体装置が組み立てられる。次いで、タイバー６の
切断工程（ここで、タイバー６の切断ラインは、タイバ
ーカットパンチ（図示せず）とのずれによりリード側へ
食い込み切断されないように外部リード５の端面から最
大０．０５ｍｍ程度外側に出している。したがって、こ
の部分の最大幅寸法は、リード幅＋０．１ｍｍ程度とな
る。即ち、外部リード５の幅が０．２ｍｍの場合は最大
０．３ｍｍとなる）、樹脂封止時に流出した各内部リー
ド４とタイバー６間の樹脂バリ（図示せず）の高圧水噴
射によるバリ除去工程、リードカット工程及びめっき工
程を経て半導体装置１０の組み立ては完了する。
【０００５】次に、半導体装置の電気的特性等の試験工
程について説明する。図１１は、従来の半導体装置の電
気的特性試験工程において外部リードに半導体装置用ソ
ケットのプローブを正常にコンタクトさせる状況を示す
要部斜視図、図１２は、従来の半導体装置の試験工程に
おいて半導体装置用ソケットのプローブと外部リードと
のコンタクトずれにより異常コンタクトを生じ、めっき
ヒゲが生じた状況を示す要部斜視図である。図１１、図
１２において、外部リード５は封止樹脂１４の端部から
導出されて折り曲げ加工され、直線部５ａ、曲折部５ｂ
及び実装部５ｃを構成する。タイバー６は切断されタイ
バー切断痕１５が僅かに残るが、殆ど外部リード５の幅
に等しい。１６は残留流出樹脂である。３０は半導体装
置用ソケット（図示せず）のプローブであり、試験時に
プローブ３０が矢Ａ方向に押し下げられ（図１１
（ａ））、先端が外部リード５の実装部５ｃの上面にコ
ンタクトされて（図１１（ｂ））、正常コンタクト痕１
７が残る（図１１（ｃ））。もし、半導体装置１０を半
導体装置用ソケット内へ挿入したときの位置決めが悪く
外部リード５と各プローブ３０との間にずれが生じてい
ると、図１２に示すように、外部リード５端から外れた
状態で異常コンタクト痕１８を生じ、被覆している半田
めっき膜を削り取ってめっきヒゲ１９が発生しがちであ
る。
程について説明する。図１１は、従来の半導体装置の電
気的特性試験工程において外部リードに半導体装置用ソ
ケットのプローブを正常にコンタクトさせる状況を示す
要部斜視図、図１２は、従来の半導体装置の試験工程に
おいて半導体装置用ソケットのプローブと外部リードと
のコンタクトずれにより異常コンタクトを生じ、めっき
ヒゲが生じた状況を示す要部斜視図である。図１１、図
１２において、外部リード５は封止樹脂１４の端部から
導出されて折り曲げ加工され、直線部５ａ、曲折部５ｂ
及び実装部５ｃを構成する。タイバー６は切断されタイ
バー切断痕１５が僅かに残るが、殆ど外部リード５の幅
に等しい。１６は残留流出樹脂である。３０は半導体装
置用ソケット（図示せず）のプローブであり、試験時に
プローブ３０が矢Ａ方向に押し下げられ（図１１
（ａ））、先端が外部リード５の実装部５ｃの上面にコ
ンタクトされて（図１１（ｂ））、正常コンタクト痕１
７が残る（図１１（ｃ））。もし、半導体装置１０を半
導体装置用ソケット内へ挿入したときの位置決めが悪く
外部リード５と各プローブ３０との間にずれが生じてい
ると、図１２に示すように、外部リード５端から外れた
状態で異常コンタクト痕１８を生じ、被覆している半田
めっき膜を削り取ってめっきヒゲ１９が発生しがちであ
る。
【０００６】すなわち、多ピン、かつ狭ピッチの外部リ
ード５に半導体装置用ソケットのプローブ３０をコンタ
クトさせる場合、従来は外部リード５の幅が狭いため、
プローブ３０をコンタクトさせる接触面積を広く取れ
ず、図１２に示すように異常コンタクト痕１８が生じ易
く、めっきヒゲ１９が発生して外部リード５相互間を短
絡し試験ができないことも多々あった。また、プローブ
３０が隣同士の外部リード５に干渉するのを避けなが
ら、幅も間隔も狭い外部リード５にプローブ３０の先端
をコンタクトさせなければならず、プローブ３０の製作
及び組み立てに対し高度な技術をもって高精度に行う必
要があり、更に、プローブ３０に対する半導体装置１０
の位置決めも高精度に行う必要がある等の問題もあっ
た。
ード５に半導体装置用ソケットのプローブ３０をコンタ
クトさせる場合、従来は外部リード５の幅が狭いため、
プローブ３０をコンタクトさせる接触面積を広く取れ
ず、図１２に示すように異常コンタクト痕１８が生じ易
く、めっきヒゲ１９が発生して外部リード５相互間を短
絡し試験ができないことも多々あった。また、プローブ
３０が隣同士の外部リード５に干渉するのを避けなが
ら、幅も間隔も狭い外部リード５にプローブ３０の先端
をコンタクトさせなければならず、プローブ３０の製作
及び組み立てに対し高度な技術をもって高精度に行う必
要があり、更に、プローブ３０に対する半導体装置１０
の位置決めも高精度に行う必要がある等の問題もあっ
た。
【０００７】このような問題点への対処策の一つとし
て、例えば、特開平６−６１６３１号公報に、リード部
材上にチップが搭載され、該リード部材の内部リードと
の接続後、外部リードを延出させて樹脂モールドにより
パッケージングされる半導体装置において、前記パッケ
ージングにより形成されるパッケージの、実装面に対す
る前記外部リードより上方の上部樹脂と下部樹脂の大き
さを異ならせ、該外部リードの一面の表出部を表出させ
て形成すると共に、該外部リードにおける表出部の所定
部分に幅広部を形成し、該幅広部を千鳥状に配設するこ
とを特徴として、半導体装置の特性試験時等における外
部リードの変形を防止し、プローブとのコンタクトを確
実にして試験を行うことができる技術が開示されてい
る。
て、例えば、特開平６−６１６３１号公報に、リード部
材上にチップが搭載され、該リード部材の内部リードと
の接続後、外部リードを延出させて樹脂モールドにより
パッケージングされる半導体装置において、前記パッケ
ージングにより形成されるパッケージの、実装面に対す
る前記外部リードより上方の上部樹脂と下部樹脂の大き
さを異ならせ、該外部リードの一面の表出部を表出させ
て形成すると共に、該外部リードにおける表出部の所定
部分に幅広部を形成し、該幅広部を千鳥状に配設するこ
とを特徴として、半導体装置の特性試験時等における外
部リードの変形を防止し、プローブとのコンタクトを確
実にして試験を行うことができる技術が開示されてい
る。
【０００８】
【発明が解決しようとする課題】しかし、上記改善され
た半導体装置は、パッケージの、実装面に対する外部リ
ードより上方の上部樹脂と下部樹脂の大きさを異なら
せ、該外部リードの一面の表出部を表出させ所定部分に
幅広部が形成されたものであり、同公報中の図２１，２
２にも示されているように、本半導体装置の電気的特性
試験は、半導体装置のパッケージがソケットの蓋部で押
圧固定され外部リードの幅広部がソケット端子のプロー
ブ上にコンタクトされた状態で行われる。したがって、
半導体装置が本体上に位置決めされたときは、作業者
は、外部リードの幅広部とプローブ先端とのコンタクト
状態については、一切、目視点検することはできなかっ
た。
た半導体装置は、パッケージの、実装面に対する外部リ
ードより上方の上部樹脂と下部樹脂の大きさを異なら
せ、該外部リードの一面の表出部を表出させ所定部分に
幅広部が形成されたものであり、同公報中の図２１，２
２にも示されているように、本半導体装置の電気的特性
試験は、半導体装置のパッケージがソケットの蓋部で押
圧固定され外部リードの幅広部がソケット端子のプロー
ブ上にコンタクトされた状態で行われる。したがって、
半導体装置が本体上に位置決めされたときは、作業者
は、外部リードの幅広部とプローブ先端とのコンタクト
状態については、一切、目視点検することはできなかっ
た。
【０００９】ところが、ソケットに挿入される半導体装
置には、モールドバリ屑、メッキ屑や作業者の衣服から
発生した繊維屑等の異物が付着していることもあり、こ
れらが半導体装置をソケット内へ挿入、配置する際に振
動等により脱落することも多い。ところが、上記ソケッ
トのプローブのコンタクト部は常に上向きに構成されて
いるため、脱落した異物がプローブのコンタクト部上に
付着したり、隣接するプローブ間にまたがって付着した
りすることもある。このため、外部リードとプローブ間
の正常な電気的コンタクトが得られなかったり、プロー
ブ間がメッキ屑で短絡される等して、電気的特性試験が
行えない事態が生じかねないと言う問題もあった。
置には、モールドバリ屑、メッキ屑や作業者の衣服から
発生した繊維屑等の異物が付着していることもあり、こ
れらが半導体装置をソケット内へ挿入、配置する際に振
動等により脱落することも多い。ところが、上記ソケッ
トのプローブのコンタクト部は常に上向きに構成されて
いるため、脱落した異物がプローブのコンタクト部上に
付着したり、隣接するプローブ間にまたがって付着した
りすることもある。このため、外部リードとプローブ間
の正常な電気的コンタクトが得られなかったり、プロー
ブ間がメッキ屑で短絡される等して、電気的特性試験が
行えない事態が生じかねないと言う問題もあった。
【００１０】この発明は、上記のような問題点を解消す
るためになされたもので、多ピン化・狭ピッチ化された
小型の半導体装置であっても、電気的特性試験等の試験
工程において、試験用プローブとのコンタクトを確実に
行うことができ、かつ、プローブに異物付着を生じさせ
ることなく試験が可能な外部リードを備えた半導体装置
及び半導体装置の試験方法を提供することを目的とす
る。
るためになされたもので、多ピン化・狭ピッチ化された
小型の半導体装置であっても、電気的特性試験等の試験
工程において、試験用プローブとのコンタクトを確実に
行うことができ、かつ、プローブに異物付着を生じさせ
ることなく試験が可能な外部リードを備えた半導体装置
及び半導体装置の試験方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】この発明に係る半導体装
置は、ダイパッド部に載置された半導体素子の複数の電
極パッドと内部リード間がそれぞれ金属細線で接続され
てダイパッド部、半導体素子、電極パッド、内部リード
及び金属細線が樹脂封止され、複数の外部リードが封止
樹脂外に導出された半導体装置において、外部リードの
封止樹脂外に導出された部分のうち実装部と異なる部分
に、半導体装置の電気的特性試験時に試験用プローブに
より上平面がコンタクトされる広幅テストパッド部を設
けたものである。また、外部リードは封止樹脂端部から
突出された直線部、直線部から曲折された曲折部及び曲
折部に続く実装部を有するものとし、広幅テストパッド
部を直線部又は曲折部に設けたものである。また、外部
リードは封止樹脂端部から突出された直線部、直線部か
ら曲折された曲折部及び曲折部に続く実装部を有するも
のとし、広幅テストパッド部を直線部又は曲折部に設
け、広幅テストパッド部が設けられた位置の異なる外部
リードを、隣り合って配設したものである。また、広幅
テストパッド部を、樹脂封止時に流出する樹脂バリのス
トッパ堰となるタイバーを切断して構成したものであ
る。
置は、ダイパッド部に載置された半導体素子の複数の電
極パッドと内部リード間がそれぞれ金属細線で接続され
てダイパッド部、半導体素子、電極パッド、内部リード
及び金属細線が樹脂封止され、複数の外部リードが封止
樹脂外に導出された半導体装置において、外部リードの
封止樹脂外に導出された部分のうち実装部と異なる部分
に、半導体装置の電気的特性試験時に試験用プローブに
より上平面がコンタクトされる広幅テストパッド部を設
けたものである。また、外部リードは封止樹脂端部から
突出された直線部、直線部から曲折された曲折部及び曲
折部に続く実装部を有するものとし、広幅テストパッド
部を直線部又は曲折部に設けたものである。また、外部
リードは封止樹脂端部から突出された直線部、直線部か
ら曲折された曲折部及び曲折部に続く実装部を有するも
のとし、広幅テストパッド部を直線部又は曲折部に設
け、広幅テストパッド部が設けられた位置の異なる外部
リードを、隣り合って配設したものである。また、広幅
テストパッド部を、樹脂封止時に流出する樹脂バリのス
トッパ堰となるタイバーを切断して構成したものであ
る。
【００１２】この発明に係る半導体装置の試験方法は、
封止樹脂外に導出された外部リードに広幅テストパッド
部が設けられている半導体装置の電気的特性の試験方法
であって、試験時に、試験装置にセットされた半導体装
置の広幅テストパッド部の上平面に試験用プローブをコ
ンタクトさせて行うようにしたものである。
封止樹脂外に導出された外部リードに広幅テストパッド
部が設けられている半導体装置の電気的特性の試験方法
であって、試験時に、試験装置にセットされた半導体装
置の広幅テストパッド部の上平面に試験用プローブをコ
ンタクトさせて行うようにしたものである。
【００１３】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態の半導体装置につき図を基に説明する。な
お、各図中、従来例におけるものと同一符号は同一、又
は同等のものを示す。以下同じ。図１は、この発明の実
施の形態１である半導体装置の外部リードに電気的特性
試験工程において半導体装置用ソケットのプローブを正
常にコンタクトさせる状況を示す要部斜視図、図２は、
半導体装置の外部リードと半導体装置用ソケットのプロ
ーブとのコンタクトずれが生じた場合の、従来例に比し
たこの発明の優位性を説明する要部斜視図、図３は、図
２に示す関係を説明する平面図である。図１、図２にお
いて、２０は隣接する各内、外部リード４，５相互間を
連結したタイバー６を狭い隙間をもって切断することに
より直線部５ａに形成された広幅テストパッド部であ
る。ここで、広幅テストパッド部２０はできる限り幅広
に形成することが要点であり、切断隙間は０．０５〜
０．１ｍｍ程度としてタイバーカットパンチ又はレーザ
加工機（いずれも図示せず）により切断するが、小さな
隙間になる程レーザ加工される。一例を示すと、タイバ
ー６の切断隙間を０．０５〜０．１ｍｍとして、リード
ピッチが０．５ｍｍ、外部リード幅が０．２ｍｍのもの
では、広幅テストパッド部２０の幅寸法は、０．４〜
０．４５ｍｍとなる。また、同様にしてリードピッチが
０．４ｍｍ、外部リード幅が０．１６ｍｍのものでは、
広幅テストパッド部２０の幅寸法は、０．３〜０．３５
ｍｍとなり、いずれの場合も、従来のものに比較してか
なり大きな幅サイズの広幅テストパッド部２０が得られ
ることになる。この発明に係る半導体装置は、タイバー
６の切断に際し切断隙間を極力小さくして、試験用プロ
ーブがその上平面５ｄにコンタクトする広幅テストパッ
ド部２０を有する外部リード５を構成した点が特徴であ
り、その他の構成は従来例におけるものと同様である。
なお、タイバー６の切断隙間０．０５〜０．１ｍｍの値
が半導体装置としての電気的特性上問題のないことは勿
論である。
一実施の形態の半導体装置につき図を基に説明する。な
お、各図中、従来例におけるものと同一符号は同一、又
は同等のものを示す。以下同じ。図１は、この発明の実
施の形態１である半導体装置の外部リードに電気的特性
試験工程において半導体装置用ソケットのプローブを正
常にコンタクトさせる状況を示す要部斜視図、図２は、
半導体装置の外部リードと半導体装置用ソケットのプロ
ーブとのコンタクトずれが生じた場合の、従来例に比し
たこの発明の優位性を説明する要部斜視図、図３は、図
２に示す関係を説明する平面図である。図１、図２にお
いて、２０は隣接する各内、外部リード４，５相互間を
連結したタイバー６を狭い隙間をもって切断することに
より直線部５ａに形成された広幅テストパッド部であ
る。ここで、広幅テストパッド部２０はできる限り幅広
に形成することが要点であり、切断隙間は０．０５〜
０．１ｍｍ程度としてタイバーカットパンチ又はレーザ
加工機（いずれも図示せず）により切断するが、小さな
隙間になる程レーザ加工される。一例を示すと、タイバ
ー６の切断隙間を０．０５〜０．１ｍｍとして、リード
ピッチが０．５ｍｍ、外部リード幅が０．２ｍｍのもの
では、広幅テストパッド部２０の幅寸法は、０．４〜
０．４５ｍｍとなる。また、同様にしてリードピッチが
０．４ｍｍ、外部リード幅が０．１６ｍｍのものでは、
広幅テストパッド部２０の幅寸法は、０．３〜０．３５
ｍｍとなり、いずれの場合も、従来のものに比較してか
なり大きな幅サイズの広幅テストパッド部２０が得られ
ることになる。この発明に係る半導体装置は、タイバー
６の切断に際し切断隙間を極力小さくして、試験用プロ
ーブがその上平面５ｄにコンタクトする広幅テストパッ
ド部２０を有する外部リード５を構成した点が特徴であ
り、その他の構成は従来例におけるものと同様である。
なお、タイバー６の切断隙間０．０５〜０．１ｍｍの値
が半導体装置としての電気的特性上問題のないことは勿
論である。
【００１４】次に、上記構成の半導体装置の電気的特性
試験方法について述べる。上記のように試験工程におい
ては、半導体装置をテスト用ソケット（図示せず）に組
み込み、そのプローブを当該半導体装置の外部リードに
コンタクトさせて行うが、この発明の半導体装置でも同
様に、図１（ａ），（ｂ）に示すようにプローブ３０を
矢Ａ方向に下降させて広幅テストパッド部２０の上平面
５ｄにコンタクトさせて行う。これにより、通常は図１
（ｃ）に示すように、広幅テストパッド部２０のほぼ中
央に正常コンタクト痕１７が残る。ところが、半導体装
置用ソケットのプローブ３０と外部リード５との間にず
れがある場合は、図２に示すように、正常コンタクト痕
１７は広幅テストパッド部２０の中央からずれた位置に
印されるだけで問題は生じない。これに対して従来装置
においては、図２及び図３に示すように、同様のずれが
生じていると、外部リード５端から外れた状態で異常コ
ンタクト痕１８が生じ、外部リード５を被覆している半
田めっき膜を削り取ってめっきヒゲ１９が発生する場合
が多い。多ピン・狭ピッチ化により細幅の外部リード５
を有する半導体装置１０では、発生しためっきヒゲ１９
が隣接する外部リード５間を短絡して電気的特性試験が
できず、問題となることも多々ある。
試験方法について述べる。上記のように試験工程におい
ては、半導体装置をテスト用ソケット（図示せず）に組
み込み、そのプローブを当該半導体装置の外部リードに
コンタクトさせて行うが、この発明の半導体装置でも同
様に、図１（ａ），（ｂ）に示すようにプローブ３０を
矢Ａ方向に下降させて広幅テストパッド部２０の上平面
５ｄにコンタクトさせて行う。これにより、通常は図１
（ｃ）に示すように、広幅テストパッド部２０のほぼ中
央に正常コンタクト痕１７が残る。ところが、半導体装
置用ソケットのプローブ３０と外部リード５との間にず
れがある場合は、図２に示すように、正常コンタクト痕
１７は広幅テストパッド部２０の中央からずれた位置に
印されるだけで問題は生じない。これに対して従来装置
においては、図２及び図３に示すように、同様のずれが
生じていると、外部リード５端から外れた状態で異常コ
ンタクト痕１８が生じ、外部リード５を被覆している半
田めっき膜を削り取ってめっきヒゲ１９が発生する場合
が多い。多ピン・狭ピッチ化により細幅の外部リード５
を有する半導体装置１０では、発生しためっきヒゲ１９
が隣接する外部リード５間を短絡して電気的特性試験が
できず、問題となることも多々ある。
【００１５】実施の形態２．図４は、この発明の実施の
形態２である半導体装置の外部リードに電気的特性試験
工程において半導体装置用ソケットのプローブを正常に
コンタクトさせる状況を示す要部斜視図である。図示の
ように、本実施の形態２においては、試験用プローブ３
０の先端がコンタクトする外部リード５の広幅テストパ
ッド部２１は外部リード５の曲折部５ｂに設けられてい
る（図４（ａ）参照）。最近のように半導体装置の小形
化、多ピン化が進むと、封止樹脂１４の端部から出た外
部リード５の直線部５ａの寸法も極めて小さくなり、樹
脂封止時に発生する樹脂バリ（図示せず）が完全に取り
除かれず直線部５ａに残る場合がある。このような状態
で封止樹脂１４の端部から出た外部リード５の直線部５
ａに広幅テストパッド部２０が形成されている（実施の
形態１）と、半導体装置用ソケットのプローブ３０との
間に電気的コンタクトが得られず試験ができないことも
起こり得る。しかし、本実施の形態２においては、上記
のような樹脂バリが残留しにくい外部リード５の曲折部
５ｂに外部リード５の広幅テストパッド部２１を設けて
半導体装置用ソケットの試験用プローブ３０の先端をそ
の上平面５ｄにコンタクトさせるようにした（図４
（ｂ）参照）ことにより、以上のような事態の発生を回
避して確実なコンタクトが得られるようにしたものであ
る（図４（ｃ）参照）。
形態２である半導体装置の外部リードに電気的特性試験
工程において半導体装置用ソケットのプローブを正常に
コンタクトさせる状況を示す要部斜視図である。図示の
ように、本実施の形態２においては、試験用プローブ３
０の先端がコンタクトする外部リード５の広幅テストパ
ッド部２１は外部リード５の曲折部５ｂに設けられてい
る（図４（ａ）参照）。最近のように半導体装置の小形
化、多ピン化が進むと、封止樹脂１４の端部から出た外
部リード５の直線部５ａの寸法も極めて小さくなり、樹
脂封止時に発生する樹脂バリ（図示せず）が完全に取り
除かれず直線部５ａに残る場合がある。このような状態
で封止樹脂１４の端部から出た外部リード５の直線部５
ａに広幅テストパッド部２０が形成されている（実施の
形態１）と、半導体装置用ソケットのプローブ３０との
間に電気的コンタクトが得られず試験ができないことも
起こり得る。しかし、本実施の形態２においては、上記
のような樹脂バリが残留しにくい外部リード５の曲折部
５ｂに外部リード５の広幅テストパッド部２１を設けて
半導体装置用ソケットの試験用プローブ３０の先端をそ
の上平面５ｄにコンタクトさせるようにした（図４
（ｂ）参照）ことにより、以上のような事態の発生を回
避して確実なコンタクトが得られるようにしたものであ
る（図４（ｃ）参照）。
【００１６】実施の形態３．図５は、この発明の実施の
形態３である半導体装置の外部リードに電気的特性試験
工程において半導体装置用ソケットのプローブを正常に
コンタクトさせる状況を示す要部斜視図である。図示の
ように、本実施の形態３においては、試験用プローブ３
０の先端がコンタクトする外部リード５のテストパッド
部を、封止樹脂１４の端部から出た外部リード５の直線
部５ａに設けた広幅テストパッド部２０と、隣り合う外
部リード５の曲折部５ｂに設けた広幅テストパッド部２
１とに交互に設け（図５（ａ）参照）、半導体装置用ソ
ケットのプローブも広幅テストパッド部２０とコンタク
トするプローブ３０ａ、広幅テストパッド部２１とコン
タクトするプローブ３０ｂとを交互に備えたものであ
る。益々小形化、多ピン化が進む半導体装置の外部リー
ド５に実施の形態１，２におけるような広幅テストパッ
ド部２０，２１を設けるのは、寸法確保上も製造上も容
易なことではない。本実施の形態３の半導体装置では、
上記のように広幅テストパッド部を隣り合う外部リード
５の出口の直線部５ａと曲折部５ｂとに交互に設ける構
成としたので、リードピッチが狭い場合でも容易に広幅
テストパッド部２０，２１を形成することができ、プロ
ーブ３０ａ，３０ｂとのコンタクトを確実にして電気的
特性試験を行うことができる。即ち、図５（ａ），
（ｂ）に示すように、プローブ３０ａ，３０ｂを矢Ａ方
向に下降させて広幅テストパッド部２０，２１の上平面
５ｄにコンタクトさせることにより、図５（ｃ）に示す
ように、各広幅テストパッド部２０，２１に確実に正常
コンタクト痕１７が得られる。
形態３である半導体装置の外部リードに電気的特性試験
工程において半導体装置用ソケットのプローブを正常に
コンタクトさせる状況を示す要部斜視図である。図示の
ように、本実施の形態３においては、試験用プローブ３
０の先端がコンタクトする外部リード５のテストパッド
部を、封止樹脂１４の端部から出た外部リード５の直線
部５ａに設けた広幅テストパッド部２０と、隣り合う外
部リード５の曲折部５ｂに設けた広幅テストパッド部２
１とに交互に設け（図５（ａ）参照）、半導体装置用ソ
ケットのプローブも広幅テストパッド部２０とコンタク
トするプローブ３０ａ、広幅テストパッド部２１とコン
タクトするプローブ３０ｂとを交互に備えたものであ
る。益々小形化、多ピン化が進む半導体装置の外部リー
ド５に実施の形態１，２におけるような広幅テストパッ
ド部２０，２１を設けるのは、寸法確保上も製造上も容
易なことではない。本実施の形態３の半導体装置では、
上記のように広幅テストパッド部を隣り合う外部リード
５の出口の直線部５ａと曲折部５ｂとに交互に設ける構
成としたので、リードピッチが狭い場合でも容易に広幅
テストパッド部２０，２１を形成することができ、プロ
ーブ３０ａ，３０ｂとのコンタクトを確実にして電気的
特性試験を行うことができる。即ち、図５（ａ），
（ｂ）に示すように、プローブ３０ａ，３０ｂを矢Ａ方
向に下降させて広幅テストパッド部２０，２１の上平面
５ｄにコンタクトさせることにより、図５（ｃ）に示す
ように、各広幅テストパッド部２０，２１に確実に正常
コンタクト痕１７が得られる。
【００１７】次に、上記図５に示した広幅テストパッド
部２０，２１を備えた外部リード５の形成方法につき説
明する。図６は、この発明の実施の形態３である半導体
装置の外部リードの形成方法を示す平面図であり、図６
（ａ）は、外部リード相互間に傾斜方向が異なるタイバ
ーを設けたリードフレームを用いて樹脂封止した半導体
装置の端部の要部平面図、図６（ｂ）は、図６（ａ）の
タイバーを切断して隣り合う外部リードの各異なる位置
に広幅テストパッド部が形成され交互に配列された状態
を示す平面図である。図６（ａ）に示すように、隣接す
る外部リード５間には左上がり傾斜タイバー２２ａ又は
右上がり傾斜タイバー２２ｂが交互に形成されて樹脂封
止される。２３は隣り合う外部リード５と傾斜タイバー
２２ａ又は２２ｂとの間に流出した樹脂バリである。次
いで、図６（ｂ）に示すように各傾斜タイバー２２ａ，
２２ｂを切断して広幅テストパッド部２０，２１を形成
する。なお、この後に樹脂バリ２３も除去されて僅かに
残留流出樹脂１６が残る。以上により、更に広幅なサイ
ズのテストパッド部を、隣接する外部リード５との間に
より広い間隔をおいて形成することができ、電気的特性
試験時の更なるプローブの確実なコンタクトが可能とな
るのみならず、細幅な外部リードの取り扱い時の曲がり
に対する裕度が増す。例えば、傾斜タイバー２２ａ，２
２ｂの切断隙間は０．０５〜０．１ｍｍとして、リード
ピッチが０．５ｍｍ、外部リード幅が０．２ｍｍの場
合、広幅テストパッド部２０の幅寸法は０．６〜０．７
ｍｍとなって大幅に大きなサイズが得られる。ここで、
上記切断隙間を増して０．２ｍｍとしても、広幅テスト
パッド部２０の幅寸法は少なくとも０．４ｍｍの十分大
きなサイズが得られ、隙間が広くなった分だけ外部リー
ドの取り扱い時における曲がりに対する裕度が増すこと
になる。
部２０，２１を備えた外部リード５の形成方法につき説
明する。図６は、この発明の実施の形態３である半導体
装置の外部リードの形成方法を示す平面図であり、図６
（ａ）は、外部リード相互間に傾斜方向が異なるタイバ
ーを設けたリードフレームを用いて樹脂封止した半導体
装置の端部の要部平面図、図６（ｂ）は、図６（ａ）の
タイバーを切断して隣り合う外部リードの各異なる位置
に広幅テストパッド部が形成され交互に配列された状態
を示す平面図である。図６（ａ）に示すように、隣接す
る外部リード５間には左上がり傾斜タイバー２２ａ又は
右上がり傾斜タイバー２２ｂが交互に形成されて樹脂封
止される。２３は隣り合う外部リード５と傾斜タイバー
２２ａ又は２２ｂとの間に流出した樹脂バリである。次
いで、図６（ｂ）に示すように各傾斜タイバー２２ａ，
２２ｂを切断して広幅テストパッド部２０，２１を形成
する。なお、この後に樹脂バリ２３も除去されて僅かに
残留流出樹脂１６が残る。以上により、更に広幅なサイ
ズのテストパッド部を、隣接する外部リード５との間に
より広い間隔をおいて形成することができ、電気的特性
試験時の更なるプローブの確実なコンタクトが可能とな
るのみならず、細幅な外部リードの取り扱い時の曲がり
に対する裕度が増す。例えば、傾斜タイバー２２ａ，２
２ｂの切断隙間は０．０５〜０．１ｍｍとして、リード
ピッチが０．５ｍｍ、外部リード幅が０．２ｍｍの場
合、広幅テストパッド部２０の幅寸法は０．６〜０．７
ｍｍとなって大幅に大きなサイズが得られる。ここで、
上記切断隙間を増して０．２ｍｍとしても、広幅テスト
パッド部２０の幅寸法は少なくとも０．４ｍｍの十分大
きなサイズが得られ、隙間が広くなった分だけ外部リー
ドの取り扱い時における曲がりに対する裕度が増すこと
になる。
【００１８】図７は、この発明の実施の形態３である半
導体装置の外部リードの他の形成方法を示す平面図であ
り、上記左上がり又は右上がり傾斜タイバー２２ａ，２
２ｂの代わりに、左上がり又は右上がり曲折タイバー２
４ａ，２４ｂを設けたものである。各曲折タイバー２４
ａ，２４ｂを上記各傾斜タイバー２２ａ，２２ｂにおけ
ると同様に切断することにより、図６（ｂ）に示す広幅
テストパッド部２０，２１が形成できる。なお、上記実
施の形態１〜３におけるプローブ３０は、半導体装置用
ソケットにおけるもので説明したが、これに限らず、他
の如何なる電気的試験装置で用いる試験用プローブの場
合でも、本発明が適用できることは言うまでもない。ま
た、半導体装置の曲折部５ｂを有する外部リード５に広
幅テストパッド部を設けたものとして説明したが、曲折
部５ｂのない外部リード５に本発明の広幅テストパッド
部を設けたものてあっても同様の効果を奏する。
導体装置の外部リードの他の形成方法を示す平面図であ
り、上記左上がり又は右上がり傾斜タイバー２２ａ，２
２ｂの代わりに、左上がり又は右上がり曲折タイバー２
４ａ，２４ｂを設けたものである。各曲折タイバー２４
ａ，２４ｂを上記各傾斜タイバー２２ａ，２２ｂにおけ
ると同様に切断することにより、図６（ｂ）に示す広幅
テストパッド部２０，２１が形成できる。なお、上記実
施の形態１〜３におけるプローブ３０は、半導体装置用
ソケットにおけるもので説明したが、これに限らず、他
の如何なる電気的試験装置で用いる試験用プローブの場
合でも、本発明が適用できることは言うまでもない。ま
た、半導体装置の曲折部５ｂを有する外部リード５に広
幅テストパッド部を設けたものとして説明したが、曲折
部５ｂのない外部リード５に本発明の広幅テストパッド
部を設けたものてあっても同様の効果を奏する。
【００１９】
【発明の効果】この発明は以上のように構成されている
ので、以下に示す効果を奏する。外部リードの実装部と
異なる部分に、半導体装置の電気的特性試験時に試験用
プローブにより上平面がコンタクトされる幅広テストパ
ッド部を設けたので、多ピン・狭ピッチ化された小型の
半導体装置であっても試験用プローブとの確実な電気的
コンタクトが得られて、信頼性の高い試験が可能とな
る。また、幅広テストパッド部を外部リードの直線部又
は曲折部に設けたので、樹脂封止時に流出する樹脂バリ
の付着による試験用プローブとの電気的コンタクトが阻
害されることがない。また、幅広テストパッド部を外部
リードの直線部又は曲折部に設け、この幅広テストパッ
ド部を設けた位置の異なる外部リードを隣り合って配設
したので、リードピッチが狭い外部リードであっても、
隣り合う外部リードとの間に大きめの隙間をもって容易
に幅広テストパッド部を設けることができ、試験用プロ
ーブとの更なる確実な電気的コンタクトが得られるのみ
ならず、取り扱い時における外部リードの曲がりに対す
る裕度を増すことができる。また、幅広テストパッド部
をタイバーの切断により構成するものとしたので、幅広
テストパッド部を有する外部リードを備えた半導体装置
が安価に得られる。
ので、以下に示す効果を奏する。外部リードの実装部と
異なる部分に、半導体装置の電気的特性試験時に試験用
プローブにより上平面がコンタクトされる幅広テストパ
ッド部を設けたので、多ピン・狭ピッチ化された小型の
半導体装置であっても試験用プローブとの確実な電気的
コンタクトが得られて、信頼性の高い試験が可能とな
る。また、幅広テストパッド部を外部リードの直線部又
は曲折部に設けたので、樹脂封止時に流出する樹脂バリ
の付着による試験用プローブとの電気的コンタクトが阻
害されることがない。また、幅広テストパッド部を外部
リードの直線部又は曲折部に設け、この幅広テストパッ
ド部を設けた位置の異なる外部リードを隣り合って配設
したので、リードピッチが狭い外部リードであっても、
隣り合う外部リードとの間に大きめの隙間をもって容易
に幅広テストパッド部を設けることができ、試験用プロ
ーブとの更なる確実な電気的コンタクトが得られるのみ
ならず、取り扱い時における外部リードの曲がりに対す
る裕度を増すことができる。また、幅広テストパッド部
をタイバーの切断により構成するものとしたので、幅広
テストパッド部を有する外部リードを備えた半導体装置
が安価に得られる。
【００２０】更に、試験装置にセットされた半導体装置
の幅広テストパッド部の上平面に試験用プローブをコン
タクトさせて電気的特性の試験を行うようにしたので、
半導体装置を持ち込みセットする際に脱落することの多
いはんだ屑や樹脂バリ屑によって試験用プローブ相互間
が短絡されたり、プローブ先端部が汚染されて幅広テス
トパッド部との電気的コンタクトが阻害されることがな
い。
の幅広テストパッド部の上平面に試験用プローブをコン
タクトさせて電気的特性の試験を行うようにしたので、
半導体装置を持ち込みセットする際に脱落することの多
いはんだ屑や樹脂バリ屑によって試験用プローブ相互間
が短絡されたり、プローブ先端部が汚染されて幅広テス
トパッド部との電気的コンタクトが阻害されることがな
い。
【図１】 この発明の実施の形態１である半導体装置の
外部リードに電気的特性試験工程において半導体装置用
ソケットのプローブを正常にコンタクトさせる状況を示
す要部斜視図である。
外部リードに電気的特性試験工程において半導体装置用
ソケットのプローブを正常にコンタクトさせる状況を示
す要部斜視図である。
【図２】 図１における半導体装置の外部リードと半導
体装置用ソケットのプローブとのコンタクトずれが生じ
た場合の、従来例に比したこの発明の優位性を説明する
要部斜視図である。
体装置用ソケットのプローブとのコンタクトずれが生じ
た場合の、従来例に比したこの発明の優位性を説明する
要部斜視図である。
【図３】 図２に示す関係を説明する平面図である。
【図４】 この発明の実施の形態２である半導体装置の
外部リードに電気的特性試験工程において半導体装置用
ソケットのプローブを正常にコンタクトさせる状況を示
す要部斜視図である。
外部リードに電気的特性試験工程において半導体装置用
ソケットのプローブを正常にコンタクトさせる状況を示
す要部斜視図である。
【図５】 この発明の実施の形態３である半導体装置の
外部リードに電気的特性試験工程において半導体装置用
ソケットのプローブを正常にコンタクトさせる状況を示
す要部斜視図である。
外部リードに電気的特性試験工程において半導体装置用
ソケットのプローブを正常にコンタクトさせる状況を示
す要部斜視図である。
【図６】 図５における広幅テストパッド部を備えた外
部リードの形成方法を説明する平面図である。
部リードの形成方法を説明する平面図である。
【図７】 図５における広幅テストパッド部を備えた外
部リードの他の形成方法を説明する平面図である。
部リードの他の形成方法を説明する平面図である。
【図８】 従来の半導体装置のリードフレームを示す平
面図である。
面図である。
【図９】 従来の半導体装置の断面図である。
【図１０】 従来の半導体装置の樹脂封止後の全体平面
図である。
図である。
【図１１】 従来の半導体装置の外部リードに電気的特
性試験工程において半導体装置用ソケットのプローブを
正常にコンタクトさせる状況を示す要部斜視図である。
性試験工程において半導体装置用ソケットのプローブを
正常にコンタクトさせる状況を示す要部斜視図である。
【図１２】 従来の半導体装置の試験工程において半導
体装置用ソケットのプローブと外部リードとのコンタク
トずれにより異常コンタクトを生じ、めっきヒゲが生じ
た状況を示す要部斜視図である。
体装置用ソケットのプローブと外部リードとのコンタク
トずれにより異常コンタクトを生じ、めっきヒゲが生じ
た状況を示す要部斜視図である。
５；外部リード ５ａ；直線部 ５ｂ；曲折部
５ｃ；実装部 ５ｄ；上平面 ６；タイバー １０；半導体装置
１４；封止樹脂 ２０，２１；広幅テストパッド部 ２２ａ；左上がり
傾斜タイバー ２２ｂ；右上がり傾斜タイバー ２３；樹脂バリ ２４ａ；左上がり曲折タイバー ２４ｂ；右上がり曲
折タイバー ３０；試験用プローブ
５ｃ；実装部 ５ｄ；上平面 ６；タイバー １０；半導体装置
１４；封止樹脂 ２０，２１；広幅テストパッド部 ２２ａ；左上がり
傾斜タイバー ２２ｂ；右上がり傾斜タイバー ２３；樹脂バリ ２４ａ；左上がり曲折タイバー ２４ｂ；右上がり曲
折タイバー ３０；試験用プローブ
Claims (5)
- 【請求項１】 ダイパッド部に載置された半導体素子の
複数の電極パッドと内部リード間がそれぞれ金属細線で
接続されて上記ダイパッド部、半導体素子、電極パッ
ド、内部リード及び金属細線が樹脂封止され、複数の外
部リードが封止樹脂外に導出された半導体装置におい
て、上記外部リードの上記封止樹脂外に導出された部分
のうち実装部と異なる部分に、上記半導体装置の電気的
特性試験時に試験用プローブにより上平面がコンタクト
される広幅テストパッド部が設けられていることを特徴
とする半導体装置。 - 【請求項２】 外部リードが封止樹脂端部から突出され
た直線部、上記直線部から曲折された曲折部及び上記曲
折部に続く実装部を有しており、広幅テストパッド部が
上記直線部又は曲折部に設けられていることを特徴とす
る請求項１記載の半導体装置。 - 【請求項３】 外部リードが封止樹脂端部から突出され
た直線部、上記直線部から曲折された曲折部及び上記曲
折部に続く実装部を有し、広幅テストパッド部は上記直
線部又は上記曲折部に設けられており、上記広幅テスト
パッド部が設けられた位置の異なる外部リードが、隣り
合って配設されていることを特徴とする請求項１記載の
半導体装置。 - 【請求項４】 広幅テストパッド部は、樹脂封止時に流
出する樹脂バリのストッパ堰となるタイバーを切断して
形成されたものであることを特徴とする請求項１〜請求
項３のいずれか一項記載の半導体装置。 - 【請求項５】 封止樹脂外に導出された外部リードに広
幅テストパッド部が設けられている半導体装置の電気的
特性の試験方法であって、上記試験時に、試験装置にセ
ットされた半導体装置の上記広幅テストパッド部の上平
面に試験用プローブをコンタクトさせて行うことを特徴
とする半導体装置の試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11119374A JP2000311978A (ja) | 1999-04-27 | 1999-04-27 | 半導体装置及び半導体装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11119374A JP2000311978A (ja) | 1999-04-27 | 1999-04-27 | 半導体装置及び半導体装置の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000311978A true JP2000311978A (ja) | 2000-11-07 |
Family
ID=14759938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11119374A Pending JP2000311978A (ja) | 1999-04-27 | 1999-04-27 | 半導体装置及び半導体装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000311978A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257767A (zh) * | 2020-02-12 | 2021-08-13 | 三菱电机株式会社 | 传递模塑型功率模块、引线框架及传递模塑型功率模块的制造方法 |
-
1999
- 1999-04-27 JP JP11119374A patent/JP2000311978A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257767A (zh) * | 2020-02-12 | 2021-08-13 | 三菱电机株式会社 | 传递模塑型功率模块、引线框架及传递模塑型功率模块的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4246243B2 (ja) | 半導体集積回路装置 | |
| US20050116321A1 (en) | Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP) | |
| EP3440697B1 (en) | Flat no-leads package with improved contact leads | |
| KR20030051222A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR19990036876A (ko) | 반도체 장치 및 그 제조방법 | |
| JP4367476B2 (ja) | モールドパッケージの製造方法 | |
| JP3569025B2 (ja) | 半導体装置、およびそれを用いた電子装置 | |
| JPH06252333A (ja) | 半導体装置及びその製造方法 | |
| KR100623606B1 (ko) | 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치 | |
| JP2000311978A (ja) | 半導体装置及び半導体装置の試験方法 | |
| JP2001060567A (ja) | 半導体装置の製造方法 | |
| JPH06236956A (ja) | 半導体装置及びその製造方法 | |
| JP2546431B2 (ja) | フィルムキャリアテープ | |
| JP3681856B2 (ja) | 樹脂封止型電子部品 | |
| KR100313500B1 (ko) | 테이프캐리어패키지및그제조방법 | |
| JPS6343897B2 (ja) | ||
| KR200141173Y1 (ko) | 리드돌출형 반도체 패키지 | |
| KR940005712B1 (ko) | 잭 타입 아이씨 패키지(jack-type ic package) | |
| JP2004200719A (ja) | 半導体装置 | |
| JPH04277673A (ja) | 半導体装置 | |
| KR100213435B1 (ko) | 반도체 칩의 마스터 전극 패드 및 이를 이용한 탭 패키지 | |
| JPS61206247A (ja) | 半導体装置用リ−ドフレ−ム | |
| JP2008244026A (ja) | 半導体装置、その製造方法、およびそのための有機配線基板 | |
| JPH05326801A (ja) | 半導体装置及びそのリードフレーム | |
| JP2001060568A (ja) | 半導体装置の製造方法 |