JP2000310783A - Liquid crystal element - Google Patents

Liquid crystal element

Info

Publication number
JP2000310783A
JP2000310783A JP12118199A JP12118199A JP2000310783A JP 2000310783 A JP2000310783 A JP 2000310783A JP 12118199 A JP12118199 A JP 12118199A JP 12118199 A JP12118199 A JP 12118199A JP 2000310783 A JP2000310783 A JP 2000310783A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
film
pixel electrode
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12118199A
Other languages
Japanese (ja)
Inventor
Katsumi Komiyama
克美 小宮山
Takashi Enomoto
隆 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP12118199A priority Critical patent/JP2000310783A/en
Publication of JP2000310783A publication Critical patent/JP2000310783A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a device having excellent viewing angle characteristics which can be fast driven and can be formed into a high-definition and large screen by forming a flattening film disposed between a pixel electrode and a substrate to cover switching elements and maintaining the distance between the pair of substrates by partition walls adhered and fixed to both substrates. SOLUTION: This liquid crystal element is produced by laminating a chiral smectic liquid crystal 30 between an active matrix substrate 10 and a counter substrate having a counter electrode 22. On the active matrix substrate 10, a flattening film 18 to cover TFTs 1 as switching elements to be disposed between a pixel electrode 2 and the substrate 10 is formed, and the distance between the pair of substrates 10, 20 is maintained by partition walls adhered and fixed to both substrates 10, 20. By this constitution, difference in the surface level due to the TFTs 1 can be greatly decreased to improve the aligning property, and since no spacer is used, damages of the pixel electrodes or short circuits or alignment disturbance due to the damages can be prevented. The obtd. device has excellent viewing angle characteristics, can be fast driven and formed into a high-definition and large screen.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パーソナルコンピ
ュータのディスプレイ等に用いられる液晶素子に関し、
特に、スイッチング素子を用いたアクティブマトリクス
方式の液晶素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal device used for a display of a personal computer and the like.
In particular, the present invention relates to an active matrix type liquid crystal element using a switching element.

【0002】[0002]

【従来の技術】液晶表示装置に用いられる液晶として
は、ネマチック液晶、スメクチック液晶、高分子分散型
液晶等、様々な液晶材料が用いられているが、アクティ
ブマトリクス方式の液晶素子で実用化されているものの
ほとんどは、ネマチック液晶を用いたTN(ツイステッ
ドネマチック)モードを用いている。
2. Description of the Related Art Various liquid crystal materials such as a nematic liquid crystal, a smectic liquid crystal, and a polymer-dispersed liquid crystal are used as a liquid crystal for a liquid crystal display device. Most of them use a TN (twisted nematic) mode using a nematic liquid crystal.

【0003】TNモードは、その応答速度が遅いことと
視野角特性が狭いために、画質上の問題があった。そこ
で、強誘電性或いは反強誘電性を示すカイラルスメクチ
ック液晶の高速で且つ広い視野角特性を生かして、アク
ティブマトリクス方式で駆動する液晶素子の研究がなさ
れてきた。
The TN mode has a problem in image quality due to its slow response speed and narrow viewing angle characteristics. Therefore, a liquid crystal element driven by an active matrix system has been studied by utilizing the high-speed and wide viewing angle characteristics of a chiral smectic liquid crystal exhibiting ferroelectricity or antiferroelectricity.

【0004】図8は従来のアクティブマトリクス方式の
カイラルスメクチック液晶素子の1画素の構成を模式的
に示す断面図である。図中、10及び20は基板、2は
画素電極、18はパッシベーション膜、19及び29は
配向膜、22は対向電極、1は薄膜トランジスタ(TF
T)、30は液晶、41はスペーサである。TFT1
は、ゲート電極11と、ゲート絶縁膜12と、i型半導
体層13と、ブロッキング層17と、オーミックコンタ
クト層(n+ 半導体層)14と、ソース電極15と、ド
レイン電極16とから構成されている。
FIG. 8 is a sectional view schematically showing the structure of one pixel of a conventional active matrix type chiral smectic liquid crystal element. In the figure, 10 and 20 are substrates, 2 is a pixel electrode, 18 is a passivation film, 19 and 29 are alignment films, 22 is a counter electrode, and 1 is a thin film transistor (TF).
T), 30 is a liquid crystal, 41 is a spacer. TFT1
Is composed of a gate electrode 11, a gate insulating film 12, an i-type semiconductor layer 13, a blocking layer 17, an ohmic contact layer (n + semiconductor layer) 14, a source electrode 15, and a drain electrode 16. I have.

【0005】基板10側はアクティブマトリクス基板で
あり、二次元状にマトリクス配置した画素毎に、画素電
極2とTFT1とが形成されている。また、基板20側
は対向基板で、全画素共通或いは走査ライン毎に共通の
対向電極22が形成されている。
The substrate 10 is an active matrix substrate in which a pixel electrode 2 and a TFT 1 are formed for each pixel arranged in a two-dimensional matrix. The substrate 20 is a counter substrate on which a common counter electrode 22 is formed in common for all pixels or for each scanning line.

【0006】上記アクティブマトリクス基板と対向基板
はそれぞれ対向面にラビング等の配向処理が施された配
向膜19、29が形成され、スペーサ41を介して対向
配置して液晶30を挟持し、周囲を不図示のシール材で
封止して構成される。また、当該液晶素子の外側にはそ
れぞれ偏光板(不図示)を配置して用いる。
[0006] The active matrix substrate and the opposing substrate are provided with alignment films 19 and 29, respectively, on the opposing surfaces, which have been subjected to an alignment treatment such as rubbing. It is configured by sealing with a sealing material (not shown). Further, a polarizing plate (not shown) is arranged and used outside the liquid crystal element.

【0007】[0007]

【発明が解決しようとする課題】通常、カイルラルスメ
クチック液晶に最適なセルギャップ(液晶層の厚さ)は
分子らせん構造を抑制するために、液晶自体の持つらせ
んピッチに対して同等か、これ以下とする必要がある。
通常ディスプレイに用いるスメクチック液晶のらせんピ
ッチは3〜40μm程度であるため、セルギャップとし
ては1〜2.5μm位が要求される。また、液晶層の光
透過性、及び色づき防止の観点から、リタデーション値
はΔnd=200μm(Δn:液晶の光学異方性、d:
セルギャップ)を要求されるため、この点からも、液晶
材料のΔnは0.1〜0.25程度に設計されている。
これから、望まれるセルギャップは1〜2.5μmであ
ることがわかる。
Usually, the optimal cell gap (thickness of the liquid crystal layer) for the chiral smectic liquid crystal is equal to or smaller than the helical pitch of the liquid crystal itself in order to suppress the molecular helical structure. It is necessary to:
Since the helical pitch of the smectic liquid crystal used for a normal display is about 3 to 40 μm, a cell gap of about 1 to 2.5 μm is required. Further, from the viewpoint of the light transmittance of the liquid crystal layer and the prevention of coloring, the retardation value is Δnd = 200 μm (Δn: optical anisotropy of liquid crystal, d:
Cell gap), the Δn of the liquid crystal material is designed to be about 0.1 to 0.25 from this point as well.
This shows that the desired cell gap is 1 to 2.5 μm.

【0008】一方、アクティブマトリクス方式の液晶素
子においては、図8に示した様に、アクティブマトリク
ス基板のTFT1の領域と画素電極2の領域ではセルギ
ャップが異なる。つまり、当該基板においてTFT1の
最も高い部分の厚さをdTFT、画素電極2の領域の厚さ
をdLCとすると、dTFT −dLC<1〜2.5μmでなけ
ればセルを構成することは不可能である。
On the other hand, in an active matrix type liquid crystal element, as shown in FIG. 8, a cell gap is different between a TFT 1 region and a pixel electrode 2 region of an active matrix substrate. That is, when the highest portion of the thickness of the d TFT of in the substrate TFT 1, the thickness of a region of the pixel electrode 2 and d LC, configuring the d TFT -d LC <1~2.5μm unless cells Is impossible.

【0009】図8の構成においては、dTFT =ゲート電
極11+ゲート絶縁膜12+i型半導体層13+ブロッ
キング層17+オーミックコンタクト層14+ソース電
極15(或いはドレイン電極16)+パッシベーション
膜18+配向膜19であり、dLC=ゲート絶縁膜12+
画素電極2+パッシベーション膜18+配向膜19であ
る。これらのうち、ゲート絶縁膜12、パッシベーショ
ン膜18、配向膜19は共通である。従って、dTFT
LC=ゲート電極11+i型半導体層13+ブロッキン
グ層17+オーミックコンタクト層14+ソース電極1
5−画素電極2である。ここで、具体的な数値を入れて
みると、例えば、それぞれの厚みが、ゲート電極11が
0.2μm、i型半導体層13が0.07μm、ブロッ
キング層17が0.3μm、オーミックコンタクト層1
4が0.005μm、ソース電極15が0.5μm、画
素電極2が0.15μmとすると、dTFT −dLC=0.
925μmとなる。よって、液晶材料によっては、セル
を構成することが困難であり、所望のセルギャップを形
成するために種々の問題が発生することが予測される。
In the structure of FIG. 8, d TFT = gate electrode 11 + gate insulating film 12 + i-type semiconductor layer 13 + blocking layer 17 + ohmic contact layer 14 + source electrode 15 (or drain electrode 16) + passivation film 18 + alignment film 19, d LC = gate insulating film 12+
It is a pixel electrode 2 + a passivation film 18 + an alignment film 19. Among these, the gate insulating film 12, the passivation film 18, and the alignment film 19 are common. Therefore, d TFT
d LC = gate electrode 11 + i-type semiconductor layer 13 + blocking layer 17 + ohmic contact layer 14 + source electrode 1
5--pixel electrode 2. Here, when specific numerical values are entered, for example, the respective thicknesses are as follows: the gate electrode 11 has a thickness of 0.2 μm, the i-type semiconductor layer 13 has a thickness of 0.07 μm, the blocking layer 17 has a thickness of 0.3 μm, and the ohmic contact layer 1 has a thickness of 0.2 μm.
4 is 0.005 μm, the source electrode 15 is 0.5 μm, and the pixel electrode 2 is 0.15 μm, d TFT −d LC = 0.
925 μm. Therefore, depending on the liquid crystal material, it is difficult to form a cell, and it is expected that various problems will occur in order to form a desired cell gap.

【0010】上記のように、従来の構成では、TFT1
が厚いため、カイラルスメクチック液晶材料から要求さ
れる最適ギャップを形成しようとすると、該TFT1の
高さが画素電極2よりも高いために、TFT1がギャッ
プを決める要因となってしまう。さらに、表示画面が大
きく、高精細のディスプレイを構成する場合には、配線
遅延、信号のレベル低下を抑えるために低抵抗の配線が
要求され、その結果、ソース電極やドレイン電極の配線
厚みが増して、さらにTFTの厚みが増し、画素電極領
域よりも1μm以上厚くなる恐れがある。このようにな
ると、液晶セルのギャップよりもTFT領域と画素電極
領域との厚みの差が大きくなり、それが制約となって液
晶材料の選択肢が狭まってしまう。また、所定のセルギ
ャップを維持するために、セル内には粒子状のスペーサ
41が配置されるが、セルギャップを出すために、基板
10、20に力を加えすぎると、該スペーサ41がTF
T1を傷つけたり、画素電極2のITO膜を損傷して上
下ショートを発生させたり、或いは、スペーサ41その
ものが割れて配向不良を引き起こし、表示むらやコント
ラスト低下の原因となる恐れがある。
As described above, in the conventional configuration, the TFT 1
Therefore, when trying to form an optimum gap required from a chiral smectic liquid crystal material, the height of the TFT 1 is higher than the pixel electrode 2, so that the TFT 1 becomes a factor that determines the gap. Furthermore, in the case of forming a high-definition display with a large display screen, low-resistance wiring is required to suppress wiring delay and signal level reduction, and as a result, the wiring thickness of the source electrode and the drain electrode increases. As a result, the thickness of the TFT may be further increased, and may be 1 μm or more thicker than the pixel electrode region. In this case, the difference between the thickness of the TFT region and the thickness of the pixel electrode region becomes larger than the gap of the liquid crystal cell, which restricts the choice of liquid crystal material. Further, in order to maintain a predetermined cell gap, a particulate spacer 41 is disposed in the cell. However, if too much force is applied to the substrates 10 and 20 in order to obtain a cell gap, the spacer 41
T1 may be damaged, the ITO film of the pixel electrode 2 may be damaged to cause a short circuit in the upper and lower directions, or the spacer 41 itself may be broken to cause poor alignment, resulting in display unevenness and lowering of contrast.

【0011】このような問題を解決する手段として、平
坦化膜を形成することによりTFT1と画素電極2のそ
れぞれの領域の高さを平坦化することも行なわれてい
る。しかしながら、図8の構成で画素電極2上(液晶3
0側)に厚い平坦化膜を形成すると、画素電極2と液晶
30との間隔が広くなり、平坦化膜による電圧降下によ
って液晶に印加される電圧が相対的に低下することか
ら、駆動電圧を高くする必要がある。
As means for solving such a problem, the height of each region of the TFT 1 and the pixel electrode 2 is flattened by forming a flattening film. However, in the configuration shown in FIG.
When a thick flattening film is formed on the (0 side), the distance between the pixel electrode 2 and the liquid crystal 30 increases, and the voltage applied to the liquid crystal relatively decreases due to the voltage drop due to the flattening film. Need to be higher.

【0012】本発明の目的は、上記問題点を解決し、カ
イラルスメクチック液晶を用いたアクティブマトリクス
方式の液晶素子において、表示に影響を及ぼしたり、駆
動電圧を高くすることなく所定のセルギャップを形成
し、視野角特性に優れ高速駆動が可能で高精細化、大画
面化が可能な液晶素子を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above problems and to form a predetermined cell gap in an active matrix type liquid crystal element using a chiral smectic liquid crystal without affecting a display or increasing a driving voltage. Another object of the present invention is to provide a liquid crystal element which has excellent viewing angle characteristics, can be driven at high speed, can have high definition, and can have a large screen.

【0013】[0013]

【課題を解決するための手段】本発明は、二次元状に配
置した画素毎にスイッチング素子と画素電極を設けたア
クティブマトリクス基板と、対向電極を設けた対向基板
との間にカイラルスメクチック液晶を挟持してなる液晶
素子であって、上記アクティブマトリクス基板に、上記
スイッチング素子を覆い且つ上記画素電極と基板との間
に配置する平坦化膜を設け、上記一対の基板間の距離
が、画素電極間隙に位置し且つ両基板に接着固定された
隔壁によって保持されていることを特徴とする液晶素子
である。
According to the present invention, a chiral smectic liquid crystal is provided between an active matrix substrate provided with a switching element and a pixel electrode for each pixel arranged two-dimensionally and a counter substrate provided with a counter electrode. A liquid crystal element sandwiched therebetween, wherein the active matrix substrate is provided with a planarizing film that covers the switching element and is disposed between the pixel electrode and the substrate, and a distance between the pair of substrates is a pixel electrode. A liquid crystal element which is located in a gap and held by a partition wall adhered and fixed to both substrates.

【0014】本発明においては、上記平坦化膜として、
有機膜と無機膜との積層構造とすることが好ましい。ま
た、上記平坦化膜において、画素電極と基板との間に位
置する部分をカラーフィルタとすることで、カラー表示
に対応することもできる。さらに、上記スイッチング素
子としては薄膜トランジスタ(TFT)が好ましく用い
られる。またさらに、本発明は液晶として強誘電性或い
は反強誘電性を示す液晶のいずれも好適に用いることが
できる。
In the present invention, the flattening film is
It is preferable to have a laminated structure of an organic film and an inorganic film. In addition, in the flattening film, a portion located between the pixel electrode and the substrate is used as a color filter, so that color display can be achieved. Further, a thin film transistor (TFT) is preferably used as the switching element. Further, in the present invention, any liquid crystal having ferroelectricity or antiferroelectricity can be suitably used as the liquid crystal.

【0015】[0015]

【発明の実施の形態】図1〜図3に本発明の一実施形態
の液晶素子の構成を示す。図1は本実施形態の液晶素子
に周辺駆動回路を接続した構成を模式的に示す平面図、
図2は本実施形態の液晶素子の1画素の構成を模式的に
示す断面図であり、図3は図2における矢印A部分の紙
面に垂直な方向の断面図である。
1 to 3 show the structure of a liquid crystal device according to an embodiment of the present invention. FIG. 1 is a plan view schematically showing a configuration in which a peripheral driving circuit is connected to the liquid crystal element of the present embodiment,
FIG. 2 is a cross-sectional view schematically showing the configuration of one pixel of the liquid crystal element of the present embodiment, and FIG. 3 is a cross-sectional view taken along a direction indicated by an arrow A in FIG.

【0016】図1〜図3において、1はTFT、2は画
素電極、3は走査信号線、4は情報信号線、5は走査信
号印加回路、6は情報信号印加回路、10はアクティブ
マトリクス基板側の基板、11はゲート電極、12はゲ
ート絶縁膜、13はi型半導体層、14はオーミックコ
ンタクト層、15はソース電極、16はドレイン電極、
17はブロッキング層、18は平坦化膜、19は配向
膜、20は対向基板側の基板、22は対向電極、29は
配向膜、30は液晶、31は隔壁である。
1 to 3, 1 is a TFT, 2 is a pixel electrode, 3 is a scanning signal line, 4 is an information signal line, 5 is a scanning signal application circuit, 6 is an information signal application circuit, and 10 is an active matrix substrate. Side substrate, 11 is a gate electrode, 12 is a gate insulating film, 13 is an i-type semiconductor layer, 14 is an ohmic contact layer, 15 is a source electrode, 16 is a drain electrode,
17 is a blocking layer, 18 is a flattening film, 19 is an alignment film, 20 is a substrate on the counter substrate side, 22 is a counter electrode, 29 is an alignment film, 30 is a liquid crystal, and 31 is a partition.

【0017】図1、図2に示すように、本液晶素子は、
対向して平行に配置された一対の基板10、20と、該
基板間に配置された液晶30により構成される。基板1
0、20は通常ガラス等の絶縁性透明基板が用いられ
る。基板10の内面には、ITO等の透明導電膜材料か
らなる画素電極2と、画素電極2にドレイン電極16を
接続されたTFT1がマトリクス状に配列形成され、ゲ
ート電極11に接続された走査信号線3と、ソース電極
15に接続された情報信号線4により、それぞれ外部に
設けた走査信号印加回路5、情報信号印加回路6からコ
ントロールされる。尚、透過型の液晶素子においては、
基板10及び画素電極2は透明材料で形成されるが、反
射型の液晶素子を構成する際には、基板10或いは画素
電極2を光反射可能な材料で形成する場合もある。
As shown in FIGS. 1 and 2, the present liquid crystal element
It is constituted by a pair of substrates 10 and 20 arranged in parallel to face each other, and a liquid crystal 30 arranged between the substrates. Substrate 1
For 0 and 20, an insulating transparent substrate such as glass is usually used. On the inner surface of the substrate 10, pixel electrodes 2 made of a transparent conductive film material such as ITO, and TFTs 1 each having a drain electrode 16 connected to the pixel electrodes 2 are formed in a matrix, and the scanning signals connected to the gate electrodes 11 are formed. The scanning signal application circuit 5 and the information signal application circuit 6 provided outside are controlled by the line 3 and the information signal line 4 connected to the source electrode 15, respectively. In a transmissive liquid crystal element,
Although the substrate 10 and the pixel electrode 2 are formed of a transparent material, when forming a reflective liquid crystal element, the substrate 10 or the pixel electrode 2 may be formed of a material capable of reflecting light.

【0018】TFT1はゲート電極11、ゲート絶縁膜
12、i型半導体層13、オーミックコンタクト層1
4、ブロッキング層17、ソース電極15、ドレイン電
極16からなり、該TFT1を覆って基板全体に、Si
2 、SiN、アクリル系樹脂、ポリアミド、ポリイミ
ド等からなる平坦化膜18が形成され、該平坦化膜18
によって、TFT1上と他の領域との段差が平坦化され
ている。画素電極2は該平坦化膜18上に形成され、コ
ンタクトホールを設けてドレイン電極16に接続されて
いる。当該基板の液晶との界面には、ポリイミド膜等を
ラビング処理してなる配向膜19が形成されている。
The TFT 1 has a gate electrode 11, a gate insulating film 12, an i-type semiconductor layer 13, an ohmic contact layer 1
4, a blocking layer 17, a source electrode 15, and a drain electrode 16;
A flattening film 18 made of O 2 , SiN, acrylic resin, polyamide, polyimide or the like is formed.
Thereby, a step between the TFT 1 and another region is flattened. The pixel electrode 2 is formed on the flattening film 18, provided with a contact hole, and connected to the drain electrode 16. At the interface between the substrate and the liquid crystal, an alignment film 19 formed by rubbing a polyimide film or the like is formed.

【0019】一方、基板20の内面には、各画素電極2
に対して一定の基準電圧が印加される対向電極22がI
TO等透明導電材料で形成され、さらにその上に配向膜
19と同様の配向膜29が形成されている。
On the other hand, each pixel electrode 2
Counter electrode 22 to which a constant reference voltage is applied
It is formed of a transparent conductive material such as TO, and an alignment film 29 similar to the alignment film 19 is further formed thereon.

【0020】上記基板は、その外周部において枠上のシ
ール材(不図示)を介して接着され、両基板及びシール
材で囲まれた領域に液晶30が封入される。本発明にお
いて液晶30としては、カイラルスメクチック液晶が用
いられ、強誘電性を示す液晶或いは反強誘電性を示す液
晶のいずれも良好に用いられる。また、セルギャップ
(液晶層厚)を用いた液晶のらせんピッチよりも小さく
することで、ヒステリシス特性のないいわゆるV字型特
性や、単安定特性等の電気光学特性を持たせることがで
きる。
The substrate is bonded at its outer periphery via a sealing material (not shown) on a frame, and a liquid crystal 30 is sealed in a region surrounded by both substrates and the sealing material. In the present invention, a chiral smectic liquid crystal is used as the liquid crystal 30, and either a ferroelectric liquid crystal or an antiferroelectric liquid crystal is preferably used. Further, by making the pitch smaller than the helical pitch of the liquid crystal using the cell gap (the thickness of the liquid crystal layer), it is possible to provide so-called V-shaped characteristics without hysteresis characteristics and electro-optical characteristics such as monostable characteristics.

【0021】本発明においては、画素電極間隙に設けた
隔壁31によって上下基板を接着固定することにより、
セルギャップを維持する。本実施形態においては、隔壁
31は走査信号線に沿ってストライプ状に形成している
が、画素電極上でなければ特に当該形態に限定されるも
のではない。
In the present invention, the upper and lower substrates are adhered and fixed by the partition walls 31 provided in the pixel electrode gaps.
Maintain the cell gap. In the present embodiment, the partition wall 31 is formed in a stripe shape along the scanning signal line. However, the partition wall 31 is not particularly limited to this configuration unless it is on the pixel electrode.

【0022】本発明においては、上記実施形態で示した
ように、平坦化膜を設けてTFTによる段差を平坦化せ
しめているため、通常要求される1〜2.5μm程度の
狭いセルギャップであっても、TFTが突出してセルギ
ャップを不安定にすることがなく、所望の値に構成する
ことができる。しかも、当該平坦化膜は画素電極と基板
との間に位置するため、画素電極領域の厚みを増すため
に該平坦化膜を厚くしても、液晶にかかる電圧には影響
しないため駆動電圧を上げる必要もない。さらに、従来
の粒子状のスペーサを用いずに、隔壁によってセルギャ
ップを形成・維持しているため、スペーサによる画素電
極の損傷がなく、上下電極(画素電極と対向電極)間の
ショートもなく、配向が安定する。平坦化膜としては、
SiO2、ポリアミド、ポリイミドなどの有機系の膜を
スピンコート法などで形成することが平坦性の良い膜を
形成する上で望ましい。しかしながら、これら有機系の
膜をスピンコート法によって形成すると、スパッタやC
VD等の真空成膜法によって形成した膜に比べて柔らか
いために、膜厚が大きい場合には図4に示すように、粒
子状のスペーサ41によって画素電極が損傷し、配向不
良及び上下電極間でのショートを発生させていたが、本
発明では、粒子状のスペーサの代わりに隔壁を用いてい
るため、このような画素電極の損傷がないため、スピン
コート法による平坦性の高い平坦化膜を厚く形成して用
いることができる。従って、TFTによる段差をより低
減することができる。
In the present invention, as shown in the above embodiment, since a flattening film is provided to flatten the step due to the TFT, a narrow cell gap of about 1 to 2.5 μm, which is normally required, is obtained. However, the cell gap can be set to a desired value without protruding the TFT to make the cell gap unstable. Moreover, since the flattening film is located between the pixel electrode and the substrate, even if the thickness of the flattening film is increased to increase the thickness of the pixel electrode region, the driving voltage is not affected because the voltage applied to the liquid crystal is not affected. No need to raise. Furthermore, since the cell gap is formed and maintained by the partition without using the conventional particulate spacer, the pixel electrode is not damaged by the spacer, and there is no short circuit between the upper and lower electrodes (pixel electrode and counter electrode). The orientation is stable. As the flattening film,
It is desirable to form an organic film such as SiO 2 , polyamide, or polyimide by spin coating or the like in order to form a film with good flatness. However, when these organic films are formed by a spin coating method, sputtering or C
Since the film is softer than a film formed by a vacuum film forming method such as VD, when the film thickness is large, the pixel electrode is damaged by the particulate spacer 41 as shown in FIG. However, in the present invention, since the partition walls are used in place of the particulate spacers, there is no such damage to the pixel electrodes, and thus a flattening film having high flatness by the spin coating method is used. Can be formed to be thick. Therefore, the step due to the TFT can be further reduced.

【0023】また、粒子状のスペーサとは異なり、隔壁
は上下基板の圧力によってつぶれることもないため、配
向が安定する。層構造を有するスメクチック液晶は、衝
撃に対して弱いことが知られているが、隔壁構造を導入
したことによって、耐衝撃性を向上し得ることは言うま
でもない。
Also, unlike the particulate spacer, the partition walls are not crushed by the pressure of the upper and lower substrates, so that the orientation is stabilized. It is known that a smectic liquid crystal having a layer structure is vulnerable to impact, but it goes without saying that the impact resistance can be improved by introducing a partition structure.

【0024】次に、本実施形態の液晶素子の製造方法の
一例を説明する。
Next, an example of a method for manufacturing the liquid crystal element of the present embodiment will be described.

【0025】先ず、アクティブマトリクス基板として
は、ガラス或いはプラスチック等の基板11全面にC
r,Alなどの金属膜をスパッタ等により500〜30
00Å厚に形成し、フォトリソグラフィによってパター
ニングしてゲート電極11と走査信号線3を形成する。
ゲート遅延が問題となる大型基板では、低抵抗とするた
め上記金属膜の膜厚を大きくするが、それに比例してゲ
ート絶縁膜12もショート防止の観点より厚く構成しな
ければならない。
First, as an active matrix substrate, C or C
A metal film of r, Al, etc. is sputtered or the like for 500 to 30
The gate electrode 11 and the scanning signal line 3 are formed by forming a film having a thickness of 00 ° and patterning the same by photolithography.
In a large substrate in which gate delay is a problem, the thickness of the metal film is increased in order to reduce the resistance. However, the gate insulating film 12 must also be made proportionally thicker from the viewpoint of preventing short circuit.

【0026】次に、上記基板全面に厚さ2000〜50
00Åのシリコン窒化膜(SiN)等からなるゲート絶
縁膜12をCVD等によって形成する。このゲート絶縁
膜12は全てのTFTに共通に形成される。続いて、ゲ
ート絶縁膜12上にi型(真性)半導体層(例えば真性
アモルファスシリコン層或いは真性ポリシリコン層)1
3を300〜700Å堆積し、その上に基板全面に厚さ
1000〜2000Åのシリコン窒化膜を形成し、これ
をパターニングしてi型半導体層13のチャネル領域を
エッチングから保護するためのブロッキング層17を形
成する。次に、厚さ10〜200Åのn型高濃度シリコ
ン層を形成し、これをパターニングしてオーミックコン
タクト層を形成する。さらに基板全面に厚さ300〜7
00ÅのCr層と1500〜3500ÅのAl層を順次
堆積し、パターニングしてソース電極15とドレイン電
極16及び情報信号線4を形成する。ソース電極15、
ドレイン電極16も画素電極2への信号充電時定数を考
慮して決める必要がある。スメクチック系液晶では、狭
いギャップであるが故に静電容量が大きく、配線抵抗値
をネマチック系より小さく、即ち膜厚を大きくする必要
がある。
Next, a thickness of 2000 to 50 is applied over the entire surface of the substrate.
A gate insulating film 12 made of, for example, a silicon nitride film (SiN) of 00 ° is formed by CVD or the like. This gate insulating film 12 is formed in common for all TFTs. Subsequently, an i-type (intrinsic) semiconductor layer (eg, an intrinsic amorphous silicon layer or an intrinsic polysilicon layer) 1 is formed on the gate insulating film 12.
Is deposited on the entire surface of the substrate to form a silicon nitride film having a thickness of 1000 to 2000 .ANG., And is patterned to protect the channel region of the i-type semiconductor layer 13 from etching. To form Next, an n-type high-concentration silicon layer having a thickness of 10 to 200 ° is formed, and is patterned to form an ohmic contact layer. Furthermore, a thickness of 300 to 7 on the entire surface of the substrate
A Cr layer of 00 ° and an Al layer of 1500-3500 ° are sequentially deposited and patterned to form a source electrode 15, a drain electrode 16 and an information signal line 4. Source electrode 15,
The drain electrode 16 also needs to be determined in consideration of the signal charging time constant for the pixel electrode 2. A smectic liquid crystal has a large capacitance because of a narrow gap, and therefore needs to have a smaller wiring resistance value, that is, a larger film thickness, than a nematic liquid crystal.

【0027】上記基板全面にスピンコート法などにより
Si(OH)4 などからなる溶液を塗布し、加熱してS
iO2 からなる平坦化膜18を形成する。当該平坦化膜
18はCVDやスパッタリング等によっても形成し得る
が、スピンコート法により表面がより平坦な膜を形成す
ることができる。また、平坦化膜18としては、アクリ
ル系樹脂やポリイミド等も用いることができ、特に、こ
れらの材料には感光性を有するものも市販されており、
これを用いれば次工程で行なうコンタクトホール形成が
直接フォトリソ加工で行なえるため好ましい。感光性で
ない場合には、フォトレジスト工程を経てコンタクトホ
ールを形成すれば良い。
A solution comprising Si (OH) 4 or the like is applied to the entire surface of the substrate by spin coating or the like, and heated to
A flattening film 18 made of iO 2 is formed. The flattening film 18 can be formed by CVD, sputtering, or the like, but a film having a flatter surface can be formed by spin coating. In addition, as the flattening film 18, an acrylic resin, polyimide, or the like can be used. In particular, those materials having photosensitivity are also commercially available.
This is preferable because the contact hole formed in the next step can be directly formed by photolithography. If it is not photosensitive, a contact hole may be formed through a photoresist process.

【0028】コンタクトホールを設けた上記平坦化膜1
8表面全面に、ITO等の透明導電膜を200〜200
0Åスパッタリング等によって形成し、パターニングし
て画素電極2を形成する。同時に、コンタクトホールを
介してドレイン電極16とコンタクトをとる。
The above-mentioned flattening film 1 provided with a contact hole
8 A transparent conductive film such as ITO is formed on the entire surface
The pixel electrode 2 is formed by 0 ° sputtering or the like, and is patterned. At the same time, a contact is made with the drain electrode 16 via the contact hole.

【0029】上記基板全面に、ポリイミド等配向膜材料
をオフセット印刷機を用いて30〜700Åの厚さに印
刷塗布し、約200〜250℃の焼成炉で焼成した後ラ
ビング処理を施して配向膜19とする。
An alignment film material such as polyimide is printed and coated on the entire surface of the substrate using an offset printing machine to a thickness of 30 to 700 °, baked in a firing furnace at about 200 to 250 ° C., and then subjected to a rubbing treatment to give an alignment film. 19 is assumed.

【0030】上記構成によれば、TFTによる段差は、
500〜3000Å(ゲート電極11)+300〜70
0Å(i型半導体層13)+1000〜2000Å(ブ
ロッキング層17)+10〜200Å(オーミックコン
タクト層14)+1800〜4200Å(ソース電極1
5、ドレイン電極16)−200〜2000Å(画素電
極2)=1610〜9710Åとなるところが、でき上
がり寸法で約800〜1300Å程度に低減できる。
According to the above configuration, the step due to the TFT is:
500-3000 (gate electrode 11) + 300-70
0 (i-type semiconductor layer 13) +1000 to 2000 (blocking layer 17) +10 to 200 (ohmic contact layer 14) +1800 to 4200 (source electrode 1
5, drain electrode 16) -200 to 2000 (pixel electrode 2) = 1610 to 9710, but the resulting dimensions can be reduced to about 800 to 1300.

【0031】上記基板上に、前記平坦化膜18と同じ素
材を全面スピンコート塗布し、マスク露光現像を行な
い、画素間隙に沿って隔壁31を形成する。
The same material as that of the flattening film 18 is spin-coated on the entire surface of the substrate, and mask exposure and development are performed to form partitions 31 along pixel gaps.

【0032】対向基板としては、ガラス或いはプラスチ
ック等からなる基板20上に、ITO等の透明導電膜を
200〜2000Åの厚さに堆積してパターニングし、
対向電極22を形成し、その上に配向膜19と同様に配
向膜20を形成してラビング等の配向処理を施す。
As a counter substrate, a transparent conductive film such as ITO is deposited to a thickness of 200 to 2000 mm on a substrate 20 made of glass or plastic and patterned.
An opposite electrode 22 is formed, an alignment film 20 is formed thereon similarly to the alignment film 19, and an alignment process such as rubbing is performed.

【0033】上記両基板を、外周に描画したシール材と
隔壁31を介して接着固定し、真空注入法により液晶3
0を注入する。
The two substrates are adhered and fixed to each other via a partition 31 and a sealing material drawn on the outer periphery.
Inject 0.

【0034】図6は、本発明の他の実施形態の液晶素子
の構成を模式的に示す断面図であり、本実施形態は、平
坦化膜を、SiNx やSiOx のような無機材料からな
る第一の平坦化膜18aと、アクリル系樹脂やポリイミ
ド等の有機材料からなる第2の平坦化膜18bとの積層
構造とするものである。無機材料からなる第1の平坦化
膜18aは、スパッタやCVDにより形成されるため、
スピンコート法により形成し得る第2の平坦化膜18b
に比べると平坦性は劣る。しかしながら、当該構成にお
いては、第1の平坦化膜18aがパッシベーション膜と
なってTFT1や配線などを水分や液晶化合物に起因す
る不純物から保護することができ、駆動信頼性上好まし
いものとなる。
FIG. 6 is a cross-sectional view schematically showing the structure of a liquid crystal device according to another embodiment of the present invention. In this embodiment, the flattening film is made of an inorganic material such as SiN x or SiO x. And a second flattening film 18b made of an organic material such as acrylic resin or polyimide. Since the first flattening film 18a made of an inorganic material is formed by sputtering or CVD,
Second flattening film 18b that can be formed by spin coating
Is inferior in flatness. However, in this configuration, the first flattening film 18a can serve as a passivation film to protect the TFT 1 and the wiring from impurities caused by moisture and liquid crystal compounds, which is preferable in terms of driving reliability.

【0035】さらに、図7は、別の実施形態の液晶素子
の構成を模式的に示す断面図であり、本実施形態は画素
電極2下の平坦化膜をカラーフィルタ71で構成してカ
ラー表示に対応したものである。このようなカラーフィ
ルタ71の形成手段としては、平坦化膜18を全面に形
成した後パターニングして画素電極2に対応する領域に
凹部を形成し、該凹部にカラーフィルタ71を形成すれ
ば良い。具体的には、熱や光照射等により硬化する樹脂
などと着色材を含む溶液をインクジェット法などにより
上記凹部に付与し、硬化させる方法が好ましく用いられ
る。また、当該構成では、平坦化膜18でTFTによる
段差を平坦化しなくても良いため、TFT1を覆う平坦
化膜18をSiNx やSiOx などの平坦化性の低い無
機材料からなるパッシベーション膜とすることもでき
る。また、平坦化膜18を黒色で形成することにより、
カラーフィルタを囲むブラックマトリクスとすることが
できる。
FIG. 7 is a cross-sectional view schematically showing the structure of a liquid crystal element according to another embodiment. In this embodiment, a color filter 71 forms a flattening film under a pixel electrode 2 to perform color display. It corresponds to. As a means for forming such a color filter 71, a flattening film 18 may be formed on the entire surface and then patterned to form a concave portion in a region corresponding to the pixel electrode 2, and the color filter 71 may be formed in the concave portion. Specifically, a method is preferably used in which a solution containing a resin or the like that is cured by heat or light irradiation or the like and a coloring material is applied to the concave portion by an inkjet method or the like and cured. Further, in this configuration, since the step due to the TFT need not be flattened by the flattening film 18, the flattening film 18 covering the TFT 1 is formed of a passivation film made of an inorganic material having low flatness such as SiN x or SiO x. You can also. Also, by forming the flattening film 18 in black,
A black matrix surrounding the color filters can be used.

【0036】本発明においては、各部材の材質や厚さ、
形状、製法は特に上記したものに限定されず、本発明の
効果が得られる範囲で従来の液晶素子の技術をそのまま
適用することが可能である。また、上記実施形態では、
スイッチング素子としてTFTを用いた構成を示してい
るが、当該構成以外にもチャネルエッチ型のTFTや、
MIM等のデバイスを用いた場合にも本発明の効果を得
ることができる。
In the present invention, the material and thickness of each member,
The shape and manufacturing method are not particularly limited to those described above, and the conventional liquid crystal element technology can be applied as it is within a range in which the effects of the present invention can be obtained. In the above embodiment,
Although a configuration using a TFT as a switching element is shown, other than this configuration, a channel-etch type TFT,
The effect of the present invention can be obtained even when a device such as an MIM is used.

【0037】[0037]

【実施例】[実施例1]本発明第1の実施例として図1
〜図3に示した前記実施形態の液晶素子を作製した。そ
の工程を下記に説明する。
[Embodiment 1] FIG. 1 shows a first embodiment of the present invention.
The liquid crystal device of the embodiment shown in FIGS. The steps will be described below.

【0038】厚さ1.1mmのガラス基板10全面に、
Crをスパッタにより1000Åの厚さに堆積し、フォ
トリソグラフィによってパターニングしてゲート電極1
1と走査信号線3を形成した。
On the entire surface of the glass substrate 10 having a thickness of 1.1 mm,
Cr is deposited to a thickness of 1000 ° by sputtering and patterned by photolithography to form a gate electrode 1.
1 and the scanning signal line 3 were formed.

【0039】上記基板全面にCVDによってSiNから
なるゲート絶縁膜12を厚さ2500Åになるように堆
積し、アモルファスSiを厚さ700Å堆積してi型半
導体層13を形成し、基板全面にSiNを厚さ1200
Åに堆積し、パターニングしてブロッキング層17を形
成した。さらに、n型高濃度シリコンを50Å堆積して
パターニングし、オーミックコンタクト層14を形成し
た。続いて、Crを500ÅとAlを2500Å順次堆
積し、パターニングしてソース電極15とドレイン電極
16及び情報信号線4を形成した。
A gate insulating film 12 made of SiN is deposited on the entire surface of the substrate by CVD so as to have a thickness of 2500.degree., Amorphous silicon is deposited to a thickness of 700.degree. To form an i-type semiconductor layer 13, and SiN is deposited on the entire surface of the substrate. Thickness 1200
ブ ロ ッ キ ン グ was deposited and patterned to form a blocking layer 17. Further, n-type high-concentration silicon was deposited at 50 ° and patterned to form an ohmic contact layer 14. Subsequently, 500 ° of Cr and 2500 ° of Al were sequentially deposited and patterned to form the source electrode 15 and the drain electrode 16 and the information signal line 4.

【0040】次いで、スピンコート法によりSi(O
H)4 を含む溶液を基板全面に塗布し、加熱してSiO
2 からなる平坦化膜18を画素電極下において7000
Åとなるように形成した。この段階で、TFTと画素電
極領域との段差は2000Å程度であった。
Next, Si (O) was formed by spin coating.
H) A solution containing 4 is applied to the entire surface of the substrate and heated to form SiO 2
The flattening film 18 of 2
Å was formed. At this stage, the step between the TFT and the pixel electrode region was about 2000 °.

【0041】上記平坦化膜18にコンタクトホールを形
成した後、ITOを1000Åの厚さにスパッタにより
堆積し、パターニングして画素電極2を形成した。次い
で該基板上に、ポリイミドをオフセット印刷機によって
厚さ400Åになるように塗布し、250℃で焼成した
後、表面をラビング処理して配向膜19を形成した。
After forming a contact hole in the flattening film 18, ITO was deposited to a thickness of 1000 ° by sputtering and patterned to form a pixel electrode 2. Next, polyimide was applied on the substrate to a thickness of 400 ° by an offset printing machine, baked at 250 ° C., and rubbed on the surface to form an alignment film 19.

【0042】上記基板の画素電極間隙に、アクリル系フ
ォトポリマーを用いて隔壁18を形成した。隔壁は高さ
が1.2μm、幅が10μm、ピッチが280μmで、
走査信号線に平行に形成した。
A partition 18 was formed in the gap between the pixel electrodes on the substrate using an acrylic photopolymer. The partition walls are 1.2 μm in height, 10 μm in width, and 280 μm in pitch,
It was formed parallel to the scanning signal line.

【0043】もう一方のガラス基板20には、ITOを
1400Åの厚さに堆積し、パターニングして対向電極
22を形成した上に、配向膜19と同様にして配向膜2
9を形成した。
On the other glass substrate 20, ITO is deposited to a thickness of 1400 ° and patterned to form a counter electrode 22.
9 was formed.

【0044】上記両基板を外周にシール材を描画してか
ら、ラビング方向が略平行になるように対向して貼りあ
わせ、真空注入法により下記組成の液晶組成物を注入し
た。
After a sealing material was drawn on the outer periphery of the two substrates, they were adhered to each other so that the rubbing directions were substantially parallel, and a liquid crystal composition having the following composition was injected by a vacuum injection method.

【0045】[0045]

【化1】 Embedded image

【0046】得られた液晶素子のセルギャップ偏差は、
基板全面において1.2±0.02μmであり、ITO
電極面の押さえつけによるクラックや、上下電極間での
ショートや配向欠陥が生ずることもなく、しきい値むら
の少ない画質の優れたパネルが得られた。本実施例の液
晶素子は、平坦化膜を設けたことで平坦な部分をラビン
グするため、ラビングむらが起こりにくいこと、加え
て、隔壁によってセルギャップを維持し、スペーサを用
いていないことで、画素電極のダメージがないこと、液
晶注入の均一性も高いことから、従来よりも上下ショー
トのない良好な画像が得られた。結果として、従来の構
成ではコントラストが60程度であったものが160以
上に向上した。
The cell gap deviation of the obtained liquid crystal element is:
1.2 ± 0.02 μm on the entire surface of the substrate
There was no crack due to the pressing of the electrode surface, short circuit between the upper and lower electrodes, or alignment defect, and an excellent image quality with less threshold unevenness was obtained. Since the liquid crystal element of this example rubs a flat portion by providing a flattening film, uneven rubbing is unlikely to occur, and in addition, a cell gap is maintained by a partition, and no spacer is used. Since there was no damage to the pixel electrode and the uniformity of liquid crystal injection was high, a good image without vertical short-circuit was obtained as compared with the conventional case. As a result, the contrast was about 60 in the conventional configuration, but was improved to 160 or more.

【0047】[実施例2]本発明第2の実施例として、
図6に示した構成の液晶素子を作製した。即ち、平坦化
膜として、スパッタ法によりSiOxからなる厚さ10
00Å(画素電極領域において)の第1の平坦化膜18
aを形成し、続いてスピンコート法によりアクリルポリ
マーからなる厚さ1500Å(画素電極領域において)
の第2の平坦化膜18bを形成した以外は、実施例1と
同様にして液晶素子を得た。当該液晶素子におけるTF
T領域と画素電極領域との段差は2000Å程度であっ
た。
Embodiment 2 As a second embodiment of the present invention,
A liquid crystal element having the configuration shown in FIG. 6 was manufactured. That is, as a flattening film, a thickness of 10 x made of SiO x by a sputtering method.
First flattening film 18 of 00 ° (in the pixel electrode region)
a is formed, and subsequently, a thickness of 1500Å made of an acrylic polymer by a spin coating method (in the pixel electrode region)
A liquid crystal element was obtained in the same manner as in Example 1, except that the second flattening film 18b was formed. TF in the liquid crystal element
The step between the T region and the pixel electrode region was about 2000 °.

【0048】本実施例の液晶素子も、良好な配向性を示
すと同時に、上下ショート、ギャップ不良のない極めて
歩留の高い素子であった。また、セルのコントラストは
160と良好であった。本実施例の液晶素子を50℃、
80%の高温高湿環境下で1000時間の連続通電テス
トに投入したが、腐食、しきい値シフトなどによる画像
劣化もなく、耐久後も高品質な画像を維持できた。
The liquid crystal device of this example was also a device having an excellent alignment property and having a very high yield without vertical shorts and gap defects. The cell contrast was as good as 160. The liquid crystal element of this embodiment is
It was put into a continuous energization test for 1000 hours under a high temperature and high humidity environment of 80%, but there was no image deterioration due to corrosion, threshold value shift, and the like, and a high quality image could be maintained even after durability.

【0049】上記実施例1、実施例2の液晶素子と、比
較例として隔壁を形成せず、平均粒径が1.2μmの粒
子状のスペーサを用いた以外は実施例1と同様の構成と
した液晶素子をそれぞれ6素子ずつ作製し、そのコント
ラストを比較した。結果を図5に示す。
The liquid crystal device of the first or second embodiment has the same structure as that of the first embodiment except that a partition is not formed and a particulate spacer having an average particle diameter of 1.2 μm is used as a comparative example. Six liquid crystal elements each were manufactured, and their contrasts were compared. FIG. 5 shows the results.

【0050】[0050]

【発明の効果】以上説明したように、本発明によれば、
TFTによる段差が大幅に低減されて配向性が向上する
と同時に、スペーサを用いていないことから、画素電極
の損傷や該損傷による上下基板のショートや配向乱れが
防止され、さらに配向性が向上して、コントラストが高
く信頼性に富む液晶素子が提供される。さらに、本発明
の液晶素子は、隔壁を用いたことによって、耐衝撃性も
向上する。また、本発明においては、平坦化膜を無機膜
と有機膜との積層構造とすることにより、TFTを水分
や液晶化合物成分から保護することもでき、信頼性を損
なうことがない。さらに、画素電極下の平坦化膜をカラ
ーフィルタで形成することにより、カラー表示対応する
と同時に、対向基板にカラーフィルタを設ける場合に比
べて工程が簡素化され、且つ、画素電極とカラーフィル
タとの位置合わせが不要で歩留の高いカラー表示の液晶
素子が提供できる。
As described above, according to the present invention,
At the same time, the step due to the TFT is greatly reduced and the orientation is improved, and at the same time, since no spacer is used, damage to the pixel electrode and short-circuiting and disorder of the upper and lower substrates due to the damage are prevented, and the orientation is further improved. Thus, a liquid crystal element having high contrast and high reliability is provided. Furthermore, the liquid crystal element of the present invention has improved impact resistance by using the partition. Further, in the present invention, the TFT can be protected from moisture and liquid crystal compound components by forming the flattening film to have a laminated structure of an inorganic film and an organic film, and the reliability is not impaired. Further, by forming the flattening film under the pixel electrode with a color filter, it is possible to cope with a color display, and at the same time, the process is simplified as compared with a case where a color filter is provided on a counter substrate. It is possible to provide a color display liquid crystal element with high yield which does not require alignment.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の液晶素子と周辺駆動回路
を示す平面模式図である。
FIG. 1 is a schematic plan view showing a liquid crystal element and a peripheral driving circuit according to an embodiment of the present invention.

【図2】本発明の一実施形態の液晶素子の断面模式図で
ある。
FIG. 2 is a schematic sectional view of a liquid crystal element according to an embodiment of the present invention.

【図3】図2の液晶素子の異なる方向の断面模式図であ
る。
3 is a schematic cross-sectional view of the liquid crystal element of FIG. 2 in different directions.

【図4】粒子状スペーサによる画素電極の損傷を示す断
面模式図である。
FIG. 4 is a schematic cross-sectional view showing damage to a pixel electrode by a particulate spacer.

【図5】本発明の実施例の液晶素子のコントラストを示
す図である。
FIG. 5 is a diagram showing the contrast of the liquid crystal element according to the example of the present invention.

【図6】本発明の他の実施形態の液晶素子の断面模式図
である。
FIG. 6 is a schematic sectional view of a liquid crystal element according to another embodiment of the present invention.

【図7】本発明の他の実施形態の液晶素子の断面模式図
である。
FIG. 7 is a schematic sectional view of a liquid crystal element according to another embodiment of the present invention.

【図8】従来の液晶素子の断面模式図である。FIG. 8 is a schematic sectional view of a conventional liquid crystal element.

【符号の説明】[Explanation of symbols]

1 TFT 2 画素電極 3 走査信号線 4 情報信号線 5 走査信号印加回路 6 情報信号印加回路 10,20 基板 11 ゲート電極 12 ゲート絶縁膜 13 i型半導体層 14 オーミックコンタクト層 15 ソース電極 16 ドレイン電極 17 ブロッキング層 18,18a,18b 平坦化膜 19,29 配向膜 22 対向電極 30 液晶 31 隔壁 41 スペーサ 71 カラーフィルタ 81 パッシベーション膜 Reference Signs List 1 TFT 2 pixel electrode 3 scanning signal line 4 information signal line 5 scanning signal applying circuit 6 information signal applying circuit 10, 20 substrate 11 gate electrode 12 gate insulating film 13 i-type semiconductor layer 14 ohmic contact layer 15 source electrode 16 drain electrode 17 Blocking layer 18, 18a, 18b Flattening film 19, 29 Alignment film 22 Counter electrode 30 Liquid crystal 31 Partition wall 41 Spacer 71 Color filter 81 Passivation film

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H089 HA15 LA09 QA12 QA16 RA13 RA14 TA04 TA05 TA09 TA12 2H090 HB03X HB07X HB08X HB08Y HC05 HC06 HD03 JB02 JB03 KA14 KA15 LA02 LA04 LA15 2H092 JA24 KA04 KA05 NA19 PA02 PA03 PA08 QA13 QA14  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2H089 HA15 LA09 QA12 QA16 RA13 RA14 TA04 TA05 TA09 TA12 2H090 HB03X HB07X HB08X HB08Y HC05 HC06 HD03 JB02 JB03 KA14 KA15 LA02 LA04 LA15 2H092 JA24 KA04 PA03 Q

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 二次元状に配置した画素毎にスイッチン
グ素子と画素電極を設けたアクティブマトリクス基板
と、対向電極を設けた対向基板との間にカイラルスメク
チック液晶を挟持してなる液晶素子であって、上記アク
ティブマトリクス基板に、上記スイッチング素子を覆い
且つ上記画素電極と基板間に配置する平坦化膜を設け、
上記一対の基板間の距離が、画素電極間隙に位置し且つ
両基板に接着固定された隔壁によって保持されているこ
とを特徴とする液晶素子。
1. A liquid crystal element comprising a chiral smectic liquid crystal sandwiched between an active matrix substrate provided with a switching element and a pixel electrode for each pixel arranged two-dimensionally and a counter substrate provided with a counter electrode. Providing a flattening film on the active matrix substrate, which covers the switching element and is disposed between the pixel electrode and the substrate;
A liquid crystal element, wherein a distance between the pair of substrates is located in a gap between pixel electrodes and is held by a partition wall adhered and fixed to both substrates.
【請求項2】 上記平坦化膜が、有機膜と無機膜との積
層構造である請求項1記載の液晶素子。
2. The liquid crystal device according to claim 1, wherein the flattening film has a laminated structure of an organic film and an inorganic film.
【請求項3】 上記画素電極と基板間に位置する平坦化
膜がカラーフィルタである請求項1記載の液晶素子。
3. The liquid crystal device according to claim 1, wherein the flattening film located between the pixel electrode and the substrate is a color filter.
【請求項4】 上記スイッチング素子が薄膜トランジス
タである請求項1記載の液晶素子。
4. The liquid crystal device according to claim 1, wherein said switching device is a thin film transistor.
【請求項5】 上記液晶が強誘電性液晶または反強誘電
性液晶である請求項1記載の液晶素子。
5. The liquid crystal device according to claim 1, wherein the liquid crystal is a ferroelectric liquid crystal or an antiferroelectric liquid crystal.
JP12118199A 1999-04-28 1999-04-28 Liquid crystal element Withdrawn JP2000310783A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12118199A JP2000310783A (en) 1999-04-28 1999-04-28 Liquid crystal element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12118199A JP2000310783A (en) 1999-04-28 1999-04-28 Liquid crystal element

Publications (1)

Publication Number Publication Date
JP2000310783A true JP2000310783A (en) 2000-11-07

Family

ID=14804866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12118199A Withdrawn JP2000310783A (en) 1999-04-28 1999-04-28 Liquid crystal element

Country Status (1)

Country Link
JP (1) JP2000310783A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222067A (en) * 2004-02-06 2005-08-18 Samsung Electronics Co Ltd Thin-film transistor display plate and liquid crystal display device including same
JP2006005330A (en) * 2004-06-14 2006-01-05 Samsung Electronics Co Ltd Thin film transistor display panel and manufacturing method of the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222067A (en) * 2004-02-06 2005-08-18 Samsung Electronics Co Ltd Thin-film transistor display plate and liquid crystal display device including same
US7872699B2 (en) 2004-02-06 2011-01-18 Samsung Electronics Co., Ltd. Thin film transistor array panel and liquid crystal display including the panel
JP2006005330A (en) * 2004-06-14 2006-01-05 Samsung Electronics Co Ltd Thin film transistor display panel and manufacturing method of the same
US8389992B2 (en) 2004-06-14 2013-03-05 Samsung Display Co., Ltd. Organic thin film transistor array panel and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US8259271B2 (en) Color filter substrate and liquid crystal display panel including the same
USRE44167E1 (en) Wide viewing angle liquid crystal display comprising at least one floating electrode in locations facing corresponding one or more pixel electrodes with liquid crystal layer therebetween
JP3296426B2 (en) Liquid crystal display device and method of manufacturing the same
KR100781477B1 (en) Liquid crystal display device
JP2001183666A (en) Liquid crystal display device
US20100259469A1 (en) Liquid crystal display panel and liquid crystal display device
US7570336B2 (en) Display device with piezoelectric material and method for fabricating the same
JP4036498B2 (en) Active matrix liquid crystal display device
JP2967758B2 (en) Active matrix type liquid crystal display device and manufacturing method thereof
US20040207788A1 (en) Liquid crystal display device
JP3129294B2 (en) Active matrix liquid crystal display
JP2004361946A (en) Liquid crystal display device
JP2002214613A (en) Liquid crystal display
US8547515B2 (en) Display substrate with pixel electrode having V-shape and trapezoidal protrusions, a method of manufacturing the same and a display apparatus having the same
US20020044244A1 (en) In-plane switching mode liquid crystal display device and method for manufacturing the same
JP4166554B2 (en) Liquid crystal display device and manufacturing method thereof
JP2000310793A (en) Liquid crystal element
JP2000310783A (en) Liquid crystal element
JPH10206895A (en) Production of liquid crystal display element
JPH07333634A (en) Liquid crystal display panel
JP4298055B2 (en) Liquid crystal panel and manufacturing method thereof
JP2001051298A (en) Liquid crystal display device and production thereof
JP2002090751A (en) Liquid crystal display device and method for manufacturing the same
US7369197B2 (en) Polarizer, panel for a liquid crystal display, and liquid crystal display, including a scattering layer
JPH10213802A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704