JP2000310793A - Liquid crystal element - Google Patents

Liquid crystal element

Info

Publication number
JP2000310793A
JP2000310793A JP12118299A JP12118299A JP2000310793A JP 2000310793 A JP2000310793 A JP 2000310793A JP 12118299 A JP12118299 A JP 12118299A JP 12118299 A JP12118299 A JP 12118299A JP 2000310793 A JP2000310793 A JP 2000310793A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
electrode
pixel
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12118299A
Other languages
Japanese (ja)
Inventor
Katsumi Komiyama
克美 小宮山
Takashi Enomoto
隆 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP12118299A priority Critical patent/JP2000310793A/en
Publication of JP2000310793A publication Critical patent/JP2000310793A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the short circuit between upper and lower substrates, to obtain high reliability and to improve shock resistance by forming an auxiliary capacitance electrode which has an almost the same area as that of a pixel electrode and which overlaps on the pixel electrode on the substrate side of the pixel electrode through an insulating layer or each pixel so as to form an auxiliary capacitance under the pixel electrode. SOLUTION: An auxiliary capacitance electrode 2 having an almost same area as a pixel electrode 3 and overlapped with the pixel electrode 3 is formed in the substrate side of the pixel electrode 3 through an insulating layer for each pixel to form an auxiliary capacitance under the pixel electrode 3. By forming the auxiliary capacitance electrode 2 having the almost same area as the pixel electrode 3, no difference in the surface level is formed in the pixel electrode 3 and the aligning property can be improved. By forming a partition wall 18 between adjacent pixel electrodes without using a spacer, damages of the pixel electrode 3 by a spacer, the short circuit with the auxiliary capacitance electrode 2, or the short circuit between upper and lower electrodes can be prevented. Moreover, the partition wall 18 itself does not collapse by the pressure of the upper and lower substrates so that the shock resistance of the device can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パーソナルコンピ
ュータのディスプレイ等に用いられる液晶素子に関し、
特に、スイッチング素子を用いたアクティブマトリクス
方式の液晶素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal device used for a display of a personal computer and the like.
In particular, the present invention relates to an active matrix type liquid crystal element using a switching element.

【0002】[0002]

【従来の技術】液晶表示装置に用いられる液晶として
は、ネマチック液晶、スメクチック液晶、高分子分散型
液晶等、様々な液晶材料が用いられているが、アクティ
ブマトリクス方式の液晶素子で実用化されているものの
ほとんどは、ネマチック液晶を用いたTN(ツイステッ
ドネマチック)モードを用いている。
2. Description of the Related Art Various liquid crystal materials such as a nematic liquid crystal, a smectic liquid crystal, and a polymer-dispersed liquid crystal are used as a liquid crystal for a liquid crystal display device. Most of them use a TN (twisted nematic) mode using a nematic liquid crystal.

【0003】図8は従来のアクティブマトリクス方式の
TN型液晶素子の1画素の構成を模式的に示す断面図で
ある。図中、1a及び1bは基板、2は補助容量電極、
3は画素電極、4はパッシベーション膜、5a及び5b
は配向膜、6は対向電極、10は薄膜トランジスタ(T
FT)、101はTN液晶、102はスペーサである。
TFT10は、ゲート電極11と、ゲート絶縁膜12
と、i型半導体層13と、ブロッキング層14と、オー
ミックコンタクト層15と、ソース電極16と、ドレイ
ン電極17とから構成されている。
FIG. 8 is a sectional view schematically showing a configuration of one pixel of a conventional active matrix type TN type liquid crystal element. In the figure, 1a and 1b are substrates, 2 is an auxiliary capacitance electrode,
3 is a pixel electrode, 4 is a passivation film, 5a and 5b
Is an alignment film, 6 is a counter electrode, and 10 is a thin film transistor (T
FT), 101 is a TN liquid crystal, and 102 is a spacer.
The TFT 10 includes a gate electrode 11 and a gate insulating film 12.
, I-type semiconductor layer 13, blocking layer 14, ohmic contact layer 15, source electrode 16, and drain electrode 17.

【0004】基板1a側はアクティブマトリクス基板で
あり、二次元状にマトリクス配置した画素毎に、画素電
極3とTFT10とが形成されている。また、画素電極
3に部分的に対向して補助容量電極2がゲート絶縁層1
2を介して形成され、TN液晶101と並列に補助容量
が接続されている。
The substrate 1a is an active matrix substrate in which a pixel electrode 3 and a TFT 10 are formed for each pixel arranged in a two-dimensional matrix. In addition, the storage capacitor electrode 2 partially opposes the pixel electrode 3 to form the gate insulating layer 1.
2 and an auxiliary capacitor is connected in parallel with the TN liquid crystal 101.

【0005】また、基板1b側は対向基板で、全画素共
通或いは走査ライン毎に共通の対向電極6が形成されて
いる。
On the substrate 1b side is a counter substrate, on which a counter electrode 6 common to all pixels or common to each scanning line is formed.

【0006】上記アクティブマトリクス基板と対向基板
はそれぞれ対向面にラビング等の配向処理が施された配
向膜5a、5bが形成され、スペーサ102を介して対
向配置してTN液晶102を挟持し、周囲を不図示のシ
ール材で封止して構成される。また、当該液晶素子の外
側にはそれぞれ偏光板を配置して用いる。
[0006] The active matrix substrate and the opposing substrate are each provided with alignment films 5a and 5b on the opposing surfaces thereof, which are subjected to an alignment treatment such as rubbing. Is sealed with a sealing material (not shown). Further, a polarizing plate is arranged and used outside the liquid crystal element.

【0007】TNモードは、その応答速度が低いことと
視野角特性が狭いために、画質上の問題があった。そこ
で、強誘電性或いは反強誘電性液晶などのスメクチック
液晶の高速で且つ広い視野角特性を生かして、アクティ
ブマトリクスで駆動する液晶素子の研究がなされてき
た。
[0007] The TN mode has a problem in image quality due to its low response speed and narrow viewing angle characteristics. Therefore, a liquid crystal element driven by an active matrix has been studied by utilizing the high-speed and wide viewing angle characteristics of a smectic liquid crystal such as a ferroelectric or antiferroelectric liquid crystal.

【0008】[0008]

【発明が解決しようとする課題】図8に示した従来のア
クティブマトリクス方式のTN型液晶素子においては、
補助容量を形成する補助容量電極2は、TFT10のゲ
ート電極11のオン・オフ時に容量結合により生じるレ
ベル変動を画像に影響しない範囲に抑え、液晶抵抗によ
る電荷の低減を実際上問題のないレベルに低減するため
に形成される。よって、通常、補助容量は液晶容量の4
倍程度であり、画素面積Sの1/20程度の面積の補助
容量電極で形成することができるため、画素電極3の一
部か或いは該電極とは重ならない領域に形成されてい
た。
In the conventional active matrix type TN type liquid crystal element shown in FIG.
The auxiliary capacitance electrode 2 forming the auxiliary capacitance suppresses the level fluctuation caused by capacitive coupling when the gate electrode 11 of the TFT 10 is turned on / off to a range that does not affect the image, and reduces the charge due to the liquid crystal resistance to a level that does not actually cause a problem. Formed to reduce. Therefore, usually, the auxiliary capacitance is 4 times the liquid crystal capacitance.
Since it can be formed with an auxiliary capacitance electrode having an area of about 1/20 of the pixel area S, it is formed in a part of the pixel electrode 3 or a region which does not overlap with the electrode.

【0009】しかしながら、自発分極を有する強誘電性
液晶や反強誘電性液晶の場合、当該自発分極値に応じた
補助容量が必要となる。自発分極を有する液晶の場合、
液晶のスイッチングに伴って自発分極の反転による反転
電流が発生し、該電流によって液晶容量に供給された電
荷が消費される。
However, in the case of a ferroelectric liquid crystal or an antiferroelectric liquid crystal having a spontaneous polarization, an auxiliary capacitance corresponding to the spontaneous polarization value is required. In the case of a liquid crystal having spontaneous polarization,
The switching of the liquid crystal generates a reversal current due to the reversal of the spontaneous polarization, and the current consumes the charge supplied to the liquid crystal capacitance.

【0010】例えば強誘電性液晶のスイッチングに必要
な電荷量Qを、液晶に印加される電圧をV、画素電極面
積をS、液晶の自発分極をPsとすると、 Q=V・Clc+2Ps・S である。一方、TN液晶の場合はQ=V・Clcであるの
で、強誘電性液晶の場合には自発分極に応じた電荷量が
余分に必要となる。アクティブマトリクス方式で駆動す
る場合には、TFTのオン期間に必要な電荷量が供給さ
れない場合には、所望の表示ができなくなる。従って強
誘電性液晶をアクティブマトリクス方式で駆動する場合
には、短時間で大量の電荷を蓄積するために、大きな充
電能力を持ったTFTが必要となる。
For example, assuming that the amount of charge Q required for switching the ferroelectric liquid crystal is V, the voltage applied to the liquid crystal is V, the pixel electrode area is S, and the spontaneous polarization of the liquid crystal is Ps, Q = V · C lc + 2Ps · S. On the other hand, in the case of the TN liquid crystal, Q = V · C lc , and therefore, in the case of the ferroelectric liquid crystal, an extra charge corresponding to the spontaneous polarization is required. In the case of driving by the active matrix method, a desired display cannot be performed if a necessary amount of charge is not supplied during the ON period of the TFT. Therefore, when the ferroelectric liquid crystal is driven by the active matrix method, a TFT having a large charging capability is required to store a large amount of electric charges in a short time.

【0011】TN液晶と強誘電性液晶で必要な補助容量
電極の面積を表1に示す。表1においては、TN液晶も
強誘電性液晶1〜4も比誘電率εを5、液晶に印加され
る最大駆動電圧を5V、画素電極面積S=100μm×
300μmとし、容量の異なる補助容量に対して、画素
電極面積の何倍の補助容量電極が必要かを示した。。
Table 1 shows the area of the auxiliary capacitance electrode required for the TN liquid crystal and the ferroelectric liquid crystal. In Table 1, the TN liquid crystal and the ferroelectric liquid crystals 1 to 4 each have a relative dielectric constant 5 of 5, a maximum drive voltage applied to the liquid crystal of 5 V, and a pixel electrode area S = 100 μm ×
It is set to 300 μm, and shows how many times the auxiliary capacitance electrode is required for the pixel electrode area for auxiliary capacitances having different capacitances. .

【0012】[0012]

【表1】 [Table 1]

【0013】強誘電性液晶においては、自発分極の反転
によって発生する反転電流で消費される電荷=2Ps・
Sを合わせて補助容量に蓄積することになる。従って、
自発分極の大きな液晶でεが5〜20程度の絶縁膜を用
いた場合には、表1に示すように、画素電極面積に近い
面積の補助容量電極を形成し、画素電極内に補助容量を
形成する必要がある。しかしながら、画素電極内に大き
な補助容量を形成した場合には、次のような問題点があ
った。
In a ferroelectric liquid crystal, electric charge consumed by a reversal current generated by reversal of spontaneous polarization = 2Ps ·
S is stored in the storage capacitor together with S. Therefore,
When a liquid crystal having a large spontaneous polarization and an insulating film having ε of about 5 to 20 are used, as shown in Table 1, an auxiliary capacitance electrode having an area close to the pixel electrode area is formed, and an auxiliary capacitance is formed in the pixel electrode. Need to be formed. However, when a large auxiliary capacitance is formed in the pixel electrode, there are the following problems.

【0014】(1)画素電極下に補助容量電極を形成す
るために、その上層に形成された画素電極の平面平滑性
が低下し、液晶配向性が劣る。具体的には、画素電極の
一部に補助容量による段差が生じると、容量の作り込み
方法にもよるが、ITO層一層で1000〜2000
Å、二層では4000Åに近い段差が生じてしまい、配
向乱れを生じてしまう。
(1) Since the auxiliary capacitance electrode is formed below the pixel electrode, the planarity of the pixel electrode formed thereon is reduced, and the liquid crystal alignment is deteriorated. Specifically, when a step due to the auxiliary capacitance occurs in a part of the pixel electrode, depending on the method of forming the capacitance, a single ITO layer may have a thickness of 1,000 to 2,000.
{Circle around (2)} In the case of two layers, a step close to 4000 ° is generated, and alignment disorder is generated.

【0015】(2)大きな容量を作るために、薄い絶縁
膜を大面積で用いるため、上下ショートを起こし易い。
(2) Since a thin insulating film is used over a large area in order to produce a large capacitance, short-circuiting is likely to occur in the upper and lower parts.

【0016】(3)スメクチック液晶の最適ギャップ
は、TN液晶の約6μm程度に比べ、1〜2μmと狭い
ため、ギャップが出しにくく、ギャップ材を分散してセ
ル組立を行なうとギャップ材のダメージによって、補助
容量にショートやリークが発生する場合があった。
(3) Since the optimum gap of the smectic liquid crystal is narrower than 1 μm to about 2 μm compared to about 6 μm of the TN liquid crystal, it is difficult to form a gap. In some cases, a short circuit or a leak may occur in the auxiliary capacitance.

【0017】(4)図8の構成の液晶素子のTN液晶1
01にかわってスメクチック液晶を用いた場合、TN液
晶では問題のなかった最適ギャップを形成しようとする
と、TFT10部が最も厚くその高さが画素電極3部よ
りも高いために、TFT10部がギャップを決める要因
となってしまう。液晶セルのギャップを出すためには、
セル内にはスペーサ102が配置されるが、ギャップを
出すために基板1a及び1bに力を加えすぎると、スペ
ーサ102がTFT10を損傷する、画素電極3のIT
O膜を損傷して上下ショートを発生させる、或いは、補
助容量に上下ショートを発生させる、スペーサ102自
体が割れて配向不良を発生させる、などの問題を生じ
る。その結果、表示むらやコントラスト低下の原因とな
っていた。
(4) The TN liquid crystal 1 of the liquid crystal element having the structure shown in FIG.
When a smectic liquid crystal is used in place of 01, an attempt is made to form an optimum gap, which has no problem with the TN liquid crystal, since the TFT 10 is thickest and the height is higher than the pixel electrode 3, so that the TFT 10 has a gap. It becomes a deciding factor. To get the gap of the liquid crystal cell,
A spacer 102 is disposed in the cell. If too much force is applied to the substrates 1a and 1b to make a gap, the spacer 102 damages the TFT 10 and the IT of the pixel electrode 3
Problems such as damage to the O film and short-circuiting between upper and lower sides, occurrence of short-circuiting between upper and lower sides of the auxiliary capacitor, and occurrence of defective orientation due to cracking of the spacer 102 itself are caused. As a result, display unevenness and contrast reduction have been caused.

【0018】このような狭いギャップで生じる問題を解
決するために、TFTや画素電極上に平坦化膜を形成す
ることも行なわれているが、TFT上に厚い平坦化膜を
形成すると画素電極と液晶との間隔が広くなり、平坦化
膜による電圧降下のために、液晶に印加される電圧が相
対的に低下するので、駆動電圧を高くしなければならな
い。また、このような構成において焼き付き現象を引き
起こすことも報告されている。
In order to solve the problem caused by such a narrow gap, a flattening film is formed on a TFT or a pixel electrode. Since the distance between the liquid crystal and the liquid crystal increases, and the voltage applied to the liquid crystal relatively decreases due to the voltage drop due to the flattening film, the driving voltage must be increased. It has also been reported that such a configuration causes a burn-in phenomenon.

【0019】本発明の目的は、自発分極を有し、大きな
補助容量が必要な液晶をアクティブマトリクス方式によ
って駆動する液晶素子において、良好な配向性を有し、
上下ショートを防止した信頼性の高い素子を提供するこ
とにある。
An object of the present invention is to provide a liquid crystal device having a spontaneous polarization and driving a liquid crystal requiring a large auxiliary capacitance by an active matrix method, which has a good alignment property.
An object of the present invention is to provide a highly reliable element which prevents vertical shorts.

【0020】[0020]

【課題を解決するための手段】本発明は、一対の基板間
に自発分極を有する液晶を挟持してなり、二次元状に配
置した画素毎にスイッチング素子と画素電極を配し、該
スイッチング素子により各画素電極への信号印加を制御
するアクティブマトリクス方式の液晶素子であって、上
記画素毎に、画素電極と面積が略等しく且つ該画素電極
に重なる補助容量電極を絶縁層を介して該画素電極の基
板側に形成し、該画素電極下に補助容量を形成したこと
を特徴とする液晶素子である。
According to the present invention, a liquid crystal having spontaneous polarization is sandwiched between a pair of substrates, and a switching element and a pixel electrode are arranged for each pixel arranged two-dimensionally. An active matrix type liquid crystal element that controls signal application to each pixel electrode by using an auxiliary capacitance electrode having an area substantially equal to the pixel electrode and overlapping the pixel electrode for each of the pixels via an insulating layer. A liquid crystal element which is formed on a substrate side of an electrode and an auxiliary capacitor is formed below the pixel electrode.

【0021】[0021]

【発明の実施の形態】本発明においては、補助容量電極
を画素電極と略同じにすることで、画素電極内における
段差をなくし、配向性を低下させることなく大きな容量
の補助容量を形成することができる。また、本発明にお
いては、画素電極下に平坦化膜を形成することにより、
大面積の補助容量に対して外力に対するバリアーとする
ことができるため、上下ショートを低減することができ
る。同時に、該平坦化膜によって平滑化した上に画素電
極を形成することにより、配向性を向上させることがで
きる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In the present invention, by making a storage capacitor electrode substantially the same as a pixel electrode, a step in the pixel electrode is eliminated, and a large storage capacitor is formed without lowering the orientation. Can be. Further, in the present invention, by forming a flattening film under the pixel electrode,
Since the large-capacity auxiliary capacitance can be used as a barrier against external force, vertical short-circuit can be reduced. At the same time, the orientation can be improved by forming a pixel electrode after being smoothed by the flattening film.

【0022】さらに本発明においては、隔壁によってセ
ルギャップを形成することにより、大きな補助容量を形
成したことによる上下ショートや画素電極のダメージを
防止することができると同時に、上下基板の固定を強固
にすることができ、耐衝撃性に劣るスメクチック液晶に
おいても耐衝撃性を改善することができる。
Further, in the present invention, by forming a cell gap by the partition walls, it is possible to prevent vertical short-circuit and damage to the pixel electrodes due to the formation of a large auxiliary capacitance, and to firmly fix the upper and lower substrates. The impact resistance can be improved even for smectic liquid crystals having poor impact resistance.

【0023】以下に具体的な実施形態を示し、本発明を
詳細に説明する。
Hereinafter, the present invention will be described in detail with reference to specific embodiments.

【0024】[実施形態1]図1に本発明の液晶素子の
一実施形態の構成を模式的に示す断面図を示す。図1の
(a)は1画素分の断面図であり、(b)は(a)の矢
印A点の紙面に垂直な方向の断面図である。図1中、先
に説明した図8と同じ部材には同じ符号を付す。図1に
おいて、7は自発分極を有する液晶、18は隔壁であ
る。
[Embodiment 1] FIG. 1 is a cross-sectional view schematically showing the structure of an embodiment of the liquid crystal element of the present invention. FIG. 1A is a cross-sectional view of one pixel, and FIG. 1B is a cross-sectional view in a direction perpendicular to the paper surface at the point indicated by an arrow A in FIG. In FIG. 1, the same members as those in FIG. 8 described above are denoted by the same reference numerals. In FIG. 1, 7 is a liquid crystal having spontaneous polarization, and 18 is a partition.

【0025】また、図2には当該実施形態の電気的な等
価回路を示す図であり、便宜上4×4画素について記載
している。図2中、21は補助容量、22は液晶容量、
23は走査信号線、24は情報信号線、25は補助容量
を形成する補助容量電極を接地するための引き出し線で
ある。
FIG. 2 is a diagram showing an electrical equivalent circuit of this embodiment, and illustrates 4 × 4 pixels for convenience. In FIG. 2, 21 is an auxiliary capacitance, 22 is a liquid crystal capacitance,
Reference numeral 23 denotes a scanning signal line, reference numeral 24 denotes an information signal line, and reference numeral 25 denotes a lead line for grounding an auxiliary capacitance electrode forming an auxiliary capacitance.

【0026】本発明の液晶素子は、アクティブマトリク
ス方式で駆動するもので、図1に示すように、平行に配
置された一対の基板1a、1bとの間に液晶7を挟持し
てなり、通常、不図示の偏光板をそれぞれの基板1a、
1bの外側に配置して用いる。
The liquid crystal device of the present invention is driven by an active matrix system. As shown in FIG. 1, a liquid crystal 7 is sandwiched between a pair of substrates 1a and 1b arranged in parallel. , A polarizing plate (not shown) is attached to each substrate 1a,
1b.

【0027】基板1a、1bは絶縁性基板で、通常、ガ
ラス板が用いられるが、必要な透明性と強度が得られれ
ば、プラスチック基板も用いることができる。基板1a
(アクティブマトリクス基板)には、複数の画素が二次
元状にマトリクス配置し、各画素毎にITO等の透明導
電膜材料からなる画素電極3と、該画素電極3にドレイ
ン電極17を接続されたTFT10とが配列形成されて
いる。各画素のTFT10のゲート電極11は走査信号
線23に、ソース電極16は情報信号線24にそれぞれ
接続され、外部よりコントロールされる。
The substrates 1a and 1b are insulative substrates, and usually glass plates are used, but plastic substrates can be used as long as necessary transparency and strength can be obtained. Substrate 1a
On the (active matrix substrate), a plurality of pixels are arranged in a two-dimensional matrix, and a pixel electrode 3 made of a transparent conductive film material such as ITO and a drain electrode 17 are connected to each pixel for each pixel. The TFTs 10 are arranged and formed. The gate electrode 11 of the TFT 10 of each pixel is connected to the scanning signal line 23, and the source electrode 16 is connected to the information signal line 24, and are controlled from the outside.

【0028】図1に示すように、TFT10及び画素電
極3上には、パッシベーション膜4が形成されている
が、この膜は、本実施形態では保護膜として機能する
が、後述の実施形態では絶縁層と兼用の平坦化膜として
形成される。
As shown in FIG. 1, a passivation film 4 is formed on the TFT 10 and the pixel electrode 3. This film functions as a protective film in the present embodiment. It is formed as a flattening film that also serves as a layer.

【0029】本発明においては、各画素毎に、画素電極
3と面積が略等しい補助容量電極2が形成され、補助容
量2を形成している。補助容量2は、液晶容量3と並列
に接続されることになる。これらの上にパッシベーショ
ン膜17として、SiN、SiO2 などによる層が全面
に形成され、さらにその上に、ポリイミドなどからなり
表面にラビング処理などの配向処理が施された配向膜5
aが形成されている。
In the present invention, an auxiliary capacitance electrode 2 having an area substantially equal to that of the pixel electrode 3 is formed for each pixel, thereby forming the auxiliary capacitance 2. The auxiliary capacitance 2 is connected in parallel with the liquid crystal capacitance 3. A layer made of SiN, SiO 2 or the like is formed on the entire surface as a passivation film 17 thereon, and an alignment film 5 made of polyimide or the like and having its surface subjected to an alignment treatment such as a rubbing treatment is further formed thereon.
a is formed.

【0030】一方、基板1b(対向基板)には、画素電
極3に対して一定の基準電圧が印加される透明な対向電
極6が形成され、その上には表面に配向処理が施された
配向膜5bが形成されている。
On the other hand, a transparent counter electrode 6 to which a fixed reference voltage is applied to the pixel electrode 3 is formed on the substrate 1b (opposite substrate), and an alignment whose surface is subjected to an alignment treatment is formed thereon. The film 5b is formed.

【0031】上記アクティブマトリクス基板と対向基板
は、外周部において枠状のシール材(不図示)を介して
接着され、両基板とシール材に囲まれた領域に液晶7が
封入される。液晶7としては、強誘電性や反強誘電性を
示すスメクチック液晶など、自発分極を有する液晶が用
いられる。これらの液晶を、その螺旋ピッチよりも小さ
いセルギャップで封入することにより、液晶によって、
単安定や2安定、3安定、或いはヒステリシス特性のな
い、いわゆる無しきい値の電気光学特性を持たせること
ができる。セルギャップは、隔壁18によって一定に保
たれる。隔壁18は、例えば図1(b)に示されるよう
に、画素電極間を走査信号線に沿ってストライプ状に形
成される。
The active matrix substrate and the opposing substrate are bonded to each other via a frame-shaped sealing material (not shown) at the outer peripheral portion, and a liquid crystal 7 is sealed in a region surrounded by both substrates and the sealing material. As the liquid crystal 7, a liquid crystal having spontaneous polarization, such as a smectic liquid crystal exhibiting ferroelectricity or antiferroelectricity, is used. By encapsulating these liquid crystals with a cell gap smaller than the helical pitch,
Mono-stable, bistable, tri-stable, or so-called thresholdless electro-optical characteristics without hysteresis characteristics can be provided. The cell gap is kept constant by the partition 18. The partition wall 18 is formed in a stripe shape between the pixel electrodes along the scanning signal line, for example, as shown in FIG.

【0032】図1に示されるように、本実施形態では補
助容量電極2を画素電極3と同じ面積で形成したため、
画素電極3内に段差がなく、配向性が良い。また、スペ
ーサを用いず、隔壁18を隣接する画素電極間に形成し
たことにより、スペーサによる画素電極3の損傷や、補
助容量電極とのショート、上下電極間でのショートが防
止される。また、隔壁18自体が上下基板の圧力でつぶ
れることもなく、素子の耐衝撃性が向上する。
As shown in FIG. 1, in this embodiment, the auxiliary capacitance electrode 2 is formed in the same area as the pixel electrode 3, so that
There is no step in the pixel electrode 3 and the orientation is good. In addition, since the partition 18 is formed between the adjacent pixel electrodes without using the spacer, damage to the pixel electrode 3 due to the spacer, short circuit with the auxiliary capacitance electrode, and short circuit between the upper and lower electrodes are prevented. Further, the partition walls 18 themselves are not crushed by the pressure of the upper and lower substrates, and the impact resistance of the element is improved.

【0033】本実施形態では、補助容量電極2を画素電
極3の下に全面に形成しているため、パッシベーション
膜4を平坦化膜として厚くすることなく、2000〜4
000Å程度存在するTFT10と画素電極3との高さ
の差を低減することができ、その結果、セルギャップの
安定性を高めることができる。
In this embodiment, since the auxiliary capacitance electrode 2 is formed on the entire surface below the pixel electrode 3, the passivation film 4 is not made thicker as a planarization film, but is formed in a thickness of 2000-4.
It is possible to reduce the difference in height between the TFT 10 and the pixel electrode 3 which is about 000 °, and as a result, it is possible to increase the stability of the cell gap.

【0034】次に本実施形態の液晶素子の製造方法の一
例を説明する。
Next, an example of a method for manufacturing the liquid crystal element of the present embodiment will be described.

【0035】先ず、ガラス基板1a上に全面にCr、A
lなどの金属膜をスパッタ膜により500〜2000Å
形成し、この金属膜をフォトリソグラフィによってパタ
ーニングしてゲート電極11と走査信号線23を形成す
る。
First, Cr and A are entirely formed on the glass substrate 1a.
metal film such as 1 to 500 to 2000 mm by sputtering.
The gate electrode 11 and the scanning signal line 23 are formed by patterning this metal film by photolithography.

【0036】次に、上記基板全面にITOを1500Å
スパッタ法により成膜し、パターニングして補助容量電
極2を形成する。
Next, ITO is deposited on the entire surface of the substrate at 1500 ° C.
The auxiliary capacitance electrode 2 is formed by forming a film by a sputtering method and patterning the film.

【0037】さらに、上記基板全面に厚さ2000〜4
000Åのシリコン窒化膜(SiN)等からなるゲート
絶縁膜12をCVD等によって形成する。このゲート絶
縁膜12は、全てのTFTに共通に形成される。ゲート
絶縁膜12上にi型(真性)半導体層(例えばi型アモ
ルファスシリコン層或いはi型ポリシリコン層)13を
300〜700Å堆積し、その上に、基板全面に厚さ1
000〜2000Åのシリコン窒化膜層を形成し、これ
をパターニングしてi型半導体層13のチャネル領域を
エッチングから保護するためのブロッキング層14を形
成する。次に、厚さ300〜1000Åのn型の高濃度
シリコン層を形成し、これをパターニングしてオーミッ
クコンタクト層15を形成する。
Further, a thickness of 2000 to 4
A gate insulating film 12 made of a silicon nitride film (SiN) of 000 ° is formed by CVD or the like. This gate insulating film 12 is formed in common for all TFTs. An i-type (intrinsic) semiconductor layer (for example, an i-type amorphous silicon layer or an i-type polysilicon layer) 13 is deposited on the gate insulating film 12 in a thickness of 300 to 700 ° and a thickness of 1
A silicon nitride film layer of 2,000 to 2,000 degrees is formed, and is patterned to form a blocking layer 14 for protecting the channel region of the i-type semiconductor layer 13 from etching. Next, an n-type high-concentration silicon layer having a thickness of 300 to 1000 ° is formed, and is patterned to form an ohmic contact layer 15.

【0038】続いて、画素電極3となるITOを全面に
700Åの厚みにスパッタ法で形成し、これをパターニ
ングして画素電極3を形成する。基板全面に厚さ300
〜700ÅのCr層と1500〜2500ÅのAl層を
順次堆積し、パターニングしてソース電極16とドレイ
ン電極17、及びソース電極16が接続した情報信号線
24を形成する。
Subsequently, an ITO film serving as the pixel electrode 3 is formed on the entire surface to a thickness of 700 ° by a sputtering method, and is patterned to form the pixel electrode 3. 300 thickness on the whole surface of the substrate
A Cr layer of about 700 ° and an Al layer of about 1500 to 2500 ° are sequentially deposited and patterned to form a source electrode 16, a drain electrode 17, and an information signal line 24 to which the source electrode 16 is connected.

【0039】次に、CVDにより、パッシベーション膜
4を5000Å形成した後、ポリイミド等を印刷により
400Å程度の厚さに塗布して200〜250℃の温度
で焼成し、ラビング等によって配向処理を施して配向膜
5aを形成する。
Next, after forming the passivation film 4 by 5000 mm by CVD, polyimide or the like is applied to a thickness of about 400 mm by printing, baked at a temperature of 200 to 250 ° C., and subjected to an orientation treatment by rubbing or the like. An alignment film 5a is formed.

【0040】TFT10と画素電極3のそれぞれの領域
での高低差は、従来であれば、500〜2000Å(ゲ
ート電極11)+300〜700Å(i型半導体層)+
1000〜2000Å(ブロッキング層14)+300
〜1000Å(オーミックコンタクト層)+1800〜
3200Å(ソース電極16、ドレイン電極17)−7
00Å(画素電極3)=3200〜8200Åとなると
ころが、でき上がり寸法で約800〜1300Å程度に
低減できる。
The height difference between the respective regions of the TFT 10 and the pixel electrode 3 is conventionally 500 to 2000 ° (gate electrode 11) +300 to 700 ° (i-type semiconductor layer) +
1000-2000 (blocking layer 14) +300
~ 1000Å (ohmic contact layer) + 1800 ~
3200 ° (source electrode 16, drain electrode 17) -7
Where 00 ° (pixel electrode 3) = 3200 to 8200 °, the finished dimensions can be reduced to about 800 to 1300 °.

【0041】上記基板上に、アクリル系フォトポリマー
等有機材料を全面スピンコートで塗布した後、マスク露
光、現像を行ない、画素間に隔壁18を形成する。尚、
隔壁18は、配向膜5aの形成前に形成することも可能
である。また、無機系或いは有機系のギャップ材を1〜
10重量%程度混入して用いることが好ましいもう一方
のガラス基板1bにも、ITO等透明導電膜を500〜
1000Å堆積してパターニングし、対向電極6を形成
し、その上に配向膜5aと同様に配向膜5bを形成して
ラビング等の配向処理を施す。
After an organic material such as an acrylic photopolymer is applied on the entire surface of the substrate by spin coating, mask exposure and development are performed to form partitions 18 between pixels. still,
The partition wall 18 can be formed before forming the alignment film 5a. In addition, the inorganic or organic gap material is 1 to
The other glass substrate 1b, which is preferably mixed and used at about 10% by weight, also has a transparent conductive film such as ITO of 500 to 500%.
The counter electrode 6 is formed by patterning by depositing at a thickness of 1000 °, an alignment film 5b is formed thereon in the same manner as the alignment film 5a, and an alignment process such as rubbing is performed.

【0042】上記両基板を、外周に描画したシール材と
隔壁18を介して接着固定し、真空注入法により液晶7
を注入する。
The two substrates are adhered and fixed via a partition 18 with a sealing material drawn on the outer periphery, and the liquid crystal 7 is formed by a vacuum injection method.
Inject.

【0043】本発明においては、各部材の材質や厚さ、
形状、製法は特に上記したものに限定されず、本発明の
効果が得られる範囲で従来の液晶素子の技術をそのまま
適用することが可能である。また、本実施形態及び後述
の実施形態では、スイッチング素子としてTFTを用い
た構成を示しているが、当該構成以外にもチャネルエッ
チ型のTFTや、MIM等のデバイスを用いることがで
きる。
In the present invention, the material and thickness of each member,
The shape and manufacturing method are not particularly limited to those described above, and the conventional liquid crystal element technology can be applied as it is within a range in which the effects of the present invention can be obtained. Further, in this embodiment and the embodiments described later, a configuration using a TFT as a switching element is shown; however, a device such as a channel-etch type TFT or an MIM can be used in addition to this configuration.

【0044】[実施形態2]図3に本発明の別の実施形
態の構成を示す。尚、対向基板は図1と同じであるの
で、アクティブマトリクス基板のみを示す。
[Embodiment 2] FIG. 3 shows the configuration of another embodiment of the present invention. Since the counter substrate is the same as that of FIG. 1, only the active matrix substrate is shown.

【0045】本実施形態では、補助容量を形成する絶縁
膜として、ゲート絶縁膜12にTaOx のような高誘電
率無機膜からなるパッシベーション膜4を加えた複合膜
構成としたものである。このパッシベーション膜4は、
ソース電極16及びゲート電極17の形成後にスパッタ
等で形成され、厚さは3000Å程度に形成される。T
aOx 膜は、比誘電率εが20程度であるため、膜厚が
厚くなっても容量値の低減は少ない。当該パッシベーシ
ョン膜4を形成後、エッチングによりコンタクトホール
を形成し、ITOをスパッタで1500Åの厚さに形成
し、パターニングして画素電極3を形成する。その後の
配向膜5aの形成以降は実施形態1と同じである。
[0045] In this embodiment, as the insulating film forming the storage capacitance is obtained by a composite film structure plus passivation film 4 formed of the high dielectric constant inorganic films such as TaO x in the gate insulating film 12. This passivation film 4
After the source electrode 16 and the gate electrode 17 are formed, they are formed by sputtering or the like, and have a thickness of about 3000 °. T
Since the aO x film has a relative dielectric constant ε of about 20, even if the film thickness becomes large, the decrease in the capacitance value is small. After the passivation film 4 is formed, a contact hole is formed by etching, ITO is formed to a thickness of 1500 ° by sputtering, and is patterned to form the pixel electrode 3. Subsequent formation of the alignment film 5a is the same as that of the first embodiment.

【0046】[実施形態3]図4に本発明第3の実施形
態のアクティブマトリクス基板の構成を示す。本実施形
態では、ソース電極16とドレイン電極17を形成した
後に、ゲート絶縁膜12上に補助容量電極2を厚さ10
00ÅのITOで形成し、TaOx からなるパッシベー
ション膜4を3000Åの厚さに堆積し、フォトレジス
トを用いてドライエッチングによりコンタクトホールを
形成し、フォトレジストを除去してITOを1000Å
堆積し、パターニングして画素電極3を形成するもので
ある。配向膜5aの形成以降は実施形態1と同じであ
る。
[Embodiment 3] FIG. 4 shows the structure of an active matrix substrate according to a third embodiment of the present invention. In the present embodiment, after forming the source electrode 16 and the drain electrode 17, the storage capacitor electrode 2 is
A passivation film 4 of TaO x is deposited to a thickness of 3000 °, a contact hole is formed by dry etching using a photoresist, and the photoresist is removed to remove the ITO to a thickness of 1000 °.
The pixel electrode 3 is formed by depositing and patterning. After the formation of the alignment film 5a, it is the same as the first embodiment.

【0047】[実施形態4]図5に本発明第4の実施形
態のアクティブマトリクス基板の構成を示す。本実施形
態は、実施形態1と同様にオーミックコンタクト層15
を形成した後に、基板全面に厚さ700ÅのITO膜を
形成後、パターニングして、第2の補助容量電極2bを
形成し、その後にTFT10のソース電極16、ドレイ
ン電極17をスパッタリングとエッチングで形成し、ド
レイン電極17と第2の補助容量電極2bを接続する。
続いて、Si(OH)4 溶液をスピンコートし、平坦化
膜を兼ねたパッシベーション膜4を補助容量電極2b上
で厚さ0.7〜1μmになるように形成し、コンタクト
ホールを形成してITOからなる画素電極3を形成す
る。配向膜5aの形成以降は実施形態1と同じである。
尚、2aは第1の補助容量電極で、実施例1の補助容量
電極2と同様にして形成する。
Fourth Embodiment FIG. 5 shows the structure of an active matrix substrate according to a fourth embodiment of the present invention. In the present embodiment, the ohmic contact layer 15
Is formed, an ITO film having a thickness of 700 ° is formed on the entire surface of the substrate, and then patterned to form a second auxiliary capacitance electrode 2b. Thereafter, a source electrode 16 and a drain electrode 17 of the TFT 10 are formed by sputtering and etching. Then, the drain electrode 17 is connected to the second auxiliary capacitance electrode 2b.
Subsequently, a Si (OH) 4 solution is spin-coated, a passivation film 4 also serving as a flattening film is formed on the auxiliary capacitance electrode 2b to a thickness of 0.7 to 1 μm, and a contact hole is formed. The pixel electrode 3 made of ITO is formed. After the formation of the alignment film 5a, it is the same as the first embodiment.
Reference numeral 2a denotes a first auxiliary capacitance electrode, which is formed in the same manner as the auxiliary capacitance electrode 2 of the first embodiment.

【0048】[実施形態5]図6の本発明第5の実施形
態のアクティブマトリクス基板の構成を示す。本実施形
態では、ゲート絶縁層12上に第1の補助容量電極2a
をITOで1000Åの膜厚で形成した後、補助容量の
絶縁膜となるTaOx をスパッタにより3000Å堆積
して第1のパッシベーション膜4aを形成し、続いてI
TOを1000Å堆積、パターニングして補助容量電極
2bを形成し、さらにSi(OH)4溶液をスピンコー
トして第2のパッシベーション膜4aを形成し、コンタ
クトホールを形成してITOからなる厚さ1000Åの
画素電極3を形成する。配向膜5aの形成以降は実施形
態1と同じである。
[Fifth Embodiment] FIG. 6 shows the structure of an active matrix substrate according to a fifth embodiment of the present invention. In this embodiment, the first auxiliary capacitance electrode 2 a is formed on the gate insulating layer 12.
The after forming a thickness of 1000Å in ITO, a TaO x as the insulating film of the storage capacitor forming the first passivation film 4a and 3000Å is deposited by sputtering, followed by I
A storage capacitor electrode 2b is formed by depositing and patterning TO at a thickness of 1000 °, a second passivation film 4a is formed by spin-coating a Si (OH) 4 solution, a contact hole is formed, and a thickness of 1000 ° made of ITO is formed. Is formed. After the formation of the alignment film 5a, it is the same as the first embodiment.

【0049】[0049]

【実施例】[実施例1]本発明第1の実施例として前記
実施形態1の液晶素子を作製した。その工程を下記に説
明する。
[Example 1] As a first example of the present invention, the liquid crystal element of the first embodiment was manufactured. The steps will be described below.

【0050】厚さ1.1mmのガラス基板1a全面に、
モリブデンをスパッタにより2000Åの厚さに堆積
し、フォトリソグラフィによってパターニングしてゲー
ト電極11と走査信号線を形成した。
On the entire surface of a glass substrate 1a having a thickness of 1.1 mm,
Molybdenum was deposited to a thickness of 2000 ° by sputtering and patterned by photolithography to form a gate electrode 11 and a scanning signal line.

【0051】次に、基板全面にITOをスパッタにより
1500Åの厚さに堆積し、パターニングして補助容量
電極2を形成した。
Next, an auxiliary capacitor electrode 2 was formed by depositing ITO on the entire surface of the substrate to a thickness of 1500 ° by sputtering and patterning.

【0052】上記基板全面にCVDによってSiNから
なるゲート絶縁膜12を厚さÅになるように堆積し、ア
モルファスSiを厚さ3000Å堆積してi型半導体層
13を形成し、基板全面にSiNを厚さ3000Åに堆
積し、パターニングしてブロッキング層14を形成し
た。さらに、n型高濃度シリコンを1000Å堆積して
パターニングし、オーミックコンタクト層15を形成し
た。
A gate insulating film 12 made of SiN is deposited on the entire surface of the substrate by CVD so as to have a thickness of Å, and amorphous silicon is deposited to a thickness of 3000 を to form an i-type semiconductor layer 13. The film was deposited to a thickness of 3000 ° and patterned to form a blocking layer 14. Further, n-type high-concentration silicon was deposited at a thickness of 1000 ° and patterned to form an ohmic contact layer 15.

【0053】次に、画素電極3となるITOを基板全面
に700Åの厚さにスパッタで堆積し、パターニングし
た。続いて、Crを1000ÅとAlを3000Å順次
堆積し、パターニングしてソース電極16とドレイン電
極17及び情報信号線を形成した。
Next, ITO serving as the pixel electrode 3 was deposited on the entire surface of the substrate to a thickness of 700 ° by sputtering and patterned. Then, Cr was sequentially deposited at 1000 ° and Al was deposited at 3000 °, and patterning was performed to form a source electrode 16, a drain electrode 17, and an information signal line.

【0054】引き続き、CVDによりSiNを3000
Å堆積してパッシベーション膜4を形成し、その上にポ
リイミドをオフセット印刷機によって厚さ400Åにな
るように塗布し、200℃で焼成した後、表面をラビン
グ処理して配向膜5aを形成した。
Subsequently, 3000 SiN was deposited by CVD.
{Passing was performed to form a passivation film 4, and polyimide was applied thereon by an offset printing machine so as to have a thickness of 400 °, baked at 200 ° C, and rubbed on the surface to form an alignment film 5a.

【0055】上記基板の画素電極間隙に、アクリル系フ
ォトポリマーを用いて隔壁18を形成した。隔壁は高さ
が1.2μm、幅が12μm、ピッチが280μmで、
走査信号線に平行に形成した。
A partition 18 was formed in the gap between the pixel electrodes on the substrate by using an acrylic photopolymer. The partition walls are 1.2 μm in height, 12 μm in width, and 280 μm in pitch,
It was formed parallel to the scanning signal line.

【0056】もう一方のガラス基板1bには、ITOを
1000Åの厚さに堆積し、パターニングして対向電極
6を形成した上に、配向膜5aと同様にして配向膜5b
を形成した。
On the other glass substrate 1b, ITO is deposited to a thickness of 1000.degree. And patterned to form a counter electrode 6, and then the alignment film 5b is formed in the same manner as the alignment film 5a.
Was formed.

【0057】上記両基板を外周にシール材を描画してか
ら、ラビング方向が略平行になるように対向して貼りあ
わせ、真空注入法により下記組成の液晶組成物を注入し
た。
After a sealing material was drawn on the outer periphery of the two substrates, they were bonded to each other so that the rubbing directions were substantially parallel, and a liquid crystal composition having the following composition was injected by vacuum injection.

【0058】[0058]

【化1】 Embedded image

【0059】得られた液晶素子のセルギャップ偏差は、
基板全面において1.2±0.02μmであり、ITO
電極面の押さえつけによるクラックや、補助容量でのシ
ョートやリークがなかった。また、上下基板間でのショ
ートや、配向欠陥も防止され、しきい値むらの少ない画
質の優れた液晶素子であった。本実施例の液晶素子は、
画素電極下全面に補助容量を設けたことで、基板表面の
平坦性が高く、液晶の配向性そのものが向上すること、
平坦な部分をラビングするため、ラビングむらが起こり
にくいこと、加えて、隔壁によってセルギャップを維持
し、スペーサを用いていないことで、画素電極のダメー
ジがないこと、液晶注入の均一性も高いことから、従来
よりも上下ショートのない良好な画像が得られた。結果
として、従来の構成ではコントラストが60程度であっ
たものが120以上に向上した。
The cell gap deviation of the obtained liquid crystal element is
1.2 ± 0.02 μm on the entire surface of the substrate
There were no cracks due to the pressing of the electrode surface, and no short circuit or leak due to the auxiliary capacitance. In addition, a short circuit between the upper and lower substrates and an alignment defect were prevented, and the liquid crystal element was excellent in image quality with less threshold unevenness. The liquid crystal element of this embodiment is
By providing an auxiliary capacitor on the entire surface under the pixel electrode, the flatness of the substrate surface is high, and the alignment itself of the liquid crystal is improved.
Rubbing of a flat part prevents uneven rubbing.In addition, the cell gap is maintained by partition walls, and no spacers are used.Therefore, there is no damage to pixel electrodes and uniformity of liquid crystal injection is high. As a result, a good image having no vertical short-circuit was obtained. As a result, the contrast was about 60 in the conventional configuration, but was improved to 120 or more.

【0060】本実施例の液晶素子の補助容量を形成する
絶縁膜は厚さ3000ÅのSiN膜であるから、補助容
量の容量値は約6.2pF(比誘電率ε=7、S=10
0μm×300μmとして)であり、5Vでの駆動では
約30pCの電荷を蓄積することができ、Ps=50の
液晶まで良好に駆動することが可能である(画素サイズ
で100μm×280μmに相当)。
Since the insulating film forming the auxiliary capacitance of the liquid crystal element of this embodiment is an SiN film having a thickness of 3000 °, the capacitance value of the auxiliary capacitance is about 6.2 pF (relative permittivity ε = 7, S = 10
0 μm × 300 μm), driving at 5 V can accumulate about 30 pC of electric charge, and can drive well to a liquid crystal of Ps = 50 (corresponding to 100 μm × 280 μm in pixel size).

【0061】[実施例2]本発明第2の実施例として、
実施形態2の液晶素子を作製した。
[Embodiment 2] As a second embodiment of the present invention,
A liquid crystal element of Embodiment 2 was manufactured.

【0062】実施例1と同様にして、オーミックコンタ
クト層15まで形成し、Tiを1000Å、Alを30
00Å堆積してエッチングして、ソース電極16、ドレ
イン電極17、情報信号線を形成した。続いて、スパッ
タ装置を用いてTaOx を3000Å堆積してパッシベ
ーション膜4を形成し、ドライエッチングによりコンタ
クトホールを形成した後、スパッタによりITOを15
00Å堆積し、エッチングして画素電極3を形成した。
以降の工程は実施例1と同じである。
In the same manner as in Example 1, up to the ohmic contact layer 15 is formed,
The source electrode 16, the drain electrode 17 and the information signal line were formed by depositing and etching at 00 °. Subsequently, a passivation film 4 is formed by depositing TaO x at 3000 ° using a sputtering apparatus, and a contact hole is formed by dry etching.
Then, the pixel electrode 3 was formed by depositing and etching.
The subsequent steps are the same as in the first embodiment.

【0063】本実施例の液晶素子は、パッシベーション
膜4にTaOx (ε=20、S=100μm×300μ
mとして)を用いているので、補助容量の絶縁膜の膜厚
が厚くなっても、実施例1に比較して補助容量の容量値
の低減はない。
In the liquid crystal element of this embodiment, the passivation film 4 has TaO x (ε = 20, S = 100 μm × 300 μm).
m), the capacitance value of the auxiliary capacitor is not reduced as compared with the first embodiment even if the thickness of the insulating film of the auxiliary capacitor is increased.

【0064】また本実施例の液晶素子のコントラストは
150であった。本実施例の液晶素子は実施例1よりも
さらにショート発生率が低減され、また、ショートに至
らないリークも低下しているので、保持時間を(1/6
0)×100secより長くするテストにおいても、
白、黒のレベル変動が少なく、画素によるむらが少なか
った。
The contrast of the liquid crystal device of this example was 150. In the liquid crystal element of the present embodiment, the short-circuit occurrence rate is further reduced as compared with the first embodiment, and the leak that does not lead to a short-circuit is also reduced.
0) Even in a test longer than 100 sec,
The level fluctuation of white and black was small, and the unevenness due to pixels was small.

【0065】[実施例3]本発明第3の実施例として実
施形態3の液晶素子を作製した。
Example 3 As a third example of the present invention, a liquid crystal element of Example 3 was manufactured.

【0066】補助容量電極2を形成しない以外は実施例
1と同様にしてオーミックコンタクト層15まで形成
し、Crを1000Å、Alを3000Å堆積してエッ
チングし、ソース電極16、ドレイン電極17、情報信
号線を形成した後、ITOを1000Å堆積してパター
ニングし、ゲート絶縁膜12上に補助容量電極2を形成
した。その後、TaOx をスパッタにより3000Å堆
積してパッシベーション膜4を形成し、フォトレジスト
を用いたドライエッチングによりコンタクトホールを形
成した。その上に、ITOを1000Å堆積し、画素パ
ターンマスクを用いたフォトリソグラフィによりパター
ニングして画素電極3を形成した。実施例1と同様にし
て配向膜5aを形成した上に、直径1.3μmのシリカ
ビーズを1.5重量%添加したアクリル系ポリマーを用
いてスピン塗布、露光、現像し、隔壁を形成して実施例
1と同様にして形成した対向基板と貼りあわせ、液晶を
注入した。
An ohmic contact layer 15 was formed in the same manner as in Example 1 except that the auxiliary capacitance electrode 2 was not formed. Cr was deposited at 1000 ° and Al was deposited at 3000 °, and etching was performed to form a source electrode 16, a drain electrode 17, and an information signal. After forming the lines, ITO was deposited at 1000 Å and patterned to form the auxiliary capacitance electrode 2 on the gate insulating film 12. Thereafter, TaO x was deposited at 3000 ° by sputtering to form a passivation film 4, and a contact hole was formed by dry etching using a photoresist. On top of this, ITO was deposited at a thickness of 1000 ° and patterned by photolithography using a pixel pattern mask to form a pixel electrode 3. After forming an alignment film 5a in the same manner as in Example 1, spin coating, exposure, and development were performed using an acrylic polymer to which 1.5% by weight of silica beads having a diameter of 1.3 μm was added to form partition walls. The substrate was bonded to the counter substrate formed in the same manner as in Example 1, and liquid crystal was injected.

【0067】スピン塗布後の隔壁の高さは1.45μm
であったが、セル組立後は1.2±0.02μmで、ギ
ャップ均一性の高い素子であった。また、液晶注入後の
コントラストは150であり、極めて高いコントラスト
が得られた。
The height of the partition after spin coating is 1.45 μm.
However, it was 1.2 ± 0.02 μm after the cell assembly, and was an element having high gap uniformity. The contrast after liquid crystal injection was 150, and an extremely high contrast was obtained.

【0068】本実施例の液晶素子の補助容量は18pF
で、5Vでの充電時の電荷量は90pCであり、Ps=
100の液晶まで駆動することができる(画素サイズで
100μm×280μmに相当)。
The auxiliary capacitance of the liquid crystal element of this embodiment is 18 pF
The charge amount at the time of charging at 5 V is 90 pC, and Ps =
It can drive up to 100 liquid crystals (corresponding to a pixel size of 100 μm × 280 μm).

【0069】[実施例4]本発明第4の実施例として実
施形態4の液晶素子を作製した。
Example 4 As a fourth example of the present invention, a liquid crystal element of the fourth example was manufactured.

【0070】実施例1と同様にしてオーミックコンタク
ト層15まで形成した後、基板全面にITOを1000
Åの厚さに堆積し、パターニングして第2の補助容量電
極2bを形成した。この後、実施例1と同様にしてソー
ス電極16、ドレイン電極17、情報信号線をスパッタ
とエッチングで形成し、Si(OH)4 溶液をスピンコ
ートして補助容量電極2b上で厚さが約1μmとなるよ
うにパッシベーション膜4を形成した。その後、フォト
レジストを用いたドライエッチングでコンタクトホール
を形成した。以降の工程は実施例1と同様にして液晶素
子を得た。
After forming up to the ohmic contact layer 15 in the same manner as in the first embodiment, the surface of the substrate is
The second auxiliary capacitance electrode 2b was formed by depositing to a thickness of Å and patterning. Thereafter, the source electrode 16, the drain electrode 17, and the information signal line are formed by sputtering and etching in the same manner as in the first embodiment, and a Si (OH) 4 solution is spin-coated to have a thickness of about The passivation film 4 was formed to have a thickness of 1 μm. Thereafter, a contact hole was formed by dry etching using a photoresist. The subsequent steps were performed in the same manner as in Example 1 to obtain a liquid crystal element.

【0071】得られた液晶素子はほとんどショートがな
く、優れた絶縁特性が得られた。また、コントラストも
180と極めて高かった。これは、Si(OH)4 溶液
で形成したパッシベーション膜の平坦化能が高いため、
TFTの凸部を埋め、画素電極下を高めて全体的に平坦
化できたことにより、画素電極が補助容量部の膜表面の
凹凸の影響を受けなくなるため、極めて平坦な表面形状
を達成することができるためである。また、隔壁の存在
に加えて厚い平坦化膜によって、外部からの力が該平坦
化膜で吸収されるため、機械的なストレスも防止するこ
とができ、結果的にショートが防止されたものと考えら
れる。
The obtained liquid crystal element had almost no short circuit and excellent insulating properties. Also, the contrast was as high as 180. This is because the passivation film formed with the Si (OH) 4 solution has a high flattening ability.
By filling the convex portion of the TFT and raising the lower portion of the pixel electrode to make it overall flat, the pixel electrode is not affected by the unevenness of the film surface of the auxiliary capacitance portion, so that an extremely flat surface shape is achieved. This is because Further, in addition to the presence of the partition walls, the external force is absorbed by the thick flattening film by the flattening film, so that mechanical stress can be prevented, and as a result, short-circuit is prevented. Conceivable.

【0072】本実施例の液晶素子の補助容量は、絶縁膜
が厚さ3000ÅのSiN膜であるため、容量値が約
6.2pF(ε=7、S=100μm×300μmとし
て)であった。これは、5V駆動では約30pCの電荷
を蓄積することができるため、Ps=50の液晶まで駆
動することが可能である(画素サイズで100μm×2
80μmに相当)。
The auxiliary capacitance of the liquid crystal element of this embodiment was about 6.2 pF (assuming that ε = 7 and S = 100 μm × 300 μm) because the insulating film was a 3000-nm-thick SiN film. This is because it is possible to accumulate about 30 pC of electric charge by 5V driving, and it is possible to drive liquid crystal of Ps = 50 (100 μm × 2 in pixel size).
80 μm).

【0073】[実施例5]TiOx +SiOx 粒子の混
合物のペーストインキ(触媒化学社製「RF4A1
6」)をオフセット印刷機を用いて厚さ3000Åに印
刷し、250℃のホットプレートで焼成してTiOx
SiOx 粒子膜からなるパッシベーション膜4を形成
し、実施例1の隔壁を用いる以外は実施例2と同様にし
て本発明第5の実施例の液晶素子を作製した。
Example 5 Paste ink of a mixture of TiO x + SiO x particles (“RF4A1” manufactured by Catalysis Chemical Co., Ltd.)
6)) was printed to a thickness of 3000 mm using an offset printing machine, and calcined on a hot plate at 250 ° C. to form TiO x +
A passivation film 4 made of a SiO x particle film was formed, and a liquid crystal device of a fifth embodiment of the present invention was manufactured in the same manner as in the second embodiment except that the partition wall of the first embodiment was used.

【0074】本実施例の液晶素子においては、TiOx
+SiOx 粒子膜からなるパッシベーション膜が、CV
Dやスパッタ等の真空成膜法によるものに比べて平坦化
性が高いため、でき上がりの膜の平坦性が極めて高い。
よって、実施例1よりもショート発生率が低減した。ま
た、ショートに至らないリークも低下しているので、保
持時間を(1/60)×100secよりも長くするテ
ストでも、白、黒のレベル変動が少なく、画素によるむ
らが少なかった。
In the liquid crystal device of this embodiment, TiO x
+ SiO x passivation film is composed of CV
Since the flatness is higher than that obtained by a vacuum deposition method such as D or sputtering, the resulting film has extremely high flatness.
Therefore, the short-circuit occurrence rate was lower than in Example 1. In addition, since the leak that does not result in a short circuit is also reduced, even in a test in which the holding time is longer than (1/60) × 100 sec, white and black level fluctuations are small, and unevenness due to pixels is small.

【0075】本実施例の液晶素子の補助容量の絶縁膜
は、厚さ3000ÅのSiN膜と3000ÅのTiOx
+SiOx 粒子膜の複合膜であるため、その容量値は約
4.7pF(ε=8.5、S=100μm×300μm
として)である。これは5V駆動では、約23pCの電
荷を蓄積できるため、Ps=10の液晶まで駆動するこ
とが可能である(画素サイズで100μm×280μ
m)。
[0075] insulating film of the storage capacitor of the liquid crystal element of this embodiment, TiO x in SiN film and 3000Å thick 3000Å
Since it is a composite film of + SiO x particle film, its capacitance value is about 4.7 pF (ε = 8.5, S = 100 μm × 300 μm
As). This is because it is possible to accumulate about 23 pC of electric charge in the 5V drive, and it is possible to drive up to a liquid crystal of Ps = 10 (100 μm × 280 μ in pixel size).
m).

【0076】[実施例6]MoTa微粒子の印刷ペース
ト(触媒化学社製)をオフセット印刷によって厚さ30
00Åに形成し、ホットプレート上で250℃で焼成し
てパッシベーション膜とし、実施例1と同じ隔壁を用い
る以外は、実施例3と同様にして液晶素子を作製した。
Example 6 A printing paste of MoTa fine particles (manufactured by Catalyst Chemicals Co., Ltd.) was formed by offset printing to a thickness of 30
A liquid crystal element was formed in the same manner as in Example 3 except that the passivation film was formed by firing at 250 ° C. on a hot plate at 250 ° C., and using the same partition wall as in Example 1.

【0077】得られた液晶素子のコントラストは150
で、上下ショートも極めて少なく、実用的な液晶素子で
あった。また、補助容量としては17pF程度の容量が
得られたが、リークレベルが比較的大きかった。しかし
ながら、1フレームが1/60secの駆動では、全く
問題のない特性が得られた。
The contrast of the obtained liquid crystal element was 150.
Thus, the liquid crystal element was a practical liquid crystal element with few vertical shorts. Further, a capacitance of about 17 pF was obtained as the auxiliary capacitance, but the leakage level was relatively large. However, when one frame was driven for 1/60 sec, characteristics without any problem were obtained.

【0078】本発明の液晶素子の補助容量には5V駆動
で約85pCの電荷を蓄積することができるので、Ps
=100の液晶まで駆動することができる(画素サイズ
で100μm×280μmに相当)。
Since about 85 pC of electric charge can be stored in the auxiliary capacitor of the liquid crystal element of the present invention by driving 5 V, Ps
= 100 (equivalent to a pixel size of 100 μm × 280 μm).

【0079】[実施例7]本発明第7の実施例として実
施形態5の液晶素子を作製した。
Example 7 As a seventh example of the present invention, a liquid crystal element according to the fifth example was manufactured.

【0080】実施例3と同様にして、オーミックコンタ
クト層15を形成した後に、ソース電極16とドレイン
電極17及び情報信号線を形成し、ゲート絶縁膜12上
にITOを1000Å堆積、パターニングして補助容量
電極2aを形成し、TaOxを厚さ3000Å堆積して
第1のパッシベーション膜4aを形成し、さらにITO
を1000Å堆積してパターニングし、第2の補助容量
電極2bを形成した。その上に、Si(OH)4 溶液を
スピンコートし、レジストを用いたドライエッチングに
よってコンタクトホールを形成し、ITOを1000Å
の厚さに堆積してパターニングし、画素電極3を形成し
た。以降の工程は実施例1と同様にして液晶素子を得
た。
After forming the ohmic contact layer 15 in the same manner as in the third embodiment, the source electrode 16, the drain electrode 17, and the information signal line are formed. A capacitor electrode 2a is formed, and TaO x is deposited at a thickness of 3000 ° to form a first passivation film 4a.
Was deposited and patterned to form a second auxiliary capacitance electrode 2b. A Si (OH) 4 solution is spin-coated thereon, and a contact hole is formed by dry etching using a resist.
, And patterned to form a pixel electrode 3. The subsequent steps were performed in the same manner as in Example 1 to obtain a liquid crystal element.

【0081】得られた液晶素子の補助容量は絶縁膜が厚
さ3000ÅのTaOx 膜であるため、容量値は約18
pF(ε=20、S=100μm×300μmとして)
で、5V駆動では約90pCの電荷を蓄積できるため、
Ps=100の液晶まで駆動することができる(画素サ
イズで100μm×280μmに相当)。
The storage capacity of the obtained liquid crystal element was about 18 た め because the insulating film was a TaO x film having a thickness of 3000 °.
pF (assuming ε = 20, S = 100 μm × 300 μm)
In 5V drive, about 90pC charge can be stored.
It is possible to drive a liquid crystal of Ps = 100 (corresponding to a pixel size of 100 μm × 280 μm).

【0082】本実施例においても、得られた液晶素子は
良好な配向性を示すと同時に、上下ショート、ギャップ
不良のない、極めて歩留の高い液晶素子であった。ま
た、コントラストは160と良好であった。
Also in this example, the obtained liquid crystal element exhibited excellent orientation and was free from vertical shorts and gap defects, and had a very high yield. The contrast was as good as 160.

【0083】本実施例の液晶素子を、高温高湿の連続通
電テストに投入したが、腐食、しきい値シフトなどによ
る画像劣化もなく、耐久後も高品質な画像を維持でき
た。
The liquid crystal device of this example was subjected to a high-temperature, high-humidity continuous energization test. As a result, there was no image deterioration due to corrosion, threshold value shift, and the like, and a high-quality image could be maintained even after durability.

【0084】上記実施例1〜7の各液晶素子の補助容量
とコントラストを図7に示す。各実施例とも6素子ずつ
作製した。上記した各実施例の説明におけるコントラス
トの値は当該結果の平均値である。尚、ここで示す従来
例とは、補助容量を形成しない以外は実施例1と同様に
して作製した液晶素子である。
FIG. 7 shows the storage capacitance and contrast of each of the liquid crystal elements of Examples 1 to 7. In each example, six devices were manufactured. The value of the contrast in the description of each embodiment described above is an average value of the results. Note that the conventional example shown here is a liquid crystal element manufactured in the same manner as in Example 1 except that no auxiliary capacitance is formed.

【0085】[0085]

【発明の効果】以上説明したように、本発明によれば、
画素電極内に補助容量による段差がなく配向性が向上
し、コントラストの高い表示が実現する。
As described above, according to the present invention,
There is no step in the pixel electrode due to the auxiliary capacitance, the orientation is improved, and a display with high contrast is realized.

【0086】本発明においてはさらに、隔壁を用いてセ
ルギャップを制御することによって、スペーサによる画
素電極の損傷や該損傷による上下基板のショートを防止
し、さらに配向性を向上することができる。また、本発
明においては、平坦化膜を用いて画素電極下の凹凸を平
坦化することにより、より配向性を向上すると同時に、
該平坦化膜によって外力を吸収し、上下基板でのショー
トを防止することができる。その結果、よりコントラス
トが高く、高信頼性で衝撃耐久に強い液晶素子を歩留良
く提供することが可能となる。
In the present invention, by controlling the cell gap by using the partition walls, damage to the pixel electrode by the spacer and short-circuiting of the upper and lower substrates due to the damage can be prevented, and the orientation can be further improved. Further, in the present invention, by flattening the unevenness under the pixel electrode using a flattening film, while further improving the orientation,
The flattening film can absorb external force and prevent short circuit between the upper and lower substrates. As a result, it is possible to provide a liquid crystal element having higher contrast, high reliability, and high impact durability with good yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明第1の実施形態の液晶素子の構成を模式
的に示す断面図である。
FIG. 1 is a cross-sectional view schematically illustrating a configuration of a liquid crystal element according to a first embodiment of the present invention.

【図2】本発明第1の実施形態の液晶素子の電気的な等
価回路を示す図である。
FIG. 2 is a diagram showing an electrical equivalent circuit of the liquid crystal element according to the first embodiment of the present invention.

【図3】本発明第2の実施形態の液晶素子の構成を模式
的に示す断面図である。
FIG. 3 is a cross-sectional view schematically illustrating a configuration of a liquid crystal element according to a second embodiment of the present invention.

【図4】本発明第3の実施形態の液晶素子の構成を模式
的に示す断面図である。
FIG. 4 is a cross-sectional view schematically illustrating a configuration of a liquid crystal element according to a third embodiment of the present invention.

【図5】本発明第4の実施形態の液晶素子の構成を模式
的に示す断面図である。
FIG. 5 is a cross-sectional view schematically illustrating a configuration of a liquid crystal element according to a fourth embodiment of the present invention.

【図6】本発明第5の実施形態の液晶素子の構成を模式
的に示す断面図である。
FIG. 6 is a cross-sectional view schematically illustrating a configuration of a liquid crystal element according to a fifth embodiment of the present invention.

【図7】本発明の実施例の液晶素子の補助容量とコント
ラストを示す図である。
FIG. 7 is a diagram showing storage capacitance and contrast of a liquid crystal element according to an example of the present invention.

【図8】従来の液晶素子の一例の構成を模式的に示す断
面図である。
FIG. 8 is a cross-sectional view schematically illustrating a configuration of an example of a conventional liquid crystal element.

【符号の説明】[Explanation of symbols]

1a,1b 基板 2,2a,2b 補助容量電極 3 画素電極 4,4a,4b パッシベーション膜 5a,5b 配向膜 7 液晶 10 TFT 11 ゲート電極 12 ゲート絶縁膜 13 i型半導体層 14 ブロッキング層 15 オーミックコンタクト層 16 ソース電極 17 ドレイン電極 18 隔壁 21 補助容量 22 液晶容量 23 走査信号線 24 情報信号線 101 TN液晶 102 スペーサ DESCRIPTION OF SYMBOLS 1a, 1b Substrate 2, 2a, 2b Auxiliary capacitance electrode 3 Pixel electrode 4, 4a, 4b Passivation film 5a, 5b Alignment film 7 Liquid crystal 10 TFT 11 Gate electrode 12 Gate insulating film 13 i-type semiconductor layer 14 Blocking layer 15 Ohmic contact layer Reference Signs List 16 source electrode 17 drain electrode 18 partition 21 auxiliary capacitance 22 liquid crystal capacitance 23 scanning signal line 24 information signal line 101 TN liquid crystal 102 spacer

フロントページの続き Fターム(参考) 2H092 JA26 JA29 JA33 JA35 JA36 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB51 JB57 JB63 JB69 KA05 KA12 KA16 KA18 KB23 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA22 MA27 MA35 MA37 MA41 NA16 NA25 PA02 PA06 QA13 QA14 Continued on the front page F term (reference) 2H092 JA26 JA29 JA33 JA35 JA36 JA38 JA42 JA44 JA46 JB13 JB23 JB32 JB33 JB51 JB57 JB63 JB69 KA05 KA12 KA16 KA18 KB23 MA05 MA08 MA14 MA15 MA16 MA18 MA19 MA20 MA22 MA27 MA35 MA37 PA02 QA14

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 一対の基板間に自発分極を有する液晶を
挟持してなり、二次元状に配置した画素毎にスイッチン
グ素子と画素電極を配し、該スイッチング素子により各
画素電極への信号印加を制御するアクティブマトリクス
方式の液晶素子であって、上記画素毎に、画素電極と面
積が略等しく且つ該画素電極に重なる補助容量電極を絶
縁層を介して該画素電極の基板側に形成し、該画素電極
下に補助容量を形成したことを特徴とする液晶素子。
1. A liquid crystal having spontaneous polarization is sandwiched between a pair of substrates, and a switching element and a pixel electrode are arranged for each two-dimensionally arranged pixel, and a signal is applied to each pixel electrode by the switching element. An active matrix type liquid crystal element that controls an auxiliary capacitance electrode having an area substantially equal to the pixel electrode and overlapping the pixel electrode for each pixel on the substrate side of the pixel electrode via an insulating layer, A liquid crystal element, wherein an auxiliary capacitor is formed below the pixel electrode.
【請求項2】 上記画素電極下にスイッチング素子を含
めて基板全体を覆う平坦化膜を有する請求項1記載の液
晶素子。
2. The liquid crystal device according to claim 1, further comprising a flattening film under the pixel electrode covering the entire substrate including the switching device.
【請求項3】 上記平坦化膜が、有機膜と無機膜との積
層構造である請求項2記載の液晶素子。
3. The liquid crystal device according to claim 2, wherein the flattening film has a laminated structure of an organic film and an inorganic film.
【請求項4】 上記スイッチング素子が薄膜トランジス
タである請求項1記載の液晶素子。
4. The liquid crystal device according to claim 1, wherein said switching device is a thin film transistor.
【請求項5】 上記補助容量が、上記スイッチング素子
に接続した第2の補助容量電極と、該第2の補助容量電
極とは絶縁層を介して対向する第1の補助容量電極とで
形成されている請求項1記載の液晶素子。
5. The storage capacitor is formed by a second storage capacitor electrode connected to the switching element, and a first storage capacitor electrode opposed to the second storage capacitor electrode via an insulating layer. The liquid crystal element according to claim 1, wherein
【請求項6】 上記一対の基板が、両基板に接着された
隔壁構造によって所定の距離を保持する請求項1記載の
液晶素子。
6. The liquid crystal device according to claim 1, wherein said pair of substrates maintain a predetermined distance by a partition structure bonded to both substrates.
【請求項7】 上記液晶が強誘電性液晶または反強誘電
性液晶である請求項1記載の液晶素子。
7. The liquid crystal device according to claim 1, wherein the liquid crystal is a ferroelectric liquid crystal or an antiferroelectric liquid crystal.
JP12118299A 1999-04-28 1999-04-28 Liquid crystal element Withdrawn JP2000310793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12118299A JP2000310793A (en) 1999-04-28 1999-04-28 Liquid crystal element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12118299A JP2000310793A (en) 1999-04-28 1999-04-28 Liquid crystal element

Publications (1)

Publication Number Publication Date
JP2000310793A true JP2000310793A (en) 2000-11-07

Family

ID=14804892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12118299A Withdrawn JP2000310793A (en) 1999-04-28 1999-04-28 Liquid crystal element

Country Status (1)

Country Link
JP (1) JP2000310793A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004111715A1 (en) * 2003-06-11 2004-12-23 Sharp Kabushiki Kaisha Liquid crystal display
JP2009180981A (en) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp Active matrix substrate, and manufacturing method therefor
US7630043B2 (en) 2006-07-19 2009-12-08 Hitachi Displays, Ltd. Liquid display device and fabrication method thereof
JP2010032834A (en) * 2008-07-30 2010-02-12 Dainippon Printing Co Ltd Matrix type display device
JP2013073037A (en) * 2011-09-28 2013-04-22 Seiko Epson Corp Electro-optic device, manufacturing method thereof, and electronic apparatus
JP2013190820A (en) * 2008-03-31 2013-09-26 Semiconductor Energy Lab Co Ltd Display device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004111715A1 (en) * 2003-06-11 2004-12-23 Sharp Kabushiki Kaisha Liquid crystal display
KR100767946B1 (en) * 2003-06-11 2007-10-18 샤프 가부시키가이샤 Liquid crystal display
CN100445842C (en) * 2003-06-11 2008-12-24 夏普株式会社 Liquid crystal display
US7791676B2 (en) 2003-06-11 2010-09-07 Sharp Kabushiki Kaisha Liquid crystal display device
US8031280B2 (en) 2003-06-11 2011-10-04 Sharp Kabushiki Kaisha Liquid crystal display device
US7630043B2 (en) 2006-07-19 2009-12-08 Hitachi Displays, Ltd. Liquid display device and fabrication method thereof
JP2009180981A (en) * 2008-01-31 2009-08-13 Mitsubishi Electric Corp Active matrix substrate, and manufacturing method therefor
JP2013190820A (en) * 2008-03-31 2013-09-26 Semiconductor Energy Lab Co Ltd Display device
JP2010032834A (en) * 2008-07-30 2010-02-12 Dainippon Printing Co Ltd Matrix type display device
JP2013073037A (en) * 2011-09-28 2013-04-22 Seiko Epson Corp Electro-optic device, manufacturing method thereof, and electronic apparatus

Similar Documents

Publication Publication Date Title
US8259271B2 (en) Color filter substrate and liquid crystal display panel including the same
US6839114B2 (en) Substrate for in-plane switching mode liquid crystal display device with capacitors connected by extending lines and method for fabricating the same
JP3211581B2 (en) Liquid crystal display
US6862067B2 (en) Active-matrix addressing liquid-crystal display device using lateral electric field and having two storage capacitors
US20070236623A1 (en) Array substrate for liquid crystal display device and method of fabricating the same
TW594615B (en) Liquid crystal display and method for producing the same
US20030043329A1 (en) Array substrate for in-plane switching liquid crystal display device and manufacturing method of the same
US7495724B2 (en) Liquid crystal display device
CN101246291A (en) Liquid crystal display device
JP3646999B2 (en) Transmission type liquid crystal display device
JP2000267109A (en) Liquid crystal display device and its manufacture
US7385661B2 (en) In-plane switching mode liquid crystal display device and method of manufacturing the same
JP2001183666A (en) Liquid crystal display device
US7400373B2 (en) Liquid crystal display panel and method manufacturing the same having particular spacers
US7570336B2 (en) Display device with piezoelectric material and method for fabricating the same
US7936424B2 (en) Liquid crystal display panel with light leakage prevention film and method for manufacturing the same
TWI303727B (en)
JP2000310793A (en) Liquid crystal element
JP4166554B2 (en) Liquid crystal display device and manufacturing method thereof
JP2004245952A (en) Liquid crystal display device
JP2001083521A (en) Liquid crystal display device
JP2622033B2 (en) Liquid crystal display
JP2000310783A (en) Liquid crystal element
US7898609B2 (en) Multi-domain vertical alignment liquid crystal display having dielectric medium with nonuniform thickness
US20030076461A1 (en) Liquid crystal on silicon incorporating integrated spacers and silicon light valves and method for fabrication

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704