JP2000299452A - 半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 入射光が乱反射することを防止し得る半導体
装置及びその製造方法を得る。 【解決手段】 ｎ型埋め込み領域７ａ〜７ｃを形成した
部分のｐ型シリコン基板５の上面を熱酸化してシリコン
酸化膜１７ａ〜１７ｃをそれぞれ形成した後、シリコン
酸化膜１７ａ〜１７ｃを除去して凹部１８ａ〜１８ｃ
（深さｄ１）を形成する。次に、フォトダイオード形成
領域２におけるｐ型シリコン基板５の上面内にｐ型埋め
込み分離領域８ａ〜８ｃを形成した後、ｐ型シリコン基
板５の上面上にｎ型エピタキシャル層６を形成する。次
に、アライメントマーク形成領域３における凹部１９ｃ
を掘り下げて凹部１９ｄ（深さｄ２）を形成した後、ｎ
型エピタキシャル層６の上面をｄ１だけ研磨する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に、フォトダイオードを備えた
半導体装置及びその製造方法に関するものである。

【０００２】

【従来の技術】従来より、ＣＤ−ＲＯＭやＤＶＤ等に用
いられる光ピックアップ用ＩＣとして、バイポーラＩＣ
にフォトダイオードを内蔵した一体型のＩＣが開発され
ている。図２９は、フォトダイオードを内蔵したバイポ
ーラＩＣの構成を示す回路図である。フォトダイオード
を内蔵したバイポーラＩＣは、光を感知するフォトダイ
オード部１５０と、フォトダイオード部１５０で発生さ
れる光電流を増幅するためのアンプ部１５１とによって
構成されている。

【０００３】図３０は、フォトダイオードを備えた半導
体装置の構成を模式的に示す上面図である。半導体装置
は、中央部に配置されたフォトダイオード形成領域１０
２と、周辺部に配置されたアライメントマーク形成領域
１０３とを有している。フォトダイオード形成領域１０
２には、４つのフォトダイオード１０４ａ〜１０４ｄが
互いに分離されて形成されている。フォトダイオード形
成領域１０２の中央部分Ｈに照射された光は、フォトダ
イオード１０４ａ〜１０４ｄによって検出され、各フォ
トダイオードの出力値の差に基づいて、光軸のズレの補
正等が行われる。

【０００４】図３１は、フォトダイオードを備えた従来
の半導体装置の構造を示す断面図であり、特に、図３０
のＧ−Ｇ部分の断面構造を表したものに相当する。ｐ型
シリコン基板１０５の上面上には、ｎ型エピタキシャル
層１０６が形成されている。ｐ型シリコン基板１０５の
上面内及びｎ型エピタキシャル層１０６の底面内には、
ｎ型埋め込み領域１０７ａ，１０７ｂが選択的に形成さ
れるとともに、ｎ型埋め込み領域１０７ａ，１０７ｂを
取り囲むように、ｐ型埋め込み分離領域１０８ａ〜１０
８ｃが選択的に形成されている。

【０００５】ｎ型エピタキシャル層１０６の上面内に
は、ｐ型埋め込み分離領域１０８ａ〜１０８ｃに接触す
るように、ｐ型分離領域１０９ａ〜１０９ｃが選択的に
形成されている。また、ｎ型エピタキシャル層１０６の
上面内には、ｐ型分離領域１０９ｂに隣接してｐ型領域
１１１ａ，１１１ｂが選択的に形成されている。ｎ型エ
ピタキシャル層１０６の上面内及び上面上には、ｐ型分
離領域１０９ａに隣接してフィールド酸化膜１１０ａ，
１１０ｂが選択的に形成されるとともに、ｐ型分離領域
１０９ｃに隣接してフィールド酸化膜１１０ｃ，１１０
ｄが選択的に形成されている。フィールド酸化膜１１０
ａ〜１１０ｄが形成されていない部分のｎ型エピタキシ
ャル層１０６の上面上には、シリコン酸化膜１１２が全
面に形成されている。

【０００６】フィールド酸化膜１１０ａ〜１１０ｄ及び
シリコン酸化膜１１２の上面上には、第１層間絶縁膜１
１３が全面に形成されている。第１層間絶縁膜１１３の
上面上には第１配線１１４が選択的に形成されており、
第１配線１１４は、第１層間絶縁膜１１３内に選択的に
形成されたコンタクトホールを介してｎ型エピタキシャ
ル層１０６の上面に接触している。第１配線１１４及び
第１層間絶縁膜１１３の上面上には第２層間絶縁膜１１
５が全面に形成されており、第２層間絶縁膜１１５の上
面上には第２配線１１６が選択的に形成されている。

【０００７】

【発明が解決しようとする課題】しかし、フォトダイオ
ードを備えた従来の半導体装置によると、図３１に示す
ように、ｎ型エピタキシャル層１０６の上面に段差１３
１ａ，１３１ｂが生じている。これは、図３０に示した
アライメントマーク形成領域１０３に凹状のアライメン
トマークを形成することに起因するものである。

【０００８】具体的に、凹状のアライメントマークは、
ｐ型シリコン基板１０５上にｎ型エピタキシャル層１０
６を成長させる前に形成される。その目的は、ｎ型エピ
タキシャル層１０６の成長後に、ｎ型埋め込み領域１０
７ａ，１０７ｂの位置を正確に認識することにある。ｎ
型埋め込み領域１０７ａ，１０７ｂを形成するためにｐ
型シリコン基板１０５の上面内にｎ型不純物を選択的に
導入する工程において、アライメントマーク形成領域１
０３におけるｐ型シリコン基板１０５の上面内にも同時
にｎ型不純物を選択的に導入する。その後、上記ｎ型不
純物の選択導入時に用いたマスクと同じマスクを用いて
その導入部分の上面に熱酸化膜を形成する。そして、こ
の熱酸化膜を除去することによって、凹状のアライメン
トマークが形成される。

【０００９】ところが上記同じマスクを用いる結果とし
て、この熱酸化膜は、フォトダイオード形成領域１０２
において、ｎ型埋め込み領域１０７ａ，１０７ｂを形成
するためにｎ型不純物を導入した部分にも形成され、そ
して同様に除去される。その結果、フォトダイオード形
成領域１０２におけるｐ型シリコン基板１０５の上面に
も凹部が形成され、その後ｎ型エピタキシャル層１０６
を成長させるため、ｐ型シリコン基板１０５の上面に形
成された上記凹部の形状を反映して、ｎ型エピタキシャ
ル層１０６の上面に段差１３１ａ，１３１ｂが生じるの
である。

【００１０】そして、この段差１３１ａ，１３１ｂによ
って、フォトダイオード形成領域１０２に照射された入
射光が乱反射するため、フォトダイオード１０４ａ〜１
０４ｄに関して、各フォトダイオード間で入力感度にば
らつきが生じるという問題があった。

【００１１】本発明はかかる問題を解決するために成さ
れたものであり、フォトダイオードに照射された入射光
が乱反射することを防止することにより、各フォトダイ
オード間で入力感度にばらつきが生じることを回避し得
る半導体装置及びその製造方法を得ることを目的とする
ものである。

【００１２】

【課題を解決するための手段】この発明のうち請求項１
に記載の半導体装置の製造方法は、（ａ）第１導電型を
有する基板のフォトダイオード形成領域における主面内
に第１の凹部を選択的に形成するとともに、アライメン
トマーク形成領域における基板の主面内に第２の凹部を
選択的に形成する工程と、（ｂ）基板の主面上に、第１
導電型とは異なる第２導電型を有する半導体層を形成す
る工程と、（ｃ）第２の凹部に起因して半導体層の主面
内に形成される第３の凹部を掘り下げることにより、第
４の凹部を形成する工程と、（ｄ）第１の凹部に起因し
て半導体層の主面内に形成される第５の凹部が無くな
り、かつ、第４の凹部の一部が残るように、半導体層の
主面を薄膜化する工程とを備えるものである。

【００１３】また、この発明のうち請求項２に記載の半
導体装置の製造方法は、（ａ）第１導電型を有する基板
のフォトダイオード形成領域における主面内に第１の凹
部を選択的に形成する工程と、（ｂ）基板の主面上に、
第１導電型とは異なる第２導電型を有する半導体層を形
成する工程と、（ｃ）第１の凹部に起因して半導体層の
主面内に形成される第２の凹部の側壁部の上方に、フォ
トダイオードへの入射光に対して不透明な第１の膜を形
成する工程とを備えるものである。

【００１４】また、この発明のうち請求項３に記載の半
導体装置の製造方法は、請求項２に記載の半導体装置の
製造方法であって、工程（ｃ）においては、周縁部に傾
斜部を有する第１の膜が形成されることを特徴とするも
のである。

【００１５】また、この発明のうち請求項４に記載の半
導体装置の製造方法は、請求項２又は３に記載の半導体
装置の製造方法であって、（ｄ）半導体層の主面に選択
的に接触する配線を形成する工程をさらに備え、工程
（ｃ）及び（ｄ）は同時に実行されることを特徴とする
ものである。

【００１６】また、この発明のうち請求項５に記載の半
導体装置の製造方法は、請求項３に記載の半導体装置の
製造方法であって、（ｄ）半導体層の主面に選択的に接
触する配線を形成する工程をさらに備え、工程（ｃ）と
工程（ｄ）とは別々に実行され、工程（ｃ）は、（ｃ−
１）半導体層の主面上に絶縁膜を形成する工程と、（ｃ
−２）配線の膜厚よりも厚く、フォトダイオードへの入
射光に対して不透明な第２の膜を、絶縁膜上に形成する
工程と、（ｃ−３）少なくとも第２の凹部の側壁部の上
方部分を残して第２の膜を除去することにより、第１の
膜を形成する工程とを有することを特徴とするものであ
る。

【００１７】また、この発明のうち請求項６に記載の半
導体装置は、第１導電型を有する基板と、フォトダイオ
ード形成領域における基板の主面内に選択的に形成され
た、第１導電型とは異なる第２導電型を有する不純物領
域と、基板の主面上に形成された、第２導電型を有する
半導体層と、アライメントマーク形成領域における半導
体層の主面内に選択的に形成された、アライメントマー
クとして機能する凹部とを備えた半導体装置であって、
不純物領域の側端部上方における半導体層の主面は平坦
であることを特徴とするものである。

【００１８】また、この発明のうち請求項７に記載の半
導体装置は、第１導電型を有する基板と、フォトダイオ
ード形成領域における基板の主面内に選択的に形成され
た、第１導電型とは異なる第２導電型を有する不純物領
域と、基板の主面上に形成された、第２導電型を有する
半導体層と、不純物領域の上方における半導体層の主面
内に形成された凹部と、凹部の側壁部の上方に形成され
た、フォトダイオードへの入射光に対して不透明な膜と
を備えるものである。

【００１９】また、この発明のうち請求項８に記載の半
導体装置は、請求項７に記載の半導体装置であって、膜
は、周縁部に傾斜部を有することを特徴とするものであ
る。

【００２０】また、この発明のうち請求項９に記載の半
導体装置は、請求項７又は８に記載の半導体装置であっ
て、半導体層の主面上に形成された第１の絶縁膜と、第
１の絶縁膜上に形成され、半導体層の主面に選択的に接
触する配線とをさらに備え、膜は、第１の絶縁膜上にお
いて、配線の膜厚と同じ膜厚を以て形成されていること
を特徴とするものである。

【００２１】また、この発明のうち請求項１０に記載の
半導体装置は、請求項８に記載の半導体装置であって、
半導体層の主面上に形成された第１の絶縁膜と、第１の
絶縁膜上に形成され、半導体層の主面に選択的に接触す
る配線と、第１の絶縁膜上に形成された第２の絶縁膜と
をさらに備え、膜は、第２の絶縁膜上において、配線の
膜厚よりも厚い膜厚を以て形成されていることを特徴と
するものである。

【００２２】

【発明の実施の形態】実施の形態１．図１は、本発明の
実施の形態１に係る、フォトダイオードを備えた半導体
装置の構成を模式的に示す上面図である。半導体装置
は、中央部に配置されたフォトダイオード形成領域２
と、周辺部に配置されたアライメントマーク形成領域３
とを有している。フォトダイオード形成領域２には、４
つのフォトダイオード４ａ〜４ｄが互いに分離されて形
成されている。

【００２３】図２は、本発明の実施の形態１に係る、フ
ォトダイオードを備えた半導体装置の構造を示す断面図
であり、特に、図１のＡ−Ａ部分における断面構造を表
したものに相当する。ｐ型シリコン基板５の上面上に
は、ｎ型エピタキシャル層６が形成されている。ｐ型シ
リコン基板５の上面内及びｎ型エピタキシャル層６の底
面内には、ｎ型埋め込み領域７ａ，７ｂが選択的に形成
されるとともに、ｎ型埋め込み領域７ａ，７ｂを取り囲
むように、ｐ型埋め込み分離領域８ａ〜８ｃが選択的に
形成されている。

【００２４】ｎ型エピタキシャル層６の上面内には、ｐ
型埋め込み分離領域８ａ〜８ｃに接触するように、ｐ型
分離領域９ａ〜９ｃが選択的に形成されている。また、
ｎ型エピタキシャル層６の上面内には、ｐ型分離領域９
ｂに隣接してｐ型領域１１ａ，１１ｂが選択的に形成さ
れている。このようにｐ型領域１１ａ，１１ｂをｐ型分
離領域９ｂと重ねることにより、ｎ型エピタキシャル層
６内に広く空乏層を拡げることができ、入力感度の向上
が図られている。ｎ型エピタキシャル層６の上面内及び
上面上には、ｐ型分離領域９ａに隣接してフィールド酸
化膜１０ａ，１０ｂが選択的に形成されるとともに、ｐ
型分離領域９ｃに隣接してフィールド酸化膜１０ｃ，１
０ｄが選択的に形成されている。フィールド酸化膜１０
ａ〜１０ｄが形成されていない部分のｎ型エピタキシャ
ル層６の上面上には、シリコン酸化膜１２が形成されて
いる。

【００２５】フィールド酸化膜１０ａ〜１０ｄ及びシリ
コン酸化膜１２の上面上には、第１層間絶縁膜１３が全
面に形成されている。第１層間絶縁膜１３の上面上には
第１配線１４が選択的に形成されており、第１配線１４
は、第１層間絶縁膜１３内に選択的に形成されたコンタ
クトホールを介してｎ型エピタキシャル層６の上面に接
触している。第１配線１４及び第１層間絶縁膜１３の上
面上には第２層間絶縁膜１５が全面に形成されており、
第２層間絶縁膜１５の上面上には第２配線１６が選択的
に形成されている。

【００２６】図３１に示した従来の半導体装置では、ア
ライメントマークの形成に起因して、ｎ型埋め込み領域
１０７ａ，１０７ｂの側端部上方におけるｎ型エピタキ
シャル層１０６の上面に段差１３１ａ，１３１ｂが生じ
ていた。これに対し、本実施の形態１に係る半導体装置
では、図２に示すようにかかる段差は生じておらず、ｎ
型埋め込み領域７ａ，７ｂの側端部上方におけるｎ型エ
ピタキシャル層６の上面は平坦となっている。

【００２７】以下、図１に示した半導体装置の製造方法
について、フォトダイオード形成領域２に関するＡ−Ａ
部分の断面図と、アライメントマーク形成領域３に関す
るＢ−Ｂ部分の断面図とを用いて工程順に説明する。図
３〜１５は、本発明の実施の形態１に係る半導体装置の
製造方法を工程順に示す断面図である。まず、ｐ型シリ
コン基板５の上面内にｎ型不純物を選択的に導入するこ
とにより、フォトダイオード形成領域２におけるｐ型シ
リコン基板５の上面内にｎ型埋め込み領域７ａ，７ｂ
を、アライメントマーク形成領域３におけるｐ型シリコ
ン基板５の上面内にｎ型埋め込み領域７ｃをそれぞれ選
択的に形成する。次に、ｎ型埋め込み領域７ａ〜７ｃを
形成した部分のｐ型シリコン基板５の上面を熱酸化する
ことにより、数千オングストローム程度の膜厚を有する
シリコン酸化膜１７ａ〜１７ｃをそれぞれ形成する。シ
リコン酸化膜１７ａ〜１７ｃは、ｎ型埋め込み領域７ａ
〜７ｃの上面上及び上面内に形成される（図３，４）。

【００２８】次に、シリコン酸化膜１７ａ〜１７ｃを除
去することにより、ｐ型シリコン基板５の上面に凹部１
８ａ〜１８ｃをそれぞれ形成する。ここで、凹部１８ａ
〜１８ｃの深さはいずれも数千オングストローム程度で
あり、以下ｄ１と表す。その後、ｎ型埋め込み領域７
ａ，７ｂを取り囲むように、フォトダイオード形成領域
２におけるｐ型シリコン基板５の上面内にｐ型不純物を
選択的に導入する。これにより、フォトダイオード形成
領域２におけるｐ型シリコン基板５の上面内に、ｐ型埋
め込み分離領域８ａ〜８ｃをそれぞれ選択的に形成する
（図５，６）。

【００２９】次に、エピタキシャル成長法によって、ｐ
型シリコン基板５の上面上に、１００００オングストロ
ーム程度の膜厚を有するｎ型エピタキシャル層６を形成
する。このとき、ｎ型埋め込み領域７ａ〜７ｃ及びｐ型
埋め込み分離領域８ａ〜８ｃは、ｎ型エピタキシャル層
６の底面内にそれぞれ熱拡散する。また、ｎ型エピタキ
シャル層６の上面には、凹部１８ａ〜１８ｃに起因し
て、凹部１９ａ〜１９ｃがそれぞれ形成されている（図
７，８）。ここで、凹部１９ａ〜１９ｃの深さは、ほぼ
ｄ１に等しい。

【００３０】次に、凹部１９ｃの上方に開口パターンを
有するレジスト２０を写真製版法によって形成した後、
このレジスト２０をマスクとして、ｎ型エピタキシャル
層６の上面を数千オングストローム程度エッチングす
る。これにより、凹部１９ｃが掘り下げられて、凹部１
９ｄが形成される（図９，１０）。以下、ｎ型エピタキ
シャル層６の上面からの凹部１９ｄの深さをｄ２と表
す。ここで、ｄ２はｄ１の２倍以上に設定するのが望ま
しい。

【００３１】次に、レジスト２０を除去した後、ＣＭＰ
（Chemical Mechanical Polishing）法等によって、ｎ
型エピタキシャル層６の上面をｄ１以上ｄ２未満の膜厚
（望ましくはｄ１に等しい膜厚）だけ研磨して薄膜化す
る。これにより、フォトダイオード形成領域２における
ｎ型エピタキシャル層６の上面が平坦化される。また、
アライメントマーク形成領域３におけるｎ型エピタキシ
ャル層６の上面には、研磨されずに残った凹部１９ｄと
して、凹部１９ｅが形成される（図１１，１２）。アラ
イメントマーク形成領域３に形成された凹部１９ｅが、
以下に説明する工程において、ｎ型埋め込み領域７ａ，
７ｂとの位置合わせのためのアライメントマークとして
機能することとなる。

【００３２】次に、ＬＯＣＯＳ（Local Oxidation of S
ilicon）法によって、フォトダイオード形成領域２にお
けるｎ型エピタキシャル層６の上面上及び上面内の所定
領域に、フィールド酸化膜１０ａ〜１０ｄを選択的に形
成する。このとき、フィールド酸化膜１０ａ〜１０ｄが
形成されていない部分のｎ型エピタキシャル層６の上面
上には、ＬＯＣＯＳにおける酸化プロテクト層としての
シリコン酸化膜２１及びシリコン窒化膜２２が形成され
ている（図１３）。

【００３３】次に、ｐ型埋め込み分離領域８ａ〜８ｃの
上方に開口パターンを有するレジスト２３を写真製版法
によって形成し、このレジスト２３をマスクとしてシリ
コン酸化膜２１及びシリコン窒化膜２２をエッチングに
より除去した後、露出したｎ型エピタキシャル層６の上
面にｐ型不純物を導入・熱拡散する。これにより、ｎ型
エピタキシャル層６の上面内に、ｐ型埋め込み分離領域
８ａ〜８ｃに達するｐ型分離領域９ａ〜９ｃを選択的に
形成する（図１４）。

【００３４】次に、レジスト２３、シリコン酸化膜２
１、及びシリコン窒化膜２２を除去した後、露出してい
るｎ型エピタキシャル層６の上面を熱酸化することによ
り、シリコン酸化膜１２を形成する。次に、フィールド
酸化膜１０ａ〜１０ｄ及びシリコン酸化膜１２上に、所
定の開口パターンを有するレジスト２４を写真製版法に
よって形成する（図１５）。

【００３５】次に、イオン注入法によってｐ型不純物を
導入することにより、ｎ型エピタキシャル層６の上面内
にｐ型領域１１ａ，１１ｂを選択的に形成する。その
後、レジスト２４を除去し、全面に第１層間絶縁膜１３
を形成した後、第１層間絶縁膜１３の所定領域にコンタ
クトホールを形成してｎ型エピタキシャル層６の上面を
露出する。次に、第１層間絶縁膜１３の上面上及び露出
したｎ型エピタキシャル層６の上面上に、入射光に対し
て不透明な膜として例えばＡｌ等の金属膜を全面に形成
した後、この金属膜上に形成した所定の開口パターンを
有するレジストをマスクとしてこの金属膜をエッチング
することにより、第１配線１４を形成する。その後、第
２層間絶縁膜１５を全面に形成した後、第２層間絶縁膜
１５の所定領域上に第２配線１６を形成する。以上の工
程により、図２に示した構造が得られる。

【００３６】このように本実施の形態１に係る半導体装
置及び半導体装置の製造方法によれば、アライメントマ
ーク形成領域３におけるｎ型エピタキシャル層６の上面
に凹部１９ｅを残しつつ、フォトダイオード形成領域２
におけるｎ型エピタキシャル層６の上面に生じた凹部１
９ａ，１９ｂを研磨により除去することができる。従っ
て、フォトダイオード形成領域２におけるｎ型エピタキ
シャル層６の上面は平坦であるため、フォトダイオード
４ａ〜４ｄに照射された入射光が乱反射することを防止
でき、各フォトダイオード間で入力感度にばらつきが生
じることを回避することができる。

【００３７】実施の形態２．図１６は、本発明の実施の
形態２に係る、フォトダイオードを備えた半導体装置の
構成を模式的に示す上面図である。フォトダイオード形
成領域２の中央部分に、入射光に対して不透明な膜とし
て金属膜３０が形成されている。

【００３８】図１７は、本発明の実施の形態２に係る、
フォトダイオードを備えた半導体装置の構造を示す断面
図であり、特に、図１６のＣ−Ｃ部分の断面構造を表し
たものに相当する。ｎ型エピタキシャル層６の上面に
は、図７に示した凹部１９ａ，１９ｂの側壁部に相当す
る段差３１ａ，３１ｂが形成されている。また、第１層
間絶縁膜１３の上面上には、金属膜３０が選択的に形成
されている。本発明の実施の形態２に係る半導体装置の
その他の構造は、図２に示した上記実施の形態１に係る
半導体装置の構造と同様である。

【００３９】図１８は、図１７のＤ部分を拡大して示す
断面図である。金属膜３０は、段差３１ａ，３１ｂの上
方に位置する周縁部分３０ａと、周縁部分３０ａによっ
て囲まれる中央部分３０ｂとを有している。但し、金属
膜３０は、少なくとも周縁部分３０ａのみを有していれ
ば足り、必ずしも中央部分３０ｂを有する必要はない。

【００４０】図１９〜２１は、本発明の実施の形態２に
係る半導体装置の製造方法を工程順に示す断面図であ
る。まず、上記実施の形態１と同様の工程を経て、図７
に示した構造と同様の構造を得る。次に、ＬＯＣＯＳ法
によって、フォトダイオード形成領域２におけるｎ型エ
ピタキシャル層６の上面上及び上面内の所定領域に、フ
ィールド酸化膜１０ａ〜１０ｄを選択的に形成する。こ
のとき、フィールド酸化膜１０ａ〜１０ｄが形成されて
いない部分のｎ型エピタキシャル層６の上面上には、シ
リコン酸化膜２１及びシリコン窒化膜２２が形成されて
いる。また、上記のように、ｎ型エピタキシャル層６の
上面のうちｎ型埋め込み領域７ａ，７ｂの側端部上方に
位置する部分には、図７に示した凹部１９ａ，１９ｂの
側壁部に相当する段差３１ａ，３１ｂが生じている（図
１９）。

【００４１】次に、上記実施の形態１と同様の方法によ
り、シリコン酸化膜２１及びシリコン窒化膜２２を除
去、シリコン酸化膜１２を形成、所定のコンタクトホー
ルを有する第１層間絶縁膜１３を形成する。その後、第
１層間絶縁膜１３の上面上及びコンタクトホールの形成
により露出したｎ型エピタキシャル層６の上面上に、フ
ォトダイオードへの入射光に対して不透明な膜として例
えばＡｌ等の金属膜３２を全面に形成する（図２０）。

【００４２】次に、第１配線１４の形成予定領域及び金
属膜３０の形成予定領域以外の領域に開口パターンを有
するレジスト３３を、写真製版法によって金属膜３２上
に形成する。その後、このレジスト３３をマスクとして
金属膜３２をエッチングすることにより、第１配線１４
及び金属膜３０を形成する（図２１）。その後、レジス
ト３３を除去した後、第２層間絶縁膜１５及び第２配線
１６の形成工程を経て、図１７に示した構造を得る。

【００４３】なお、以上の説明では金属膜３０を第１層
間絶縁膜１３の上面上に形成する場合について説明した
が、これに限定するものではなく、少なくとも段差３１
ａ，３１ｂの上方に形成される限り、例えば第２層間絶
縁膜１５の上面上等に形成してもよい。

【００４４】このように本実施の形態２に係る半導体装
置及び半導体装置の製造方法によれば、少なくとも段差
３１ａ，３１ｂの上方に、入射光に対して不透明な膜と
して金属膜３０を形成した。従って、フォトダイオード
４ａ〜４ｄに照射された入射光が段差３１ａ，３１ｂに
よって乱反射されることを防止でき、各フォトダイオー
ド間で入力感度にばらつきが生じることを回避すること
ができる。

【００４５】実施の形態３．図２２は、本発明の実施の
形態３に係る、フォトダイオードを備えた半導体装置の
構造を示す断面図である。本実施の形態３に係る半導体
装置は、図１７に示した上記実施の形態２に係る半導体
装置を基礎として、金属膜３０の周縁部に傾斜部３４を
形成したものである。このような傾斜部３４は、図２
０，２１に示した金属膜３２のエッチング工程におい
て、半導体装置が形成されるウェハ温度やエッチングガ
ス種等を適切に調整することにより形成することができ
る。

【００４６】図２３は、傾斜部３４に入射光が照射され
た状況を模式的に示す断面図である。傾斜部３４に照射
された入射光は、傾斜部３４で反射されてフォトダイオ
ード内部に入射している。このように本実施の形態３に
係る半導体装置及び半導体装置の製造方法によれば、金
属膜３０の周縁部に傾斜部３４を形成することにより、
傾斜部３４に照射された入射光（光の強度が強いより中
央側の入射光に相当する）を、反射によりフォトダイオ
ード内部に入射させることができる。その結果、フォト
ダイオードの入力感度を上げることができる。

【００４７】実施の形態４．図２４は、本発明の実施の
形態４に係る、フォトダイオードを備えた半導体装置の
構造を示す断面図である。本実施の形態４に係る半導体
装置は、図２２に示した上記実施の形態３に係る半導体
装置を基礎として、第１層間絶縁膜１３と第２層間絶縁
膜１５との間に形成された第３層間絶縁膜４０と、金属
膜３０の代わりに第３層間絶縁膜４０の上面上に選択的
に形成された厚膜状の金属膜４１とを備えたものであ
る。金属膜４１は少なくとも段差３１ａ，３１ｂの上方
を含む領域に形成されており、その周縁部に傾斜部４５
を有している。

【００４８】図２５〜２７は、本発明の実施の形態４に
係る半導体装置の製造方法を工程順に示す断面図であ
る。まず、上記実施の形態２と同様の工程を経て、図２
０に示した構造と同様の構造を得る。次に、第１配線１
４の形成予定領域以外の領域に開口パターンを有するレ
ジスト４２を、写真製版法によって金属膜３２上に形成
する。その後、このレジスト４２をマスクとして金属膜
３２をエッチングすることにより、第１配線１４を形成
する（図２５）。

【００４９】次に、レジスト４２を除去し、第３層間絶
縁膜４０を全面に形成した後、第３層間絶縁膜４０の上
面上に、金属膜３２よりも厚い膜厚（数千オングストロ
ーム程度）を有する金属膜４３を全面に形成する（図２
６）。

【００５０】次に、金属膜４１の形成予定領域以外の領
域に開口パターンを有するレジスト４４を、写真製版法
によって金属膜４３上に形成し、このレジスト４４をマ
スクとして金属膜４３をエッチングすることにより、金
属膜４１を形成する。このとき、金属膜４１の周縁部に
傾斜部４５が形成されるように、ウェハ温度やエッチン
グガス種等を適切に調整する（図２７）。その後、レジ
スト４４を除去した後、第２層間絶縁膜１５及び第２配
線１６の形成工程を経て、図２４に示した構造を得る。

【００５１】図２８は、傾斜部４５に入射光が照射され
た状況を模式的に示す断面図である。以上のように本実
施の形態４に係る半導体装置及び半導体装置の製造方法
によれば、第１配線１４の形成工程とは別の工程によっ
て、厚膜状の金属膜４１を形成した。このため、金属膜
４１の有する傾斜部４５の幅Ｗ２を、金属膜３０の有す
る傾斜部３４の幅Ｗ１よりも広くすることができる。従
って、傾斜部４５による入射光の反射によって、より多
くの入射光をフォトダイオード内部に入射させることが
でき、フォトダイオードの入力感度をさらに上げること
ができる。

【００５２】

【発明の効果】この発明のうち請求項１に係るものによ
れば、アライメントマーク形成領域における半導体層の
主面に第４の凹部の一部を残しつつ、フォトダイオード
形成領域における半導体層の主面に生じた第５の凹部を
薄膜化により除去することができる。従って、フォトダ
イオード形成領域における半導体層の上面は平坦である
ため、フォトダイオードに照射された入射光が乱反射す
ることを防止できる。

【００５３】また、この発明のうち請求項２に係るもの
によれば、第２の凹部の側壁部の上方に、フォトダイオ
ードへの入射光に対して不透明な第１の膜を形成したた
め、フォトダイオードに照射された入射光が第２の凹部
の側壁部によって乱反射されることを防止できる。

【００５４】また、この発明のうち請求項３に係るもの
によれば、第１の膜の傾斜部に照射された入射光を、反
射によりフォトダイオード内部に入射させることがで
き、フォトダイオードの入力感度を上げることができ
る。

【００５５】また、この発明のうち請求項４に係るもの
によれば、第１の膜と配線とを同時に形成するため、製
造工程を増やすことなく第１の膜を形成することができ
る。

【００５６】また、この発明のうち請求項５に係るもの
によれば、配線の膜厚よりも厚い膜厚を有する第２の膜
を部分的に除去することにより、第１の膜を形成する。
従って、第１の膜の有する傾斜部の幅を拡げることがで
きる。このため、傾斜部による入射光の反射によって、
より多くの入射光をフォトダイオード内部に入射させる
ことができ、フォトダイオードの入力感度をさらに上げ
ることができる。

【００５７】また、この発明のうち請求項６に係るもの
によれば、基板のフォトダイオード形成領域において、
不純物領域の側端部上方における半導体層の上面は平坦
であるため、フォトダイオードに照射された入射光が乱
反射することを防止できる。

【００５８】また、この発明のうち請求項７に係るもの
によれば、凹部の側壁部の上方に、フォトダイオードへ
の入射光に対して不透明な膜を形成したため、フォトダ
イオードに照射された入射光が凹部の側壁部によって乱
反射されることを防止できる。

【００５９】また、この発明のうち請求項８に係るもの
によれば、膜の傾斜部に照射された入射光を、反射によ
りフォトダイオード内部に入射させることができ、フォ
トダイオードの入力感度を上げることができる。

【００６０】また、この発明のうち請求項９に係るもの
によれば、同一工程によって第１の絶縁膜上に膜及び配
線を形成することができ、製造工程を増やすことなく膜
を形成することができる。

【００６１】また、この発明のうち請求項１０に係るも
のによれば、膜の有する傾斜部の幅を拡げることができ
るため、傾斜部による入射光の反射によって、より多く
の入射光をフォトダイオード内部に入射させることがで
き、フォトダイオードの入力感度をさらに上げることが
できる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係る、フォトダイオ
ードを備えた半導体装置の構成を模式的に示す上面図で
ある。

【図２】 本発明の実施の形態１に係る、フォトダイオ
ードを備えた半導体装置の構造を示す断面図である。

【図３】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。

【図４】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。

【図５】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。

【図６】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。

【図７】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。

【図８】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。

【図９】 本発明の実施の形態１に係る半導体装置の製
造方法を工程順に示す断面図である。

【図１０】 本発明の実施の形態１に係る半導体装置の
製造方法を工程順に示す断面図である。

【図１１】 本発明の実施の形態１に係る半導体装置の
製造方法を工程順に示す断面図である。

【図１２】 本発明の実施の形態１に係る半導体装置の
製造方法を工程順に示す断面図である。

【図１３】 本発明の実施の形態１に係る半導体装置の
製造方法を工程順に示す断面図である。

【図１４】 本発明の実施の形態１に係る半導体装置の
製造方法を工程順に示す断面図である。

【図１５】 本発明の実施の形態１に係る半導体装置の
製造方法を工程順に示す断面図である。

【図１６】 本発明の実施の形態２に係る、フォトダイ
オードを備えた半導体装置の構成を模式的に示す上面図
である。

【図１７】 本発明の実施の形態２に係る、フォトダイ
オードを備えた半導体装置の構造を示す断面図である。

【図１８】 図１７のＤ部分を拡大して示す断面図であ
る。

【図１９】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。

【図２０】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。

【図２１】 本発明の実施の形態２に係る半導体装置の
製造方法を工程順に示す断面図である。

【図２２】 本発明の実施の形態３に係る、フォトダイ
オードを備えた半導体装置の構造を示す断面図である。

【図２３】 傾斜部に入射光が照射された状況を模式的
に示す断面図である。

【図２４】 本発明の実施の形態４に係る、フォトダイ
オードを備えた半導体装置の構造を示す断面図である。

【図２５】 本発明の実施の形態４に係る半導体装置の
製造方法を工程順に示す断面図である。

【図２６】 本発明の実施の形態４に係る半導体装置の
製造方法を工程順に示す断面図である。

【図２７】 本発明の実施の形態４に係る半導体装置の
製造方法を工程順に示す断面図である。

【図２８】 傾斜部に入射光が照射された状況を模式的
に示す断面図である。

【図２９】 フォトダイオードを内蔵したバイポーラＩ
Ｃの構成を示す回路図である。

【図３０】 フォトダイオードを備えた半導体装置の構
成を模式的に示す上面図である。

【図３１】 フォトダイオードを備えた従来の半導体装
置の構造を示す断面図である。

【符号の説明】

１ 半導体装置、２ フォトダイオード形成領域、３
アライメントマーク形成領域、４ａ〜４ｄ フォトダイ
オード、５ ｐ型シリコン基板、６ ｎ型エピタキシャ
ル層、７ａ，７ｂ ｎ型埋め込み領域、１３ 第１層間
絶縁膜、１４第１配線、１７ａ，１７ｂ シリコン酸化
膜、１８ａ〜１８ｃ，１９ａ〜１９ｅ凹部、３０，３
２，４１，４３ 金属膜、３１ａ，３１ｂ 段差、３
４，４５傾斜部、４０ 第３層間絶縁膜。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 （ａ）第１導電型を有する基板のフォト
   ダイオード形成領域における主面内に第１の凹部を選択
   的に形成するとともに、アライメントマーク形成領域に
   おける前記基板の前記主面内に第２の凹部を選択的に形
   成する工程と、 （ｂ）前記基板の前記主面上に、前記第１導電型とは異
   なる第２導電型を有する半導体層を形成する工程と、 （ｃ）前記第２の凹部に起因して前記半導体層の主面内
   に形成される第３の凹部を掘り下げることにより、第４
   の凹部を形成する工程と、 （ｄ）前記第１の凹部に起因して前記半導体層の前記主
   面内に形成される第５の凹部が無くなり、かつ、前記第
   ４の凹部の一部が残るように、前記半導体層の前記主面
   を薄膜化する工程とを備える、半導体装置の製造方法。
2. 【請求項２】 （ａ）第１導電型を有する基板のフォト
   ダイオード形成領域における主面内に第１の凹部を選択
   的に形成する工程と、 （ｂ）前記基板の前記主面上に、前記第１導電型とは異
   なる第２導電型を有する半導体層を形成する工程と、 （ｃ）前記第１の凹部に起因して前記半導体層の主面内
   に形成される第２の凹部の側壁部の上方に、フォトダイ
   オードへの入射光に対して不透明な第１の膜を形成する
   工程とを備える、半導体装置の製造方法。
3. 【請求項３】 前記工程（ｃ）においては、周縁部に傾
   斜部を有する前記第１の膜が形成される、請求項２に記
   載の半導体装置の製造方法。
4. 【請求項４】 （ｄ）前記半導体層の前記主面に選択的
   に接触する配線を形成する工程をさらに備え、 前記工程（ｃ）及び（ｄ）は同時に実行されることを特
   徴とする、請求項２又は３に記載の半導体装置の製造方
   法。
5. 【請求項５】 （ｄ）前記半導体層の前記主面に選択的
   に接触する配線を形成する工程をさらに備え、 前記工程（ｃ）と前記工程（ｄ）とは別々に実行され、 前記工程（ｃ）は、 （ｃ−１）前記半導体層の前記主面上に絶縁膜を形成す
   る工程と、 （ｃ−２）前記配線の膜厚よりも厚く、前記フォトダイ
   オードへの前記入射光に対して不透明な第２の膜を、前
   記絶縁膜上に形成する工程と、 （ｃ−３）少なくとも前記第２の凹部の前記側壁部の上
   方部分を残して前記第２の膜を除去することにより、前
   記第１の膜を形成する工程とを有する、請求項３に記載
   の半導体装置の製造方法。
6. 【請求項６】 第１導電型を有する基板と、 フォトダイオード形成領域における前記基板の主面内に
   選択的に形成された、前記第１導電型とは異なる第２導
   電型を有する不純物領域と、 前記基板の前記主面上に形成された、前記第２導電型を
   有する半導体層と、 アライメントマーク形成領域における前記半導体層の主
   面内に選択的に形成された、アライメントマークとして
   機能する凹部とを備えた半導体装置であって、 前記不純物領域の側端部上方における前記半導体層の主
   面は平坦であることを特徴とする半導体装置。
7. 【請求項７】 第１導電型を有する基板と、 フォトダイオード形成領域における前記基板の主面内に
   選択的に形成された、 前記第１導電型とは異なる第２導電型を有する不純物領
   域と、 前記基板の前記主面上に形成された、前記第２導電型を
   有する半導体層と、 前記不純物領域の上方における前記半導体層の主面内に
   形成された凹部と、 前記凹部の側壁部の上方に形成された、フォトダイオー
   ドへの入射光に対して不透明な膜とを備える半導体装
   置。
8. 【請求項８】 前記膜は、周縁部に傾斜部を有すること
   を特徴とする、請求項７に記載の半導体装置。
9. 【請求項９】 前記半導体層の前記主面上に形成された
   第１の絶縁膜と、 前記第１の絶縁膜上に形成され、前記半導体層の前記主
   面に選択的に接触する配線とをさらに備え、 前記膜は、前記第１の絶縁膜上において、前記配線の膜
   厚と同じ膜厚を以て形成されていることを特徴とする、
   請求項７又は８に記載の半導体装置。
10. 【請求項１０】 前記半導体層の前記主面上に形成され
    た第１の絶縁膜と、 前記第１の絶縁膜上に形成され、前記半導体層の前記主
    面に選択的に接触する配線と、 前記第１の絶縁膜上に形成された第２の絶縁膜とをさら
    に備え、 前記膜は、前記第２の絶縁膜上において、前記配線の膜
    厚よりも厚い膜厚を以て形成されていることを特徴とす
    る、請求項８に記載の半導体装置。