JP2000299403A - Semiconductor package and its manufacture - Google Patents

Semiconductor package and its manufacture

Info

Publication number
JP2000299403A
JP2000299403A JP11107680A JP10768099A JP2000299403A JP 2000299403 A JP2000299403 A JP 2000299403A JP 11107680 A JP11107680 A JP 11107680A JP 10768099 A JP10768099 A JP 10768099A JP 2000299403 A JP2000299403 A JP 2000299403A
Authority
JP
Japan
Prior art keywords
conductive layer
semiconductor package
insulating material
wiring
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11107680A
Other languages
Japanese (ja)
Inventor
Masanao Horie
正直 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11107680A priority Critical patent/JP2000299403A/en
Publication of JP2000299403A publication Critical patent/JP2000299403A/en
Pending legal-status Critical Current

Links

Landscapes

  • Particle Accelerators (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve effects for preventing the generation of noises due to crosstalks in a semiconductor package during high-speed operation of LSIs. SOLUTION: A first conductive layer 1 is at a ground potential, second conductive layers 3a and 3b are at a power supply potential or at a signal potential, and an insulation material 2 is pinched vertically by the first conductive layer 1 are the second conductive layers 3a and 3b, forming a capacitive structure between the first conductive layer 1 and the second conductive layers 3a and 3b. Electromagnetic waves (crosstalks) generated in the second conductive layers 3a and 3b being at a power supply potential or at a signal potential is induced forcedly on the side of the first conductive layer 1 which is at a ground potential through the capacity structure. Therefore, the crosstalk is not conveyed between the second conductive layers 3a and 3b but is induced to the side of the first conductive layer 1 being at a ground potential and is absorbed thereby, so that noises can be prevented as much as possible from being generated in the second conductive layers 3a and 3b.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体パッケージ
及びその製造方法に関するものである。
The present invention relates to a semiconductor package and a method for manufacturing the same.

【0002】[0002]

【従来の技術】半導体LSIが高密度化・高速化するの
に伴い、半導体パッケージについても高度な技術が要求
される。
2. Description of the Related Art As the density and speed of semiconductor LSIs increase, higher technology is also required for semiconductor packages.

【0003】半導体パッケージには、電源電位又は信号
電位の配線層が隣接して設けられており、LSI動作時
に前記電源電位又は信号電位の配線層から電磁波が発生
し、磁気的な相互干渉により配線層にノイズが混入する
というクロストーク現象が生じることがある。
A power supply potential or signal potential wiring layer is provided adjacent to the semiconductor package. Electromagnetic waves are generated from the power supply potential or signal potential wiring layer during LSI operation, and the wiring is generated by magnetic mutual interference. A crosstalk phenomenon that noise is mixed in the layer may occur.

【0004】LSI動作が低速の場合には、半導体パッ
ケージ内で発生するノイズについては半導体装置の動作
に影響を及ぼすことはなく、無視することができる。
When the operation of the LSI is slow, noise generated in the semiconductor package does not affect the operation of the semiconductor device and can be ignored.

【0005】しかしながら、LSI動作が高速の場合に
は、半導体パッケージ内で発生するノイズが半導体装置
の動作に影響を及ぼすことがあり、クロストーク現象を
抑制する必要があり、従来では種々の対策が採られてい
る。
However, in the case of high-speed LSI operation, noise generated in the semiconductor package may affect the operation of the semiconductor device, and it is necessary to suppress the crosstalk phenomenon. Has been adopted.

【0006】図8は、クロストーク現象を抑制した従来
例に係る半導体パッケージを示す斜視図、図9(a),
(b)は、図8に示す半導体パッケージの製造プロセス
を示す断面図である。
FIG. 8 is a perspective view showing a conventional semiconductor package in which the crosstalk phenomenon is suppressed, and FIGS.
FIG. 9B is a sectional view illustrating the manufacturing process of the semiconductor package illustrated in FIG. 8;

【0007】図8に示される従来例に係る半導体パッケ
ージは図9(a)に示されるように、金属基板(通常銅
などを使用)51上に絶縁材52が形成され、その上に
配線となる金属膜(主として銅箔を使用)57が形成さ
れ、その後、フォトリソグラフィー技術を用い配線を形
成する領域に選択的にフォトレジスト55が形成され、
フォトレジスト55をマスクとして金属膜57がパター
ニングされ、図9(b)に示されるように配線53a,
53b,53cが形成されている。
As shown in FIG. 9A, the semiconductor package according to the conventional example shown in FIG. 8 has an insulating material 52 formed on a metal substrate (usually using copper or the like) 51, on which wiring and wiring are formed. A metal film (mainly using a copper foil) 57 is formed, and then a photoresist 55 is selectively formed in a region where a wiring is to be formed by using a photolithography technique.
The metal film 57 is patterned using the photoresist 55 as a mask, and as shown in FIG.
53b and 53c are formed.

【0008】図10に示される従来例に係る半導体パッ
ケージは図11(a)に示されるように、金属基板51
に達するビアホール59が基板51上の絶縁膜52に形
成され、図11(b)に示されるようにビアホール59
内に印刷技術等により金属を充填してビア58が形成さ
れ、図11(c)に示されるように基板全面に金属膜5
7が成膜され、次に図11(c)に示されるようにレジ
スト55をマスクとして金属膜57がパターニングされ
配線53a,53b,53cが形成される。
The semiconductor package according to the conventional example shown in FIG. 10 has a metal substrate 51 as shown in FIG.
Is formed in the insulating film 52 on the substrate 51, and the via hole 59 is formed as shown in FIG.
The inside is filled with a metal by a printing technique or the like to form a via 58, and as shown in FIG.
Then, as shown in FIG. 11C, the metal film 57 is patterned using the resist 55 as a mask to form wirings 53a, 53b and 53c.

【0009】[0009]

【発明が解決しようとする課題】しかしながら上述した
図8に示す従来例では、隣接する配線の相互間に絶縁材
が存在するため、隣接する配線間には、配線を電極とし
て絶縁材を挟み込んだ容量構造が形成されるため、電位
の変化によって配線に発生する電磁波(クロストーク)
が前記容量構造を通して隣接する配線に作用し、ノイズ
の発生原因となり、ノイズ低減効果が不十分であるとい
う問題がある。
However, in the conventional example shown in FIG. 8 described above, since an insulating material exists between adjacent wirings, the insulating material is sandwiched between the adjacent wirings using the wiring as an electrode. Electromagnetic waves (crosstalk) generated in wiring due to potential changes due to the formation of the capacitance structure
However, there is a problem that the noise acts on adjacent wirings through the capacitor structure to cause noise, and the noise reduction effect is insufficient.

【0010】また図10に示す従来例では、中央部に位
置する配線53cが金属基板51にビア58にて接合さ
れているため、図12に示されるように配線53a,5
3bから放射される電磁波(クロストーク)11が配線
53cに捕捉されるが、配線53cとビア58と基板5
1とによるループに電磁波(クロストーク)11の磁界
が作用して、グランド電位の基板51に新たな起電力が
生じ、これが隣接する配線53a,53bに影響し、ノ
イズNが発生するという問題がある。
In the conventional example shown in FIG. 10, since the wiring 53c located at the center is joined to the metal substrate 51 by the via 58, as shown in FIG.
Electromagnetic waves (crosstalk) 11 radiated from 3b are captured by the wiring 53c.
1, the magnetic field of the electromagnetic wave (crosstalk) 11 acts on the loop, and a new electromotive force is generated on the substrate 51 at the ground potential, which affects the adjacent wirings 53a and 53b, and generates noise N. is there.

【0011】これらの問題を解決するため、特開平9−
246425号公報に開示された従来例では、隣接する
配線間に溝を設けて、その配線間の容量を低減してクロ
ストークを抑制するものであるが、高密度化に伴い、隣
接する配線間の間隔が狭まると、クロストークの抑制効
果が発揮されなくなるという問題がある。
In order to solve these problems, Japanese Patent Application Laid-Open No.
In the conventional example disclosed in Japanese Patent No. 246425, a groove is provided between adjacent wirings to reduce the capacitance between the wirings to suppress crosstalk. When the distance between the two is narrow, there is a problem that the effect of suppressing the crosstalk is not exhibited.

【0012】本発明の目的は、高速動作時におけるパッ
ケージ内でのクロストークによるノイズを低減する半導
体パッケージ及びその製造方法を提供することにある。
An object of the present invention is to provide a semiconductor package which reduces noise due to crosstalk in the package during high-speed operation, and a method for manufacturing the same.

【0013】[0013]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体パッケージは、グランド電位の
第1導電層と、電源電位又は信号電位の第2導電層とを
有し、前記第1導電層と前記第2導電層との間を容量構
造とし、前記第2導電層の相互間のクロストークを抑制
したものである。
In order to achieve the above object, a semiconductor package according to the present invention has a first conductive layer of a ground potential and a second conductive layer of a power supply potential or a signal potential. A capacitor structure is provided between the first conductive layer and the second conductive layer to suppress crosstalk between the second conductive layers.

【0014】また前記第2導電層の相互間に空気層を介
在させたものである。
An air layer is interposed between the second conductive layers.

【0015】また前記第2導電層の相互間に第3導電層
を絶縁して介在させ、かつ該第3導電層を前記第1導電
層に接合し、前記第2導電層から放射される電磁波を前
記第3導電層にて捕捉するようにしたものである。
Further, a third conductive layer is interposed between the second conductive layers with insulation therebetween, and the third conductive layer is joined to the first conductive layer, and an electromagnetic wave radiated from the second conductive layer is formed. Is captured by the third conductive layer.

【0016】また本発明に係る半導体パッケージの製造
方法は、グランド電位の第1導電層を形成する工程と、
前記第1導電層上に絶縁材を挟んで第2導電層を積層し
て、前記第1導電層と前記第2導電層との間を容量構造
とする工程とを有するものである。
Further, in the method of manufacturing a semiconductor package according to the present invention, a step of forming a first conductive layer at a ground potential is provided;
Laminating a second conductive layer on the first conductive layer with an insulating material interposed therebetween to form a capacitance structure between the first conductive layer and the second conductive layer.

【0017】また前記第2導電層の相互間に位置する絶
縁材をエッチング法を用いて除去し、前記第2導電層の
相互間に空気層を介在させるものである。
Further, the insulating material located between the second conductive layers is removed by an etching method, and an air layer is interposed between the second conductive layers.

【0018】また前記第2導電層から放射される電磁波
を捕捉させる第3導電層を前記第2導電層の相互間に絶
縁して介在させるものである。
Further, a third conductive layer for capturing the electromagnetic wave radiated from the second conductive layer is interposed between the second conductive layers insulated.

【0019】また前記第3導電層を前記第1導電層上に
堆積形成するものである。
Further, the third conductive layer is formed by depositing on the first conductive layer.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0021】(実施形態)図1は、本発明の実施形態1
に係る半導体パッケージを示す斜視図である。
(Embodiment) FIG. 1 shows Embodiment 1 of the present invention.
1 is a perspective view showing a semiconductor package according to the first embodiment.

【0022】図において本発明に係る半導体パッケージ
は、グランド電位の第1導電層1と、電源電位又は信号
電位の第2導電層3a,3bとを有しており、第1導電
層1と第2導電層3a,3bとの間を容量構造とし、第
2導電層3a,3bの相互間のクロストークを抑制した
ものである。また第2導電層3a,3bの相互間に空気
層4を介在させている。
Referring to FIG. 1, the semiconductor package according to the present invention has a first conductive layer 1 at ground potential and second conductive layers 3a and 3b at power supply potential or signal potential. A capacitor structure is provided between the second conductive layers 3a and 3b to suppress crosstalk between the second conductive layers 3a and 3b. An air layer 4 is interposed between the second conductive layers 3a and 3b.

【0023】具体的には、グランド電位の第1導電層1
として金属基板1を用い、電源電位又は信号電位の第2
導電層3a,3bとして配線3a,3bを用い、金属基
板1と配線3a,3bとで絶縁材2を挟み込んで金属基
板1と配線3a,3bとの間を容量構造とし、配線3
a,3bの相互間のクロストークを抑制するようにして
いる。また配線3a,3bの相互間に位置する絶縁材2
に溝を金属基板1に達する深さに刻設して、配線3a,
3bの相互間に空気層4を介在させている。
More specifically, the first conductive layer 1 at ground potential
As the power supply potential or the signal potential
Wirings 3a and 3b are used as the conductive layers 3a and 3b, and an insulating material 2 is sandwiched between the metal substrate 1 and the wirings 3a and 3b to form a capacitance structure between the metal substrate 1 and the wirings 3a and 3b.
Crosstalk between a and 3b is suppressed. Insulating material 2 located between wirings 3a and 3b
A groove is formed at a depth reaching the metal substrate 1 so that the wiring 3a,
An air layer 4 is interposed between 3b.

【0024】次に本発明の動作を図3及び図4を用いて
説明する。図3は、一方の配線3aにパルスを入力し、
他方の配線3bでのノイズの状態をモニターする状態を
示す図、図4は電磁波の伝播状態を示す図である。
Next, the operation of the present invention will be described with reference to FIGS. FIG. 3 shows that a pulse is input to one of the wirings 3a,
FIG. 4 is a diagram showing a state of monitoring the state of noise on the other wiring 3b, and FIG. 4 is a diagram showing a state of propagation of electromagnetic waves.

【0025】図3において、一方の配線3aにパルスを
入力すると、その配線3aの電位の変化によって配線3
aから電磁波(クロストーク)11が発生する。
In FIG. 3, when a pulse is input to one wiring 3a, a change in the potential of the wiring 3a causes the wiring 3a to change.
An electromagnetic wave (crosstalk) 11 is generated from a.

【0026】ここで従来のように、配線3a,3bで絶
縁材2を挟み込んで配線3a,3b間が容量構造である
場合には、配線3aからの電磁波が前記容量構造を通し
て他方の配線3bに伝搬し、その電磁波に起因して他方
の配線3bに新たな起電力が発生し、これがノイズとな
って配線3bを伝わる。
Here, when the insulating material 2 is sandwiched between the wirings 3a and 3b and the wiring 3a and 3b have a capacitance structure as in the prior art, the electromagnetic wave from the wiring 3a passes through the capacitance structure to the other wiring 3b. Propagation occurs, and a new electromotive force is generated in the other wiring 3b due to the electromagnetic wave, and the new electromotive force is transmitted as noise to the wiring 3b.

【0027】しかしながら、図3及び図4に示すように
本発明の場合、金属基板1はグランド電位であり、配線
3a,3bは電源電位又は信号電位であり、しかも金属
基板1と配線3a,3bとで絶縁材2を上下に挟み込ん
で金属基板1と配線3a,3bとの間を容量構造とし、
配線3a又は3bに生じる電磁波(クロストーク)11
を前記容量構造を通してグランド電位の金属基板1側に
強制的に誘導する。
However, as shown in FIGS. 3 and 4, in the case of the present invention, the metal substrate 1 is at the ground potential, the wirings 3a and 3b are at the power supply potential or the signal potential, and the metal substrate 1 is connected to the wirings 3a and 3b. The insulating material 2 is vertically sandwiched between the metal substrate 1 and the wirings 3a and 3b to form a capacitance structure.
Electromagnetic wave (crosstalk) 11 generated in wiring 3a or 3b
Is forcibly guided to the metal substrate 1 at the ground potential through the capacitor structure.

【0028】したがって、一方の配線3a側に生じる電
磁波は他方の配線3bに伝播されずに、グランド電位の
金属基板1側に誘導されて吸収され、他方の配線3bに
ノイズが発生することを極力抑えることができる。
Therefore, the electromagnetic wave generated on one side of the wiring 3a is not propagated to the other side of the wiring 3b, but is guided to and absorbed by the metal substrate 1 at the ground potential, so that noise is generated on the other side of the wiring 3b. Can be suppressed.

【0029】配線3a,3b間に空気層4を介在させる
と、空気の誘電率は1.0であるから、配線3a,3b
間の容量値を極めて最小にすることができ、前記容量構
造と相俟ってクロストークの低減に寄与することができ
る。
When the air layer 4 is interposed between the wirings 3a and 3b, the dielectric constant of air is 1.0.
The capacitance value between them can be extremely minimized, and together with the capacitance structure, it can contribute to the reduction of crosstalk.

【0030】次に本発明の具体例を実施形態1として図
1及び図2に基づいて説明する。
Next, a specific example of the present invention will be described as a first embodiment with reference to FIGS.

【0031】図に示す本発明の実施形態1に係る半導体
パッケージは、例えば銅板からなる金属基板1上に例え
ばポリイミドからなる絶縁材2を形成し、絶縁材2上に
配線3a,3bを形成し、隣接する配線3a,3b間に
位置する絶縁材2に溝4を金属基板1に達する深さに刻
設し、溝4により配線3a,3bの下層に位置する絶縁
材2を左右に分離し、金属基板1と配線3a,3bとで
絶縁材2を上下に挟み込んで金属基板1と配線3a,3
bとの間を容量構造とし、配線3a又は3bに生じる電
磁波(クロストーク)を前記容量構造を通してグランド
電位の金属基板1側に強制的に誘導するようにしたもの
である。
In the semiconductor package according to the first embodiment of the present invention shown in FIG. 1, an insulating material 2 made of, for example, polyimide is formed on a metal substrate 1 made of, for example, a copper plate, and wirings 3a, 3b are formed on the insulating material 2. A groove 4 is formed in the insulating material 2 located between the adjacent wirings 3a and 3b to a depth reaching the metal substrate 1, and the insulating material 2 located below the wirings 3a and 3b is separated into the left and right by the groove 4. The insulating material 2 is vertically sandwiched between the metal substrate 1 and the wirings 3a and 3b, and the metal substrate 1 and the wirings 3a and 3b
b, a capacitive structure is formed, and electromagnetic waves (crosstalk) generated in the wiring 3a or 3b are forcibly guided to the metal substrate 1 at the ground potential through the capacitive structure.

【0032】なお、金属基板1としては銅板に限られる
ものではなく、これ以外の導電性をもつ基板を用いても
よく、また絶縁材2としては、ポリイミド以外の有機或
いは無機絶縁材を用いてもよく、さらには配線3a,3
bとしては銅箔上に金/ニッケル箔が被覆されたもの等
を用いてもよい。
The metal substrate 1 is not limited to a copper plate, but may be any other conductive substrate. The insulating material 2 may be made of an organic or inorganic insulating material other than polyimide. And wiring 3a, 3
As b, copper foil coated with gold / nickel foil may be used.

【0033】図3及び図4に示すように本発明の実施形
態1によれば、金属基板1はグランド電位であり、配線
3a,3bは電源電位又は信号電位であり、しかも金属
基板1と配線3a,3bとで絶縁材2を上下に挟み込ん
で金属基板1と配線3a,3bとの間を容量構造とし、
配線3a又は3bに生じる電磁波(クロストーク)を前
記容量構造を通してグランド電位の金属基板1側に強制
的に誘導するようにしたため、一方の配線3a側に生じ
る電磁波は他方の配線3bに伝播されずに、グランド電
位の金属基板1側に誘導されて吸収され、他方の配線3
bにノイズが発生することを極力抑えることができる。
As shown in FIGS. 3 and 4, according to the first embodiment of the present invention, the metal substrate 1 is at the ground potential, the wirings 3a and 3b are at the power supply potential or the signal potential. 3a and 3b sandwich the insulating material 2 up and down to form a capacitance structure between the metal substrate 1 and the wirings 3a and 3b;
Since the electromagnetic wave (crosstalk) generated in the wiring 3a or 3b is forcibly guided to the ground potential metal substrate 1 through the capacitor structure, the electromagnetic wave generated in one wiring 3a is not propagated to the other wiring 3b. The other wiring 3 is guided by the ground potential to the metal substrate 1 side and absorbed.
Generation of noise in b can be suppressed as much as possible.

【0034】さらに配線3a,3b間に空気層4を介在
させることにより、空気の誘電率は1.0であるから、
配線3a,3b間の容量値を極めて最小にすることがで
き、前記容量構造と相俟ってクロストークの低減に寄与
することができる。
Further, since the air layer 4 is interposed between the wires 3a and 3b, the dielectric constant of air is 1.0.
The capacitance value between the wirings 3a and 3b can be extremely minimized, and it can contribute to the reduction of crosstalk in conjunction with the capacitance structure.

【0035】次に、本発明の実施形態1に係る半導体パ
ッケージの製造方法を図2を用いて説明する。
Next, a method for manufacturing a semiconductor package according to the first embodiment of the present invention will be described with reference to FIG.

【0036】図2(a)に示すように、まず、金属基板
1上に絶縁材2を形成し、更に絶縁材2上にメッキ法な
どにより金属膜7を形成する。
As shown in FIG. 2A, first, an insulating material 2 is formed on a metal substrate 1, and a metal film 7 is formed on the insulating material 2 by plating or the like.

【0037】次に図2(b)に示すように、フォトリソ
グラフィー法を用い、フォトレジスト5を溝形成領域以
外の部分に選択的に形成する。更に、レジスト5をマス
クとしてエッチング法を用いて、金属膜7及び絶縁材2
を選択的にエッチングし、絶縁材2に溝4を金属基板1
に達する深さに形成するとともに、残留する絶縁材2上
にのみ金属膜7を残留させる。
Next, as shown in FIG. 2B, a photoresist 5 is selectively formed in a portion other than the groove forming region by using a photolithography method. Further, the metal film 7 and the insulating material 2 are formed by etching using the resist 5 as a mask.
Is selectively etched to form a groove 4 in the insulating material 2 and the metal substrate 1.
And the metal film 7 is left only on the remaining insulating material 2.

【0038】引続いて図2(c)に示すように、フォト
レジスト5を除去し、再度フォトリソグラフィー法を用
いて、配線形成領域に選択的にレジスト6を形成する。
Subsequently, as shown in FIG. 2C, the photoresist 5 is removed, and a resist 6 is selectively formed in the wiring formation region again by using photolithography.

【0039】次に図2(d)に示すように、レジスト6
をマスクとして金属膜7をエッチングして、絶縁材2上
にそれぞれ金属膜7からなる配線3a,3bを形成す
る。
Next, as shown in FIG.
Is used as a mask to etch the metal film 7 to form wirings 3a and 3b made of the metal film 7 on the insulating material 2 respectively.

【0040】以上の工程を経ることにより、金属基板1
上の絶縁材2上に配線3a,3bが形成され、隣接する
配線3a,3b間に位置する絶縁材2に溝4が金属基板
1に達する深さに刻設され、溝4により配線3a,3b
の下層に位置する絶縁材2が左右に分離され、金属基板
1と配線3a,3bとで絶縁材2を上下に挟み込んで金
属基板1と配線3a,3bとの間を容量構造とし、配線
3a又は3bに生じる電磁波(クロストーク)を前記容
量構造を通してグランド電位の金属基板1側に強制的に
誘導する本発明の実施形態1に係る半導体パッケージが
完成する。
Through the above steps, the metal substrate 1
Wirings 3 a and 3 b are formed on the upper insulating material 2, and a groove 4 is engraved in the insulating material 2 located between the adjacent wirings 3 a and 3 b to a depth reaching the metal substrate 1. 3b
The insulating material 2 located in the lower layer is separated left and right, and the insulating material 2 is vertically sandwiched between the metal substrate 1 and the wirings 3a and 3b to form a capacitance structure between the metal substrate 1 and the wirings 3a and 3b. Alternatively, the semiconductor package according to the first embodiment of the present invention, in which electromagnetic waves (crosstalk) generated in 3b are forcibly guided to the metal substrate 1 at the ground potential through the capacitor structure, is completed.

【0041】(実施形態2)図5は、本発明の実施形態
2に係る半導体パッケージを示す斜視図、図6及び図7
は、本発明の実施形態2に係る半導体パッケージの製造
方法を工程順に示す断面図である。
(Embodiment 2) FIG. 5 is a perspective view showing a semiconductor package according to Embodiment 2 of the present invention, and FIG. 6 and FIG.
3A to 3C are cross-sectional views illustrating a method of manufacturing a semiconductor package according to a second embodiment of the present invention in the order of steps.

【0042】図5に示す本発明の実施形態2に係る半導
体パッケージは、例えば銅板からなる金属基板1上に例
えばポリイミドからなる絶縁材2を形成し、絶縁材2上
に配線3a,3bを形成し、隣接する配線3a,3b間
に位置する絶縁材2に溝4を金属基板1に達する深さに
刻設し、溝4により配線3a,3bの下層に位置する絶
縁材2を左右に分離し、金属基板1と配線3a,3bと
で絶縁材2を上下に挟み込んで金属基板1と配線3a,
3bとの間を容量構造とし、さらに配線3a,3bの相
互間に配線3cを絶縁して介在させ、かつ配線3cを金
属基板1に接合し、配線3a又は3bに生じる電磁波
(クロストーク)を前記容量構造を通してグランド電位
の金属基板1側に強制的に誘導し、かつ配線3a,3b
から放射される電磁波をグランド電位の配線3cにて捕
捉するようにしたものである。
In the semiconductor package according to the second embodiment of the present invention shown in FIG. 5, an insulating material 2 made of, for example, polyimide is formed on a metal substrate 1 made of, for example, a copper plate, and wirings 3a, 3b are formed on the insulating material 2. Then, a groove 4 is formed in the insulating material 2 located between the adjacent wirings 3a and 3b to a depth reaching the metal substrate 1, and the insulating material 2 located below the wirings 3a and 3b is separated to the left and right by the groove 4. Then, the insulating material 2 is vertically sandwiched between the metal substrate 1 and the wirings 3a and 3b, and the metal substrate 1 and the wirings 3a and 3b are sandwiched.
3b is formed as a capacitor structure, and furthermore, the wiring 3c is insulated and interposed between the wirings 3a and 3b, and the wiring 3c is joined to the metal substrate 1, so that an electromagnetic wave (crosstalk) generated in the wiring 3a or 3b is generated. Forcibly induced to the metal substrate 1 side of the ground potential through the capacitor structure, and the wires 3a, 3b
The electromagnetic wave radiated from the ground is captured by the wiring 3c of the ground potential.

【0043】本発明の実施形態2によれば、配線3a又
は3bに生じる電磁波(クロストーク)を前記容量構造
を通してグランド電位の金属基板1側に強制的に誘導す
ることに加えて、配線3a,3bから放射される電磁波
をグランド電位の配線3cにて捕捉するようにしたた
め、さらにクロストークを抑えることができるという利
点がある。
According to the second embodiment of the present invention, in addition to forcibly guiding the electromagnetic wave (crosstalk) generated in the wiring 3a or 3b to the ground potential metal substrate 1 through the capacitor structure, the wiring 3a, 3b Since the electromagnetic wave radiated from 3b is captured by the wiring 3c of the ground potential, there is an advantage that the crosstalk can be further suppressed.

【0044】次に、本発明の実施形態2に係る半導体パ
ッケージの製造方法を図6及び図7を用いて説明する。
Next, a method for manufacturing a semiconductor package according to the second embodiment of the present invention will be described with reference to FIGS.

【0045】図6(a)に示すように、まず、金属基板
1上に絶縁材2を形成し、更に絶縁材2上にメッキ法な
どにより金属膜7を形成する。
As shown in FIG. 6A, first, an insulating material 2 is formed on a metal substrate 1, and a metal film 7 is formed on the insulating material 2 by plating or the like.

【0046】次に図6(b)に示すように、フォトリソ
グラフィー法を用い、フォトレジスト5を溝形成領域以
外の部分に選択的に形成する。更に、図6(c)に示す
ようにレジスト5をマスクとしてエッチング法を用い
て、金属膜7及び絶縁材2を選択的にエッチングし、絶
縁材2に溝4を金属基板1に達する深さに形成するとと
もに、残留する絶縁材2上にのみ金属膜7を残留させ
る。
Next, as shown in FIG. 6B, a photoresist 5 is selectively formed in a portion other than the groove forming region by using a photolithography method. Further, as shown in FIG. 6C, the metal film 7 and the insulating material 2 are selectively etched by using an etching method with the resist 5 as a mask, and a groove 4 is formed in the insulating material 2 so as to reach the metal substrate 1. And the metal film 7 is left only on the remaining insulating material 2.

【0047】次に図7(d)に示すように、フォトレジ
スト5を除去した後、第2の金属膜7aをメッキ法等に
より基板1の溝4を含む領域に堆積形成し、引続いて図
7(e)に示すように、フォトリソグラフィー法を用い
て、フォトレジスト6を配線形成領域に選択的に形成す
る。
Next, as shown in FIG. 7D, after the photoresist 5 is removed, a second metal film 7a is deposited and formed on the region including the groove 4 of the substrate 1 by plating or the like. As shown in FIG. 7E, a photoresist 6 is selectively formed in a wiring formation region by using a photolithography method.

【0048】次に図7(f)に示すように、レジスト6
をマスクとして金属膜7,7aをエッチングして、絶縁
材2上にそれぞれ金属膜7,7aからなる配線3a,3
b,3cを形成する。
Next, as shown in FIG.
The metal films 7, 7a are etched using the mask as a mask, and the wirings 3a, 3 made of the metal films 7, 7a are respectively formed on the insulating material 2.
b, 3c are formed.

【0049】以上の工程を経ることにより、金属基板1
上の絶縁材2上に配線3a,3bが形成され、隣接する
配線3a,3b間に位置する絶縁材2に溝4が金属基板
1に達する深さに刻設され、溝4により配線3a,3b
の下層に位置する絶縁材2が左右に分離され、溝4によ
り配線3a,3bの下層に位置する絶縁材2が左右に分
離され、金属基板1と配線3a,3bとで絶縁材2を上
下に挟み込んで金属基板1と配線3a,3bとの間を容
量構造とし、さらに配線3a,3bの相互間に配線3c
が絶縁して介在され、かつ配線3cを金属基板1に接合
し、配線3a又は3bに生じる電磁波(クロストーク)
を前記容量構造を通してグランド電位の金属基板1側に
強制的に誘導し、かつ配線3a,3bから放射される電
磁波をグランド電位の配線3cにて捕捉する本発明の実
施形態2に係る半導体パッケージが完成する。
Through the above steps, the metal substrate 1
Wirings 3 a and 3 b are formed on the upper insulating material 2, and a groove 4 is engraved in the insulating material 2 located between the adjacent wirings 3 a and 3 b to a depth reaching the metal substrate 1. 3b
The insulating material 2 located in the lower layer is separated left and right, the insulating material 2 located in the lower layer of the wirings 3a and 3b is separated left and right by the groove 4, and the insulating material 2 is vertically separated by the metal substrate 1 and the wirings 3a and 3b. Between the metal substrate 1 and the wirings 3a and 3b to form a capacitance structure, and furthermore, a wiring 3c between the wirings 3a and 3b.
Are insulated and interposed, and the wiring 3c is joined to the metal substrate 1, and an electromagnetic wave (crosstalk) generated in the wiring 3a or 3b
The semiconductor package according to the second embodiment of the present invention forcibly guiding through the capacitance structure to the side of the metal substrate 1 at the ground potential and capturing electromagnetic waves radiated from the wirings 3a and 3b by the wiring 3c at the ground potential. Complete.

【0050】[0050]

【発明の効果】以上説明したように本発明によれば、第
1導電層はグランド電位であり、第2導電層は電源電位
又は信号電位であり、しかも第1導電層と第2導電層と
で絶縁材を上下に挟み込んで第1導電層と第2導電層と
の間を容量構造とし、電源又は信号電位の第2導電層に
生じる電磁波(クロストーク)を前記容量構造を通して
グランド電位の第1導電層側に強制的に誘導するため、
第2導電層相互間にクロストークが伝播されず、グラン
ド電位の第1導電層側に誘導されて吸収され、第2導電
層にノイズが発生することを極力抑えることができる。
As described above, according to the present invention, the first conductive layer has the ground potential, the second conductive layer has the power supply potential or the signal potential, and the first conductive layer and the second conductive layer have the same potential. The insulating material is vertically sandwiched between the first and second conductive layers to form a capacitor structure, and an electromagnetic wave (crosstalk) generated in the second conductive layer of a power supply or a signal potential is transmitted through the capacitor structure to a ground potential of a second potential. 1 Forcibly guiding to the conductive layer side,
Crosstalk is not propagated between the second conductive layers, and the ground potential is guided to the first conductive layer side and absorbed, thereby suppressing generation of noise in the second conductive layer as much as possible.

【0051】さらに第2導電層相互間に生じる電磁波
(クロストーク)を前記容量構造を通してグランド電位
の第1導電層側に強制的に誘導することに加えて、第2
導電層から放射される電磁波をグランド電位の第3導電
層にて捕捉するようにしたため、さらにクロストークを
抑えることができる。
Further, in addition to forcibly guiding electromagnetic waves (crosstalk) generated between the second conductive layers to the first conductive layer at the ground potential through the capacitor structure,
Since the electromagnetic waves radiated from the conductive layer are captured by the third conductive layer at the ground potential, crosstalk can be further suppressed.

【0052】さらに第2導電層相互間に空気層を配置す
ることにより、第2導電層相互間の誘電率が小さくなっ
てクロストークが伝播しにくくなり、グランド電位の第
1導電層側に有効に電磁波を誘導し易くなり、クロスト
ークによるノイズの発生を極力抑えることができ、クロ
ストークによる半導体装置への影響をなくすることがで
きる。
Further, by arranging the air layer between the second conductive layers, the dielectric constant between the second conductive layers is reduced, so that the crosstalk is hardly propagated, and is effective on the first conductive layer side of the ground potential. In addition, it is possible to easily induce electromagnetic waves, and noise generation due to crosstalk can be suppressed as much as possible, and the influence on the semiconductor device due to crosstalk can be eliminated.

【0053】さらに本発明において、第2導電層相互間
に空気層を配置する構成は、第1導電層と第2導電層と
の間に形成される容量構造を通して電磁波(クロストー
ク)をグランド電位の第1導電層に誘導する構成に付加
される補助のものであるから、高密度のより第2導電層
相互間が狭まって空気層が狭くなったとしても、クロス
トークを抑制する効果が従来のように激減することはな
く、高密度実装に対応することができる。
Further, in the present invention, the configuration in which the air layer is disposed between the second conductive layers is such that electromagnetic waves (crosstalk) are transmitted to the ground potential through a capacitor structure formed between the first conductive layer and the second conductive layer. Is an auxiliary component added to the structure for guiding to the first conductive layer, so that even if the space between the second conductive layers of high density becomes narrower and the air layer becomes narrower, the effect of suppressing crosstalk is conventionally achieved. Thus, it is possible to cope with high-density mounting without drastically decreasing as in FIG.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1に係る半導体パッケージを
示す斜視図である。
FIG. 1 is a perspective view showing a semiconductor package according to a first embodiment of the present invention.

【図2】本発明の実施形態1に係る半導体パッケージの
製造方法を工程順に示す断面図である。
FIG. 2 is a cross-sectional view illustrating a method of manufacturing the semiconductor package according to the first embodiment of the present invention in the order of steps.

【図3】一方の配線にパルスを入力し、他方の配線での
ノイズの状態をモニターする状態を示す図である。
FIG. 3 is a diagram showing a state in which a pulse is input to one wiring and the state of noise in the other wiring is monitored.

【図4】本発明の実施形態における電磁波の伝播状態を
示す図である。
FIG. 4 is a diagram illustrating a propagation state of an electromagnetic wave according to the embodiment of the present invention.

【図5】本発明の実施形態2に係る半導体パッケージを
示す斜視図である。
FIG. 5 is a perspective view showing a semiconductor package according to a second embodiment of the present invention.

【図6】本発明の実施形態2に係る半導体パッケージの
製造方法を工程順に示す断面図である。
FIG. 6 is a cross-sectional view illustrating a method of manufacturing a semiconductor package according to Embodiment 2 of the present invention in the order of steps.

【図7】本発明の実施形態2に係る半導体パッケージの
製造方法を工程順に示す断面図である。
FIG. 7 is a sectional view illustrating a method of manufacturing a semiconductor package according to Embodiment 2 of the present invention in the order of steps.

【図8】従来例に係る半導体パッケージを示す斜視図で
ある。
FIG. 8 is a perspective view showing a semiconductor package according to a conventional example.

【図9】従来例に係る半導体パッケージの製造方法を工
程順に示す断面図である。
FIG. 9 is a sectional view illustrating a method for manufacturing a semiconductor package according to a conventional example in the order of steps.

【図10】従来例に係る半導体パッケージを示す斜視図
である。
FIG. 10 is a perspective view showing a semiconductor package according to a conventional example.

【図11】従来例に係る半導体パッケージの製造方法を
工程順に示す断面図である。
FIG. 11 is a sectional view illustrating a method of manufacturing a semiconductor package according to a conventional example in the order of steps.

【図12】従来例における電磁波の伝播状態を示す図で
ある。
FIG. 12 is a diagram showing a propagation state of an electromagnetic wave in a conventional example.

【符号の説明】[Explanation of symbols]

1 金属基板 2 絶縁材 3a,3b 配線(第2導電層) 3c 配線(第3導電層) 4 溝(空気層) 5,6 フォトレジスト 7,7a 金属膜 11 クロストーク Reference Signs List 1 metal substrate 2 insulating material 3a, 3b wiring (second conductive layer) 3c wiring (third conductive layer) 4 groove (air layer) 5, 6 photoresist 7, 7a metal film 11 crosstalk

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 グランド電位の第1導電層と、電源電位
又は信号電位の第2導電層とを有し、 前記第1導電層と前記第2導電層との間を容量構造と
し、前記第2導電層の相互間のクロストークを抑制した
ことを特徴とする半導体パッケージ。
A first conductive layer having a ground potential and a second conductive layer having a power supply potential or a signal potential, wherein a capacitance structure is provided between the first conductive layer and the second conductive layer; A semiconductor package characterized in that crosstalk between two conductive layers is suppressed.
【請求項2】 前記第2導電層の相互間に空気層を介在
させたことを特徴とする請求項1に記載の半導体パッケ
ージ。
2. The semiconductor package according to claim 1, wherein an air layer is interposed between the second conductive layers.
【請求項3】 前記第2導電層の相互間に第3導電層を
絶縁して介在させ、かつ該第3導電層を前記第1導電層
に接合し、前記第2導電層から放射される電磁波を前記
第3導電層にて捕捉するようにしたことを特徴とする請
求項1又は2に記載の半導体パッケージ。
3. A third conductive layer is insulated and interposed between the second conductive layers, and the third conductive layer is bonded to the first conductive layer, and is radiated from the second conductive layer. The semiconductor package according to claim 1, wherein an electromagnetic wave is captured by the third conductive layer.
【請求項4】 グランド電位の第1導電層を形成する工
程と、 前記第1導電層上に絶縁材を挟んで第2導電層を積層し
て、前記第1導電層と前記第2導電層との間を容量構造
とする工程とを有することを特徴とする半導体パッケー
ジの製造方法。
4. A step of forming a first conductive layer at a ground potential, and laminating a second conductive layer on the first conductive layer with an insulating material interposed therebetween, wherein the first conductive layer and the second conductive layer are stacked. And a step of forming a capacitor structure between the semiconductor package and the semiconductor package.
【請求項5】 前記第2導電層の相互間に位置する絶縁
材をエッチング法を用いて除去し、前記第2導電層の相
互間に空気層を介在させることを特徴とする請求項4に
記載の半導体パッケージの製造方法。
5. The method according to claim 4, wherein the insulating material located between the second conductive layers is removed by an etching method, and an air layer is interposed between the second conductive layers. The manufacturing method of the semiconductor package described in the above.
【請求項6】 前記第2導電層から放射される電磁波を
捕捉させる第3導電層を前記第2導電層の相互間に絶縁
して介在させることを特徴とする請求項4,5又は6に
記載の半導体パッケージの製造方法。
6. The method according to claim 4, wherein a third conductive layer for capturing an electromagnetic wave radiated from the second conductive layer is insulated and interposed between the second conductive layers. The manufacturing method of the semiconductor package described in the above.
【請求項7】 前記第3導電層を前記第1導電層上に堆
積形成することを特徴とする請求項6に記載の半導体パ
ッケージの製造方法。
7. The method according to claim 6, wherein the third conductive layer is deposited on the first conductive layer.
JP11107680A 1999-04-15 1999-04-15 Semiconductor package and its manufacture Pending JP2000299403A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11107680A JP2000299403A (en) 1999-04-15 1999-04-15 Semiconductor package and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11107680A JP2000299403A (en) 1999-04-15 1999-04-15 Semiconductor package and its manufacture

Publications (1)

Publication Number Publication Date
JP2000299403A true JP2000299403A (en) 2000-10-24

Family

ID=14465262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11107680A Pending JP2000299403A (en) 1999-04-15 1999-04-15 Semiconductor package and its manufacture

Country Status (1)

Country Link
JP (1) JP2000299403A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082259A (en) * 2009-10-05 2011-04-21 Dainippon Printing Co Ltd Led element mounting member and method for manufacturing the same, and led element package and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082259A (en) * 2009-10-05 2011-04-21 Dainippon Printing Co Ltd Led element mounting member and method for manufacturing the same, and led element package and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP3732927B2 (en) Multilayer wiring board
US6465892B1 (en) Interconnect structure for stacked semiconductor device
JP2964537B2 (en) Semiconductor device and manufacturing method thereof
JP2001068858A (en) Multilayer wiring board, manufacture thereof, and semiconductor device
JP2003218525A (en) Circuit board and its manufacturing method
JPH09232513A (en) Semiconductor device
JP5172341B2 (en) Substrate assembly, multilayer circuit board assembly, ball grid array package, electronic assembly, method of minimizing parasitic capacitance in substrate assembly, and method of manufacturing substrate assembly
US6916706B2 (en) Capacitor sheet, method for producing the same, board with built-in capacitors, and semiconductor device
KR20010071080A (en) A method for controlling stress in thin film layers deposited over a high density interconnect common circuit base
JP2001267710A (en) Electronic circuit device and multilayer printed wiring board
JPH10173082A (en) Wiring structure of semiconductor element and its forming method
JP2002252300A (en) Substrate and semiconductor chip package
JPH11112142A (en) Multilayered wiring board
TWI286049B (en) Circuit substrate
JP2904123B2 (en) Method for producing multilayer film carrier
JP2000299403A (en) Semiconductor package and its manufacture
JP4259673B2 (en) Circuit board and manufacturing method thereof
JP4161577B2 (en) Electrical wiring board
JP4919475B2 (en) Manufacturing method of semiconductor integrated circuit
JPH0629352A (en) Multilayer wiring tab tape carrier
JP2830653B2 (en) Multi-chip module
JP4693959B2 (en) Manufacturing method of semiconductor device
JPH05291347A (en) Packaging structure of tab-ic for high frequency
JP2681425B2 (en) Semiconductor integrated circuit device
WO2003100852A1 (en) Shielding wire in multilayer board, semiconductor chip, electronic circuit element, and method for producing the same