JP2830653B2 - Multi-chip module - Google Patents

Multi-chip module

Info

Publication number
JP2830653B2
JP2830653B2 JP26569792A JP26569792A JP2830653B2 JP 2830653 B2 JP2830653 B2 JP 2830653B2 JP 26569792 A JP26569792 A JP 26569792A JP 26569792 A JP26569792 A JP 26569792A JP 2830653 B2 JP2830653 B2 JP 2830653B2
Authority
JP
Japan
Prior art keywords
wiring
chip module
present
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26569792A
Other languages
Japanese (ja)
Other versions
JPH06120413A (en
Inventor
敏行 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP26569792A priority Critical patent/JP2830653B2/en
Publication of JPH06120413A publication Critical patent/JPH06120413A/en
Application granted granted Critical
Publication of JP2830653B2 publication Critical patent/JP2830653B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はマルチチップモジュール
に関し、特に表皮効果、クロストーク等の高周波特性の
優れたマルチチップモジュールに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip module, and more particularly to a multi-chip module having excellent high-frequency characteristics such as skin effect and crosstalk.

【0002】[0002]

【従来の技術】プリント基板等の実装回路基板では、高
密度化、高速化に伴い、信号遅延時間、信号の反射、ク
ロストーク等のノイズの問題が重要になってきた。これ
らの対応策の一つとして複数のチップを用いて一つのモ
ジュールを形成する技術であるマルチチップモジュール
(以下MCMと略す)が重要になっている。特に高性能
なMCMとしてシリコン基板を用いて微細加工を施し、
モジュールを形成する技術も開発されており、その技術
では例えば次の文献に示すようにグランド電極と信号線
間にポリイミド層を用いてマイクロストリップ線路を形
成し、特性インピーダンスの整合を取る方法が用いられ
ている。
2. Description of the Related Art In a mounted circuit board such as a printed circuit board, noise problems such as signal delay time, signal reflection, and crosstalk have become important as the density and speed have increased. As one of these measures, a multi-chip module (hereinafter abbreviated as MCM), which is a technique for forming one module using a plurality of chips, has become important. In particular, micro-processing using a silicon substrate as a high-performance MCM,
A technique for forming a module has also been developed.For example, as shown in the following document, a technique for forming a microstrip line between a ground electrode and a signal line using a polyimide layer and matching characteristic impedance is used. Have been.

【0003】C・T・Bartlett et.a
l.”Multi−Chip Packaging D
esign for VLSI−Based Syst
em”IEEE Proc.of 37th E.C.
C.(1987)pp518−525 また、上記文献に示した従来技術ではLSIと基板とを
半田バンプを用いたフリップチップ技術で接続しており
低イングクタンス化によるノイズ低減も期待されてい
る。
[0003] CT Bartlett et. a
l. "Multi-Chip Packaging D
design for VLSI-Based System
em "IEEE Proc. of 37th EC
C. (1987) pp. 518-525 In the prior art shown in the above-mentioned document, the LSI and the substrate are connected by flip-chip technology using solder bumps, so that noise reduction by lowering the inductance is expected.

【0004】[0004]

【発明が解決しようとする課題】上述した従来技術を用
いたMCMに用いられるマイクロストリップ線路はグラ
ンド層の上にポリイミド等の層間膜を介して金配線等の
薄膜技術を用いた信号線が形成された構造であった。こ
れらの従来技術を用いたMCMは微細加工を行った薄膜
技術を用いているため配線抵抗がやや高く、特に高速な
デジタルLSIおよびアナログLSIを実装するに際し
て次の大きな問題点を有している。 (1)信号が高速になるに従い、表皮効果が問題になっ
てくる。例えば膜厚2μm以下の薄膜配線では2GHz
以上の信号に対しては配線の中央部でほとんど電流が流
れなくなり、更に高周波になると表面のみに電流が流れ
るようになる。このため高周波になれば配線抵抗が高く
なるという大きな問題が生じる。 (2)配線間のクロストークが大きくなり、これは2G
Hz以上のアナログLSIおよび100MHz以上のデ
ジタルLSIの実装配線では大きな問題となってくる。
In the microstrip line used in the MCM using the above-mentioned conventional technology, a signal line using a thin film technology such as a gold wiring is formed on a ground layer via an interlayer film of polyimide or the like. It was the structure that was done. The MCMs using these prior arts have a slightly higher wiring resistance due to the use of a finely processed thin film technology, and have the following major problems particularly when mounting high-speed digital LSIs and analog LSIs. (1) As the signal speed increases, the skin effect becomes a problem. For example, for a thin film wiring having a thickness of 2 μm or less, 2 GHz
For the above signals, almost no current flows at the center of the wiring, and at higher frequencies, current flows only on the surface. For this reason, there is a big problem that the wiring resistance becomes higher at higher frequencies. (2) Crosstalk between wirings is increased, which is 2G
This is a serious problem in the mounting and wiring of an analog LSI of 100 Hz or more and a digital LSI of 100 MHz or more.

【0005】本発明の目的は、表皮効果による抵抗、ク
ロストークという高周波特性の問題点を改善した配線構
造を有するマルチチップモジュールを提供することにあ
る。
An object of the present invention is to provide a multi-chip module having a wiring structure in which the problems of high frequency characteristics such as resistance and crosstalk due to the skin effect are improved.

【0006】[0006]

【課題を解決するための手段】本発明のMCMでは信号
配線に凸型の電極部分を設け、その凸型電極をグランド
電極に対向する側に配置するという手段を用いている。
その1つの具体例として複数の微細な配線を形成した上
に幅の広い配線を形成することにより信号線を形成する
方法を用いている。
In the MCM of the present invention, a means for providing a convex electrode portion on a signal wiring and arranging the convex electrode portion on a side facing a ground electrode is used.
As one specific example, a method of forming a signal line by forming a plurality of fine wirings and then forming a wide wiring is used.

【0007】[0007]

【実施例】次に本発明について図面を参照して説明す
る。図1は本発明の一実施例の構造及び製造方法を説明
するための工程順断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view in a process order for explaining a structure and a manufacturing method of an embodiment of the present invention.

【0008】まず図1(a)に示すように本発明のMC
Mはシリコン基板101の上にグランド電極102、第
一のポリイミド層103、第二のポリイミド層104を
形成し、次に第一のバリアメタル層105を形成する。
次にフォトレジスト層106を形成した後、金メッキす
ることにより金配線層107を形成する。
First, as shown in FIG.
M forms a ground electrode 102, a first polyimide layer 103, a second polyimide layer 104 on a silicon substrate 101, and then forms a first barrier metal layer 105.
Next, after forming a photoresist layer 106, a gold wiring layer 107 is formed by gold plating.

【0009】次に図1(b)に示すように、フォトレジ
スト層106を除去した後、金配線層107をマスクに
バリアメタル層105をエッチング除去することにより
MCMを形成する。
Next, as shown in FIG. 1B, after removing the photoresist layer 106, the MCM is formed by etching and removing the barrier metal layer 105 using the gold wiring layer 107 as a mask.

【0010】以上の方法で形成された金配線層107は
底面に凸型の電極部分が形成されているため、底面の表
面積を従来技術の1.5倍程度にできる。高周波の信号
に対しては表皮効果により導体表面から一定距離以内し
か電流が流れないことが知られている。このため、本発
明の第1の実施例では信号線の底面積を広くできるため
高周波での抵抗率を低くできるという大きな利点を有す
る。
The surface of the bottom surface of the gold wiring layer 107 formed by the above method can be made about 1.5 times that of the prior art because the convex electrode portion is formed on the bottom surface. It is known that a current flows only within a certain distance from a conductor surface due to a skin effect for a high-frequency signal. For this reason, the first embodiment of the present invention has a great advantage that the bottom area of the signal line can be widened and the resistivity at high frequencies can be reduced.

【0011】更に本発明では、従来技術に比べ、金配線
107の側面積を低減できるため、配線間のクロストー
クを低減できるとい利点も有する。
Further, according to the present invention, the side area of the gold wiring 107 can be reduced as compared with the prior art, so that there is an advantage that crosstalk between wirings can be reduced.

【0012】実際、従来技術と本発明の技術を用いて形
成した配線抵抗の周波数依存性をシュミュレーションで
求めた値を図2に示す。図2より5GHz以上では本発
明の方が従来技術より抵抗が低くなるということが分か
る。
In fact, FIG. 2 shows the frequency dependence of the wiring resistance formed by using the prior art and the technique of the present invention obtained by simulation. It can be seen from FIG. 2 that at 5 GHz or higher, the resistance of the present invention is lower than that of the prior art.

【0013】次に本発明の第2の実施例について説明す
る。図3は本発明の第2の実施例の構造並びに製造方法
を説明するための断面図である。
Next, a second embodiment of the present invention will be described. FIG. 3 is a sectional view for explaining the structure and the manufacturing method of the second embodiment of the present invention.

【0014】まず図3に示すように本実施例ではシリコ
ン基板201の上に第一のポリイミド層203を形成
し、第一の金配線層207aおよび第二の金配線層20
7bを積層する。次に第二のポリイミド層204を形成
し、グランド電極202を形成することによりMCMを
形成する。
First, as shown in FIG. 3, in this embodiment, a first polyimide layer 203 is formed on a silicon substrate 201, and a first gold wiring layer 207a and a second gold wiring layer 20 are formed.
7b is laminated. Next, an MCM is formed by forming a second polyimide layer 204 and forming a ground electrode 202.

【0015】この第2の実施例では第一の実施例と同様
グランド電極202と対向する信号線である第一の金配
線207aには凸部電極として第二の金配線207bが
形成されており、それによって表面積を拡大しているた
め、表皮効果の影響を低減でき、高周波での配線抵抗が
低減できるという利点を有する。また第二の実施例は第
一の金配線207aおよび第二の金配線207bをフォ
トレジストをマスクとしてメッキで形成できるため第一
の実施例より容易に形成できるという利点も有する。
In the second embodiment, similarly to the first embodiment, a second gold wiring 207b is formed as a convex electrode on a first gold wiring 207a which is a signal line facing the ground electrode 202. Since the surface area is thereby increased, there is an advantage that the influence of the skin effect can be reduced and the wiring resistance at high frequencies can be reduced. The second embodiment also has an advantage that the first gold wiring 207a and the second gold wiring 207b can be formed more easily than the first embodiment because they can be formed by plating using a photoresist as a mask.

【0016】[0016]

【発明の効果】本発明のMCMでは信号線に凸型の電極
部分を形成することにより表面積を大きくすることがで
き、高周波での配線抵抗を低減できるという大きな利点
を有する。また本発明は側面の面積を小さくすることに
よりクロストークを低減できるという利点も有する。
The MCM of the present invention has a great advantage that the surface area can be increased by forming a convex electrode portion on the signal line, and the wiring resistance at high frequencies can be reduced. The present invention also has an advantage that crosstalk can be reduced by reducing the area of the side surface.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の構造及び製造方法を説明す
るための製造工程順の断面図である。
FIG. 1 is a cross-sectional view illustrating a structure and a manufacturing method of an embodiment of the present invention in the order of manufacturing steps.

【図2】図1に示す第1の実施例の効果を説明するため
の図である。
FIG. 2 is a diagram for explaining an effect of the first embodiment shown in FIG. 1;

【図3】本発明の第2の実施例を説明するための断面図
である。
FIG. 3 is a cross-sectional view for explaining a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

101 シリコン基板 102 グランド電極 103 第1のポリイミド層 104 第2のポリイミド層 105 第1のバリアメタル層 106 フォトレジスト層 107 金配線層 201 シリコン基板 202 グランド電極 203 第1のポリイミド膜 204 第2のポリイミド膜 207a 第1の金属配線 207b 第2の金属配線 Reference Signs List 101 silicon substrate 102 ground electrode 103 first polyimide layer 104 second polyimide layer 105 first barrier metal layer 106 photoresist layer 107 gold wiring layer 201 silicon substrate 202 ground electrode 203 first polyimide film 204 second polyimide Film 207a First metal wiring 207b Second metal wiring

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 マルチチップモジュールに用いられる信
号配線が、該信号配線の配線方向に均一に形成された複
数の凸型の電極部分を有し、かつ前記凸型の電極部分が
絶縁層を介してグランド電極に対向して配置されている
ことを特徴とするマルチチップモジュール。
1. A signal wiring used in a multi-chip module has a plurality of convex electrode portions uniformly formed in a wiring direction of the signal wiring, and the convex electrode portion is provided with an insulating layer interposed therebetween. A multi-chip module characterized by being disposed so as to face a ground electrode.
JP26569792A 1992-10-05 1992-10-05 Multi-chip module Expired - Fee Related JP2830653B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26569792A JP2830653B2 (en) 1992-10-05 1992-10-05 Multi-chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26569792A JP2830653B2 (en) 1992-10-05 1992-10-05 Multi-chip module

Publications (2)

Publication Number Publication Date
JPH06120413A JPH06120413A (en) 1994-04-28
JP2830653B2 true JP2830653B2 (en) 1998-12-02

Family

ID=17420756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26569792A Expired - Fee Related JP2830653B2 (en) 1992-10-05 1992-10-05 Multi-chip module

Country Status (1)

Country Link
JP (1) JP2830653B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2639369B2 (en) * 1994-12-22 1997-08-13 日本電気株式会社 Method for manufacturing semiconductor device
JP3436221B2 (en) * 1999-03-15 2003-08-11 ソニー株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH06120413A (en) 1994-04-28

Similar Documents

Publication Publication Date Title
US6876088B2 (en) Flex-based IC package construction employing a balanced lamination
EP0614220B1 (en) Multichip module and method of fabrication therefor
US6472293B2 (en) Method for manufacturing an interconnect structure for stacked semiconductor device
US6594153B1 (en) Circuit package for electronic systems
JPS6366993A (en) Multilayer interconnection board
JPH04127446A (en) Semiconductor device
US5274270A (en) Multichip module having SiO2 insulating layer
JP2830653B2 (en) Multi-chip module
GB2189084A (en) Integrated circuit packaging
JPS629697A (en) Wiring board
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
JP3081786B2 (en) High frequency semiconductor device
JPH05226500A (en) Mounting circuit board
JP2982441B2 (en) Microwave monolithic integrated circuit
JP3249162B2 (en) Multi-chip module
US7157361B2 (en) Methods for processing integrated circuit packages formed using electroplating and apparatus made therefrom
JPS6079763A (en) Semiconductor device
JP3933601B2 (en) High frequency integrated circuit package and electronic device
JP3831173B2 (en) Semiconductor module
JPH1154646A (en) Package for semiconductor element and production thereof
JPH0283953A (en) Semiconductor integrated circuit
JPS61148826A (en) Semiconductor device
JPS5824957B2 (en) Hand-made yuseki kairoyotasou high-senkiban
JP3234045B2 (en) Multilayer wiring board
JPS6314494A (en) Multilayer circuit board

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980825

LAPS Cancellation because of no payment of annual fees