JP2000299341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000299341A JP2000299341A JP10785099A JP10785099A JP2000299341A JP 2000299341 A JP2000299341 A JP 2000299341A JP 10785099 A JP10785099 A JP 10785099A JP 10785099 A JP10785099 A JP 10785099A JP 2000299341 A JP2000299341 A JP 2000299341A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- resin
- forming
- wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 コスト的に有利に、ポストメタルの周囲を十
分な膜厚をもって封止することができるとともに、封止
樹脂内へのボイドの残存を抑制できる半導体装置の製造
方法を提供する。 【解決手段】 回路素子およびこれに導通する電極パッ
ド20が形成され領域が複数設けられたウエハWfを用いて
半導体装置を製造する方法において、各電極パッド20に
導通するポストメタル４を形成する工程と、各ポストメ
タル４が埋設されるようにして樹脂層40Ａを形成する工
程と、ウエハWfを、各領域Ａ毎に分画して個々の半導体
装置とする工程と、を含み、樹脂層40Ａを形成する工程
を、真空下における印刷法により、各ポストメタル４の
周囲を粘液状化された樹脂40ａで埋めた後、これを硬化
させることによって行なう。
分な膜厚をもって封止することができるとともに、封止
樹脂内へのボイドの残存を抑制できる半導体装置の製造
方法を提供する。 【解決手段】 回路素子およびこれに導通する電極パッ
ド20が形成され領域が複数設けられたウエハWfを用いて
半導体装置を製造する方法において、各電極パッド20に
導通するポストメタル４を形成する工程と、各ポストメ
タル４が埋設されるようにして樹脂層40Ａを形成する工
程と、ウエハWfを、各領域Ａ毎に分画して個々の半導体
装置とする工程と、を含み、樹脂層40Ａを形成する工程
を、真空下における印刷法により、各ポストメタル４の
周囲を粘液状化された樹脂40ａで埋めた後、これを硬化
させることによって行なう。
Description
【０００１】
【発明の属する技術分野】本願発明は、個々の半導体装
置となるべき領域が複数設けられ、かつ各領域のそれぞ
れに、回路素子およびこれに導通する複数の端子パッド
が設けられたウエハを用いて半導体装置を製造する方法
に関する。
置となるべき領域が複数設けられ、かつ各領域のそれぞ
れに、回路素子およびこれに導通する複数の端子パッド
が設けられたウエハを用いて半導体装置を製造する方法
に関する。
【０００２】
【従来の技術】近年においては、ウエハ状態でパッケー
ジプロセスを実施するウエハレベルＣＳＰ(Chip Size P
ackage) が注目されている。ウエハレベルＣＳＰは、そ
の構造によって封止樹脂型、再配線型および配線基板型
の３種類に大別される。封止樹脂型は、回路素子に導通
する柱状の端子（ポストメタル）を表面に複数形成し、
これらのポストメタルの周囲を封止樹脂で固める構造と
されている。
ジプロセスを実施するウエハレベルＣＳＰ(Chip Size P
ackage) が注目されている。ウエハレベルＣＳＰは、そ
の構造によって封止樹脂型、再配線型および配線基板型
の３種類に大別される。封止樹脂型は、回路素子に導通
する柱状の端子（ポストメタル）を表面に複数形成し、
これらのポストメタルの周囲を封止樹脂で固める構造と
されている。
【０００３】このような構造とされた封止樹脂型のウエ
ハレベルＣＳＰの製造プロセスは、通常、ウエハに回路
素子や配線を形成する工程、パシベーションおよび複数
の電極パッドを形成する工程、パシベーション上に再配
線や複数の電極部を形成する工程、各電極部上にポスト
メタルを形成する工程、これらのポストメタルの周囲を
封止樹脂で固める工程、および各ポストメタル上にハン
ダ端子を形成する工程からなる。そして、ポストメタル
の周囲を封止樹脂で固める工程には、金型を用いたトラ
ンスファーモールド法やスピンコート法が一般的に採用
されている。
ハレベルＣＳＰの製造プロセスは、通常、ウエハに回路
素子や配線を形成する工程、パシベーションおよび複数
の電極パッドを形成する工程、パシベーション上に再配
線や複数の電極部を形成する工程、各電極部上にポスト
メタルを形成する工程、これらのポストメタルの周囲を
封止樹脂で固める工程、および各ポストメタル上にハン
ダ端子を形成する工程からなる。そして、ポストメタル
の周囲を封止樹脂で固める工程には、金型を用いたトラ
ンスファーモールド法やスピンコート法が一般的に採用
されている。
【０００４】
【発明が解決しようとする課題】しかしながら、トラン
スファーモールド法は、金型を必要とするためコスト的
に不利であるばかりか、幾種類かの半導体装置を製造す
る場合には、ポストメタルの配置に応じた異なる金型が
必要となり、複数種類の金型を準備しておく必要があ
る。
スファーモールド法は、金型を必要とするためコスト的
に不利であるばかりか、幾種類かの半導体装置を製造す
る場合には、ポストメタルの配置に応じた異なる金型が
必要となり、複数種類の金型を準備しておく必要があ
る。
【０００５】一方、スピンコート法は、比較的に粘度の
低い樹脂を用い、ウエハの回転による遠心力を利用して
ウエハの表面をコーティングする方法であるため、比較
的に膜厚の大きな樹脂層を形成するのは困難である。ま
た、多数のポストメタルが形成されたウエハ表面では、
ポストメタルが障害となって樹脂を十分に流動させるこ
とは困難であり、とくに、粘度の高い樹脂には不向きな
方法である。
低い樹脂を用い、ウエハの回転による遠心力を利用して
ウエハの表面をコーティングする方法であるため、比較
的に膜厚の大きな樹脂層を形成するのは困難である。ま
た、多数のポストメタルが形成されたウエハ表面では、
ポストメタルが障害となって樹脂を十分に流動させるこ
とは困難であり、とくに、粘度の高い樹脂には不向きな
方法である。
【０００６】さらに、材料樹脂内には、少なからずの空
気や水分が含まれており、封止樹脂としての熱硬化性樹
脂を用いてポストメタルの周囲を固める場合には、樹脂
を加熱硬化させる際に、樹脂内の水分が気化・膨張し、
あるいは空気が膨張して気泡が形成され、これが製造過
程において樹脂層内に残存し、最終的にはボイドとして
残存してしまうといった問題がある。
気や水分が含まれており、封止樹脂としての熱硬化性樹
脂を用いてポストメタルの周囲を固める場合には、樹脂
を加熱硬化させる際に、樹脂内の水分が気化・膨張し、
あるいは空気が膨張して気泡が形成され、これが製造過
程において樹脂層内に残存し、最終的にはボイドとして
残存してしまうといった問題がある。
【０００７】本願発明は、上記した事情のもとで考え出
されたものであって、コスト的に有利に、ポストメタル
の周囲を十分な膜厚をもって封止することができるとと
もに、封止樹脂内へのボイドの残存を抑制できる半導体
装置の製造方法を提供することをその課題としている。
されたものであって、コスト的に有利に、ポストメタル
の周囲を十分な膜厚をもって封止することができるとと
もに、封止樹脂内へのボイドの残存を抑制できる半導体
装置の製造方法を提供することをその課題としている。
【０００８】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。すなわち、本願発明
により提供される半導体装置の製造方法は、個々の半導
体装置となるべき領域が複数設けられ、かつ上記各領域
のそれぞれに、回路素子およびこれに導通する複数の電
極パッドが設けられたウエハを用いて半導体装置を製造
する方法であって、上記各電極パッドに導通するポスト
メタルを複数形成する工程と、上記各ポストメタルが埋
設されるようにして樹脂層を形成する工程と、上記ウエ
ハを、上記各領域毎に分画して個々の半導体装置とする
工程と、を含み、かつ、上記樹脂層を形成する工程は、
真空下における印刷法により、上記各ポストメタルの周
囲を粘液状化された樹脂で埋めた後、この樹脂を硬化さ
せることによって行なわれることを特徴としている。
は、次の技術的手段を講じている。すなわち、本願発明
により提供される半導体装置の製造方法は、個々の半導
体装置となるべき領域が複数設けられ、かつ上記各領域
のそれぞれに、回路素子およびこれに導通する複数の電
極パッドが設けられたウエハを用いて半導体装置を製造
する方法であって、上記各電極パッドに導通するポスト
メタルを複数形成する工程と、上記各ポストメタルが埋
設されるようにして樹脂層を形成する工程と、上記ウエ
ハを、上記各領域毎に分画して個々の半導体装置とする
工程と、を含み、かつ、上記樹脂層を形成する工程は、
真空下における印刷法により、上記各ポストメタルの周
囲を粘液状化された樹脂で埋めた後、この樹脂を硬化さ
せることによって行なわれることを特徴としている。
【０００９】ここで、「印刷法」としては、たとえばポ
ストメタルが形成されたウエハ上に、ポストメタルの配
置に対応してパターン形成されたマスクを被せ、この状
態において、各ポストメタルによって形成される隙間に
粘液状化された樹脂を刷り込むことによって行なわれ
る、いわゆるスクリーン印刷法が挙げられる。もちろ
ん、スクリーン印刷法以外の方法によって各ポストメタ
ルの周囲に樹脂を刷り込んでもよい。
ストメタルが形成されたウエハ上に、ポストメタルの配
置に対応してパターン形成されたマスクを被せ、この状
態において、各ポストメタルによって形成される隙間に
粘液状化された樹脂を刷り込むことによって行なわれ
る、いわゆるスクリーン印刷法が挙げられる。もちろ
ん、スクリーン印刷法以外の方法によって各ポストメタ
ルの周囲に樹脂を刷り込んでもよい。
【００１０】本願発明の製造方法では、印刷法によって
樹脂層が形成されることから、上述したトランスファー
モールド法やスピンコート法を用いて樹脂層を形成する
場合のような問題は生じない。すなわち、金型が不要な
ためコスト的に有利であるばかりか、比較的に膜厚の大
きな樹脂層を形成するのも容易であり、また多数のポス
トメタルが形成されたウエハ表面でも、ポストメタルに
さほど阻害されることもなくウエハ全体に対して均一厚
みに、樹脂層を形成することができる。
樹脂層が形成されることから、上述したトランスファー
モールド法やスピンコート法を用いて樹脂層を形成する
場合のような問題は生じない。すなわち、金型が不要な
ためコスト的に有利であるばかりか、比較的に膜厚の大
きな樹脂層を形成するのも容易であり、また多数のポス
トメタルが形成されたウエハ表面でも、ポストメタルに
さほど阻害されることもなくウエハ全体に対して均一厚
みに、樹脂層を形成することができる。
【００１１】また、樹脂層の形成工程では、樹脂層が十
分に硬化しておらず粘度がさほど大きくない状態におい
ては、樹脂層内において発生した気泡は、通常、その成
長にともなって雰囲気側（樹脂層外）に移動しようとす
る。そして、雰囲気が真空状態、すなわち低圧雰囲気
（たとえば１×１０-6〜１×１０-3ｍｍＨｇの圧力範
囲）とされていれば、樹脂層から雰囲気側への気泡の移
動が助長されるため、真空下における樹脂層の形成過程
では、非硬化状態の樹脂層内から雰囲気中にどんどん気
泡が移動し、放出されていく。したがって、本願発明の
製造方法では、樹脂層内に気泡が残存することが抑制さ
れる。
分に硬化しておらず粘度がさほど大きくない状態におい
ては、樹脂層内において発生した気泡は、通常、その成
長にともなって雰囲気側（樹脂層外）に移動しようとす
る。そして、雰囲気が真空状態、すなわち低圧雰囲気
（たとえば１×１０-6〜１×１０-3ｍｍＨｇの圧力範
囲）とされていれば、樹脂層から雰囲気側への気泡の移
動が助長されるため、真空下における樹脂層の形成過程
では、非硬化状態の樹脂層内から雰囲気中にどんどん気
泡が移動し、放出されていく。したがって、本願発明の
製造方法では、樹脂層内に気泡が残存することが抑制さ
れる。
【００１２】さらに、本願発明は、従来と同様にしてウ
エハ段階を行なった後に、これを分画（ダイシング）し
て個々の半導体チップとせずに、さらにウエハ状態でポ
ストメタルおよび樹脂層の形成を行なうようになされて
おり、この状態のウエハ（通常はハンダなどによって外
部端子を形成した後のウエハ）を分画することによっ
て、個々の半導体装置が得られるようになされている。
このように本願発明では、半導体装置ができあがるまで
のプロセスの全てがウエハ状態で行なわれ、半導体チッ
プ状態で作業を行なうことがない。このため、本願発明
の製造方法では、製造工程が簡略化されるとともに作業
効率が著しく改善され、コスト的に有利である。しか
も、本願発明では、ウエハを分画した状態で半導体装置
とされていることから、提供される半導体装置のサイズ
が半導体チップのそれと略同一であり、半導体装置の小
型化が達成されている。
エハ段階を行なった後に、これを分画（ダイシング）し
て個々の半導体チップとせずに、さらにウエハ状態でポ
ストメタルおよび樹脂層の形成を行なうようになされて
おり、この状態のウエハ（通常はハンダなどによって外
部端子を形成した後のウエハ）を分画することによっ
て、個々の半導体装置が得られるようになされている。
このように本願発明では、半導体装置ができあがるまで
のプロセスの全てがウエハ状態で行なわれ、半導体チッ
プ状態で作業を行なうことがない。このため、本願発明
の製造方法では、製造工程が簡略化されるとともに作業
効率が著しく改善され、コスト的に有利である。しか
も、本願発明では、ウエハを分画した状態で半導体装置
とされていることから、提供される半導体装置のサイズ
が半導体チップのそれと略同一であり、半導体装置の小
型化が達成されている。
【００１３】好ましい実施の形態においては、上記樹脂
層を形成する工程は、加熱雰囲気下で行なわれる。
層を形成する工程は、加熱雰囲気下で行なわれる。
【００１４】ここで、樹脂層を構成する樹脂としては、
熱溶融させられたエポキシ樹脂やポリイミド樹脂などの
ような熱硬化性樹脂の他、有機溶媒に溶解されて粘液状
化された樹脂が用いられる。このため、適当な温度に調
整された加熱雰囲気下で樹脂層を形成すれば、樹脂層の
粘度や硬化速度などを調整することが容易であり、便利
である。
熱溶融させられたエポキシ樹脂やポリイミド樹脂などの
ような熱硬化性樹脂の他、有機溶媒に溶解されて粘液状
化された樹脂が用いられる。このため、適当な温度に調
整された加熱雰囲気下で樹脂層を形成すれば、樹脂層の
粘度や硬化速度などを調整することが容易であり、便利
である。
【００１５】もちろん、各ポストメタル自体を回路基板
などとの接続用の端子として用いてもよいし、ポストメ
タル上にハンダなどによって外部端子を形成し、これを
接続用の端子としてもよい。
などとの接続用の端子として用いてもよいし、ポストメ
タル上にハンダなどによって外部端子を形成し、これを
接続用の端子としてもよい。
【００１６】なお、各ポストメタルは、電極パッドに導
通するようにして設ければよく、たとえば電極パッド上
に直接形成しても、電極パッド上にバンプ端子を形成
し、このバンプ端子上に形成しても、また、電極パッド
に導通する再配線パターンを形成し、この再配線パター
ン上に形成してもよい。そして、これらのポストメタル
を形成する方法としては、無電解メッキ、電解メッキ、
あるいは印刷法などが挙げられる。ここで、「印刷法」
とは、上記した樹脂層を形成する方法における印刷法と
同様な方法である。この方法では、まず、適宜の貫通孔
が形成されたレジスト層（マスク）をウエハ上に設ける
とともに、このレジスト層に対して金属ペーストが塗布
される。そして、塗布された金属ペーストをスキージな
どによって広げて貫通孔内にペーストを刷り込むととも
に、このペーストを硬化させた後にレジスト層を除去す
ることによってポストメタルが形成される。
通するようにして設ければよく、たとえば電極パッド上
に直接形成しても、電極パッド上にバンプ端子を形成
し、このバンプ端子上に形成しても、また、電極パッド
に導通する再配線パターンを形成し、この再配線パター
ン上に形成してもよい。そして、これらのポストメタル
を形成する方法としては、無電解メッキ、電解メッキ、
あるいは印刷法などが挙げられる。ここで、「印刷法」
とは、上記した樹脂層を形成する方法における印刷法と
同様な方法である。この方法では、まず、適宜の貫通孔
が形成されたレジスト層（マスク）をウエハ上に設ける
とともに、このレジスト層に対して金属ペーストが塗布
される。そして、塗布された金属ペーストをスキージな
どによって広げて貫通孔内にペーストを刷り込むととも
に、このペーストを硬化させた後にレジスト層を除去す
ることによってポストメタルが形成される。
【００１７】また、樹脂層形成時における真空の程度
は、真空を達成するための装置コストと樹脂層における
気泡残存の抑制の程度とを考慮して、圧力が１×１０-6
〜１×１０-3ｍｍＨｇ程度の範囲である高真空とするの
が好ましい。
は、真空を達成するための装置コストと樹脂層における
気泡残存の抑制の程度とを考慮して、圧力が１×１０-6
〜１×１０-3ｍｍＨｇ程度の範囲である高真空とするの
が好ましい。
【００１８】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００１９】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。なお、図１
は、本願発明に係る製造方法によって得られた半導体装
置の一例を表す断面図であり、図２ないし図７は、本願
発明に係る半導体装置の製造方法を説明するため図であ
るが、本実施形態においては、本願発明に係る製造方法
によって得られる半導体装置について先に説明した後、
この半導体装置の製造方法について説明していく。
形態を、図面を参照して具体的に説明する。なお、図１
は、本願発明に係る製造方法によって得られた半導体装
置の一例を表す断面図であり、図２ないし図７は、本願
発明に係る半導体装置の製造方法を説明するため図であ
るが、本実施形態においては、本願発明に係る製造方法
によって得られる半導体装置について先に説明した後、
この半導体装置の製造方法について説明していく。
【００２０】図１に示した半導体装置１は、一面側に回
路素子（図示略）が一体的に造り込まれた半導体チップ
２を有しており、この半導体チップ２には、回路素子に
導通する複数の電極パッド２０が、その周縁部に並ぶよ
うにして形成されている。そして、半導体チップ２の一
面側においてはさらに、各電極パッド２０が露出するよ
うにして、かつ回路素子を覆うようにして保護膜２１が
形成されている。
路素子（図示略）が一体的に造り込まれた半導体チップ
２を有しており、この半導体チップ２には、回路素子に
導通する複数の電極パッド２０が、その周縁部に並ぶよ
うにして形成されている。そして、半導体チップ２の一
面側においてはさらに、各電極パッド２０が露出するよ
うにして、かつ回路素子を覆うようにして保護膜２１が
形成されている。
【００２１】この保護膜２１上には、各端子パッド２０
に導通し、かつ端子部３０ａを有する再配線パターン３
０が複数形成されている。上記したように、電極パッド
２０は半導体チップ２の周縁部に配置されていたが、再
配線パターン３０の端子部３０ａは、たとえば格子状に
配列形成される。すなわち、半導体チップ２の電極パッ
ド２０の配置が、再配線パターン３０によって、保護膜
２１上において所望のパターンに変換される。
に導通し、かつ端子部３０ａを有する再配線パターン３
０が複数形成されている。上記したように、電極パッド
２０は半導体チップ２の周縁部に配置されていたが、再
配線パターン３０の端子部３０ａは、たとえば格子状に
配列形成される。すなわち、半導体チップ２の電極パッ
ド２０の配置が、再配線パターン３０によって、保護膜
２１上において所望のパターンに変換される。
【００２２】また、各端子部３０ａ上には、柱状の端子
（ポストメタル）４が形成されており、これらのポスト
メタル４を囲むようにして樹脂層４０が形成されてい
る。この樹脂層４０は、その表面が各ポストメタル４の
先端面と面一となるような厚みに形成されており、各ポ
ストメタル４の先端面上には、ボール状とされたハンダ
端子５が形成されている。このような構成の半導体装置
１は、ハンダ端子５を再溶融・固化させることによっ
て、回路基板などに面実装可能である。
（ポストメタル）４が形成されており、これらのポスト
メタル４を囲むようにして樹脂層４０が形成されてい
る。この樹脂層４０は、その表面が各ポストメタル４の
先端面と面一となるような厚みに形成されており、各ポ
ストメタル４の先端面上には、ボール状とされたハンダ
端子５が形成されている。このような構成の半導体装置
１は、ハンダ端子５を再溶融・固化させることによっ
て、回路基板などに面実装可能である。
【００２３】次に、上記構成の半導体装置１の製造方法
について、図２ないし図７を参照して具体的に説明して
いく。
について、図２ないし図７を参照して具体的に説明して
いく。
【００２４】本願発明に係る半導体装置の製造方法で
は、図２および図３に示したようなウエハＷｆが用いら
れる。このウエハＷｆは、シリコンなどによって全体が
切欠円板状に形成されているとともに、個々の半導体装
置となるべき領域Ａが複数設けられている。各領域Ａの
それぞれには、回路素子（図示略）が形成されていると
ともに、この回路素子に導通する複数の電極パッド２０
が各領域Ａの周縁部に並ぶようにして設けられている。
は、図２および図３に示したようなウエハＷｆが用いら
れる。このウエハＷｆは、シリコンなどによって全体が
切欠円板状に形成されているとともに、個々の半導体装
置となるべき領域Ａが複数設けられている。各領域Ａの
それぞれには、回路素子（図示略）が形成されていると
ともに、この回路素子に導通する複数の電極パッド２０
が各領域Ａの周縁部に並ぶようにして設けられている。
【００２５】ウエハＷｆ上にはさらに、各電極パッド２
０が臨むようにして保護膜２１Ａが形成されている。こ
の保護膜２１Ａは、たとえばＣＶＤ法によって、ウエハ
Ｗｆ上にＳｉＯ2 などを成長させて所定の膜厚とした後
に、各電極パッド２０に対応する部位をエッチング除去
するなどして形成されている。
０が臨むようにして保護膜２１Ａが形成されている。こ
の保護膜２１Ａは、たとえばＣＶＤ法によって、ウエハ
Ｗｆ上にＳｉＯ2 などを成長させて所定の膜厚とした後
に、各電極パッド２０に対応する部位をエッチング除去
するなどして形成されている。
【００２６】このようなウエハＷｆでは、図４に示した
ように保護膜２１Ａ上に再配線パターン３０が形成され
る。再配線パターン３０は、端子部３０ａを有するたと
えばアルミニウム配線として得られ、フォトエッチング
などによって形成される。なお、上述したように、各再
配線パターン３０は、端子部３０ａが格子状に配列形成
されるとともに、対応する電極パッド２０と導通してい
る。
ように保護膜２１Ａ上に再配線パターン３０が形成され
る。再配線パターン３０は、端子部３０ａを有するたと
えばアルミニウム配線として得られ、フォトエッチング
などによって形成される。なお、上述したように、各再
配線パターン３０は、端子部３０ａが格子状に配列形成
されるとともに、対応する電極パッド２０と導通してい
る。
【００２７】次に、各再配線パターン３０の端子部３０
ａ上に、ポストメタル４を形成する。図５（ａ）に示し
たように、再配線パターン３０を覆うレジスト層６を、
たとえば感光性物質によって形成するとともに、端子部
３０ａに対応する部位を、露光・現像することによって
貫通孔６０を形成し、各端子部３０ａを露出させる。次
に、図５（ｂ）に示したように、各貫通孔６０内を、ハ
ンダや金などの導体によって充填して、ポストメタル４
となるべき導体部４Ａを形成する。貫通孔６０内への導
体の充填は、メッキあるいは印刷法などによって行なわ
れる。メッキは、無電解メッキおよび電解メッキのいず
れの方法であってもよい。印刷法では、たとえばレジス
ト層６上に、ペースト状とされた導体を比較的に多量に
塗布し、これをスキージを用いて広げつつ、貫通孔６０
内へ充填することによって行なわれる。最後に、レジス
ト層６をエッチングにより除去することによって、図５
（ｃ）に示したように複数のポストメタル４が同時に形
成される。
ａ上に、ポストメタル４を形成する。図５（ａ）に示し
たように、再配線パターン３０を覆うレジスト層６を、
たとえば感光性物質によって形成するとともに、端子部
３０ａに対応する部位を、露光・現像することによって
貫通孔６０を形成し、各端子部３０ａを露出させる。次
に、図５（ｂ）に示したように、各貫通孔６０内を、ハ
ンダや金などの導体によって充填して、ポストメタル４
となるべき導体部４Ａを形成する。貫通孔６０内への導
体の充填は、メッキあるいは印刷法などによって行なわ
れる。メッキは、無電解メッキおよび電解メッキのいず
れの方法であってもよい。印刷法では、たとえばレジス
ト層６上に、ペースト状とされた導体を比較的に多量に
塗布し、これをスキージを用いて広げつつ、貫通孔６０
内へ充填することによって行なわれる。最後に、レジス
ト層６をエッチングにより除去することによって、図５
（ｃ）に示したように複数のポストメタル４が同時に形
成される。
【００２８】続いて、図６に示したように、ポストメタ
ル４を封止するようにして樹脂層４０Ａを形成する。こ
の樹脂層４０Ａは、真空下における、たとえばスクリー
ン印刷法などによって形成される。すなわち、まず、図
６（ａ）に示したように、ウエハＷｆ上に、ポストメタ
ル４の配置に対応してパターン形成されたマスクＭを載
置する。次に、図６（ｂ）に示したように、熱溶融ない
し溶媒溶解により粘液状化された比較的に多量の樹脂４
０ａをウエハＷｆ上に塗布した後、スキージＳｋによっ
て塗布樹脂４０ａを平坦化しつつ各ポストメタル４の周
囲に樹脂を刷り込む。そして、マスクＭを除去するとと
もに塗布樹脂４０ａを硬化させることによって、図６
（ｃ）に示したように、各ポストメタル４が埋設され、
各ポストメタル４の先端面とその表面が面一とされた樹
脂層４０Ａが形成される。なお、樹脂層４０Ａ形成時に
おける真空の程度は、１×１０-6〜１×１０-3ｍｍＨｇ
の圧力範囲の高真空とされる。
ル４を封止するようにして樹脂層４０Ａを形成する。こ
の樹脂層４０Ａは、真空下における、たとえばスクリー
ン印刷法などによって形成される。すなわち、まず、図
６（ａ）に示したように、ウエハＷｆ上に、ポストメタ
ル４の配置に対応してパターン形成されたマスクＭを載
置する。次に、図６（ｂ）に示したように、熱溶融ない
し溶媒溶解により粘液状化された比較的に多量の樹脂４
０ａをウエハＷｆ上に塗布した後、スキージＳｋによっ
て塗布樹脂４０ａを平坦化しつつ各ポストメタル４の周
囲に樹脂を刷り込む。そして、マスクＭを除去するとと
もに塗布樹脂４０ａを硬化させることによって、図６
（ｃ）に示したように、各ポストメタル４が埋設され、
各ポストメタル４の先端面とその表面が面一とされた樹
脂層４０Ａが形成される。なお、樹脂層４０Ａ形成時に
おける真空の程度は、１×１０-6〜１×１０-3ｍｍＨｇ
の圧力範囲の高真空とされる。
【００２９】この工程では、印刷法によって樹脂層４０
Ａが形成されていることから、トランスファーモールド
法やスピンコート法を用いて樹脂層４０Ａを形成する場
合のような問題は生じない。すなわち、金型が不要なた
めコスト的に有利であるばかりか、比較的に膜厚の大き
な樹脂層４０Ａを形成するのも容易であり、また多数の
ポストメタル４が形成されたウエハＷｆも、ポストメタ
ル４にさほど阻害されることもなくウエハＷｆの全体に
対して均一厚みに、樹脂層４０Ａを形成することができ
る。
Ａが形成されていることから、トランスファーモールド
法やスピンコート法を用いて樹脂層４０Ａを形成する場
合のような問題は生じない。すなわち、金型が不要なた
めコスト的に有利であるばかりか、比較的に膜厚の大き
な樹脂層４０Ａを形成するのも容易であり、また多数の
ポストメタル４が形成されたウエハＷｆも、ポストメタ
ル４にさほど阻害されることもなくウエハＷｆの全体に
対して均一厚みに、樹脂層４０Ａを形成することができ
る。
【００３０】ところで、樹脂層４０Ａが十分に硬化して
おらず粘度がさほど大きくない状態においては、樹脂層
４０Ａ内において発生した気泡は、通常、その成長にと
もなって雰囲気側（樹脂層４０Ａ外）に移動しようとす
る。そして、雰囲気が真空状態、すなわち低圧雰囲気と
されていれば、樹脂層４０Ａから雰囲気側への気泡の移
動が助長されるため、真空下における樹脂層４０Ａの形
成過程では、非硬化状態の樹脂層４０Ａ内から雰囲気中
にどんどん気泡が移動し、放出されていく。したがっ
て、樹脂層４０Ａの形成が真空下で行なわれる本実施形
態の製造方法では、樹脂層４０Ａ内に気泡が残存するこ
とが抑制される。
おらず粘度がさほど大きくない状態においては、樹脂層
４０Ａ内において発生した気泡は、通常、その成長にと
もなって雰囲気側（樹脂層４０Ａ外）に移動しようとす
る。そして、雰囲気が真空状態、すなわち低圧雰囲気と
されていれば、樹脂層４０Ａから雰囲気側への気泡の移
動が助長されるため、真空下における樹脂層４０Ａの形
成過程では、非硬化状態の樹脂層４０Ａ内から雰囲気中
にどんどん気泡が移動し、放出されていく。したがっ
て、樹脂層４０Ａの形成が真空下で行なわれる本実施形
態の製造方法では、樹脂層４０Ａ内に気泡が残存するこ
とが抑制される。
【００３１】次に、図７に示したように、各ポストメタ
ル４に対応させてハンダ端子５を形成する。この工程
は、たとえばハンダボールをポストメタル４の先端面上
に固着することによって、あるいはポストメタル４の先
端面上に溶融ハンダを塗布するなどして形成される。
ル４に対応させてハンダ端子５を形成する。この工程
は、たとえばハンダボールをポストメタル４の先端面上
に固着することによって、あるいはポストメタル４の先
端面上に溶融ハンダを塗布するなどして形成される。
【００３２】最後に、図７において仮想線で示したライ
ン、すなわち半導体装置を形成すべき領域Ａを規定して
いたラインに沿ってダイシングすることによって図１に
示したような個々の半導体装置１が得られる。
ン、すなわち半導体装置を形成すべき領域Ａを規定して
いたラインに沿ってダイシングすることによって図１に
示したような個々の半導体装置１が得られる。
【００３３】以上に説明したように、本実施形態の製造
方法は、従来と同様にしてウエハ段階を行なった後に、
これを分画（ダイシング）して個々の半導体チップとせ
ずに、さらにウエハ状態でポストメタル４、樹脂層４０
Ａおよびハンダ端子５の形成し、この状態のウエハＷｆ
を分画することによって、個々の半導体装置１が得られ
るようになされている。すなわち、半導体装置１ができ
あがるまでのプロセスの全てがウエハ状態で行なわれ、
半導体チップ状態で作業を行なうことがないため、本実
施形態の製造方法では、製造工程が簡略化されるととも
に作業効率が著しく改善され、コスト的に有利である。
しかも、本実施形態の製造方法では、ウエハＷｆを分画
した状態で半導体装置１とされていることから、半導体
装置１のサイズが半導体チップ２のそれと略同一であ
り、半導体装置１の小型化が達成されている。
方法は、従来と同様にしてウエハ段階を行なった後に、
これを分画（ダイシング）して個々の半導体チップとせ
ずに、さらにウエハ状態でポストメタル４、樹脂層４０
Ａおよびハンダ端子５の形成し、この状態のウエハＷｆ
を分画することによって、個々の半導体装置１が得られ
るようになされている。すなわち、半導体装置１ができ
あがるまでのプロセスの全てがウエハ状態で行なわれ、
半導体チップ状態で作業を行なうことがないため、本実
施形態の製造方法では、製造工程が簡略化されるととも
に作業効率が著しく改善され、コスト的に有利である。
しかも、本実施形態の製造方法では、ウエハＷｆを分画
した状態で半導体装置１とされていることから、半導体
装置１のサイズが半導体チップ２のそれと略同一であ
り、半導体装置１の小型化が達成されている。
【００３４】なお、本願発明の技術思想は、電極パッド
に導通するようにしてポストメタルが複数形成され、こ
れらのポストメタルの周囲を囲むようにして樹脂層が形
成された形態の半導体装置全般に適用可能である。すな
わち、本実施形態では、保護膜上に再配線パターンが形
成され、この再配線パターン上にポストメタルが形成さ
れた形態の半導体装置の製造方法について説明したが、
保護膜上に、いわゆる層間絶縁膜を形成し、この層間絶
縁膜上に再配線パターンを形成するとともに、この再配
線パターン上にポストメタルが形成された形態の半導体
装置の製造方法としても適用可能である。もちろん、電
極パッド上に直接的にポストメタルが形成され、あるい
は電極パッド上に設けられたバンプ端子を介して電極パ
ッドに対して間接的に接続されるようにしてポストメタ
ルが形成された形態の半導体装置の製造方法としても適
用可能である。
に導通するようにしてポストメタルが複数形成され、こ
れらのポストメタルの周囲を囲むようにして樹脂層が形
成された形態の半導体装置全般に適用可能である。すな
わち、本実施形態では、保護膜上に再配線パターンが形
成され、この再配線パターン上にポストメタルが形成さ
れた形態の半導体装置の製造方法について説明したが、
保護膜上に、いわゆる層間絶縁膜を形成し、この層間絶
縁膜上に再配線パターンを形成するとともに、この再配
線パターン上にポストメタルが形成された形態の半導体
装置の製造方法としても適用可能である。もちろん、電
極パッド上に直接的にポストメタルが形成され、あるい
は電極パッド上に設けられたバンプ端子を介して電極パ
ッドに対して間接的に接続されるようにしてポストメタ
ルが形成された形態の半導体装置の製造方法としても適
用可能である。
【図１】本願発明に係る製造方法によって製造された半
導体装置の一例を表す断面図である。
導体装置の一例を表す断面図である。
【図２】回路素子および電極パッドが造り込まれたウエ
ハおよびその要部拡大図である。
ハおよびその要部拡大図である。
【図３】図２のIII −III 線に沿う断面図である。
【図４】本願発明に係る製造方法を説明するためのウエ
ハ断面図である。
ハ断面図である。
【図５】本願発明に係る製造方法を説明するためのウエ
ハ断面図である。
ハ断面図である。
【図６】本願発明に係る製造方法を説明するためのウエ
ハ断面図である。
ハ断面図である。
【図７】本願発明に係る製造方法を説明するためのウエ
ハ断面図である。
ハ断面図である。
Ｗｆ ウエハ Ａ 領域（半導体装置を形成すべき） １ 半導体装置 ４ ポストメタル ２０ 電極パッド ３０ 再配線パターン ４０Ａ 樹脂層
Claims (4)
- 【請求項１】 個々の半導体装置となるべき領域が複数
設けられ、かつ上記各領域のそれぞれに、回路素子およ
びこれに導通する複数の電極パッドが設けられたウエハ
を用いて半導体装置を製造する方法であって、 上記各電極パッドに導通するポストメタルを複数形成す
る工程と、 上記各ポストメタルが埋設されるようにして樹脂層を形
成する工程と、 上記ウエハを、上記各領域毎に分画して個々の半導体装
置とする工程と、 を含み、かつ、 上記樹脂層を形成する工程は、真空下における印刷法に
より、上記各ポストメタルの周囲を粘液状化された樹脂
で埋めた後、この樹脂を硬化させることによって行なわ
れることを特徴とする、半導体装置の製造方法。 - 【請求項２】 上記樹脂層を形成する工程は、加熱雰囲
気下で行なわれる、請求項１に記載の半導体装置の製造
方法。 - 【請求項３】 上記各ポストメタル上に、外部端子を形
成する工程をさらに含んでいる、請求項１または２に記
載の半導体装置の製造方法。 - 【請求項４】 上記樹脂層を形成する工程における真空
の程度は、１×１０ -6〜１×１０-3ｍｍＨｇの圧力範囲
の高真空である、請求項１ないし３のいずれかに記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10785099A JP3848012B2 (ja) | 1999-04-15 | 1999-04-15 | 半導体装置の製造方法、および半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10785099A JP3848012B2 (ja) | 1999-04-15 | 1999-04-15 | 半導体装置の製造方法、および半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006204126A Division JP2006287270A (ja) | 2006-07-27 | 2006-07-27 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299341A true JP2000299341A (ja) | 2000-10-24 |
| JP3848012B2 JP3848012B2 (ja) | 2006-11-22 |
Family
ID=14469655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10785099A Expired - Fee Related JP3848012B2 (ja) | 1999-04-15 | 1999-04-15 | 半導体装置の製造方法、および半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3848012B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003060999A1 (de) * | 2002-01-17 | 2003-07-24 | Infineon Technologies Ag | Elektronisches bauteil und nutzen sowie verfahren zur herstellung derselben |
| JP2006147528A (ja) * | 2004-10-22 | 2006-06-08 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置の製造方法、及び有機エレクトロルミネッセンス装置 |
| JP2008226859A (ja) * | 2004-10-22 | 2008-09-25 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置の製造方法、及び有機エレクトロルミネッセンス装置 |
-
1999
- 1999-04-15 JP JP10785099A patent/JP3848012B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003060999A1 (de) * | 2002-01-17 | 2003-07-24 | Infineon Technologies Ag | Elektronisches bauteil und nutzen sowie verfahren zur herstellung derselben |
| US7034383B2 (en) | 2002-01-17 | 2006-04-25 | Infineon Technologies Ag | Electronic component and panel and method for producing the same |
| JP2006147528A (ja) * | 2004-10-22 | 2006-06-08 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置の製造方法、及び有機エレクトロルミネッセンス装置 |
| JP2008226859A (ja) * | 2004-10-22 | 2008-09-25 | Seiko Epson Corp | 有機エレクトロルミネッセンス装置の製造方法、及び有機エレクトロルミネッセンス装置 |
| US7452738B2 (en) | 2004-10-22 | 2008-11-18 | Seiko Epson Corporation | Method of manufacturing organic electroluminescent device and organic electroluminescent device |
| US7667284B2 (en) | 2004-10-22 | 2010-02-23 | Seiko Epson Corporation | Method of manufacturing organic electroluminescent device and organic electroluminescent device |
| US7956355B2 (en) | 2004-10-22 | 2011-06-07 | Seiko Epson Corporation | Method of manufacturing organic electroluminescent device and organic electroluminescent device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3848012B2 (ja) | 2006-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106356340B (zh) | 半导体器件及其制造方法 | |
| US8552540B2 (en) | Wafer level package with thermal pad for higher power dissipation | |
| TWI662632B (zh) | 形成支撐層於薄扇出晶圓級晶片尺寸封裝中之半導體晶粒之上的半導體裝置和方法 | |
| US7662670B2 (en) | Manufacturing method of semiconductor device | |
| KR100555241B1 (ko) | 능동 표면상에 포스트를 구비한 전자적 구성요소 패키지 | |
| JP4343296B2 (ja) | 半導体デバイスの製造方法 | |
| US6372619B1 (en) | Method for fabricating wafer level chip scale package with discrete package encapsulation | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP4413240B2 (ja) | 半導体装置の製造方法 | |
| CN107346766A (zh) | 整合扇出型封装及其制造方法 | |
| KR101195786B1 (ko) | 칩 사이즈 양면 접속 패키지의 제조 방법 | |
| EP1317773A2 (en) | Direct build-up layer on an encapsulated die package having a moisture barrier structure | |
| US20210257227A1 (en) | Semiconductor package and manufacturing method thereof | |
| US20090315179A1 (en) | Semiconductor device having solder bumps protruding beyond insulating films | |
| US20060068332A1 (en) | Method for fabricating carrier structure integrated with semiconductor element | |
| JP3877150B2 (ja) | ウェーハレベル・チップスケール・パッケージの製造方法 | |
| KR20050084417A (ko) | 전자 장치, 그 제조 방법 및 호일 | |
| US20170178993A1 (en) | Electronic component and methods of manufacturing the same | |
| JP2000299341A (ja) | 半導体装置の製造方法 | |
| JP2006287270A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000299405A (ja) | 半導体装置の製造方法 | |
| CN107611112A (zh) | 一种扇出型封装器件 | |
| KR101865873B1 (ko) | 반도체 패키지 기판의 제조 방법 | |
| KR100424168B1 (ko) | 웨이퍼 레벨 패키지의 제조방법 | |
| JP2003347470A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
| A977 | Report on retrieval |
Effective date: 20050304 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050511 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060530 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20060822 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060824 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |