JP2000295763A - 多重化電源装置 - Google Patents
多重化電源装置Info
- Publication number
- JP2000295763A JP2000295763A JP11094330A JP9433099A JP2000295763A JP 2000295763 A JP2000295763 A JP 2000295763A JP 11094330 A JP11094330 A JP 11094330A JP 9433099 A JP9433099 A JP 9433099A JP 2000295763 A JP2000295763 A JP 2000295763A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- overcurrent
- converter
- recognition signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Protection Of Static Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 単体運用可能な直流安定化電源装置を共通の
負荷に対して２つ並列に接続して多重化電源装置を構成
した場合の過電流検出精度の劣化を阻止する。 【解決手段】 直流安定化電源装置を多重化して運用す
るとき、互いに二重化運用を認識し合うための信号を送
り合う。この認識信号により、それぞれの直流安定化電
源装置の過電流検出回路における過電流検出のための基
準電圧Ｖｚ’を多重化時に最適な値に変更する。
負荷に対して２つ並列に接続して多重化電源装置を構成
した場合の過電流検出精度の劣化を阻止する。 【解決手段】 直流安定化電源装置を多重化して運用す
るとき、互いに二重化運用を認識し合うための信号を送
り合う。この認識信号により、それぞれの直流安定化電
源装置の過電流検出回路における過電流検出のための基
準電圧Ｖｚ’を多重化時に最適な値に変更する。
Description
【０００１】
【発明の属する技術分野】本発明は、共通の負荷に対し
て並列に定電圧を印加する二つの直流安定化電源装置か
らなる多重化電源装置に関する。
て並列に定電圧を印加する二つの直流安定化電源装置か
らなる多重化電源装置に関する。
【０００２】
【従来の技術】図３に、従来の直流安定化電源装置であ
るＤＣ／ＤＣコンバータ１の構成を示す。同図に示すよ
うに、このＤＣ／ＤＣコンバータ１は、直流電圧源５、
スイッチング素子Ｑ２、トランスＴ、ダイオードＤ１〜
Ｄ３、インダクタＬ、電界コンデンサＣ、センス抵抗Ｒ
１、および負荷２等で構成される。センス抵抗Ｒ１はト
ランスＴの負極側と負荷２との間に接続されている。セ
ンス抵抗Ｒ１の両端には過電流検出回路が接続されてい
る。この直流電圧源５、スイッチング素子Ｑ２、トラン
スＴ、ダイオードＤ１〜Ｄ３、インダクタＬ、電界コン
デンサＣ、センス抵抗Ｒ１、および負荷２等で構成され
る。センス抵抗Ｒ１はトランスＴの負極側と負荷２との
間に接続されている。センス抵抗Ｒ１の両端には過電流
検出回路が接続されている。この過電流検出回路は抵抗
Ｒ６〜Ｒ８、コンパレータＣＭＰ１，ＣＭＰ２、ツェナ
ーダイオードＺＤから構成され、センス抵抗Ｒ１の両端
電圧に基づいて過電流検出を行う。この過電流検出回路
の出力（過電流検出信号）はアラームラッチ回路３と接
続され、アラームラッチ回路３から警報信号が電圧制御
回路４に印加されることで、電圧制御回路４は動作停止
状態となる。
るＤＣ／ＤＣコンバータ１の構成を示す。同図に示すよ
うに、このＤＣ／ＤＣコンバータ１は、直流電圧源５、
スイッチング素子Ｑ２、トランスＴ、ダイオードＤ１〜
Ｄ３、インダクタＬ、電界コンデンサＣ、センス抵抗Ｒ
１、および負荷２等で構成される。センス抵抗Ｒ１はト
ランスＴの負極側と負荷２との間に接続されている。セ
ンス抵抗Ｒ１の両端には過電流検出回路が接続されてい
る。この直流電圧源５、スイッチング素子Ｑ２、トラン
スＴ、ダイオードＤ１〜Ｄ３、インダクタＬ、電界コン
デンサＣ、センス抵抗Ｒ１、および負荷２等で構成され
る。センス抵抗Ｒ１はトランスＴの負極側と負荷２との
間に接続されている。センス抵抗Ｒ１の両端には過電流
検出回路が接続されている。この過電流検出回路は抵抗
Ｒ６〜Ｒ８、コンパレータＣＭＰ１，ＣＭＰ２、ツェナ
ーダイオードＺＤから構成され、センス抵抗Ｒ１の両端
電圧に基づいて過電流検出を行う。この過電流検出回路
の出力（過電流検出信号）はアラームラッチ回路３と接
続され、アラームラッチ回路３から警報信号が電圧制御
回路４に印加されることで、電圧制御回路４は動作停止
状態となる。
【０００３】次に、このＤＣ／ＤＣコンバータ１の過電
流検出回路の動作について説明する。コンパレータＣＭ
Ｐ１で得られたセンス抵抗Ｒ１の両端電圧がコンパレー
タＣＭＰ２で基準電圧Ｖｚと比較される。この基準電圧
Ｖｚは負荷２への出力が過電流状態であるかどうかを判
定するための過電流検出値である。すなわち、出力電流
に対応するセンス抵抗Ｒ１の両端電圧が基準電圧Ｖｚ以
上になったときが過電流状態として判断される。
流検出回路の動作について説明する。コンパレータＣＭ
Ｐ１で得られたセンス抵抗Ｒ１の両端電圧がコンパレー
タＣＭＰ２で基準電圧Ｖｚと比較される。この基準電圧
Ｖｚは負荷２への出力が過電流状態であるかどうかを判
定するための過電流検出値である。すなわち、出力電流
に対応するセンス抵抗Ｒ１の両端電圧が基準電圧Ｖｚ以
上になったときが過電流状態として判断される。
【０００４】この過電流検出回路で過電流状態が検出さ
れた場合、アラームラッチ回路３に過電流状態を示す値
がラッチされ、電圧制御回路４に警報信号が出力され
る。この警報信号により電圧制御回路４はスイッチング
素子Ｑ２をオフにロックする。これによりＤＣ／ＤＣコ
ンバータ１への入力が遮断され出力停止状態となる。
れた場合、アラームラッチ回路３に過電流状態を示す値
がラッチされ、電圧制御回路４に警報信号が出力され
る。この警報信号により電圧制御回路４はスイッチング
素子Ｑ２をオフにロックする。これによりＤＣ／ＤＣコ
ンバータ１への入力が遮断され出力停止状態となる。
【０００５】
【発明が解決しようとする課題】近年、コンピュータシ
ステム等の電子機器の信頼性向上を目的として、共通の
負荷に対して２台のＤＣ／ＤＣコンバータを並列に接続
した運用例がある。このような多重化電源では、一台の
電源装置が故障しても残る電源装置が継続して負荷に定
電圧を供給できるので、無停止運用が要求される例えば
サーバ用途のコンピュータシステム等に導入される。
ステム等の電子機器の信頼性向上を目的として、共通の
負荷に対して２台のＤＣ／ＤＣコンバータを並列に接続
した運用例がある。このような多重化電源では、一台の
電源装置が故障しても残る電源装置が継続して負荷に定
電圧を供給できるので、無停止運用が要求される例えば
サーバ用途のコンピュータシステム等に導入される。
【０００６】ところが、このような多重化電源では、図
４の電圧／電流特性に示されるように、個々のＤＣ／Ｄ
Ｃコンバータからみて出力電流が単体運用時の１／２倍
となる。上記過電流検出回路の構成によれば出力電流が
１／２倍となっても過電流検出のための基準電圧Ｖｚは
一定であるため、過電流状態の検出感度が著しく悪くな
ると言う問題があった。
４の電圧／電流特性に示されるように、個々のＤＣ／Ｄ
Ｃコンバータからみて出力電流が単体運用時の１／２倍
となる。上記過電流検出回路の構成によれば出力電流が
１／２倍となっても過電流検出のための基準電圧Ｖｚは
一定であるため、過電流状態の検出感度が著しく悪くな
ると言う問題があった。
【０００７】本発明は、このような課題を解決するため
のもので、単体運用可能な直流安定化電源装置を２台負
荷に接続して多重化電源装置を構成する場合において
も、過電流検出の精度が劣化しない、動作信頼性の優れ
た多重化電源装置の提供を目的とする。
のもので、単体運用可能な直流安定化電源装置を２台負
荷に接続して多重化電源装置を構成する場合において
も、過電流検出の精度が劣化しない、動作信頼性の優れ
た多重化電源装置の提供を目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明は、共通の負荷に対してそれぞれ並列に定電圧
を印加する二つの直流安定化電源装置を有する多重化電
源装置において、前記個々の直流安定化電源装置が、過
電流を検出する過電流検出手段と、他の前記直流安定化
電源装置に対して二重化の認識信号を送出する手段と、
他の前記直流安定化電源装置から送出された二重化の認
識信号を受けて前記過電流検出手段の過電流検出値を変
更する変更手段とを有することを特徴とするものであ
る。
に本発明は、共通の負荷に対してそれぞれ並列に定電圧
を印加する二つの直流安定化電源装置を有する多重化電
源装置において、前記個々の直流安定化電源装置が、過
電流を検出する過電流検出手段と、他の前記直流安定化
電源装置に対して二重化の認識信号を送出する手段と、
他の前記直流安定化電源装置から送出された二重化の認
識信号を受けて前記過電流検出手段の過電流検出値を変
更する変更手段とを有することを特徴とするものであ
る。
【０００９】二重化の認識信号は、たとえば出力電圧か
らトランジスタ等を使って生成することが可能である。
また、直流安定化電源装置のグランドの電位から生成す
ることも可能であり、この場合、二重化の認識信号を生
成するための回路構成を簡略化できる。二重化の認識信
号を他の前記直流安定化電源装置に送出し、他の前記直
流安定化電源装置から送出された二重化の認識信号を受
けるために、個々の直流安定化電源装置には認識信号の
出力用および入力用の各端子が設けられ、二重化運用時
これらの入出力端子は信号線によって接続される。
らトランジスタ等を使って生成することが可能である。
また、直流安定化電源装置のグランドの電位から生成す
ることも可能であり、この場合、二重化の認識信号を生
成するための回路構成を簡略化できる。二重化の認識信
号を他の前記直流安定化電源装置に送出し、他の前記直
流安定化電源装置から送出された二重化の認識信号を受
けるために、個々の直流安定化電源装置には認識信号の
出力用および入力用の各端子が設けられ、二重化運用時
これらの入出力端子は信号線によって接続される。
【００１０】本発明によれば、個々の直流安定化電源装
置は、それぞれ他の直流安定化電源装置からの二重化認
識信号を受けることで多重化運用されていることを認識
し、過電流検出手段の過電流検出値を多重化運用時のた
めの値に補正することによって、単体運用可能な直流安
定化電源装置を２台負荷に接続して運用する際の過電流
検出の精度を単体運用時と同等にすることができる。
置は、それぞれ他の直流安定化電源装置からの二重化認
識信号を受けることで多重化運用されていることを認識
し、過電流検出手段の過電流検出値を多重化運用時のた
めの値に補正することによって、単体運用可能な直流安
定化電源装置を２台負荷に接続して運用する際の過電流
検出の精度を単体運用時と同等にすることができる。
【００１１】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施形態について詳細に説明する。
明の実施形態について詳細に説明する。
【００１２】図１に、本発明の第１の実施形態である多
重化電源装置の構成を示す。
重化電源装置の構成を示す。
【００１３】同図に示すように、本実施形態の多重化電
源装置は、同じ構成のＤＣ／ＤＣコンバータ１を２台、
共通の負荷２に対して並列に接続して構成される。
源装置は、同じ構成のＤＣ／ＤＣコンバータ１を２台、
共通の負荷２に対して並列に接続して構成される。
【００１４】ＤＣ／ＤＣコンバータ１は、直流電圧源
５、スイッチング素子Ｑ２、トランスＴ、ダイオードＤ
１〜Ｄ３、インダクタＬ、平滑用の電界コンデンサＣ、
センス抵抗Ｒ１、負荷２、多重化の認識信号を生成する
回路、該多重化の認識信号を他方のＤＣ／ＤＣコンバー
タ１に出力する端子ＩＮＳ、他方のＤＣ／ＤＣコンバー
タ１から出力された多重化の認識信号を入力する端子Ｏ
ＣＣ、等で構成される。そして出力端子ＩＮＳは他方の
ＤＣ／ＤＣコンバータ１の入力端子ＯＣＣと接続され、
入力端子ＯＣＣは他方のＤＣ／ＤＣコンバータ１の出力
端子ＩＮＳと接続されている。すなわち、各ＤＣ／ＤＣ
コンバータ１は互いに多重化の認識信号を送り合うよう
に構成されている。
５、スイッチング素子Ｑ２、トランスＴ、ダイオードＤ
１〜Ｄ３、インダクタＬ、平滑用の電界コンデンサＣ、
センス抵抗Ｒ１、負荷２、多重化の認識信号を生成する
回路、該多重化の認識信号を他方のＤＣ／ＤＣコンバー
タ１に出力する端子ＩＮＳ、他方のＤＣ／ＤＣコンバー
タ１から出力された多重化の認識信号を入力する端子Ｏ
ＣＣ、等で構成される。そして出力端子ＩＮＳは他方の
ＤＣ／ＤＣコンバータ１の入力端子ＯＣＣと接続され、
入力端子ＯＣＣは他方のＤＣ／ＤＣコンバータ１の出力
端子ＩＮＳと接続されている。すなわち、各ＤＣ／ＤＣ
コンバータ１は互いに多重化の認識信号を送り合うよう
に構成されている。
【００１５】センス抵抗Ｒ１はトランスＴの負極側と負
荷２との間に接続されている。センス抵抗Ｒ１の両端に
は過電流検出回路が接続されている。この過電流検出回
路は抵抗Ｒ２，Ｒ３，Ｒ６，Ｒ７，Ｒ８、コンパレータ
ＣＭＰ１，ＣＭＰ２、ツェナーダイオードＺＤから構成
され、センス抵抗Ｒ１の両端電圧に基づいて過電流検出
を行う。この過電流検出回路の出力（過電流検出信号）
はアラームラッチ回路３と接続され、アラームラッチ回
路３から警報信号が電圧制御回路４に印加されること
で、電圧制御回路４は動作停止状態となる。
荷２との間に接続されている。センス抵抗Ｒ１の両端に
は過電流検出回路が接続されている。この過電流検出回
路は抵抗Ｒ２，Ｒ３，Ｒ６，Ｒ７，Ｒ８、コンパレータ
ＣＭＰ１，ＣＭＰ２、ツェナーダイオードＺＤから構成
され、センス抵抗Ｒ１の両端電圧に基づいて過電流検出
を行う。この過電流検出回路の出力（過電流検出信号）
はアラームラッチ回路３と接続され、アラームラッチ回
路３から警報信号が電圧制御回路４に印加されること
で、電圧制御回路４は動作停止状態となる。
【００１６】多重化の認識信号を生成する回路は、トラ
ンジスタＱ１、抵抗Ｒ４，Ｒ５で構成されている。
ンジスタＱ１、抵抗Ｒ４，Ｒ５で構成されている。
【００１７】次に、本実施形態の動作を説明する。
【００１８】ＤＣ／ＤＣコンバータ１が正常に動作して
いるとき、多重化認識信号生成回路のトランジスタＱ１
がオンになり、ＤＣ／ＤＣコンバータ１の出力端子ＩＮ
Ｓから他方のＤＣ／ＤＣコンバータ１の入力端子ＯＣＣ
に多重化の認識信号が送られる。一方、自身の入力端子
ＯＣＣに他方のＤＣ／ＤＣコンバータ１の出力端子ＩＮ
Ｓから出力された多重化の認識信号（Ｌレベル）が入力
される。
いるとき、多重化認識信号生成回路のトランジスタＱ１
がオンになり、ＤＣ／ＤＣコンバータ１の出力端子ＩＮ
Ｓから他方のＤＣ／ＤＣコンバータ１の入力端子ＯＣＣ
に多重化の認識信号が送られる。一方、自身の入力端子
ＯＣＣに他方のＤＣ／ＤＣコンバータ１の出力端子ＩＮ
Ｓから出力された多重化の認識信号（Ｌレベル）が入力
される。
【００１９】この場合、過電流検出回路の電源電圧Ｖcc
から抵抗Ｒ８，抵抗Ｒ２，抵抗Ｒ３，入力端子ＯＣＣの
経路で電流が流れ、抵抗Ｒ２と抵抗Ｒ３との接続点に現
われる電位が過電流検出のための基準電圧Ｖｚ’として
コンパレータＣＭＰ２に加えられる。
から抵抗Ｒ８，抵抗Ｒ２，抵抗Ｒ３，入力端子ＯＣＣの
経路で電流が流れ、抵抗Ｒ２と抵抗Ｒ３との接続点に現
われる電位が過電流検出のための基準電圧Ｖｚ’として
コンパレータＣＭＰ２に加えられる。
【００２０】過電流検出回路では、コンパレータＣＭＰ
１で得られたセンス抵抗Ｒ１の両端電圧がコンパレータ
ＣＭＰ２で基準電圧Ｖｚ’と比較され、センス抵抗Ｒ１
の両端電圧が基準電圧Ｖｚ以上になったとき過電流状態
が判断される。この過電流検出回路で過電流状態が検出
された場合、アラームラッチ回路３に過電流状態を示す
値がラッチされ、電圧制御回路４に警報信号が出力され
る。この警報信号により電圧制御回路４はスイッチング
素子Ｑ２をオフにロックする。これによりＤＣ／ＤＣコ
ンバータ１への入力が遮断され出力停止状態となる。
１で得られたセンス抵抗Ｒ１の両端電圧がコンパレータ
ＣＭＰ２で基準電圧Ｖｚ’と比較され、センス抵抗Ｒ１
の両端電圧が基準電圧Ｖｚ以上になったとき過電流状態
が判断される。この過電流検出回路で過電流状態が検出
された場合、アラームラッチ回路３に過電流状態を示す
値がラッチされ、電圧制御回路４に警報信号が出力され
る。この警報信号により電圧制御回路４はスイッチング
素子Ｑ２をオフにロックする。これによりＤＣ／ＤＣコ
ンバータ１への入力が遮断され出力停止状態となる。
【００２１】ここで、抵抗Ｒ２，抵抗Ｒ３の抵抗値の関
係をＲ２＝Ｒ３とすれば、過電流検出回路に設定される
基準電圧Ｖｚ’はＤＣ／ＤＣコンバータ１が単体で使用
されたときの基準電圧Ｖｚの１／２となる。すなわち、
ＤＣ／ＤＣコンバータ１の単体使用時は入力端子ＯＣＣ
が開放されているため、電流は電源電圧Ｖcc，抵抗Ｒ
８，抵抗Ｒ２，抵抗Ｒ３の経路へは流れずに、電源電圧
Ｖcc，抵抗Ｒ８，ツェナーダイオードＺＤを経て二次側
回路のＧＮＤ側に流れる。したがって、ＤＣ／ＤＣコン
バータ１の単体使用時の基準電圧は電源電圧Ｖccを抵抗
Ｒ８とツェナーダイオードＺＤにより分圧した電圧つま
りＤＣ／ＤＣコンバータ１の多重使用時の基準電圧Ｖ
ｚ’の２倍となる。
係をＲ２＝Ｒ３とすれば、過電流検出回路に設定される
基準電圧Ｖｚ’はＤＣ／ＤＣコンバータ１が単体で使用
されたときの基準電圧Ｖｚの１／２となる。すなわち、
ＤＣ／ＤＣコンバータ１の単体使用時は入力端子ＯＣＣ
が開放されているため、電流は電源電圧Ｖcc，抵抗Ｒ
８，抵抗Ｒ２，抵抗Ｒ３の経路へは流れずに、電源電圧
Ｖcc，抵抗Ｒ８，ツェナーダイオードＺＤを経て二次側
回路のＧＮＤ側に流れる。したがって、ＤＣ／ＤＣコン
バータ１の単体使用時の基準電圧は電源電圧Ｖccを抵抗
Ｒ８とツェナーダイオードＺＤにより分圧した電圧つま
りＤＣ／ＤＣコンバータ１の多重使用時の基準電圧Ｖ
ｚ’の２倍となる。
【００２２】図４の電圧／電流特性に示したように、多
重化電源では、個々のＤＣ／ＤＣコンバータ１からみて
出力電流が単体運用時の１／２となるが、これに対し
て、本実施形態では多重化運用時の過電流検出回路の基
準電圧Ｖｚ’が単体運用時の１／２となるので、ＤＣ／
ＤＣコンバータ１の多重化運用時と単体運用時とで同じ
過電流検出感度を得ることができる。
重化電源では、個々のＤＣ／ＤＣコンバータ１からみて
出力電流が単体運用時の１／２となるが、これに対し
て、本実施形態では多重化運用時の過電流検出回路の基
準電圧Ｖｚ’が単体運用時の１／２となるので、ＤＣ／
ＤＣコンバータ１の多重化運用時と単体運用時とで同じ
過電流検出感度を得ることができる。
【００２３】次に、本発明の第２の実施形態について説
明する。
明する。
【００２４】図２に、本発明の第２の実施形態である多
重化電源装置の構成を示す。
重化電源装置の構成を示す。
【００２５】同図に示すように、本実施形態の多重化電
源装置は、同じ構成のＤＣ／ＤＣコンバータ１１を２
台、共通の負荷２に対して並列に接続して構成される。
源装置は、同じ構成のＤＣ／ＤＣコンバータ１１を２
台、共通の負荷２に対して並列に接続して構成される。
【００２６】ＤＣ／ＤＣコンバータ１１は、直流電圧源
５、スイッチング素子Ｑ２、トランスＴ、ダイオードＤ
１〜Ｄ３、インダクタＬ、平滑用の電界コンデンサＣ、
センス抵抗Ｒ１、負荷２、二次側回路のＧＮＤ電位を多
重化の認識信号として他方のＤＣ／ＤＣコンバータ１１
に出力する端子ＩＮＳ、他方のＤＣ／ＤＣコンバータ１
から出力された多重化の認識信号を入力する端子ＯＣ
Ｃ、等で構成される。そして出力端子ＩＮＳは他方のＤ
Ｃ／ＤＣコンバータ１の入力端子ＯＣＣと接続され、入
力端子ＯＣＣは他方のＤＣ／ＤＣコンバータ１の出力端
子ＩＮＳと接続されている。すなわち、各ＤＣ／ＤＣコ
ンバータ１は互いに多重化の認識信号を送り合うように
構成されている。
５、スイッチング素子Ｑ２、トランスＴ、ダイオードＤ
１〜Ｄ３、インダクタＬ、平滑用の電界コンデンサＣ、
センス抵抗Ｒ１、負荷２、二次側回路のＧＮＤ電位を多
重化の認識信号として他方のＤＣ／ＤＣコンバータ１１
に出力する端子ＩＮＳ、他方のＤＣ／ＤＣコンバータ１
から出力された多重化の認識信号を入力する端子ＯＣ
Ｃ、等で構成される。そして出力端子ＩＮＳは他方のＤ
Ｃ／ＤＣコンバータ１の入力端子ＯＣＣと接続され、入
力端子ＯＣＣは他方のＤＣ／ＤＣコンバータ１の出力端
子ＩＮＳと接続されている。すなわち、各ＤＣ／ＤＣコ
ンバータ１は互いに多重化の認識信号を送り合うように
構成されている。
【００２７】センス抵抗Ｒ１はトランスＴの負極側と負
荷２との間に接続されている。センス抵抗Ｒ１の両端に
は過電流検出回路が接続されている。この過電流検出回
路は抵抗Ｒ２，Ｒ３，Ｒ６，Ｒ７，Ｒ８、コンパレータ
ＣＭＰ１，ＣＭＰ２、ツェナーダイオードＺＤから構成
され、センス抵抗Ｒ１の両端電圧に基づいて過電流検出
を行う。この過電流検出回路の出力（過電流検出信号）
はアラームラッチ回路３と接続され、アラームラッチ回
路３から警報信号が電圧制御回路４に印加されること
で、電圧制御回路４は動作停止状態となる。
荷２との間に接続されている。センス抵抗Ｒ１の両端に
は過電流検出回路が接続されている。この過電流検出回
路は抵抗Ｒ２，Ｒ３，Ｒ６，Ｒ７，Ｒ８、コンパレータ
ＣＭＰ１，ＣＭＰ２、ツェナーダイオードＺＤから構成
され、センス抵抗Ｒ１の両端電圧に基づいて過電流検出
を行う。この過電流検出回路の出力（過電流検出信号）
はアラームラッチ回路３と接続され、アラームラッチ回
路３から警報信号が電圧制御回路４に印加されること
で、電圧制御回路４は動作停止状態となる。
【００２８】次に、本実施形態の動作を説明する。
【００２９】ＤＣ／ＤＣコンバータ１１が正常に動作し
ているとき、二次側回路のＧＮＤ電位が多重化の認識信
号としてＤＣ／ＤＣコンバータ１の出力端子ＩＮＳを通
じて他方のＤＣ／ＤＣコンバータ１１の入力端子ＯＣＣ
に送られる。一方、自身の入力端子ＯＣＣに他方のＤＣ
／ＤＣコンバータ１１の出力端子ＩＮＳから出力された
多重化の認識信号（Ｌレベル）が入力される。
ているとき、二次側回路のＧＮＤ電位が多重化の認識信
号としてＤＣ／ＤＣコンバータ１の出力端子ＩＮＳを通
じて他方のＤＣ／ＤＣコンバータ１１の入力端子ＯＣＣ
に送られる。一方、自身の入力端子ＯＣＣに他方のＤＣ
／ＤＣコンバータ１１の出力端子ＩＮＳから出力された
多重化の認識信号（Ｌレベル）が入力される。
【００３０】この場合、過電流検出回路の電源電圧Ｖcc
から抵抗Ｒ８，抵抗Ｒ２，抵抗Ｒ３，入力端子ＯＣＣの
経路で電流が流れ、抵抗Ｒ２と抵抗Ｒ３との接続点に現
われる電位が過電流検出のための基準電圧Ｖｚ’として
コンパレータＣＭＰ２に加えられる。
から抵抗Ｒ８，抵抗Ｒ２，抵抗Ｒ３，入力端子ＯＣＣの
経路で電流が流れ、抵抗Ｒ２と抵抗Ｒ３との接続点に現
われる電位が過電流検出のための基準電圧Ｖｚ’として
コンパレータＣＭＰ２に加えられる。
【００３１】過電流検出回路では、コンパレータＣＭＰ
１で得られたセンス抵抗Ｒ１の両端電圧がコンパレータ
ＣＭＰ２で基準電圧Ｖｚ’と比較され、センス抵抗Ｒ１
の両端電圧が基準電圧Ｖｚ以上になったとき過電流状態
が判断される。この過電流検出回路で過電流状態が検出
された場合、アラームラッチ回路３に過電流状態を示す
値がラッチされ、電圧制御回路４に警報信号が出力され
る。この警報信号により電圧制御回路４はスイッチング
素子Ｑ２をオフにロックする。これによりＤＣ／ＤＣコ
ンバータ１１への入力が遮断され出力停止状態となる。
１で得られたセンス抵抗Ｒ１の両端電圧がコンパレータ
ＣＭＰ２で基準電圧Ｖｚ’と比較され、センス抵抗Ｒ１
の両端電圧が基準電圧Ｖｚ以上になったとき過電流状態
が判断される。この過電流検出回路で過電流状態が検出
された場合、アラームラッチ回路３に過電流状態を示す
値がラッチされ、電圧制御回路４に警報信号が出力され
る。この警報信号により電圧制御回路４はスイッチング
素子Ｑ２をオフにロックする。これによりＤＣ／ＤＣコ
ンバータ１１への入力が遮断され出力停止状態となる。
【００３２】ここで、抵抗Ｒ２，抵抗Ｒ３の抵抗値の関
係をＲ２＝Ｒ３とすれば、過電流検出回路に設定される
基準電圧Ｖｚ’はＤＣ／ＤＣコンバータ１１が単体で使
用されたときの基準電圧Ｖｚの１／２となる。すなわ
ち、ＤＣ／ＤＣコンバータ１１の単体使用時は入力端子
ＯＣＣが開放されているため、電流は電源電圧Ｖcc，抵
抗Ｒ８，抵抗Ｒ２，抵抗Ｒ３の経路へは流れずに、電源
電圧Ｖcc，抵抗Ｒ８，ツェナーダイオードＺＤを経て二
次側回路のＧＮＤ側に流れる。したがって、ＤＣ／ＤＣ
コンバータ１１の単体使用時の基準電圧は電源電圧Ｖcc
を抵抗Ｒ８とツェナーダイオードＺＤにより分圧した電
圧つまりＤＣ／ＤＣコンバータ１１の多重使用時の基準
電圧Ｖｚ’の２倍となる。
係をＲ２＝Ｒ３とすれば、過電流検出回路に設定される
基準電圧Ｖｚ’はＤＣ／ＤＣコンバータ１１が単体で使
用されたときの基準電圧Ｖｚの１／２となる。すなわ
ち、ＤＣ／ＤＣコンバータ１１の単体使用時は入力端子
ＯＣＣが開放されているため、電流は電源電圧Ｖcc，抵
抗Ｒ８，抵抗Ｒ２，抵抗Ｒ３の経路へは流れずに、電源
電圧Ｖcc，抵抗Ｒ８，ツェナーダイオードＺＤを経て二
次側回路のＧＮＤ側に流れる。したがって、ＤＣ／ＤＣ
コンバータ１１の単体使用時の基準電圧は電源電圧Ｖcc
を抵抗Ｒ８とツェナーダイオードＺＤにより分圧した電
圧つまりＤＣ／ＤＣコンバータ１１の多重使用時の基準
電圧Ｖｚ’の２倍となる。
【００３３】図４の電圧／電流特性に示したように、多
重化電源では、個々のＤＣ／ＤＣコンバータ１１からみ
て出力電流が単体運用時の１／２となるが、これに対し
て、本実施形態では多重化運用時の過電流検出回路の基
準電圧Ｖｚ’が単体運用時の１／２となるので、ＤＣ／
ＤＣコンバータ１１の多重化運用時と単体運用時とで同
じ過電流検出感度を得ることができる。
重化電源では、個々のＤＣ／ＤＣコンバータ１１からみ
て出力電流が単体運用時の１／２となるが、これに対し
て、本実施形態では多重化運用時の過電流検出回路の基
準電圧Ｖｚ’が単体運用時の１／２となるので、ＤＣ／
ＤＣコンバータ１１の多重化運用時と単体運用時とで同
じ過電流検出感度を得ることができる。
【００３４】
【発明の効果】以上、詳述したように本発明によれば、
個々の直流安定化電源装置でそれぞれ他の直流安定化電
源装置からの二重化の認識信号を受けることで多重化運
用されていることを認識し、過電流検出手段の過電流検
出値を多重化運用時のための最適な値に補正することに
よって、単体運用可能な直流安定化電源装置を２台負荷
に接続して運用する際の過電流検出の精度を単体運用時
と同等にすることができる。
個々の直流安定化電源装置でそれぞれ他の直流安定化電
源装置からの二重化の認識信号を受けることで多重化運
用されていることを認識し、過電流検出手段の過電流検
出値を多重化運用時のための最適な値に補正することに
よって、単体運用可能な直流安定化電源装置を２台負荷
に接続して運用する際の過電流検出の精度を単体運用時
と同等にすることができる。
【図１】本発明の第１の実施形態であるＤＣ／ＤＣコン
バータの構成を示す回路図である。
バータの構成を示す回路図である。
【図２】本発明の第２の実施形態であるＤＣ／ＤＣコン
バータの構成を示す回路図である。
バータの構成を示す回路図である。
【図３】従来のＤＣ／ＤＣコンバータの構成を示す回路
図である。
図である。
【図４】ＤＣ／ＤＣコンバータの単体運用時と二重化運
用時の電圧／電流特性を示す図である。
用時の電圧／電流特性を示す図である。
１，１１・・・ＤＣ／ＤＣコンバータ ２・・・負荷 ３・・・アラームラッチ回路 ４・・・電圧制御回路 ５・・・直流入力電圧 ＣＭＰ１，ＣＭＰ２・・・コンパレータ Ｒ１・・・センス抵抗 Ｒ２〜Ｒ８・・・抵抗 ＺＤ・・・ツェナーダイオード Ｔ・・・トランス Ｖｚ’・・・第２の基準電圧 Ｑ１・・・トランジスタ Ｑ２・・・スイッチング素子 ＧＮＤ・・・接地端子 ＩＮＳ・・・二重化認識信号の出力端子 ＯＣＣ・・・二重化認識信号の入力端子
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G053 AA01 BA01 CA02 EA04 EB02 EB08 EC03 5G065 BA04 DA01 DA08 KA05 LA02 MA02 MA03 MA09 NA04 NA07 PA01 5H730 AA04 BB23 BB82 DD04 EE02 EE08 FD01 FD31 XX03 XX15 XX23 XX35 XX42
Claims (2)
- 【請求項１】 共通の負荷に対してそれぞれ並列に定電
圧を印加する二つの直流安定化電源装置を有する多重化
電源装置において、 前記個々の直流安定化電源装置が、 過電流を検出する過電流検出手段と、 他の前記直流安定化電源装置に対して二重化の認識信号
を送出する手段と、 他の前記直流安定化電源装置から送出された二重化の認
識信号を受けて前記過電流検出手段の過電流検出値を変
更する変更手段とを有することを特徴とする多重化電源
装置。 - 【請求項２】 共通の負荷に対してそれぞれ並列に定電
圧を印加する二つの直流安定化電源装置を有する多重化
電源装置において、 前記個々の直流安定化電源装置が、 過電流を検出する過電流検出手段と、 グランド電位を多重化の認識信号として他の前記直流安
定化電源装置に対して送出する手段と、 他の前記直流安定化電源装置から送出された二重化の認
識信号を受けて前記過電流検出手段の過電流検出値を変
更する変更手段とを有することを特徴とする多重化電源
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094330A JP2000295763A (ja) | 1999-03-31 | 1999-03-31 | 多重化電源装置 |
| US09/541,051 US6204571B1 (en) | 1999-03-31 | 2000-03-31 | Multiple power supply unit with improved overcurrent sensitivity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11094330A JP2000295763A (ja) | 1999-03-31 | 1999-03-31 | 多重化電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000295763A true JP2000295763A (ja) | 2000-10-20 |
Family
ID=14107283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11094330A Pending JP2000295763A (ja) | 1999-03-31 | 1999-03-31 | 多重化電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6204571B1 (ja) |
| JP (1) | JP2000295763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137112A1 (ja) * | 2005-06-20 | 2006-12-28 | Fujitsu Limited | 電源装置及びその制御方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040090730A1 (en) * | 2002-11-08 | 2004-05-13 | Byrne Daniel J. | Active elecrostatic discharge event prediction and countermeasure using charge proximity sensing |
| JP7196041B2 (ja) * | 2019-09-04 | 2022-12-26 | 株式会社東芝 | スイッチング電源回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5036452A (en) * | 1989-12-28 | 1991-07-30 | At&T Bell Laboratories | Current sharing control with limited output voltage range for paralleled power converters |
| JP2679411B2 (ja) * | 1990-12-19 | 1997-11-19 | 三菱電機株式会社 | 交流出力変換器の並列運転制御装置 |
-
1999
- 1999-03-31 JP JP11094330A patent/JP2000295763A/ja active Pending
-
2000
- 2000-03-31 US US09/541,051 patent/US6204571B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006137112A1 (ja) * | 2005-06-20 | 2006-12-28 | Fujitsu Limited | 電源装置及びその制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6204571B1 (en) | 2001-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7233131B2 (en) | Circuit and method for implementing a multi-function pin on a PWM controller chip in a voltage converter | |
| US7236381B2 (en) | Current balancing circuit | |
| KR20170131263A (ko) | PoE 또는 PoDL 시스템의 전원 인터페이스의 유지 전력 특성 컨트롤러 | |
| EP1602997B1 (en) | Voltage regulator with signal generator having high output impedance | |
| US10317248B2 (en) | Multiple-distance proximity sensor systems | |
| KR20220064050A (ko) | 모터 제어 장치 및 방법 | |
| JP5498319B2 (ja) | 電流制御装置および通信システム | |
| JP2000295763A (ja) | 多重化電源装置 | |
| JPWO2008001644A1 (ja) | 極性切換回路及び給電ユニット | |
| JP2008187874A (ja) | 三相交流電源の欠相検出装置 | |
| JP2006349466A (ja) | 温度検出装置 | |
| JP7087141B2 (ja) | 通信方法 | |
| JPH05127711A (ja) | プログラマブルコントローラ | |
| US20200412258A1 (en) | Device and method for voltage drop compensation | |
| CN110838853B (zh) | 一种两线制通信电路 | |
| KR20170085469A (ko) | 데이터 라인 검출을 통한 전력 및 분류 방식 | |
| KR20190018365A (ko) | 2선 무극선 통신시스템 | |
| JPH1169789A (ja) | スイッチング電源装置 | |
| US6614669B2 (en) | Power supply starting system | |
| US20230396463A1 (en) | System and method of operating a system | |
| JP2001034347A (ja) | 減過電圧検出回路 | |
| JP3289815B2 (ja) | 断線検出装置 | |
| US6677686B1 (en) | Redundant power supply system with improved reference voltage sampling at low loads | |
| JPH0875811A (ja) | 断線検知回路 | |
| JP3199098B2 (ja) | フイールドバスのインタフエイス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |