JP2000295035A - 発振器の周波数調整方法 - Google Patents
発振器の周波数調整方法Info
- Publication number
- JP2000295035A JP2000295035A JP11095001A JP9500199A JP2000295035A JP 2000295035 A JP2000295035 A JP 2000295035A JP 11095001 A JP11095001 A JP 11095001A JP 9500199 A JP9500199 A JP 9500199A JP 2000295035 A JP2000295035 A JP 2000295035A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- frequency
- capacitor
- multilayer substrate
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【課題】 完成品での周波数バラツキを抑えることを可
能とした発振器の周波数調整方法を提供する。 【解決手段】 電圧制御発振器１は、多層基板Ｂと、多
層基板Ｂの表層に配置された共振インダクタＬ１と、多
層基板Ｂの表層に設けられたチップコンデンサＣａ’〜
Ｃｅ’と、多層基板Ｂの内層に設けられた配線パターン
ＷＰとを備え、共振インダクタＬ１およびチップコンデ
ンサＣａ’〜Ｃｅ’はスルーホールを介して配線パター
ンＷＰに接続され、配線パターンＷＰは多層基板Ｂの内
層において、共振インダクタＬ１とチップコンデンサＣ
ａ’〜Ｃｅ’のそれぞれとを並列に接続するように配線
されてなり、配線パターンＷＰにおける、共振インダク
タＬ１とチップコンデンサＣａ’〜Ｃｅ’を並列接続す
る複数の接続用パターンＣＰ１〜ＣＰ５のうち、任意の
接続用パターンを切断することにより、発振周波数が調
整される。
能とした発振器の周波数調整方法を提供する。 【解決手段】 電圧制御発振器１は、多層基板Ｂと、多
層基板Ｂの表層に配置された共振インダクタＬ１と、多
層基板Ｂの表層に設けられたチップコンデンサＣａ’〜
Ｃｅ’と、多層基板Ｂの内層に設けられた配線パターン
ＷＰとを備え、共振インダクタＬ１およびチップコンデ
ンサＣａ’〜Ｃｅ’はスルーホールを介して配線パター
ンＷＰに接続され、配線パターンＷＰは多層基板Ｂの内
層において、共振インダクタＬ１とチップコンデンサＣ
ａ’〜Ｃｅ’のそれぞれとを並列に接続するように配線
されてなり、配線パターンＷＰにおける、共振インダク
タＬ１とチップコンデンサＣａ’〜Ｃｅ’を並列接続す
る複数の接続用パターンＣＰ１〜ＣＰ５のうち、任意の
接続用パターンを切断することにより、発振周波数が調
整される。
Description
【０００１】
【発明の属する技術分野】本発明は、発振器の周波数調
整方法に関し、特に、ＶＣＯ（電圧制御発振器）などの
ようにシールドケースを備える発振器の周波数調整方法
に関するものである。
整方法に関し、特に、ＶＣＯ（電圧制御発振器）などの
ようにシールドケースを備える発振器の周波数調整方法
に関するものである。
【０００２】
【従来の技術】従来の発振器の周波数調整方法として、
本件出願人が既に特願平６−６２４５０号（特開平７−
２７３５４４号）として出願したものがある。これを第
１の従来例として、図２および図３を用いて説明する。
本件出願人が既に特願平６−６２４５０号（特開平７−
２７３５４４号）として出願したものがある。これを第
１の従来例として、図２および図３を用いて説明する。
【０００３】図２において、電圧制御形発振器１００は
コントロール端子Ｃと出力端子Ｐとの間に、コントロー
ル端子Ｃに印加される制御電圧Ｖｃによって共振周波数
が変化する共振回路１と、この共振回路１の共振周波数
で発振周波数が決定される発振段２と、この発振段２か
ら出力される信号を増幅するとともに、負荷変動によっ
て発振段２での発振周波数が変動するのを防止するため
のバッファ段３と、出力端子Ｐに接続される次段回路と
整合をとるとともに、高調波を抑制するための出力整合
段４とを備えている。ＣＣ１はカップリングコンデンサ
である。
コントロール端子Ｃと出力端子Ｐとの間に、コントロー
ル端子Ｃに印加される制御電圧Ｖｃによって共振周波数
が変化する共振回路１と、この共振回路１の共振周波数
で発振周波数が決定される発振段２と、この発振段２か
ら出力される信号を増幅するとともに、負荷変動によっ
て発振段２での発振周波数が変動するのを防止するため
のバッファ段３と、出力端子Ｐに接続される次段回路と
整合をとるとともに、高調波を抑制するための出力整合
段４とを備えている。ＣＣ１はカップリングコンデンサ
である。
【０００４】共振回路１は、カップリングコンデンサＣ
１、可変容量ダイオードＶＤ、共振用インダクタＬ１お
よび共振用コンデンサＣ２で構成されており、コントロ
ール端子Ｃに印加された制御電圧Ｖｃがチョーク用イン
ダクタＬ２を介して可変容量ダイオードＶＤに与えられ
るようになっている。共振用コンデンサＣ２は複数のコ
ンデンサＣａ，Ｃｂ，Ｃｃ，Ｃｄ，Ｃｅが並列接続され
て構成されている。なお、Ｃ３はバイパスコンデンサで
ある。
１、可変容量ダイオードＶＤ、共振用インダクタＬ１お
よび共振用コンデンサＣ２で構成されており、コントロ
ール端子Ｃに印加された制御電圧Ｖｃがチョーク用イン
ダクタＬ２を介して可変容量ダイオードＶＤに与えられ
るようになっている。共振用コンデンサＣ２は複数のコ
ンデンサＣａ，Ｃｂ，Ｃｃ，Ｃｄ，Ｃｅが並列接続され
て構成されている。なお、Ｃ３はバイパスコンデンサで
ある。
【０００５】上記のような回路構成を有する電圧制御形
発振器１００は、各構成部品が特に図示しない基板上に
実装されて構成されている。
発振器１００は、各構成部品が特に図示しない基板上に
実装されて構成されている。
【０００６】図３は図２の共振回路１周辺部分の基板上
における部品実装配置図である。図３において、共振回
路１を構成しているカップリングコンデンサＣ１は第１
の配線パターンＷＰ１と第２の配線パターンＷＰ２とに
接続され、可変容量ダイオードＶＤは第１の配線パター
ンＷＰ１とグランドパターンＧＰとに接続されている。
共振用インダクタＬ１はチップインダクタＬ１ａ′を用
いて第２の配線パターンＷＰ２とグランドパターンＧＰ
とに接続され、共振用コンデンサＣ２を構成している互
いに並列接続された複数のコンデンサＣａ，Ｃｂ，Ｃ
ｃ，Ｃｄ，Ｃｅはチップ積層コンデンサＣａ′，Ｃ
ｂ′，Ｃｃ′，Ｃｄ′，Ｃｅ′を用いて接続用パターン
ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ５を介して第２
の配線パターンＷＰ２とグランドパターンＧＰとに接続
されている。
における部品実装配置図である。図３において、共振回
路１を構成しているカップリングコンデンサＣ１は第１
の配線パターンＷＰ１と第２の配線パターンＷＰ２とに
接続され、可変容量ダイオードＶＤは第１の配線パター
ンＷＰ１とグランドパターンＧＰとに接続されている。
共振用インダクタＬ１はチップインダクタＬ１ａ′を用
いて第２の配線パターンＷＰ２とグランドパターンＧＰ
とに接続され、共振用コンデンサＣ２を構成している互
いに並列接続された複数のコンデンサＣａ，Ｃｂ，Ｃ
ｃ，Ｃｄ，Ｃｅはチップ積層コンデンサＣａ′，Ｃ
ｂ′，Ｃｃ′，Ｃｄ′，Ｃｅ′を用いて接続用パターン
ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ５を介して第２
の配線パターンＷＰ２とグランドパターンＧＰとに接続
されている。
【０００７】チョーク用インダクタＬ２は第１の配線パ
ターンＷＰ１と第３の配線パターンＷＰ３とに接続さ
れ、バイパスコンデンサＣ３は第３の配線パターンＷＰ
３と第４の配線パターンＷＰ４とに接続されている。
ターンＷＰ１と第３の配線パターンＷＰ３とに接続さ
れ、バイパスコンデンサＣ３は第３の配線パターンＷＰ
３と第４の配線パターンＷＰ４とに接続されている。
【０００８】共振回路１と発振段２との間に設けられた
カップリングコンデンサＣＣ１は、第２の配線パターン
ＷＰ２と第５の配線パターンＷＰ５とに接続されてい
る。第３の配線パターンＷＰ３は図２に示すコントロー
ル電圧端子Ｃに接続されるようになっており、第４の配
線パターンＷＰ４は基板に形成されたスルーホールＴＨ
を介して基板裏面側の略全域に形成されているグランド
パターンに接続されるようになっている。第５の配線パ
ターンＷＰ５は図２に示す発振段２に接続されるように
なっている。なお、カップリングコンデンサＣ１，ＣＣ
１およびバイパスコンデンサＣ３はいずれもチップ積層
コンデンサが用いられ、チョーク用インダクタＬ２はチ
ップインダクタが用いられ、可変容量ダイオードＶＤは
表面実装型のものが用いられる。
カップリングコンデンサＣＣ１は、第２の配線パターン
ＷＰ２と第５の配線パターンＷＰ５とに接続されてい
る。第３の配線パターンＷＰ３は図２に示すコントロー
ル電圧端子Ｃに接続されるようになっており、第４の配
線パターンＷＰ４は基板に形成されたスルーホールＴＨ
を介して基板裏面側の略全域に形成されているグランド
パターンに接続されるようになっている。第５の配線パ
ターンＷＰ５は図２に示す発振段２に接続されるように
なっている。なお、カップリングコンデンサＣ１，ＣＣ
１およびバイパスコンデンサＣ３はいずれもチップ積層
コンデンサが用いられ、チョーク用インダクタＬ２はチ
ップインダクタが用いられ、可変容量ダイオードＶＤは
表面実装型のものが用いられる。
【０００９】このように各構成部品が実装された共振回
路１において、電圧制御形発振器１００の発振周波数可
変範囲を調整するには、接続用パターンＣＰ５をレーザ
光線を照射するなどの方法で切断し、チップ積層コンデ
ンサＣｅ′を共振回路１から分離する。これにより共振
用コンデンサＣ２のキャパシタンス値が小さくなるた
め、共振回路１の共振周波数は高い側に移動し、可変容
量ダイオードＶＤにより調整できる発振周波数可変範囲
が周波数の高い側に移動することになる。接続用パター
ンＣＰ５を切断しただけでは発振周波数可変範囲があら
かじめ定められた所定の範囲よりも高い側に移動してい
ない場合は、残る接続用パターンＣＰ４〜ＣＰ１を順に
切断して発振周波数可変範囲があらかじめ定められた所
定の範囲よりも高い側に移動するようにする。以上のよ
うに、発振周波数可変範囲が所定の範囲にくるように調
整することができる。
路１において、電圧制御形発振器１００の発振周波数可
変範囲を調整するには、接続用パターンＣＰ５をレーザ
光線を照射するなどの方法で切断し、チップ積層コンデ
ンサＣｅ′を共振回路１から分離する。これにより共振
用コンデンサＣ２のキャパシタンス値が小さくなるた
め、共振回路１の共振周波数は高い側に移動し、可変容
量ダイオードＶＤにより調整できる発振周波数可変範囲
が周波数の高い側に移動することになる。接続用パター
ンＣＰ５を切断しただけでは発振周波数可変範囲があら
かじめ定められた所定の範囲よりも高い側に移動してい
ない場合は、残る接続用パターンＣＰ４〜ＣＰ１を順に
切断して発振周波数可変範囲があらかじめ定められた所
定の範囲よりも高い側に移動するようにする。以上のよ
うに、発振周波数可変範囲が所定の範囲にくるように調
整することができる。
【００１０】次に、第２の従来例として、特開平９−１
５３７３７号公報に開示されるものがあり、これを図４
を用いて説明する。
５３７３７号公報に開示されるものがあり、これを図４
を用いて説明する。
【００１１】図４に示した発振器２００は、シールドケ
ース２０１と、複数の層を有する多層基板２１０とから
なり、多層基板２１０には、チップ部品や表面実装型部
品等の部品が実装されている。
ース２０１と、複数の層を有する多層基板２１０とから
なり、多層基板２１０には、チップ部品や表面実装型部
品等の部品が実装されている。
【００１２】ここで、多層基板２１０の内層には、グラ
ンド電極２０７、ストリップライン２０６、グランド電
極２０８が形成されている。又、ストリップライン２０
６の一端とスルーホール２０４を介して接続する電極２
０３と、グランド電極２０８と接続するグランド側の電
極２０２は、積層コンデンサを構成している。この積層
コンデンサは周波数調整用のコンデンサである。
ンド電極２０７、ストリップライン２０６、グランド電
極２０８が形成されている。又、ストリップライン２０
６の一端とスルーホール２０４を介して接続する電極２
０３と、グランド電極２０８と接続するグランド側の電
極２０２は、積層コンデンサを構成している。この積層
コンデンサは周波数調整用のコンデンサである。
【００１３】そして、図４に示すように、基板２１０の
底面側から部品実装面方向に向かって（矢印Ｔの方向）
基板２１０に穴２０９を設けることにより、穴２０９の
部分の電極が、電極２０３及び電極２０２とから削除さ
れる。つまり、電極２０３及び電極２０２とからなる積
層コンデンサにおける、電極２０３及び電極２０２の一
部の電極が削除されることになり、積層コンデンサの容
量が変化し、その結果、共振周波数が変化する。従っ
て、基板２１０に穴２０９を設けることにより、発振器
の発振周波数を調整することができる。
底面側から部品実装面方向に向かって（矢印Ｔの方向）
基板２１０に穴２０９を設けることにより、穴２０９の
部分の電極が、電極２０３及び電極２０２とから削除さ
れる。つまり、電極２０３及び電極２０２とからなる積
層コンデンサにおける、電極２０３及び電極２０２の一
部の電極が削除されることになり、積層コンデンサの容
量が変化し、その結果、共振周波数が変化する。従っ
て、基板２１０に穴２０９を設けることにより、発振器
の発振周波数を調整することができる。
【００１４】
【発明が解決しようとする課題】しかしながら、上記２
つの従来例には、それぞれ次のような問題があった。
つの従来例には、それぞれ次のような問題があった。
【００１５】まず、第１の従来例では、周波数調整用の
配線パターンを部品搭載面である表層に形成するため、
その分基板面積を占めてしまい、発振器の小型化を達成
するのが困難であった。また、シールドケースは、周波
数調整が行われた後に取り付けられるために、ケースが
取り付けられたことによって周波数が変動し、その上、
その変動量がばらつくため、完成品の発振周波数もばら
つくことがあった。
配線パターンを部品搭載面である表層に形成するため、
その分基板面積を占めてしまい、発振器の小型化を達成
するのが困難であった。また、シールドケースは、周波
数調整が行われた後に取り付けられるために、ケースが
取り付けられたことによって周波数が変動し、その上、
その変動量がばらつくため、完成品の発振周波数もばら
つくことがあった。
【００１６】次に、第２の従来例では、周波数調整の際
に、レーザートリミングしながら周波数の変化をモニタ
し、所望の値が得られた段階でトリミングを終了するも
のである。しかし、レーザートリミングは長時間トリミ
ングを行うと、基板内部が高温となり、その状態での周
波数の値をモニタしており、周波数調整後の基板内部が
冷却した状態における周波数の値とはバラツキが発生
し、この第２の従来例の場合も、完成品の発振周波数が
ばらついてしまっていた。
に、レーザートリミングしながら周波数の変化をモニタ
し、所望の値が得られた段階でトリミングを終了するも
のである。しかし、レーザートリミングは長時間トリミ
ングを行うと、基板内部が高温となり、その状態での周
波数の値をモニタしており、周波数調整後の基板内部が
冷却した状態における周波数の値とはバラツキが発生
し、この第２の従来例の場合も、完成品の発振周波数が
ばらついてしまっていた。
【００１７】したがって、本発明の目的は、上述の問題
点を解消するためになされたもので、完成品での周波数
バラツキを抑えることを可能とした発振器の周波数調整
方法を提供することにある。
点を解消するためになされたもので、完成品での周波数
バラツキを抑えることを可能とした発振器の周波数調整
方法を提供することにある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の発振器の周波数調整方法においては、多層
基板と、多層基板の少なくとも表層に配置された共振部
と、多層基板の表層に設けられた複数のチップコンデン
サと、多層基板の内層に設けられた配線パターンとを備
え、共振部およびチップコンデンサはスルーホールを介
して配線パターンに接続され、配線パターンは多層基板
の内層において、共振部と複数のチップコンデンサのそ
れぞれとを並列に接続するように配線されてなり、配線
パターンにおける、共振器部と複数のチップコンデンサ
を並列接続する複数の配線のうち、任意の配線を切断す
ることにより、発振周波数が調整されてなることを特徴
としている。
に、本発明の発振器の周波数調整方法においては、多層
基板と、多層基板の少なくとも表層に配置された共振部
と、多層基板の表層に設けられた複数のチップコンデン
サと、多層基板の内層に設けられた配線パターンとを備
え、共振部およびチップコンデンサはスルーホールを介
して配線パターンに接続され、配線パターンは多層基板
の内層において、共振部と複数のチップコンデンサのそ
れぞれとを並列に接続するように配線されてなり、配線
パターンにおける、共振器部と複数のチップコンデンサ
を並列接続する複数の配線のうち、任意の配線を切断す
ることにより、発振周波数が調整されてなることを特徴
としている。
【００１９】また、配線パターンにおける共振器部と複
数のチップコンデンサを並列接続する複数の配線のうち
の任意の配線を切断する手段は、多層基板の裏面側から
多層基板と同時に配線を切削する手段を用いることを特
徴としている。
数のチップコンデンサを並列接続する複数の配線のうち
の任意の配線を切断する手段は、多層基板の裏面側から
多層基板と同時に配線を切削する手段を用いることを特
徴としている。
【００２０】さらに、多層基板の裏面側から多層基板と
同時に配線を切削する工程では、多層基板の表層側に既
にシールドケースが取り付けられていることを特徴とし
ている。
同時に配線を切削する工程では、多層基板の表層側に既
にシールドケースが取り付けられていることを特徴とし
ている。
【００２１】これにより、レーザーなどを用いて配線を
切断する際には、個々のチップコンデンサの容量が定ま
っているため、周波数の値をモニタしながらレーザー照
射する必要がなく、したがって、レーザー照射時間が短
くて済み、発振器がレーザーによる熱的影響を受けるこ
とがない。
切断する際には、個々のチップコンデンサの容量が定ま
っているため、周波数の値をモニタしながらレーザー照
射する必要がなく、したがって、レーザー照射時間が短
くて済み、発振器がレーザーによる熱的影響を受けるこ
とがない。
【００２２】また、多層基板の裏面側から切断するた
め、基板表面つまり部品搭載面にに切削のための面積を
必要とせず、部品の密実装が可能となり、発振器の小型
化が達成できる。
め、基板表面つまり部品搭載面にに切削のための面積を
必要とせず、部品の密実装が可能となり、発振器の小型
化が達成できる。
【００２３】さらに、シールドケースが被せられた状態
で周波数調整を行うために、シールドケースの有無によ
る周波数変動の影響を受けることがなく、個々の発振器
の周波数バラツキも小さくなる。
で周波数調整を行うために、シールドケースの有無によ
る周波数変動の影響を受けることがなく、個々の発振器
の周波数バラツキも小さくなる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態を図１
を用いて詳細に説明する。なお、従来例と同一の構成に
ついては、同一番号を付しその説明を一部省略する。ま
た、回路図については、従来例で示した図２の回路と同
様であるため、説明を省略する。
を用いて詳細に説明する。なお、従来例と同一の構成に
ついては、同一番号を付しその説明を一部省略する。ま
た、回路図については、従来例で示した図２の回路と同
様であるため、説明を省略する。
【００２５】図１において、共振回路１を構成している
カップリングコンデンサＣ１，可変容量ダイオードＶ
Ｄ，共振用インダクタＬ１，そして、共振用コンデンサ
を構成している複数のコンデンサＣａ〜Ｃｅに対応する
チップコンデンサＣａ′，Ｃｂ′，Ｃｃ′，Ｃｄ′，Ｃ
ｅ′が、多層基板Ｂの第１層目Ｂ１の表面に搭載されて
いる。
カップリングコンデンサＣ１，可変容量ダイオードＶ
Ｄ，共振用インダクタＬ１，そして、共振用コンデンサ
を構成している複数のコンデンサＣａ〜Ｃｅに対応する
チップコンデンサＣａ′，Ｃｂ′，Ｃｃ′，Ｃｄ′，Ｃ
ｅ′が、多層基板Ｂの第１層目Ｂ１の表面に搭載されて
いる。
【００２６】多層基板Ｂの第２層目Ｂ２の表面のほぼ全
面には、グランド電極Ｇが形成されいる。
面には、グランド電極Ｇが形成されいる。
【００２７】多層基板Ｂの第３層目Ｂ３の表面には配線
パターンＷＰが形成されており、この配線パターンＷＰ
は、スルーホールＴＨ１〜ＴＨ６を介してカップリング
コンデンサＣ１およびチップコンデンサＣａ′，Ｃ
ｂ′，Ｃｃ′，Ｃｄ′，Ｃｅ′と接続されている。そし
て、この配線パターンＷＰは、カップリングコンデンサ
Ｃ１と複数のチップコンデンサＣａ’〜Ｃｅ’のそれぞ
れとを直列に接続するように配線されてなると共に、複
数のチップコンデンサＣａ’〜Ｃｅ’同士が並列に接続
するように配線される。この際、カップリングコンデン
サＣ１とチップコンデンサＣａ’とを結ぶ配線パターン
ＷＰを特に接続用パターンＣＰ１とし、以下同様に、カ
ップリングコンデンサＣ１とチップコンデンサＣｂ’と
を結ぶ配線パターンＷＰを接続用パターンＣＰ２，カッ
プリングコンデンサＣ１とチップコンデンサＣｃ’とを
結ぶ配線パターンＷＰを接続用パターンＣＰ３，カップ
リングコンデンサＣ１とチップコンデンサＣｄ’とを結
ぶ配線パターンＷＰを接続用パターンＣＰ４，カップリ
ングコンデンサＣ１とチップコンデンサＣｅ’とを結ぶ
配線パターンＷＰを接続用パターンＣＰ５とする。
パターンＷＰが形成されており、この配線パターンＷＰ
は、スルーホールＴＨ１〜ＴＨ６を介してカップリング
コンデンサＣ１およびチップコンデンサＣａ′，Ｃ
ｂ′，Ｃｃ′，Ｃｄ′，Ｃｅ′と接続されている。そし
て、この配線パターンＷＰは、カップリングコンデンサ
Ｃ１と複数のチップコンデンサＣａ’〜Ｃｅ’のそれぞ
れとを直列に接続するように配線されてなると共に、複
数のチップコンデンサＣａ’〜Ｃｅ’同士が並列に接続
するように配線される。この際、カップリングコンデン
サＣ１とチップコンデンサＣａ’とを結ぶ配線パターン
ＷＰを特に接続用パターンＣＰ１とし、以下同様に、カ
ップリングコンデンサＣ１とチップコンデンサＣｂ’と
を結ぶ配線パターンＷＰを接続用パターンＣＰ２，カッ
プリングコンデンサＣ１とチップコンデンサＣｃ’とを
結ぶ配線パターンＷＰを接続用パターンＣＰ３，カップ
リングコンデンサＣ１とチップコンデンサＣｄ’とを結
ぶ配線パターンＷＰを接続用パターンＣＰ４，カップリ
ングコンデンサＣ１とチップコンデンサＣｅ’とを結ぶ
配線パターンＷＰを接続用パターンＣＰ５とする。
【００２８】ここで、カップリングコンデンサＣ１は、
多層基板Ｂの第１層目において、共振インダクタＬ１と
直列接続されているものであり、したがって、共振部で
ある共振インダクタＬ１と個々の複数のチップコンデン
サＣａ’〜Ｃｅ’とは、並列に接続されていることにな
る。
多層基板Ｂの第１層目において、共振インダクタＬ１と
直列接続されているものであり、したがって、共振部で
ある共振インダクタＬ１と個々の複数のチップコンデン
サＣａ’〜Ｃｅ’とは、並列に接続されていることにな
る。
【００２９】多層基板Ｂの第３層目Ｂ３の裏面のほぼ全
面には、グランド電極Ｇが形成される。なお、図面の見
やすさを考慮し、図１においては、第３層目Ｂ３の電極
パターンを第３層目の下に分離して記載している。
面には、グランド電極Ｇが形成される。なお、図面の見
やすさを考慮し、図１においては、第３層目Ｂ３の電極
パターンを第３層目の下に分離して記載している。
【００３０】そして、多層基板Ｂの部品搭載面である第
１層目Ｂ１の表面側には、シールドケース５が取り付け
られて、電圧制御発振器１０が構成される。
１層目Ｂ１の表面側には、シールドケース５が取り付け
られて、電圧制御発振器１０が構成される。
【００３１】以上のように構成された電圧制御発振器１
０の発振周波数を調整するには、まず最初に接続用パタ
ーンＣＰ５を、図１の矢印Ｔで示すように、多層基板Ｂ
の裏面側からレーザ光線を照射するなどの方法で切断溝
Ｖを形成して切断し、チップコンデンサＣｅ′を共振回
路１から分離する。これにより共振用コンデンサＣ２の
キャパシタンス値が小さくなるため、共振回路１の共振
周波数は高い側に移動し、可変容量ダイオードＶＤによ
り調整できる発振周波数可変範囲が周波数の高い側に移
動することになる。したがって、チップコンデンサＣ
ａ′〜Ｃｅ′のすべてが接続されている状態のときに
は、共振回路１の共振周波数が所定値よりも低くなるよ
うにして可変容量ダイオードＶＤにより調整できる発振
周波数可変範囲があらかじめ定められた所定の範囲より
も低い側に設定されるようにしておく必要がある。
０の発振周波数を調整するには、まず最初に接続用パタ
ーンＣＰ５を、図１の矢印Ｔで示すように、多層基板Ｂ
の裏面側からレーザ光線を照射するなどの方法で切断溝
Ｖを形成して切断し、チップコンデンサＣｅ′を共振回
路１から分離する。これにより共振用コンデンサＣ２の
キャパシタンス値が小さくなるため、共振回路１の共振
周波数は高い側に移動し、可変容量ダイオードＶＤによ
り調整できる発振周波数可変範囲が周波数の高い側に移
動することになる。したがって、チップコンデンサＣ
ａ′〜Ｃｅ′のすべてが接続されている状態のときに
は、共振回路１の共振周波数が所定値よりも低くなるよ
うにして可変容量ダイオードＶＤにより調整できる発振
周波数可変範囲があらかじめ定められた所定の範囲より
も低い側に設定されるようにしておく必要がある。
【００３２】上記のように接続用パターンＣＰ５を切断
したとき、可変容量ダイオードＶＤにより調整できる発
振周波数可変範囲があらかじめ定められた所定の範囲よ
りも高い側に移動しておれば接続用パターンＣＰ１〜Ｃ
Ｐ５の切断作業は終了する。接続用パターンＣＰ５を切
断しただけでは発振周波数可変範囲があらかじめ定めら
れた所定の範囲よりも高い側に移動していない場合は、
残る接続用パターンＣＰ４〜ＣＰ１を順に切断して発振
周波数可変範囲があらかじめ定められた所定の範囲より
も高い側に移動するようにする。以上のように、発振周
波数可変範囲が所定の範囲にくるように調整することが
できる。なお、図１においては、接続用パターンＣＰ
５，ＣＰ４が切断されて、チップコンデンサＣａ’〜Ｃ
ｃ’が共振回路１に接続された状態となっている。
したとき、可変容量ダイオードＶＤにより調整できる発
振周波数可変範囲があらかじめ定められた所定の範囲よ
りも高い側に移動しておれば接続用パターンＣＰ１〜Ｃ
Ｐ５の切断作業は終了する。接続用パターンＣＰ５を切
断しただけでは発振周波数可変範囲があらかじめ定めら
れた所定の範囲よりも高い側に移動していない場合は、
残る接続用パターンＣＰ４〜ＣＰ１を順に切断して発振
周波数可変範囲があらかじめ定められた所定の範囲より
も高い側に移動するようにする。以上のように、発振周
波数可変範囲が所定の範囲にくるように調整することが
できる。なお、図１においては、接続用パターンＣＰ
５，ＣＰ４が切断されて、チップコンデンサＣａ’〜Ｃ
ｃ’が共振回路１に接続された状態となっている。
【００３３】ここで、上記実施の形態で示した発振器の
周波数調整方法を、１２９ＭＨｚ帯用の電圧制御発振器
に適用した場合の実施例を、表１を参照して説明する。
周波数調整方法を、１２９ＭＨｚ帯用の電圧制御発振器
に適用した場合の実施例を、表１を参照して説明する。
【００３４】
【表１】
【００３５】表１に示すように、調整前のサンプルの発
振周波数は約１１８〜１２７ＭＨｚで、そのバラツキσ
＝２．３６であるのに対し、調整後のサンプルの発振周
波数は１２９．５５±１ＭＨｚの範囲に調整することが
でき、そのバラツキσ＝０．４１となり、バラツキレベ
ルが小さくなった。
振周波数は約１１８〜１２７ＭＨｚで、そのバラツキσ
＝２．３６であるのに対し、調整後のサンプルの発振周
波数は１２９．５５±１ＭＨｚの範囲に調整することが
でき、そのバラツキσ＝０．４１となり、バラツキレベ
ルが小さくなった。
【００３６】また、１２９ＭＨｚ帯用の電圧制御発振器
においては、従来の１２９ＭＨｚ帯用のものと比較し
て、基板表面の面積を約８％減少（当社比）することが
でき、電圧制御発振器の小型化が達成できた。
においては、従来の１２９ＭＨｚ帯用のものと比較し
て、基板表面の面積を約８％減少（当社比）することが
でき、電圧制御発振器の小型化が達成できた。
【００３７】以上に示した本発明の発振器の周波数調整
方法において、共振用コンデンサ２は５個のチップコン
デンサＣａ’〜Ｃｅ’が並列に接続され、それぞれが周
波数調整用のコンデンサとして機能するように配線パタ
ーンＷＰが形成されているが、たとえば、特に図示はし
ないが、チップコンデンサＣａ’を周波数調整用として
は用いず、共振用コンデンサＣ２のメインコンデンサと
して機能するように構成してもよい。この場合、チップ
コンデンサＣａ’とカップリングコンデンサＣ１を結ぶ
配線パターンは、特に内層に形成される必要はなく、多
層基板Ｂの部品搭載面に形成されてもよい。また、共振
用コンデンサＣ２を構成するチップコンデンサの数も、
発振器の周波数帯域などに応じて、種々変更できるもの
である。
方法において、共振用コンデンサ２は５個のチップコン
デンサＣａ’〜Ｃｅ’が並列に接続され、それぞれが周
波数調整用のコンデンサとして機能するように配線パタ
ーンＷＰが形成されているが、たとえば、特に図示はし
ないが、チップコンデンサＣａ’を周波数調整用として
は用いず、共振用コンデンサＣ２のメインコンデンサと
して機能するように構成してもよい。この場合、チップ
コンデンサＣａ’とカップリングコンデンサＣ１を結ぶ
配線パターンは、特に内層に形成される必要はなく、多
層基板Ｂの部品搭載面に形成されてもよい。また、共振
用コンデンサＣ２を構成するチップコンデンサの数も、
発振器の周波数帯域などに応じて、種々変更できるもの
である。
【００３８】また、共振器部としてはチップインダクタ
が示されていたが、ストリップライン共振器で構成され
てもよい。
が示されていたが、ストリップライン共振器で構成され
てもよい。
【００３９】
【発明の効果】以上のように、本発明による発振器の周
波数調整方法では、レーザーなどを用いて配線を切断す
る際には、個々のチップコンデンサの容量が定まってい
るため、周波数の値をモニタしながらレーザー照射する
必要がなく、任意の配線パターンを切断すればよく、し
たがって、レーザー照射時間が短くて済み、発振器がレ
ーザーによる熱的影響を受けることがない。
波数調整方法では、レーザーなどを用いて配線を切断す
る際には、個々のチップコンデンサの容量が定まってい
るため、周波数の値をモニタしながらレーザー照射する
必要がなく、任意の配線パターンを切断すればよく、し
たがって、レーザー照射時間が短くて済み、発振器がレ
ーザーによる熱的影響を受けることがない。
【００４０】また、多層基板の裏面側から切断するた
め、基板表面つまり部品搭載面にに切削のための面積を
必要とせず、部品の密実装が可能となり、発振器の小型
化が達成できる。
め、基板表面つまり部品搭載面にに切削のための面積を
必要とせず、部品の密実装が可能となり、発振器の小型
化が達成できる。
【００４１】さらに、シールドケースが被せられた状態
で周波数調整を行うために、シールドケースの有無によ
る周波数変動の影響を受けることがなく、個々の発振器
の周波数バラツキも小さくなる。
で周波数調整を行うために、シールドケースの有無によ
る周波数変動の影響を受けることがなく、個々の発振器
の周波数バラツキも小さくなる。
【図１】本発明の第１の実施の形態に係る発振器の周波
数調整方法を示す分解斜視図である。
数調整方法を示す分解斜視図である。
【図２】第１の従来例および本発明の第１の実施の形態
に係る発振器の回路説明図である。
に係る発振器の回路説明図である。
【図３】第１の従来例の発振器における共振回路周辺部
分の基板上の部品実装配置図である。
分の基板上の部品実装配置図である。
【図４】第２の従来例の発振器の断面図である。
１ 共振回路 ２ 発振段 ３ バッファ段 ４ 出力整合段 ５ シールドカバー １０ 電圧制御発振器 ＷＰ 配線パターン Ｃａ’，Ｃｂ’，Ｃｃ’，Ｃｄ’，Ｃｅ’ チップコン
デンサ Ｃ２ 共振用コンデンサ Ｌ１ 共振用インダクタ ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ５ 接続用パタ
ーン
デンサ Ｃ２ 共振用コンデンサ Ｌ１ 共振用インダクタ ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，ＣＰ５ 接続用パタ
ーン
Claims (3)
- 【請求項１】 多層基板と、前記多層基板に配置された
共振器部と、前記多層基板の表層に設けられた複数のチ
ップコンデンサと、前記多層基板の内層に設けられた配
線パターンと、を備え、前記チップコンデンサはスルー
ホールを介して前記配線パターンに接続され、前記配線
パターンは前記多層基板の内層において、前記共振器部
と前記複数のチップコンデンサのそれぞれとを並列に接
続するように配線されてなり、前記配線パターンにおけ
る、前記共振器部と前記複数のチップコンデンサを並列
接続する複数の配線のうち、任意の配線を切断すること
により、発振周波数が調整されてなることを特徴とす
る、発振器の周波数調整方法。 - 【請求項２】 前記配線パターンにおける前記共振器部
と前記複数のチップコンデンサを並列接続する複数の配
線のうちの任意の配線を切断する手段は、前記多層基板
の裏面側から前記多層基板と同時に前記配線を切削する
手段を用いることを特徴とする、請求項１に記載の発振
器の周波数調整方法。 - 【請求項３】 前記多層基板の裏面側から前記多層基板
と同時に前記配線を切削する工程では、前記多層基板の
表層側に既にシールドケースが取り付けられていること
を特徴とする、請求項２に記載の発振器の周波数調整方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11095001A JP2000295035A (ja) | 1999-04-01 | 1999-04-01 | 発振器の周波数調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11095001A JP2000295035A (ja) | 1999-04-01 | 1999-04-01 | 発振器の周波数調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000295035A true JP2000295035A (ja) | 2000-10-20 |
Family
ID=14125637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11095001A Abandoned JP2000295035A (ja) | 1999-04-01 | 1999-04-01 | 発振器の周波数調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000295035A (ja) |
-
1999
- 1999-04-01 JP JP11095001A patent/JP2000295035A/ja not_active Abandoned
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7493922B2 (ja) | 発振器、撮像装置 | |
| JP2006013650A (ja) | 表面実装用の水晶発振器 | |
| JP3097444B2 (ja) | 電圧制御形発振器の発振周波数可変範囲調整方法 | |
| JP5027196B2 (ja) | 電圧制御発振器 | |
| US6677827B2 (en) | Temperature compensated crystal oscillator and method for adjusting output frequency thereof | |
| US20120038425A1 (en) | Voltage controlled oscillator | |
| US7142067B2 (en) | Voltage-controlled oscillator, composite module, and communication apparatus | |
| US7541883B2 (en) | Coaxial resonator based voltage controlled oscillator/phased locked loop synthesizer module | |
| US7109811B2 (en) | Voltage controlled oscillator, composite module, and communication apparatus | |
| US20040257166A1 (en) | Oscillating circuit and manufacturing method thereof | |
| KR20010041662A (ko) | 금속 덮개 개구 선택에 의한 전압 제어 발진기 튜닝 | |
| KR100384243B1 (ko) | 위상잡음 개선을 위한 집적회로형 초소형 전압제어발진소자 | |
| JP2001024334A (ja) | 多層プリント回路基板 | |
| JPH09153737A (ja) | 発振器とその周波数調整方法 | |
| US6960964B2 (en) | Oscillator | |
| US20050110588A1 (en) | Oscillator | |
| US7053721B2 (en) | Oscillator having a resonant circuit and a drive circuit | |
| JP5235427B2 (ja) | 水晶発振器の周波数調整方法 | |
| JP4804878B2 (ja) | 弾性表面波発振器 | |
| JP2000165144A (ja) | 電圧制御圧電発振器 | |
| JP2002100948A (ja) | 誘電体フィルタ | |
| JP5027287B2 (ja) | 電圧制御発振器 | |
| JPH05283933A (ja) | 発振器モジュール及びその調整方法 | |
| JPH02290307A (ja) | 高周波発振器 | |
| JP2005079619A (ja) | 発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060123 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20071025 |