JP2000294663A - Method for forming oxide film and semiconductor device - Google Patents

Method for forming oxide film and semiconductor device

Info

Publication number
JP2000294663A
JP2000294663A JP11102026A JP10202699A JP2000294663A JP 2000294663 A JP2000294663 A JP 2000294663A JP 11102026 A JP11102026 A JP 11102026A JP 10202699 A JP10202699 A JP 10202699A JP 2000294663 A JP2000294663 A JP 2000294663A
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor substrate
forming
tunnel oxide
thermal oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11102026A
Other languages
Japanese (ja)
Inventor
Koji Ariga
幸二 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP11102026A priority Critical patent/JP2000294663A/en
Publication of JP2000294663A publication Critical patent/JP2000294663A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for forming an oxide film in which electrical characteristics are improved by decreasing the surface roughness of the film, and to provide a semiconductor device. SOLUTION: A method for forming an oxide film comprises a step for cleaning the surface of a silicon substrate 1, a step for annealing the silicon substrate 1 at a temperature higher than a temperature of thermal oxidation for forming a tunnel oxide film 3 in an atmosphere of Ar gas, and a step for forming the tunnel oxide film 3 through the thermal oxidation method. In this method, the surface roughness of the tunnel oxide film 3 can be decreased and accordingly the electrical characteristics of the tunnel oxide film 3 can be improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板上に形
成する酸化膜の形成方法及びその酸化膜を用いた半導体
装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming an oxide film formed on a semiconductor substrate and a semiconductor device using the oxide film.

【0002】[0002]

【従来の技術】従来の酸化膜の形成方法の一例としてF
AMOS(不揮発性メモリ)におけるトンネル酸化膜の
形成方法について説明する。
2. Description of the Related Art An example of a conventional oxide film forming method is F
A method for forming a tunnel oxide film in an AMOS (nonvolatile memory) will be described.

【0003】まず、トンネル酸化膜を形成する前にシリ
コン基板表面に酸化前洗浄を施す。すなわち、アンモニ
アと過酸化水素水を混合した洗浄液にシリコン基板を浸
漬することにより該基板表面を洗浄する。次に、このシ
リコン基板を水洗し、IPA乾燥(イソプロピルアルコ
ールによる乾燥)を行う。
First, before forming a tunnel oxide film, a silicon substrate surface is subjected to pre-oxidation cleaning. That is, the surface of the silicon substrate is cleaned by immersing the silicon substrate in a cleaning solution obtained by mixing ammonia and hydrogen peroxide solution. Next, the silicon substrate is washed with water and subjected to IPA drying (drying with isopropyl alcohol).

【0004】この後、このシリコン基板の表面に900
℃の温度条件で熱酸化を施すことにより、シリコン基板
上にトンネル酸化膜を形成する。
After that, 900
A tunnel oxide film is formed on a silicon substrate by performing thermal oxidation under a temperature condition of ° C.

【0005】次に、このトンネル酸化膜にAr又はN2
雰囲気下で900℃〜1000℃程度の温度で所定時間
アニールを施す。このようにしてシリコン基板上にトン
ネル酸化膜を形成する。
Next, Ar or N 2 is deposited on the tunnel oxide film.
Annealing is performed at a temperature of about 900 ° C. to 1000 ° C. for a predetermined time in an atmosphere. Thus, a tunnel oxide film is formed on the silicon substrate.

【0006】[0006]

【発明が解決しようとする課題】ところで、上記従来の
酸化膜の形成方法では、酸化前洗浄後のシリコン基板上
に酸化膜が形成されている。この酸化膜は、酸化前洗浄
時に形成されたものや酸化前洗浄後に形成された自然酸
化膜である。このような酸化膜の表面は粗いため、その
後にその上に形成されるトンネル酸化膜の表面も粗くな
ってしまう。その結果、トンネル酸化膜の電気的特性を
劣化させることとなる。
In the above-mentioned conventional method for forming an oxide film, an oxide film is formed on a silicon substrate after cleaning before oxidation. This oxide film is a film formed during pre-oxidation cleaning or a natural oxide film formed after pre-oxidation cleaning. Since the surface of such an oxide film is rough, the surface of a tunnel oxide film subsequently formed thereon also becomes rough. As a result, the electrical characteristics of the tunnel oxide film are degraded.

【0007】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、酸化膜表面の粗さを減少
させることにより、酸化膜の電気的特性を向上させるこ
とができる酸化膜の形成方法及び半導体装置を提供する
ことにある。
The present invention has been made in view of the above circumstances, and has as its object to reduce the roughness of an oxide film surface, thereby improving the electrical characteristics of the oxide film. A method for forming a film and a semiconductor device are provided.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る酸化膜の形成方法は、半導体基板表面
を洗浄する工程と、上記半導体基板に、不活性ガス雰囲
気下で下記酸化膜を形成する際の熱酸化温度以上の温度
で熱処理を施す工程と、上記半導体基板上に熱酸化法に
より酸化膜を形成する工程と、を具備することを特徴と
する。
In order to solve the above-mentioned problems, a method for forming an oxide film according to the present invention comprises the steps of: cleaning a surface of a semiconductor substrate; And a step of forming an oxide film on the semiconductor substrate by a thermal oxidation method at a temperature equal to or higher than the thermal oxidation temperature at the time of forming the oxide film.

【0009】上記酸化膜の形成方法では、酸化膜を形成
する前の洗浄を行った後、半導体基板に、不活性ガス雰
囲気下で酸化膜を形成する際の熱酸化温度以上の温度で
熱処理を施している。これにより、酸化前洗浄時又はそ
の後に、半導体基板表面に形成された酸化膜を焼きしめ
ることができ、その結果、半導体基板の表面上の粗さを
減少させることができる。従って、この熱処理後に半導
体基板上に酸化膜を形成した際、この酸化膜の表面上の
粗さも減少させることができる。その結果、酸化膜の膜
質を向上させることができ、酸化膜の電気的特性を向上
させることができる。
In the above-described method for forming an oxide film, after cleaning before forming the oxide film, the semiconductor substrate is subjected to a heat treatment at a temperature equal to or higher than the thermal oxidation temperature at which the oxide film is formed in an inert gas atmosphere. I am giving. Thus, the oxide film formed on the surface of the semiconductor substrate can be burned during or after the pre-oxidation cleaning, and as a result, the roughness on the surface of the semiconductor substrate can be reduced. Therefore, when an oxide film is formed on the semiconductor substrate after this heat treatment, the roughness on the surface of the oxide film can be reduced. As a result, the quality of the oxide film can be improved, and the electrical characteristics of the oxide film can be improved.

【0010】また、上記酸化膜の形成方法においては、
上記酸化膜がトンネル酸化膜又はゲート酸化膜であるこ
とも可能である。
In the above method for forming an oxide film,
The oxide film may be a tunnel oxide film or a gate oxide film.

【0011】本発明に係る半導体装置は、半導体基板に
形成されたソース領域の拡散層と、上記半導体基板に形
成されたドレイン領域の拡散層と、上記ソース領域と上
記ドレイン領域の相互間の半導体基板上に形成されたト
ンネル酸化膜と、上記トンネル酸化膜上に形成されたフ
ローティングゲートと、上記フローティングゲート上に
絶縁膜を介して形成されたコントロールゲートと、を具
備し、上記トンネル酸化膜は、上記半導体基板表面を洗
浄し、上記半導体基板に不活性ガス雰囲気下で下記酸化
膜を形成する際の熱酸化温度以上の温度で熱処理を施し
た後、上記半導体基板上に熱酸化法により形成された酸
化膜であることを特徴とする。
A semiconductor device according to the present invention includes a source region diffusion layer formed on a semiconductor substrate, a drain region diffusion layer formed on the semiconductor substrate, and a semiconductor layer between the source region and the drain region. A tunnel oxide film formed on the substrate, a floating gate formed on the tunnel oxide film, and a control gate formed on the floating gate via an insulating film, wherein the tunnel oxide film is After the surface of the semiconductor substrate is cleaned and subjected to a heat treatment at a temperature higher than a thermal oxidation temperature at the time of forming an oxide film described below under an inert gas atmosphere on the semiconductor substrate, the semiconductor substrate is formed on the semiconductor substrate by a thermal oxidation method. It is characterized in that the oxide film is formed.

【0012】本発明に係る半導体装置は、半導体基板に
形成されたソース領域の拡散層と、上記半導体基板に形
成されたドレイン領域の拡散層と、上記ソース領域と上
記ドレイン領域の相互間の半導体基板上に形成されたゲ
ート酸化膜と、上記ゲート酸化膜上に形成されたゲート
電極と、を具備し、上記ゲート酸化膜は、上記半導体基
板表面を洗浄し、上記半導体基板に不活性ガス雰囲気下
で下記酸化膜を形成する際の熱酸化温度以上の温度で熱
処理を施した後、上記半導体基板上に熱酸化法により形
成された酸化膜であることを特徴とする。
A semiconductor device according to the present invention includes a source region diffusion layer formed on a semiconductor substrate, a drain region diffusion layer formed on the semiconductor substrate, and a semiconductor between the source region and the drain region. A gate oxide film formed on the substrate; and a gate electrode formed on the gate oxide film. The gate oxide film cleans the surface of the semiconductor substrate and provides an inert gas atmosphere to the semiconductor substrate. An oxide film formed by performing a heat treatment at a temperature equal to or higher than a thermal oxidation temperature at the time of forming an oxide film below and then forming the oxide film on the semiconductor substrate by a thermal oxidation method.

【0013】上記半導体装置では、トンネル酸化膜又は
ゲート酸化膜の電気的特性を向上させることができる。
これにより、半導体装置の品質も向上する。
In the above semiconductor device, the electrical characteristics of the tunnel oxide film or the gate oxide film can be improved.
Thereby, the quality of the semiconductor device is also improved.

【0014】[0014]

【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0015】図1は、本発明の実施の形態による半導体
装置を示す断面図である。
FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.

【0016】この半導体装置はFAMOS(不揮発性メ
モリ)である。シリコン基板1にはソース領域のN+
散層11及びドレイン領域のN+拡散層13が形成され
ている。ソース領域とドレイン領域の相互間上にはトン
ネル酸化膜3が形成されている。このトンネル酸化膜3
は、シリコン基板1を熱酸化することにより形成され
る。トンネル酸化膜3上にはフローティングゲート5が
形成されており、このフローティングゲート5上には絶
縁膜7を介してコントロールゲート9が形成されてい
る。
This semiconductor device is a FAMOS (non-volatile memory). An N + diffusion layer 11 in the source region and an N + diffusion layer 13 in the drain region are formed in the silicon substrate 1. A tunnel oxide film 3 is formed between the source region and the drain region. This tunnel oxide film 3
Is formed by thermally oxidizing the silicon substrate 1. A floating gate 5 is formed on the tunnel oxide film 3, and a control gate 9 is formed on the floating gate 5 via an insulating film 7.

【0017】次に、図1に示すFAMOSにおけるトン
ネル酸化膜3の形成方法について説明する。
Next, a method of forming the tunnel oxide film 3 in the FAMOS shown in FIG. 1 will be described.

【0018】トンネル酸化膜3を形成する前にシリコン
基板1表面に酸化前洗浄を施す。すなわち、アンモニア
と過酸化水素水を混合した洗浄液にシリコン基板1を浸
漬することにより該基板1表面を洗浄する。これによ
り、シリコン基板1上の酸化膜が除去される。次に、こ
のシリコン基板1を水洗し、IPA乾燥(イソプロピル
アルコールによる乾燥)を行う。
Before forming the tunnel oxide film 3, the surface of the silicon substrate 1 is subjected to pre-oxidation cleaning. That is, the surface of the silicon substrate 1 is cleaned by immersing the silicon substrate 1 in a cleaning solution in which ammonia and hydrogen peroxide solution are mixed. Thereby, the oxide film on the silicon substrate 1 is removed. Next, the silicon substrate 1 is washed with water, and IPA drying (drying with isopropyl alcohol) is performed.

【0019】この後、このシリコン基板1にアニールを
施す。この際の条件は、雰囲気を不活性ガス雰囲気下、
例えば100%Ar雰囲気下とし、温度をトンネル酸化
膜を形成する際の熱酸化温度以上の温度、例えば100
0℃程度の温度とし、アニール時間を30分間とする。
これにより、シリコン基板1の表面上の粗さが減少す
る。なお、熱酸化温度以上の温度でアニールを施す理由
は、アニール後に施す酸化温度がアニール温度より高い
と、酸化中での酸化膜表面の粗さが大きくなると考えら
れるためである。
Thereafter, the silicon substrate 1 is annealed. The conditions at this time are as follows:
For example, a 100% Ar atmosphere is used, and the temperature is equal to or higher than the thermal oxidation temperature at the time of forming the tunnel oxide film, for example, 100.
The temperature is about 0 ° C., and the annealing time is 30 minutes.
Thereby, the roughness on the surface of the silicon substrate 1 is reduced. The reason for performing the annealing at a temperature higher than the thermal oxidation temperature is that if the oxidation temperature performed after the annealing is higher than the annealing temperature, it is considered that the roughness of the oxide film surface during the oxidation increases.

【0020】次に、このシリコン基板1の表面に熱酸化
を施すことにより、シリコン基板1上にトンネル酸化膜
3を形成する。この際の熱酸化条件は、温度が900℃
で雰囲気が50%O2/50%Arとする。
Next, a tunnel oxide film 3 is formed on the silicon substrate 1 by subjecting the surface of the silicon substrate 1 to thermal oxidation. The thermal oxidation conditions at this time are as follows:
And the atmosphere is 50% O 2 /50% Ar.

【0021】この後、このトンネル酸化膜3にAr又は
2雰囲気下で900℃〜1000℃程度の温度で所定
時間アニールを施す。これにより、トンネル酸化膜3が
焼きしめられる。
Thereafter, the tunnel oxide film 3 is annealed at a temperature of about 900 ° C. to 1000 ° C. for a predetermined time in an Ar or N 2 atmosphere. Thereby, tunnel oxide film 3 is baked.

【0022】上記実施の形態によれば、FAMOSのト
ンネル酸化膜を形成する前の酸化前洗浄を行った後、シ
リコン基板1に、不活性ガス雰囲気下で酸化膜を形成す
る際の熱酸化温度以上の温度でアニールを施している。
これにより、酸化前洗浄によってシリコン基板1表面に
形成された酸化膜及び酸化前洗浄後にシリコン基板1が
空気中に晒されることにより該基板1上に形成された自
然酸化膜を焼きしめることができ、その結果、シリコン
基板1の表面上の粗さを減少させることができる。従っ
て、このアニール後にシリコン基板1上にトンネル酸化
膜3を形成する際、該基板1表面に生成されるトンネル
酸化膜3の表面上の粗さも減少させることができる。こ
のようにトンネル酸化膜の膜質を向上させることができ
る。このため、トンネル酸化膜3の電気的特性を向上さ
せることができる。
According to the above embodiment, after the pre-oxidation cleaning before forming the tunnel oxide film of the FAMOS, the thermal oxidation temperature at the time of forming the oxide film on the silicon substrate 1 under an inert gas atmosphere. Annealing is performed at the above temperature.
Thus, the oxide film formed on the surface of the silicon substrate 1 by the pre-oxidation cleaning and the natural oxide film formed on the substrate 1 by exposing the silicon substrate 1 to the air after the pre-oxidation cleaning can be burned. As a result, the roughness on the surface of the silicon substrate 1 can be reduced. Therefore, when the tunnel oxide film 3 is formed on the silicon substrate 1 after the annealing, the surface roughness of the tunnel oxide film 3 generated on the surface of the substrate 1 can be reduced. Thus, the quality of the tunnel oxide film can be improved. Therefore, the electrical characteristics of the tunnel oxide film 3 can be improved.

【0023】図2は、3種類の形成方法によりトンネル
酸化膜を形成した場合において、そのトンネル酸化膜の
QBDと累積不良率との関係を示すグラフである。な
お、QBDとは、定電流TDDBであり、酸化膜に一定
の電流密度を印加し続けた時に酸化膜が絶縁破壊される
までに注入された電荷量である。
FIG. 2 is a graph showing the relationship between the QBD of the tunnel oxide film and the cumulative failure rate when the tunnel oxide film is formed by three types of forming methods. Note that QBD is a constant current TDDB, which is the amount of charge injected until the oxide film is broken down when a constant current density is continuously applied to the oxide film.

【0024】この3種類の形成方法とは、アニール処理
無、酸化後アニール処理及び酸化前アニール処理であ
る。
The three types of forming methods are no annealing, annealing after oxidation, and annealing before oxidation.

【0025】アニール処理無の方法で形成したトンネル
酸化膜は、トンネル酸化膜を形成する前にシリコン基板
表面の洗浄をした後、不活性ガスによるアニール処理を
行うことなく、シリコン基板表面に熱酸化法によりトン
ネル酸化膜を形成し、その後も不活性ガスによるアニー
ル処理を行わなかったものである。
The tunnel oxide film formed by the method without annealing treatment is obtained by cleaning the surface of the silicon substrate before forming the tunnel oxide film, and then thermally oxidizing the surface of the silicon substrate without performing annealing treatment with an inert gas. A tunnel oxide film was formed by a method, and thereafter, an annealing process with an inert gas was not performed.

【0026】酸化後アニール処理の方法で形成したトン
ネル酸化膜は、前述した従来のトンネル酸化膜の形成方
法により形成されたものである。酸化前アニール処理の
方法で形成したトンネル酸化膜は、上記実施の形態によ
るトンネル酸化膜の形成方法により形成されたものであ
る。
The tunnel oxide film formed by the post-oxidation annealing treatment is formed by the above-described conventional method of forming a tunnel oxide film. The tunnel oxide film formed by the method of annealing before oxidation is formed by the method of forming a tunnel oxide film according to the above embodiment.

【0027】図2によれば、累積不良率に対してQBD
値が最も良いのが酸化前アニール処理の方法で形成した
トンネル酸化膜であり、次にQBD値が良いのが酸化後
アニール処理の方法で形成したトンネル酸化膜であり、
QBD値が最も悪いのがアニール処理無の方法で形成し
たトンネル酸化膜であることが分かる。従って、本実施
の形態によるトンネル酸化膜の形成方法において上述し
たようなトンネル酸化膜の電気的特性の向上という効果
を得ることができることが図2に示す実験結果で裏付け
られたこととなる。
According to FIG. 2, QBD is plotted against the cumulative defect rate.
The tunnel oxide film formed by the pre-oxidation annealing method has the best value, and the tunnel oxide film formed by the post-oxidation annealing method has the next best QBD value.
It can be seen that the worst QBD value is the tunnel oxide film formed by the method without annealing. Therefore, the experimental results shown in FIG. 2 confirm that the effect of improving the electrical characteristics of the tunnel oxide film as described above can be obtained in the method for forming a tunnel oxide film according to the present embodiment.

【0028】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
本実施の形態では、上述した酸化膜の形成方法をFAM
OSのトンネル酸化膜の形成に用いているが、これに限
定されることはなく、例えばゲート酸化膜の形成に用い
ることも可能である。この場合、ゲート酸化膜としては
定電圧TDDB値を向上させることができる。なお、定
電圧TDDB値とは、酸化膜に一定電圧を印加し続けた
時の絶縁破壊されるまでの寿命である。
The present invention is not limited to the above embodiment, but can be implemented with various modifications. For example,
In this embodiment mode, the above-described oxide film forming method
Although it is used for forming a tunnel oxide film of the OS, the present invention is not limited to this. For example, it can be used for forming a gate oxide film. In this case, the constant voltage TDDB value of the gate oxide film can be improved. Note that the constant voltage TDDB value is a lifetime until dielectric breakdown occurs when a constant voltage is continuously applied to the oxide film.

【0029】[0029]

【発明の効果】以上説明したように本発明によれば、酸
化膜を形成する前の洗浄を行った後、半導体基板に、不
活性ガス雰囲気下で酸化膜を形成する際の熱酸化温度以
上の温度で熱処理を施している。したがって、酸化膜表
面の粗さを減少させることにより、酸化膜の電気的特性
を向上させることができる酸化膜の形成方法及び半導体
装置を提供することができる。
As described above, according to the present invention, after cleaning before forming an oxide film, the semiconductor substrate is heated to a temperature not lower than the thermal oxidation temperature when forming the oxide film in an inert gas atmosphere. Heat treatment at the temperature of Therefore, it is possible to provide a method for forming an oxide film and a semiconductor device capable of improving the electrical characteristics of the oxide film by reducing the roughness of the oxide film surface.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態による半導体装置を示す断
面図である。
FIG. 1 is a sectional view showing a semiconductor device according to an embodiment of the present invention.

【図2】3種類の形成方法によりトンネル酸化膜を形成
した場合において、そのトンネル酸化膜のQBDと累積
不良率との関係を示すグラフである。
FIG. 2 is a graph showing the relationship between the QBD of the tunnel oxide film and the cumulative failure rate when the tunnel oxide film is formed by three types of forming methods.

【符号の説明】[Explanation of symbols]

1 シリコン基板 3 トンネル酸
化膜 5 フローティングゲート 7 絶縁膜 9 コントロールゲート 11 ソース領域
のN+拡散層 13 ドレイン領域のN+拡散
1 N + diffusion of the N + diffusion layer 13 drain region of the silicon substrate 3 tunnel oxide film 5 the floating gate 7 insulating film 9 control gate 11 source region

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板表面を洗浄する工程と、 上記半導体基板に、不活性ガス雰囲気下で下記酸化膜を
形成する際の熱酸化温度以上の温度で熱処理を施す工程
と、 上記半導体基板上に熱酸化法により酸化膜を形成する工
程と、 を具備することを特徴とする酸化膜の形成方法。
A step of cleaning the surface of the semiconductor substrate; a step of subjecting the semiconductor substrate to a heat treatment at a temperature equal to or higher than a thermal oxidation temperature when forming an oxide film described below in an inert gas atmosphere; Forming an oxide film by a thermal oxidation method.
【請求項2】 上記酸化膜がトンネル酸化膜又はゲート
酸化膜であることを特徴とする請求項1記載の酸化膜の
形成方法。
2. The method according to claim 1, wherein the oxide film is a tunnel oxide film or a gate oxide film.
【請求項3】 半導体基板に形成されたソース領域の拡
散層と、 上記半導体基板に形成されたドレイン領域の拡散層と、 上記ソース領域と上記ドレイン領域の相互間の半導体基
板上に形成されたトンネル酸化膜と、 上記トンネル酸化膜上に形成されたフローティングゲー
トと、 上記フローティングゲート上に絶縁膜を介して形成され
たコントロールゲートと、 を具備し、 上記トンネル酸化膜は、上記半導体基板表面を洗浄し、
上記半導体基板に不活性ガス雰囲気下で下記酸化膜を形
成する際の熱酸化温度以上の温度で熱処理を施した後、
上記半導体基板上に熱酸化法により形成された酸化膜で
あることを特徴とする半導体装置。
3. A diffusion layer of a source region formed on a semiconductor substrate, a diffusion layer of a drain region formed on the semiconductor substrate, and a diffusion layer formed on the semiconductor substrate between the source region and the drain region. A tunnel oxide film, a floating gate formed on the tunnel oxide film, and a control gate formed on the floating gate via an insulating film, wherein the tunnel oxide film covers the surface of the semiconductor substrate. Wash,
After performing a heat treatment at a temperature equal to or higher than the thermal oxidation temperature when forming the following oxide film under an inert gas atmosphere on the semiconductor substrate,
A semiconductor device comprising an oxide film formed on the semiconductor substrate by a thermal oxidation method.
【請求項4】 半導体基板に形成されたソース領域の拡
散層と、 上記半導体基板に形成されたドレイン領域の拡散層と、 上記ソース領域と上記ドレイン領域の相互間の半導体基
板上に形成されたゲート酸化膜と、 上記ゲート酸化膜上に形成されたゲート電極と、 を具備し、 上記ゲート酸化膜は、上記半導体基板表面を洗浄し、上
記半導体基板に不活性ガス雰囲気下で下記酸化膜を形成
する際の熱酸化温度以上の温度で熱処理を施した後、上
記半導体基板上に熱酸化法により形成された酸化膜であ
ることを特徴とする半導体装置。
A source region diffusion layer formed on the semiconductor substrate; a drain region diffusion layer formed on the semiconductor substrate; and a drain region diffusion layer formed on the semiconductor substrate between the source region and the drain region. A gate oxide film, and a gate electrode formed on the gate oxide film, wherein the gate oxide film cleans the semiconductor substrate surface, and forms the following oxide film on the semiconductor substrate under an inert gas atmosphere. A semiconductor device comprising an oxide film formed by a thermal oxidation method on the semiconductor substrate after a heat treatment at a temperature higher than a thermal oxidation temperature at the time of formation.
JP11102026A 1999-04-09 1999-04-09 Method for forming oxide film and semiconductor device Withdrawn JP2000294663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11102026A JP2000294663A (en) 1999-04-09 1999-04-09 Method for forming oxide film and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11102026A JP2000294663A (en) 1999-04-09 1999-04-09 Method for forming oxide film and semiconductor device

Publications (1)

Publication Number Publication Date
JP2000294663A true JP2000294663A (en) 2000-10-20

Family

ID=14316255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11102026A Withdrawn JP2000294663A (en) 1999-04-09 1999-04-09 Method for forming oxide film and semiconductor device

Country Status (1)

Country Link
JP (1) JP2000294663A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172567A (en) * 2002-11-18 2004-06-17 Hynix Semiconductor Inc Manufacturing method of semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172567A (en) * 2002-11-18 2004-06-17 Hynix Semiconductor Inc Manufacturing method of semiconductor element

Similar Documents

Publication Publication Date Title
US5851892A (en) Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
KR100908784B1 (en) Manufacturing Method of Semiconductor Device
JP3360300B2 (en) Method for forming semiconductor device
JPH06196716A (en) Method for growing high quality oxide film
JPH06204494A (en) Formation of insulating film and manufacture of semiconductor element
US5656516A (en) Method for forming silicon oxide layer
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
JPH07297180A (en) Manufacture of semiconductor device
JP2005045012A (en) Manufacturing method of semiconductor device
KR19990032347A (en) Double oxide film formation method
JP2001127178A (en) Method of manufacturing non-volatile semiconductor device
JP2636783B2 (en) Method for manufacturing semiconductor device
JPH1012609A (en) Semiconductor device and its manufacture
JP2000294663A (en) Method for forming oxide film and semiconductor device
JP3439657B2 (en) Method for manufacturing semiconductor device
US6509230B1 (en) Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
JPH03257828A (en) Manufacture of semiconductor device
JP3548563B2 (en) Method for manufacturing semiconductor device
JPH09153489A (en) Manufacture of semiconductor device
JPH07297182A (en) Method of forming sin-based insulating film
KR100687410B1 (en) Method of forming the gate oxide in semiconductor device
KR100799057B1 (en) Method of Manufacturing a Flash Memory Device
JP2550561B2 (en) Method for manufacturing insulator thin film
KR100647002B1 (en) Method of oxidation for polycide in a flash EEPROM
JP2000133651A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060704