JP2000293988A

JP2000293988A - 半導体装置及びその駆動方法

Info

Publication number: JP2000293988A
Application number: JP11097901A
Authority: JP
Inventors: Arimitsu Kato; 有光加藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-04-05
Filing date: 1999-04-05
Publication date: 2000-10-20
Anticipated expiration: 2019-04-05
Also published as: JP3431068B2

Abstract

(57)【要約】【課題】残留分極量が減少した場合においても正確に
データを読み出す。【解決手段】記憶素子に対して所定の読み出し電圧を
印加して記憶素子からデータを読み出し（点Ｅまたは点
Ｆ）、次に、記憶素子に対して読み出し電圧とは逆極性
の電圧を印加して“１”を書き込み（点Ｋ）、次に、記
憶素子に対して、記憶素子の分極量が記憶素子に“０”
が書き込まれた場合の半分以上であり、かつ“１”が書
き込まれた場合の半分以下となるような電圧を印加し
（点Ｇ）、それにより、記憶素子の分極状態をほとんど
分極されていない状態とする（点Ｈ）。そして、この分
極状態の記憶素子に対して読み出し電圧を印加して記憶
素子からデータを読み出し（点Ｉ）、該データを参照電
圧として該参照電圧と読み出されたデータとを比較し、
該比較結果に基づいて記憶素子に書き込まれたデータを
判別する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の駆動方法に関し、特に、ヒステリシス特性をデータ記
憶に用いた半導体装置及びその駆動方法に関する。

【０００２】

【従来の技術】図２２は、従来の半導体装置の一構成例
を示す回路図であり、２行２列のメモリアレイを示して
いる。

【０００３】本従来例は図２２に示すように、不揮発性
半導体メモリを構成するために用いられるものであり、
強誘電体容量素子１０１ａ〜１０１ｄと、ドレインが強
誘電体容量素子１０１ａ〜１０１ｄの一方の電極とそれ
ぞれ接続されたスイッチングトランジスタ１０２ａ〜１
０２ｄとからなる複数のメモリセル１００ａ〜１００ｄ
がアレイ状に配置されて構成されている。

【０００４】また、アレイ状に配置されたメモリセル１
００ａ〜１００ｄのそれぞれは、ワード線ＷＬ１，ＷＬ
２、ビット線ＢＬ１，ＢＬ２及びプレート線ＰＬ１，Ｐ
Ｌ２によってそれぞれ接続されている。

【０００５】また、周辺回路として、複数のメモリセル
１００ａ〜１００ｄのうち操作を行うメモリセルを選択
するためにワード線ＷＬ１，ＷＬ２を選択する回路（不
図示）と、メモリセル１００ａ〜１００ｄ内のデータを
ビット線ＢＬ１，ＢＬ２に読み出す回路（不図示）と、
ビット線ＢＬ１，ＢＬ２に読み出されたデータを判別す
る回路とが設けられている。

【０００６】また、ワード線ＷＬ１はスイッチングトラ
ンジスタ１０２ａ，１０２ｂのゲートに、ワード線ＷＬ
２はスイッチングトランジスタ１０２ｃ，１０２ｄのゲ
ートに、ビット線ＢＬ１はスイッチングトランジスタ１
０２ａ，１０２ｃのソースに、ビット線ＢＬ２はスイッ
チングトランジスタ１０２ｂ，１０２ｄのソースに、プ
レート線ＰＬ１は強誘電体容量１０１ａ，１０１ｂのス
イッチングトランジスタ１０２ａ，１０２ｂが接続され
ていない側の電極に、プレート線ＰＬ２は強誘電体容量
１０１ｃ，１０１ｄのスイッチングトランジスタ１０２
ｃ，１０２ｄが接続されていない側の電極にそれぞれ接
続されている。

【０００７】また、ビット線ＢＬ１，ＢＬ２の一端に
は、ゲートに外部からの制御信号が入力される制御線Ｂ
Ｃが接続されたビット線制御トランジスタ１０３ａ，１
０３ｂがそれぞれ接続されており、制御線ＢＣを用いて
ビット線制御トランジスタ１０３ａ，１０３ｂがＯＮ／
ＯＦＦ制御されることにより、ビット線ＢＬ１，ＢＬ２
をフローティング状態とすることが可能となっている。

【０００８】また、ビット線ＢＬ１，ＢＬ２に読み出さ
れたデータを判別する回路においては、一般的に２入力
の差動センスアンプ１０４ａ，１０４ｂが用いられる。
差動センスアンプ１０４ａ，１０４ｂは、各ビット線Ｂ
Ｌ１，ＢＬ２の終端にそれぞれ設けられ、一方の入力端
子にはビット線ＢＬ１，ＢＬ２がそれぞれ接続され、他
方の入力端子には、ビット線ＢＬ１，ＢＬ２に読み出さ
れたデータが“０”か“１”かを判別するための参照電
圧Ｖrefを与えるための配線ＲＥＦがそれぞれ接続され
ている。

【０００９】以下に、上記のように構成された半導体装
置の駆動方法について説明する。

【００１０】まず、メモリセル１００ａ〜１００ｄに対
するデータの書き込み方法について、ワード線ＷＬ１に
接続されたメモリセル１００ａ，１００ｂにデータを書
き込む場合を例に挙げて説明する。

【００１１】まず、プレート線ＰＬ１を電源電圧の半分
に設定する。例えば、電源電圧が５Ｖであれば２．５Ｖ
に設定する。

【００１２】次に、各ビット線ＢＬ１，ＢＬ２のそれぞ
れに対して、メモリセル１００ａ，００ｂに書き込むデ
ータに相当する電圧、例えば、“０”であれば０Ｖ、
“１”であれば５Ｖを印加する。

【００１３】次に、ワード線ＷＬ１のみを操作し、それ
により、スイッチングトランジスタ１０２ａ，１０２ｂ
をＯＮ状態にする。

【００１４】すると、メモリセル１００ａ，１００ｂ内
の強誘電体容量素子１０１ａ，１０１ｂに＋２．５Ｖま
たは−２．５Ｖの電圧がかかり、それにより、該強誘電
体容量素子１０１ａ，１０１ｂが書き込むデータに応じ
て異なる方向に分極する。

【００１５】その後、ビット線ＢＬ１，ＢＬ２の電位を
２．５Ｖに設定するとともに、ワード線ＷＬ１によりス
イッチングトランジスタ１０２ａ，１０２ｂをＯＦＦ状
態にして書き込みが完了する。

【００１６】次に、メモリセル１００ａ〜１００ｄから
のデータの読み出し方法について、ワード線ＷＬ１に接
続されたメモリセル１００ａ，１００ｂからデータを読
み出す場合を例に挙げて説明する。

【００１７】まず、ビット線ＢＬ１，ＢＬ２を０Ｖにプ
リチャージし、その後、制御線ＢＣによりビット線制御
トランジスタ１０３ａ，１０３ｂをＯＦＦ状態にし、そ
れにより、ビット線ＢＬ１，ＢＬ２をフローティング状
態にする。

【００１８】次に、プレート線ＰＬ１を２．５Ｖとした
まま、ワード線ＷＬ１を操作し、それにより、スイッチ
ングトランジスタ１０２ａ，１０２ｂをＯＮ状態にす
る。

【００１９】すると、強誘電体容量１０１ａ，１０１ｂ
とビット線ＢＬ１，ＢＬ２との容量の直列構造にそれぞ
れ２．５Ｖの電位がかかり、強誘電体容量素子１０１
ａ，１０１ｂの分極方向により異なる値となるデータが
ビット線ＢＬ１，ＢＬ２に読み出される。

【００２０】参照電圧Ｖrefとして、ビット線ＢＬ１，
ＢＬ２に読み出されたデータが“０”の場合のビット線
ＢＬ１，ＢＬ２の電位と“１”の場合のビット線ＢＬ
１，ＢＬ２の電位との中間となる電圧を配線ＲＥＦに与
えておき、その後、差動センスアンプ１０４ａ，１０４
ｂを動作させることにより、差動センスアンプ１０４
ａ，１０４ｂにおいて、該参照電圧Ｖrefとビット線Ｂ
Ｌ１，ＢＬ２の電位とが比較され、データが判別され
る。

【００２１】ここで、上述したような従来の半導体装置
においては、強誘電体容量１０１ａ〜１０１ｄにおい
て、“１”と“０”とのいずれか一方のデータが書き込
まれ続けた場合にヒステリシス特性がシフトするインプ
リントと呼ばれる特性変化が生じる。

【００２２】図２３は、図２２に示した半導体装置の特
性変化を示す図であり、データ“１”と“０”の出力信
号の経時変化を示している。なお、図中実線は、メモリ
セルに書き込まれたデータが適度に“１”と“０”とに
ばらついている場合のメモリセルから出力される信号
（出力電圧）の経時変化を示しており、図中破線は、メ
モリセルに書き込まれたデータが“１”と“０”とのい
ずれか一方に偏っている場合のメモリセルから出力され
る信号（出力電圧）の経時変化を示している。

【００２３】図２３に示すように、メモリセルに書き込
まれたデータが適度に“１”と“０”とにばらついてい
る場合は、該メモリセルから読み出されたデータは
“１”，“０”にそれぞれ対応した電圧となり、時間と
ともに変化することはないが、メモリセルに書き込まれ
るデータが“１”と“０”とのいずれか一方に偏ってい
る場合は、該メモリセルから読み出されたデータは、
“１”，“０”のいずれの場合においてもその出力電圧
が時間とともに低下してしまう。

【００２４】そのため、参照電圧Ｖrefを固定して与え
た場合、データ“１”の出力電圧が時間とともに低下し
て参照電圧Ｖrefよりも低くなってしまう虞れがあり、
その場合、メモリセルに書き込まれたデータを読み出す
ことができなくなってしまう。

【００２５】そこで、メモリセル毎に参照電圧Ｖrefを
作成し、それにより、データ“１”を読み出す際の出力
電圧が参照電圧Ｖrefよりも低くなってしまうことを防
ぐ半導体装置が考えられている。

【００２６】図２４は、従来の半導体装置の他の構成例
を示す回路図であり、米国特許第５０８６４１２号にて
提案されたデータ判別回路を示している。

【００２７】本従来例は図２４に示すように、ソースが
ビット線ＢＬ１に接続されたトランジスタ２０１ａ，２
０１ｂと、トランジスタ２０１ａ，２０１ｂのドレイン
にそれぞれ接続され、トランジスタ２０１ａ，２０１ｂ
のドレインに出力された電位を保持出力するサンプリン
グホールド回路２０２ａ，２０２ｂと、ソースがサンプ
リングホールド回路２０２ａ，２０２ｂにそれぞれ接続
されたトランジスタ２０３ａ，２０３ｂと、トランジス
タ２０３ａ，２０３ｂのドレインが２つの入力にそれぞ
れ接続された差動センスアンプ２０４とから構成されて
いる。

【００２８】また、付加回路として、ドレインがビット
線ＢＬ１接続され、ソースが接地されたトランジスタ２
０５と、差動センスアンプ２０４の出力とビット線ＢＬ
１との間に接続され、差動センスアンプ２０４から出力
されたデータをメモリセル（不図示）に書き込む再書き
込み回路２０６とが設けられている。

【００２９】以下に、上記のように構成されたデータ判
別回路を図２２に示した半導体回路に用いた場合のデー
タの読み出し動作について、図２２に示したメモリセル
１００ａからデータを読み出す場合を例に挙げて説明す
る。

【００３０】初期状態としては、全てのトランジスタ２
０１ａ，２０１ｂ，２０３ａ，２０３ｂ，２０５をＯＦ
Ｆ状態とするとともに、再書き込み回路２０６を停止状
態とする。また、プレート線ＰＬ１電位を０Ｖとする。

【００３１】まず、トランジスタ２０５をＯＮ状態に
し、それにより、ビット線ＢＬ１を０Ｖに設定した後、
トランジスタ２０５をＯＦＦ状態にし、それにより、ビ
ット線ＢＬ１をフローティング状態とする。

【００３２】次に、トランジスタ２０１ａをＯＮ状態に
するとともに、ワード線ＷＬ１を操作してメモリセル１
００ａのスイッチングトランジスタ１０２ａをＯＮ状態
にする。

【００３３】その後、プレート線ＰＬ１にパルス電圧を
印加すると、ビット線ＢＬ１は、メモリセル１００ａか
ら読み出されたデータに基づいた電位となる。

【００３４】ある時間経過後、トランジスタ２０１ａを
ＯＦＦ状態にし、サンプリングホールド回路２０２ａを
動作させ、それにより、ビット線ＢＬ１の電位をサンプ
リングホールド回路２０２ａに保持する。

【００３５】次に、トランジスタ２０５を再度ＯＮ状態
にし、それにより、ビット線ＢＬ１を０Ｖに設定し、そ
の後、トランジスタ２０５をＯＦＦ状態に戻す。

【００３６】次に、トランジスタ２０１ｂをＯＮ状態に
するとともに、メモリセル１００ａスイッチングトラン
ジスタ１０２ａをＯＮ状態にする。

【００３７】次に、プレート線ＰＬ１にパルス電圧を印
加し、ある時間経過後、トランジスタ２０１ｂをＯＦＦ
状態にし、サンプリングホールド回路２０２ｂを動作さ
せ、それにより、ビット線ＢＬ１の電位をサンプリング
ホールド回路２０２ｂに取り込む。

【００３８】ここで、２回目の読み出し時のデータ、す
なわち、サンプリングホールド回路２０２ｂに取り込ま
れる電位においては、元のデータがいかなる値であって
も、強誘電体容量１０１ａが１回目の読み出し動作によ
ってプレート線ＰＬ１側に電圧がかかる方向に分極され
ているため、データ“０”に相当する電位となる。

【００３９】次に、トランジスタ２０３ａ，２０３ｂを
ＯＮ状態にし、それにより、サンプリングホールド回路
２０２ａ，２０２ｂに取り込まれたデータを差動センス
アンプ２０４に対して出力する。

【００４０】その後、差動センスアンプ２０４を動作さ
せる場合、差動センスアンプ２０４において、サンプリ
ングホールド回路２０２ａから出力されたデータとサン
プリングホールド回路２０２ｂから出力されたデータと
の差に基づいて、メモリセル１００ａから読み出された
データが判別され、判別結果が出力される。

【００４１】このとき、メモリセル１００ａから読み出
されたデータが“１”の場合は、１回目の読み出し電圧
が２回目の読み出し電圧に対して大きく異なるのでデー
タを判別することができるが、メモリセル１００ａから
読み出されたデータが“０”の場合は、１回目の読み出
し電圧が２回目の読み出しとほぼ同じ値となってしま
う。

【００４２】そこで、１回目に読み出されたデータが２
回目に読み出されたデータに対してあるスレッショルド
以上の差を有する場合を“１”と判断し、それ以外の場
合を“０”と判断する。

【００４３】なお、スレッショルドの設定においては、
差動センスアンプ２０４の一方の入力に容量を接続する
方法や、差動センスアンプ２０４を構成するトランジス
タを２つの入力でサイズを変える方法等が考えられてい
る。

【００４４】また、他の方法として、１回目の読み出し
時においてプレート線ＰＬ１に読み出しパルスが入力さ
れてからトランジスタ２０１ａをＯＦＦ状態にするまで
の時間を、２回目の読み出し時においてプレート線ＰＬ
１に読み出しパルスが入力されてからトランジスタ２０
１ｂをＯＦＦ状態にするまでの時間よりも長く設定し、
これにより、読み出されたデータが“０”の場合におい
ても、１回目の読み出し電位を２回目の読み出し電位よ
りも低くする方法が考えられている。

【００４５】図２５は、従来の半導体装置の他の構成例
を示す回路図であり、特願平９−３６００７４号公報に
開示されたものを示している。

【００４６】図２５に示すように本従来例においては、
隣接する２本のビット線ＢＬ１，ＢＬ２の一端には、信
号ＴＧ１〜ＴＧ４によって制御される４つのＭＯＳトラ
ンジスタ３０１ａ〜３０１ｄを介して、ビット線ＢＬ１
１、ＢＬ２１の電位及びビット線ＢＬ１１，ＢＬ２１の
電位差を増幅してデータを検出するセンスアンプ３０２
が接続されている。

【００４７】また、センスアンプ３０２に接続されたビ
ット線ＢＬ２１は、長さＬだけビット線ＢＬ１１よりも
長くなっている。また、ビット線ＢＬ１，ＢＬ２はビッ
ト線プリチャージ信号ＰＢＬＧ１によって、また、ビッ
ト線ＢＬ１１，ＢＬ２１はＰＢＬＧ０によって接地電位
にそれぞれプリチャージされる。

【００４８】また、メモリセル３１０ａ，３１０ｂはそ
れぞれ、一方の電極がプレート線ＰＬ１，ＰＬ２と接続
された強誘電体容量３１１ａ，３１１ｂと、ソースまた
はドレインが強誘電体容量３１１ａ，３１１ｂの他方の
電極に接続され、ソースまたはドレインの強誘電体容量
３１１ａ，３１１ｂが接続されていない側がビット線Ｂ
Ｌ２，ＢＬ１に接続され、ゲートがワード線ＷＬ１，Ｗ
Ｌ２に接続されたセルトランジスタ３１２ａ，３１２ｂ
とから構成されている。

【００４９】以下に、上記のように構成された半導体装
置における読み出し動作について、メモリセル３１０ａ
からデータを読み出す場合を例に挙げて説明する。

【００５０】図２６は、図２５に示した半導体装置にお
けるデータの読み出し動作を説明するための図であり、
強誘電体容量３１１ａ，３１１ｂのヒステリシス特性を
示している。

【００５１】ここで、強誘電体容量３１１ａ，３１１ｂ
の分極状態は、“１”が書き込まれている場合は図２６
に示すＡの状態にあり、“０”が書き込まれている場合
は図２６に示すＢの状態にある。

【００５２】まず、ＰＢＬＧ０及びＰＢＬＧ１を“Ｈ”
レベルに設定し、それにより、ビット線ＢＬ１，ＢＬ
２，ＢＬ１１，ＢＬ２１を接地電位にプリチャージす
る。

【００５３】次に、ワード線ＷＬ１を“Ｈ”に設定して
メモリセル３１０ａを選択し、プレート線ＰＬ１を
“Ｈ”に設定して維持し、ＴＧ２を“Ｈ”としてＭＯＳ
トランジスタ３０１ｂをＯＮ状態とすることにより、メ
モリセル３１０ａ内のデータがビット線ＢＬ２、ＢＬ２
１に読み出される。

【００５４】ここで、メモリセル３１０ａから読み出さ
れるデータが“１”の場合は、強誘電体容量３１１ａの
分極状態は、図２６に示す点Ａから点Ｃに移り、ビット
線ＢＬ２，ＢＬ２１の電位はＶＢＬ１になる。また、メ
モリセル３１０ａから読み出されるデータが“０”の場
合は、強誘電体容量３１１ａの分極状態は、図２６に示
すＢからＤに移り、ビット線ＢＬ２，ＢＬ２１の電位は
ＶＢＬ０になる。

【００５５】なお、図２６に示す直線Ａ及び直線Ｂの傾
きは、ビット線ＢＬ２の容量ＣＢＬ１とビット線ＢＬ２
１の容量（ＣＢＬ２＋ＣＬ）とを加えた値に基づいて決
定する。

【００５６】そのため、点ＡからＸ軸方向に平行な直線
と読み出し電圧ＶRによる直線との交点からこの傾きを
有する直線Ａをひいた場合に直線Ａと強誘電対容量３１
１ａに“１”が書き込まれている場合のヒステリシス曲
線との交点Ｃにおける電位がＶＢＬ１となり、また、点
ＢからＸ軸方向に平行な直線と読み出し電圧ＶRによる
直線との交点からこの傾きを有する直線Ｂをひいた場合
に直線Ｂと強誘電対容量３１１ａに“０”が書き込まれ
ている場合のヒステリシス曲線との交点Ｄにおける電位
がＶＢＬ０となる。

【００５７】次に、ＴＧ２を“Ｌ”としてＭＯＳトラン
ジスタ３０１ｂをＯＦＦ状態とし、ＰＢＬＧ１を“Ｈ”
にしてビット線ＢＬ１，ＢＬ２を再度接地電位にプリチ
ャージする。

【００５８】このとき、プレート線ＰＬ１が“Ｈ”のま
まであるため、メモリセル３１０ａには“０”が書き込
まれる。このとき、ビット線ＢＬ１，ＢＬ２は接地電位
となっているため、ビット線ＢＬ２の容量が０となる。
そのため、強誘電体容量３１１ａの分極状態は、読み出
し電圧ＶRによる直線とヒステリシス曲線との交点であ
る点Ｅに移る。

【００５９】次に、プレート線ＰＬ１を“Ｌ”にし、そ
の後、ＰＢＬＧ１を“Ｌ”にし、それにより、強誘電体
容量３１１ａの分極状態が図２６に示す点Ｂに移る。

【００６０】次に、プレート線ＰＬ１を“Ｈ”にし、ま
た、ＴＧ３を“Ｈ”にしてＭＯＳトランジスタ３０１ａ
をＯＮ状態とし、それにより、メモリセル３１０ａ内の
データがビット線ＢＬ２，ＢＬ１１に読み出される。

【００６１】ここで、ビット線ＢＬ１１はビット線ＢＬ
２１に比べて長さＬだけ短いため、ビット線ＢＬ１１の
容量はＢＬ２１よりもＣＬだけ小さくなる。

【００６２】そのため、ビット線ＢＬ２の容量ＣＢＬ１
とビット線ＢＬ１１の容量ＣＢＬ２とを加えた値に基づ
く傾きを有する直線Ｃを、点ＢからＸ軸方向に平行な直
線と読み出し電圧ＶRによる直線との交点からひいた場
合に直線Ｃと強誘電対容量３１１ａに“０”が書き込ま
れている場合のヒステリシス曲線との交点Ｆにおける電
位がビット線ＢＬ２，ＢＬ１１に読み出される。

【００６３】次に、ＴＧ３を“Ｌ”としてＭＯＳトラン
ジスタ３０１ｃをＯＦＦ状態とする。

【００６４】その後、センスアンプ３０２を動作させて
データの判別が行われる。センスアンプ３０２において
は、ビット線ＢＬ１１に読み出された電位Ｖrefを参照
電圧とし、ビット線ＢＬ２１に読み出された電位を参照
電圧Ｖrefと比較することによりデータの判別が行われ
る。

【００６５】次に、ＴＧ２を“Ｈ”としてＭＯＳトラン
ジスタ３０１ｂをＯＮ状態とし、また、プレート線ＰＬ
１を“Ｌ”とし、それにより、メモリセル３１０ａにデ
ータが再び書き込まれる。

【００６６】次に、センスアンプ３０２の動作を停止す
る。

【００６７】次に、ＰＢＬＧ０，ＰＢＬＧ１を“Ｈ”と
してビット線ＢＬ１，ＢＬ２，ＢＬ１１，ＢＬ２１をデ
ィスチャージし、最後に、ワード線ＷＬ１を“Ｌ”とし
て読み出しが終了する。

【００６８】上述した半導体装置におけるデータの読み
出し方法においては、メモリセル毎に参照電圧を作成し
ているため、メモリセル毎の書き込み状態（“１”と
“０”とにばらついている場合や、“１”と“０”との
いずれか一方に偏っている場合）によって参照電圧が作
成され、データを正確に判別することができる。

【００６９】そのため、図２３に示したような強誘電体
特性変化が生じた場合においても、参照電圧が各メモリ
セルの特性シフトに追随し、データを読み出せなくなる
ことはなくなる。

【００７０】

【発明が解決しようとする課題】上述したような従来の
半導体装置の駆動方法においては、１回の読み出し動作
後にデータ“０”を書き込み、その後、そのデータ
“０”を読み出して参照電圧として用いているため、参
照電圧は図２６中点Ｆ近辺の値となるが、点Ｆ近辺にお
いては、残留分極量が少しでも変化した場合、読み出さ
れる電圧をが大きく異なってしまう。

【００７１】ここで、一般に、強誘電体容量において
は、時間の経過に伴って残留分極量が減少してしまうと
いう特性がある。図２６において、残留分極量が減少し
た場合、強誘電体容量の状態は、“１”が書き込まれて
いる場合は点Ｈの状態となり、“０”が書き込まれてい
る場合は点Ｉの状態となり、ヒステリシス曲線も異なる
ものとなる。

【００７２】そのため、上述したような従来の半導体装
置の駆動方法においては、メモリセルの残留分極量が減
少している場合、メモリセルから読み出される電圧が大
きく異なり、点Ｆが点Ｄよりも負の電圧側となってしま
い、データを正確に判別することができなくなる虞れが
ある。

【００７３】また、１回目の読み出しと２回目の読み出
しとの間において、他の配線とのカップリングノイズ等
によって読み出し電圧がばらついた場合、出力電圧もば
らついてしまう。

【００７４】このため、データ“０”を判別するための
スレッショルド量においては、差動センスアンプの判別
限界電圧に加えて読み出し電圧ノイズによる出力電圧の
ばらつきも考慮しなければならない。また、変化させる
ビット線容量においても、出力電圧のばらつきをマージ
ンとして考慮しなければならない。

【００７５】また、図２４に示した半導体装置において
は、読み出し時におけるビット線容量の影響が考慮され
ておらず、書き込まれていたデータや読み出し直前の残
留分極の劣化状態によって、参照電圧とする２回目の読
み出し結果が変化してしまい、このためのマージンも考
慮しなければならない。

【００７６】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、残留分極量
が減少した場合においても正確にデータを読み出すこと
ができる半導体装置及びその駆動方法を提供することを
目的とする。

【００７７】

【課題を解決するための手段】上記目的を達成するため
に本発明は、分極状態にヒステリシス特性を有する記憶
素子に書き込まれたデータを複数の読み出し動作により
判別する半導体装置の駆動方法であって、前記記憶素子
に対して所定の読み出し電圧を印加して前記記憶素子か
らデータを読み出す第１の処理と、前記記憶素子に対し
て前記読み出し電圧とは逆極性の電圧を印加する第２の
処理と、前記記憶素子に対して、前記記憶素子の分極量
が前記記憶素子に“０”が書き込まれた場合の半分以上
であり、かつ“１”が書き込まれた場合の半分以下とな
るような電圧を印加する第３の処理と、前記記憶素子に
対して前記読み出し電圧を印加して前記記憶素子からデ
ータを読み出す第４の処理と、前記第１の処理にて読み
出されたデータと前記第４の処理にて読み出されたデー
タとに基づいて前記記憶素子に書き込まれたデータを判
別する第５の処理とを順次行うことを特徴とする。

【００７８】また、分極状態にヒステリシス特性を有す
る記憶素子に書き込まれたデータを複数の読み出し動作
により判別する半導体装置の駆動方法であって、前記記
憶素子に対して所定の読み出し電圧を印加して前記記憶
素子からデータを読み出す第１の処理と、前記記憶素子
に対して前記読み出し電圧とは逆極性の電圧を印加する
第２の処理と、前記記憶素子に対して、前記記憶素子の
分極量が前記記憶素子に“０”が書き込まれた場合の半
分以上であり、かつ“１”が書き込まれた場合の半分以
下となるような電圧を印加する第３の処理と、前記記憶
素子に対して、前記読み出し電圧とは絶対値が等しく、
かつ逆極性の電圧を印加して前記記憶素子からデータを
読み出す第４の処理と、前記第１の処理にて読み出され
たデータと前記第４の処理にて読み出されたデータとに
基づいて前記記憶素子に書き込まれたデータを判別する
第５の処理とを順次行うことを特徴とする。

【００７９】また、分極状態にヒステリシス特性を有す
る記憶素子に書き込まれたデータを複数の読み出し動作
により判別する半導体装置の駆動方法であって、前記記
憶素子に対して所定の読み出し電圧を印加して前記記憶
素子からデータを読み出す第１の処理と、前記記憶素子
に対して前記読み出し電圧とは逆極性の電圧を印加する
第２の処理と、前記記憶素子に対して前記読み出し電圧
を印加して前記記憶素子からデータを読み出す第３の処
理と、前記第１の処理にて読み出されたデータと前記第
３の処理にて読み出されたデータとに基づいて前記記憶
素子に書き込まれたデータを判別する第４の処理とを順
次行うことを特徴とする。

【００８０】また、前記第１の処理または前記第３の処
理にて読み出されたデータを、予め決められたオフセッ
ト量に基づいてその電圧をオフセットさせることを特徴
とする。

【００８１】また、分極状態にヒステリシス特性を有す
る記憶素子に書き込まれたデータを複数の読み出し動作
により判別する半導体装置の駆動方法であって、前記記
憶素子に対して所定の読み出し電圧を印加して前記記憶
素子からデータを読み出す第１の処理と、前記記憶素子
に対して前記読み出し電圧とは逆極性の電圧を印加する
第２の処理と、前記記憶素子に対して前記読み出し電圧
を印加して前記記憶素子からデータを読み出す第３の処
理と、前記記憶素子に対して前記読み出し電圧と同極性
の電圧を印加する第４の処理と、前記記憶素子に対して
前記読み出し電圧を印加して前記記憶素子からデータを
読み出す第５の処理と、前記第１の処理にて読み出され
たデータと前記第３の処理にて読み出されたデータと前
記第５の処理にて読み出されたデータとに基づいて前記
記憶素子に書き込まれたデータを判別する第６の処理と
を順次行うことを特徴とする。

【００８２】また、前記第３の処理にて読み出されたデ
ータと前記第５の処理にて読み出されたデータとを所定
の比率によって重み付けして積算し、該積算されたデー
タと前記第１の処理にて読み出されたデータとに基づい
て前記記憶素子に書き込まれたデータを判別することを
特徴とする。

【００８３】また、分極状態にヒステリシス特性を有す
る記憶素子に書き込まれたデータを複数の読み出し動作
により判別する半導体装置の駆動方法であって、前記記
憶素子に対して所定の読み出し電圧を印加して前記記憶
素子からデータを読み出す第１の処理と、前記記憶素子
に対して前記読み出し電圧とは逆極性の電圧を印加する
第２の処理と、前記記憶素子に対して、前記読み出し電
圧とは絶対値が等しく、かつ逆極性の電圧を印加して前
記記憶素子からデータを読み出す第３の処理と、前記記
憶素子に対して前記読み出し電圧を印加して前記記憶素
子からデータを読み出す第４の処理と、前記第１の処理
にて読み出されたデータと前記第３の処理にて読み出さ
れたデータと前記第４の処理にて読み出されたデータと
に基づいて前記記憶素子に書き込まれたデータを判別す
る第５の処理とを順次行うことを特徴とする。

【００８４】また、前記第３の処理にて読み出されたデ
ータと前記第４の処理にて読み出されたデータとを所定
の比率によって重み付けして積算し、該積算されたデー
タと前記第１の処理にて読み出されたデータとに基づい
て前記記憶素子に書き込まれたデータを判別することを
特徴とする。

【００８５】また、分極状態にヒステリシス特性を具備
し、データが書き込まれる記憶素子と、該記憶素子から
読み出されたデータを複数の端子に出力するスイッチン
グ素子と、該スイッチング素子から出力されたデータに
基づいて記憶素子に書き込まれたデータを判別する判別
機能素子とを有し、前記記憶素子に対して複数回の読み
出し動作が行われ、前記判別機能素子は、該複数の読み
出し動作によって読み出された複数のデータに基づいて
前記記憶素子に書き込まれたデータを判別する半導体装
置において、前記記憶素子から読み出され前記スイッチ
ング素子を介して出力された複数のデータのうち、２つ
以上のデータが入力され、該２つ以上のデータを予め決
められた比率によって重み付けして積算し、１つのデー
タとして出力する重み付け電圧積算素子を有し、前記判
別機能素子は、前記重み付け電圧積算素子から出力され
たデータと前記スイッチング素子から出力され、前記重
み付け電圧積算素子に入力されないデータとに基づい
て、前記記憶素子に書き込まれたデータを判別すること
を特徴とする。

【００８６】また、前記重み付け電圧積算素子は、複数
の入力端子を有し、該複数の端子のそれぞれに入力され
たデータを重み付けして積算することを特徴とする。

【００８７】また、前記重み付け電圧積算素子は、１つ
の入力端子を有し、該１つの入力端子に異なるタイミン
グで入力されたデータを重み付けして積算することを特
徴とする。

【００８８】また、前記比率は、入力されたデータのう
ち読み出しにより変化する分極状態の変化量が最大とな
るデータに対する重み付け量が最も大きくなるように設
定されていることを特徴とする。

【００８９】また、前記記憶素子は、強誘電体容量を有
することを特徴とする。

【００９０】また、前記記憶素子は、強誘電体容量と少
なくとも１つのトランジスタとからなることを特徴とす
る。

【００９１】また、前記強誘電体容量は、前記トランジ
スタのソースに接続されていることを特徴とする。

【００９２】また、前記強誘電体容量は、前記トランジ
スタのドレインに接続されていることを特徴とする。

【００９３】また、前記強誘電体容量は、前記トランジ
スタのゲートに接続されていることを特徴とする。

【００９４】また、前記記憶素子は、ゲート絶縁膜の一
部もしくは全部が強誘電体材料であるトランジスタを有
することを特徴とする。

【００９５】また、前記スイッチング素子は、少なくと
も１つのトランジスタからなることを特徴とする。

【００９６】また、前記判別機能素子は、２入力差動セ
ンスアンプであることを特徴とする。

【００９７】また、前記重み付け電圧積算素子は、複数
のトランジスタを有し、該複数のトランジスタを用いた
容量の組合せによって前記比率が決められていることを
特徴とする。

【００９８】また、前記記憶素子からデータが読み出さ
れるビット線の容量は、前記記憶素子に“１”が書き込
まれた場合の前記記憶素子の残留分極量をＱr、前記記
憶素子の抗電圧をＶcとした場合、Ｑr／Ｖc／１．５以
上であることを特徴とする。

【００９９】（作用）上記のように構成された本発明に
おいては、まず、記憶素子に対して所定の読み出し電圧
を印加して記憶素子からデータを読み出し、次に、記憶
素子に対して読み出し電圧とは逆極性の電圧を印加して
“１”を書き込み、次に、記憶素子に対して、記憶素子
の分極量が記憶素子に“０”が書き込まれた場合の半分
以上であり、かつ“１”が書き込まれた場合の半分以下
となるような電圧を印加し、それにより、記憶素子の分
極状態をほとんど分極されていない状態とする。そし
て、この分極状態の記憶素子に対して読み出し電圧を印
加して記憶素子からデータを読み出し、該データを参照
電圧として該参照電圧と読み出されたデータとを比較
し、該比較結果に基づいて記憶素子に書き込まれたデー
タを判別する。

【０１００】このように、記憶素子からデータを読み出
す場合に、記憶素子がほとんど分極されていない状態を
生成し、その状態の記憶素子から読み出されたデータを
参照電圧とするので、記憶素子の残留分極量が減少した
場合においても正確にデータが読み出される。

【０１０１】また、記憶素子に対して所定の読み出し電
圧を印加して記憶素子からデータを読み出し、次に、記
憶素子に対して読み出し電圧とは逆極性の電圧を印加し
て“１”を書き込み、次に、記憶素子に対して読み出し
電圧を印加して記憶素子からデータを読み出し、該デー
タを参照電圧として該参照電圧と読み出されたデータと
を比較し、該比較結果に基づいて記憶素子に書き込まれ
たデータを判別する。

【０１０２】このように、記憶素子からデータを読み出
す際に用いる参照電圧を、記憶素子の分極状態のヒステ
リシス曲線の傾きが急峻な部分の電圧とするので、記憶
素子の残留分極量が変動した場合においても、参照電圧
の変動が大きくなることはなく、正確にデータが読み出
される。

【０１０３】また、参照電圧に予め決められたオフセッ
ト量を付加した場合は、読み出されたデータと参照電圧
の差異が大きくなり、さらに正確にデータが読み出され
る。

【０１０４】また、記憶素子に対して所定の読み出し電
圧を印加して記憶素子からデータを読み出し、次に、記
憶素子に対して読み出し電圧とは逆極性の電圧を印加
し、次に、記憶素子に対して読み出し電圧を印加して記
憶素子からデータを読み出し、次に、記憶素子に対して
読み出し電圧と同極性の電圧を印加し、次に、記憶素子
に対して読み出し電圧を印加して記憶素子からデータを
読み出し、その後、２回目に読み出したデータと３回目
に読み出したデータとを所定の比率によって重み付けし
て積算して参照電圧とし、該参照電圧と１回目に読み出
したデータとを比較し、該比較結果に基づいて記憶素子
に書き込まれたデータを判別する。

【０１０５】このように、記憶素子に実際に書き込まれ
るデータに基づいて参照電圧を生成し、さらに、データ
の重み付けにより、読み出されたデータと参照電圧の差
異が大きくなるので、記憶素子の残留分極量が減少した
場合においても正確にデータが読み出される。

【０１０６】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【０１０７】（第１の実施の形態）図１は、本発明の半
導体装置の駆動方法の第１の実施の形態を説明するため
の図であり、図２は、図１を用いて説明する駆動方法を
実現するための半導体装置の構成例を示す回路図であ
る。

【０１０８】本構成例は図２に示すように、少なくとも
２つの端子５，６を有し、端子５に制御電圧が印加され
ることにより端子６を介してデータの書き込みまたは読
み出しが行われる記憶素子１と、記憶素子１にデータが
書き込まれる場合に記憶素子１に書き込まれるデータに
基づいた電圧が印加され、記憶素子１からデータが読み
出される場合に読み出し行うための電圧が印加され、該
電圧を外部から印加される制御電圧に基づいて出力する
スイッチング素子２と、記憶素子１から読み出されたデ
ータが入力され、該データを外部から印加される制御電
圧に基づいて２つのデータとして出力するスイッチング
素子３と、スイッチング素子３を介して出力された２つ
のデータの差に基づいて記憶素子１から読み出されたデ
ータを判別し、判別結果を出力する判別機能素子４と、
判別機能素子４から出力された判別結果を外部から印加
される制御電圧に基づいて記憶素子１に書き込むスイッ
チング素子１８とから構成されており、記憶素子１とス
イッチング素子２とスイッチング素子３とが接続部１７
にて接続されている。

【０１０９】なお、記憶素子１においては、データの書
き込みまたは読み出しが行われる端子６と、端子６を介
してのデータの書き込みまたは読み出しを制御するため
の制御電圧が印加される端子５とが設けられており、さ
らに、書き込みを行うかどうかの選択を行う端子（不図
示）が設けられている場合もある。

【０１１０】また、スイッチング素子２においては、記
憶素子１にデータが書き込まれる場合に記憶素子１に書
き込まれるデータに基づいた電圧が印加され、記憶素子
１からデータが読み出される場合に読み出し行うための
電圧が印加される端子７と、端子７に印加された電圧を
出力する端子８と、端子７に印加された電圧の端子８か
らの出力を制御するための制御電圧が印加される端子９
とが設けられている。

【０１１１】また、スイッチング素子３においては、記
憶素子１から読み出されたデータが入力される端子１０
と、端子１０に入力されたデータを出力する端子１１，
１２と、端子１０に入力されたデータの端子１１，１２
からの出力を制御するための制御電圧が印加される端子
１３とが設けられており、端子１３に印加される制御電
圧に基づいて、端子１０と端子１１，１２との接続ある
いは切断が個別に制御される。

【０１１２】また、判別機能素子４においては、スイッ
チング素子３の端子１１から出力されたデータが入力さ
れる端子１４と、スイッチング素子３の端子１２から出
力されたデータが入力される端子１５と、端子１４に入
力されたデータと端子１５に入力されたデータとの差に
基づいた判別結果を出力する端子１６とが設けられてお
り、さらに、判別の実行を制御するための制御電圧が印
加される端子（不図示）が設けられている場合もある。

【０１１３】また、スイッチング素子１８においては、
判別機能素子４から出力された判別結果が入力される端
子１９と、端子１９に入力された判別結果を出力する端
子２１と、端子１９に入力された判別結果の端子２１か
らの出力を制御するための制御電圧が印加される端子２
０とが設けられている。

【０１１４】なお、端子６，８，１０，２１は、互いに
接続部１７を介して接続されている。

【０１１５】以下に、上記のように構成された半導体装
置を用いたデータの書き込み及び読み出し方法について
図１を参照して説明する。

【０１１６】まず、記憶素子１に対するデータの書き込
み方法について説明する。

【０１１７】まず、スイッチング素子２の端子９に制御
電圧を印加してスイッチング素子２をＯＮ状態にし、そ
の後、スイッチング素子２の端子７に記憶素子１に書き
込むデータに基づく電圧を印加するとともに記憶素子１
の端子５に制御電圧を印加する。なお、記憶素子１の端
子５に制御電圧を印加した後にスイッチング素子２の端
子９に制御電圧を印加してスイッチング素子２をＯＮ状
態にする方法や、スイッチング素子２をＯＮ状態にして
スイッチング素子２の端子７に記憶素子１に書き込むデ
ータに基づく電圧を印加し、端子７に印加された電圧が
端子８に出力された後、スイッチング素子２をＯＦＦ状
態にし、その後、記憶素子１の端子５に制御電圧を印加
する方法もある。

【０１１８】また、記憶素子１に、データの書き込みを
行うかどうかの選択を行う端子が設けられている場合
は、該選択端子により書き込みを許可状態にする。

【０１１９】これにより、スイッチング素子２の端子７
に印加された電圧が端子６を介して記憶素子１に印加さ
れ、データとして書き込まれる。

【０１２０】ここで、データ“１”が書き込まれる場合
に記憶素子１に印加される電圧はＶW1となり、記憶素子
１の分極状態は点Ｋとなる。また、データ“０”が書き
込まれる場合に記憶素子１に印加される電圧はＶW0とな
り、記憶素子１の分極状態は点Ｌとなる。

【０１２１】その後、記憶素子１にかかる電圧を０Ｖと
すると、記憶素子１の分極状態は、データ“１”が書き
込まれた状態では点Ａの状態となり、データ“０”が書
き込まれた状態では点Ｂの状態となる。

【０１２２】次に、記憶素子１からのデータの読み出し
方法について説明する。なお、本形態においては、記憶
素子１からのデータの読み出しを２回行い、２回目の読
み出し電圧を参照電圧として用い、１回目の読み出し電
圧を参照電圧と比較することによりデータの判別を行
う。

【０１２３】また、本形態においては、時間の経過とと
もに記憶素子１に残留劣化が生じ、書き込まれたデータ
が“１”の場合の記憶素子１の分極状態は点Ａの状態か
ら点Ｃの状態に移っており、書き込まれたデータが
“０”の場合の記憶素子１の分極状態は点Ｂの状態から
点Ｄの状態に移っているものとする。

【０１２４】１回目の読み出しは、まず、スイッチング
素子２の端子７に記憶素子１からデータを読み出すため
の電圧ＶRを印加し、その後、端子９に制御電圧を印加
することによりスイッチング素子２をＯＮ状態にし、そ
れにより、接続部１７における電位を端子７に印加され
た電位とする。

【０１２５】次に、スイッチング素子２をＯＦＦ状態に
する。

【０１２６】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧ＶRが
印加される。このとき、記憶素子１に書き込まれたデー
タが“１”の場合は、記憶素子１の分極状態が点Ｅの状
態となり、接続部１７にＶ1が読み出される。また、記
憶素子１に書き込まれたデータが“０”の場合は、記憶
素子１の分極状態が点Ｆの状態となり、接続部１７にＶ
0が読み出される。

【０１２７】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０１２８】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において、端子５に制御電圧を印加する方法もある。

【０１２９】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０１３０】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０１３１】次に、スイッチング素子３の端子１３に、
スイッチング素子３の端子１０と端子１１とを電気的に
接続するための制御電圧を印加する。それにより、接続
部１７に読み出されたデータがスイッチング素子３の端
子１１を介して端子１４から判別機能素子４に入力され
る。なお、スイッチング素子３内の端子１０と端子１１
との接続制御においては、スイッチング素子２をＯＮ状
態にする前や、記憶素子１内のデータを接続部１７に出
力させる前に行う方法もある。

【０１３２】次に、スイッチング素子３をＯＦＦ状態と
し、その後、上述した書き込み方法によって、記憶素子
１に“１”を書き込む。すなわち、記憶素子１には、読
み出し電圧とは逆向きとなる電圧ＶW1が印加され、それ
により、記憶素子１の分極状態は点Ｋの状態となり、そ
の後、点Ａの状態となる。

【０１３３】２回目の読み出しは、まず、スイッチング
素子２の端子７に所定の電圧ＶBを印加し、その後、端
子９に制御電圧を印加することによりスイッチング素子
２をＯＮ状態にし、それにより、接続部１７における電
位を端子７に印加された電位とする。

【０１３４】次に、スイッチング素子２をＯＦＦ状態に
する。

【０１３５】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には端子７に印加された
電圧ＶBが印加され、記憶素子１の分極状態が点Ｇの状
態となる。なお、このとき、記憶素子１にデータ“１”
が書き込まれてからあまり時間が経過していないため、
記憶素子１の残留分極は少ない。

【０１３６】その後、記憶素子１にかかる電圧が０Ｖと
なるような電圧を端子７に印加し、スイッチング素子２
をＯＮ状態にしてからＯＦＦ状態に戻すと、記憶素子１
の分極状態は点Ｈの状態となり、記憶素子１の残留分極
が極めて小さなものとなる。

【０１３７】ここで、端子７に印加する電圧ＶBにおい
ては、点Ｈが点Ａの半分の値から点Ｂの半分の値までと
なるようにヒステリシス特性曲線上の点Ｇを算出し、点
Ｇからひいた、読み出し電圧印加時における傾きを有す
る直線と、点Ａを通りＸ軸に平行にひかれた直線との交
点における電圧とする。

【０１３８】別の方法として、まず、スイッチング素子
２の端子７に端子５との電位差が所定の電圧ＶＢ’とな
る電圧を印加し、その後、端子９に制御電圧を印加する
ことによりスイッチング素子２をＯＮ状態とし、それに
より、接続部１７における電位を端子７に印加された電
位とする。

【０１３９】それにより、記憶素子１には端子７に印加
された電圧ＶＢ’が印加され、記憶素子１の分極状態が
点Ｇの状態となる。なお、このとき、記憶素子１にデー
タ“１”が書き込まれてからあまり時間が経過していな
いため、記憶素子１の残留分極は少ない。

【０１４０】その後、端子７の電圧を端子５の電圧と等
しくすると、記憶素子１にかかる電圧が０Ｖとなり、記
憶素子１の分極状態は点Ｈの状態となり、記憶素子１の
残留分極が極めて小さなものとなる。

【０１４１】次に、スイッチング素子２をＯＦＦ状態に
する。

【０１４２】ここで、端子７に印加する電圧ＶＢ’にお
いては、点Ｈが点Ａの半分の値から点Ｂの半分の値まで
となるようにヒステリシス曲線上の点Ｇを算出し、この
点Ｇの電圧とする。

【０１４３】次に、スイッチング素子２の端子７に記憶
素子１からデータを読み出すための電圧ＶRを印加し、
その後、端子９に制御電圧を印加することによりスイッ
チング素子２をＯＮ状態にし、それにより、接続部１７
における電位を端子７に印加された電位とする。

【０１４４】次に、スイッチング素子２をＯＦＦ状態に
する。

【０１４５】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧ＶRが
印加される。このとき、記憶素子１の分極状態は点Ｈか
ら点Ｉに移り、接続部１７に読み出される電位はＶref
となる。

【０１４６】また、スイッチング素子２をＯＦＦ状態と
して、それにより接続部１７をフローティング状態と
し、端子５に読み出し電圧ＶRを印加してもよい。

【０１４７】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０１４８】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。

【０１４９】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０１５０】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０１５１】次に、スイッチング素子３の端子１３に、
スイッチング素子３の端子１０と端子１２とを電気的に
接続するための制御電圧を印加する。それにより、接続
部１７に読み出されたデータがスイッチング素子３の端
子１２を介して端子１５から判別機能素子４に入力され
る。なお、スイッチング素子３内の端子１０と端子１２
との接続制御においては、スイッチング素子２をＯＮ状
態にする前や、記憶素子１内のデータを接続部１７に出
力させる前に行う方法もある。

【０１５２】上述した２回の読み出しによって、判別機
能素子４に２つのデータが入力され、判別機能素子４に
おいて、入力された２つのデータの差に基づいてデータ
の判別結果が出力される。なお、判別機能素子４に、判
別の実行を制御するための制御電圧が印加される制御端
子が設けられている場合は、該制御端子に、判別の実行
を制御するための制御電圧を印加し、それにより判別を
開始し、結果を出力する。

【０１５３】次に、スイッチング素子３をＯＦＦ状態に
する。なお、判別機能素子４に上述したような制御端子
が設けられている場合は、該制御端子に制御信号を印加
する前にスイッチング素子３をＯＦＦ状態にしてもよ
い。

【０１５４】その後、スイッチング素子１８が設けられ
た場合においては、判別機能素子４から出力された判別
結果が接続部１７にフィードバックされ、記憶素子１に
対して再書き込みが行われる。

【０１５５】上述したような一連の半導体装置の駆動方
法においては、２回目の読み出し処理においてデータ
“１”と“０”との中間の電圧が接続部１７に出力され
るため、オフセットを発生させる回路が必要ない。

【０１５６】そのため、適切な参照電圧が得られるとと
もに、回路面積を縮小することができる。

【０１５７】以下に、図２に示した半導体装置を用いた
他のデータの書き込み方法及び読み出し方法について図
３を参照して説明する。

【０１５８】図３は、図２に示した半導体装置を用いた
他のデータの書き込み方法及び読み出し方法を説明する
ための図である。

【０１５９】まず、記憶素子１に対するデータの書き込
み方法について説明する。

【０１６０】まず、スイッチング素子２の端子９に制御
電圧を印加してスイッチング素子２をＯＮ状態にし、そ
の後、スイッチング素子２の端子７に記憶素子１に書き
込むデータに基づく電圧を印加するとともに記憶素子１
の端子５に制御電圧を印加する。なお、スイッチング素
子２の端子７に記憶素子１に電圧を印加した後にスイッ
チング素子２をＯＮ状態にする方法や、スイッチング素
子２をＯＮ状態にしてスイッチング素子の端子７に電圧
を印加し、端子７に印加された電圧が端子８に出力され
た後、スイッチング素子２をＯＦＦ状態にし、記憶素子
１の端子５に制御電圧を印加する方法もある。

【０１６１】また、記憶素子１に、データの書き込みを
行うかどうかの選択を行う端子が設けられている場合
は、該選択端子により書き込みを許可状態にする。

【０１６２】これにより、スイッチング素子２の端子７
に印加された電圧が端子６を介して記憶素子１に印加さ
れ、データとして書き込まれる。

【０１６３】ここで、データ“１”が書き込まれる場合
に記憶素子１に印加される電圧はＶW1となり、記憶素子
１の分極状態は点Ｋとなる。また、データ“０”が書き
込まれる場合に記憶素子１に印加される電圧はＶW0とな
り、記憶素子１の分極状態は点Ｌとなる。

【０１６４】その後、記憶素子１にかかる電圧を０Ｖと
すると、記憶素子１の分極状態は、データ“１”が書き
込まれた状態では点Ａの状態となり、データ“０”が書
き込まれた状態では点Ｂの状態となる。

【０１６５】次に、記憶素子１からのデータの読み出し
方法について説明する。なお、本形態においては、記憶
素子１からのデータの読み出しを２回行い、２回目の読
み出し電圧を参照電圧として用い、１回目の読み出し電
圧を参照電圧と比較することによりデータの判別を行
う。

【０１６６】また、本形態においては、時間の経過とと
もに記憶素子１に残留劣化が生じ、書き込まれたデータ
が“１”の場合の記憶素子１の分極状態は点Ａの状態か
ら点Ｃの状態に移っており、書き込まれたデータが
“０”の場合の記憶素子１の分極状態は点Ｂの状態から
点Ｄの状態に移っているものとする。

【０１６７】１回目の読み出しは、まず、スイッチング
素子２の端子７に記憶素子１からデータを読み出すため
の電圧ＶRを印加し、その後、端子９に制御電圧を印加
することによりスイッチング素子２をＯＮ状態にし、そ
れにより、接続部１７における電位を端子７に印加され
た電位とする。

【０１６８】次に、スイッチング素子２をＯＦＦ状態に
設定する。

【０１６９】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧ＶRが
印加される。このとき、記憶素子１に書き込まれたデー
タが“１”の場合は、記憶素子１の分極状態が点Ｅの状
態となり、接続部１７にＶ1が読み出される、また、記
憶素子１に書き込まれたデータが“０”の場合は、記憶
素子１の分極状態が点Ｆの状態となり、接続部１７にＶ
0が読み出される。

【０１７０】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０１７１】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において、端子５に制御電圧を印加する方法もある。

【０１７２】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０１７３】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０１７４】次に、スイッチング素子３の端子１３に、
スイッチング素子３の端子１０と端子１１とを電気的に
接続するための制御電圧を印加する。それにより、接続
部１７に読み出されたデータがスイッチング素子３の端
子１１を介して端子１４から判別機能素子４に入力され
る。なお、スイッチング素子３内の端子１０と端子１１
との接続制御においては、スイッチング素子２をＯＮ状
態にする前や、記憶素子１内のデータを出力させる前に
行う方法もある。

【０１７５】次に、スイッチング素子３をＯＦＦ状態と
し、その後、上述した書き込み方法によって、記憶素子
１に“１”を書き込む。すなわち、記憶素子１には、読
み出し電圧とは逆向きとなる電圧ＶW1が印加され、それ
により、記憶素子１の分極状態は点Ｋの状態となり、そ
の後、点Ａの状態となる。

【０１７６】２回目の読み出しは、まず、スイッチング
素子２の端子７に所定の電圧ＶBを印加し、その後、端
子９に制御電圧を印加することによりスイッチング素子
２をＯＮ状態にし、それにより、接続部１７における電
位を端子７に印加された電位とする。

【０１７７】次に、スイッチング素子２をＯＦＦ状態に
する。

【０１７８】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には端子７に印加された
電圧ＶBが印加され、記憶素子１の分極状態が点Ｇの状
態となる。なお、このとき、記憶素子１にデータ“１”
が書き込まれてからあまり時間が経過していないため、
記憶素子１の残留分極は少ない。

【０１７９】その後、記憶素子１にかかる電圧が０Ｖと
なるような電圧を端子５に印加して元の電圧に戻し、端
子７に端子５の電圧と同じ電圧を与えてスイッチング素
子２をＯＮ状態にして、その後、ＯＦＦ状態に戻すと、
記憶素子１の分極状態は点Ｊを経由して点Ｈの状態とな
り、記憶素子１の残留分極が極めて小さなものとなる。

【０１８０】ここで、端子７に印加する電圧ＶBにおい
ては、点Ｈが点Ａの半分の値から点Ｂの半分の値までと
なるようにヒステリシス特性曲線上の点Ｇを算出し、点
Ｇからひいた、読み出し電圧印加時における傾きを有す
る直線と、点Ａを通りＸ軸に平行にひかれた直線との交
点における電圧とする。

【０１８１】次に、スイッチング素子２の端子７に記憶
素子１からデータを読み出すための電圧−ＶRを印加
し、その後、端子９に制御電圧を印加することによりス
イッチング素子２をＯＮ状態にし、それにより、接続部
１７における電位を端子７に印加された電位とする。

【０１８２】次に、スイッチング素子２をＯＦＦ状態に
する。

【０１８３】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧−ＶR
が印加される。このとき、記憶素子１の分極状態は点Ｈ
から点Ｉに移り、接続部１７に読み出される電位はＶre
fとなる。

【０１８４】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０１８５】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において端子５に制御電圧を印加する方法もある。

【０１８６】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０１８７】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０１８８】ここで、記憶素子１からデータを読み出す
ために印加される電圧−ＶRは、ＶBとは逆向きの電圧で
ある。

【０１８９】次に、スイッチング素子３の端子１３に、
スイッチング素子３の端子１０と端子１２とを電気的に
接続するための制御電圧を印加する。それにより、接続
部１７に読み出されたデータがスイッチング素子３の端
子１２を介して端子１５から判別機能素子４に入力され
る。なお、スイッチング素子３内の端子１０と端子１２
との接続制御においては、２回目の読み出し動作時にお
けるスイッチング素子２をＯＮ状態にする前や、記憶素
子１内のデータを接続部１７に出力させる前に行う方法
もある。

【０１９０】上述した２回の読み出しによって、判別機
能素子４に２つのデータが入力され、判別機能素子４に
おいて、入力された２つのデータの差に基づいてデータ
の判別結果が出力される。なお、判別機能素子４に、判
別の実行を制御するための制御電圧が印加される制御端
子が設けられている場合は、該制御端子に、判別の実行
を制御するための制御電圧を印加し、それにより、判別
を開始し、結果を出力する。

【０１９１】次に、スイッチング素子３をＯＦＦ状態に
する。なお、判別機能素子４に上述したような制御端子
が設けられている場合は、該制御端子に制御信号を印加
する前にスイッチング素子３をＯＦＦ状態にしてもよ
い。

【０１９２】その後、スイッチング素子１８が設けられ
た場合においては、判別機能素子４から出力された判別
結果が接続部１７にフィードバックされ、記憶素子１に
対して再書き込みが行われる。

【０１９３】上述したような一連の半導体装置の動作方
法においては、２回目の読み出し処理においてデータ
“１”と“０”との中間の電圧が接続部１７に出力され
るため、オフセットを発生させる回路が必要ない。

【０１９４】そのため、適切な参照電圧が得られるとと
もに、回路面積を縮小することができる。

【０１９５】以下に、上述した半導体装置を用いたメモ
リアレイについて説明する。

【０１９６】図４は、図２に示した半導体装置を用いた
メモリアレイの一構成例を示す図であり、２行２列のメ
モリアレイを示している。

【０１９７】本形態は図４に示すように、記憶素子１の
端子５がワード線Ｗ１，Ｗ２に、端子６がビット線Ｂ
１，Ｂ２にそれぞれ接続されている。また、スイッチン
グ素子２の端子８が各ビット線Ｂ１，Ｂ２の一端に接続
されている。また、スイッチング素子３の端子１０が各
ビット線Ｂ１，Ｂ２の他端に接続されている。また、ス
イッチング素子３からの２つの出力が判別機能素子４の
２つの入力にそれぞれ接続されている。また、スイッチ
ング素子２の端子９がビット制御線ＢＣに、スイッチン
グ素子３の端子１３が出力制御線ＯＣにそれぞれ接続さ
れている。

【０１９８】上記のように構成されたメモリアレイにお
いては、ワード線Ｗ１，Ｗ２、ビット線Ｂ１，Ｂ２、ビ
ット制御線ＢＣ及び出力制御線ＯＣの電位を操作するこ
とにより、上述したような記憶素子１に対するデータの
書き込み及び読み出し動作が可能である。

【０１９９】（第２の実施の形態）上述した第１の実施
の形態において説明したものに対して、読み出し時にビ
ット線の容量を変える機構、または、判別機能素子４の
２つの入力にオフセットを付加する機構を追加すること
もできる。または、判別機能素子４内に、２つの入力の
容量が異なる機構、または、２つの入力にオフセットを
付加してデータの判別を行う機構を追加することもでき
る。

【０２００】図５は、本発明の半導体装置の駆動方法の
第２の実施の形態を説明するための図である。

【０２０１】以下に、図５に示す半導体装置の駆動方法
について図２に示した半導体装置を用いて説明する。

【０２０２】本形態におけるデータの書き込み方法は、
第１の実施の形態にて説明した方法と同様であるため、
ここでの説明は省略する。

【０２０３】なお、本形態においても、記憶素子１から
のデータの読み出しを２回行い、２回目の読み出し電圧
を参照電圧として用い、１回目の読み出し電圧を参照電
圧と比較することによりデータの判別を行う。

【０２０４】また、本形態においては、時間の経過とと
もに記憶素子１に残留劣化が生じ、書き込まれたデータ
が“１”の場合の記憶素子１の分極状態は点Ａの状態か
ら点Ｃの状態に移っており、書き込まれたデータが
“０”の場合の記憶素子１の分極状態は点Ｂの状態から
点Ｄの状態に移っているものとする。

【０２０５】１回目の読み出しは、まず、スイッチング
素子２の端子７に記憶素子１からデータを読み出すため
の電圧ＶRを印加し、その後、端子９に制御電圧を印加
することによりスイッチング素子２をＯＮ状態にし、そ
れにより、接続部１７における電位を端子７に印加され
た電位とする。

【０２０６】次に、スイッチング素子２をＯＦＦ状態に
設定する。

【０２０７】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧ＶRが
印加される。このとき、記憶素子１に書き込まれたデー
タが“１”の場合は、記憶素子１の分極状態が点Ｃの状
態から点Ｅの状態に移り、接続部１７にＶ1が読み出さ
れる。また、記憶素子１に書き込まれたデータが“０”
の場合は、記憶素子１の分極状態が点Ｄの状態から点Ｆ
の状態に移り、接続部１７にＶ0が読み出される。

【０２０８】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０２０９】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において端子５に制御電圧を印加する方法もある。

【０２１０】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０２１１】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０２１２】次に、スイッチング素子３の端子１３に、
スイッチング素子３の端子１０と端子１１とを電気的に
接続するための制御電圧を印加する。それにより、接続
部１７に読み出されたデータがスイッチング素子３の端
子１１を介して端子１４から判別機能素子４に入力され
る。なお、スイッチング素子３内の端子１０と端子１１
との接続制御においては、スイッチング素子２をＯＮ状
態に設定する前や、記憶素子１内のデータを接続部１７
に出力させる前に行う方法もある。

【０２１３】次に、スイッチング素子３をＯＦＦ状態と
し、その後、上述した書き込み方法によって、記憶素子
１に“１”を書き込む。すなわち、記憶素子１には、読
み出し電圧とは逆向きとなる電圧ＶW1が印加され、それ
により、記憶素子１の分極状態は点Ｋの状態となり、そ
の後、点Ａの状態となる。

【０２１４】２回目の読み出しは、まず、スイッチング
素子２の端子７に記憶素子１からデータを読み出すため
の電圧ＶRを印加し、その後、端子９に制御電圧を印加
することによりスイッチング素子２をＯＮ状態にし、そ
れにより、接続部１７における電位を端子７に印加され
た電位とする。

【０２１５】次に、スイッチング素子２をＯＦＦ状態に
設定する。

【０２１６】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧ＶRが
印加される。このとき、記憶素子１の分極状態は点Ｇと
なり、接続部１７に読み出される電位はＶrefとなる。

【０２１７】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０２１８】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において端子５に制御電圧を印加する方法もある。

【０２１９】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０２２０】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０２２１】次に、スイッチング素子３の端子１３に、
スイッチング素子３の端子１０と端子１２とを電気的に
接続するための制御電圧を印加する。それにより、接続
部１７に読み出されたデータがスイッチング素子３の端
子１２を介して端子１５から判別機能素子４に入力され
る。なお、スイッチング素子３内の端子１０と端子１２
との接続制御においては、２回目の読み出し時における
スイッチング素子２をＯＮ状態に設定する前や、記憶素
子１内のデータを接続部１７に出力させる前に行う方法
もある。

【０２２２】ここで、２回目の読み出しデータは、予め
決められたオフセット値に基づいてオフセットされた電
圧として判別機能素子４に入力される。

【０２２３】上述した２回の読み出しによって、判別機
能素子４に２つのデータが入力され、判別機能素子４に
おいて、入力された２つのデータの差に基づいてデータ
の判別結果が出力される。なお、判別機能素子４に、判
別の実行を制御するための制御電圧が印加される制御端
子が設けられている場合は、該制御端子に、判別の実行
を制御するための制御電圧を印加し、それにより判別を
開始し、結果を出力する。

【０２２４】次に、スイッチング素子３をＯＦＦ状態に
する。なお、判別機能素子４に上述したような制御端子
が設けられている場合は、該制御端子に制御信号を印加
する前にスイッチング素子３をＯＦＦ状態にしてもよ
い。

【０２２５】なお、判別機能素子４に入力される２回目
の読み出しデータに付加されるオフセット量において
は、判別機能素子４に入力される１回目の読み出しデー
タが“１”の場合であっても、“１”を正確に判別でき
るような量とする。

【０２２６】その後、スイッチング素子１８が設けられ
た場合においては、判別機能素子４から出力された判別
結果が接続部１７にフィードバックされ、記憶素子１に
対して再書き込みが行われる。

【０２２７】上述したような一連の半導体装置の駆動方
法においては、２回目の読み出し動作時における記憶素
子１の分極状態がヒステリシス曲線の傾きが急峻な部分
となるため、記憶素子１の残留分極量の変動に対して、
接続部１７の出力電圧の変動が小さくなる。そのため、
従来に比べてオフセット電圧を決める際のマージンを小
さくすることができる。

【０２２８】それにより、データの読み出しができなく
なるまでの寿命を延ばすことができる。

【０２２９】また、本形態においても、第１の実施の形
態で説明した動作方法が適用可能であり、オフセットを
用いた判別処理を行うことができる。

【０２３０】（第３の実施の形態）図６は、本発明の半
導体装置の駆動方法の第３の実施の形態を説明するため
の図であり、図７は、図６を用いて説明する駆動方法を
実現するための半導体装置の一構成例を示す回路図であ
る。

【０２３１】本構成例は図７に示すように、少なくとも
２つの端子５，６を有し、端子５に制御電圧が印加され
ることにより端子６を介してデータの書き込みまたは読
み出しが行われる記憶素子１と、記憶素子１にデータが
書き込まれる場合に記憶素子１に書き込まれるデータに
基づいた電圧が印加され、記憶素子１からデータが読み
出される場合に読み出し行うための電圧が印加され、該
電圧を外部から印加される制御電圧に基づいて出力する
スイッチング素子２と、記憶素子１から読み出されたデ
ータが入力され、該データを外部から印加される制御電
圧に基づいて３つのデータとして出力するスイッチング
素子２２と、スイッチング素子２２から出力されたデー
タうち１つ以上のデータが入力され、該データを重み付
けした上で積算し、該積算値を出力する重み付け積算素
子２３と、スイッチング素子２２から出力されたデータ
と重み付け積算素子２３から出力されたデータとの差に
基づいて記憶素子１から読み出されたデータを判別し、
判別結果を出力する判別機能素子４と、判別機能素子４
から出力された判別結果を外部から印加される制御電圧
に基づいて記憶素子１に書き込むスイッチング素子１８
とから構成されており、記憶素子１とスイッチング素子
２とスイッチング素子２２とが接続部１７にて接続され
ている。

【０２３２】なお、記憶素子１においては、データの書
き込みまたは読み出しが行われる端子６と、端子６を介
してのデータの書き込みまたは読み出しを制御するため
の制御電圧が印加される端子５とが設けられており、さ
らに、書き込みを行うかどうかの選択を行う端子（不図
示）が設けられている場合もある。

【０２３３】また、スイッチング素子２においては、記
憶素子１にデータが書き込まれる場合に記憶素子１に書
き込まれるデータに基づいた電圧が印加され、記憶素子
１からデータが読み出される場合に読み出し行うための
電圧が印加される端子７と、端子７に印加された電圧を
出力する端子８と、端子７に印加された電圧の端子８か
らの出力を制御するための制御電圧が印加される端子９
とが設けられている。

【０２３４】また、スイッチング素子２２においては、
記憶素子１から読み出されたデータが入力される端子２
４と、端子２４に入力されたデータを出力する端子２６
〜２８と、端子２４に入力されたデータの端子２６〜２
８からの出力を制御するための制御電圧が印加される端
子２５とが設けられており、端子２５に印加される制御
電圧に基づいて、端子２４と端子２６〜２８との接続あ
るいは切断が個別に制御される。

【０２３５】また、重み付け電圧積算素子２３において
は、スイッチング素子２２の端子２７から出力されたデ
ータが入力される端子２９と、スイッチング素子２２の
端子２８から出力されたデータが入力される端子３０
と、端子２９，３０に入力されたデータまたは異なるタ
イミングで入力されたデータが重み付けされた上で積算
された積算値を出力する端子３１とが設けられており、
さらに、積算処理の実行を制御するための制御電圧が印
加される端子（不図示）が設けられている場合もある。

【０２３６】また、判別機能素子４においては、スイッ
チング素子２２の端子２６から出力されたデータが入力
される端子１４と、重み付け電圧積算素子２３の端子３
１から出力されたデータが入力される端子１５と、端子
１４に入力されたデータと端子１５に入力されたデータ
との差に基づいた判別結果を出力する端子１６とが設け
られており、さらに、判別の実行を制御するための制御
電圧が印加される端子（不図示）が設けられている場合
もある。

【０２３７】また、スイッチング素子１８においては、
判別機能素子４から出力された判別結果が入力される端
子１９と、端子１９に入力された判別結果を出力する端
子２１と、端子１９に入力された判別結果の端子２１か
らの出力を制御するための制御電圧が印加される端子２
０とが設けられている。

【０２３８】なお、端子６，８，２１，２４は、互いに
接続部１７を介して接続されている。

【０２３９】以下に、上記のように構成された半導体装
置を用いたデータの書き込み及び読み出し方法について
図６を参照して説明する。

【０２４０】本形態におけるデータの書き込み方法は、
第１の実施の形態にて説明した方法と同様であるため、
ここでの説明は省略する。

【０２４１】以下に、本形態におけるデータの読み出し
方法について説明する。なお、本形態においては、記憶
素子１からのデータの読み出しを３回行う。

【０２４２】また、本形態においては、時間の経過とと
もに記憶素子１に残留劣化が生じ、書き込まれたデータ
が“１”の場合の記憶素子１の分極状態は点Ａの状態か
ら点Ｃの状態に移っており、書き込まれたデータが
“０”の場合の記憶素子１の分極状態は点Ｂの状態から
点Ｄの状態に移っているものとする。

【０２４３】１回目の読み出しは、まず、スイッチング
素子２の端子７に記憶素子１からデータを読み出すため
の電圧ＶRを印加し、その後、端子９に制御電圧を印加
することによりスイッチング素子２をＯＮ状態にし、そ
れにより、接続部１７における電位を端子７に印加され
た電位とする。

【０２４４】次に、スイッチング素子２をＯＦＦ状態に
する。

【０２４５】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧ＶRが
印加される。このとき、記憶素子１に書き込まれたデー
タが“１”の場合は、記憶素子１の分極状態が点Ｃの状
態から点Ｅの状態に移り、接続部１７にＶ1が読み出さ
れる。また、記憶素子１に書き込まれたデータは“０”
の場合は、記憶素子１の分極状態が点Ｄの状態から点Ｆ
の状態に移り、接続部１７にＶ0が読み出される。

【０２４６】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０２４７】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において端子５に制御電圧を印加する方法もある。

【０２４８】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０２４９】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０２５０】次に、スイッチング素子２２の端子２５
に、スイッチング素子２２の端子２４と端子２６とを接
続するための制御電圧を印加する。それにより、接続部
１７に読み出されたデータがスイッチング素子２２の端
子２６を介して端子１４から判別機能素子４に入力され
る。なお、スイッチング素子２２内の端子２４と端子２
６との接続制御においては、スイッチング素子２をＯＮ
状態に設定する前や、記憶素子１内のデータを接続部１
７に出力させる前に行う方法もある。

【０２５１】次に、スイッチング素子２２をＯＦＦ状態
とし、その後、上述した書き込み方法によって、記憶素
子１にデータ“１”を書き込む。すなわち、記憶素子１
には、読み出し電圧とは逆向きとなる電圧ＶW1が印加さ
れ、それにより、記憶素子１の分極状態は点Ｋの状態と
なり、その後、点Ａの状態となる。

【０２５２】２回目の読み出しは、まず、スイッチング
素子２の端子７に記憶素子１からデータを読み出すため
の電圧ＶRを印加し、その後、端子９に制御電圧を印加
することによりスイッチング素子２をＯＮ状態にし、そ
れにより、接続部１７における電位を端子７に印加され
た電位とする。

【０２５３】次に、スイッチング素子２をＯＦＦ状態に
設定する。

【０２５４】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧ＶRが
印加される。このとき、記憶素子１の分極状態は点Ａの
状態から点Ｇの状態に移り、接続部１７にＶref1が読み
出される。

【０２５５】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０２５６】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において端子５に制御電圧を印加する方法もある。

【０２５７】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０２５８】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０２５９】次に、スイッチング素子２２の端子２５
に、スイッチング素子２２の端子２４と端子２７とを接
続するための制御電圧を印加する。それにより、接続部
１７に読み出されたデータがスイッチング素子２２の端
子２７を介して端子２９から重み付け電圧積算素子２３
に入力される。なお、スイッチング素子２２内の端子２
４と端子２７との接続制御においては、２回目の読み出
し時にてスイッチング素子２をＯＮ状態に設定する前
や、記憶素子１内のデータを接続部１７に出力させる前
に行う方法もある。

【０２６０】次に、スイッチング素子２をＯＦＦ状態と
し、その後、上述した書き込み方法によって、記憶素子
１にデータ“０”を書き込む。すなわち、記憶素子１に
は、読み出し電圧とは同じ向きとなる電圧ＶW0が印加さ
れ、それにより、記憶素子１の分極状態は点Ｌの状態と
なり、その後、点Ｂの状態となる。

【０２６１】３回目の読み出しは、まず、スイッチング
素子２の端子７に記憶素子１からデータを読み出すため
の電圧ＶRを印加し、その後、端子９に制御電圧を印加
することによりスイッチング素子２をＯＮ状態にし、そ
れにより、接続部１７における電位を端子７に印加され
た電位とする。

【０２６２】次に、スイッチング素子２をＯＦＦ状態に
設定する。

【０２６３】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧ＶRが
印加される。このとき、記憶素子１の分極状態は点Ｂの
状態から点Ｈの状態に移り、接続部１７にＶref0が読み
出される。

【０２６４】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０２６５】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において端子５に制御電圧を印加する方法もある。

【０２６６】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０２６７】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０２６８】次に、スイッチング素子２２の端子２５
に、スイッチング素子２２の端子２４と端子２８とを接
続するための制御電圧を印加する。それにより、接続部
１７に読み出されたデータがスイッチング素子２２の端
子２８を介して端子３０から重み付け電圧積算素子２３
に入力される。なお、スイッチング素子２２内の端子２
４と端子２８との接続制御においては、３回目の読み出
し時にてスイッチング素子２をＯＮ状態に設定する前
や、記憶素子１内のデータを接続部１７に出力させる前
に行う方法もある。

【０２６９】次に、重み付け電圧積算素子２３におい
て、端子２９を介して入力された２回目の読み出し結果
と端子３０を介して入力された３回目の読み出し結果と
が重み付けされた上で積算され、積算結果が端子３１か
ら出力される。

【０２７０】ここで、重み付け電圧積算素子２３におけ
る重み付けにおいては、例えば、スイッチング素子２２
の端子２６から判別機能素子４の端子１４までの容量値
とスイッチング素子２２の端子２７から重み付け電圧積
算素子２３を介して判別機能素子４までの容量値とを等
しくし、かつ、該容量値に対してスイッチング素子２２
の端子２８から重み付け電圧積算素子２３の端子３０ま
での容量値が４倍となるように設定する。それにより、
重み付け積算素子２３から出力される電圧は、（４Ｖre
f1＋Ｖref0）／５となり、Ｖref0よりもＶref1に近付く
こととなる。

【０２７１】その後、判別機能素子４において、端子１
４に入力された１回目の読み出し結果と、重み付け積算
素子２３から出力され、端子１５に入力された積算結果
との差に基づいて、記憶素子１から読み出されたデータ
が判別され、端子１６から出力される。なお、判別機能
素子４に、判別の実行を制御するための制御電圧が印加
される制御端子が設けられている場合は、該制御端子
に、判別の実行を制御するための制御電圧を印加し、そ
れにより判別を開始し、結果を出力する。

【０２７２】次に、スイッチング素子３をＯＦＦ状態に
する。なお、判別機能素子４に上述したような制御端子
が設けられている場合は、該制御端子に制御信号を印加
する前にスイッチング素子３をＯＦＦ状態にしてもよ
い。

【０２７３】その後、スイッチング素子１８が設けられ
た場合においては、判別機能素子４から出力された判別
結果が接続部１７にフィードバックされ、記憶素子１に
対して再書き込みが行われる。

【０２７４】上述したような一連の半導体装置の動作方
法においては、データ“１”と“０”とで実際に出力さ
れる電圧を用いて参照電圧が発生されるので、従来のよ
うに決まったオフセット電圧を設けるよりも適切な参照
電圧を発生させることができる。

【０２７５】それにより、データの読み出しができなく
なるまでの寿命を延ばすことができる。

【０２７６】以下に、図７に示した半導体装置を用いた
他のデータの読み出し方法について図８を参照して説明
する。

【０２７７】図８は、図７に示した半導体装置を用いた
他のデータの読み出し方法を説明するための図である。

【０２７８】本形態におけるデータの書き込み方法は、
第１の実施の形態にて説明した方法と同様であるため、
ここでの説明は省略する。

【０２７９】なお、本形態においては、記憶素子１から
のデータの読み出しを３回行う。

【０２８０】また、本形態においては、時間の経過とと
もに記憶素子１に残留劣化が生じ、書き込まれたデータ
が“１”の場合の記憶素子１の分極状態は点Ａの状態か
ら点Ｃの状態に移っており、書き込まれたデータが
“０”の場合の記憶素子１の分極状態は点Ｂの状態から
点Ｄの状態に移っているものとする。

【０２８１】１回目の読み出しは、まず、スイッチング
素子２の端子７に記憶素子１からデータを読み出すため
のＶRを印加し、その後、端子９に制御電圧を印加する
ことによりスイッチング素子２をＯＮ状態にし、それに
より、接続部１７における電位を端子７に印加された電
位とする。

【０２８２】次に、スイッチング素子２をＯＦＦ状態に
する。

【０２８３】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧ＶRが
印加される。このとき、記憶素子１に書き込まれたデー
タが“１”の場合は、記憶素子１の分極状態が点Ｃの状
態から点Ｅの状態に移り、接続部１７にＶ1が読み出さ
れる。また、記憶素子１に書き込まれたデータは“０”
の場合は、記憶素子１の分極状態が点Ｄの状態から点Ｆ
の状態に移り、接続部１７にＶ0が読み出される。

【０２８４】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０２８５】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において端子５に制御電圧を印加する方法もある。

【０２８６】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０２８７】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０２８８】次に、スイッチング素子２２の制御端子２
５に、スイッチング素子２２の端子２４と端子２６とを
接続するための制御電圧を印加する。それにより、接続
部１７に読み出されたデータがスイッチング素子２２の
端子２６を介して端子１４から判別機能素子４に入力さ
れる。なお、スイッチング素子２２内の端子２４と端子
２６との接続制御においては、スイッチング素子２をＯ
Ｎ状態にする前や、記憶素子１内のデータを接続部１７
に出力させる前に行う方法もある。

【０２８９】次に、スイッチング素子２２をＯＦＦ状態
とし、その後、上述した書き込み方法によって、記憶素
子１にデータ“１”を書き込む。すなわち、記憶素子１
には、読み出し電圧とは逆向きとなる電圧ＶW1が印加さ
れ、それにより、記憶素子１の分極状態は点Ｋの状態と
なり、その後、点Ａの状態となる。

【０２９０】２回目の読み出しは、まず、スイッチング
素子２の端子７に記憶素子１からデータを読み出すため
の電圧−ＶRを印加し、その後、端子９に制御電圧を印
加することによりスイッチング素子２をＯＮ状態にし、
それにより、接続部１７における電位を端子７に印加さ
れた電位とする。

【０２９１】次に、スイッチング素子２をＯＦＦ状態に
設定する。

【０２９２】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧−ＶR
が印加される。このとき、記憶素子１の分極状態は点Ａ
の状態から点Ｈの状態に移り、接続部１７にＶref0が読
み出される。

【０２９３】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０２９４】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において端子５に制御電圧を印加する方法もある。

【０２９５】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０２９６】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０２９７】ここで、２回目の読み出しで記憶素子１に
印加する電圧は、１回目の読み出しで記憶素子１に印加
する電圧とは逆向きとする。

【０２９８】次に、スイッチング素子２２の端子２５
に、スイッチング素子２２の端子２４と端子２７とを接
続するための制御電圧を印加する。それにより、接続部
１７に読み出されたデータがスイッチング素子２２の端
子２７を介して端子２９から重み付け電圧積算素子２３
に入力される。なお、スイッチング素子２２内の端子２
４と端子２７との接続制御においては、２回目の読み出
し時にてスイッチング素子２をＯＮ状態に設定する前
や、記憶素子１内のデータを接続部１７に出力させる前
に行う方法もある。

【０２９９】次に、スイッチング素子２をＯＦＦ状態と
し、記憶素子１の分極状態を点Ａの状態とする。

【０３００】３回目の読み出しは、まず、スイッチング
素子２の端子７に記憶素子１からデータを読み出すため
の電圧ＶRを印加し、その後、端子９に制御電圧を印加
することによりスイッチング素子２をＯＮ状態にし、そ
れにより、接続部１７における電位を端子７に印加され
た電位とする。

【０３０１】次に、スイッチング素子２をＯＦＦ状態に
設定する。

【０３０２】次に、記憶素子１の端子５に制御電圧を印
加し、それにより、記憶素子１には読み出し電圧ＶRが
印加される。このとき、記憶素子１の分極状態は点Ａの
状態から点Ｇの状態に移り、接続部１７にＶref1が読み
出される。

【０３０３】また、記憶素子１の端子５をフローティン
グ状態の接続部１７と同じ電位に保持しておき、その
後、端子５に印加する電圧を変化させ、端子５と接続部
１７との電位差を読み出し電圧として記憶素子１に印加
することにより、記憶素子１からデータを読み出すこと
もできる。

【０３０４】また、記憶素子１に選択端子が設けられて
いる場合は、該選択端子により記憶素子１内のデータを
接続部１７に出力できる状態にし、記憶素子１内のデー
タが接続部１７に出力された後、選択端子により記憶素
子１からの出力をＯＦＦ状態にする。また、出力可能状
態において端子５に制御電圧を印加する方法もある。

【０３０５】また、該選択端子により記憶素子１内のデ
ータを接続部１７に出力できる状態にした後、記憶素子
１の端子５をフローティング状態の接続部１７と同じ電
位に保持しておき、その後、端子５に印加する電圧を変
化させ、端子５と接続部１７との電位差を読み出し電圧
として記憶素子１に印加することにより、記憶素子１か
らのデータを接続部１７に読み出すこともできる。

【０３０６】また、該選択端子により記憶素子１内のデ
ータが接続部１７に出力されない状態にしておき、端子
５に制御電圧を印加し、その後、該選択端子により記憶
素子１内のデータを接続部１７に出力することができる
状態にすることにより、記憶素子１内のデータをフロー
ティング状態にある接続部１７に読み出すことができ
る。

【０３０７】次に、スイッチング素子２２の端子２５
に、スイッチング素子２２の端子２４と端子２８とを接
続するための制御電圧を印加する。それにより、接続部
１７に読み出されたデータがスイッチング素子２２の端
子２８を介して端子３０から重み付け電圧積算素子２３
に入力される。なお、スイッチング素子２２内の端子２
４と端子２８との接続制御においては、３回目の読み出
し時にてスイッチング素子２をＯＮ状態に設定する前
や、記憶素子１内のデータを接続部１７に出力させる前
に行う方法もある。

【０３０８】次に、重み付け電圧積算素子２３におい
て、端子２９を介して入力された２回目の読み出し結果
と端子３０を介して入力された３回目の読み出し結果と
が重み付けされた上で積算され、積算結果が端子３１か
ら出力される。

【０３０９】ここで、重み付け電圧積算素子２３におけ
る重み付けにおいては、例えば、スイッチング素子２２
の端子２６から判別機能素子４の端子１４までの容量値
とスイッチング素子２２の端子２７から重み付け電圧積
算素子２３を介して判別機能素子４までの容量値とを等
しくし、かつ、該容量値に対してスイッチング素子２２
の端子２８から重み付け電圧積算素子２３の端子３０ま
での容量値が４倍となるように設定する。それにより、
重み付け積算素子２３から出力される電圧は、（４Ｖre
f1＋Ｖref0）／５となり、Ｖref0よりもＶref1に近付く
こととなる。

【０３１０】その後、判別機能素子４において、端子１
４に入力された１回目の読み出し結果と、重み付け積算
素子２３から出力され、端子１５に入力された積算結果
との差に基づいて、記憶素子１から読み出されたデータ
が判別され、端子１６から出力される。なお、判別機能
素子４に、判別の実行を制御するための制御電圧が印加
される制御端子が設けられている場合は、該制御端子
に、判別の実行を制御するための制御電圧を印加し、そ
れにより判別を開始し、結果を出力する。

【０３１１】次に、スイッチング素子３をＯＦＦ状態に
する。なお、判別機能素子４に上述したような制御端子
が設けられている場合は、該制御端子に制御信号を印加
する前にスイッチング素子３をＯＦＦ状態にしてもよ
い。

【０３１２】その後、スイッチング素子１８が設けられ
た場合においては、判別機能素子４から出力された判別
結果が接続部１７にフィードバックされ、記憶素子１に
対して再書き込みが行われる。

【０３１３】上述したような一連の半導体装置の動作方
法においては、データ“１”と“０”とで実際に出力さ
れる電圧を用いて参照電圧が発生されるので、従来のよ
うに決まったオフセット電圧を設けるよりも適切な参照
電圧を発生させることができる。

【０３１４】それにより、データの読み出しができなく
なるまでの寿命を延ばすことができる。

【０３１５】

【実施例】以下に、上述した実施の形態を用いた具体的
な実施例について説明する。

【０３１６】（第１の実施例）図９は、図２に示した半
導体装置の一実施例を示す図であり、２行２列のメモリ
アレイを示している。

【０３１７】図９に示すように本実施例においては、ワ
ード線Ｗ１，Ｗ２、ビット線ＢＬ１，ＢＬ２及びプレー
ト線ＰＬ１，ＰＬ２によって互いに接続された複数のメ
モリセル１００ａ〜１００ｄがアレイ状に配置されてい
る。なお、本実施例においては、メモリセル１００ａ〜
１００ｄのうち、メモリセル１００ａを用いた構成及び
動作について説明するが、他のメモリセル１００ｂ〜１
００ｄの構成及び動作はメモリセル１００ａのものと同
様である。

【０３１８】本実施例は図９に示すように、図２に示し
た記憶素子１として設けられたトランジスタ３３及び強
誘電体容量３２と、図２に示したスイッチング素子２と
して設けられたトランジスタ３４と、図２に示したスイ
ッチング素子３として設けられたトランジスタ３５，３
６と、図２に示した判別機能素子４として設けられた差
動センスアンプ３７とから構成されている。

【０３１９】なお、強誘電体容量３２の一方の電極はプ
レート線ＰＬ１に接続され、他方の電極はトランジスタ
３３のソースに接続されている。

【０３２０】また、トランジスタ３３のゲート端子Ｔ２
にはワード線Ｗ１が接続されており、トランジスタ３３
のドレイン端子にはビット線３８が接続されている。

【０３２１】また、トランジスタ３４はビット線３８の
一端に設けられ、ゲート端子Ｔ４はビット制御線ＢＣに
接続されている。

【０３２２】また、トランジスタ３５，３６のソースは
ビット線３８の他端に接続され、トランジスタ３５，３
６のドレインは差動センスアンプ３７の互いに異なる入
力にそれぞれ接続され、トランジスタ３５，３６のゲー
ト端子Ｔ５，Ｔ６はそれぞれ、出力制御線ＯＣ１，ＯＣ
２に接続されている。

【０３２３】また、差動センスアンプ３７の動作を制御
するための制御端子Ｔ７は出力制御線ＯＣ３に接続され
ている。

【０３２４】以下に、上記のように構成された半導体装
置の駆動方法について図１、図９及び図１０を用いて説
明する。

【０３２５】図１０は、図９に示した半導体装置の駆動
方法を説明するための各端子における電位を示すタイミ
ングチャートである。

【０３２６】ここで、プレート線ＰＬ１の電位、すなわ
ち端子Ｔ１に印加される電圧は常に２．５Ｖ一定とす
る。

【０３２７】まず，強誘電体容量３２に対するデータの
書き込み方法について説明する。

【０３２８】まず、ビット制御線ＢＣによって端子Ｔ４
に制御電圧を印加し（ｔ１）、それにより、トランジス
タ３４をＯＮ状態とする。

【０３２９】また、端子３に強誘電体容量３２に書き込
むデータに基づく電圧を印加する。強誘電体容量３２に
書き込むデータが“１”の場合は５Ｖ、“０”の場合は
０Ｖを印加する。

【０３３０】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ２）、それにより、トランジスタ
３３をＯＮ状態にする。

【０３３１】これにより、端子３に印加された電圧が強
誘電体容量３２にかかり、強誘電体３３が、該電圧によ
って分極する。

【０３３２】ここで、データ“１”が書き込まれる場合
に強誘電体容量３２にかかる電圧はＶW1となり、強誘電
体容量３２の分極状態は点Ｋの状態となる。また、デー
タ“０”が書き込まれる場合に強誘電体容量３２にかか
る電圧はＶW0となり、強誘電体容量３２の分極状態は点
Ｌの状態となる。

【０３３３】次に、端子Ｔ３における電位を２．５Ｖに
設定する（ｔ３）。

【０３３４】その後、トランジスタ３３，３４をＯＦＦ
状態にすることで（ｔ４）、強誘電体容量３２へのデー
タの書き込みが完了する。なお、このとき、強誘電体容
量３２の分極状態は、書き込まれたデータが“１”の場
合は点Ａの状態になり、また、書き込まれたデータが
“０”の場合は点Ｂの状態になる。

【０３３５】次に、強誘電体容量３２からのデータの読
み出し方法について説明する。なお、本実施例において
は、強誘電体容量３２からのデータの読み出しを２回行
い、２回目の読み出し電圧を参照電圧として用い、１回
目の読み出し電圧を参照電圧と比較することによりデー
タの判別を行う。

【０３３６】また、本実施例においては、時間の経過と
ともに強誘電体容量３２に残留劣化が生じ、書き込まれ
たデータが“１”の場合の分極状態は点Ａから点Ｃの状
態に移っており、書き込まれたデータが“０”の場合の
分極状態は点Ｂから点Ｄの状態に移っているものとす
る。

【０３３７】１回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し（ｔ５）、その後、ビット制御線ＢＣによっ
て端子Ｔ４に制御電圧を印加し（ｔ６）、それにより、
トランジスタ３４をＯＮ状態にし、ビット線３８を０Ｖ
に設定する。

【０３３８】次に、トランジスタ３４をＯＦＦ状態にし
て（ｔ７）、ビット線３８をフローティング状態にす
る。

【０３３９】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ８）、それにより、トランジスタ
３３をＯＮ状態にする。これにより、強誘電体容量３２
には２．５Ｖの読み出し電圧ＶRが印加されることにな
り、分極の方向によりビット線３８の電位が異なる値と
なる。すなわち、強誘電体容量３２から読み出されるデ
ータが“１”の場合は、強誘電体容量３２の分極状態が
点Ｅの状態となり、ビット線３８にＶ1が読み出され
る。また、強誘電体容量３２から読み出されるデータが
“０”の場合は、強誘電体容量３２の分極状態が点Ｆの
状態となり、ビット線３８にＶ0が読み出される。

【０３４０】次に、出力制御線ＯＣ１によって端子Ｔ５
に制御電圧を印加し（ｔ９）、トランジスタ３５をＯＮ
状態とする。それにより、強誘電体容量３２からビット
線３８に読み出された電圧が差動センスアンプ３７の一
方の入力に印加される。

【０３４１】次に、トランジスタ３５をＯＦＦ状態にす
る（ｔ１０）。

【０３４２】その後、データが読み出された強誘電体容
量３２に、上述した方法によってデータ“１”を書き込
む（ｔ１１〜ｔ１４）。それにより、強誘電体容量３２
の分極状態は点Ｋの状態となり、その後、点Ａの状態と
なる。

【０３４３】２回目の読み出しは、まず、端子Ｔ３に１
Ｖを印加し（ｔ１５）、その後、ビット制御線ＢＣによ
って端子Ｔ４に制御電圧を印加してトランジスタ３４を
ＯＮ状態にし、それにより、ビット線３８を１Ｖに設定
する。

【０３４４】次に、トランジスタ３４をＯＦＦ状態にす
る。

【０３４５】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ１８）、トランジスタ３３をＯＮ
状態にする。それにより、強誘電体容量３２に１．５Ｖ
の電圧ＶBが印加され、強誘電体容量３２の分極状態は
点Ａから点Ｇの状態に移る。なお、このとき、強誘電体
容量３２にデータ“１”が書き込まれてからあまり時間
が経過していないため、強誘電体容量３２の残留分極の
劣化は少ない。

【０３４６】次に、端子Ｔ３に２．５Ｖを印加し、その
後、ビット制御線ＢＣによって端子Ｔ４に制御電圧を印
加して（ｔ１９）、トランジスタ３４をＯＮ状態にし、
それにより、ビット線３８を２．５Ｖに設定する。これ
により、強誘電体容量３２にかかる電圧は０Ｖとなり、
強誘電体容量３２の分極状態は点Ｈの状態となって、強
誘電体容量３２の残留分極はとても小さくなる。

【０３４７】一般的に、強誘電体は残留分極が小さな領
域では電圧が変化しても分極量の変化は小さいため、電
圧ＶBが変動したり、ヒステリシスが変形した場合にお
いても小さな分極量が得られる。

【０３４８】次に、トランジスタ３３をＯＦＦ状態にし
（ｔ２０）、その後、端子Ｔ３に０Ｖを印加し（ｔ２
１）、それにより、ビット線３８を０Ｖに設定する。

【０３４９】次に、トランジスタ３４をＯＦＦ状態にす
る（ｔ２２）。

【０３５０】その後、ワード線Ｗ１を操作して端子Ｔ２
に制御電圧を印加し（ｔ２３）、それにより、トランジ
スタ３３をＯＮ状態にする。それにより、強誘電体容量
３２に２．５Ｖが印加される。このとき、強誘電体容量
３２の分極状態は点Ｉの状態となり、ビット線３８に読
み出される電位はＶrefとなる。なお、ＶrefはＶ1とＶ0
との間の電圧であるため、参照電圧Ｖrefとして使用で
きる。

【０３５１】次に、出力制御線ＯＣ３によって端子Ｔ６
に制御電圧を印加し（ｔ２４）、トランジスタ３６をＯ
Ｎ状態とする。それにより、２回目の読み出し動作によ
って強誘電体容量３２からビット線上に読み出された電
圧が差動センスアンプ３７の他方の入力に印加される。

【０３５２】次に、トランジスタ３６をＯＦＦ状態にす
る（ｔ２５）。

【０３５３】その後、出力制御線ＯＣ３によって端子Ｔ
７に制御電圧を印加することにより（ｔ２６）、差動セ
ンスアンプ３７を動作させる。すると、差動センスアン
プ３７において、２つの入力の大小に基づいて、強誘電
体容量３２から読み出されたデータが判別され、判別結
果が端子Ｔ８から“Ｈｉ”あるいは“Ｌｏｗ”として出
力される。

【０３５４】なお、本実施例においては、ＶBを強誘電
体容量３２とビット線３８容量の直列構造に印加してい
るが、トランジスタ３４をＯＮ状態としておき、端子Ｔ
１と端子Ｔ３とに電圧を印加し、強誘電体容量３２にの
み電圧を印加することも考えられる。

【０３５５】（第２の実施例）以下に、図９に示した半
導体装置の他の駆動方法について図３、図９及び図１１
を参照して説明する。

【０３５６】図１１は、図９に示した半導体装置の駆動
方法を説明するための各端子における電位を示すタイミ
ングチャートである。

【０３５７】まず、強誘電体容量３２に対するデータの
書き込み方法について説明する。

【０３５８】まず、ビット制御線ＢＣによって端子Ｔ４
に制御電圧を印加し（ｔ１）、それにより、トランジス
タ３４をＯＮ状態とする。

【０３５９】また、端子３に強誘電体容量３２に書き込
むデータに基づく電圧を印加する。強誘電体容量３２に
書き込むデータが“１”の場合は５Ｖ、“０”の場合は
０Ｖを印加する。

【０３６０】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ２）、それにより、トランジスタ
３３をＯＮ状態にする。

【０３６１】次に、プレート線ＰＬ１によって端子Ｔ１
に印加する電圧を５Ｖから０Ｖに変化させる（ｔ３）。
これにより、強誘電体容量３２にはデータにより異なる
向きに電圧がかかり、２方向に分極する。

【０３６２】ここで、データ“１”が書き込まれる場合
に強誘電体容量３２にかかる電圧はＶW1となり、強誘電
体容量３２の分極状態は点Ｋの状態となる。また、デー
タ“０”が書き込まれる場合に強誘電体容量３２にかか
る電圧はＶW0となり、強誘電体容量３２の分極状態は点
Ｌの状態となる。

【０３６３】次に、端子Ｔ３における電位を０Ｖとする
（ｔ４）。

【０３６４】その後、トランジスタ３３，３４をＯＦＦ
状態にすることで（ｔ５）、強誘電体容量３２へのデー
タの書き込みが完了する。なお、このとき、強誘電体容
量３２の分極状態は、書き込まれたデータが“１”の場
合は点Ａの状態になり、また、書き込まれたデータが
“０”の場合は点Ｂの状態になる。

【０３６５】次に、強誘電体容量３２からのデータの読
み出し方法について説明する。なお、本実施例において
は、強誘電体容量３２からのデータの読み出しを２回行
い、２回目の読み出し電圧を参照電圧として用い、１回
目の読み出し電圧を参照電圧と比較することによりデー
タの判別を行う。

【０３６６】また、本実施例においては、時間の経過と
ともに強誘電体容量３２に残留劣化が生じ、書き込まれ
たデータが“１”の場合の分極状態は点Ａから点Ｃの状
態に移っており、書き込まれたデータが“０”の場合の
分極状態は点Ｂから点Ｄの状態に移っているものとす
る。

【０３６７】１回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し、その後、ビット制御線ＢＣによって端子Ｔ
４に制御電圧を印加し（ｔ６）、それにより、トランジ
スタ３４をＯＮ状態にし、ビット線３８を０Ｖに設定す
る。

【０３６８】次に、トランジスタ３４をＯＦＦ状態にし
て（ｔ７）、ビット線３８をフローティング状態にす
る。

【０３６９】次に、プレート線ＰＬによって端子Ｔ１に
５Ｖを印加する（ｔ８）。

【０３７０】また、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し、それにより、トランジスタ３３をＯ
Ｎ状態にする。これにより、強誘電体容量３２とビット
線３８の容量ＣBLに５Ｖの電圧がかかることになり、分
極の方向によりビット線３８の電位が異なる値となる。
すなわち、強誘電体容量３２から読み出されるデータが
“１”の場合は、強誘電体容量３２の分極状態が点Ｅの
状態となり、ビット線３８にＶ1が読み出される。ま
た、強誘電体容量３２から読み出されるデータが“０”
の場合は、強誘電体容量３２の分極状態は点Ｆの状態と
なり、ビット線３８にＶ0が読み出される。

【０３７１】次に、出力制御線ＯＣ１によって端子Ｔ５
に制御電圧を印加し（ｔ９）、トランジスタ３５をＯＮ
状態とする。それにより、強誘電体容量３２からビット
線３８に読み出した電圧が差動センスアンプ３７の一方
の入力に印加される。

【０３７２】次に、トランジスタ３５をＯＦＦ状態とす
る（ｔ１０）。

【０３７３】次に、プレート線ＰＬによって端子Ｔ１の
電位を０Ｖとし（ｔ１１）、その後、上述した方法によ
ってデータ“１”を書き込む（ｔ１２〜ｔ１５）。それ
により、強誘電体容量３２の分極状態は点Ｋの状態とな
り、その後、点Ａの状態となる。

【０３７４】２回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し、その後、ビット制御線ＢＣによって端子４
に制御電圧を印加して（ｔ１６）、トランジスタ３４を
ＯＮ状態にし、それにより、ビット線３８を０Ｖに設定
する。

【０３７５】次に、トランジスタ３４をＯＦＦ状態にす
る（ｔ１７）。

【０３７６】次に、ワード線ＷＬ１を操作して端子２に
制御電圧を印加し（ｔ１８）、トランジスタ３３をＯＮ
状態にする。

【０３７７】また、プレート線ＰＬ１によって端子Ｔ１
に１．５Ｖを印加する。それにより、強誘電体容量３２
に１．５Ｖの電圧が印加され、強誘電体容量３２の分極
状態は点Ａの状態から点Ｇの状態に移る。なお、このと
き、強誘電体容量３２にデータ“１”が書き込まれてか
らあまり時間が経過していないため、強誘電体容量３２
の残留分極の劣化は少ない。

【０３７８】次に、プレート線ＰＬ１によって端子Ｔ１
の電位を０Ｖとするとともに（ｔ１９）、端子Ｔ３に０
Ｖを印加し、さらに、ビット制御線ＢＣを操作して端子
４に制御電圧を印加して（ｔ２０）、トランジスタ３４
をＯＮ状態にし、それにより、ビット線３８を０Ｖに設
定する。すると、強誘電体容量３２の分極状態は点Ｇの
状態から点Ｊの状態となり、その後、トランジシタ３
３，３４をＯＦＦ状態にすると（ｔ２１）、強誘電体容
量３２の分極状態は点Ｈの状態となり、強誘電体容量３
２の残留分極が極めて小さなものとなる。

【０３７９】次に、端子Ｔ３に５Ｖを印加するととも
に、ビット制御線ＢＣによって端子Ｔ４に制御電圧を印
加して（ｔ２２）。トランジスタ３４をＯＮ状態とする
ことにより、ビット線３８を５Ｖに設定し、その後、ト
ランジスタ３４をＯＦＦ状態にする（ｔ２３）。

【０３８０】次に、トランジスタ３３をＯＮ状態にする
とともに、プレート線ＰＬ１によって端子Ｔ１に０Ｖを
印加すると（ｔ２４）、強誘電体容量３２に−５Ｖの電
圧がかかる。このとき、強誘電体容量３２の分極状態は
点Ｈの状態から点Ｉの状態に移り、ビット線３８に読み
出される電位はＶrefとなる。なお、ＶrefはＶ1とＶ0と
の間の電圧であるため、参照電圧として使用できる。

【０３８１】次に、出力制御線ＯＣ３によって端子Ｔ６
に制御電圧を印加し（ｔ２５）、トランジスタ３６をＯ
Ｎ状態とする。それにより、２回目の読み出し動作によ
って強誘電体容量３２からビット線上に読み出された電
圧が差動センスアンプ３７の他方の入力に印加される。

【０３８２】次に、トランジスタ３６をＯＦＦ状態にす
（ｔ２６）る。

【０３８３】その後、出力制御線ＯＣ３によって端子Ｔ
７に制御電圧を印加することにより（ｔ２７）、差動セ
ンスアンプ３７を動作させる。すると、差動センスアン
プ３７において、２つの入力の大小に基づいて、強誘電
体容量３２から読み出されたデータが判別され、判別結
果が端子Ｔ８から“Ｈｉ”あるいは“Ｌｏｗ”として出
力される。

【０３８４】なお、点Ｊの位置が図中右方向に移動する
と点Ｈにおける残留分極量が大きくなってしまう。この
ため、ビット線容量ＣBL（Ｆ）は、点Ａにおける残留分
極量をＱr（Ｃ）、強誘電体容量の抗電圧をＶｃ（Ｖ）
とすると、Ｑｒ／Ｖｃ／１．５以上であることが望まし
い。

【０３８５】また、本実施例においては、ＶBを強誘電
体容量３２とビット線３８容量の直列構造に印加してい
るが、トランジスタ３４をＯＮ状態としておき、端子Ｔ
１と端子Ｔ３とに電圧を印加し、強誘電体容量３２にの
み電圧を印加することも考えられる。

【０３８６】（第３の実施例）上述した第１の実施例に
示した２回目の読み出しにオフセット機構を追加するこ
ともできる。

【０３８７】図１２は、図９に示した半導体装置にオフ
セット機構を設けた例を示す回路図である。

【０３８８】本実施例は図１２に示すように、図９に示
した回路に対して、ゲート端子Ｔ９がビット制御線ＢＣ
２に接続され、ソースがトランジスタ３６のドレインに
接続されたトランジスタ３９と、一方の電極が接地さ
れ、他方の電極がトランジスタ３９のドレインに接続さ
れた容量４０とが設けられて構成されている。

【０３８９】以下に、上記のように構成された半導体装
置の駆動方法について図５、図１２及び図１３を参照し
て説明する。

【０３９０】図１３は、図１２に示した半導体装置の駆
動方法を説明するための各端子における電位を示すタイ
ミングチャートである。

【０３９１】ここで、プレート線ＰＬ１の電位、すなわ
ち、端子Ｔ１に印加される電位は２．５Ｖ一定とする。

【０３９２】まず、強誘電体容量３２に対するデータの
書き込み方法について説明する。

【０３９３】まず、ビット制御線ＢＣによって端子Ｔ４
に制御電圧を印加し（ｔ１）、それにより、トランジス
タ３４をＯＮ状態とする。

【０３９４】また、端子３に強誘電体容量３２に書き込
むデータに基づく電圧を印加する。強誘電体容量３２に
書き込むデータが“１”の場合は５Ｖ、“０”の場合は
０Ｖを印加する。

【０３９５】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ２）、それにより、トランジスタ
３３をＯＮ状態にする。

【０３９６】これにより、端子３に印加された電圧が強
誘電体容量３２にかかり、強誘電体３３が、該電圧によ
って分極する。

【０３９７】ここで、データ“１”が書き込まれる場合
に強誘電体容量３２にかかる電圧はＶW1となり、強誘電
体容量３２の分極状態は点Ｋの状態となる。また、デー
タ“０”が書き込まれる場合に強誘電体容量３２にかか
る電圧はＶW0となり、強誘電体容量３２の分極状態は点
Ｌの状態となる。

【０３９８】次に、端子Ｔ３における電位を２．５Ｖに
設定する（ｔ３）。

【０３９９】その後、トランジスタ３３，３４をＯＦＦ
状態にすることで（ｔ４）、強誘電体容量３２へのデー
タの書き込みが完了する。なお、このとき、強誘電体容
量３２の分極状態は、書き込まれたデータが“１”の場
合は点Ａの状態になり、また、書き込まれたデータが
“０”の場合は点Ｂの状態になる。

【０４００】次に、強誘電体容量３２からのデータの読
み出し方法について説明する。なお、本実施例において
は、強誘電体容量３２からのデータの読み出しを２回行
い、２回目の読み出し電圧を参照電圧として用い、１回
目の読み出し電圧を参照電圧と比較することによりデー
タの判別を行う。

【０４０１】また、本実施例においては、時間の経過と
ともに強誘電体容量３２に残留劣化が生じ、書き込まれ
たデータが“１”の場合の分極状態は点Ａから点Ｃの状
態に移っており、書き込まれたデータが“０”の場合の
分極状態は点Ｂから点Ｄの状態に移っているものとす
る。

【０４０２】１回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し（ｔ５）、その後、ビット制御線ＢＣによっ
て端子Ｔ４に制御電圧を印加し（ｔ６）、それにより、
トランジスタ３４をＯＮ状態にし、ビット線３８を０Ｖ
に設定する。

【０４０３】次に、トランジスタ３４をＯＦＦ状態にし
て（ｔ７）、ビット線３８をフローティング状態にす
る。

【０４０４】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ８）、それにより、トランジスタ
３３をＯＮ状態にする。これにより、強誘電体容量３２
には２．５Ｖの読み出し電圧ＶRが印加されることにな
り、分極の方向によりビット線３８の電位が異なる値と
なる。すなわち、強誘電体容量３２から読み出されるデ
ータが“１”の場合は、強誘電体容量３２の分極状態が
点Ｅの状態となり、ビット線３８にＶ1が読み出され
る。また、強誘電体容量３２から読み出されるデータが
“０”の場合は、強誘電体容量３２の分極状態が点Ｆの
状態となり、ビット線３８にＶ0が読み出される。

【０４０５】次に、出力制御線ＯＣ１によって端子Ｔ５
に制御電圧を印加し（ｔ９）、トランジスタ３５をＯＮ
状態とする。それにより、強誘電体容量３２からビット
線３８に読み出された電圧が差動センスアンプ３７の一
方の入力に印加される。

【０４０６】次に、トランジスタ３５をＯＦＦ状態にす
る（ｔ１０）。

【０４０７】その後、データが読み出された強誘電体容
量３２に、上述した方法によってデータ“１”を書き込
む（ｔ１１〜ｔ１４）。それにより、強誘電体容量３２
の分極状態は点Ｋの状態となり、その後、点Ａの状態と
なる。

【０４０８】２回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し（ｔ１５）、その後、ビット制御線ＢＣによ
って端子Ｔ４に制御電圧を印加して（ｔ１６）、トラン
ジスタ３４をＯＮ状態にし、それにより、ビット線３８
を０Ｖに設定する。

【０４０９】次に、トランジスタ３４をＯＦＦ状態にす
る（ｔ１７）。

【０４１０】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ１８）、トランジスタ３３をＯＮ
状態にする。それにより、強誘電体容量３２には２．５
Ｖの読み出し電圧ＶRが印加される。このとき、強誘電
体容量３２の分極状態は点Ｇとなり、ビット線３８に読
み出される電位はＶrefとなる。なお、このとき、強誘
電体容量３２にデータ“１”が書き込まれてからあまり
時間が経過していないため、強誘電体容量３２の残留分
極の劣化は少ない。

【０４１１】次に、出力制御線ＯＣ２によって端子Ｔ６
に制御電圧を印加し（ｔ１９）、トランジスタ３６をＯ
Ｎ状態にする。同時に、ビット制御線ＢＣ２によって端
子Ｔ９に制御電圧を印加し、トランジスタ３９をＯＮ状
態にする。

【０４１２】それにより、２回目の読み出し動作によっ
て強誘電体容量３２からビット線３８に読み出された電
圧が差動センスアンプ３７の他方の入力に印加される。

【０４１３】次に、トランジスタ３６，３９をＯＦＦ状
態にする（ｔ２０）。

【０４１４】ここで、差動センスアンプ３７に入力され
る２回目の読み出し電圧においては、トランジスタ３９
を介して容量４０が付加されることにより電位が低下し
ており、それにより、差動センスアンプ３７に印加され
る２つの入力にオフセットをつけることになる。このオ
フセットにより“１”を正しく判断する。

【０４１５】その後、出力制御線ＯＣ３によって端子Ｔ
７に制御電圧を印加することにより（ｔ２１）、差動セ
ンスアンプ３７を動作させる。すると、差動センスアン
プ３７において、２つの入力の大小に基づいて、強誘電
体容量３２から読み出されたデータが判別され、判別結
果が端子Ｔ８から“Ｈｉ”あるいは“Ｌｏｗ”として出
力される。

【０４１６】なお、オフセットの発生方法としては、セ
ンスアンプを構成するトランジスタの特性をそれぞれの
入力に対し異なるようにする方法、センスアンプ内の配
線容量をそれぞれに入力で異ならせる方法、センスアン
プの入力用量をそれぞれの入力端子で異ならせる方法が
ある。また、ビット線にデータを読み出す際にビット線
容量を１回目と２回目で変更することでビット線容量に
よる動作線をずらして出力電位を変化させる方法もあ
る。

【０４１７】図５に示すように、点Ｇはヒステリシス上
で読み出し電圧ＶRが変動した場合においても出力電圧
の変動が小さくなる領域にあり、また、このため残留分
極が劣化して動作点がずれても出力電圧の変動が小さ
い。

【０４１８】よって、本実施例を用いることにより従来
例に比べオフセット電圧の内、電圧変動によるマージン
を小さく見積もることができる。

【０４１９】（第４の実施例）図１４は、図７に示した
半導体装置の一実施例を示す図であり、２行２列のメモ
リアレイを示している。

【０４２０】図１４に示すように本実施例においては、
ワード線Ｗ１，Ｗ２、ビット線ＢＬ１，ＢＬ２及びプレ
ート線ＰＬ１，ＰＬ２によって互いに接続された複数の
メモリセル１００ａ〜１００ｄがアレイ状に配置されて
いる。なお、本実施例においては、メモリセル１００ａ
〜１００ｄのうち、メモリセル１００ａを用いた構成及
び動作について説明するが、他のメモリセル１００ｂ〜
１００ｄの構成及び動作はメモリセル１００ａのものと
同様である。

【０４２１】本実施例は図１４に示すように、図７に示
した記憶素子１として設けられたトランジスタ３３及び
強誘電体容量３２と、図７に示したスイッチング素子２
として設けられたトランジスタ３４と、図７に示したス
イッチング素子２２として設けられたトランジスタ３
５，３６，４１と、図７に示した重み付け電圧積算素子
２３として設けられたトランジスタ４２と、図７に示し
た判別機能素子４として設けられた差動センスアンプ３
７とから構成されている。

【０４２２】なお、強誘電体容量３２の一方の電極はプ
レート線ＰＬ１に接続され、他方の電極はトランジスタ
３３のソースに接続されている。

【０４２３】また、トランジスタ３３のゲート端子Ｔ２
にはワード線Ｗ１が接続されており、トランジスタ３３
のドレイン端子にはビット線３８が接続されている。

【０４２４】また、トランジスタ３４はビット線３８の
一端に設けられ、ゲート端子Ｔ４はビット制御線ＢＣに
接続されている。

【０４２５】また、トランジスタ３５，３６，４１のソ
ースはビット線３８の他端に接続され、トランジスタ３
５，３６のドレインは差動センスアンプ３７の互いに異
なる入力にそれぞれ接続され、トランジスタ３５，３
６，４１のゲート端子Ｔ５，Ｔ６，Ｔ１１はそれぞれ、
出力制御線ＯＣ１，ＯＣ２，ＯＣ４に接続され、トラン
ジスタ４１のドレインはトランジスタ４２のソースに接
続されている。

【０４２６】また、トランジスタ４２のゲート端子Ｔ１
２は出力制御線ＯＣ５に接続され、トランジスタ４２の
ドレインはトランジスタ３６のドレインに接続されてい
る。

【０４２７】また、差動センスアンプ３７の動作を制御
するための制御端子Ｔ７は出力制御線ＯＣ３に接続され
ている。

【０４２８】以下に、上記のように構成された半導体装
置の駆動方法について図６、図１４及び図１５を用いて
説明する。

【０４２９】図１５は、図１４に示した半導体装置の駆
動方法を説明するための各端子における電位を示すタイ
ミングチャートである。

【０４３０】ここで、プレート線ＰＬ１の電位、すなわ
ち端子Ｔ１に印加される電圧は常に２．５Ｖ一定とす
る。

【０４３１】まず、強誘電体容量３２に対するデータの
書き込み方法について説明する。

【０４３２】まず、ビット制御線ＢＣによって端子Ｔ４
に制御電圧を印加し（ｔ１）、それにより、トランジス
タ３４をＯＮ状態とする。

【０４３３】また、端子３に強誘電体容量３２に書き込
むデータに基づく電圧を印加する。強誘電体容量３２に
書き込むデータが“１”の場合は５Ｖ、“０”の場合は
０Ｖを印加する。

【０４３４】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ２）、それにより、トランジスタ
３３をＯＮ状態にする。

【０４３５】これにより、端子３に印加された電圧が強
誘電体容量３２にかかり、強誘電体３３が、該電圧によ
って分極する。

【０４３６】ここで、データ“１”が書き込まれる場合
に強誘電体容量３２にかかる電圧はＶW1となり、強誘電
体容量３２の分極状態は点Ｋの状態となる。また、デー
タ“０”が書き込まれる場合に強誘電体容量３２にかか
る電圧はＶW0となり、強誘電体容量３２の分極状態は点
Ｌの状態となる。

【０４３７】次に、端子Ｔ３における電位を２．５Ｖに
設定する（ｔ３）。

【０４３８】その後、トランジスタ３３，３４をＯＦＦ
状態にすることで（ｔ４）、強誘電体容量３２へのデー
タの書き込みが完了する。なお、このとき、強誘電体容
量３２の分極状態は、書き込まれたデータが“１”の場
合は点Ａの状態になり、また、書き込まれたデータが
“０”の場合は点Ｂの状態になる。

【０４３９】次に、強誘電体容量３２からのデータの読
み出し方法について説明する。なお、本実施例において
は、強誘電体容量３２からのデータの読み出しを３回行
う。

【０４４０】また、本実施例においては、時間の経過と
ともに強誘電体容量３２に残留劣化が生じ、書き込まれ
たデータが“１”の場合の分極状態は点Ａから点Ｃの状
態に移っており、書き込まれたデータが“０”の場合の
分極状態は点Ｂから点Ｄの状態に移っているものとす
る。

【０４４１】１回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し（ｔ５）、その後、ビット制御線ＢＣによっ
て端子Ｔ４に制御電圧を印加し（ｔ６）、それにより、
トランジスタ３４をＯＮ状態にし、ビット線３８を０Ｖ
に設定する。

【０４４２】次に、トランジスタ３４をＯＦＦ状態にし
て（ｔ７）、ビット線３８をフローティング状態にす
る。

【０４４３】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ８）、それにより、トランジスタ
３３をＯＮ状態にする。これにより、強誘電体容量３２
には２．５Ｖの読み出し電圧ＶRが印加されることにな
り、分極の方向によりビット線３８の電位が異なる値と
なる。すなわち、強誘電体容量３２から読み出されるデ
ータが“１”の場合は、強誘電体容量３２の分極状態が
点Ｅの状態となり、ビット線３８にＶ1が読み出され
る。また、強誘電体容量３２から読み出されるデータが
“０”の場合は、強誘電体容量３２の分極状態が点Ｆの
状態となり、ビット線３８にＶ0が読み出される。

【０４４４】次に、出力制御線ＯＣ１によって端子Ｔ５
に制御電圧を印加し（ｔ９）、トランジスタ３５をＯＮ
状態とする。それにより、強誘電体容量３２からビット
線３８に読み出された電圧が差動センスアンプ３７の一
方の入力に印加される。

【０４４５】次に、トランジスタ３５をＯＦＦ状態にす
る（ｔ１０）。

【０４４６】その後、データが読み出された強誘電体容
量３２に、上述した方法によってデータ“１”を書き込
む（ｔ１１〜ｔ１４）。それにより、強誘電体容量３２
の分極状態は点Ｋの状態となり、その後、点Ａの状態と
なる。

【０４４７】２回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し（ｔ１５）、その後、ビット制御線ＢＣによ
って端子４に制御電圧を印加して（ｔ１６）、トランジ
スタ３４をＯＮ状態にし、それにより、ビット線３８を
０Ｖに設定する。

【０４４８】次に、トランジスタ３４をＯＦＦ状態にす
る（ｔ１７）。

【０４４９】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ１８）、トランジスタ３３をＯＮ
状態にする。それにより、強誘電体容量３２に２．５Ｖ
の電圧ＶBが印加され、強誘電体容量３２の分極状態は
点Ａから点Ｇの状態に移り、ビット線３８にはＶref1が
読み出される。なお、このとき、強誘電体容量３２にデ
ータ“１”が書き込まれてからあまり時間が経過してい
ないため、強誘電体容量３２の残留分極の劣化は少な
い。

【０４５０】次に、出力制御線ＯＣ２により端子Ｔ６に
制御電圧を印加して（ｔ１９）、トランジスタ３６をＯ
Ｎ状態にし、それにより、２回目の読み出し電圧Ｖref1
をトランジスタ３６のドレイン容量に蓄積する。

【０４５１】次に、トランジスタ３６をＯＦＦ状態にす
る（ｔ２０）。

【０４５２】その後、データが読み出された強誘電体容
量３２に、上述した方法によってデータ“０”を書き込
む（ｔ２１〜ｔ２４）。それにより、強誘電体容量３２
の分極状態は点Ｌの状態となり、その後、点Ｂの状態と
なる。

【０４５３】３回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し（ｔ２５）、その後、ビット制御線ＢＣによ
り端子Ｔ４に制御電圧を印加して（ｔ２６）、トランジ
スタ３４をＯＮ状態にし、それにより、ビット線３８を
０Ｖに設定する。

【０４５４】次に、トランジスタ３４をＯＦＦ状態にす
る（ｔ２７）。

【０４５５】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ２８）、トランジスタ３３をＯＮ
状態にする。それにより、強誘電体容量３２に２．５Ｖ
の電圧ＶBが印加され、強誘電体容量３２の分極状態は
点Ｂから点Ｈの状態に移り、ビット線３８にはＶref0が
読み出される。なお、このとき、強誘電体容量３２にデ
ータ“０”が書き込まれてからあまり時間が経過してい
ないため、強誘電体容量３２の残留分極の劣化は少な
い。

【０４５６】次に、出力制御線ＯＣ４により端子Ｔ１１
に制御電圧を印加して（ｔ２９）トランジスタ４１をＯ
Ｎ状態にし、それにより、３回目の読み出し電圧Ｖref0
をトランジスタ４１のドレイン容量に蓄積する。

【０４５７】次に、トランジスタ４１をＯＦＦ状態にす
る（ｔ３０）。

【０４５８】次に、出力制御線ＯＣ５により端子Ｔ１２
に制御電圧を印加して（ｔ３１）、トランジスタ４２を
ＯＮ状態にする。すると、トランジスタ３６のドレイン
容量とトランジスタ４１のドレイン容量との比によりそ
れぞれのドレイン容量の電圧が重み付けされ積算された
電圧になり、該電圧が参照電圧として差動センスアンプ
３７の他方の入力に印加される。

【０４５９】次に、トランジスタ４２をＯＦＦ状態にす
る（ｔ３２）。

【０４６０】その後、出力制御線ＯＣ３によって端子Ｔ
７に制御電圧を印加することにより（ｔ３３）、差動セ
ンスアンプ３７を動作させる。すると、差動センスアン
プ３７において、２つの入力の大小に基づいて、強誘電
体容量３２から読み出されたデータが判別され、判別結
果が端子Ｔ８から“Ｈｉ”あるいは“Ｌｏｗ”として出
力される。

【０４６１】なお、重み付けについては、Ｖ1とＶref1
との差と、Ｖ0とＶref0との差を比べると、前者の方が
差が小さいため、Ｖref1の割合を大きくすることが望ま
しい。

【０４６２】本実施例によれば、参照電圧は実際のデー
タ“１”と“０”の出力結果を用いて発生させるため、
従来のように一方のデータを用いる方法に比べ読み出し
の寿命を延ばすことができる。

【０４６３】（第５の実施例）以下に、図１４に示した
半導体装置の他の駆動方法について図８、図１４及び図
１６を参照して説明する。

【０４６４】図１６は、図１４に示した半導体装置の駆
動方法を説明するための各端子における電位を示すタイ
ミングチャートである。

【０４６５】まず，強誘電体容量３２に対するデータの
書き込み方法について説明する。

【０４６６】まず、ビット制御線ＢＣによって端子Ｔ４
に制御電圧を印加し（ｔ１）、それにより、トランジス
タ３４をＯＮ状態とする。

【０４６７】また、端子３に強誘電体容量３２に書き込
むデータに基づく電圧を印加する。強誘電体容量３２に
書き込むデータが“１”の場合は５Ｖ、“０”の場合は
０Ｖを印加する。

【０４６８】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ２）、それにより、トランジスタ
３３をＯＮ状態にする。

【０４６９】これにより、端子３に印加された電圧が強
誘電体容量３２にかかり、強誘電体３３が、該電圧によ
って分極する。

【０４７０】ここで、データ“１”が書き込まれる場合
に強誘電体容量３２にかかる電圧はＶW1となり、強誘電
体容量３２の分極状態は点Ｋの状態となる。また、デー
タ“０”が書き込まれる場合に強誘電体容量３２にかか
る電圧はＶW0となり、強誘電体容量３２の分極状態は点
Ｌの状態となる。

【０４７１】次に、端子Ｔ３における電位を２．５Ｖに
設定する（ｔ３）。

【０４７２】その後、トランジスタ３３，３４をＯＦＦ
状態にすることで（ｔ４）、強誘電体容量３２へのデー
タの書き込みが完了する。なお、このとき、強誘電体容
量３２の分極状態は、書き込まれたデータが“１”の場
合は点Ａの状態になり、また、書き込まれたデータが
“０”の場合は点Ｂの状態になる。

【０４７３】次に、強誘電体容量３２からのデータの読
み出し方法について説明する。なお、本実施例において
は、強誘電体容量３２からのデータの読み出しを３回行
う。

【０４７４】また、本実施例においては、時間の経過と
ともに強誘電体容量３２に残留劣化が生じ、書き込まれ
たデータが“１”の場合の分極状態は点Ａから点Ｃの状
態に移っており、書き込まれたデータが“０”の場合の
分極状態は点Ｂから点Ｄの状態に移っているものとす
る。

【０４７５】１回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し（ｔ５）、その後、ビット制御線ＢＣにより
端子Ｔ４に制御電圧を印加し（ｔ６）、それにより、ト
ランジスタ３４をＯＮ状態にし、ビット線３８を０Ｖに
設定する。

【０４７６】その後、トランジスタ３４をＯＦＦ状態に
してビット線３８をフローティング状態にする（ｔ
７）。

【０４７７】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ８）、それにより、トランジスタ
３３をＯＮ状態にする。これにより、強誘電体容量３２
には２．５Ｖの読み出し電圧ＶBが印加されることにな
り、分極の方向により、ビット線３８電位が異なる値と
なる。すなわち、強誘電体容量３２から読み出されるデ
ータが“１”の場合は、強誘電体容量３２の分極状態は
点Ｅの状態になり、ビット線３８にＶ1が読み出され
る。また、強誘電体容量３２から読み出されるデータが
“０”の場合は、強誘電体容量３２の分極状態が点Ｆの
状態となり、ビット線３８にＶ0が読み出される。

【０４７８】次に、出力制御電ＯＣ１によって端子Ｔ５
に制御電圧を印加し（ｔ９）、トランジスタ３５をＯＮ
状態とする。それにより、強誘電体容量３２からビット
線３８に読み出された電圧が差動センスアンプ３７の一
方の入力に印加される。

【０４７９】次に、トランジスタ３５をＯＦＦ状態とす
る（ｔ１０）。

【０４８０】次に、データが読み出された強誘電体容量
３２に、上述した方法によってデータ“１”を書き込む
（ｔ１１〜ｔ１４）。それにより、強誘電体容量３２の
分極状態は点Ｋの状態となり、その後、点Ａの状態とな
る。

【０４８１】２回目の読み出しは、まず、端子Ｔ３に５
Ｖを印加し（ｔ１５）、その後、ビット制御線ＢＣによ
って端子Ｔ４に制御電圧を印加して（ｔ１６）、トラン
ジスタ３４をＯＮ状態にし、それにより、ビット線３８
を５Ｖに設定する。

【０４８２】次に、トランジスタ３４をＯＦＦ状態にす
る（ｔ１７）。

【０４８３】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ１８）、トランジスタ３３をＯＮ
状態にする。それにより、強誘電体容量３２に−２．５
Ｖの電圧が印加され、強誘電体容量３２の分極状態は点
Ａの状態から点Ｈの状態に移り、ビット線３８にはＶre
f0が読み出される。なお、このとき、強誘電体容量３２
にデータ“１”が書き込まれてからあまり時間が経過し
ていないため、強誘電体容量３２に残留分極の劣化が少
ない。

【０４８４】次に、出力制御線ＯＣ２により端子Ｔ６に
制御電圧を印加して（ｔ１９）、トランジスタ３６をＯ
Ｎ状態にし、それにより、２回目の読み出し電圧Ｖref0
をトランジスタ３６のドレイン容量に蓄積する。

【０４８５】次に、トランジスタ３６をＯＦＦ状態にす
る（ｔ２０）。

【０４８６】次に、端子Ｔ３に２．５Ｖを印加するとと
もに、トランジスタ３３をＯＦＦ状態とし（ｔ２１）、
その後、ビット制御線ＢＣにより端子Ｔ４に制御電圧を
印加して（ｔ２２）、トランジスタ３４をＯＮ状態に
し、それにより、ビット線３８を２．５Ｖに設定する。
これにより、強誘電体容量３２の分極状態は点Ａの状態
となる。

【０４８７】３回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加するとともに、ビット制御線ＢＣにより端子Ｔ
４に制御電圧を印加して（ｔ２３）、トランジスタ３４
をＯＮ状態にし、それにより、ビット線３８を０Ｖに設
定する。

【０４８８】次に、トランジスタ３４をＯＦＦ状態にす
る（ｔ２４）。

【０４８９】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ２５）、トランジスタ３３をＯＮ
状態にする。それにより、強誘電体容量３２に２．５Ｖ
の電圧ＶBが印加され、強誘電体容量３２の分極状態は
点Ａから点Ｇの状態に移り、ビット線３８にはＶref1が
読み出される。なお、このとき、強誘電体容量３２にデ
ータ“１”が書き込まれてからあまり時間が経過してい
ないため、強誘電体容量３２の残留分極の劣化は少な
い。

【０４９０】次に、トランジスタ３３をＯＦＦ状態とす
る（ｔ２６）。

【０４９１】次に、出力制御線ＯＣ４により端子Ｔ１１
に制御電圧を印加して（ｔ２７）、トランジスタ４１を
ＯＮ状態にし、それにより、３回目の読み出し電圧Ｖre
f1をトランジスタ４１のドレイン容量に蓄積する。

【０４９２】次に、トランジスタ４１をＯＦＦ状態にす
る（ｔ２８）。

【０４９３】次に、出力制御線ＯＣ５により端子Ｔ１２
に制御電圧を印加して（ｔ２９）、トランジスタ４２を
ＯＮ状態にする。すると、トランジスタ３６のドレイン
容量とトランジスタ４１のドレイン容量との比によりそ
れぞれのドレイン容量の電圧が重み付けされ積算された
電圧になり、該電圧が参照電圧として差動センスアンプ
３７の他方の入力に印加される。

【０４９４】次に、トランジスタ４２をＯＦＦ状態にす
る（ｔ３０）。

【０４９５】その後、出力制御線ＯＣ３によって端子Ｔ
７に制御電圧を印加することにより（ｔ３１）差動セン
スアンプ３７を動作させる。すると、差動センスアンプ
３７において、２つの入力の大小に基づいて、強誘電体
容量３２から読み出されたデータが判別され、判別結果
が端子Ｔ８から“Ｈｉ”あるいは“Ｌｏｗ”として出力
される。

【０４９６】本実施例によれば、参照電圧は実際のデー
タ“１”と“０”の出力結果を用いて発生させるため、
従来のように一方のデータを用いる方法に比べ読み出し
の寿命を延ばすことができる。

【０４９７】（第６の実施例）図１４に示したトランジ
スタ３６，４１を直列構造にすることも考えられる。

【０４９８】図１７は、本発明の半導体装置の第６の実
施例を示す図である。

【０４９９】本実施例は図１７に示すように、図１４に
示したトランジスタ３６，４１が直列に接続された構造
となっており、すなわち、図９に示したものに対して、
トランジスタ３６のドレインと差動センスアンプ３７の
入力との間にトランジスタ４１がトランジスタ３６側を
ソースとして直列に接続されており、ゲート端子Ｔ１１
は出力制御線ＯＣ４に接続されている。

【０５００】以下に、上記のように構成された半導体装
置の駆動方法について図６、図１７及び図１８を参照し
て説明する。

【０５０１】図１８は、図１７に示した半導体装置の駆
動方法を説明するための各端子における電位を示すタイ
ミングチャートである。

【０５０２】強誘電体容量３２に対するデータの書き込
み方法は第４の実施例において説明したものと同様であ
るため、ここでの説明は省略する。

【０５０３】次に、強誘電体容量３２からのデータの読
み出し方法について説明する。なお、本実施例において
は、強誘電体容量３２からのデータの読み出しを３回行
う。

【０５０４】また、本実施例においては、時間の経過と
ともに強誘電体容量３２に残留劣化が生じ、書き込まれ
たデータが“１”の場合の分極状態は点Ａから点Ｃの状
態に移っており、書き込まれたデータが“０”の場合の
分極状態は点Ｂから点Ｄの状態に移っているものとす
る。

【０５０５】１回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加する（ｔ５）。

【０５０６】次に、ビット制御線ＢＣにより端子Ｔ４に
制御電圧を印加し、それにより、トランジスタ３４をＯ
Ｎ状態にしてビット線３８を０Ｖに設定し、また、出力
制御線ＯＣ１により端子Ｔ５に制御電圧を印加し、それ
により、トランジスタ３５をＯＮ状態にし、また、制御
線ＯＣ２により端子Ｔ６に制御電圧を印加し、それによ
り、トランジスタ３６をＯＮ状態にし、また、制御線Ｏ
Ｃ４により端子Ｔ１１に制御電圧を印加し、それによ
り、トランジスタ４１をＯＮ状態にする（ｔ６）。

【０５０７】次に、トランジスタ３４〜３６，４１をＯ
ＦＦ状態にして（ｔ７）、ビット線３８をフローティン
グ状態にする。

【０５０８】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し、それにより、トランジスタ３３をＯ
Ｎ状態にする（ｔ８）。これにより、強誘電体容量３２
には２．５Ｖの電圧ＶRが印加されることになり、分極
の方向により、ビット線３８の電位が異なる値となる。
すなわち、強誘電体容量３２から読み出されるデータが
“１”の場合は、強誘電体容量３２の分極状態が点Ｅの
状態となり、ビット線３８にＶ1が読み出される。ま
た、強誘電体容量３２から読み出されるデータが“０”
の場合は、強誘電体容量３２の分極状態が点Ｆの状態と
なり、ビット線３８にＶ0が読み出される。

【０５０９】次に、出力制御線ＯＣ１によって端子Ｔ５
に制御電圧を印加し（ｔ９）、トランジスタ３５をＯＮ
状態とする。それにより、強誘電体容量３２からビット
線３８に読み出された電圧が差動センスアンプ３７の一
方の入力に印加される。

【０５１０】次に、トランジスタ３５をＯＦＦ状態にす
る（ｔ１０）。

【０５１１】その後、データが読み出された強誘電体容
量３２に、上述した方法によってデータ“１”を書き込
む（ｔ１１〜ｔ１４）。それにより、強誘電体容量３２
の分極状態は点Ｋの状態となり、その後、点Ａの状態と
なる。

【０５１２】２回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し（ｔ１５）、その後、ビット制御線ＢＣによ
って端子Ｔ４に制御電圧を印加して（ｔ１６）、トラン
ジスタ３４をＯＮ状態にし、それにより、ビット線３８
を０Ｖに設定する。

【０５１３】次に、トランジスタ３４をＯＦＦ状態にす
る（ｔ１７）。

【０５１４】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ１８）、トランジスタ３３をＯＮ
状態にする。それにより、強誘電体容量３２に２．５Ｖ
の電圧ＶBが印加され、強誘電体容量３２の分極状態は
点Ａの状態から点Ｇの状態に移り、ビット線３８にはＶ
ref1が読み出される。なお、このとき、強誘電体容量３
２にデータ“１”が書き込まれてからあまり時間が経過
していないため、強誘電体容量３２の残留分極の劣化は
少ない。

【０５１５】次に、出力制御線ＯＣ２により端子Ｔ６に
制御電圧を印加してトランジスタ３６をＯＮ状態にする
とともに、出力制御線ＯＣ４により端子Ｔ１１に制御電
圧を印加してトランジスタ４１をＯＮ状態にし、それに
より、２回目の読み出し電圧Ｖref1をトランジスタ４１
のドレイン容量に蓄積する（ｔ１９）。

【０５１６】次に、トランジスタ３６，４１をＯＦＦ状
態にする（ｔ２０）。

【０５１７】その後、データが読み出された強誘電体容
量３２に、上述した方法によってデータ“０”を書き込
む（ｔ２１〜ｔ２４）。それにより、強誘電体容量３２
の分極状態は点Ｌの状態となり、その後、点Ｂの状態と
なる。

【０５１８】３回目の読み出しは、まず、端子Ｔ３に０
Ｖを印加し（ｔ２５）、その後、ビット制御線ＢＣによ
り端子Ｔ４に制御電圧を印加して（ｔ２６）、トランジ
スタ３４をＯＮ状態にし、それにより、ビット線３８を
０Ｖに設定する。

【０５１９】次に、トランジスタ３４をＯＦＦ状態にす
る（ｔ２７）。

【０５２０】次に、ワード線Ｗ１を操作して端子Ｔ２に
制御電圧を印加し（ｔ２８）、トランジスタ３３をＯＮ
状態にする。それにより、強誘電体容量３２に２．５Ｖ
の電圧ＶBが印加され、強誘電体容量３２の分極状態は
点Ｂの状態から点Ｈの状態に移り、ビット線３８にはＶ
ref0が読み出される。なお、このとき、強誘電体容量３
２にデータ“０”が書き込まれてからあまり時間が経過
していないため、強誘電体容量３２の残留分極の劣化は
少ない。

【０５２１】次に、出力制御線ＯＣ２により端子Ｔ６に
制御電圧を印加して（ｔ２９）、トランジスタ３６をＯ
Ｎ状態にし、それにより、３回目の読み出し電圧Ｖref0
をトランジスタ３６のドレイン容量に蓄積する。

【０５２２】次に、トランジスタ３６をＯＦＦ状態にす
る（ｔ３０）。なお、トランジスタ３３をＯＮ状態にす
る前にトランジスタ３６をＯＮ状態にすることもでき
る。

【０５２３】次に、出力制御線ＯＣ４により端子１１に
制御電圧を印加して（ｔ３１）、トランジスタ４１をＯ
Ｎ状態にする。すると、トランジスタ３６のドレイン容
量とトランジスタ４１のドレイン容量との比によりそれ
ぞれのドレイン容量の電圧が重み付けされ積算された電
圧になり、該電圧が参照電圧として差動センスアンプ３
７の他方の入力に印加される。

【０５２４】その後、出力制御線ＯＣ３によって端子Ｔ
７に制御電圧を印加することにより（ｔ３２）、差動セ
ンスアンプ３７を動作させる。すると、差動センスアン
プ３７において、２つの入力の大小に基づいて、強誘電
体容量３２から読み出されたデータが判別され、判別結
果が端子Ｔ８から“Ｈｉ”あるいは“Ｌｏｗ”として出
力される。

【０５２５】なお、重み付けについては、Ｖ1とＶref1
との差と、Ｖ0とＶref0との差を比べると、前者の方が
差が小さいため、Ｖref1の割合を大きくすることが望ま
しい。

【０５２６】本実施例によれば、第４の実施例に比べて
トランジスタを１つ少なくできるという利点がある。

【０５２７】（第７の実施例）本発明は、上述したよう
な強誘電体容量がトランジスタ内に組み込まれた一体型
構造の半導体装置についても適用することができる。

【０５２８】図１９は、本発明の第７の実施例を示す回
路図である。また、図２０は、図１９に示す強誘電体容
量３２とトランジスタ４３の構造を示す図であり、
（ａ）は上面図、（ｂ）は（ａ）に示したＢ−Ｂ’断面
図、（ｃ）は（ａ）に示したＡ−Ａ’断面図である。

【０５２９】本実施例は図１９に示すように、図１４に
示したものに対して、メモリセル毎に強誘電体容量３２
と一体構造となるトランジスタ４３が設けられて構成さ
れており、トランジスタ４３のゲートが強誘電体容量３
２及びトランジスタ３３のソースに接続され、トランジ
スタ４３のソースがビット線４７に接続されている。

【０５３０】また、ビット線４７の一端には、ゲート端
子Ｔ１５がビット制御線ＢＣ２に接続されたトランジス
タ４４が設けられ、ビット線４７の他端には、他方の入
力に参照電圧が印加される差動センスアンプ４５が接続
されている。

【０５３１】また、差動センスアンプ３７の出力端子Ｔ
８とビット線３８との間には、ゲート端子Ｔ１９がビッ
ト制御線ＢＣ３に接続されたトランジスタ４６が設けら
れている。

【０５３２】また、強誘電体容量３２及びトランジスタ
４３の構造は図２０に示すように、ｐ型シリコンウェル
５０１のチャネル領域５１０上に、高誘電体膜５０２、
白金層５０３、強誘電体膜５０４及びゲート白金層５０
５が順次積層されて構成され、ｐ型シリコンウェル５０
１のチャネル領域５１０の両側にｎ+型ソース領域とｎ+
型ドレイン領域５０７とが形成されている。

【０５３３】また、ゲート白金層５０５及び白金層５０
３にはアルミ配線５０８が接続されている。

【０５３４】以下に、上記のように構成された半導体装
置の駆動方法について説明する。

【０５３５】まず、強誘電体容量３２に対するデータの
書き込み方法について説明する。

【０５３６】まず、トランジスタ３３をＯＦＦ状態に
し、端子Ｔ１４とトランジスタ４３のウェル、またはソ
ース・ドレインとの間に電圧を印加し、強誘電体容量３
２を分極させる。例えば、強誘電体容量２３に書き込む
データが“１”の場合は、端子Ｔ１４に５Ｖ、“０”の
場合は、端子Ｔ１４に０Ｖを印加し、トランジスタ４３
のウェルを２．５Ｖとする。これにより、強誘電体容量
３２にはデータにより異なる向きに電圧がかかり、２方
向に分極する。

【０５３７】その後、端子Ｔ１４に２．５Ｖを印加し、
それにより、強誘電体容量３２へのデータの書き込みが
完了する。

【０５３８】別の書き込み方法としては、トランジスタ
３３，３４をＯＮ状態とし、端子Ｔ３と端子Ｔ１４との
間に電圧を印加し、強誘電体容量３２を分極させ、電圧
がかかった状態でトランジスタ３３をＯＦＦ状態にする
方法もある。

【０５３９】次に、通常動作中における強誘電体容量３
２からのデータの読み出し方法について説明する。

【０５４０】データの書き込みによりトランジスタ４３
のしきい値電圧は変化し、データによりトランジスタ４
３のソース・ドレイン間抵抗が異なっている。

【０５４１】端子Ｔ１３に電圧を印加したとき、データ
によってビット線４７の充電速度が異なるため、ある時
間経過後に差動センスアンプ４５を動作させ、端子Ｔ１
６に印加された参照電圧と比較することで、データを判
別し、端子Ｔ１８に結果を出力することができる。この
とき、端子Ｔ１４に読み出し電圧を印加する場合もあ
る。

【０５４２】次に、データのリフレッシュ処理について
説明する。

【０５４３】トランジスタ４３のゲートに蓄えられた電
荷が漏れて減少してしまうような場合、電荷を補償する
リフレッシュ処理が必要となる。この場合、設定された
時間内に前述のデータを読み出す手順と、読み出された
データを当該セルに再度書き込むことで電荷を補償す
る。

【０５４４】次に、電源立ち上げ時のデータ復帰処理に
ついて説明する。

【０５４５】図２１は、図１９に示した半導体装置にお
ける電源立ち上げ時のデータ復帰処理を説明するための
各端子における電位を示すタイミングチャートである。

【０５４６】１回目の読み出しは、まず端子Ｔ３に０Ｖ
を印加し（ｔ１）、その後、ビット制御線ＢＣにより端
子Ｔ４に制御電圧を印加してトランジスタ３４をＯＮ状
態にし、ビット線３８を０Ｖに設定とするとともに、ワ
ード線Ｗ１を操作して端子Ｔ２の制御電圧を印加し、そ
れにより、トランジスタ３３をＯＮ状態にする（ｔ
２）。

【０５４７】次に、トランジスタ３４をＯＦＦ状態にし
て（ｔ３）、ビット線３８をフローティング状態にす
る。

【０５４８】次に、端子Ｔ１４に電圧を印加し（ｔ
４）、それにより、強誘電体容量３２とビット線３８容
量に電圧をかける。強誘電体容量３２の分極量により、
ビット線３８の電位は異なる値となる。

【０５４９】次に、出力制御線ＯＣ１により端子Ｔ５に
制御電圧を印加して（ｔ５）、トランジスタ３５をＯＮ
状態とし、それにより、ビット線３８に読み出された電
圧が差動センスアンプ３７の一方の入力に印加される。

【０５５０】次に、トランジスタ３５をＯＦＦ状態とす
る（ｔ６）。

【０５５１】次に、上述した方法により強誘電体容量２
３にデータ“１”を書き込む（ｔ８〜ｔ１１）。

【０５５２】２回目の読み出しは、まず端子Ｔ３に０Ｖ
を印加し（ｔ１２）、その後、ビット制御線ＢＣにより
端子Ｔ４に制御電圧を印加してトランジスタ３４をＯＮ
状態にし、ビット線３８を０Ｖに設定とするとともに、
ワード線Ｗ１を操作して端子Ｔ２の制御電圧を印加し、
それにより、トランジスタ３３をＯＮ状態にする（ｔ１
３）。

【０５５３】次に、トランジスタ３４をＯＦＦ状態にし
て（ｔ１４）、ビット線３８をフローティング状態にす
る。

【０５５４】次に、端子Ｔ１４に電圧を印加し（ｔ１
５）、それにより、強誘電体容量３２とビット線３８容
量に電圧をかける。このとき、書き込みからあまり時間
がたっていないため残留分極の劣化は少ない。

【０５５５】次に、出力制御線ＯＣ２により端子Ｔ６に
制御電圧を印加して（ｔ１６）、トランジスタ３６をＯ
Ｎ状態にし、それにより、２回目の読み出し電圧をトラ
ンジスタ３６のドレイン容量に蓄積する。

【０５５６】次に、トランジスタ３６をＯＦＦ状態にす
る（ｔ１７）。

【０５５７】その後、上述した方法で強誘電体容量２３
にデータ“０”を書き込む（ｔ１８〜ｔ２３）。

【０５５８】３回目の読み出しは、まず端子Ｔ３に０Ｖ
を印加し（ｔ２４）、その後、ビット制御線ＢＣにより
端子Ｔ４に制御電圧を印加してトランジスタ３４をＯＮ
状態にし、ビット線３８を０Ｖに設定とするとともに、
ワード線Ｗ１を操作して端子Ｔ２の制御電圧を印加し、
それにより、トランジスタ３３をＯＮ状態にする（ｔ２
５）。

【０５５９】次に、トランジスタ３４をＯＦＦ状態にし
て（ｔ２６）、ビット線３８をフローティング状態にす
る。

【０５６０】次に、端子Ｔ１４に電圧を印加し（ｔ２
７）、それにより、強誘電体容量３２とビット線３８容
量に電圧をかける。このとき、書き込みからあまり時間
がたっていないため残留分極の劣化は少ない。

【０５６１】次に、出力制御線ＯＣ４により端子Ｔ１１
に制御電圧を印加して（ｔ２８）、トランジスタ４１を
ＯＮ状態にし、それにより、３回目の読み出し電圧をト
ランジスタ４１のドレイン容量に蓄積する。

【０５６２】次に、トランジスタ４１をＯＦＦ状態にす
る（ｔ２９）。

【０５６３】次に、出力制御線ＯＣ５により端子Ｔ１２
に制御電圧を印加して（ｔ３０）、トランジスタ４２を
ＯＮ状態にする。すると、トランジスタ３６のドレイン
容量とトランジスタ４１のドレイン容量との比によりそ
れぞれのドレイン容量の電圧が重み付けされ積算された
電圧になり、該電圧が参照電圧として差動センスアンプ
３７の他方の入力に印加される。

【０５６４】次に、トランジスタ４２をＯＦＦ状態にす
る（ｔ３１）。

【０５６５】その後、出力制御線ＯＣ３によって端子Ｔ
７に制御電圧を印加することにより（ｔ３２）、差動セ
ンスアンプ３７を動作させる。すると、差動センスアン
プ３７において、２つの入力の大小に基づいて、強誘電
体容量３２から読み出されたデータが判別され、判別結
果が端子Ｔ８から“Ｈｉ”あるいは“Ｌｏｗ”として出
力される。

【０５６６】このデータを強誘電体容量３２に再度書き
込むことにより、データ復帰処理が完了する。

【０５６７】なお、書き込み電圧が出力電圧と同じ場合
は、ビット制御線ＢＣ３により端子Ｔ１９に制御電圧を
印加してトランジスタ４６をＯＮ状態にし、ビット線３
８に出力電圧を与え、書き込み処理を行うことも可能で
ある。

【０５６８】また、スイッチング素子を用いてビット線
３８，４７のいずれか一方が入力されるようにすること
で２つの差動センスアンプを１つにすることも可能であ
る。また、電源立ち上げ時のデータ復帰処理方法につい
ては、第１の実施例から第６の実施例で説明した構造、
読み出し方法も適用可能である。

【０５６９】本実施例によれば、参照電圧を実際のデー
タ“１”と“０”の出力結果を用いて発生させるため、
従来のように一方のデータを用いる方法に比べ読み出し
の寿命を延ばすことができる。

【０５７０】なお、本発明は上記各実施例に限定され
ず、本発明の技術思想の範囲内において、各実施例は適
宜変更され得ることは言うまでもない。

【０５７１】

【発明の効果】以上説明したように本発明においては、
記憶素子からデータを読み出す場合に、記憶素子がほと
んど分極されていない状態を生成し、その状態の記憶素
子から読み出されたデータを参照電圧とするため、参照
電圧のマージンが小さくなり、記憶素子の残留分極量が
減少した場合においても正確にデータを読み出すことが
できる。

【０５７２】また、記憶素子からデータを読み出す際に
用いる参照電圧を、記憶素子の分極状態のヒステリシス
曲線の傾きが急峻な部分の電圧とするため、上記同様の
効果を奏する。

【０５７３】また、参照電圧に予め決められたオフセッ
ト量を付加した場合は、読み出されたデータと参照電圧
の差異が大きくなり、さらに正確にデータを読み出すこ
とができる。

【０５７４】また、複数の読み出し動作によって記憶素
子から読み出された複数のデータを、予め決められた比
率によって重み付けして積算して参照電圧とした場合に
おいても、読み出されたデータと参照電圧の差異が大き
くなるため、上記同様の効果を奏する。

【０５７５】これにより、長期間使用されている記憶素
子に対しても正確にデータの読み出しを行うことができ
る。

【図面の簡単な説明】

【図１】本発明の半導体装置の駆動方法の第１の実施の
形態を説明するための図である。

【図２】図１を用いて説明する駆動方法を実現するため
の半導体装置の構成例を示す回路図である。

【図３】図２に示した半導体装置を用いた他のデータの
書き込み方法及び読み出し方法を説明するための図であ
る。

【図４】図２に示した半導体装置を用いたメモリアレイ
の一構成例を示す図である。

【図５】本発明の半導体装置の駆動方法の第２の実施の
形態を説明するための図である。

【図６】本発明の半導体装置の駆動方法の第３の実施の
形態を説明するための図である。

【図７】図６を用いて説明する駆動方法を実現するため
の半導体装置の一構成例を示す回路図である。

【図８】図７に示した半導体装置を用いた他のデータの
読み出し方法を説明するための図である。

【図９】図２に示した半導体装置の一実施例を示す図で
ある。

【図１０】図９に示した半導体装置の駆動方法を説明す
るための各端子における電位を示すタイミングチャート
である。

【図１１】図９に示した半導体装置の駆動方法を説明す
るための各端子における電位を示すタイミングチャート
である。

【図１２】図９に示した半導体装置にオフセット機構を
設けた例を示す回路図である。

【図１３】図１２に示した半導体装置の駆動方法を説明
するための各端子における電位を示すタイミングチャー
トである。

【図１４】図７に示した半導体装置の一実施例を示す図
である。

【図１５】図１４に示した半導体装置の駆動方法を説明
するための各端子における電位を示すタイミングチャー
トである。

【図１６】図１４に示した半導体装置の駆動方法を説明
するための各端子における電位を示すタイミングチャー
トである。

【図１７】本発明の半導体装置の第６の実施例を示す図
である。

【図１８】図１７に示した半導体装置の駆動方法を説明
するための各端子における電位を示すタイミングチャー
トである。

【図１９】本発明の第７の実施例を示す回路図である。

【図２０】図１９に示す強誘電体容量３２とトランジス
タ４３の構造を示す図であり、（ａ）は上面図、（ｂ）
は（ａ）に示したＢ−Ｂ’断面図、（ｃ）は（ａ）に示
したＡ−Ａ’断面図である。

【図２１】図１９に示した半導体装置における電源立ち
上げ時のデータ復帰処理を説明するための各端子におけ
る電位を示すタイミングチャートである。

【図２２】従来の半導体装置の一構成例を示す回路図で
ある。

【図２３】図２２に示した半導体装置の特性変化を示す
図である。

【図２４】従来の半導体装置の他の構成例を示す回路図
である。

【図２５】従来の半導体装置の他の構成例を示す回路図
である。

【図２６】図２５に示した半導体装置におけるデータの
読み出し動作を説明するための図である。

【符号の説明】１記憶素子２，３，１８，２２スイッチング素子４判別機能素子５〜１６，１８〜２１，２４〜３１端子１７接続部２３重み付け電圧積算素子３２強誘電体容量３３〜３６，３９，４１〜４４，４６トランジスタ３７，４５差動センスアンプ３８，４７ビット線４０容量１００ａ〜１００ｄメモリセル５０１ｐ型シリコンウェル５０２高誘電体膜５０３白金層５０４強誘電体膜５０５ゲート白金層５０６ｎ⁺型ソース領域５０７ｎ⁺型ドレイン領域５０８アルミ配線５０９シリコン酸化膜５１０チャネル領域

Claims

【特許請求の範囲】

【請求項１】分極状態にヒステリシス特性を有する記
憶素子に書き込まれたデータを複数の読み出し動作によ
り判別する半導体装置の駆動方法であって、前記記憶素子に対して所定の読み出し電圧を印加して前
記記憶素子からデータを読み出す第１の処理と、前記記憶素子に対して前記読み出し電圧とは逆極性の電
圧を印加する第２の処理と、前記記憶素子に対して、前記記憶素子の分極量が前記記
憶素子に“０”が書き込まれた場合の半分以上であり、
かつ“１”が書き込まれた場合の半分以下となるような
電圧を印加する第３の処理と、前記記憶素子に対して前記読み出し電圧を印加して前記
記憶素子からデータを読み出す第４の処理と、前記第１の処理にて読み出されたデータと前記第４の処
理にて読み出されたデータとに基づいて前記記憶素子に
書き込まれたデータを判別する第５の処理とを順次行う
ことを特徴とする半導体装置の駆動方法。
【請求項２】分極状態にヒステリシス特性を有する記
憶素子に書き込まれたデータを複数の読み出し動作によ
り判別する半導体装置の駆動方法であって、前記記憶素子に対して所定の読み出し電圧を印加して前
記記憶素子からデータを読み出す第１の処理と、前記記憶素子に対して前記読み出し電圧とは逆極性の電
圧を印加する第２の処理と、前記記憶素子に対して、前記記憶素子の分極量が前記記
憶素子に“０”が書き込まれた場合の半分以上であり、
かつ“１”が書き込まれた場合の半分以下となるような
電圧を印加する第３の処理と、前記記憶素子に対して、前記読み出し電圧とは絶対値が
等しく、かつ逆極性の電圧を印加して前記記憶素子から
データを読み出す第４の処理と、前記第１の処理にて読み出されたデータと前記第４の処
理にて読み出されたデータとに基づいて前記記憶素子に
書き込まれたデータを判別する第５の処理とを順次行う
ことを特徴とする半導体装置の駆動方法。
【請求項３】分極状態にヒステリシス特性を有する記
憶素子に書き込まれたデータを複数の読み出し動作によ
り判別する半導体装置の駆動方法であって、前記記憶素子に対して所定の読み出し電圧を印加して前
記記憶素子からデータを読み出す第１の処理と、前記記憶素子に対して前記読み出し電圧とは逆極性の電
圧を印加する第２の処理と、前記記憶素子に対して前記読み出し電圧を印加して前記
記憶素子からデータを読み出す第３の処理と、前記第１の処理にて読み出されたデータと前記第３の処
理にて読み出されたデータとに基づいて前記記憶素子に
書き込まれたデータを判別する第４の処理とを順次行う
ことを特徴とする半導体装置の駆動方法。
【請求項４】請求項３に記載の半導体装置の駆動方法
において、前記第１の処理または前記第３の処理にて読み出された
データを、予め決められたオフセット量に基づいてその
電圧をオフセットさせることを特徴とする半導体装置の
駆動方法。
【請求項５】分極状態にヒステリシス特性を有する記
憶素子に書き込まれたデータを複数の読み出し動作によ
り判別する半導体装置の駆動方法であって、前記記憶素子に対して所定の読み出し電圧を印加して前
記記憶素子からデータを読み出す第１の処理と、前記記憶素子に対して前記読み出し電圧とは逆極性の電
圧を印加する第２の処理と、前記記憶素子に対して前記読み出し電圧を印加して前記
記憶素子からデータを読み出す第３の処理と、前記記憶素子に対して前記読み出し電圧と同極性の電圧
を印加する第４の処理と、前記記憶素子に対して前記読み出し電圧を印加して前記
記憶素子からデータを読み出す第５の処理と、前記第１の処理にて読み出されたデータと前記第３の処
理にて読み出されたデータと前記第５の処理にて読み出
されたデータとに基づいて前記記憶素子に書き込まれた
データを判別する第６の処理とを順次行うことを特徴と
する半導体装置の駆動方法。
【請求項６】請求項５に記載の半導体装置の駆動方法
において、前記第３の処理にて読み出されたデータと前記第５の処
理にて読み出されたデータとを所定の比率によって重み
付けして積算し、該積算されたデータと前記第１の処理
にて読み出されたデータとに基づいて前記記憶素子に書
き込まれたデータを判別することを特徴とする半導体装
置の駆動方法。
【請求項７】分極状態にヒステリシス特性を有する記
憶素子に書き込まれたデータを複数の読み出し動作によ
り判別する半導体装置の駆動方法であって、前記記憶素子に対して所定の読み出し電圧を印加して前
記記憶素子からデータを読み出す第１の処理と、前記記憶素子に対して前記読み出し電圧とは逆極性の電
圧を印加する第２の処理と、前記記憶素子に対して、前記読み出し電圧とは絶対値が
等しく、かつ逆極性の電圧を印加して前記記憶素子から
データを読み出す第３の処理と、前記記憶素子に対して前記読み出し電圧を印加して前記
記憶素子からデータを読み出す第４の処理と、前記第１の処理にて読み出されたデータと前記第３の処
理にて読み出されたデータと前記第４の処理にて読み出
されたデータとに基づいて前記記憶素子に書き込まれた
データを判別する第５の処理とを順次行うことを特徴と
する半導体装置の駆動方法。
【請求項８】請求項７に記載の半導体装置の駆動方法
において、前記第３の処理にて読み出されたデータと前記第４の処
理にて読み出されたデータとを所定の比率によって重み
付けして積算し、該積算されたデータと前記第１の処理
にて読み出されたデータとに基づいて前記記憶素子に書
き込まれたデータを判別することを特徴とする半導体装
置の駆動方法。
【請求項９】分極状態にヒステリシス特性を具備し、
データが書き込まれる記憶素子と、該記憶素子から読み
出されたデータを複数の端子に出力するスイッチング素
子と、該スイッチング素子から出力されたデータに基づ
いて記憶素子に書き込まれたデータを判別する判別機能
素子とを有し、前記記憶素子に対して複数回の読み出し
動作が行われ、前記判別機能素子は、該複数の読み出し
動作によって読み出された複数のデータに基づいて前記
記憶素子に書き込まれたデータを判別する半導体装置に
おいて、前記記憶素子から読み出され前記スイッチング素子を介
して出力された複数のデータのうち、２つ以上のデータ
が入力され、該２つ以上のデータを予め決められた比率
によって重み付けして積算し、１つのデータとして出力
する重み付け電圧積算素子を有し、前記判別機能素子は、前記重み付け電圧積算素子から出
力されたデータと前記スイッチング素子から出力され、
前記重み付け電圧積算素子に入力されないデータとに基
づいて、前記記憶素子に書き込まれたデータを判別する
ことを特徴とする半導体装置。
【請求項１０】請求項９に記載の半導体装置におい
て、前記重み付け電圧積算素子は、複数の入力端子を有し、
該複数の端子のそれぞれに入力されたデータを重み付け
して積算することを特徴とする半導体装置。
【請求項１１】請求項９に記載の半導体装置におい
て、前記重み付け電圧積算素子は、１つの入力端子を有し、
該１つの入力端子に異なるタイミングで入力されたデー
タを重み付けして積算することを特徴とする半導体装
置。
【請求項１２】請求項９乃至１１のいずれか１項に記
載の半導体装置において、前記比率は、入力されたデータのうち読み出しにより変
化する分極状態の変化量が最大となるデータに対する重
み付け量が最も大きくなるように設定されていることを
特徴とする半導体装置。
【請求項１３】請求項９乃至１２のいずれか１項に記
載の半導体装置において、前記記憶素子は、強誘電体容量を有することを特徴とす
る半導体装置。
【請求項１４】請求項９乃至１２のいずれか１項に記
載の半導体装置において、前記記憶素子は、強誘電体容量と少なくとも１つのトラ
ンジスタとからなることを特徴とする半導体装置。
【請求項１５】請求項１４に記載の半導体装置におい
て、前記強誘電体容量は、前記トランジスタのソースに接続
されていることを特徴とする半導体装置。
【請求項１６】請求項１４に記載の半導体装置におい
て、前記強誘電体容量は、前記トランジスタのドレインに接
続されていることを特徴とする半導体装置。
【請求項１７】請求項１４に記載の半導体装置におい
て、前記強誘電体容量は、前記トランジスタのゲートに接続
されていることを特徴とする半導体装置。
【請求項１８】請求項９乃至１２のいずれか１項に記
載の半導体装置において、前記記憶素子は、ゲート絶縁膜の一部もしくは全部が強
誘電体材料であるトランジスタを有することを特徴とす
る半導体装置。
【請求項１９】請求項９乃至１８のいずれか１項に記
載の半導体装置において、前記スイッチング素子は、少なくとも１つのトランジス
タからなることを特徴とする半導体装置。
【請求項２０】請求項９乃至１９のいずれか１項に記
載の半導体装置において、前記判別機能素子は、２入力差動センスアンプであるこ
とを特徴とする半導体装置。
【請求項２１】請求項９乃至２０のいずれか１項に記
載の半導体装置において、前記重み付け電圧積算素子は、複数のトランジスタを有
し、該複数のトランジスタを用いた容量の組合せによっ
て前記比率が決められていることを特徴とする半導体装
置。
【請求項２２】請求項９乃至２１のいずれか１項に記
載の半導体装置において、前記記憶素子からデータが読み出されるビット線の容量
は、前記記憶素子に“１”が書き込まれた場合の前記記
憶素子の残留分極量をＱr、前記記憶素子の抗電圧をＶc
とした場合、Ｑr／Ｖc／１．５以上であることを特徴と
する半導体装置。