JP2000285403A - データ記憶装置用磁気抵抗ヘッドの広帯域読出し - Google Patents

データ記憶装置用磁気抵抗ヘッドの広帯域読出し

Info

Publication number
JP2000285403A
JP2000285403A JP2000068582A JP2000068582A JP2000285403A JP 2000285403 A JP2000285403 A JP 2000285403A JP 2000068582 A JP2000068582 A JP 2000068582A JP 2000068582 A JP2000068582 A JP 2000068582A JP 2000285403 A JP2000285403 A JP 2000285403A
Authority
JP
Japan
Prior art keywords
gain stage
input
transistor
interconnect
readback amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000068582A
Other languages
English (en)
Inventor
Klaas Berend Klaassen
クラッセン・ベレンド・クラッセン
Cornelis L Jacobus
ジャコブ・コーネリス・レオナルダス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000285403A publication Critical patent/JP2000285403A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3929—Disposition of magnetic thin films not used for directly coupling magnetic flux from the track to the MR film or for shielding
    • G11B5/3932—Magnetic biasing films
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)
  • Amplifiers (AREA)
  • Digital Magnetic Recording (AREA)
  • Networks Using Active Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

(57)【要約】 【課題】 読出しエレクトロニクスの外部に起因する磁
気記録チャネル・フロントエンドの帯域幅制限を、チャ
ネル・フロントエンドのＳＮＲ性能を下げずに小さくす
る方法を提供すること。 【解決手段】 磁気記憶装置の磁気記録チャネル・フロ
ントエンドは、磁気抵抗素子、相互接続部及びリードバ
ック増幅器を含む。特性インピーダンスを持つ相互接続
部は磁気抵抗素子をリードバック増幅器に接続する。リ
ードバック増幅器は利得ステージとアクティブ終端を含
む。関連するインピーダンスを持つ利得ステージの入力
は相互接続部に接続される。アクティブ終端は利息ステ
ージの入力に接続され、利得ステージとアクティブ終端
に関連するインピーダンスの組み合わせにより形成され
るリードバック増幅器の入力インピーダンスは、相互接
続部の特性インピーダンスにほぼ等しくなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ記憶装置の
分野に関して、特に信号対雑音比（ＳＮＲ）性能を劣化
させずにチャネル帯域幅を拡大した磁気記録チャネルの
フロントエンドに関する。
【０００２】
【従来の技術】従来の磁気記録チャネル・フロントエン
ドのリードバック帯域幅は、チャネル・フロントエンド
を形成する要素、つまり磁気抵抗（ＭＲ）または巨大磁
気抵抗（ＧＭＲ）素子、相互接続部及びリードバック・
エレクトロニクス（つまりリードバック増幅器）のイン
ピーダンスに依存する。最近まで、フロントエンド・リ
ードバック帯域幅の要件は、従来のフロントエンド方式
で得られる帯域幅で問題がない程度に充分低かった。し
かし、磁気記録データ速度が上がり、従来のチャネル・
フロントエンドで得られるリードバック帯域幅によって
チャネル転送が制限されるまでになっている。
【０００３】チャネル帯域幅を広くする方法として、い
わゆる外部帯域幅（extrinsic bandwidth）に対する制
限が少なくされる。つまり読出しエレクトロニクスの外
部に起因する帯域幅制限（リードバック増幅器の帯域幅
制限を含まない）は、読出し相互接続部の特性インピー
ダンスにほぼ等しいインピーダンスにより読出し相互接
続部を終端することである。しかしこれでは、チャネル
・フロントエンドの信号対雑音比性能が台無しになる。
【０００４】相互接続部をうまく定義するため、相互接
続部がうまく定義されないツイストペア・ワイヤ接続に
代わるものとして、ヘッドとリードバック増幅器の間の
マイクロストリップ接続が提案されている。このマイク
ロストリップ接続では、２つのコプラナ・フラット信号
導体が、グラウンド面のバッキングのある非導電誘電キ
ャリア物質の薄いシートに形成され、マイクロストリッ
プ接続が高周波で伝送ラインになる。磁気記録に広く使
用されるツイストペアの特性インピーダンスＺ 0は、７
５Ω乃至８５Ωである。マイクロストリップ相互接続部
の特性インピーダンスＺ0は、導体の幅、導体間の間隔
及びキャリア物質の厚みと誘電定数に依存する。具体的
には、マイクロストリップ相互接続部の特性インピーダ
ンスＺ0は、３５Ω乃至８５Ωのレンジである。
【０００５】ＭＲ（ＧＭＲ）素子にバイアスをかけ、信
号の読出しまたはリードバックを行う構成は４つある。
１）電流バイアスと電流検出リードバック、２）電圧バ
イアスと電流検出リードバック、３）電圧バイアスと電
圧検出リードバック、４）電流バイアスと電圧検出リー
ドバックである。チャネル・フロントエンドの周波数特
性は、使用されるバイアス方法の影響を受けないので、
使用されるリードバック方法の周波数特性のみ考慮する
必要がある。
【０００６】図１は、従来の片側入力、電流検出リード
バック増幅器構成１００を示す。ヘッド１０１に置かれ
たＭＲ素子Ｒmrは、相互接続部１０３を通して電流検出
リードバック増幅器１０２に接続される。相互接続部１
０３の特性インピーダンスはＺ0＝Ｒ0である。
【０００７】電流検出リードバック増幅器１０２は、ｎ
ｐｎ入力トランジスタ１０４と負荷抵抗ＲLを含む。相
互接続部１０３の導体１０３ａはトランジスタ１０４の
エミッタに接続される。相互接続部１０３の導体１０３
ｂは共通回路またはグラウンドに接続される。トランジ
スタ１０４のベースはバイアス電圧Ｖbiasに接続され、
トランジスタ１０４のコレクタは負荷抵抗ＲLを通して
電源電圧Ｖ+に接続される。リードバック増幅器１０２
の出力Ｖoは負荷抵抗ＲLの両端に現れる。
【０００８】図１に示す電流検出型リードバック増幅器
の入力インピーダンスＺinは、入力トランジスタ１０４
の差動エミッタ抵抗であり、Ｚin＝ｒe＝ｋＴ／ｑＩで
与えられる。ｋはボルツマン定数、Ｔは絶対温度、ｑは
電子の電荷、Ｉはトランジスタ１０４のエミッタ電流で
ある。電流Ｉは、ＭＲ素子Ｒmrのバイアス電流を提供
し、通常、５ｍＡ乃至１２ｍＡである。従って、入力イ
ンピーダンスＺinは通常、室温で２Ω乃至５Ωである。
【０００９】図２は、従来の片側入力の電圧検出リード
バック増幅器構成２００を示す。ヘッド２０１に位置す
るＭＲ素子Ｒmrは、相互接続部２０３を通して電圧検出
リードバック増幅器２０２に接続される。相互接続部２
０３の特性インピーダンスはＺ0＝Ｒ0である。
【００１０】電圧検出リードバック増幅器２０２は、ｎ
ｐｎ入力トランジスタ２０４、入力結合コンデンサ２０
５、電流源２０６、２０７、ｎｐｎカスケード・トラン
ジスタ２０８及び負荷抵抗ＲLを含む。相互接続部２０
３の導体２０３ａは、結合コンデンサ２０５を通してト
ランジスタ２０４のベースに接続される。相互接続部２
０３の導体２０３ｂは共通回路またはグラウンドに接続
される。電流源２０６はバイアス電流ＩbiasをＭＲ素子
Ｒmrに供給する。電流源２０７はトランジスタ２０４の
ベースに電流を供給する。トランジスタ２０４のエミッ
タは共通回路またはグラウンドに接続される。トランジ
スタ２０４のコレクタはカスケード・トランジスタ２０
８のエミッタに接続される。カスケード・トランジスタ
２０８は、リードバック増幅器２０２の入力でのＭｉｌ
ｌｅｒキャパシタンスをなくすために使用される。トラ
ンジスタ２０８のコレクタは、負荷抵抗ＲLを通して電
源電圧Ｖ+に接続される。リードバック増幅器２０２の
出力Ｖoは負荷抵抗ＲLの両端に現れる。
【００１１】電圧検出型のリードバック増幅器の入力イ
ンピーダンスＺinは、Ｚin＝βｒeで与えられる。βは
トランジスタ２０４の電流利得、ｒeはトランジスタ２
０４のエミッタ抵抗である。入力インピーダンスＺinは
通常、５００Ω乃至１０００Ωである。入力キャパシタ
ンス２０５は約３ｐＦで、１／２πｆtｒeにより与えら
れる。ｆtはトランジスタ２０４のトランジション周波
数で、通常、約１０ＧＨｚである。
【００１２】図１及び図２のリードバック増幅器の差動
入力バージョンは図示していないが、入力インピーダン
スは、片側入力リードバック増幅器で、前記の値の２倍
である。相互接続部を通してリードバック増幅器に接続
される、特性インピーダンスＺ0のＭＲ（ＧＭＲ）素子
は、次式で与えられるインピーダンスＺiを"認識"す
る。
【数１】 ここで、γ＝ω／ν、νは伝送ライン速度（εr＝２．
２５のとき〜２００ｋｍ／ｓ）、ｌは相互接続部の長さ
で、通常、３．５インチ・ドライブで５ｃｍである。
【００１３】電流検出リードバック増幅器構成のとき、
入力インピーダンスＺin＝ｋＴ／ｑＩ1≪Ｚ0である。γ
１≪π／２のときＺiは次の値に近づく。
【数２】 従って、電流検出リードバック増幅器構成の場合、相互
接続部は、読出し素子Ｒmrと直列の導体Ｚ0１／νのよ
うに動作する。ここで、相互接続部による伝送特性は次
式のようになる。
【数３】 式３）は、電流検出リードバック増幅器構成のチャネル
帯域幅が相互接続部により制限され、更に、Ｚ0または
１が増加する、またはνが小さくなると減少することを
示す。
【００１４】電圧検出リードバック増幅器構成の場合、
Ｚin＝βｒe≫Ｚ0である。γ１≪π／２のときＺiは次
の値に近づく。
【数４】 従って、電圧検出リードバック増幅器構成では、相互接
続部は、読出し素子Ｒ mr及びリードバック増幅器の入力
インピーダンスと並列なコンデンサｌ／νＺ0のように
動作する。ここで、相互接続部による伝送特性は次式の
ようになる。
【数５】 式５）は、電圧検出リードバック増幅器構成のチャネル
帯域幅も同様に、相互接続部により制限され、更に、ｌ
が大きく、νとＺ0が小さいとき減少する。
【００１５】相互接続部が、リードバック増幅器への入
力で、相互接続部の特性インピーダンスＺ0で終端する
とき、読出し素子はインピーダンスＺ0を認識するだけ
なので、帯域幅の制約はない。相互接続部をその特性イ
ンピーダンスＺ0で終端することは、電流検出リードバ
ック増幅器構成では、抵抗Ｒs＝Ｚ0−Ｚinをリードバッ
ク増幅器の入力インピーダンスに直列に挿入することで
可能になる。電圧検出リードバック増幅器構成では、値
がＺinＺ0／（Ｚin−Ｚ0）＝Ｚ0βｒe／（βｒe−Ｚ0）
〜Ｚ0の抵抗を、リードバック増幅器の入力に並列に入
れることで相互接続部を終端できる。ただしこれでは、
エレクトロニクスの信号対雑音比（ＳＮＲ）性能が許容
限度以下に下がる。
【００１６】電流検出リードバック増幅器構成では、Ｓ
ＮＲ性能は以下の式６）から式７）へ低下する。
【数６】
【数７】 式６）及び式７）で、νiはＭＲ（ＧＭＲ）素子のリー
ドバック信号、ｒbb'は入力トランジスタのベース・バ
ルク抵抗で通常、ＭＲリードバック増幅器で１Ω乃至５
Ωである。標準値Ｔ＝３００Ｋのとき、ｒbb'＝１Ω、
ｒe＝５Ω、Ｒs＝７０Ω、電流検出リードバック増幅器
構成のＳＮＲ性能は４．６だけ低下する。
【００１７】電圧リードバック増幅器構成の場合、ＳＮ
Ｒ性能は以下の式８）から式９）へ低下する。
【数８】
【数９】 標準値Ｔ＝３００Ｋのとき、ｒbb'＝１Ω、ｒe＝５Ω、
Ｚo＝７５Ω、Ｒmr＝７５Ω、電圧検出リードバック増
幅器構成のＳＮＲ性能は２．６だけ低下する。
【００１８】ここで必要なのは、読出しエレクトロニク
スの外部に起因する磁気記録チャネル・フロントエンド
の帯域幅制限を、チャネル・フロントエンドのＳＮＲ性
能を下げずに少なくする方法である。
【００１９】
【発明が解決しようとする課題】本発明は、読出しエレ
クトロニクスの外部に起因する磁気記録チャネル・フロ
ントエンドの帯域幅制限を、チャネル・フロントエンド
のＳＮＲ性能を下げずに小さくする方法を提供する。
【００２０】本発明の利点は、ディスク・ドライブ等、
磁気抵抗素子、相互接続部、リードバック増幅器を含む
磁気記憶装置の磁気記録チャネル・フロントエンドによ
り得られる。相互接続部には特性インピーダンスがあ
り、磁気抵抗素子をリードバック増幅器に接続する。リ
ードバック増幅器は、利得ステージとアクティブ終端を
含む。利得ステージは、関連する入力インピーダンスを
持つ入力が相互接続部に接続される。本発明により、ア
クティブ終端は利得ステージの入力に接続されるので、
利得ステージとアクティブ終端に関係するインピーダン
スの組み合わせにより形成されるリードバック増幅器の
入力インピーダンスは、相互接続部の特性インピーダン
スにほぼ等しい。また、利得ステージは、利得ステージ
の出力に現れる第１の大きさの第１の雑音信号を生成す
る。アクティブ終端は、これも利得ステージの出力に現
れる第２の大きさの第２の雑音信号を生成する。本発明
により、第２の大きさは、第１の大きさよりかなり小さ
く、磁気記録チャネル・フロントエンドの信号対雑音比
性能は悪影響を受けない。
【００２１】利得ステージが電流検出利得ステージのと
き、アクティブ終端は、利得ステージから利得ステージ
の入力に正のフィードバックを返す。利得ステージが電
圧検出利得ステージのとき、アクティブ終端は、利得ス
テージから利得ステージの入力に負のフィードバックを
返す。
【００２２】
【発明の実施の形態】本発明は、磁気記録チャネル・フ
ロントエンドの相互接続部を、相互接続部の特性インピ
ーダンスにほぼ等しいアクティブ終端で終端すること
で、チャネル・フロントエンドの帯域幅を拡張する。適
切に設計されたアクティブ終端は、チャネル・フロント
エンドのＳＮＲ性能に影響を与えない。
【００２３】図３は、電流検出リードバック増幅器構成
３００での本発明を示す図である。図３で、ヘッド３０
１に位置するＭＲ素子Ｒmrは、相互接続部３０３を通し
て電流検出リードバック増幅器３０２に接続される。相
互接続部３０３の特性インピーダンスはＺ0＝Ｒ0であ
る。
【００２４】電流検出リードバック増幅器３０２は、ｎ
ｐｎトランジスタ３０４、ｐｎｐトランジスタ３０５、
フィードバック抵抗Ｒf（＝（１＋α）ＲL）及び負荷抵
抗Ｒ′L（＝（１＋α）ＲL／α）を含む。相互接続部３
０３の導体３０３ａは、トランジスタ３０４のエミッタ
とトランジスタ３０５のコレクタに接続される。相互接
続部３０３の導体３０３ｂは共通回路またはグラウンド
に接続される。トランジスタ３０４、３０５のベースは
それぞれバイアス電圧Ｖbias1、Ｖbias2に接続される。
フィードバック抵抗Ｒfはトランジスタ３０４のコレク
タとトランジスタ３０５のエミッタに接続される。トラ
ンジスタ３０４のコレクタはまた、負荷抵抗Ｒ′Lを通
して電源電圧Ｖ+に接続される。リードバック増幅器３
０２の出力Ｖoは負荷抵抗Ｒ′Lの両端に現れる。
【００２５】本発明に従って、リードバック増幅器３０
２の入力インピーダンスＺinは、正のフィードバックに
よりＺ0〜Ｒ0のレベルまで上げられる。具体的には、入
力インピーダンスＺinは次式により与えられる。
【数１０】 ここでｒe1は、トランジスタ３０４のエミッタ差動抵抗
である。α〜ｒe1／（Ｚ0−ｒe1）を選択することで、
相互接続部３０３は特性上ほぼ終端するので、相互接続
部３０３に関連する高周波ロールオフは事実上なくな
る。α＝Ｒe1／（Ｚ0−ｒe1）のとき、相互接続部３０
３は特性上終端し、相互接続部３０３に関連する高周波
ロールオフは全てなくなる。チャネルの利得Ａまたは伝
送特性は次式で与えられる。
【数１１】 α≪１のとき、利得ＡはＲL／ｒe1に近づく。信号対雑
音比は次式で与えられる。
【数１２】 式１２）の分母の大かっこ内の最初の２つの項は、トラ
ンジスタ３０４により生成される雑音に関与する。第３
項は、トランジスタ３０５により生成される雑音に関与
し、最後の項は、フィードバック抵抗Ｒf＝（１＋α）
ＲLにより生成される雑音に関与する。式１２）の最後
の２つの項は、最初の２つよりかなり小さく、その結
果、信号対雑音比は次式のようになる。
【数１３】 これは、式６）で与えられる従来の電流リードバック増
幅器のＳＮＲと正確に同じ式である。従って、リードバ
ック増幅器の入力インピーダンスを電子的に上げて相互
接続部３０３の特性インピーダンスに合わせたとき、チ
ャネルのＳＮＲ性能は変化しない。これは、抵抗Ｒs＝
Ｒ0−ｒe1を相互接続部３０３とリードバック増幅器３
０２の入力の間に直列に挿入することで、特性インピー
ダンスＺ0で相互接続部３０３を受動的に終端すること
とは対照的である。
【００２６】相互接続部帯域幅を広げるには、入力イン
ピーダンスＺinを正確にＺ0＝Ｒ0まで上げる必要はな
い。入力インピーダンスがこれより低いとき、外部相互
接続部帯域幅は充分広くなり、チャネル・フロントエン
ドの総帯域幅は、エレクトロニクスの帯域幅によっての
み決定される。
【００２７】図４は、電圧検出リードバック増幅器構成
４００での本発明を示す図である。図４でヘッド４０１
に位置するＭＲ素子Ｒmrは、相互接続部４０３を通して
電圧検出リードバック増幅器４０２に接続される。相互
接続部４０３の特性インピーダンスはＺ0＝Ｒ0である。
【００２８】電圧検出リードバック増幅器４０２は、ｎ
ｐｎトランジスタ４０４、電流源４０５、入力結合コン
デンサ４０６、フィードバック抵抗Ｒf、ｎｐｎトラン
ジスタ４０７、電流源４０８、負荷抵抗ＲLを含む。相
互接続部４０３の導体４０３ａは、結合コンデンサ４０
６を通してトランジスタ４０４のベースに接続される。
相互接続部４０３の導体４０３ｂは共通回路またはグラ
ウンドに接続される。電流源４０８は相互接続部４０３
に接続され、ＭＲ素子Ｒmrのバイアス電流Ｉbi asを提供
する。トランジスタ４０４のコレクタはトランジスタ４
０７のベース及び負荷抵抗ＲLを通して電源電圧Ｖ+に接
続される。トランジスタ４０７のコレクタは電源電圧Ｖ
+に接続される。トランジスタ４０７のエミッタはフィ
ードバック抵抗Ｒfを通してトランジスタ４０４のベー
スに接続される。トランジスタ４０７のエミッタはま
た、電流源４０５に接続され、電流源４０５は共通回路
またはグラウンドに接続される。リードバック増幅器４
０２の出力Ｖoは負荷抵抗ＲLの両端に現れる。
【００２９】リードバック増幅器４０２の入力インピー
ダンスＺinは、負のフィードバックによりＺin〜Ｒ0の
レベルまで下がる。具体的には次式のようになる。
【数１４】 ここでｒe1はトランジスタ４０４のエミッタ差動抵抗で
ある。α〜ｒe1／（Ｚ 0−ｒe1）を選択することで、相
互接続部４０３は特性上ほぼ終端するので、相互接続部
４０３の高周波ロールオフは、相互接続部４０３が本発
明に従って終端しないときよりもかなり高い周波数にな
る。α＝ｒe1／（Ｚ0−ｒe1）のとき、相互接続部４０
３は特性上終端するので、相互接続部４０３に伴う高周
波ロールオフは全くなくなる。
【００３０】リードバック増幅器４０２の利得Ａは（Ｒ
L／ｒe1≫１のとき）次式で与えられる。
【数１５】 α≪１のとき、利得ＡはＲL／ｒe1に近づく。従って、
α＝ｒe1／（Ｒ0−ｒe1）のときは次式のようになる。
【数１６】 信号対雑音比は次式で与えられる。
【数１７】 式１７）の分母の大かっこ内の最初の２つの項は、トラ
ンジスタ４０４により生成される雑音に関与する。３番
目の項はトランジスタ４０７により生成される雑音に関
与する。最後の項はフィードバック抵抗Ｒf＝（１＋
α）ＲL／αにより生成される雑音に関与する。最後の
２つの項は、最初の２つの項よりかなり小さく、その結
果、信号対雑音比は次式のようになる。
【数１８】 これは、式８）で与えられる従来技術の電圧リードバッ
ク増幅器のＳＮＲと全く同じ式である。
【００３１】本発明に従って電圧検出リードバック増幅
器の入力インピーダンスＺinを電子的に下げて相互接続
部４０３の特性インピーダンスに合わせるとき、ＳＮＲ
性能は変化しない。これは、リードバック増幅器４０２
の入力に並列抵抗ＲP〜Ｒ0を挿入することで、特性イン
ピーダンスＺ0で相互接続部４０３を受動的に終端する
こととは対照的である。本発明の電流検出リードバック
増幅器構成（図３）と同様、相互接続部帯域幅を広げる
には、電圧検出リードバック増幅器の入力インピーダン
スＺinをＺin＝Ｚ0に下げる必要はない。特性インピー
ダンスＺ0よりも大きい電圧検出リードバック増幅器の
入力インピーダンスの値により、外部相互接続部帯域幅
は充分広くなり、総帯域幅は、エレクトロニクスの帯域
幅によってのみ決定される。
【００３２】図５は、本発明に従った電流バイアス、電
流検出リードバック増幅器の実施例５００を示す。図５
でヘッド５０１に置かれるＭＲ素子Ｒmrは、相互接続部
５０３を通して電流検出リードバック増幅器５０２に接
続される。相互接続部５０３の特性インピーダンスはＺ
0＝Ｒ0である。
【００３３】電流検出リードバック増幅器５０２は、ｎ
ｐｎ入力トランジスタ５０４、ｐｎｐトランジスタ５０
５、５０５′、フィードバック抵抗Ｒ2、Ｒ′2、相互コ
ンダクタンス演算増幅器（ＯＴＡ）５０６、抵抗Ｒ1、
電流源５０７、基準電圧源５０８、電流源５０９及びコ
ンデンサ５１０を含む。相互接続部５０３の導体５０３
ａはトランジスタ５０４のエミッタに接続される。相互
接続部５０３の導体５０３ｂは共通回路またはグラウン
ドに接続される。トランジスタ５０４のエミッタはトラ
ンジスタ５０５のコレクタに接続される。トランジスタ
５０５のエミッタは、フィードバック抵抗Ｒ2を通して
トランジスタ５０４のコレクタに接続される。トランジ
スタ５０４のコレクタは電流源５０７を通して電源電圧
Ｖ+に接続され、電流源は電流バイアスＩbiasを供給す
る。
【００３４】電流源５０９はトランジスタ５０５′のコ
レクタに接続される。トランジスタ５０５、５０５′の
ベースは相互に及びトランジスタ５０５′のコレクタに
接続される。トランジスタ５０５′のエミッタは、抵抗
Ｒ′2と基準電圧Ｖrefを通して電源電圧Ｖ+に接続され
る。電流源５０９はトランジスタ５０５′のコレクタか
らの電流Ｉ1を吸い込む。
【００３５】ＯＴＡ５０６の反転入力はトランジスタ５
０４のコレクタに接続される。ＯＴＡ５０６の非反転入
力は基準電圧Ｖrefと抵抗Ｒ′2の接続部に接続される。
抵抗Ｒ1はＯＴＡ５０６の２つの入力の間に接続され
る。ＯＴＡ５０６の出力はトランジスタ５０４のベース
に接続される。リードバック増幅器５０２の出力Ｖoは
抵抗Ｒ1の両端に現れる。
【００３６】電流検出リードバック増幅器５０２の動作
は以下のようである。ＭＲ素子Ｒmrからの電流は、電流
源５０７からの電流出力Ｉbiasに等しい。Ｒ2＝Ｒ′2を
選択し、トランジスタ５０５をトランジスタ５０５′と
等しくすることで、低周波フィードバック経路がＯＴＡ
５０６とコンデンサ５１０により形成され、トランジス
タ５０５を通る電流が制御され、電流源５０９の電流Ｉ
1に等しくなる。トランジスタ５０４を通る電流はその
ときＩbias−Ｉ1なので、入力トランジスタ５０４のエ
ミッタ差動抵抗はｒe1＝ｋＴ／ｑ（Ｉbias−Ｉ1）にな
る。エミッタ抵抗ｒe1は定数で、電流源５０７、５０９
によってのみ決まる。低周波フィードバック経路はま
た、抵抗Ｒ1両端の電圧も制御し、０ボルトになる。リ
ードバック増幅器５０２の入力インピーダンスＺinは、
フィードバック抵抗Ｒ2とトランジスタ５０５からの正
のフィードバックによってＺin〜Ｒ0のレベルまで上が
る。
【００３７】式１０）により、αはα〜ｒe1／（Ｒ0−
ｒe1）になるよう選択する必要がある。αは抵抗比Ｒ2
／Ｒ1である（図３）。この条件下、リードバック増幅
器５０２の入力インピーダンスＺinは、相互接続部５０
３の特性インピーダンスＺ0にほぼ等しい。
【００３８】図６は、本発明に従った差動電流バイア
ス、電流検出リードバック増幅器の実施例６００を示
す。実施例６００は、図５の実施例５００のような電流
バイアス、電流検出リードバック増幅器であるが、実施
例５００は差動入力構成が示してある。図６でヘッド６
０１に置かれるＭＲ素子Ｒmrは、相互接続部６０３を通
して電流検出リードバック増幅器６０２に接続される。
相互接続部６０３の特性インピーダンスはＺ0＝Ｒ0であ
る。
【００３９】電流検出リードバック増幅器６０２は、入
力ｎｐｎトランジスタ６０４、６０４′、トランジスタ
６０５、６０５′、フィードバック抵抗Ｒ2、Ｒ′2、Ｏ
ＴＡ６０６、電流源６０７、基準電圧源６０８、６１５
及びＯＴＡ６０９を含む。相互接続部６０３の導体６０
３ａはトランジスタ６０４のエミッタに接続される。相
互接続部６０３の導体６０３ｂはトランジスタ６０４′
のエミッタに接続される。トランジスタ６０５、６０
５′のコレクタはそれぞれトランジスタ６０４、６０
４′のエミッタに接続される。トランジスタ６０５、６
０５′のエミッタはそれぞれ抵抗Ｒ2、Ｒ′2を通してト
ランジスタ６０４、６０４′のコレクタに接続される。
トランジスタ６０４、６０４′のコレクタはそれぞれＯ
ＴＡ６０６の反転入力と非反転入力に接続される。抵抗
２Ｒ1はＯＴＡ６０６の入力の両端に接続される。リー
ドバック増幅器６０２の出力Ｖoは抵抗２Ｒ1の両端に現
れる。
【００４０】電流源６１６、６０７はそれぞれ電源電圧
Ｖ+から電流Ｉbiasをトランジスタ６０４、６０４′の
コレクタに供給する。ＯＴＡ６０６の出力はトランジス
タ６０４′のベース及びコンデンサ６１４を通してトラ
ンジスタ６０４のベースに接続される。基準電圧源６１
５は、基準電圧Ｖref1を生成し、トランジスタ６０４の
ベースに接続される。
【００４１】ｎｐｎトランジスタ６１２のコレクタはト
ランジスタ６０４′のエミッタに接続される。トランジ
スタ６１２のエミッタは抵抗Ｒ3を通して電源電圧Ｖ-に
接続される。ｐｎｐトランジスタ６０５″のベースはト
ランジスタ６０５″のコレクタとトランジスタ６０５、
６０５′のベースに接続される。電流源６１１はトラン
ジスタ６０５″のコレクタと電源電圧Ｖ-の間に接続さ
れる。トランジスタ６０５″のエミッタは抵抗Ｒ″2を
通して電源電圧Ｖ+に及び基準電圧Ｖref2を生成する基
準電圧源６０８に接続される。
【００４２】リードバック増幅器６０２の動作はリード
バック増幅器５０２の動作に似ているが、ＭＲ素子Ｒmr
とリードバック増幅器６０２に正しくバイアスをかける
ことで、低周波フィードバック経路がＯＴＡ６０９、コ
ンデンサ６１０及び従属電流源（トランジスタ６１２と
抵抗Ｒ3）によって形成され、トランジスタ６０４、６
０４′のコレクタの電圧が制御され、Ｖ+−Ｖref2にな
る。
【００４３】図７は、本発明に従った電圧バイアス、電
流検出リードバック増幅器の実施例７００を示す。図７
でヘッド７０１に置かれるＭＲ素子Ｒmrは、相互接続部
７０３を通して電流検出リードバック増幅器７０２に接
続される。相互接続部７０３の特性インピーダンスはＺ
0＝Ｒ0である。
【００４４】電流検出リードバック増幅器７０２は、入
力ｎｐｎトランジスタ７０４、ｐｎｐトランジスタ７０
５、ＯＴＡ７０６、電流源７０８、ＯＴＡ７０９、抵抗
Ｒ1及びフィードバック抵抗Ｒ2を含む。相互接続部７０
３の導体７０３ａはトランジスタ７０４のエミッタに接
続される。相互接続部７０３の導体７０３ｂは共通回路
またはグラウンドに接続される。トランジスタ７０４の
エミッタはまたトランジスタ７０５のコレクタに接続さ
れる。トランジスタ７０４のコレクタは、フィードバッ
ク抵抗Ｒ2を通してトランジスタ７０５のエミッタ及び
電流源７０８を通して電源電圧Ｖ+に接続され、電流源
は電流Ｉbiasを供給する。
【００４５】ＯＴＡ７０６の非反転入力は入力トランジ
スタ７０４のエミッタに接続される。ＯＴＡ７０６の反
転入力は基準電圧源７１４に接続される。ＯＴＡ７０６
の出力は電流源７０８を制御する。コンデンサ７０７は
ＯＴＡ７０６の出力と電源電圧Ｖ+の間に接続される。
電流源７１３は電源電圧Ｖ+に接続され、電流Ｉ1をトラ
ンジスタ７０４′のコレクタに供給する。トランジスタ
７０４′のコレクタはトランジスタ７０４′、７０４、
７０５のベースに接続される。
【００４６】ＯＴＡ７０９の非反転入力はトランジスタ
７０４のコレクタに接続される。ＯＴＡ７０９の反転入
力はトランジスタ７１１のエミッタ及び電流Ｉ2を吸い
込む電流源７１２に接続される。抵抗Ｒ1は、ＯＴＡ７
０９の非反転入力と反転入力の間に接続される。ＯＴＡ
７０９の出力はコンデンサ７１０とトランジスタ７１１
のベースに接続される。トランジスタ７１１のコレクタ
は電源電圧Ｖ+に接続される。リードバック増幅器７０
２の出力Ｖoは抵抗Ｒ1の両端に現れる。
【００４７】リードバック増幅器７０２の入力インピー
ダンスは、正のフィードバックによりＺin〜Ｒ0のレベ
ルまで上げられる。ＭＲ素子Ｒmrを流れる電流はＲmrに
依存する、つまり、ＭＲ素子Ｒmrの両端の電圧は一定に
保たれ、Ｖbiasに等しい。入力トランジスタ７０４を流
れる電流は、ＯＴＡ７０６、コンデンサ７０７及び従属
電流源７０８（バイアス電流Ｉbiasを供給する）により
形成される低周波フィードバック経路により一定に保た
れ、Ｉ1に等しい。異なるＭＲ抵抗によるバイアス電流
Ｉbiasの変化は、抵抗Ｒ2とトランジスタ７０５により
形成される正のフィードバック経路によって完全に補償
される。トランジスタ７０４の入力エミッタ差動抵抗は
ｒe1＝ｋＴ／ｑＩ1により与えられる。前記と同じく、
αはα〜ｒe1／（Ｒ0−ｒe1）になるよう選択する必要
がある。ここで抵抗比Ｒ2／Ｒ1＝α（図３）である。こ
れによりリードバック増幅器７０２の入力インピーダン
スＺinは、相互接続部７０３の特性インピーダンスＺ0
にほぼ等しくなる。
【００４８】図８は、本発明に従った差動電圧バイア
ス、電流検出リードバック増幅器の実施例８００を示
す。実施例８００は図７の実施例７００に似ているが、
実施例８００は、差動電圧バイアス、電流検出リードバ
ック増幅器の構成が示してある。図８でヘッド８０１に
置かれるＭＲ素子Ｒmrは、相互接続部８０３を通して電
流検出リードバック増幅器８０２に接続される。相互接
続部８０３の特性インピーダンスはＺ0＝Ｒ0である。
【００４９】電流検出リードバック増幅器８０２は、入
力トランジスタ８０４、８０４′、トランジスタ８０
５、８０５′、ＯＴＡ８０６、ＯＴＡ８０９、抵抗
Ｒ1、Ｒ′1及びフィードバック抵抗Ｒ2、Ｒ′2を含む。
相互接続部８０３の導体８０３ａはトランジスタ８０４
のエミッタに接続される。相互接続部８０３の導体８０
３ｂはトランジスタ８０４′のエミッタに接続される。
トランジスタ８０５、８０５′のコレクタはそれぞれト
ランジスタ８０４、８０４′のエミッタに接続される。
トランジスタ８０５、８０５′のエミッタはそれぞれ抵
抗Ｒ2、Ｒ′2を通してトランジスタ８０４、８０４′の
コレクタに接続される。トランジスタ８０４、８０４′
のコレクタはそれぞれ、ＯＴＡ８０９の反転入力と非反
転入力に接続される。抵抗Ｒ1はＯＴＡ８０９の反転入
力と電源電圧Ｖ+の間に接続される。同様に抵抗Ｒ′1は
ＯＴＡ８０９の非反転入力と電源電圧Ｖ+の間に接続さ
れる。ＯＴＡ８０９の出力はｎｐｎトランジスタ８１１
のベース及びコンデンサ８１０を通して電源電圧Ｖ-に
接続される。トランジスタ８１１のコレクタはトランジ
スタ８０４′のエミッタに接続される。トランジスタ８
１１のエミッタは抵抗Ｒ3を通して電源電圧Ｖ-に接続さ
れる。
【００５０】ＯＴＡ８０６の非反転入力は入力トランジ
スタ８０４′のエミッタに接続される。ＯＴＡ８０６の
反転入力はトランジスタ８０４″のエミッタ及び電流Ｉ
1を吸い込む電流源８１３に接続される。ＯＴＡ８０６
の出力はトランジスタ８０５、８０５′のベースに接続
される。コンデンサ８０７はＯＴＡ８０６の出力と電源
電圧Ｖ+の間に接続される。
【００５１】リードバック増幅器８０２の動作は、リー
ドバック増幅器７０２（図７）の動作と似ているが、Ｍ
Ｒ素子Ｒmrとリードバック増幅器８０２に正しくバイア
スをかけることで、ＯＴＡ８０９、コンデンサ８１０、
及び従属電流源（トランジスタ８１１と抵抗Ｒ3）によ
り形成される低周波フィードバック経路が加わり、コレ
クタ８０４、８０４′間の直流電圧が制御されて０ボル
トになる。従って、入力ステージの各半分を通る電流は
等しくなる。
【００５２】図９は、本発明に従った電流バイアス、電
圧検出リードバック増幅器の実施例９００を示す。図９
でヘッド９０１に置かれるＭＲ素子Ｒmrは、相互接続部
９０３を通して電圧検出リードバック増幅器９０２に接
続される。相互接続部９０３の特性インピーダンスはＺ
0＝Ｒ0である。
【００５３】電圧検出リードバック増幅器９０２は、入
力ｐｎｐトランジスタ９０４、ｎｐｎトランジスタ９０
５、ｐｎｐトランジスタ９０６、９０６′、ＯＴＡ９０
７、抵抗Ｒ1、抵抗Ｒ2、Ｒ′2、フィードバック抵抗
Ｒ3、抵抗Ｒ4を含む。相互接続部９０３の導体９０３ａ
はトランジスタ９０４のベースに接続される。相互接続
部９０３の導体９０３ｂは共通回路またはグラウンドに
接続される。トランジスタ９０４のエミッタはトランジ
スタ９０５のエミッタ、トランジスタ９０４のコレクタ
は共通回路またはグラウンドに接続される。電流源９１
０はバイアス電流ＩbiasをＭＲ素子Ｒmrに供給する。
【００５４】トランジスタ９０５のコレクタは抵抗Ｒ1
を通して電源電圧Ｖ+及びトランジスタ９０６のベース
に接続される。電流源９０８はトランジスタ９０６のエ
ミッタに接続される。トランジスタ９０６のコレクタは
ＯＴＡ９０７の反転入力、抵抗Ｒ3を通してトランジス
タ９０４のベース及び抵抗Ｒ2を通して共通回路または
グラウンドに接続される。入力インピーダンスＺinは、
抵抗９１３を通してリードバック増幅器９０２の入力に
印加される負のフィードバックによりＺin〜Ｚ0まで下
がる。
【００５５】電流源９０９はトランジスタ９０６′のエ
ミッタに接続される。抵抗Ｒ4はトランジスタ９０６、
９０６′のエミッタ間に接続される。トランジスタ９０
６′のベースは基準電圧源９１１を通して電源電圧Ｖ+
に接続される。トランジスタ９０６′のコレクタはＯＴ
Ａ９０７の非反転入力及び抵抗Ｒ′2を通して共通回路
またはグラウンドに接続される。ＯＴＡ９０７の出力は
トランジスタ９０５のベースとコンデンサ９１２に接続
される。リードバック増幅器９０２の出力Ｖoは、ＯＴ
Ａ９０７の反転入力と非反転入力間に現れる。
【００５６】リードバック増幅器９０２は以下のように
動作する。ＭＲ素子Ｒmrを通る電流は電流源の電流Ｉ
biasに等しい。Ｒ2＝Ｒ′2、Ｔ3＝Ｔ′3を選択すること
で、ＯＴＡ９０７とコンデンサ９１２により形成される
低周波フィードバック経路によって、トランジスタ９０
４、９０５を通る電流が制御され、Ｖref／Ｒ1に等しく
なる。トランジスタ９０４、９０５のエミッタ差動抵抗
はｒe＝ｒe1＝ｒe2＝Ｒ1ｋＴ／ｑＶrefである。式１
４）により、αはα〜２ｒe／（Ｒ0−２ｒe）になるよ
う選択する必要がある。フィードバック抵抗Ｒ3は、フ
ィードバック抵抗がない特性インピーダンスＲ0とステ
ージの利得の積に等しくなるよう選択する必要がある
（式１６）。リードバック増幅器９０２の利得はＲ1Ｒ2
／２ｒeＲ4により与えられる。従って、抵抗Ｒ3〜Ｒ0Ｒ
1Ｒ2／２ｒeＲ4である。増幅器の入力インピーダンスは
これで、相互接続部の特性インピーダンスＲ0にほぼ等
しくなる。
【００５７】図１０は、本発明に従った差動電流バイア
ス、電圧検出リードバック増幅器の実施例１０００を示
す。実施例１０００は、図９の実施例９００に似た電流
バイアス、電圧検出増幅器であるが、実施例１０００は
差動入力構成として示してある。図１０でヘッド１００
１に置かれるＭＲ素子Ｒmrは、相互接続部１００３を通
して電圧検出リードバック増幅器１００２に接続され
る。相互接続部１００３の特性インピーダンスはＺ0＝
Ｒ0である。
【００５８】電圧検出リードバック増幅器１００２は、
ｎｐｎ入力トランジスタ１００４、１００４′、トラン
ジスタ１００５、１００５′、抵抗Ｒ1、Ｒ′1、抵抗Ｒ
2、Ｒ′2及びＯＴＡ１０１２を含む。相互接続部１００
３の導体１００３ａはトランジスタ１００４のベースに
接続される。相互接続部１００３の導体１００３ｂはト
ランジスタ１００４′のベースに接続される。トランジ
スタ１００４、１００４′のエミッタはそれぞれ電流源
１００９、１００９′を通して電源電圧Ｖ-に接続され
る。コンデンサＣ1はトランジスタ１００４、１００
４′のエミッタ間に接続される。
【００５９】トランジスタ１００４、１００４′のコレ
クタはそれぞれトランジスタ１００５、１００５′のベ
ース及び抵抗Ｒ1、Ｒ′1を通して電源電圧Ｖ+に接続さ
れる。リードバック増幅器１００２の出力Ｖoはトラン
ジスタ１００４、１００４′のコレクタ間に現れる。ト
ランジスタ１００５、１００５′のエミッタはそれぞれ
抵抗Ｒ2、Ｒ′2を通してトランジスタ１００４、１００
４′のベースに接続される。トランジスタ１００５、１
００５′のエミッタはまたそれぞれ電流源１００８、１
００８′を通して電源電圧Ｖ-に接続される。
【００６０】電流源１００６は、トランジスタ１００４
のベースに接続され、バイアス電流ＩbiasをＭＲ素子Ｒ
mrに供給する。トランジスタ１００７のコレクタはトラ
ンジスタ１００４′のベースに接続される。トランジス
タ１００７のエミッタは抵抗Ｒ5を通して電源電圧Ｖ-に
接続される。
【００６１】トランジスタ１００４、１００４′のエミ
ッタはそれぞれ、抵抗Ｒ7、Ｒ′7を通してＯＴＡ１０１
２の非反転入力に接続される。ＯＴＡ１０１２の非反転
入力はまた、抵抗Ｒ8を通して共通回路またはグラウン
ドに接続される。ＯＴＡ１０１２の反転入力は共通回路
またはグラウンドに接続される。ＯＴＡ１０１２の出力
はトランジスタ１００７のベースに接続される。コンデ
ンサＣ2はトランジスタ１００７のベースと電源電圧Ｖ-
の間に接続される。
【００６２】Ｒ2≫Ｒmrのとき、ＭＲ素子Ｒmrを通る電
流はＩbiasに等しい。トランジスタ１００７と抵抗Ｒ5
は、ＯＴＡ１０１２により従属電流源を形成するので、
ＭＲ素子の中央電圧はグラウンド電位になる。トランジ
スタ１００５と抵抗Ｒ2及びトランジスタ１００５′と
抵抗Ｒ′5により負のフィードバック経路が形成され
る。これらのフィードバック経路のない利得はＲ1／ｒ
e1である。その結果、フィードバック抵抗Ｒ2（Ｒ′2）
はＲ2〜Ｒ0Ｒ1／ｒe1にする必要がある。ｒe1＝ｋＴ／
ｑＩ1である。この場合、リードバック増幅器１００２
の入力インピーダンスは相互接続部１００３の特性イン
ピーダンスＲ0にほぼ等しい。
【００６３】図１１に、本発明に従った電圧バイアス、
電圧検出リードバック増幅器の実施例１１００を示す。
図１１でヘッド１１０１に置かれるＭＲ素子Ｒmrは、相
互接続部１１０３を通して電圧検出リードバック増幅器
１１０２に接続される。相互接続部１１０３の特性イン
ピーダンスはＺ0＝Ｒ0である。リードバック増幅器１１
０２の入力インピーダンスは、負のフィードバックによ
りＺin〜Ｒ0のレベルまで下がる。
【００６４】電圧検出リードバック増幅器１１０２は、
ｐｎｐ入力トランジスタ１１０４、トランジスタ１１０
５、ＯＴＡ１１０７、ＯＴＡ１１１４、抵抗Ｒ1及び抵
抗Ｒ2、Ｒ′2を含む。相互接続部１１０３の導体１１０
３ａはトランジスタ１１０４のベースに接続される。相
互接続部１１０３の導体１１０３ｂは共通回路またはグ
ラウンドに接続される。トランジスタ１００４のエミッ
タはトランジスタ１１０５のエミッタに接続される。ト
ランジスタ１１０５のコレクタは抵抗Ｒ1を通して電源
電圧Ｖ+及びｐｎｐトランジスタ１１０９のベースに接
続される。トランジスタ１１０９のコレクタは抵抗１１
１５を通してトランジスタ１１０４のベース、抵抗Ｒ2
を通して共通回路またはグラウンド、及びＯＴＡ１１１
４の反転入力に接続される。
【００６５】トランジスタ１１０９のエミッタは電流源
１１１１を通して電源電圧Ｖ+に接続される。同様に、
トランジスタ１１１０のエミッタは電流源１１１２を通
して電源電圧Ｖ+に接続される。トランジスタ１１０
９、１１１０のエミッタの間に抵抗Ｒ4が接続される。
トランジスタ１１１０のベースは基準電圧源１１１３を
通して電源電圧Ｖ+に接続される。トランジスタ１１１
０のコレクタは抵抗Ｒ′2を通して電源電圧Ｖ-及びＯＴ
Ａ１１１４の非反転入力に接続される。リードバック増
幅器１００２の出力Ｖoは、ＯＴＡ１１１４の反転入力
と非反転入力の間に現れる。ＯＴＡ１１１４の出力はト
ランジスタ１１０５のベースとコンデンサＣ1に接続さ
れる。
【００６６】トランジスタ１１０４のベースはＯＴＡ１
１０７の非反転入力とトランジスタ１１０６のコレクタ
に接続される。ＯＴＡ１１０７の反転入力は、電圧Ｖ
biasを供給する基準電圧源１１１７に接続される。ＯＴ
Ａ１１０７の出力はトランジスタ１１０６のベースとコ
ンデンサＣ2に接続される。トランジスタ１１０６のエ
ミッタは抵抗１１０８を通して電源電圧Ｖ+に接続され
る。
【００６７】ＭＲ素子のバイアスは、実施例１１００で
は、リードバック増幅器１１０２から分離しており、リ
ードバック増幅器１１０２は図９のリードバック増幅器
９０２と同じなので、リードバック増幅器１１０４につ
いてはリードバック増幅器９０２と同じ式が成立する。
【００６８】図１２は、本発明に従った差動電圧バイア
ス、電圧検出リードバック増幅器の実施例１２００を示
す。実施例１２００は、図１１の実施例１１００に似た
電圧バイアス、電圧検出リードバック増幅器であるが、
実施例１２００は、差動入力構成で示してある。図１２
でヘッド１２０１に置かれるＭＲ素子Ｒmrは、相互接続
部１２０３を通して電圧検出リードバック増幅器１２０
２に接続される。相互接続部１２０３の特性インピーダ
ンスはＺ0＝Ｒ0である。リードバック増幅器１２０２の
入力インピーダンスは、負のフィードバックによりＺin
〜Ｒ0のレベルまで下がる。
【００６９】電圧検出リードバック増幅器１２０２は、
ｎｐｎ入力トランジスタ１２０４、１２０４′、トラン
ジスタ１２０５、１２０５′、抵抗Ｒ1、Ｒ′1、抵抗Ｒ
2、Ｒ′2及びＯＴＡ１２１２を含む。相互接続部１２０
３の導体１２０３ａはトランジスタ１２０４のベースに
接続される。トランジスタ１２０３の導体１２０３ｂは
トランジスタ１２０４′のベースに接続される。トラン
ジスタ１２０４、１２０４′のエミッタはそれぞれ電流
源１２０９、１２０９′を通して電源電圧Ｖ -に接続さ
れる。トランジスタ１２０４、１２０４′のエミッタ間
にはコンデンサＣ1が接続される。
【００７０】トランジスタ１２０４、１２０４′のコレ
クタはそれぞれトランジスタ１２０５、１２０５′のベ
ース及び抵抗Ｒ1、Ｒ′1を通して電源電圧Ｖ+に接続さ
れる。電圧検出リードバック増幅器１２０２の出力Ｖo
はトランジスタ１２０４、１２０４′のコレクタ間に現
れる。トランジスタ１２０５、１２０５′のエミッタは
それぞれ抵抗Ｒ2、Ｒ′2を通してトランジスタ１２０
４、１２０４′のベースに接続される。トランジスタ１
２０５、１２０５′のエミッタはまた、それぞれ電流源
１２０８、１２０８′を通して電源電圧Ｖ-に接続され
る。
【００７１】トランジスタ１２０４、１２０４′のエミ
ッタはそれぞれ抵抗Ｒ3、Ｒ′3を通してＯＴＡ１２１０
の反転入力と非反転入力に接続される。ＯＴＡ１２１０
の反転入力はまた、抵抗Ｒ4を通して共通回路またはグ
ラウンドに接続される。ＯＴＡ１２１０の非反転入力
は、抵抗Ｒ′4を通して共通回路またはグラウンドに、
及び基準電圧Ｖbiasを供給する基準電圧源１２１３に接
続される。ＯＴＡ１２１０の出力はトランジスタ１２１
１のベースとコンデンサＣ3に接続される。トランジス
タ１２１１のエミッタは抵抗Ｒ6を通して電源電圧Ｖ+に
接続される。トランジスタ１２１１のコレクタはトラン
ジスタ１２０４のベースに接続される。
【００７２】トランジスタ１２０４、１２０４′のエミ
ッタはそれぞれ抵抗Ｒ7、Ｒ′7を通してＯＴＡ１２１２
の非反転入力に接続される。ＯＴＡ１２１２の非反転入
力はまた抵抗Ｒ8を通して共通回路またはグラウンドに
接続される。ＯＴＡ１２１２の反転入力は共通回路また
はグラウンドに接続される。ＯＴＡ１２１２の出力はト
ランジスタ１２０７のベースに接続される。トランジス
タ１２０７のベースと電源電圧Ｖ-の間にコンデンサＣ2
が接続される。
【００７３】ＭＲ素子Ｒmrのバイアスは、電圧検出リー
ドバック増幅器１２０２から分離しており、電圧検出リ
ードバック増幅器１２０２は図１０の電圧検出リードバ
ック増幅器１００２と同じなので、結果として電圧検出
リードバック増幅器１２０２については同じ式が成立す
る。
【００７４】図１３は、本発明に従ったリードバック増
幅器を取り入れた磁気記録チャネルのある磁気記憶装置
１３００を示す。磁気記憶装置１３００は、好適には、
ディスク・ドライブ装置であるが、リードバック増幅器
を使用する任意の磁気記憶装置でよい。
【００７５】図１３でディスク・ドライブ装置１３００
は、ヘッド１３０１に置かれるＭＲ素子Ｒmrを含む。ヘ
ッド１３０１は、周知の方法でディスク１３０４との間
で情報を読み書きするため、磁気ディスク１３０４上に
位置付けられる。磁気ディスク１３０４は、情報を周知
の方法で記憶するための磁気記録媒体である。ヘッド１
３０１は相互接続部１３０３を通してリードバック増幅
器１３０２に接続される。相互接続部１３０３の特性イ
ンピーダンスはＺ0＝Ｒ0である。本発明に従って、リー
ドバック増幅器１３０２が電流検出リードバック増幅器
のとき、リードバック増幅器１３０２の入力インピーダ
ンスＺinは、正のフィードバックによりＺin〜Ｒ0のレ
ベルまで上げられる。同様に、リードバック増幅器１３
０２が電圧検出リードバック増幅器のとき、リードバッ
ク増幅器１３０２の入力インピーダンスＺinは、負のフ
ィードバックによりＺin〜Ｒ0のレベルまで下げられ
る。
【００７６】本発明について実施例と合わせて説明した
が、本発明の主旨と範囲から逸脱せずに本発明を変更で
きることは明らかであろう。
【００７７】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００７８】（１）磁気記録チャネル・フロントエンド
のリードバック増幅器であって、特性インピーダンスを
持つ相互接続部に入力を接続でき、関連するインピーダ
ンスを持つ利得ステージと、前記利得ステージの入力に
接続されるアクティブ終端と、を含み、前記リードバッ
ク増幅器の入力インピーダンスは、前記利得ステージと
前記アクティブ終端に関連するインピーダンスの組み合
わせにより形成され、前記相互接続部の特性インピーダ
ンスにほぼ等しい、リードバック増幅器。 （２）前記リードバック増幅器の入力インピーダンスは
前記相互接続部の特性インピーダンスに等しい、前記
（１）記載のリードバック増幅器。 （３）前記利得ステージは出力を含み、前記利得ステー
ジは、前記利得ステージの出力に現れる第１の大きさの
第１の雑音信号を生成し、前記アクティブ終端は、前記
利得ステージの出力に現れる第２の大きさの第２の雑音
信号を生成し、該第２の大きさは前記第１の大きさより
かなり小さい、前記（１）記載のリードバック増幅器。 （４）前記利得ステージは電流検出利得ステージであ
る、前記（１）記載のリードバック増幅器。 （５）前記アクティブ終端は前記利得ステージの入力に
前記利得ステージからの正のフィードバックを与える、
前記（４）記載のリードバック増幅器。 （６）前記利得ステージの入力は差動入力である、前記
（４）記載のリードバック増幅器。 （７）前記利得ステージの入力はトランジスタのエミッ
タに接続される、前記（４）記載のリードバック増幅
器。 （８）前記利得ステージは電圧検出利得ステージであ
る、前記（１）記載のリードバック増幅器。 （９）前記アクティブ終端は前記利得ステージの入力に
前記利得ステージからの負のフィードバックを与える、
前記（８）記載のリードバック増幅器。 （１０）前記利得ステージの入力は差動入力である、前
記（８）記載のリードバック増幅器。 （１１）前記利得ステージの入力は入力トランジスタの
ベースに接続される、前記（８）記載のリードバック増
幅器。 （１２）前記特性インピーダンスを持つ相互接続部は前
記利得ステージの入力に接続される、前記（１）記載の
リードバック増幅器。 （１３）前記相互接続部を通して前記利得ステージに接
続される磁気抵抗素子を含む、前記（１２）記載のリー
ドバック増幅器。 （１４）磁気抵抗素子と、前記磁気抵抗素子に接続さ
れ、特性インピーダンスを持つ相互接続部と、リードバ
ック増幅器、とを含み、リードバック増幅器は、前記相
互接続部に入力が接続され、関連するインピーダンスを
持つ利得ステージと、前記利得ステージの入力に接続さ
れたアクティブ終端と、を含み、前記リードバック増幅
器の入力インピーダンスは、前記利得ステージと前記ア
クティブ終端に関連するインピーダンスの組み合わせに
より形成され、前記相互接続部の特性インピーダンスに
ほぼ等しい、磁気記録チャネル・フロントエンド。 （１５）前記リードバック増幅器の入力インピーダンス
は前記相互接続部の特性インピーダンスに等しい、前記
（１４）記載の磁気記録チャネル・フロントエンド。 （１６）前記利得ステージは出力を含み、前記利得ステ
ージは、前記利得ステージの出力に現れる第１の大きさ
の第１の雑音信号を生成し、前記アクティブ終端は、前
記利得ステージの出力に現れる第２の大きさの第２の雑
音信号を生成し、該第２の大きさは前記第１の大きさよ
りかなり小さい、前記（１４）記載の磁気記録チャネル
・フロントエンド。 （１７）前記利得ステージは電流検出利得ステージであ
る、前記（１４）記載の磁気記録チャネル・フロントエ
ンド。 （１８）前記アクティブ終端は前記利得ステージの入力
に前記利得ステージからの正のフィードバックを与え
る、前記（１７）記載の磁気記録チャネル・フロントエ
ンド。 （１９）前記利得ステージの入力は差動入力である、前
記（１７）記載の磁気記録チャネル・フロントエンド。 （２０）前記利得ステージの入力はトランジスタのエミ
ッタに接続される、前記（１７）記載の磁気記録チャネ
ル・フロントエンド。 （２１）前記利得ステージは電圧検出利得ステージであ
る、前記（１４）記載の磁気記録チャネル・フロントエ
ンド。 （２２）前記アクティブ終端は前記利得ステージの入力
に前記利得ステージからの負のフィードバックを与え
る、前記（２１）記載の磁気記録チャネル・フロントエ
ンド。 （２３）前記利得ステージの入力は差動入力である、前
記（２１）記載の磁気記録チャネル・フロントエンド。 （２４）前記利得ステージの入力は入力トランジスタの
ベースに接続される、前記（２１）記載の磁気記録チャ
ネル・フロントエンド。 （２５）磁気記録媒体と、前記磁気記録媒体に記憶され
た情報に対応する信号を出力する磁気記録チャネル・フ
ロントエンドと、を含み、該磁気記録チャネル・フロン
トエンドは、磁気抵抗素子と、前記磁気抵抗素子に接続
され、特性インピーダンスを持つ相互接続部と、リード
バック増幅器、とを含み、該リードバック増幅器は、前
記相互接続部に入力が接続され、関連するインピーダン
スを持つ利得ステージと、前記利得ステージの入力に接
続されるアクティブ終端と、を含み、前記リードバック
増幅器の入力インピーダンスは、前記利得ステージと前
記アクティブ終端に関連するインピーダンスの組み合わ
せにより形成され、前記相互接続部の特性インピーダン
スにほぼ等しい、磁気記憶装置。 （２６）前記リードバック増幅器の入力インピーダンス
は前記相互接続部の特性インピーダンスに等しい、前記
（２５）記載の磁気記憶装置。 （２７）前記利得ステージは出力を含み、前記利得ステ
ージは、前記利得ステージの出力に現れる第１の大きさ
の第１の雑音信号を生成し、前記アクティブ終端は、前
記利得ステージの出力に現れる第２の大きさの第２の雑
音信号を生成し、該第２の大きさは前記第１の大きさよ
りかなり小さい、前記（２５）記載の磁気記憶装置。 （２８）前記利得ステージは電流検出利得ステージであ
る、前記（２５）記載の磁気記憶装置。 （２９）前記アクティブ終端は前記利得ステージの入力
に前記利得ステージからの正のフィードバックを与え
る、前記（２８）記載の磁気記憶装置。 （３０）前記利得ステージの入力は差動入力である、前
記（２８）記載の磁気記憶装置。 （３１）前記利得ステージの入力はトランジスタのエミ
ッタに接続される、前記（２８）記載の磁気記憶装置。 （３２）前記利得ステージは電圧検出利得ステージであ
る、前記（２５）記載の磁気記憶装置。 （３３）前記アクティブ終端は前記利得ステージの入力
に前記利得ステージからの負のフィードバックを与え
る、前記（３２）記載の磁気記憶装置。 （３４）前記利得ステージの入力は差動入力である、前
記（３２）記載の磁気記憶装置。 （３５）前記利得ステージの入力は入力トランジスタの
ベースに接続される、前記（３２）記載の磁気記憶装
置。 （３６）前記磁気記憶装置はディスク・ドライブ装置で
ある、前記（２５）記載の磁気記憶装置。
【図面の簡単な説明】
【図１】従来の片側入力の電流検出リードバック増幅器
構成の図である。
【図２】従来の片側入力の電圧検出リードバック増幅器
構成の図である。
【図３】電流検出リードバック増幅器構成での本発明を
示す図である。
【図４】電圧検出リードバック増幅器構成での本発明を
示す図である。
【図５】本発明に従った電流バイアス、電流検出リード
バック増幅器の実施例を示す図である。
【図６】本発明に従った差動電流バイアス、電流検出リ
ードバック増幅器の実施例を示す図である。
【図７】本発明に従った電圧バイアス、電流検出リード
バック増幅器の実施例を示す図である。
【図８】本発明に従った差動電圧バイアス、電流検出リ
ードバック増幅器の実施例を示す図である。
【図９】本発明に従った電流バイアス、電圧検出リード
バック増幅器の実施例を示す図である。
【図１０】本発明に従った差動電流バイアス、電圧検出
リードバック増幅器の実施例を示す図である。
【図１１】本発明に従った電圧バイアス、電圧検出リー
ドバック増幅器の実施例を示す図である。
【図１２】本発明に従った差動電圧バイアス、電圧検出
リードバック増幅器の実施例を示す図である。
【図１３】本発明に従ったリードバック増幅器を取り入
れた磁気記録チャネルを含むディスク・ドライブ装置の
図である。
【符号の説明】
１０１、２０１、３０１、４０１、５０１、６０１、７
０１、８０１、９０１、１００１、１１０１、１２０
１、１３０１ ヘッド １０２、２０２、３０２、４０２、５０２、６０２、７
０２、８０２、９０２、１００２、１１０２、１２０
２、１３０２ リードバック増幅器 １３００ 磁気記憶装置 １３０４ ディスク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クラッセン・ベレンド・クラッセン アメリカ合衆国95120、カリフォルニア州 サン・ノゼ、アンジョー・クリーク・サー クル 7171 (72)発明者 ジャコブ・コーネリス・レオナルダス アメリカ合衆国95123、カリフォルニア州 サン・ノゼ、フットヒル・ドライブ 927

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】磁気記録チャネル・フロントエンドのリー
    ドバック増幅器であって、 特性インピーダンスを持つ相互接続部に入力を接続で
    き、関連するインピーダンスを持つ利得ステージと、 前記利得ステージの入力に接続されるアクティブ終端
    と、を含み、 前記リードバック増幅器の入力インピーダンスは、前記
    利得ステージと前記アクティブ終端に関連するインピー
    ダンスの組み合わせにより形成され、前記相互接続部の
    特性インピーダンスにほぼ等しい、 リードバック増幅器。
  2. 【請求項２】前記リードバック増幅器の入力インピーダ
    ンスは前記相互接続部の特性インピーダンスに等しい、
    請求項１記載のリードバック増幅器。
  3. 【請求項３】前記利得ステージは出力を含み、 前記利得ステージは、前記利得ステージの出力に現れる
    第１の大きさの第１の雑音信号を生成し、 前記アクティブ終端は、前記利得ステージの出力に現れ
    る第２の大きさの第２の雑音信号を生成し、該第２の大
    きさは前記第１の大きさよりかなり小さい、 請求項１記載のリードバック増幅器。
  4. 【請求項４】前記利得ステージは電流検出利得ステージ
    である、請求項１記載のリードバック増幅器。
  5. 【請求項５】前記アクティブ終端は前記利得ステージの
    入力に前記利得ステージからの正のフィードバックを与
    える、請求項４記載のリードバック増幅器。
  6. 【請求項６】前記利得ステージの入力は差動入力であ
    る、請求項４記載のリードバック増幅器。
  7. 【請求項７】前記利得ステージの入力はトランジスタの
    エミッタに接続される、請求項４記載のリードバック増
    幅器。
  8. 【請求項８】前記利得ステージは電圧検出利得ステージ
    である、請求項１記載のリードバック増幅器。
  9. 【請求項９】前記アクティブ終端は前記利得ステージの
    入力に前記利得ステージからの負のフィードバックを与
    える、請求項８記載のリードバック増幅器。
  10. 【請求項１０】前記利得ステージの入力は差動入力であ
    る、請求項８記載のリードバック増幅器。
  11. 【請求項１１】前記利得ステージの入力は入力トランジ
    スタのベースに接続される、請求項８記載のリードバッ
    ク増幅器。
  12. 【請求項１２】前記特性インピーダンスを持つ相互接続
    部は前記利得ステージの入力に接続される、請求項１記
    載のリードバック増幅器。
  13. 【請求項１３】前記相互接続部を通して前記利得ステー
    ジに接続される磁気抵抗素子を含む、請求項１２記載の
    リードバック増幅器。
  14. 【請求項１４】磁気抵抗素子と、 前記磁気抵抗素子に接続され、特性インピーダンスを持
    つ相互接続部と、 リードバック増幅器、とを含み、リードバック増幅器
    は、 前記相互接続部に入力が接続され、関連するインピーダ
    ンスを持つ利得ステージと、 前記利得ステージの入力に接続されたアクティブ終端
    と、を含み、 前記リードバック増幅器の入力インピーダンスは、前記
    利得ステージと前記アクティブ終端に関連するインピー
    ダンスの組み合わせにより形成され、前記相互接続部の
    特性インピーダンスにほぼ等しい、 磁気記録チャネル・フロントエンド。
  15. 【請求項１５】前記リードバック増幅器の入力インピー
    ダンスは前記相互接続部の特性インピーダンスに等し
    い、請求項１４記載の磁気記録チャネル・フロントエン
    ド。
  16. 【請求項１６】前記利得ステージは出力を含み、 前記利得ステージは、前記利得ステージの出力に現れる
    第１の大きさの第１の雑音信号を生成し、 前記アクティブ終端は、前記利得ステージの出力に現れ
    る第２の大きさの第２の雑音信号を生成し、該第２の大
    きさは前記第１の大きさよりかなり小さい、 請求項１４記載の磁気記録チャネル・フロントエンド。
  17. 【請求項１７】前記利得ステージは電流検出利得ステー
    ジである、請求項１４記載の磁気記録チャネル・フロン
    トエンド。
  18. 【請求項１８】前記アクティブ終端は前記利得ステージ
    の入力に前記利得ステージからの正のフィードバックを
    与える、請求項１７記載の磁気記録チャネル・フロント
    エンド。
  19. 【請求項１９】前記利得ステージの入力は差動入力であ
    る、請求項１７記載の磁気記録チャネル・フロントエン
    ド。
  20. 【請求項２０】前記利得ステージの入力はトランジスタ
    のエミッタに接続される、請求項１７記載の磁気記録チ
    ャネル・フロントエンド。
  21. 【請求項２１】前記利得ステージは電圧検出利得ステー
    ジである、請求項１４記載の磁気記録チャネル・フロン
    トエンド。
  22. 【請求項２２】前記アクティブ終端は前記利得ステージ
    の入力に前記利得ステージからの負のフィードバックを
    与える、請求項２１記載の磁気記録チャネル・フロント
    エンド。
  23. 【請求項２３】前記利得ステージの入力は差動入力であ
    る、請求項２１記載の磁気記録チャネル・フロントエン
    ド。
  24. 【請求項２４】前記利得ステージの入力は入力トランジ
    スタのベースに接続される、請求項２１記載の磁気記録
    チャネル・フロントエンド。
  25. 【請求項２５】磁気記録媒体と、 前記磁気記録媒体に記憶された情報に対応する信号を出
    力する磁気記録チャネル・フロントエンドと、を含み、
    該磁気記録チャネル・フロントエンドは、 磁気抵抗素子と、 前記磁気抵抗素子に接続され、特性インピーダンスを持
    つ相互接続部と、 リードバック増幅器、とを含み、該リードバック増幅器
    は、 前記相互接続部に入力が接続され、関連するインピーダ
    ンスを持つ利得ステージと、 前記利得ステージの入力に接続されるアクティブ終端
    と、を含み、 前記リードバック増幅器の入力インピーダンスは、前記
    利得ステージと前記アクティブ終端に関連するインピー
    ダンスの組み合わせにより形成され、前記相互接続部の
    特性インピーダンスにほぼ等しい、 磁気記憶装置。
  26. 【請求項２６】前記リードバック増幅器の入力インピー
    ダンスは前記相互接続部の特性インピーダンスに等し
    い、請求項２５記載の磁気記憶装置。
  27. 【請求項２７】前記利得ステージは出力を含み、 前記利得ステージは、前記利得ステージの出力に現れる
    第１の大きさの第１の雑音信号を生成し、 前記アクティブ終端は、前記利得ステージの出力に現れ
    る第２の大きさの第２の雑音信号を生成し、該第２の大
    きさは前記第１の大きさよりかなり小さい、 請求項２５記載の磁気記憶装置。
  28. 【請求項２８】前記利得ステージは電流検出利得ステー
    ジである、請求項２５記載の磁気記憶装置。
  29. 【請求項２９】前記アクティブ終端は前記利得ステージ
    の入力に前記利得ステージからの正のフィードバックを
    与える、請求項２８記載の磁気記憶装置。
  30. 【請求項３０】前記利得ステージの入力は差動入力であ
    る、請求項２８記載の磁気記憶装置。
  31. 【請求項３１】前記利得ステージの入力はトランジスタ
    のエミッタに接続される、請求項２８記載の磁気記憶装
    置。
  32. 【請求項３２】前記利得ステージは電圧検出利得ステー
    ジである、請求項２５記載の磁気記憶装置。
  33. 【請求項３３】前記アクティブ終端は前記利得ステージ
    の入力に前記利得ステージからの負のフィードバックを
    与える、請求項３２記載の磁気記憶装置。
  34. 【請求項３４】前記利得ステージの入力は差動入力であ
    る、請求項３２記載の磁気記憶装置。
  35. 【請求項３５】前記利得ステージの入力は入力トランジ
    スタのベースに接続される、請求項３２記載の磁気記憶
    装置。
  36. 【請求項３６】前記磁気記憶装置はディスク・ドライブ
    装置である、請求項２５記載の磁気記憶装置。
JP2000068582A 1999-03-17 2000-03-13 データ記憶装置用磁気抵抗ヘッドの広帯域読出し Pending JP2000285403A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/271,359 US6606212B1 (en) 1999-03-17 1999-03-17 Wideband readout of magneto-resistive heads for data storage
US09/271359 1999-03-17

Publications (1)

Publication Number Publication Date
JP2000285403A true JP2000285403A (ja) 2000-10-13

Family

ID=23035233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000068582A Pending JP2000285403A (ja) 1999-03-17 2000-03-13 データ記憶装置用磁気抵抗ヘッドの広帯域読出し

Country Status (8)

Country Link
US (1) US6606212B1 (ja)
JP (1) JP2000285403A (ja)
KR (1) KR100358455B1 (ja)
CN (1) CN1208755C (ja)
DE (1) DE10011056B8 (ja)
MY (1) MY123425A (ja)
SG (1) SG97143A1 (ja)
TW (1) TW504683B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004043701A1 (ja) 2002-11-13 2004-05-27 Sony Corporation 印画装置及び印画方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251091B2 (en) * 2003-12-30 2007-07-31 Texas Instruments Incorporated Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough
US20050244167A1 (en) * 2004-04-29 2005-11-03 Liew Sanyuan Signal-to-noise ratio (SNR) value characterization in a data recovery channel
US7667914B2 (en) * 2006-04-17 2010-02-23 Hitachi Global Storage Technologies Netherlands B.V. Direct coupled wide-bandwidth front-end with smart bias control amplifier
US7961418B2 (en) * 2007-05-09 2011-06-14 Texas Instruments Incorporated Resistivity sense bias circuits and methods of operating the same
IT1392043B1 (it) * 2008-09-12 2012-02-09 St Microelectronics Srl Circuito di rilevazione di corrente per applicazioni pwm con modulazione a larghezza d'impulso e relativo processo
TWI616263B (zh) * 2016-12-27 2018-03-01 裕隆汽車製造股份有限公司 雷射焊接的異常事件的偵測方法及其偵測系統

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5947495B2 (ja) 1975-04-04 1984-11-19 株式会社日立製作所 可変インピ−ダンス回路
US4105943A (en) 1976-09-15 1978-08-08 Siemens Aktiengesellschaft Integrated amplifier with negative feedback
US4288707A (en) 1978-03-14 1981-09-08 Tokyo Shibaura Denki Kabushiki Kaisha Electrically variable impedance circuit
US4706138A (en) 1986-04-14 1987-11-10 International Business Machines Corporation Amplification of signals produced by a magnetic sensor
US4786993A (en) 1986-06-30 1988-11-22 International Business Machines Corporation Voltage amplifier for constant voltage biasing and amplifying signals from a MR sensor
US5103353A (en) 1990-05-01 1992-04-07 International Business Machines Corporation Low noise amplifier with short circuit protection for signals from magnetoresistive element
JP2520770B2 (ja) 1990-07-06 1996-07-31 富士通株式会社 ハイブリッド回路
US5122915A (en) 1990-09-26 1992-06-16 Minnesota Mining And Manufacturing Company Low-noise preamplifier for magneto-resistive heads
US5204789A (en) 1991-01-31 1993-04-20 International Business Machines Corporation Low noise voltage-biasing amplifier for magnetoresistive element
JPH06119622A (ja) * 1992-10-05 1994-04-28 Sony Corp 磁気抵抗効果型ヘッド用再生装置
MY112702A (en) 1992-10-30 2001-08-30 Sony Corp Reproducing circuit for a magnetic head.
US5309298A (en) * 1992-11-24 1994-05-03 International Business Machines Corporation Suppression of magnetic instability in inductive recording heads
JPH06208707A (ja) * 1993-01-11 1994-07-26 Sharp Corp 磁気信号読取装置
JP2994522B2 (ja) * 1993-02-22 1999-12-27 富士通株式会社 磁気抵抗素子用プリアンプ
JPH06338005A (ja) * 1993-05-26 1994-12-06 Canon Inc 磁気記録再生装置
US5374861A (en) 1993-09-10 1994-12-20 Unisys Corporation Differential termination network for differential transmitters and receivers
AU5172396A (en) * 1995-03-01 1996-09-18 Lattice Semiconductor Corporation Active resistor for stability compensation
JPH08273103A (ja) * 1995-03-30 1996-10-18 Matsushita Electric Ind Co Ltd 磁気記録信号の再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004043701A1 (ja) 2002-11-13 2004-05-27 Sony Corporation 印画装置及び印画方法

Also Published As

Publication number Publication date
DE10011056B4 (de) 2005-03-24
MY123425A (en) 2006-05-31
KR100358455B1 (ko) 2002-10-25
CN1267879A (zh) 2000-09-27
DE10011056B8 (de) 2005-06-30
US6606212B1 (en) 2003-08-12
KR20000062710A (ko) 2000-10-25
SG97143A1 (en) 2003-07-18
DE10011056A1 (de) 2000-09-28
TW504683B (en) 2002-10-01
CN1208755C (zh) 2005-06-29

Similar Documents

Publication Publication Date Title
US6420910B1 (en) Quasi-current sensing input impedance controlled preamplifier for magnetoresistive elements
US20040085667A1 (en) Preamplifier circuit suitable for use in magnetic storage devices
US5426542A (en) Electronically coupled high-impedance magnetoresistive preamplifier
JP2588368B2 (ja) 差動増幅回路
US6341046B1 (en) Current biasing voltage sensing preamplifier for magnetoresistive heads
US5345346A (en) Positive feedback low input capacitance differential amplifier
US5852521A (en) Amplifier circuit suppressing disturbance signal produced by magnetoresistive head
JPH06139525A (ja) 磁気抵抗効果型ヘッド用再生装置
US6667842B2 (en) Negative feedback impedance matched preamplifier
JP2000285403A (ja) データ記憶装置用磁気抵抗ヘッドの広帯域読出し
CN1164776A (zh) 高电源抑制比的单端供电前置放大器
WO2007104050A2 (en) Magnetoresistive head preamplifier circuit with programmable input impedance
JP2000040203A (ja) 磁気抵抗型ヘッド読取り増幅器
JP2994522B2 (ja) 磁気抵抗素子用プリアンプ
US5831784A (en) Pseudo differential voltage sense MR preamplifier with improved bandwidth
US6404579B1 (en) Current bias voltage sense single ended preamplifier
US6710959B1 (en) Input pole compensation for a disk drive read head
US7251091B2 (en) Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough
US6265905B1 (en) Quasi-voltage sensing input impedance controlled preamplifier for magnetoresistive elements
US6211736B1 (en) Signal amplifying circuit for magnetoresistive element
US6567228B1 (en) Optimized stage reader for low cost implementation of preamplifiers
US4085383A (en) Matrix selection amplifier circuit for low impedance heads in a magnetic disc memory device
US6175276B1 (en) Indirect emitter-coupling preamplifier for magneto-resistive heads with single-ended feedback
US5953173A (en) High CMRR and sensor-disk short-circuit protection device for dual element magnetoresistive heads
US6396346B1 (en) Low noise magneto-resistive read head preamplifier