JP2000285009A - 携帯情報機器及びメモリアドレッシング方式 - Google Patents
携帯情報機器及びメモリアドレッシング方式Info
- Publication number
- JP2000285009A JP2000285009A JP11090002A JP9000299A JP2000285009A JP 2000285009 A JP2000285009 A JP 2000285009A JP 11090002 A JP11090002 A JP 11090002A JP 9000299 A JP9000299 A JP 9000299A JP 2000285009 A JP2000285009 A JP 2000285009A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- storage device
- portable information
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】
【課題】ＭＭＵを介して記憶装置を制御することで、プ
ログラム制御装置が直接、記憶装置を制御するときよ
り、大容量の記憶装置を制御させる。また、記憶装置を
複数のメモリブロックに分割し管理することで、メモリ
使用効率を向上させる。 【解決手段】プログラム制御装置とＭＭＵ（メモリ管理
ユニット）とＭＡＴ（メモリアロケーションテーブル）
とＭＣＴ（メモリブロックチェーンテーブル）とアドレ
ス生成手段とＲＡＭとデータ書込み回路と書込みデータ
保持回路と外部データ転送手段を用いて回路を構成す
る。
ログラム制御装置が直接、記憶装置を制御するときよ
り、大容量の記憶装置を制御させる。また、記憶装置を
複数のメモリブロックに分割し管理することで、メモリ
使用効率を向上させる。 【解決手段】プログラム制御装置とＭＭＵ（メモリ管理
ユニット）とＭＡＴ（メモリアロケーションテーブル）
とＭＣＴ（メモリブロックチェーンテーブル）とアドレ
ス生成手段とＲＡＭとデータ書込み回路と書込みデータ
保持回路と外部データ転送手段を用いて回路を構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、複数のアプリケー
ションプログラムをインストールし、動作できる携帯情
報機器に関する。
ションプログラムをインストールし、動作できる携帯情
報機器に関する。
【０００２】
【従来の技術】従来、マルチタスク可能な携帯情報機器
では、メモリの一定領域をあらかじめ確保しなければ、
アプリケーションプログラムをインストールすることが
できなかった。
では、メモリの一定領域をあらかじめ確保しなければ、
アプリケーションプログラムをインストールすることが
できなかった。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の複数のアプリケーションが動作する携帯情報機器に
おいては、使用できるメモリの領域は演算装置の制御で
きるメモリ容量に依存し、拡張はできなかった。また、
メモリの容量を大きくしても、アプリケーションをイン
ストールする毎に一定領域をデータ領域として確保する
ため、アプリケーションの使用するデータが少ない場合
は未使用領域が発生したり、反対にデータが大きくなる
場合はデータ領域の不足が起こるなど非常にメモリの使
用効率がわるかった。また、既存アプリケーションの削
除を行い、空き領域が発生しても、その空き領域以上の
アプリケーションはインストールできず、余りの領域は
使用不可能な領域となるという問題点があった。
来の複数のアプリケーションが動作する携帯情報機器に
おいては、使用できるメモリの領域は演算装置の制御で
きるメモリ容量に依存し、拡張はできなかった。また、
メモリの容量を大きくしても、アプリケーションをイン
ストールする毎に一定領域をデータ領域として確保する
ため、アプリケーションの使用するデータが少ない場合
は未使用領域が発生したり、反対にデータが大きくなる
場合はデータ領域の不足が起こるなど非常にメモリの使
用効率がわるかった。また、既存アプリケーションの削
除を行い、空き領域が発生しても、その空き領域以上の
アプリケーションはインストールできず、余りの領域は
使用不可能な領域となるという問題点があった。
【０００４】そこで、本発明は、演算装置のメモリ管理
能力に関わらずメモリ領域を大きく取れ、かつ、メモリ
の使用効率が良く、複数のアプリケーションが動作可能
な携帯情報機器を提供することを目的とする。
能力に関わらずメモリ領域を大きく取れ、かつ、メモリ
の使用効率が良く、複数のアプリケーションが動作可能
な携帯情報機器を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、請求項１に記載の携帯情報機器は、複数のアプリケ
ーションプログラムを制御できる携帯情報機器におい
て、 プログラムの実行を行うプログラム制御装置と、
プログラム等のデータを格納する記憶装置と、前記プロ
グラム制御装置から出力されるプログラムカウンタの値
に任意のオフセット値を加算して前記記憶装置のアドレ
スバスとするメモリ管理ユニットと、前記記憶装置を一
定領域毎のメモリブロックに分割して該メモリブロック
がどのようにつながってファイルを構成しているかを管
理するために前記記憶装置上に置かれたメモリアロケー
ションテーブルと、前記メモリ管理ユニットのアドレス
を生成するアドレス生成手段と、前記メモリアロケーシ
ョンテーブル上のメモリブロック情報をつなぎあわせ保
持し前記プログラム制御装置の出力するプログラムカウ
ンタの値によって前記アドレス生成手段にメモリブロッ
ク番号を引き渡すメモリブロックチェーンテーブルを有
していることを特徴とする。
め、請求項１に記載の携帯情報機器は、複数のアプリケ
ーションプログラムを制御できる携帯情報機器におい
て、 プログラムの実行を行うプログラム制御装置と、
プログラム等のデータを格納する記憶装置と、前記プロ
グラム制御装置から出力されるプログラムカウンタの値
に任意のオフセット値を加算して前記記憶装置のアドレ
スバスとするメモリ管理ユニットと、前記記憶装置を一
定領域毎のメモリブロックに分割して該メモリブロック
がどのようにつながってファイルを構成しているかを管
理するために前記記憶装置上に置かれたメモリアロケー
ションテーブルと、前記メモリ管理ユニットのアドレス
を生成するアドレス生成手段と、前記メモリアロケーシ
ョンテーブル上のメモリブロック情報をつなぎあわせ保
持し前記プログラム制御装置の出力するプログラムカウ
ンタの値によって前記アドレス生成手段にメモリブロッ
ク番号を引き渡すメモリブロックチェーンテーブルを有
していることを特徴とする。
【０００６】請求項２に記載の携帯情報機器は、請求項
１において、前記記憶装置をＲＡＭで構成したことを特
徴とする。
１において、前記記憶装置をＲＡＭで構成したことを特
徴とする。
【０００７】請求項３に記載の携帯情報機器は、請求項
１において、前記アドレス生成手段により、前記メモリ
ブロックチェーンテーブルのデータに所定のアドレス値
が乗算され、さらに前記メモリ管理ユニットによってプ
ログラムカウンタの値と任意の値が加算されたアドレス
値が前記記憶装置に引き渡されるメモリアドレッシング
方式を備えたことを特徴とする。
１において、前記アドレス生成手段により、前記メモリ
ブロックチェーンテーブルのデータに所定のアドレス値
が乗算され、さらに前記メモリ管理ユニットによってプ
ログラムカウンタの値と任意の値が加算されたアドレス
値が前記記憶装置に引き渡されるメモリアドレッシング
方式を備えたことを特徴とする。
【０００８】請求項４に記載の携帯情報機器は、請求項
１において、前記アドレス生成手段はプログラムされた
媒体によって行われることを特徴とする。
１において、前記アドレス生成手段はプログラムされた
媒体によって行われることを特徴とする。
【０００９】請求項５に記載の携帯情報機器は、請求項
１において、前記メモリブロックチェーンテーブルが、
前記メモリアロケーションテーブル上のメモリブロック
情報をつなぎあわせて保持し、かつ前記メモリアロケー
ションテーブル上の空きメモリブロックの番号を続けて
保持していることを特徴とする。
１において、前記メモリブロックチェーンテーブルが、
前記メモリアロケーションテーブル上のメモリブロック
情報をつなぎあわせて保持し、かつ前記メモリアロケー
ションテーブル上の空きメモリブロックの番号を続けて
保持していることを特徴とする。
【００１０】上記構成によれば、ＲＡＭをメモリブロッ
クごとに分離して管理でき、なおかつ不連続なメモリブ
ロックを見かけ上連続的に管理できるため、従来のよう
にアプリケーションを削除して発生したメモリの空き領
域がいくつかあっても、それぞれの空き領域が新たにイ
ンストールしたいアプリケーションのサイズより小さい
ためアプリケーションが書き込めないということや、ア
プリケーションの使用するデータ領域をあらかじめ確保
しておく必要も無くなる。このためにメモリの必要なプ
ログラムにはその都度メモリ領域を追加し、無駄なメモ
リ空き領域をつくることがない。そのため、全メモリを
使い切るまではアプリケーションを任意のままにインス
トールでき、また、既にインストールされているアプリ
ケーションプログラムも必要に応じてデータ領域を増加
できるという効果を有する。
クごとに分離して管理でき、なおかつ不連続なメモリブ
ロックを見かけ上連続的に管理できるため、従来のよう
にアプリケーションを削除して発生したメモリの空き領
域がいくつかあっても、それぞれの空き領域が新たにイ
ンストールしたいアプリケーションのサイズより小さい
ためアプリケーションが書き込めないということや、ア
プリケーションの使用するデータ領域をあらかじめ確保
しておく必要も無くなる。このためにメモリの必要なプ
ログラムにはその都度メモリ領域を追加し、無駄なメモ
リ空き領域をつくることがない。そのため、全メモリを
使い切るまではアプリケーションを任意のままにインス
トールでき、また、既にインストールされているアプリ
ケーションプログラムも必要に応じてデータ領域を増加
できるという効果を有する。
【００１１】
【発明の実施の形態】以下、本発明の実施形態を図面に
もとづいて説明する。
もとづいて説明する。
【００１２】（実施の形態）図1は、本発明を適用した
マルチタスク可能な携帯情報機器の機能を示すブロック
図である。また、図２、３、４は図1に示されるＲＡＭ
１０３の構成を示すメモリマップである。図５はデータ
の書き込み、読み出し、削除の手順を示すフローチャー
トである。
マルチタスク可能な携帯情報機器の機能を示すブロック
図である。また、図２、３、４は図1に示されるＲＡＭ
１０３の構成を示すメモリマップである。図５はデータ
の書き込み、読み出し、削除の手順を示すフローチャー
トである。
【００１３】その構成を説明すると、プログラムの実行
を行うＣＰＵ１０１は、アドレスバスを１６本、データ
バスを８本有し、６４ｋバイトのメモリ制御を行うこと
ができる。
を行うＣＰＵ１０１は、アドレスバスを１６本、データ
バスを８本有し、６４ｋバイトのメモリ制御を行うこと
ができる。
【００１４】ＯＳ２０１はＲＡＭ１０３上に格納された
プログラムであり、複数のアプリケーションプログラム
を管理しアプリケーションプログラムとＣＰＵ１０１の
命令のやり取りをおこない、必要に応じてアドレス生成
手段１０２にオフセットアドレスを書き込む。メモリマ
ネジメントユニット（以下、ＭＭＵ）１０５は、ＣＰＵ
１０１から出力されるアドレスバスの値（プログラムカ
ウンタの値）にアドレス生成手段１０２の値と、あらか
じめＯＳ２０１によって設定された、４２００Ｈを加算
し２０本のアドレスバスを生成する。
プログラムであり、複数のアプリケーションプログラム
を管理しアプリケーションプログラムとＣＰＵ１０１の
命令のやり取りをおこない、必要に応じてアドレス生成
手段１０２にオフセットアドレスを書き込む。メモリマ
ネジメントユニット（以下、ＭＭＵ）１０５は、ＣＰＵ
１０１から出力されるアドレスバスの値（プログラムカ
ウンタの値）にアドレス生成手段１０２の値と、あらか
じめＯＳ２０１によって設定された、４２００Ｈを加算
し２０本のアドレスバスを生成する。
【００１５】ＯＳ２０１及びアプリケーションを格納す
るＲＡＭ１０３は１Ｍバイトの容量をもち、ＭＭＵ１０
５から出力される、アドレスバスと、ＣＰＵ１０１から
出力されるＲＤ／ＷＲ信号によりデータの入出力を行
う。図２および３に示すように、ＲＡＭ１０３は１ｋハ
゛イトの一定領域−メモリブロック（以下、ＭＢ）ごと
に分割され、それぞれのＭＢはシリアル番号で０１〜４
０Ｈまで割りつけられている。
るＲＡＭ１０３は１Ｍバイトの容量をもち、ＭＭＵ１０
５から出力される、アドレスバスと、ＣＰＵ１０１から
出力されるＲＤ／ＷＲ信号によりデータの入出力を行
う。図２および３に示すように、ＲＡＭ１０３は１ｋハ
゛イトの一定領域−メモリブロック（以下、ＭＢ）ごと
に分割され、それぞれのＭＢはシリアル番号で０１〜４
０Ｈまで割りつけられている。
【００１６】図３に示すように、ＭＡＴ２０２はＲＡＭ
１０３の４０００番地から４０ｆｆ番地のアドレスを占
有し、４０００番地がシリアル番号０１ＨのＭＢ（１ｋ
バイト）に対応する。ＭＡＴ２０２のデータはＭＢのシ
リアル番号を示している。
１０３の４０００番地から４０ｆｆ番地のアドレスを占
有し、４０００番地がシリアル番号０１ＨのＭＢ（１ｋ
バイト）に対応する。ＭＡＴ２０２のデータはＭＢのシ
リアル番号を示している。
【００１７】図２に示すように、ＯＳ２０１は登録され
た各アプリケーションの開始ＭＢアドレスをデータとし
て保持しており、アドレス３Ｆ００Ｈ（２０４）はアプ
リケーション１の開始ＭＢ番号を保持し、アドレス３Ｆ
０１Ｈ（２０５）はアプリケーション２、アドレス３Ｆ
０２Ｈ（２０６）はアプリケーション３の開始ＭＢ番号
を保持している。
た各アプリケーションの開始ＭＢアドレスをデータとし
て保持しており、アドレス３Ｆ００Ｈ（２０４）はアプ
リケーション１の開始ＭＢ番号を保持し、アドレス３Ｆ
０１Ｈ（２０５）はアプリケーション２、アドレス３Ｆ
０２Ｈ（２０６）はアプリケーション３の開始ＭＢ番号
を保持している。
【００１８】ここで図４に示すように、アプリケーショ
ン１を読み出す場合、メモリブロックチェーンテーブル
（以下、ＭＣＴ）２０３はＯＳ２０１が指定するアドレ
ス３Ｆ００Ｈ（２０４）のデータ、つまり、アプリケー
ション１の開始ＭＢ番号０１ＨをＭＣＴ２０３のアドレ
ス００Ｈ（４０１）のデータとする。
ン１を読み出す場合、メモリブロックチェーンテーブル
（以下、ＭＣＴ）２０３はＯＳ２０１が指定するアドレ
ス３Ｆ００Ｈ（２０４）のデータ、つまり、アプリケー
ション１の開始ＭＢ番号０１ＨをＭＣＴ２０３のアドレ
ス００Ｈ（４０１）のデータとする。
【００１９】さらに、ＯＳ２０１はメモリアロケーショ
ンテーブル（以下、ＭＡＴ）２０２のアドレス００Ｈ
（３０１）のＭＢ番号０５ＨをＭＣＴ２０３のアドレス
０１Ｈ（４０２）のデータ、ＭＡＴ２０２のアドレス０
５Ｈ（３０５）のＭＢ番号０２ＨをＭＣＴ２０３のアド
レス０２Ｈ（４０３）のデータというように、ＭＡＴ２
０２のデータを順次ＭＣＴ２０３へ書き込んでいき、Ｍ
ＡＴ２０２のデータがＦＦＨ（３０４）となったところ
で、ＭＣＴ２０３へのデータの書き込みを終了する。
ンテーブル（以下、ＭＡＴ）２０２のアドレス００Ｈ
（３０１）のＭＢ番号０５ＨをＭＣＴ２０３のアドレス
０１Ｈ（４０２）のデータ、ＭＡＴ２０２のアドレス０
５Ｈ（３０５）のＭＢ番号０２ＨをＭＣＴ２０３のアド
レス０２Ｈ（４０３）のデータというように、ＭＡＴ２
０２のデータを順次ＭＣＴ２０３へ書き込んでいき、Ｍ
ＡＴ２０２のデータがＦＦＨ（３０４）となったところ
で、ＭＣＴ２０３へのデータの書き込みを終了する。
【００２０】データ書き込みが終了した時点で、ＭＣＴ
２０３の残りのアドレスのデータには、ＭＡＴ２０２の
００Ｈのデータ（未使用領域）のMB番号を順次ＯＳ２０
１によって書き込んでいく。
２０３の残りのアドレスのデータには、ＭＡＴ２０２の
００Ｈのデータ（未使用領域）のMB番号を順次ＯＳ２０
１によって書き込んでいく。
【００２１】アプリケーションが実行中にデータ領域を
増やしたい時には、あらかじめ書き込まれている未使用
領域のＭＢ番号に対応したＲＡＭの領域にデータを書き
込む。
増やしたい時には、あらかじめ書き込まれている未使用
領域のＭＢ番号に対応したＲＡＭの領域にデータを書き
込む。
【００２２】アプリケーションを終了するときに、追加
したＭＢ番号をＭＡＴ２０２のアドレス０３Ｈ（３０
４）に書込み、追加したＭＢ番号のアドレス０５Ｈ（３
０６）のデータをＦＦＨにすることで、簡単に追加する
ことができる。
したＭＢ番号をＭＡＴ２０２のアドレス０３Ｈ（３０
４）に書込み、追加したＭＢ番号のアドレス０５Ｈ（３
０６）のデータをＦＦＨにすることで、簡単に追加する
ことができる。
【００２３】アドレス生成手段１０２はＣＰＵ１０１の
出力するプログラムカウンタの値が０００Ｈから３ＦＦ
Ｈまでであれば、ＭＣＴ２０３のアドレス００Ｈ（４０
１）のデータを選択し、データに４００Ｈを乗算したも
のを、ＭＭＵ１０５にオフセットアドレス値としてひき
わたす。同様にプログラムカウンタが４００Ｈから７Ｆ
ＦＨであれば、ＭＣＴ２０３のアドレス０１Ｈ（４０
２）、８００Ｈであれば、アドレス０２Ｈ（４０３）と
いうように、プログラムカウンタの４００Ｈ刻みでＭＣ
Ｔ２０３のアドレスを選択していく。
出力するプログラムカウンタの値が０００Ｈから３ＦＦ
Ｈまでであれば、ＭＣＴ２０３のアドレス００Ｈ（４０
１）のデータを選択し、データに４００Ｈを乗算したも
のを、ＭＭＵ１０５にオフセットアドレス値としてひき
わたす。同様にプログラムカウンタが４００Ｈから７Ｆ
ＦＨであれば、ＭＣＴ２０３のアドレス０１Ｈ（４０
２）、８００Ｈであれば、アドレス０２Ｈ（４０３）と
いうように、プログラムカウンタの４００Ｈ刻みでＭＣ
Ｔ２０３のアドレスを選択していく。
【００２４】ＭＭＵ１０５はアドレス生成手段１０２か
ら出力されたオフセットアドレス値とプログラムカウン
タの値とあらかじめＯＳ２０１によって書き込まれた４
２００Ｈを加算しＲＡＭ１０３のアドレス値とする。
ら出力されたオフセットアドレス値とプログラムカウン
タの値とあらかじめＯＳ２０１によって書き込まれた４
２００Ｈを加算しＲＡＭ１０３のアドレス値とする。
【００２５】また、ＯＳ２０１はデータの削除、書き込
みを管理する。
みを管理する。
【００２６】削除を行う場合、ＯＳ２０１は削除するデ
ータ（Ｓ５１５）のＭＡＴ２０２の先頭アドレスを指定
する（Ｓ５１６）。先頭アドレス（３０１）のデータに
は次のＭＡＴ２０２のアドレスが書き込まれている（Ｓ
５１７）ためさらに次のＭＡＴ２０２のアドレス（３０
５）に移動する。このとき、ＯＳ２０１はＭＡＴ２０２
の先頭アドレス（３０１）のデータを００Ｈに書き換え
る（Ｓ５１８）。ＭＡＴ２０２が示すアドレス順にこれ
を繰り返し（Ｓ５１９）、ＭＡＴ２０２のデータがＦＦ
Ｈ（Ｓ５２０）となったところで、ＦＦＨを００Ｈとし
（Ｓ５２１）、データの削除は終了する。
ータ（Ｓ５１５）のＭＡＴ２０２の先頭アドレスを指定
する（Ｓ５１６）。先頭アドレス（３０１）のデータに
は次のＭＡＴ２０２のアドレスが書き込まれている（Ｓ
５１７）ためさらに次のＭＡＴ２０２のアドレス（３０
５）に移動する。このとき、ＯＳ２０１はＭＡＴ２０２
の先頭アドレス（３０１）のデータを００Ｈに書き換え
る（Ｓ５１８）。ＭＡＴ２０２が示すアドレス順にこれ
を繰り返し（Ｓ５１９）、ＭＡＴ２０２のデータがＦＦ
Ｈ（Ｓ５２０）となったところで、ＦＦＨを００Ｈとし
（Ｓ５２１）、データの削除は終了する。
【００２７】データの書き込みは、まず、書き込みデー
タ保持回路１０６に外部データ転送手段１０７からデー
タが書き込まれたのち（Ｓ５０２）、データ書き込み回
路１０４によって行われる。ＯＳ２０１は、ＭＡＴ２０
２を参照し、データが００Ｈになるまで、ＭＡＴ２０２
のアドレスを送っていく（Ｓ５０３）。ＭＡＴ２０２の
データが００Ｈとなったところで、そのＭＡＴ２０２の
アドレスに対応したＲＡＭ１０３のＭＢに書き込みデー
タ保持回路１０６のデータを書き込む（Ｓ５０４）。こ
れで、まだ書き込みデータ保持回路１０６にデータが残
っていた場合は（Ｓ５０６）、さらにＭＡＴ２０２のア
ドレスを送り、００Ｈのデータを探した上で（Ｓ５２
２）、データの書き込みを行う。
タ保持回路１０６に外部データ転送手段１０７からデー
タが書き込まれたのち（Ｓ５０２）、データ書き込み回
路１０４によって行われる。ＯＳ２０１は、ＭＡＴ２０
２を参照し、データが００Ｈになるまで、ＭＡＴ２０２
のアドレスを送っていく（Ｓ５０３）。ＭＡＴ２０２の
データが００Ｈとなったところで、そのＭＡＴ２０２の
アドレスに対応したＲＡＭ１０３のＭＢに書き込みデー
タ保持回路１０６のデータを書き込む（Ｓ５０４）。こ
れで、まだ書き込みデータ保持回路１０６にデータが残
っていた場合は（Ｓ５０６）、さらにＭＡＴ２０２のア
ドレスを送り、００Ｈのデータを探した上で（Ｓ５２
２）、データの書き込みを行う。
【００２８】このとき、ＭＣＴ２０３には順次書き込ん
だＭＢ番号を書き込んでおき、すべてのデータが書き込
まれた時点で、ＭＡＴ２０２にデータを書き込む（Ｓ５
０７）。すべてのＭＡＴ２０２のデータに００Ｈが存在
しない場合は、書き込みエラーとなる（Ｓ５２３）。
だＭＢ番号を書き込んでおき、すべてのデータが書き込
まれた時点で、ＭＡＴ２０２にデータを書き込む（Ｓ５
０７）。すべてのＭＡＴ２０２のデータに００Ｈが存在
しない場合は、書き込みエラーとなる（Ｓ５２３）。
【００２９】このような処理により、データの読み出
し、書き込み、削除が頻繁に行われた場合でもメモリの
未使用領域が増えていくことはない。したがって、メモ
リを効率的に使用できる。
し、書き込み、削除が頻繁に行われた場合でもメモリの
未使用領域が増えていくことはない。したがって、メモ
リを効率的に使用できる。
【００３０】本実施形態では、アドレス生成手段１０２
をハードウェアにより構成したが、プログラムを搭載し
た媒体に置き換えることもできる。
をハードウェアにより構成したが、プログラムを搭載し
た媒体に置き換えることもできる。
【００３１】
【発明の効果】以上述べたように、本発明の携帯情報機
器によれば、ＭＭＵを用い、アドレスのオフセット値を
任意に設定できるため、ＣＰＵの制御できるメモリ容量
に関係なく、大容量のメモリを制御できる。また、ＭＡ
Ｔ及びＭＣＴを用いたことにより、アプリケーションや
データの必要とするメモリ領域を自由に設定できるた
め、メモリの不足や、過剰なメモリ領域の確保が発生し
ないため、メモリの使用効率を上げることができる。
器によれば、ＭＭＵを用い、アドレスのオフセット値を
任意に設定できるため、ＣＰＵの制御できるメモリ容量
に関係なく、大容量のメモリを制御できる。また、ＭＡ
Ｔ及びＭＣＴを用いたことにより、アプリケーションや
データの必要とするメモリ領域を自由に設定できるた
め、メモリの不足や、過剰なメモリ領域の確保が発生し
ないため、メモリの使用効率を上げることができる。
【図１】本発明の一実施形態を示すブロック図。
【図２】図１におけるＯＳの構成を説明するための図。
【図３】図１における、ＭＣＴの構成を説明するための
図。
図。
【図４】図１におけるＭＡＴの構成を説明するための
図。
図。
【図５】本発明の一実施形態におけるデータの書き込
み、読み出し、削除の動作概要を示すフローチャート。
み、読み出し、削除の動作概要を示すフローチャート。
１０１…ＣＰＵ １０２…アドレス生成手段 １０３…ＲＡＭ １０４…データ書き込み回路 １０５…ＭＭＵ １０６…書き込みデータ保持回路 １０７…外部データ転送手段 ２０１…ＯＳ ２０２…ＭＡＴ ２０３…ＭＣＴ ２０４…アプリケーション１開始アドレス保持バッファ ２０５…アプリケーション２開始アドレス保持バッファ ２０６…アプリケーション３開始アドレス保持バッファ ３０１…ＭＡＴバッファ１ ３０２…ＭＡＴバッファ２ ３０３…ＭＡＴバッファ３ ３０４…ＭＡＴバッファ４ ３０５…ＭＡＴバッファ５ ３０６…ＭＡＴバッファ６ ４０１…ＭＣＴバッファ1 ４０２…ＭＣＴバッファ２ ４０３…ＭＣＴバッファ３
Claims (5)
- 【請求項１】 複数のアプリケーションプログラムを制
御できる携帯情報機器において、 プログラムの実行を行うプログラム制御装置と、 プログラム等のデータを格納する記憶装置と、 前記プログラム制御装置から出力されるプログラムカウ
ンタの値に任意のオフセット値を加算して前記記憶装置
のアドレスバスとするメモリ管理ユニットと、 前記記憶装置を一定領域毎のメモリブロックに分割して
該メモリブロックがどのようにつながってファイルを構
成しているかを管理するために前記記憶装置上に置かれ
たメモリアロケーションテーブルと、 前記メモリ管理ユニットのアドレスを生成するアドレス
生成手段と、 前記メモリアロケーションテーブル上のメモリブロック
情報をつなぎあわせ保持し前記プログラム制御装置の出
力するプログラムカウンタの値によって前記アドレス生
成手段にメモリブロック番号を引き渡すメモリブロック
チェーンテーブルを有していることを特徴とする携帯情
報機器。 - 【請求項２】 前記記憶装置をＲＡＭで構成したことを
特徴とする請求項１に記載の携帯情報機器。 - 【請求項３】 前記アドレス生成手段により、前記メモ
リブロックチェーンテーブルのデータに所定のアドレス
値が乗算され、さらに前記メモリ管理ユニットによって
プログラムカウンタの値と任意の値が加算されたアドレ
ス値が前記記憶装置に引き渡されるメモリアドレッシン
グ方式を備えたことを特徴とする請求項１に記載の携帯
情報機器。 - 【請求項４】 前記アドレス生成手段はプログラムされ
た媒体によって行われることを特徴とする請求項１に記
載の携帯情報機器。 - 【請求項５】 前記メモリブロックチェーンテーブル
が、前記メモリアロケーションテーブル上のメモリブロ
ック情報をつなぎあわせて保持し、かつ前記メモリアロ
ケーションテーブル上の空きメモリブロックの番号を続
けて保持していることを特徴とする請求項１に記載の携
帯情報機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11090002A JP2000285009A (ja) | 1999-03-30 | 1999-03-30 | 携帯情報機器及びメモリアドレッシング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11090002A JP2000285009A (ja) | 1999-03-30 | 1999-03-30 | 携帯情報機器及びメモリアドレッシング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000285009A true JP2000285009A (ja) | 2000-10-13 |
Family
ID=13986409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11090002A Withdrawn JP2000285009A (ja) | 1999-03-30 | 1999-03-30 | 携帯情報機器及びメモリアドレッシング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000285009A (ja) |
-
1999
- 1999-03-30 JP JP11090002A patent/JP2000285009A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI805323B (zh) | 儲存裝置 | |
| US5946714A (en) | Semiconductor storage device utilizing address management tables and table state maps for managing data storage and retrieval | |
| KR100877448B1 (ko) | 비휘발성 기억 시스템 | |
| KR960016397B1 (ko) | 화일기억장치 및 그것을 사용한 정보처리장치 | |
| US7944762B2 (en) | Non-volatile memory control | |
| US5717886A (en) | Semiconductor disk device and memory management method | |
| EP1693739B1 (en) | Method of writing data to non-volatile memory | |
| US6477632B1 (en) | Storage device and accessing method | |
| JP6403164B2 (ja) | メモリシステム | |
| JPH02227763A (ja) | データ転送制御システム | |
| JP2016181058A (ja) | 半導体記憶装置 | |
| JPH11144478A (ja) | 不揮発性半導体メモリの情報記憶方法および電子機器 | |
| JP2000285009A (ja) | 携帯情報機器及びメモリアドレッシング方式 | |
| CN112148203B (zh) | 存储器管理方法、装置、电子设备及存储介质 | |
| JP6652605B2 (ja) | メモリシステムの制御方法 | |
| JP3328605B2 (ja) | 半導体記憶装置 | |
| US20070150528A1 (en) | Memory device and information processing apparatus | |
| JPH04133117A (ja) | 情報処理装置 | |
| JPS5987567A (ja) | 可変長デ−タ記憶制御方式 | |
| JP3328604B2 (ja) | 半導体記憶装置 | |
| KR20170133116A (ko) | 전자 장치 및 그것의 동작 방법 | |
| JP3542894B2 (ja) | ファイルシステム | |
| US20180217753A1 (en) | Memory system and control method | |
| JP3333527B2 (ja) | コンピュータ装置 | |
| JP2019016377A (ja) | 半導体記憶装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |