JP2000284763A - 画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ドットマトリクス型画像表示装置に表示され
る画像の表示位置調整を自動で行うと共に、消費電流の
低減および低コスト化を図る。 【解決手段】 入力画像信号をドットマトリクス型の画
像表示ユニットへ表示するのに適した表示画像信号へ変
換すると共に該画像表示ユニットを駆動するための駆動
タイミング信号を生成する画像表示部駆動手段を備えた
画像表示装置において、この画像表示部駆動手段から出
力される表示画像信号および駆動タイミング信号に基づ
いて画像表示ユニットへの画像の表示位置を検出する表
示位置検出手段と、該表示位置検出手段における表示位
置検出結果から該画像表示部駆動手段への前記入力画像
信号の取り込みを制御するための表示位置制御手段とを
設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はドットマトリクス型
画像表示装置における表示画面位置調整手法に関し、特
に不特定の規格を有する映像信号が入力されるマルチス
キャン型の液晶ディスプレイや液晶プロジェクタに使用
して好適なものである。

【０００２】

【従来の技術】近年、コンピュータ機器等の画像表示装
置は、様々な周波数（解像度）を有する画像信号が表示
出来る、いわゆるマルチスキャン型が主流となってい
る。ところで、外部より入力される画像信号は全て規格
化された単一の仕様とはなっておらず、解像度が等しい
場合でも信号の種類（周波数）によって画像の水平、垂
直開始位置が異なっている。このことは、ドットマトリ
クス型画像表示装置の様に画像表示可能範囲と表示画素
数が対応する場合、表示位置のずれによって画像の欠落
が生じることを意味する。従って、画像表示装置として
は入力される画像信号に対応して正確な位置に画像を表
示できる手段を備える必要がある。

【０００３】図５は従来の画像表示装置の構成を示すブ
ロック図であり、Ａ／Ｄ変換器１、画像表示部駆動回路
２、画像表示ユニット３、表示制御回路４、プリセット
データメモリ５から構成される。この構成において、ア
ナログビデオ信号Ｒａ，Ｇａ，ＢａはＡ／Ｄ変換器１で
ディジタル信号Ｒｄ，Ｇｄ，Ｂｄへ変換され、画像表示
部駆動回路２の構成に含まれる画像メモリヘ格納され
る。この画像メモリヘの書き込みタイミングは表示制御
回路４によって制御される。画像表示部駆動回路２で
は、画像表示ユニット３に適した信号Ｒ，Ｇ，Ｂとなる
ように画像データ処理を行うと共に、画像表示ユニット
３の駆動タイミングパルス（水平同期パルスＨ、垂直同
期パルスＶおよび画素クロックＣＫ）を生成する。この
構成における画面の表示位置調整は、接続され得る信号
種類を想定して画像位置情報をプリセット値としてプリ
セットデータメモリ５にデータを保有しておき、表示制
御回路４で信号種類を判別した上で対応するプリセット
値に設定するという方法をとる。従って、それ以外の信
号種類に関しては正確な調整が出来ないため、調整手段
を設けて利用者が手動で調整を行える様にする等の対策
を施していた。

【０００４】また、図６は第２の従来例を示すブロック
図であり、Ａ／Ｄ変換器１、画像表示部駆動回路２、画
像表示ユニット３、表示制御回路４、画像位置検出回路
６’から構成される。この構成において、画像位置検出
回路６’にはディジタル変換されたビデオ信号Ｒｄ，Ｇ
ｄ，Ｂｄ、水平同期信号Ｈｓｙｎｃ、垂直同期信号Ｖｓ
ｙｎｃおよびドットクロックＤＣＫが入力される。画像
位置検出回路６’は、水平同期信号Ｈｓｙｎｃおよび垂
直同期信号Ｖｓｙｎｃに対するビデオ信号Ｒｄ，Ｇｄ，
Ｂｄの位置を検出し、その結果から表示制御回路４がデ
ィジタルビデオ信号Ｒｄ，Ｇｄ，Ｂｄを画像表示部駆動
回路２に含まれる画像メモリヘ書き込むタイミングを制
御することによって画面位置を自動的に調整する（特開
平７−４４１２５号、特開平１０−６３２３４号等）。

【０００５】

【発明が解決しようとする課題】しかしながら前者の従
来例として示した画像表示装置では、プリセット値とし
て設定されている信号種類に関しては手動による調整を
行わなくても良いが、それ以外の信号が入力された場合
には利用者が表示画面を見ながら水平、垂直画面位置の
調整を行わなければならないため作業が煩雑なばかりで
はなく、正確に調整するのが困難であるという問題があ
った。また、後者の従来例では位置調整の自動化は行え
るものの近年表示画面が高精細化されて扱う入力信号周
波数が高くなってきていることを考慮した場合、画像位
置検出回路６’の動作速度も相対的に速くなるため消費
電流が増大すると共に、画像位置検出回路６’を実現す
るために高速な回路デバイスが必要となりコストが高く
なるという問題があった。また、特に画像位置の調整を
１ドットずつ順次行うものでは、表示位置の調整に時間
がかかり、表示開始が遅くなるという問題もある。

【０００６】本発明はかかる点に鑑みてなされたもの
で、ドットマトリクス型画像表示装置に表示される画像
の表示位置調整を自動で行うと共に、消費電流を低減し
て低コストとなる表示位置検出手段および自動表示位置
調整を備えた画像表示装置を提供することを目的とす
る。

【０００７】

【課題を解決するための手段】本発明は、上記目的を達
成するためにドットマトリクス型画像表示装置におい
て、入力画像信号を画像表示ユニットへ表示するのに適
した表示画像信号へ変換すると共に該画像表示ユニット
を駆動するための駆動タイミング信号を生成する画像表
示部駆動手段と、これらの表示画像信号および駆動タイ
ミング信号に基づいて該画像表示ユニットへの画像の表
示位置を検出する表示位置検出手段と、該表示位置検出
手段における表示位置検出結果から該画像表示部駆動手
段への前記入力画像信号の取り込みを制御するための表
示位置制御手段とを具備することを特徴とする。

【０００８】本発明において好ましくは、前記画像表示
部駆動手段は、取り込んだ入力画像信号を一時記憶する
画像メモリを備えると共に、前記駆動タイミング信号と
して、水平同期信号、垂直同期信号および画素クロック
を発生し、前記表示位置検出手段は、前記画像表示ユニ
ットに表示すべき画像の水平開始位置を１水平走査期間
における前記水平同期信号の立ち上がりから前記表示画
像信号が検出されるまでの画素クロック数として検出す
ると共に、該画像の水平終了位置を該水平同期信号の立
ち上がりから該表示画像信号が存在しなくなるまでの画
素クロック数として検出し、該画像の垂直開始位置を１
垂直走査期間における前記垂直同期信号の立ち上がりか
ら該表示画像信号が検出されるまでの水平同期信号数と
して検出すると共に、該画像の垂直終了位置を該垂直同
期信号の立ち上がりから該表示画像信号が存在しなくな
るまでの水平同期信号数として検出し、前記表示位置制
御手段は、該表示位置検出手段による検出結果と前記画
像表示部駆動手段からの表示画像信号出力タイミングの
設定値との差を判別し、前記入力画像信号を該画像表示
部駆動手段の画像メモリへ取り込むタイミングを制御し
て画像表示位置を自動的に調整する。また、前記表示制
御手段は、前記入力画像信号の複数種の規格のそれぞれ
に応じた前記画像メモリへの取り込みタイミング（表示
画像信号出力タイミング）の理想値を予め記憶したプリ
セットデータメモリと、入力画像信号に付随する入力水
平同期信号および入力垂直同期信号に基づいて該入力画
像信号の規格を判定し、その判定結果に基づいて前記理
想値を読み出す手段とを備えることができる。

【０００９】

【発明の実施の形態】本発明の実施の一形態では、図１
に示す様に、アナログ画像入力信号Ｒａ，Ｇａ，Ｂａを
ディジタル信号Ｒｄ，Ｇｄ，Ｂｄヘ変換するＡ／Ｄ変換
回路１と、ディジタル変換されたビデオ信号Ｒｄ，Ｇ
ｄ，Ｂｄを画像表示ユニットに適した信号Ｒ，Ｇ，Ｂへ
変換すると共に表示ユニット３を駆動するための駆動タ
イミングパルスを生成する画像表示部駆動回路２と、画
像表示ユニット３と、画像表示部駆動回路２で作られる
画像表示ユニット用のディジタル画像信号Ｒ，Ｇ，Ｂ、
水平同期信号Ｈ、垂直同期信号Ｖおよび画素クロックＣ
Ｋを入力して表示画像の水平開始および終了位置と垂直
開始および終了位置を検出する表示位置検出回路６と、
表示制御回路４と、プリセットデータメモリ５とから構
成され、該表示位置検出回路６において検出される表示
位置情報をもとに前記画像表示部駆動回路２に含まれる
画像メモリへのディジタル信号書き込みタイミングを表
示制御回路４で制御することによって自動的に表示画像
位置を調整することが可能となる。

【００１０】また、該表示位置検出回路６を画像表示部
駆動回路２の後段へ配置する構成とすることによって、
入力画像信号の周波数が高い場合でも、表示位置検出回
路６は画像表示ユニット３の駆動速度内に押さえられる
ため、検出回路６の消費電流を抑制すると共に高速なデ
バイスを使用することによるコストアップを回避するこ
とが可能となる。

【００１１】更に、画像表示装置において画像位置の自
動調整を最初の画像が表示される直前に行うシステムフ
ローとすることによって、利用者が表示画面の位置ずれ
を気にすることの無いシステムを実現することができ
る。

【００１２】

【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。

【００１３】図１は本発明における画像表示装置の構成
を示すブロック図であり、Ａ／Ｄ変換器１、画像表示部
駆動回路２、画像表示ユニット３、表示制御回路４、プ
リセットデータメモリ５および表示位置検出回路６から
構成される。入力されるアナログビデオ信号Ｒａ，Ｇ
ａ，ＢａはＡ／Ｄ変換器１においてドットクロックＤＣ
Ｋでディジタル信号Ｒｄ，Ｇｄ，Ｂｄへ変換され、画像
表示部駆動回路２へ入力される。

【００１４】画像表示部駆動回路２は画像メモリを含ん
で構成されており、ディジタル変換されたビデオ信号Ｒ
ｄ，Ｇｄ，ＢｄはドットクロックＤＣＫに従って一旦こ
の画像メモリヘ格納された後、ドットクロックＤＣＫと
は別の周波数のクロックにて読み出されて画像表示ユニ
ット３に適した信号Ｒ，Ｇ，Ｂとなるように処理され
る。システム構成上画像メモリからの読み出しタイミン
グは固定とするため画像表示ユニット３における画像表
示位置はディジタルビデオ信号Ｒｄ，Ｇｄ，Ｂｄがドッ
トクロックＤＣＫで画像メモリヘ書き込まれるタイミン
グによって決定されることとなる。

【００１５】つまり、水平方向において画像メモリへの
書き込みタイミングが早いと有効画像信号の無いタイミ
ングから書き込みを始めることとなるので、画像表示部
駆動回路２から出力される画像の表示位置としては右に
ずれた表示となる。また、画像メモリへの書き込みタイ
ミングが遅いと有効画像信号の途中のタイミングから書
き込みを始めることとなるので、画像表示部駆動回路２
から出力される画像の表示位置としては左にずれた表示
となる。垂直方向も同様に、画像メモリへの書き込みタ
イミングが早いと表示位置としては下にずれた表示とな
り、遅いと上にずれた表示となる。

【００１６】画像表示部駆動回路２では、更に画像表示
ユニット３の駆動タイミングパルス（水平同期パルス
Ｈ、垂直同期パルスＶおよび画素クロックＣＫ）を生成
しており、これらのタイミングパルスに従って画像表示
部駆動回路２にて処理されたビデオ信号を画像表示ユニ
ット３へ入力することにより画像を表示する。

【００１７】ところで、画像表示部駆動回路２に含まれ
る画像メモリへの書き込みタイミングは表示制御回路４
によって制御される。表示位置検出回路６には画像表示
駆動回路２から出力されるビデオ信号Ｒ，Ｇ，Ｂ、水平
同期信号Ｈ、垂直同期信号Ｖおよび画素クロックＣＫが
入力される。表示位置検出回路６では、水平方向に関し
て水平同期信号Ｈの立ち上がりから画素クロックＣＫを
カウントするカウンタを有し、図２に示す様に最初にビ
デオ信号Ｒ，Ｇ，Ｂが入力された時点の画素クロックＣ
Ｋ数をＨＦＣ、ビデオ信号が最後に存在しなくなった時
点の画素クロックＣＫ数をＨＲＣとして検出する。ま
た、垂直方向に関して垂直同期信号Ｖの立ち上がりから
水平同期信号Ｈをカウントするカウンタを有し、図３に
示す様にビデオ信号が最初に入力された時点の水平同期
信号Ｈ数をＶＦＣ、ビデオ信号が最後に存在しなくなっ
た時点の水平同期信号Ｈ数をＶＲＣとして検出する。表
示位置検出回路６で検出された位置情報ＨＦＣ、ＨＲ
Ｃ、ＶＦＣおよびＶＲＣは表示制御回路４へ入力され、
画像表示部駆動回路2における画像出力タイミングの設
定値との差を判定する。その結果から表示制御回路４
は、画像表示部駆動回路２に含まれる画像メモリへの書
き込みタイミングを制御することによって、表示位置の
調整を行う。例えば、水平方向における画像メモリへの
書き込みタイミングとして数ドット程度の微少なずれが
ある場合、画像表示部駆動回路２からの出力画像データ
は図７のVIDEOに示す様になる。ここで、Phfは画像表示
部駆動回路２おいて設定されている画像データの水平出
力開始タイミングを示している。従って、表示制御回路
４において水平位置情報HFCとPhfとの間に差が検出され
るので、表示制御回路４は図４に示す調整フローに基づ
いて画像表示部駆動回路２に含まれる画像メモリへのデ
ィジタルデータの書き込みタイミングを制御する。

【００１８】ところで、水平方向における画像メモリへ
の書き込みタイミングとして極端に大きなずれがある場
合、例えば水平同期信号間の総ドット数を１３２８、表
示ドット数を１０２４として画像メモリへの書き込みタ
イミングが３０４ドット以上、つまり入力画像信号にお
けるブランキング期間以上ずれると、画像表示部駆動回
路２のビデオ信号出力は図７のVIDEO'の様になる。ここ
で、Phrは画像表示部駆動回路２おいて設定されている
画像データの水平出力終了タイミングを示しているが、
画像メモリへの書き込みタイミングがブランキング期間
以上ずれたため、画像表示部駆動回路２から出力される
画像データは水平出力開始タイミングPhfで始まり水平
出力終了タイミングPhrで終了するが、間にブランキン
グ期間を挟んだ形となる。従って、実際には表示位置が
大きくずれているにも拘らず、表示位置検出回路６で検
出される表示位置情報HFCおよびHRCはそれぞれ設定タイ
ミングPhfおよびPhrと等しくなるので正確な調整が不可
能となる。

【００１９】そこで、プリセットデータメモリ５に必要
最少限のプリセットデータ（例えば、解像度毎ＶＧＡ、
ＳＶＧＡ、ＸＧＡの画像メモリ書き込みタイミング等）
を用意しておき、表示制御回路４で入力される信号種類
を判別して予め画像表示部駆動回路２にプリセットデー
タを設定することでこの様に極端なずれが発生する場面
を回避する。後は微少なずれの場合と同様に、図４に示
す調整フローに基づいて画像表示部駆動回路２に含まれ
る画像メモリへのディジタルデータの書き込みタイミン
グを制御する。

【００２０】また、本実施例では表示位置検出回路へ入
力する画像信号をＲ、ＧおよびＢの３系統としている
が、簡易的にＲ、ＧおよびＢの内の一系統としても良
い。

【００２１】図４に本発明による画像表示装置における
表示位置調整のシステムフローを示す。

【００２２】表示位置調整が開始されるとまずステップ
Ｓ１で表示位置検出回路により水平方向および垂直方向
の表示位置情報ＨＦＣ、ＨＲＣ、ＶＦＣおよびＶＲＣを
それぞれ検出する。次にステップＳ２で、画像表示部駆
動回路２からの画像データの水平出力開始タイミングＰ
ｈｆおよび垂直出力開始タイミングＰｖｆと表示位置検
出回路６で検出された水平開始位置ＨＦＣおよび垂直開
始位置ＶＦＣをそれぞれ比較する。比較結果が等しくな
い場合、画像表示部駆動回路２に含まれる画像メモリへ
のディジタルデータの書き込みタイミングが進んでいる
（画像メモリへの書き込みタイミングが遅れている場
合、画像メモリから読み出す時点ではデータが存在して
いるため表示開始位置としてずれは生じない）こととな
るためステップＳ３へ進み、画像メモリへの水平書き込
みタイミングＭｈおよび垂直書き込みタイミングＭｖを
それぞれ、 Ｍｈ＝Ｍｈｓ＋［ＨＦＣ−Ｐｈｆ］ ・・・（１） ＭＶ＝Ｍｖｓ＋［ＶＦＣ−Ｐｖｆ］ ・・・（２） とする。ここで、ＭｈｓとＭｖｓはそれぞれ画像メモリ
への水平、垂直書き込みタイミングの初期値である。ス
テップＳ２での比較結果が等しい場合、ステップＳ４へ
進む。ステップＳ４では画像表示部駆動回路２からの画
像データの水平出力終了タイミングＰｈｒおよび垂直出
力終了タイミングＰｖｒと表示位置検出回路６で検出さ
れた水平終了位置ＨＲＣおよび垂直終了位置ＶＲＣをそ
れぞれ比較する。比較結果が等しくない場合、画像表示
部駆動回路２に含まれる画像メモリへのディジタルデー
タの書き込みタイミングが遅れている（画像メモリへの
書き込みタイミングが進んでいる場合、画像メモリから
読み出す時点ではデータが存在しているため表示終了位
置としてずれは生じない）こととなるためステップＳ５
へ進み、画像メモリへの水平書き込みタイミングＭｈ、
垂直書き込みタイミングＭｖをそれぞれ、 Ｍｈ＝Ｍｈｓ−［Ｐｈｒ−ＨＲＣ］ ・・・（３） Ｍｖ＝Ｍｖｓ−［Ｐｖｒ−ＶＲＣ］ ・・・（４） とする。ステップＳ４での比較結果が等しい場合、ステ
ップＳ６へ進む。ステップＳ６まで来た場合、表示位置
が正しいので、 Ｍｈ＝Ｍｈｓ ・・・（５） Ｍｖ＝Ｍｖｓ ・・・（６） として、表示位置調整を終了する。

【００２３】上記フローを、画像表示装置の電源立ち上
げ後の最初に画像を表示する直前、あるいは画面表示中
において入力される画像信号の種類が変化した場合にそ
の変化後の種類の画像を表示する直前に行うことによっ
て、利用者が表示画面の位置ずれを気にすることの無い
システムを実現することができる。

【００２４】

【発明の効果】以上説明したように、本発明によれば画
像表示部駆動回路から出力される画像データから画像の
表示位置を検出することによって、正確に画像表示ユニ
ットに対する表示位置検出が可能となる。更にその結果
を用いて、入力ビデオ信号を画像表示部駆動回路に含ま
れる画像メモリヘ書き込むタイミングを制御すること
で、欠落の無い良好な画像表示を実現できる。

【００２５】また、表示位置検出回路を画像表示部駆動
回路の後段、つまり画像表示ユニットの駆動環境内に配
置することによって表示検出回路の動作速度の低減が可
能となり、従って、消費電流の低減更には低速度デバイ
スにて回路を実現できるためコストを押さえることが可
能となる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る画像表示装置の一実施
例の構成を示すブロック図である。

【図２】水平同期信号に対する表示位置の一例を示すタ
イミング図である。

【図３】垂直同期信号に対する表示位置の一例を示すタ
イミング図である。

【図４】図１の装置における表示位置調整のシステムフ
ローを示すフローチャートである。

【図５】画像表示装置の従来構成例を示すブロック図で
ある。

【図６】画像表示装置の第２の従来構成例を示すブロッ
ク図である。

【図７】水平同期信号に対する表示位置の一例を示すタ
イミング図である。

【符号の説明】

１ Ａ／Ｄ変換器 ２ 画像表示部駆動回路 ３ 画像表示ユニット ４ 表示制御回路 ５ プリセットデータメモリ ６，６’ 表示位置検出回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 任意の規格を有する画像信号を入力され
   て画像をドットマトリクス型の画像表示ユニットに表示
   する画像表示装置であって、入力画像信号を前記画像表
   示ユニットへ表示するのに適した表示画像信号へ変換す
   ると共に該画像表示ユニットを駆動するための駆動タイ
   ミング信号を生成する画像表示部駆動手段と、これらの
   表示画像信号および駆動タイミング信号に基づいて該画
   像表示ユニットへの画像の表示位置を検出する表示位置
   検出手段と、該表示位置検出手段における表示位置検出
   結果から該画像表示部駆動手段への前記入力画像信号の
   取り込みを制御するための表示位置制御手段とを具備す
   ることを特徴とする画像表示装置。
2. 【請求項２】 前記画像表示部駆動手段は、取り込んだ
   入力画像信号を一時記憶する画像メモリを備えると共
   に、前記駆動タイミング信号として、水平同期信号、垂
   直同期信号および画素クロックを発生することを特徴と
   する請求項１記載の画像表示装置。
3. 【請求項３】 前記表示位置検出手段は、前記画像表示
   ユニットに表示すべき画像の水平開始位置を１水平走査
   期間における前記水平同期信号の立ち上がりから前記表
   示画像信号が検出されるまでの画素クロック数として検
   出すると共に、該画像の水平終了位置を該水平同期信号
   の立ち上がりから該表示画像信号が存在しなくなるまで
   の画素クロック数として検出し、該画像の垂直開始位置
   を１垂直走査期間における前記垂直同期信号の立ち上が
   りから該表示画像信号が検出されるまでの水平同期信号
   数として検出すると共に、該画像の垂直終了位置を該垂
   直同期信号の立ち上がりから該表示画像信号が存在しな
   くなるまでの水平同期信号数として検出し、前記表示位
   置制御手段は、該表示位置検出手段による検出結果と前
   記画像表示部駆動手段からの表示画像信号出力タイミン
   グの設定値との差を判別し、前記入力画像信号を該画像
   表示部駆動手段の画像メモリへ取り込むタイミングを制
   御して画像表示位置を自動的に調整することを特徴とす
   る請求項２記載の画像表示装置。
4. 【請求項４】 前記表示制御手段は、前記入力画像信号
   の複数種の規格のそれぞれに応じた前記画像メモリへの
   書き込みタイミングの理想値を予め記憶したプリセット
   データメモリと、入力画像信号に付随する入力水平同期
   信号および入力垂直同期信号に基づいて該入力画像信号
   の規格を判定し、その判定結果に基づいて前記理想値を
   読み出す手段とを更に備えることを特徴とする請求項３
   記載の画像表示装置。