JP2000278224A - オーディオデータ処理装置 - Google Patents
オーディオデータ処理装置Info
- Publication number
- JP2000278224A JP2000278224A JP11080152A JP8015299A JP2000278224A JP 2000278224 A JP2000278224 A JP 2000278224A JP 11080152 A JP11080152 A JP 11080152A JP 8015299 A JP8015299 A JP 8015299A JP 2000278224 A JP2000278224 A JP 2000278224A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sampling frequency
- received
- serial
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 ヘッダの送信を不要にして、サンプリング周
波数又はデータ長の異なるデータを高速転送できるよう
にすること。 【解決手段】 レシーバにより受信されたシリアルデジ
タルデータの単位時間当りのデータ数をカウンタ部によ
りカウントする。受信データのデータ長が一定の場合、
サンプリング周波数計算部は前記単位時間当りのデータ
数に基づき受信データのサンプリング周波数を算出す
る。このサンプリング周波数に対応した周波数の基準ク
ロックを発生するようにＰＬＬ回路を設定する。これに
より、シリアル／パラレル変換器及びＤ／Ａコンバータ
は受信データのサンプリング周波数に応じた処理を行っ
てデータを再生する。このため、サンプリング周波数の
情報を入れたへッダを伝送路で転送する必要がなくな
り、伝送路の利用効率が向上し、データを高速転送でき
る。
波数又はデータ長の異なるデータを高速転送できるよう
にすること。 【解決手段】 レシーバにより受信されたシリアルデジ
タルデータの単位時間当りのデータ数をカウンタ部によ
りカウントする。受信データのデータ長が一定の場合、
サンプリング周波数計算部は前記単位時間当りのデータ
数に基づき受信データのサンプリング周波数を算出す
る。このサンプリング周波数に対応した周波数の基準ク
ロックを発生するようにＰＬＬ回路を設定する。これに
より、シリアル／パラレル変換器及びＤ／Ａコンバータ
は受信データのサンプリング周波数に応じた処理を行っ
てデータを再生する。このため、サンプリング周波数の
情報を入れたへッダを伝送路で転送する必要がなくな
り、伝送路の利用効率が向上し、データを高速転送でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばコンピュー
タからデータ伝送路（ＵＳＢ）を通して送られてくるデ
ジタル化したオーディオデータを受信して再生するオー
ディオデータ処理装置に関する。
タからデータ伝送路（ＵＳＢ）を通して送られてくるデ
ジタル化したオーディオデータを受信して再生するオー
ディオデータ処理装置に関する。
【０００２】
【従来の技術】従来のデータ伝送路では、データの送信
中にサンプリング周波数の変更を行う可能性がある場
合、図７に示すように常にサンプリング周波数情報をヘ
ッダとして送信する転送方式が用いられる。このような
転送方式を採ると、送信されるパケットはへッダ及びオ
ーディオデータにより構成され、受信側においてへッダ
情報の変更を検知してサンプリング周波数の変更を行
う。
中にサンプリング周波数の変更を行う可能性がある場
合、図７に示すように常にサンプリング周波数情報をヘ
ッダとして送信する転送方式が用いられる。このような
転送方式を採ると、送信されるパケットはへッダ及びオ
ーディオデータにより構成され、受信側においてへッダ
情報の変更を検知してサンプリング周波数の変更を行
う。
【０００３】また、図８に示すように、通常の転送にお
いてはオーディオデータのみを送信し、サンプリング周
波数の変更を行う場合のみヘッダ情報を送信する転送方
式も用いられる。この場合、受信側は、サンプリング周
波数の変更時に送信されてくるヘッダ情報を受信し、こ
のへッダ情報によりサンプリング周波数の変更を行う。
いてはオーディオデータのみを送信し、サンプリング周
波数の変更を行う場合のみヘッダ情報を送信する転送方
式も用いられる。この場合、受信側は、サンプリング周
波数の変更時に送信されてくるヘッダ情報を受信し、こ
のへッダ情報によりサンプリング周波数の変更を行う。
【０００４】
【発明が解決しようとする課題】上記のように従来のデ
ータ伝送方法では、前者の転送方式を採ると、サンプリ
ング周波数の変更がない場合も、必ずヘッダを送らなけ
ればならず、データ伝送路の利用効率が悪く、へッダに
よる転送速度の低下を招く恐れがあった。又、後者の転
送方式を採ると、サンプリング周波数の変更が頻繁に行
われる場合、ヘッダを送る回数が増加し、へッダによる
転送速度の低下を招く傾向が顕著になるという問題があ
った。
ータ伝送方法では、前者の転送方式を採ると、サンプリ
ング周波数の変更がない場合も、必ずヘッダを送らなけ
ればならず、データ伝送路の利用効率が悪く、へッダに
よる転送速度の低下を招く恐れがあった。又、後者の転
送方式を採ると、サンプリング周波数の変更が頻繁に行
われる場合、ヘッダを送る回数が増加し、へッダによる
転送速度の低下を招く傾向が顕著になるという問題があ
った。
【０００５】尚、伝送されるデータのビット長が変更さ
れる場合も、このビット長の変更情報を伝えるヘッダが
必要になり、上記と同様の問題が生じる。
れる場合も、このビット長の変更情報を伝えるヘッダが
必要になり、上記と同様の問題が生じる。
【０００６】本発明は、上述の如き従来の課題を解決す
るためになされたもので、その目的は、データ伝送路の
利用効率を悪化させることなく、サンプリング周波数又
はデータ長の異なるデータを高速転送できるようにする
オーディオデータ処理装置を提供することである。
るためになされたもので、その目的は、データ伝送路の
利用効率を悪化させることなく、サンプリング周波数又
はデータ長の異なるデータを高速転送できるようにする
オーディオデータ処理装置を提供することである。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明の特徴は、シリアル通信インターフ
ェースを用いてシリアルデジタルデータを受信して再生
するオーディオデータ処理装置において、受信データの
単位時間当たりのデータ数をカウントする計数手段と、
得られたデータ数に基づいて受信データのサンプリング
周波数又はデータ長を算出する算出手段と、算出された
受信データのサンプリング周波数又はデータ長に対応し
てオーディオデータを再生するための設定を行う設定手
段とを具備することにある。
に、請求項１の発明の特徴は、シリアル通信インターフ
ェースを用いてシリアルデジタルデータを受信して再生
するオーディオデータ処理装置において、受信データの
単位時間当たりのデータ数をカウントする計数手段と、
得られたデータ数に基づいて受信データのサンプリング
周波数又はデータ長を算出する算出手段と、算出された
受信データのサンプリング周波数又はデータ長に対応し
てオーディオデータを再生するための設定を行う設定手
段とを具備することにある。
【０００８】この請求項１の発明によれば、ＵＳＢ伝送
路などから受信されたシリアルデジタルデータの単位時
間当りのデータ数をカウントする。受信データのデータ
長が一定の場合、前記単位時間当りのデータ数に基づき
受信データのサンプリング周波数が算出される。このサ
ンプリング周波数に応じてＰＬＬ回路が前記サンプリン
グ周波数に対応した周波数の基準クロックを発生するよ
うにその分周比を設定する。これにより、シリアル／パ
ラレル変換器及びＤ／Ａ変換器にはサンプリング周波数
に応じた基準クロックが供給されて、データを支障なく
再生する。このため、サンプリング周波数の情報を入れ
たへッダを前記伝送路で転送する必要がなくなり、伝送
路の利用効率が向上し、データを高速転送できる。又、
受信データのサンプリング周波数が一定の場合は前記単
位時間当りのデータ数に基づき受信データのデータ長が
算出され、このデータ長に応じたシリアル／パラレル変
換器及びＤ／Ａ変換器が動作して、データを支障なく再
生するため、データ長情報を入れたへッダを前記伝送路
で転送する必要がなくなる。
路などから受信されたシリアルデジタルデータの単位時
間当りのデータ数をカウントする。受信データのデータ
長が一定の場合、前記単位時間当りのデータ数に基づき
受信データのサンプリング周波数が算出される。このサ
ンプリング周波数に応じてＰＬＬ回路が前記サンプリン
グ周波数に対応した周波数の基準クロックを発生するよ
うにその分周比を設定する。これにより、シリアル／パ
ラレル変換器及びＤ／Ａ変換器にはサンプリング周波数
に応じた基準クロックが供給されて、データを支障なく
再生する。このため、サンプリング周波数の情報を入れ
たへッダを前記伝送路で転送する必要がなくなり、伝送
路の利用効率が向上し、データを高速転送できる。又、
受信データのサンプリング周波数が一定の場合は前記単
位時間当りのデータ数に基づき受信データのデータ長が
算出され、このデータ長に応じたシリアル／パラレル変
換器及びＤ／Ａ変換器が動作して、データを支障なく再
生するため、データ長情報を入れたへッダを前記伝送路
で転送する必要がなくなる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明のオーディオデー
タ処理装置の第１の実施の形態を示したブロック図であ
る。データ受信処理装置は、データ伝送路３０を送信さ
れてきたシリアルのデジタル信号を受信するレシーバ
１、レシーバ１で受信されたシリアルデータをパラレル
データに変換するシリアル／パラレル変換器２、パラレ
ルデータをアナログデータに変換するＤ／Ａコンバータ
３、受信されたシリアルデータのデータ数をカウントす
るカウンタ部４、受信データのデータ数からサンプリン
グ周波数を計算するサンプリング周波数計算部５、基準
クロックを発生して、シリアル／パラレル変換器２及び
Ｄ／Ａコンバータ３に供給するＰＬＬ回路６から成って
いる。
に基づいて説明する。図１は、本発明のオーディオデー
タ処理装置の第１の実施の形態を示したブロック図であ
る。データ受信処理装置は、データ伝送路３０を送信さ
れてきたシリアルのデジタル信号を受信するレシーバ
１、レシーバ１で受信されたシリアルデータをパラレル
データに変換するシリアル／パラレル変換器２、パラレ
ルデータをアナログデータに変換するＤ／Ａコンバータ
３、受信されたシリアルデータのデータ数をカウントす
るカウンタ部４、受信データのデータ数からサンプリン
グ周波数を計算するサンプリング周波数計算部５、基準
クロックを発生して、シリアル／パラレル変換器２及び
Ｄ／Ａコンバータ３に供給するＰＬＬ回路６から成って
いる。
【００１０】ＰＬＬ回路６は水晶発振器６１、基準周波
数信号を分周して基準信号を得るプログラマブルカウン
タ部６２、基準信号と出力側の信号の位相差を検出する
位相比較器６３、ローパスフィルタ６４、基準クロック
６０を発生する電圧制御発振器（ＶＣＯ）６５、基準ク
ロック６０の周波数を分周して位相比較器６３に出力す
るプログラマブルカウンタ部６６を有している。
数信号を分周して基準信号を得るプログラマブルカウン
タ部６２、基準信号と出力側の信号の位相差を検出する
位相比較器６３、ローパスフィルタ６４、基準クロック
６０を発生する電圧制御発振器（ＶＣＯ）６５、基準ク
ロック６０の周波数を分周して位相比較器６３に出力す
るプログラマブルカウンタ部６６を有している。
【００１１】図２は上記したデータ伝送路３０を伝送さ
れてくるシリアルデータの構成例を示した摸式図であ
る。本例のパケットはオーディオデータだけで構成さ
れ、途中で、サンプリング周波数が３２ＫＨｚから４
４．１ＫＨｚに変化している。尚、データのビット長は
一定で１６ビットとする。
れてくるシリアルデータの構成例を示した摸式図であ
る。本例のパケットはオーディオデータだけで構成さ
れ、途中で、サンプリング周波数が３２ＫＨｚから４
４．１ＫＨｚに変化している。尚、データのビット長は
一定で１６ビットとする。
【００１２】次に本実施の形態の動作について説明す
る。例えばＵＳＢ等のシリアルデータ伝送路３０を伝送
されてきた図２に示すようなシリアルデジタルデータは
レシーバ１により受信され、受信されたシリアルデータ
はシリアル／パラレル変換器２に送られると同時に、カ
ウンタ部４に送られる。
る。例えばＵＳＢ等のシリアルデータ伝送路３０を伝送
されてきた図２に示すようなシリアルデジタルデータは
レシーバ１により受信され、受信されたシリアルデータ
はシリアル／パラレル変換器２に送られると同時に、カ
ウンタ部４に送られる。
【００１３】カウンタ部４は入力されるシリアルデジタ
ルデータの単位時間当りのデータ数をカウントし、その
結果をサンプリング周波数計算部５に出力する。サンプ
リング周波数計算部５は受信データのビット数（ビット
長）を一定として、受信データのサンプリング周波数を
求める。
ルデータの単位時間当りのデータ数をカウントし、その
結果をサンプリング周波数計算部５に出力する。サンプ
リング周波数計算部５は受信データのビット数（ビット
長）を一定として、受信データのサンプリング周波数を
求める。
【００１４】例えば、受信データのビット数を１６ビッ
ト（２バイト）とした場合、サンプリング周波数３２Ｋ
Ｈｚにおいては、１秒当りのデータ数は、３２０００×
２＝６４０００バイト受信する計算となる。同様に４
４．１ＫＨｚにおいては、４４１００×２＝８８２００
バイト受信することになり、上記のようにビット数を一
定とすれば、受信したデータ数によりサンプリング周波
数を求めることができる。
ト（２バイト）とした場合、サンプリング周波数３２Ｋ
Ｈｚにおいては、１秒当りのデータ数は、３２０００×
２＝６４０００バイト受信する計算となる。同様に４
４．１ＫＨｚにおいては、４４１００×２＝８８２００
バイト受信することになり、上記のようにビット数を一
定とすれば、受信したデータ数によりサンプリング周波
数を求めることができる。
【００１５】即ち、１秒当りのデータ数が６４０００バ
イトであった場合、サンプリング周波数は３２ＫＨｚと
判定され、８８２００バイトであった場合、サンプリン
グ周波数は４４．１ＫＨｚと判定される。
イトであった場合、サンプリング周波数は３２ＫＨｚと
判定され、８８２００バイトであった場合、サンプリン
グ周波数は４４．１ＫＨｚと判定される。
【００１６】サンプリング周波数計算部５は上記のよう
にして求めた受信データのサンプリング周波数に対応す
る基準クロック６０をＰＬＬ回路６から発生させる分周
比設定信号をＰＬＬ回路６のプログラマブルカウンタ部
６１、６６に送る。これにより、プログラマブルカウン
タ部６１、６６は受信データのサンプリング周波数に対
応した基準クロック６０がＶＣＯ６５から出力されるよ
うにその分周比を変化させる。
にして求めた受信データのサンプリング周波数に対応す
る基準クロック６０をＰＬＬ回路６から発生させる分周
比設定信号をＰＬＬ回路６のプログラマブルカウンタ部
６１、６６に送る。これにより、プログラマブルカウン
タ部６１、６６は受信データのサンプリング周波数に対
応した基準クロック６０がＶＣＯ６５から出力されるよ
うにその分周比を変化させる。
【００１７】従って、ＰＬＬ回路６からはレシーバ１で
受信した受信データのサンプリング周波数に対応する基
準クロック６０がシリアル／パラレル変換器２及びＤ／
Ａコンバータ３に供給される。
受信した受信データのサンプリング周波数に対応する基
準クロック６０がシリアル／パラレル変換器２及びＤ／
Ａコンバータ３に供給される。
【００１８】図２に示したシリアルデータを受信した場
合、当初、ＰＬＬ回路６から出力される基準クロックの
周波数は、サンプリング周波数３２ＫＨｚに対応した周
波数であるが、その後、サンプリング周波数４４．１Ｋ
Ｈｚに対応した周波数になる。
合、当初、ＰＬＬ回路６から出力される基準クロックの
周波数は、サンプリング周波数３２ＫＨｚに対応した周
波数であるが、その後、サンプリング周波数４４．１Ｋ
Ｈｚに対応した周波数になる。
【００１９】これにより、シリアル／パラレル変換器２
は受信されたシリアル信号をパラレル信号に前記基準ク
ロック６０により変換し、Ｄ／Ａコンバータ３は入力さ
れるシリアル信号をアナログ信号に前記基準クロック６
０により変換して、次段のオーディオアンプ（図示せ
ず）などに出力する。
は受信されたシリアル信号をパラレル信号に前記基準ク
ロック６０により変換し、Ｄ／Ａコンバータ３は入力さ
れるシリアル信号をアナログ信号に前記基準クロック６
０により変換して、次段のオーディオアンプ（図示せ
ず）などに出力する。
【００２０】本実施の形態によれば、受信されたシリア
ルデータの単位時間当りのデータ数をカウントすること
により、受信データのサンプリング周波数を検出するこ
とができ、ＰＬＬ回路６が出力する基準クロック６０を
検出したサンプリング周波数に対応する周波数に切り換
えることができるため、ＵＳＢ伝送路などを伝送されて
くるパケットにサンプリング周波数情報を有するヘッダ
を入れる必要がなくなり、例えば図２に示すようなオー
ディオデータだけで構成することができる。これによ
り、データ伝送路３０の利用効率を向上させることがで
き、転送速度を速めることができる。
ルデータの単位時間当りのデータ数をカウントすること
により、受信データのサンプリング周波数を検出するこ
とができ、ＰＬＬ回路６が出力する基準クロック６０を
検出したサンプリング周波数に対応する周波数に切り換
えることができるため、ＵＳＢ伝送路などを伝送されて
くるパケットにサンプリング周波数情報を有するヘッダ
を入れる必要がなくなり、例えば図２に示すようなオー
ディオデータだけで構成することができる。これによ
り、データ伝送路３０の利用効率を向上させることがで
き、転送速度を速めることができる。
【００２１】図３は、本発明のオーディオデータ処理装
置の第２の実施の形態を示したブロック図である。但
し、図１に示した第１の実施の形態と同一部分には同一
符号を付し、適宜その説明を省略する。
置の第２の実施の形態を示したブロック図である。但
し、図１に示した第１の実施の形態と同一部分には同一
符号を付し、適宜その説明を省略する。
【００２２】本例も、レシーバ１で受信された受信デー
タはシリアル／パラレル変換器２に送られると同時に、
カウンタ部４に送られ、図１に示した第１の実施の形態
とほぼ同様の構成を有している。本例の第１の実施の形
態と異なる点は、カウンタ部４部により求められた単位
時間当りのデータ数に基いて、受信データのビット長を
求めるビット長計算部７が設けられている点と、受信デ
ータのサンプリング周波数は一定という条件のため、Ｐ
ＬＬ回路６から出力される基準クロック６０の周波数は
一定である点である。
タはシリアル／パラレル変換器２に送られると同時に、
カウンタ部４に送られ、図１に示した第１の実施の形態
とほぼ同様の構成を有している。本例の第１の実施の形
態と異なる点は、カウンタ部４部により求められた単位
時間当りのデータ数に基いて、受信データのビット長を
求めるビット長計算部７が設けられている点と、受信デ
ータのサンプリング周波数は一定という条件のため、Ｐ
ＬＬ回路６から出力される基準クロック６０の周波数は
一定である点である。
【００２３】図４は上記したデータ伝送路３０を伝送さ
れてくるシリアルデータの構成例を示した摸式図であ
る。本例のパケットはオーディオデータだけで構成さ
れ、途中で、そのビット長が１６ビットから２４ビット
に変化している。尚、データのサンプリング周波数は一
定で４４．１ＫＨｚとする。
れてくるシリアルデータの構成例を示した摸式図であ
る。本例のパケットはオーディオデータだけで構成さ
れ、途中で、そのビット長が１６ビットから２４ビット
に変化している。尚、データのサンプリング周波数は一
定で４４．１ＫＨｚとする。
【００２４】次に、本実施形態の動作を説明する。例え
ばＵＳＢ等のシリアルデータ伝送路３０を伝送されてき
た図４に示すようなシリアルデジタルデータはレシーバ
１により受信され、受信されたシリアルデータはシリア
ル／パラレル変換器２に送られると同時に、カウンタ部
４に送られる。
ばＵＳＢ等のシリアルデータ伝送路３０を伝送されてき
た図４に示すようなシリアルデジタルデータはレシーバ
１により受信され、受信されたシリアルデータはシリア
ル／パラレル変換器２に送られると同時に、カウンタ部
４に送られる。
【００２５】カウンタ部４は入力されるシリアルデジタ
ルデータの単位時間当りのデータ数をカウントし、その
結果をビット長計算部７に出力する。ビット長計算部７
は受信データのサンプリング周波数を一定として、受信
データのビット長を求める。
ルデータの単位時間当りのデータ数をカウントし、その
結果をビット長計算部７に出力する。ビット長計算部７
は受信データのサンプリング周波数を一定として、受信
データのビット長を求める。
【００２６】例えば、データのサンプリング周波数を４
４．１ＫＨｚとした場合、ビット長１６ビットにおいて
は、１秒当りのデータ数は、４４１００×１６＝７０５
６００ビット受信する計算となる。同様に２４ビットに
おいては、４４１００×２４＝１０５８４００ビットを
受信することになり、上記のようにサンプリング周波数
一定とすれば、受信したデータ数によりビット長を求め
ることができる。
４．１ＫＨｚとした場合、ビット長１６ビットにおいて
は、１秒当りのデータ数は、４４１００×１６＝７０５
６００ビット受信する計算となる。同様に２４ビットに
おいては、４４１００×２４＝１０５８４００ビットを
受信することになり、上記のようにサンプリング周波数
一定とすれば、受信したデータ数によりビット長を求め
ることができる。
【００２７】即ち、１秒当りのデータ数が７０５６００
ビットであった場合、ビット長は１６ビットと判定さ
れ、１０５８４００ビットであった場合、ビット長は２
４ビットと判定される。
ビットであった場合、ビット長は１６ビットと判定さ
れ、１０５８４００ビットであった場合、ビット長は２
４ビットと判定される。
【００２８】ビット長計算部７は求めた受信データのビ
ット長となるように、シリアル／パラレル変換器２によ
るデータ変換時のデータ長を設定し、同時にＤ／Ａコン
バータ３のビット長の設定を行うことにより、正しいデ
ータ長の受信を行うことができる。
ット長となるように、シリアル／パラレル変換器２によ
るデータ変換時のデータ長を設定し、同時にＤ／Ａコン
バータ３のビット長の設定を行うことにより、正しいデ
ータ長の受信を行うことができる。
【００２９】本実施の形態によれば、受信されたシリア
ルデータの単位時間当りのデータ数をカウントすること
により、受信データのビット長を検出することができ、
受信データがこのビット長になるようにシリアル／パラ
レル変換器２によるデータ変換時のデータ長を設定し、
同時にＤ／Ａコンバータ３のビット長の設定を行うこと
ができる。このため、ＵＳＢなどを伝送されてくるパケ
ットにビット長情報を有するヘッダを入れる必要がなく
なり、例えば図４に示すようなオーディオデータだけで
構成することができる。これにより、データ伝送路３０
の利用効率を向上させることができ、データ伝送路３０
のデータ転送速度を速めることができる。
ルデータの単位時間当りのデータ数をカウントすること
により、受信データのビット長を検出することができ、
受信データがこのビット長になるようにシリアル／パラ
レル変換器２によるデータ変換時のデータ長を設定し、
同時にＤ／Ａコンバータ３のビット長の設定を行うこと
ができる。このため、ＵＳＢなどを伝送されてくるパケ
ットにビット長情報を有するヘッダを入れる必要がなく
なり、例えば図４に示すようなオーディオデータだけで
構成することができる。これにより、データ伝送路３０
の利用効率を向上させることができ、データ伝送路３０
のデータ転送速度を速めることができる。
【００３０】図５は本発明のオーディオデータ処理装置
の第３の実施の形態を示したブロック図である。本例の
オーディオデータ処理装置は、レシーバ回路及びデータ
分離回路１１、インターフェースボード１２及びＤ／Ａ
変換ボード１３から成っている。
の第３の実施の形態を示したブロック図である。本例の
オーディオデータ処理装置は、レシーバ回路及びデータ
分離回路１１、インターフェースボード１２及びＤ／Ａ
変換ボード１３から成っている。
【００３１】インターフェースボード１２は４バイト分
以上のＦＩＦＯ１２１、ＰＬＬ回路１２２及びＰＬＤ１
２３から成っている。ホストコンピュータ１００はオー
ディオデータ処理装置のレシーバ回路及びデータ分離回
路１１に例えばＵＳＢ伝送路を通してシリアルデータを
送信する。
以上のＦＩＦＯ１２１、ＰＬＬ回路１２２及びＰＬＤ１
２３から成っている。ホストコンピュータ１００はオー
ディオデータ処理装置のレシーバ回路及びデータ分離回
路１１に例えばＵＳＢ伝送路を通してシリアルデータを
送信する。
【００３２】図６は図５に示したインターフェースボー
ド１２のＰＬＤ１２３の詳細例を示したブロック図であ
る。ＰＬＤ１２３はアドレスデコーダ１２２１、ＦＩＦ
Ｏコントローラ１２２２、Ｄ／Ａ変換コントローラ１２
２３及びパラレル／シリアル変換部１２２４から成って
いる。
ド１２のＰＬＤ１２３の詳細例を示したブロック図であ
る。ＰＬＤ１２３はアドレスデコーダ１２２１、ＦＩＦ
Ｏコントローラ１２２２、Ｄ／Ａ変換コントローラ１２
２３及びパラレル／シリアル変換部１２２４から成って
いる。
【００３３】次に本実施の形態の動作について説明す
る。パーソナルコンピュータ１００から送信されたシリ
アルデータは、オーディオデータ処理装置のレシーバ回
路及びデータ分離回路１１で受信された後、バルク転送
タイプの信号４１、インターラプト転送タイプの信号４
２及びアイソクロナス転送タイプの信号４３に分離さ
れ、それぞれの処理回路に入力される。その中で、アイ
ソクロナス転送タイプの信号（最大パケットデータは１
０２３バイト）、ここではオーディオ信号４３がインタ
ーフェースボード１２に入力される。
る。パーソナルコンピュータ１００から送信されたシリ
アルデータは、オーディオデータ処理装置のレシーバ回
路及びデータ分離回路１１で受信された後、バルク転送
タイプの信号４１、インターラプト転送タイプの信号４
２及びアイソクロナス転送タイプの信号４３に分離さ
れ、それぞれの処理回路に入力される。その中で、アイ
ソクロナス転送タイプの信号（最大パケットデータは１
０２３バイト）、ここではオーディオ信号４３がインタ
ーフェースボード１２に入力される。
【００３４】インターフェースボード１２のアドレスデ
コーダ１２２１はＵＳＢ伝送路を通して入力されるデー
タをＦＩＦＯメモリおよびＤＡＣコントローラに振り分
けるために用いられ、入力されたシリアルオーディオデ
ータは前記アドレスに従って、ＦＩＦＯメモリ１２１に
一旦書き込まれる。
コーダ１２２１はＵＳＢ伝送路を通して入力されるデー
タをＦＩＦＯメモリおよびＤＡＣコントローラに振り分
けるために用いられ、入力されたシリアルオーディオデ
ータは前記アドレスに従って、ＦＩＦＯメモリ１２１に
一旦書き込まれる。
【００３５】ＦＩＦＯメモリ１２１は書き込まれたオー
ディオデータが全容量の半分まで溜まると、ハーフフラ
グをＦＩＦＯコントローラ１２２２に出力する。
ディオデータが全容量の半分まで溜まると、ハーフフラ
グをＦＩＦＯコントローラ１２２２に出力する。
【００３６】ＦＩＦＯコントローラ１２２２はハーフフ
ラグを受け取ると、これをパラレル／シリアル変換部１
２２４に出力する。パラレル／シリアル変換部１２２４
はハーフフラグを受け取ると、ＦＩＦＯメモリ１２１に
溜まっているデータを８ビットずつパラレルデータにし
て読み出し、これをシリアルデータにしてＤ／Ａ変換ボ
ード１３に出力する。
ラグを受け取ると、これをパラレル／シリアル変換部１
２２４に出力する。パラレル／シリアル変換部１２２４
はハーフフラグを受け取ると、ＦＩＦＯメモリ１２１に
溜まっているデータを８ビットずつパラレルデータにし
て読み出し、これをシリアルデータにしてＤ／Ａ変換ボ
ード１３に出力する。
【００３７】その際、ＰＬＬ回路１２２は、アドレスデ
コーダ１２２１、ＦＩＦＯコントローラ１２２２、パラ
レル／シリアル変換部１２２４及びＤ／Ａ変換コントロ
ーラ１２２３に基準クロックを供給する。
コーダ１２２１、ＦＩＦＯコントローラ１２２２、パラ
レル／シリアル変換部１２２４及びＤ／Ａ変換コントロ
ーラ１２２３に基準クロックを供給する。
【００３８】又、Ｄ／Ａ変換コントローラ１２２３はＵ
ＳＢデバイスからのＤＡＣモード設定と、ミュート、音
量調節データをＤ／Ａ変換ボード１３に書き込む処理を
している。
ＳＢデバイスからのＤＡＣモード設定と、ミュート、音
量調節データをＤ／Ａ変換ボード１３に書き込む処理を
している。
【００３９】Ｄ／Ａ変換ボード１３はデジタル信号をア
ナログ信号に変換して、左チャネル、右チャネルの音声
信号を出力する。
ナログ信号に変換して、左チャネル、右チャネルの音声
信号を出力する。
【００４０】本実施の形態によれば、ＵＳＢ伝送路から
入力されるシリアルオーディオデータを一旦ＦＩＦＯメ
モリ１２１にハーフフラグが立つまで蓄積し、その後、
読み出してＤ／Ａ変換ボード１３に出力することによっ
て、音声を出力するため、ＵＳＢのクロックがオーディ
オデータ処理装置のクロックと同期していなくとも、Ｆ
ＩＦＯメモリ１２１がオーディオデータのバッファにな
り、音声を途切れることなく、再生することができる。
入力されるシリアルオーディオデータを一旦ＦＩＦＯメ
モリ１２１にハーフフラグが立つまで蓄積し、その後、
読み出してＤ／Ａ変換ボード１３に出力することによっ
て、音声を出力するため、ＵＳＢのクロックがオーディ
オデータ処理装置のクロックと同期していなくとも、Ｆ
ＩＦＯメモリ１２１がオーディオデータのバッファにな
り、音声を途切れることなく、再生することができる。
【００４１】即ち、ＰＣＭデータがパケットによりアイ
ソクロナス転送で（最大パケットデータは１０２３バイ
ト）フレーム単位で送られ、４バイト分以上のバッフア
を用い、このバッフアに前記ＰＣＭデータを溜めて、Ｕ
ＳＢクロック（１フレーム間隔を１ｍｓとする）とＤ／
Ａ変換器のクロックをＰＬＬ回路で同期を取って再生す
るＵＳＢによるオーデイオ再生回路において、バッファ
（オーディオ信号のみ入力されるバッファ）はＦＩＦＯ
を用い、ＦＩＦＯはハーフフラグとエンプティフラグを
用いて、前記オーデイオ再生回路の再生出力が途切れな
いようにすることができる。
ソクロナス転送で（最大パケットデータは１０２３バイ
ト）フレーム単位で送られ、４バイト分以上のバッフア
を用い、このバッフアに前記ＰＣＭデータを溜めて、Ｕ
ＳＢクロック（１フレーム間隔を１ｍｓとする）とＤ／
Ａ変換器のクロックをＰＬＬ回路で同期を取って再生す
るＵＳＢによるオーデイオ再生回路において、バッファ
（オーディオ信号のみ入力されるバッファ）はＦＩＦＯ
を用い、ＦＩＦＯはハーフフラグとエンプティフラグを
用いて、前記オーデイオ再生回路の再生出力が途切れな
いようにすることができる。
【００４２】
【発明の効果】以上詳細に説明したように、本発明のオ
ーディオデータ処理装置によれば、サンプリング周波数
又はビット長の異なったデータを転送する際に必要だっ
たへッダ情報を転送する必要がなくなるため、データ伝
送路の利用効率を向上させることができ、サンプリング
周波数又はデータ長の異なるデータをＵＳＢ伝送路等を
通して高速転送することができる。
ーディオデータ処理装置によれば、サンプリング周波数
又はビット長の異なったデータを転送する際に必要だっ
たへッダ情報を転送する必要がなくなるため、データ伝
送路の利用効率を向上させることができ、サンプリング
周波数又はデータ長の異なるデータをＵＳＢ伝送路等を
通して高速転送することができる。
【図１】本発明のオーディオデータ処理装置の第１の実
施の形態を示したブロック図である。
施の形態を示したブロック図である。
【図２】図１に示したデータ伝送路を伝送されてくるシ
リアルデータの構成例を示した摸式図である。
リアルデータの構成例を示した摸式図である。
【図３】本発明のオーディオデータ処理装置の第２の実
施の形態を示したブロック図である。
施の形態を示したブロック図である。
【図４】図３に示したデータ伝送路を伝送されてくるシ
リアルデータの構成例を示した摸式図である。
リアルデータの構成例を示した摸式図である。
【図５】本発明のオーディオデータ処理装置の第３の実
施の形態を示したブロック図である。
施の形態を示したブロック図である。
【図６】図５に示したインターフェースボードのＰＬＤ
１２３の詳細例を示したブロック図である。
１２３の詳細例を示したブロック図である。
【図７】従来のパケットの構成例を示した摸式図であ
る。
る。
【図８】従来のパケットの他の構成例を示した摸式図で
ある。
ある。
１ レシーバ ２ シリアル／パラレル変換器 ３ Ｄ／Ａコンバータ ４ カウンタ部 ５ サンプリング周波数計算部 ６ ＰＬＬ回路 ７ ビット長計算部 １１ レシーバ回路及びデータ分離回路 １２ インターフェースボード １３ Ｄ／Ａ変換ボード ３０ データ伝送路 ６１ 水晶発振器 ６２、６６ プログラマブルカウンタ部 ６３ 位相比較器 ６４ ローパスフィルタ ６５ 電圧制御発振器（ＶＣＯ） １００ ホストコンピュータ １２１ ＦＩＦＯメモリ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 AA04 BB04 CC01 CC21 CC52 DD17 DD35 FF08 GG03 GG04 GG13 5K041 AA08 AA09 CC01 CC07 FF36 HH11 JJ21 JJ30 JJ32 5K047 DD01 GG11 GG22 MM38 MM46 MM56
Claims (1)
- 【請求項１】 シリアル通信インターフェースを用いて
シリアルデジタルデータを受信して再生するオーディオ
データ処理装置において、 受信データの単位時間当たりのデータ数をカウントする
計数手段と、 得られたデータ数に基づいて受信データのサンプリング
周波数又はデータ長を算出する算出手段と、 算出された受信データのサンプリング周波数又はデータ
長に対応してオーディオデータを再生するための設定を
行う設定手段と、 を具備することを特徴とするオーディオデータ処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11080152A JP2000278224A (ja) | 1999-03-24 | 1999-03-24 | オーディオデータ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11080152A JP2000278224A (ja) | 1999-03-24 | 1999-03-24 | オーディオデータ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000278224A true JP2000278224A (ja) | 2000-10-06 |
Family
ID=13710332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11080152A Pending JP2000278224A (ja) | 1999-03-24 | 1999-03-24 | オーディオデータ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000278224A (ja) |
-
1999
- 1999-03-24 JP JP11080152A patent/JP2000278224A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6531970B2 (en) | Digital sample rate converters having matched group delay | |
| US6901462B2 (en) | Receiving apparatus and flow control method therefor and transmitting apparatus and flow control method therefor | |
| US6381660B1 (en) | Clock generating system generating clock based on value obtained by adding second time information and difference between first time information and second time information | |
| JPH09247156A (ja) | 回線接続装置 | |
| US20070203597A1 (en) | Audio data processing apparatus | |
| US6735223B1 (en) | Method of controlling offset of time stamp and apparatus for transmitting packet using the same | |
| KR100673802B1 (ko) | 전송 방법, 전송 시스템 및 전송기 | |
| JP2000278224A (ja) | オーディオデータ処理装置 | |
| EP0797325A2 (en) | Receiver with data frame buffering | |
| US20080091854A1 (en) | Transmitting apparatus and control method therefor and receiving apparatus and control method therefor | |
| JP4228081B2 (ja) | データ変換システム | |
| JP4101361B2 (ja) | 音声データ送受信装置および音声データ送受信システム | |
| US20080084936A1 (en) | Data Communication System, Data Reproducing Device, and Method of Reproducing Data | |
| US6732200B1 (en) | Absorbing jitter during data transmission between applications operating at different frequencies | |
| JP3213389B2 (ja) | 時分割多重通信装置 | |
| JP2000122646A (ja) | 楽音通信装置 | |
| JP2876878B2 (ja) | データ送信装置とデータ受信装置 | |
| JPH07326127A (ja) | 制御信号発生回路 | |
| JP2907118B2 (ja) | データ転送回路 | |
| JPH10313448A (ja) | 動画像送信装置および受信装置 | |
| JP2002198939A (ja) | デジタルａｖ信号処理装置 | |
| JPS62279748A (ja) | ビツトバツフア回路 | |
| JPH0927794A (ja) | データ多重化伝送装置 | |
| JPH0728279B2 (ja) | ディジタル位相制御回路 | |
| JPH0646023A (ja) | フレーム位相同期回路 |