JP2000277646A - Semiconductor package - Google Patents
Semiconductor packageInfo
- Publication number
- JP2000277646A JP2000277646A JP11077424A JP7742499A JP2000277646A JP 2000277646 A JP2000277646 A JP 2000277646A JP 11077424 A JP11077424 A JP 11077424A JP 7742499 A JP7742499 A JP 7742499A JP 2000277646 A JP2000277646 A JP 2000277646A
- Authority
- JP
- Japan
- Prior art keywords
- base plate
- frame
- semiconductor package
- semiconductor element
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マイクロ波集積回
路などの半導体素子を気密に封止する半導体パッケージ
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package for hermetically sealing a semiconductor device such as a microwave integrated circuit.
【０００２】[0002]
【従来の技術】従来の半導体パッケージについて図２を
参照して説明する。図２（ａ）は斜視図、図２（ｂ）
は、図２（ａ）の中央部分の線分ｂ−ｂで断面にした断
面図である。2. Description of the Related Art A conventional semiconductor package will be described with reference to FIG. FIG. 2A is a perspective view, and FIG.
FIG. 2 is a cross-sectional view taken along a line bb in the center of FIG.
【０００３】符号２１は、マイクロ波集積回路などの半
導体素子が上面に配置されるベースプレートで、たとえ
ば平板状に構成されている。ベースプレート２１は、銅
あるいはタングステン銅、モリブデン銅など銅系の金
属、または、コバールなど鉄系の金属で構成されてい
る。また、ベースプレート２１上に、半導体素子を配置
する領域を囲むフレーム２２が所定の高さに形成されて
いる。[0005] Reference numeral 21 denotes a base plate on which a semiconductor element such as a microwave integrated circuit is disposed on an upper surface, which is formed in a plate shape, for example. The base plate 21 is made of copper or a copper-based metal such as tungsten copper or molybdenum copper, or an iron-based metal such as Kovar. On the base plate 21, a frame 22 surrounding a region where the semiconductor element is arranged is formed at a predetermined height.
【０００４】フレーム２２は、たとえば、端部どうしを
対向させて配置した２つのコ字状部分２２ａ、２２ｂ、
および、２つのコ字状部分２２ａ、２２ｂの端部間の隙
間に上下に配置された２つの誘電体２４、２５などから
構成されている。なお、２つの誘電体２４、２５と配置
や形状が同じ２つの誘電体が、コ字状部分２２ａ、２２
ｂの他の端部間にも設けられているが、図面の関係で示
されていない。The frame 22 has, for example, two U-shaped portions 22a, 22b,
And two dielectrics 24, 25 arranged vertically in the gap between the ends of the two U-shaped portions 22a, 22b. Note that two dielectrics having the same arrangement and shape as the two dielectrics 24 and 25 are formed into U-shaped portions 22a and 22.
b are also provided between the other ends, but are not shown in relation to the drawings.
【０００５】コ字状部分２２ａ、２２ｂは、ベースプレ
ート２１と同じ金属で形成され、はんだ付けなどによっ
てベースプレート２１と一体化されている。また、上下
に位置する２つの誘電体のうち、下方に位置する誘電体
２４の上面には、部分メタライズ技術などによって線路
導体２３が形成されている。そして、線路導体２３の端
部に給電リード２６が接続されている。The U-shaped portions 22a and 22b are formed of the same metal as the base plate 21, and are integrated with the base plate 21 by soldering or the like. In addition, a line conductor 23 is formed on the upper surface of the dielectric 24 located below, of the two dielectrics located above and below, by a partial metallization technique or the like. The power supply lead 26 is connected to the end of the line conductor 23.
【０００６】また、フレーム２２の上面、すなわち２つ
のコ字状部分２２ａ、２２ｂの上面、および、誘電体２
５などの上面には、コ字状部分２２ａ、２２ｂと同じ材
料で形成された矩形状リング２７がろう付けされてい
る。そして、矩形状リング２７上に、ベースプレート２
１と同じ金属、あるいは、接合される部分がメタライズ
されたセラミックなどで形成された蓋２８が、溶接やは
んだ付けによって気密に接合されている。Further, the upper surface of the frame 22, ie, the upper surfaces of the two U-shaped portions 22a and 22b, and the dielectric 2
5 and the like, a rectangular ring 27 made of the same material as the U-shaped portions 22a and 22b is brazed. Then, the base plate 2 is placed on the rectangular ring 27.
A lid 28 made of the same metal as that of No. 1 or a ceramic having a metallized portion to be bonded is hermetically bonded by welding or soldering.
【０００７】次に、従来の半導体パッケージの他の例に
ついて図３を参照して説明する。図３（ａ）は斜視図
で、図３（ｂ）は、図３（ａ）の中央部分の線分ｂ−ｂ
で断面にした断面図である。なお図３では、図２と同じ
部分には同じ符号を付し、重複する説明は一部省略す
る。Next, another example of a conventional semiconductor package will be described with reference to FIG. FIG. 3A is a perspective view, and FIG. 3B is a line segment bb at the center of FIG.
FIG. In FIG. 3, the same parts as those in FIG. 2 are denoted by the same reference numerals, and overlapping description will be partially omitted.
【０００８】この例の場合、フレーム２２は矩形状の枠
体３１、および、枠体３１に設けられた開口３１ａ部分
に上下に配置された２つの誘電体２４、２５などから構
成されている。なお、２つの誘電体２４、２５と配置や
形状が同じ２つの誘電体が、反対側の開口部分にも設け
られているが、図面の関係で示されていない。また、下
方に位置する誘電体２４の上面には、部分メタライズ技
術などによって線路導体２３が形成され、線路導体２３
の端部には給電リード２６が接続されている。上記した
構成において、ベースプレート２１およびフレーム２２
はそれぞれ、同じセラミック材料で形成され、ベースプ
レート２１とフレーム２２はろう付などで一体化されて
いる。In this example, the frame 22 includes a rectangular frame 31 and two dielectrics 24 and 25 arranged vertically in an opening 31a provided in the frame 31. Although two dielectrics having the same arrangement and shape as the two dielectrics 24 and 25 are provided in the opening on the opposite side, they are not shown in the drawings. A line conductor 23 is formed on the upper surface of the dielectric 24 located below by a partial metallization technique or the like.
A power supply lead 26 is connected to the end of the power supply. In the above configuration, the base plate 21 and the frame 22
Are formed of the same ceramic material, and the base plate 21 and the frame 22 are integrated by brazing or the like.
【０００９】従来の半導体パッケージのもう１つの例に
ついて図４を参照して説明する。図４（ａ）は斜視図
で、図４（ｂ）は、図４（ａ）の中央部分の線分ｂ−ｂ
で断面にした断面図である。図４では、図２と同じ部分
には同じ符号を付し、重複する説明は一部省略する。Another example of a conventional semiconductor package will be described with reference to FIG. FIG. 4A is a perspective view, and FIG. 4B is a line segment bb at the center of FIG.
FIG. In FIG. 4, the same parts as those in FIG. 2 are denoted by the same reference numerals, and a duplicate description will be partially omitted.
【００１０】この例の場合、フレーム２２は、線路導体
２３が上面に形成された矩形枠状の誘電体製の平板４１
と、この平板４１上に形成された矩形状の誘電体製の壁
４２から構成されている。そして、平板４１上に線路導
体２３が形成されている。In this case, the frame 22 is a rectangular frame-shaped dielectric flat plate 41 having a line conductor 23 formed on the upper surface.
And a rectangular dielectric wall 42 formed on the flat plate 41. The line conductor 23 is formed on the flat plate 41.
【００１１】上記した構成において、平板４１および壁
４２はセラミック材料で形成され、また、両者はセラミ
ック積層技術いわゆる焼成技術などで一体化されてい
る。In the above configuration, the flat plate 41 and the wall 42 are formed of a ceramic material, and both are integrated by a ceramic laminating technique, so-called firing technique.
【００１２】[0012]
【発明が解決しようとする課題】図２で示した従来の半
導体パッケージは、ベースプレート、および、ベースプ
レートと接合されるフレームのほとんどの部分が金属で
形成されている。ベースプレートやフレームのほとんど
の部分を金属で形成した場合、機械的強度を持たせるた
めには厚くしなければならず、軽量化が困難になってい
る。また、軽量化のために薄くすると、機械的強度が弱
くなるという問題がある。In the conventional semiconductor package shown in FIG. 2, the base plate and most of the frame joined to the base plate are formed of metal. When most parts of the base plate and the frame are made of metal, it is necessary to increase the thickness in order to have mechanical strength, and it is difficult to reduce the weight. In addition, there is a problem that when the thickness is reduced for weight reduction, the mechanical strength is weakened.
【００１３】図３で示した従来の半導体パッケージは、
ベースプレートおよびフレームがいずれも誘電体、たと
えばセラミック材料で形成されている。この場合、十分
な機械的強度が得られ、軽量化も容易である。しかし、
セラミック材料は熱伝導率が低いため、半導体素子の放
熱が十分に行われず、電気的特性が低下する。The conventional semiconductor package shown in FIG.
Both the base plate and the frame are formed of a dielectric material, for example, a ceramic material. In this case, sufficient mechanical strength is obtained and weight reduction is easy. But,
Since the ceramic material has low thermal conductivity, the heat dissipation of the semiconductor element is not sufficiently performed, and the electrical characteristics are deteriorated.
【００１４】また、図４で示した従来の半導体パッケー
ジは、セラミック材料で形成された平板部分と壁部分と
をセラミック積層技術で一体化してフレームを構成して
いる。このため、フレームの製造が容易になっている。
しかし、フレームと一体化されるベースプレート部分が
セラミック材料で構成されると、半導体素子に対する十
分な放熱が得られなくなる。また、ベースプレート部分
が銅などの金属で構成されると、フレームを構成するセ
ラミック材料とベースプレートを構成する金属との熱膨
脹差により、一体化した場合に、ベースプレートやフレ
ームに反りが発生する。そのため、半導体パッケージを
基板上に配置する場合など、半導体パッケージと基板間
の密着度が悪くなる。In the conventional semiconductor package shown in FIG. 4, a frame is formed by integrating a flat plate portion made of a ceramic material and a wall portion by a ceramic lamination technique. For this reason, manufacture of the frame is facilitated.
However, if the base plate portion integrated with the frame is made of a ceramic material, sufficient heat radiation to the semiconductor element cannot be obtained. When the base plate portion is made of a metal such as copper, the base plate and the frame are warped when they are integrated due to a difference in thermal expansion between the ceramic material forming the frame and the metal forming the base plate. For this reason, the degree of adhesion between the semiconductor package and the substrate deteriorates, for example, when the semiconductor package is disposed on the substrate.
【００１５】たとえば、ベースプレート部分が凹面に反
ると、ベースプレートと基板との主な接触部分はベース
プレートの両端になる。また、ベースプレート部分が凸
面に反ると、ベースプレートと基板との主な接触部分は
中央になる。このため、ベースプレートと基板との接触
面積が少なくなる。その結果、ベースプレートを基板を
介して接地する場合に、接地が不十分になり電気的特性
が悪化する。また、基板を通して放熱する場合、十分な
放熱が得られず、半導体素子の特性が低下する。For example, when the base plate portion is warped to a concave surface, main contact portions between the base plate and the substrate are at both ends of the base plate. When the base plate portion is warped to a convex surface, the main contact portion between the base plate and the substrate is located at the center. For this reason, the contact area between the base plate and the substrate is reduced. As a result, when the base plate is grounded via the substrate, the grounding becomes insufficient and the electrical characteristics deteriorate. In addition, when heat is radiated through the substrate, sufficient heat radiation cannot be obtained, and the characteristics of the semiconductor element deteriorate.
【００１６】なお、ベースプレートと基板との密着性を
よくするために、研磨によって反りを削除する方法があ
る。しかし、研磨には手間がかかり、コストが上昇す
る。In order to improve the adhesion between the base plate and the substrate, there is a method of removing warpage by polishing. However, polishing takes time and costs.
【００１７】本発明は、上記した種々の欠点を解決する
もので、電気的特性や熱的特性を改善し、機械的強度の
高い半導体パッケージを提供することを目的とする。An object of the present invention is to solve the above-mentioned various drawbacks, and to provide a semiconductor package having improved electrical and thermal characteristics and high mechanical strength.
【００１８】[0018]
【課題を解決するための手段】本発明は、半導体素子が
配置されるベースプレートと、このベースプレート上の
前記半導体素子が配置される領域を囲む所定高さのフレ
ームと、前記半導体素子が配置される領域の上方を覆う
蓋と、前記半導体素子と電気的に接続される線路導体と
を具備した半導体パッケージにおいて、前記ベースプレ
ートおよび前記フレームの少くとも一部が窒化珪素で形
成されていることを特徴としている。According to the present invention, there is provided a base plate on which a semiconductor element is arranged, a frame having a predetermined height surrounding a region on the base plate where the semiconductor element is arranged, and the semiconductor element being arranged. In a semiconductor package having a lid covering an upper part of a region and a line conductor electrically connected to the semiconductor element, at least a part of the base plate and the frame is formed of silicon nitride. I have.
【００１９】[0019]
【発明の実施の形態】本発明の実施の形態について図１
を参照して説明する。図１（ａ）は斜視図で、図１
（ｂ）は、図１（ａ）の中央部分の線分ｂ−ｂで断面に
した断面図である。FIG. 1 shows an embodiment of the present invention.
This will be described with reference to FIG. FIG. 1A is a perspective view, and FIG.
FIG. 2B is a cross-sectional view taken along a line bb in the central part of FIG.
【００２０】符号１１は、マイクロ波集積回路などの半
導体素子Ｓを上面に配置するベースプレートで、窒化珪
素で形成されている。ベースプレート１１の裏面には、
ベースプレート１１を接地するための金属層（図示せ
ず）が設けられている。また、ベースプレート１１上に
は、半導体素子Ｓを配置する領域を囲んで、所定高さの
フレーム１２が設けられている。Reference numeral 11 denotes a base plate on which a semiconductor element S such as a microwave integrated circuit is disposed on the upper surface, which is formed of silicon nitride. On the back of the base plate 11,
A metal layer (not shown) for grounding the base plate 11 is provided. Further, a frame 12 having a predetermined height is provided on the base plate 11 so as to surround a region where the semiconductor element S is arranged.
【００２１】フレーム１２は、たとえば、矩形枠状に薄
く形成された窒化珪素製の平板部分１２ａと、窒化珪素
製の矩形状壁部分１２ｂから形成されている。この場
合、平板部分１２ａの方が幅が広く形成され、それより
も幅の狭い壁部分１２ｂが平板部分１２ａのたとえば中
央部分にセラミック積層技術などを用いて接合されてい
る。The frame 12 is composed of, for example, a flat plate portion 12a made of silicon nitride and a rectangular wall portion 12b formed thinly in a rectangular frame shape. In this case, the flat plate portion 12a is formed wider, and the narrower wall portion 12b is joined to, for example, the central portion of the flat plate portion 12a using a ceramic lamination technique or the like.
【００２２】また、平板部分１２ａには、フレーム１２
部分の対向する２か所に、部分メタライズなどによって
線路導体１３が形成され、線路導体１３と平板部分１２
ａによってストリップ線路を形成している。なお、平板
部分１２ａと壁部分１２ｂは、通常、平板部分１２ａに
線路導体１３を形成した後に接合される。また、線路導
体１３の端部に、銅製の給電リード１４が銀ろうなどで
ろう付けされている。The flat plate portion 12a has a frame 12
A line conductor 13 is formed at two opposing portions of the portion by partial metallization or the like.
a forms a strip line. The flat plate portion 12a and the wall portion 12b are usually joined after forming the line conductor 13 on the flat plate portion 12a. Further, a copper power supply lead 14 is brazed to the end of the line conductor 13 with silver solder or the like.
【００２３】また、フレーム１２の上面に、枠状の銅製
リング１５が銀ろう付けされている。そして、銅製のリ
ング１５に、タングステン部分メタライズ、および、ニ
ッケルと金の表面処理を施された窒化珪素の蓋１６が金
錫はんだ付けされている。蓋１６は、半導体素子Ｓを配
置する領域の上方を覆い、同時に、フレーム１２の開口
を塞ぎ、気密封止の半導体パッケージが形成される。A frame-shaped copper ring 15 is brazed to the upper surface of the frame 12 by silver brazing. Then, a lid 16 made of silicon nitride, which has been subjected to metallization of tungsten and surface treatment of nickel and gold, is soldered to a ring 15 made of copper. The lid 16 covers above the region where the semiconductor element S is arranged, and at the same time, closes the opening of the frame 12 to form a hermetically sealed semiconductor package.
【００２４】なお、図１（ｂ）に示されるように、フレ
ーム１２や蓋１６で囲まれた内部空間のベースプレート
１１上にマイクロ波半導体素子Ｓが配置される。また、
半導体素子Ｓは、フレーム１２の外側と内側とを結ぶ線
路導体１３と適宜ワイヤＷなどで電気的に接続される。As shown in FIG. 1B, the microwave semiconductor element S is arranged on the base plate 11 in the internal space surrounded by the frame 12 and the lid 16. Also,
The semiconductor element S is electrically connected to a line conductor 13 connecting the outside and the inside of the frame 12 with a wire W or the like as appropriate.
【００２５】上記した構成によれば、ベースプレートお
よびフレーム、蓋などが窒化珪素で形成されている。窒
化珪素は機械的強度が強いため、ベースプレートやフレ
ーム、蓋を薄くでき、小形化できる。また、ベースプレ
ートおよびフレームが同じ材料で形成されているため反
りが発生せず、半導体パッケージと基板との密着性が向
上する。そのため、半導体パッケージを確実に接地で
き、良好な電気的特性が得られる。また、放熱も良好で
半導体素子の特性低下が防止される。According to the above configuration, the base plate, the frame, the lid and the like are formed of silicon nitride. Since silicon nitride has high mechanical strength, a base plate, a frame, and a lid can be made thinner and smaller. Further, since the base plate and the frame are formed of the same material, no warpage occurs, and the adhesion between the semiconductor package and the substrate is improved. Therefore, the semiconductor package can be reliably grounded, and good electrical characteristics can be obtained. In addition, heat dissipation is good, and deterioration of the characteristics of the semiconductor element is prevented.
【００２６】上記した実施形態では、窒化珪素製の平板
部分に、タングステン部分メタライズ技術などによって
線路導体を構成している。しかし、線路導体を窒化珪素
製の小さな誘電体部分に設け、この誘電体部分をフレー
ムの一部として、他のフレーム部分と接合して組み込む
構造にすることもできる。In the above-described embodiment, the line conductor is formed on the silicon nitride flat plate by a tungsten partial metallization technique or the like. However, it is also possible to provide a structure in which the line conductor is provided in a small dielectric portion made of silicon nitride, and this dielectric portion is used as a part of a frame and is joined to another frame portion and incorporated.
【００２７】また、上記の実施形態では、フレームが平
板部分と壁部分の２つの部材から構成されている場合で
説明している。しかし、フレームを３個以上の部材で構
成することもできる。この場合、すべての部材を窒化珪
素で形成してもよく、その一部の部材だけを窒化珪素で
形成することもできる。また、蓋を窒化珪素で形成して
いるが、他の材料で形成することもできる。In the above embodiment, the case where the frame is composed of two members, the flat plate portion and the wall portion, has been described. However, the frame can be composed of three or more members. In this case, all the members may be formed of silicon nitride, or only some of them may be formed of silicon nitride. Further, although the lid is made of silicon nitride, it may be made of another material.
【００２８】[0028]
【発明の効果】本発明によれば、電気的特性や熱的特性
を改善し、機械的強度の高い半導体パッケージを実現で
きる。According to the present invention, electrical characteristics and thermal characteristics are improved, and a semiconductor package having high mechanical strength can be realized.
【図１】本発明の実施形態を説明するための概略の構造
図である。FIG. 1 is a schematic structural diagram for explaining an embodiment of the present invention.
【図２】従来例を説明するための概略の構造図である。FIG. 2 is a schematic structural diagram for explaining a conventional example.
【図３】他の従来例を説明するための概略の構造図であ
る。FIG. 3 is a schematic structural diagram for explaining another conventional example.
【図４】他の従来例を説明するための概略の構造図であ
る。FIG. 4 is a schematic structural diagram for explaining another conventional example.
１１…ベースプレート １２…フレーム １２ａ…フレームの平板部分 １２ｂ…フレームの壁部分 １３…線路導体 １４…給電リード １５…金属リング １６…蓋 Ｓ…半導体素子 Ｗ…ワイヤ DESCRIPTION OF SYMBOLS 11 ... Base plate 12 ... Frame 12a ... Flat part of a frame 12b ... Wall part of a frame 13 ... Line conductor 14 ... Power supply lead 15 ... Metal ring 16 ... Lid S ... Semiconductor element W ... Wire
Claims (6)
と、このベースプレート上の前記半導体素子が配置され
る領域を囲む所定高さのフレームと、前記半導体素子が
配置される領域の上方を覆う蓋と、前記半導体素子と電
気的に接続される線路導体とを具備した半導体パッケー
ジにおいて、前記ベースプレートおよび前記フレームの
少くとも一部が窒化珪素で形成されていることを特徴と
する半導体パッケージ。1. A base plate on which a semiconductor element is arranged, a frame of a predetermined height surrounding a region on the base plate on which the semiconductor element is arranged, a lid covering an area above the semiconductor element on the base plate, A semiconductor package comprising a line conductor electrically connected to the semiconductor element, wherein at least a part of the base plate and the frame is formed of silicon nitride.
る請求項１記載の半導体パッケージ。2. The semiconductor package according to claim 1, wherein the entire frame is formed of silicon nitride.
成された窒化珪素製の矩形枠状の平板部分と、この平板
部分の前記線路導体が形成された側の面に接合された窒
化珪素製の矩形状の壁部分とから構成されている請求項
１記載の半導体パッケージ。3. The frame has a rectangular frame-shaped flat plate portion made of silicon nitride having a line conductor formed on a part of its surface, and a nitride bonded to a surface of the flat plate portion on the side where the line conductor is formed. 2. The semiconductor package according to claim 1, comprising a rectangular wall portion made of silicon.
ている請求項３記載の半導体パッケージ。4. The semiconductor package according to claim 3, wherein the flat plate portion and the wall portion are integrated by firing.
る面と反対側の面に金属層が設けられている請求項１記
載の半導体パッケージ。5. The semiconductor package according to claim 1, wherein a metal layer is provided on a surface of the base plate opposite to a surface on which the semiconductor elements are arranged.
記載の半導体パッケージ。6. The lid according to claim 1, wherein the lid is formed of silicon nitride.
The semiconductor package as described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077424A JP2000277646A (en) | 1999-03-23 | 1999-03-23 | Semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11077424A JP2000277646A (en) | 1999-03-23 | 1999-03-23 | Semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277646A true JP2000277646A (en) | 2000-10-06 |
Family
ID=13633604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11077424A Pending JP2000277646A (en) | 1999-03-23 | 1999-03-23 | Semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277646A (en) |
-
1999
- 1999-03-23 JP JP11077424A patent/JP2000277646A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5574314A (en) | Packaged semiconductor device including shielded inner walls | |
| JP3009788B2 (en) | Package for integrated circuit | |
| US5293301A (en) | Semiconductor device and lead frame used therein | |
| CA1232083A (en) | Microwave transistor package | |
| JP3336982B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0810739B2 (en) | Hybrid IC | |
| JP3816821B2 (en) | High frequency power module substrate and manufacturing method thereof | |
| US7586194B2 (en) | Semiconductor device having exposed heat dissipating metal plate | |
| EP0517967B1 (en) | High current hermetic package | |
| JP2000277646A (en) | Semiconductor package | |
| JPH05315467A (en) | Hybrid integrated circuit device | |
| JP2004356391A (en) | Package for encasing semiconductor element and semiconductor device | |
| JP3036256B2 (en) | Semiconductor device | |
| JP2000183488A (en) | Hybrid module | |
| JP2001274278A (en) | Microwave semiconductor device and its manufacturing method | |
| JP3127895B2 (en) | Carrier for microwave semiconductor element, matching circuit board mounted on carrier, and microwave semiconductor device | |
| JP2870501B2 (en) | Semiconductor device | |
| US5313091A (en) | Package for a high power electrical component | |
| KR100861509B1 (en) | Semiconductor package having electrically and thermally improved characteristics | |
| JP2798334B2 (en) | Semiconductor device | |
| JPH05226514A (en) | Semiconductor element containing package | |
| JPH08139234A (en) | Semiconductor device | |
| JPH098169A (en) | Ceramic package base body for mounting of semiconductor element | |
| JP2004146482A (en) | Package for accommodating semiconductor device and semiconductor device | |
| JP2004356342A (en) | Package for housing semiconductor element, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040330 |